【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路の不良箇所特定試料の作成方法及び不良箇所特定方法に関する。
【０００２】
【従来の技術】
半導体集積回路の不良原因を究明するために故障解析を行う場合、如何にして不良箇所を特定するかが非常に重要である。一般的に不良箇所を特定する方法としては、液晶法，微弱発光法，又はＥＢテスターやＦＩＢを用いる解析方法がある。
まず液晶法，微弱発光法，又はＥＢテスターを用いる解析方法は、半導体集積回路を動作環境下で解析する必要があり、例えばモールド樹脂アセンブリ後のチップの場合は、チップ上のモールド樹脂のみ除去し、各端子のパッド、ワイヤー部にはダメージを与えてはならない。また、近年微細化が進み、多層化が多用されているが、これらの方法では下層で不良が発生している場合、解析が困難である場合が多い。更に特殊な設備や専用装置も必要となる。次に、ＦＩＢを用いた解析方法でも特殊な設備や高価な専用装置が必要となる。
【０００３】
このように、これらの解析手法では特殊な設備や専用装置が必要となり、更に多層配線試料の場合、解析が困難な場合が予想され、緊急時の故障解析には問題が多々生じる。
そこで一般的な故障解析で以前から頻繁に使用されている走査型電子顕微鏡（以下、ＳＥＭという）を使用した不良箇所の特定方法が非常に有効であると考えられる。
【０００４】
このＳＥＭを用いた不良箇所の特定方法として、絶縁膜のリークを検出する方法が知られている（例えば、特許文献１参照）。
この方法はゲート酸化膜に発生したリークをＳＥＭ観察時のチャージアップによる電位コントラスト差像で検出する方法である。つまり、ゲート上のメタル配線及びコンタクトプラグを除去した後、コンタクトホール部の半導体層表面のコントラストでリークの有無を判断する方法である。
この方法の場合、ゲート酸化膜のリーク不良しか検出できず、不良解析対象が非常に狭い解析方法であると言える。
【０００５】
次に、メタル配線やコンタクト部のリークやオープンによる不良を検出する方法が知られている（例えば、特許文献２参照）。
この方法はＳＥＭのような電子励起装置の代りにイオン励起装置（例えばＦＩＢ）を使用することによってその効果を達成している。従って、特殊な設備や高価な専用装置が必要であることは言うまでもない。
【０００６】
【特許文献１】
特開平８−１１５９６３号公報
【特許文献２】
特開２０００−２０８５７３号公報
【０００７】
【発明が解決しようとする課題】
このように従来の検出方法では、不良解析対象が非常に狭いという問題や、特殊な設備、高価な専用装置を必要とする問題、また、解析時に発生するコストの問題及び緊急性への対応効率についての問題などがある。
この発明はこのような事情を考慮してなされたもので、一般的に普及し頻繁に使用されている観察ＳＥＭを用い、従来より行われている電位コントラスト差像による不良箇所の特定を、更に高感度、高効率に行う方法を提供するものである。
【０００８】
【課題を解決するための手段】
この発明は、半導体集積回路の層間絶縁膜上のメタル配線部を除去する工程と、除去した後を研磨処理する工程と、層間絶縁膜を部分的に除去する工程とからなる半導体集積回路の不良箇所特定用試料の作成方法を提供するものである。
また、この発明は、半導体集積回路の層間絶縁膜上のメタル配線部を除去する工程と、研磨処理して層間絶縁膜中のコンタクトプラグ先端のエッジ部に丸みのある形状を形成する工程と、層間絶縁膜を除去する工程と、ＳＥＭ観察によりコンタクトプラグのコントラストの差を確認して不良箇所を特定する工程からなる不良箇所特定方法を提供するものである。
【０００９】
【発明の実施の形態】
この発明の不良箇所特定用試料の作成方法は、半導体集積回路の層間絶縁膜上のメタル配線部を除去する工程と、除去した後を研磨処理する工程と、層間絶縁膜を部分的に除去する工程とからなることを特徴とする。
研磨処理工程は、層間絶縁膜中のコンタクトプラグ先端のエッジ部を丸みを帯びた形状とする工程を含んでもよい。コンタクトプラグとは、例えば、ゲートコンタクトプラグや拡散層コンタクトプラグである。
層間絶縁膜を除去する工程は、層間絶縁膜をその膜厚の半分程度除去する工程であってもよい。
【００１０】
さらに、この発明の不良箇所特定方法は、半導体集積回路の層間絶縁膜上のメタル配線部を除去する工程と、研磨処理して層間絶縁膜中のコンタクトプラグ先端のエッジ部に丸みのある形状を形成する工程と、層間絶縁膜を除去する工程と、ＳＥＭ観察によりコンタクトプラグのコントラストの差を確認して不良箇所を特定する工程からなることを特徴とする。
【００１１】
不良箇所を特定する工程は、コントラスト差を確認した後、コントラスト差に違いが認められる領域を傾斜させＳＥＭ観察により不良箇所を特定する工程を含んでもよい。
研磨処理には市販のポリッシングクロスとコロイダルシリカを用いることができる。
【００１２】
実施例
図面に示す実施例に基づいてこの発明を詳述する。これによってこの発明が限定されるものではない。
不良箇所特定用試料の作成手順を説明する。
対象とする試料（半導体集積回路）について、まず、ゲート上のメタル配線部を除去する。この除去はウエット，ドライもしくは研磨のいずれの方法を用いても良い。図１は上記のようにメタル配線部を除去した後の試料９の要部断面図である。
【００１３】
図１に示すように、試料９は、基板１００の上に、ゲートコンタクトプラグ１，ゲート２，ゲート酸化膜３，拡散層コンタクトプラグ４，層間膜５が設けられ、層間膜表面６，コンタクトプラグエッジ部７を有している。
【００１４】
次に、図２に示す研磨装置を用いて研磨処理を行う。この研磨処理は研磨剤が研磨シート側に接着されている研磨シートは使用せず、ポリッシングクロス１０とコロイダルシリカ１２（例えば粒径０．０５μｍのものを使用）による研磨方法を用いる。
【００１５】
この研磨処理では、まず、回転式の研磨ステージ１１にポリッシングクロス１０を取り付ける。このポリッシングクロス１０の表面には柔らかい凸部の毛足が無数にある構造となっている。
【００１６】
次に、試料ホルダー８に試料９を取り付けて矢印Ａ方向に下降させ、ポリッシングクロス１０へ接触させる。この状態で図３に示すように外部よりコロイダルシリカ１２をポリッシングクロス１０の上へ供給しながら、試料ホルダー８とポリッシングクロス１０をそれぞれ矢印Ｂ，Ｃ方向に回転させる。それにより、ポリッシングクロス表面の毛足に保持されたコロイダルシリカ１２が試料表面を研磨する。
【００１７】
研磨剤としてのコロイダルシリカ１２は、研磨シートのように表面に固定されておらず、ポリッシングクロス上を自由に移動することができ、研磨対象物の硬度差による研磨量の差が比較的生じやすい。そのため、試料９表面の層間膜より若干コンタクトプラグ先端が突出した形状で、更にそのコンタクトプラグ先端のエッジ部分の角を取り適度に丸みを帯びた形状とすることが容易に可能となる。この時の研磨量については、０．１μｍ以下程度でよい。
【００１８】
従って、この研磨処理では精度の高い研磨量の管理を必要とせず、また、約５分程度の短時間で研磨処理を終了するため、作業効率を低下させることもない。更に図２のような研磨装置は近年、ＳＥＭ同様、広く普及しておりその構造上、例えばＦＩＢ装置より非常に安価な装置であることは言うまでもない。
【００１９】
次に、層間膜のみを選択的に例えばＨＦ溶液でエッチングすることでコンタクトプラグのおおよそ半分程度を露出させる。この時も微妙なエッチング量の管理は必要とせず、大まかなエッチング処理で良い。図４は、以上のようにして作成した不良箇所特定用試料の要部断面を示す。
【００２０】
この発明は次に説明するように、この不良箇所特定用試料の表面をＳＥＭで観察しそのコントラストで不良箇所を特定するものである。処理された試料において、コンタクトプラグエッジ部７は図４に示すように丸みを帯びた形状となっており、また、層間膜の表面６は各コンタクトプラグ先端より十分に低い位置関係となっている。
【００２１】
この表面をＳＥＭで観察すると、ゲート酸膜３や拡散層コンタクトプラグ４に欠陥が発生していない場合には、図５に示すようにゲートコンタクトプラグ１の表面のコントラスト１６は、フローティングとなっていることから、使用される材質の原子番号効果とチャージアップによる２次電子放出効率の低下により、暗いコントラストとなる。
【００２２】
また、図５に示すように、拡散層コンタクトプラグ４の表面のコントラスト１５はエッジ効果が顕著に現れ、リング状に明るいコントラストとなる。このエッジ効果は平面より曲面に電子が照射された方がより多くの２次電子が放出される為、エッジ部の丸みを帯びた形状が大きな効果を発揮することとなる。
【００２３】
更に研磨処理で表面の凹凸が軽減された層間膜表面６が、観察される各コンタクトプラグ先端の表面位置より十分に低いところにあるため、照射電子の浸入深さを浅く、かつ焦点深度を浅くしてＳＥＭ観察することにより、層間膜表面６のチャージアップ効果は大きく軽減され、高感度にコントラスト像を得ることができる。従って、よりコントラスト差がはっきりとし、不良箇所の特定が容易となる。
【００２４】
ここで比較のために図１に示す試料を用いる。この試料では、コンタクトプラグ先端エッジ部７は全く丸みを帯びておらず、またプラグ表面には凸凹が存在し、これらの形状は各コンタクトプラグにより異なり一定ではない。更に層間膜５のエッチングが不足した状態であり、表面６には凸凹が存在する。
【００２５】
この状態でこの試料をＳＥＭ観察すると、図８に示すように、ゲートコンタクトプラグ１のコントラスト２１および拡散層コンタクトプラグ４のコントラスト２０は、いずれも表面の凹凸形状の影響を大きく受け、２次電子の放出量が多くなる。そのため、全体的に明るくなるが、その明るさは、各コンタクトプラグの凹凸形状が互いに異なるので、一定ではない。
【００２６】
更にＳＥＭ側の観察条件を調整しても各コンタクトプラグ先端表面と層間膜の表面が比較的近い位置にあるため、層間膜表面の凹凸より生じるコントラストも同時に観察されることとなり、コントラスト差による不良箇所の特定は非常に困難となる。
【００２７】
次に、この発明により作成した不良箇所特定用試料に不良（欠陥）が発生している場合の各コンタクトプラグ表面のコントラストについて説明する。図６に示すように、ゲート酸化膜欠陥１３によりゲート２と基板１００がリークしている場合、図７に示すようにゲートコンタクトプラグ１の表面のコントラスト１７は、基板と導通が取れることより、プラグ周辺がリング状に明るいコントラストへと変化する。従って、このコントラストの変化でリークしているゲート２を特定することができる。
【００２８】
また、図６に示すように、拡散層コンタクトプラグ４に欠陥１４が発生してオープンに近い高抵抗となっている場合には、正常なゲートコンタクトプラグ１と同様にプラグ４は表面が暗いコントラスト１８を示す。
【００２９】
従って、拡散層コンタクトプラグ４のオープン不良箇所を特定することができる。このようにこの発明の方法を用いることにより高感度に精度良くゲート酸化膜部のリーク不良箇所及び拡散層コンタクトプラグのオープン不良箇所の双方の特定ができる。
【００３０】
上述の方法を用いた場合に、そのリーク量や抵抗値が小さいため、異常コントラスト差が小さく、判断が難しい場合には、試料を傾斜（３０°程度）して観察する。それにより、コントラスト差が生じる箇所の観察領域が図９のように増大し、更に異常箇所の判断が容易となる。上記試料の作成方法において研磨処理後に層間膜をエッチングし、ある程度コンタクトプラグを露出させるのはこの効果ももたらすこととなる。尚、観察の最初から試料を傾斜させると、広範囲にピントを合わせた状態での観察は不可能となり、作業効率が大きく低下する。
【００３１】
【発明の効果】
この発明によれば、半導体集積回路の表面のメタル配線部を除去した後に研磨処理と層間絶縁膜の除去処理を行うだけで、ＳＥＭを用いて高感度に効率良く不良箇所の特定を行うことができる
【図面の簡単な説明】
【図１】この発明に係る試料の要部断面図である。
【図２】この発明に係る研磨装置の構成説明図である。
【図３】図２の要部拡大図である。
【図４】この発明に係る処理後の試料の要部断面図である。
【図５】図４に示す試料をＳＥＭで観察した場合のコントラストを示す説明図である。
【図６】欠陥を有する試料をこの発明の方法で処理した場合の断面図である。
【図７】図６に示す試料をＳＥＭで観察した場合のコントラストを示す説明図である。
【図８】図１の試料をＳＥＭで観察した場合のコントラストを示す説明図である。
【図９】図４に示す試料を傾斜させてＳＥＭで観察した場合のコントラストを示す説明図である。
【符号の説明】
１ ゲートコンタクトプラグ
２ ゲート
３ ゲート酸化膜
４ 拡散層コンタクトプラグ
５ 層間膜
６ 層間膜表面
７ コンタクトプラグエッジ部
８ 試料ホルダー
９ 試料
１０ ポリッシングクロス
１１ 研磨ステージ
１２ コロイダルシリカ
１３ ゲート酸化膜欠陥箇所
１４ 拡散層コンタクトプラグの欠陥箇所
１５ 拡散層コンタクトプラグの表面のコントラスト
１６ ゲートコンタクトプラグの表面のコントラスト
１７ 欠陥部のゲートコンタクトプラグの表面のコントラスト
１８ 欠陥部の拡散層コンタクトプラグの表面のコントラスト
１９ 傾斜観察時の拡散層コンタクトプラグのコントラスト
１００ 基板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for preparing a defective portion specifying sample of a semiconductor integrated circuit and a method for specifying a defective portion.
[0002]
[Prior art]
When performing a failure analysis to determine the cause of a failure in a semiconductor integrated circuit, it is very important how to identify a failure location. Generally, a method of specifying a defective portion includes a liquid crystal method, a weak light emission method, and an analysis method using an EB tester or FIB.
First, an analysis method using a liquid crystal method, a weak light emission method, or an EB tester needs to analyze a semiconductor integrated circuit under an operating environment. For example, in the case of a chip after molding resin assembly, only the molding resin on the chip is removed. The pads and wires of each terminal must not be damaged. Further, in recent years, miniaturization has progressed and multilayering has been frequently used. However, in these methods, when a defect occurs in a lower layer, analysis is often difficult. In addition, special equipment and special equipment are required. Next, the analysis method using the FIB also requires special equipment and expensive special equipment.
[0003]
As described above, these analysis methods require special equipment and dedicated equipment, and in the case of a multilayer wiring sample, it is expected that analysis will be difficult, and many problems will occur in emergency failure analysis.
Therefore, it is considered that a method of specifying a defective portion using a scanning electron microscope (hereinafter, referred to as SEM) which has been frequently used in general failure analysis before is very effective.
[0004]
As a method of specifying a defective portion using the SEM, a method of detecting a leak of an insulating film is known (for example, see Patent Document 1).
In this method, a leak generated in a gate oxide film is detected by a potential contrast difference image due to charge-up during SEM observation. That is, after removing the metal wiring and the contact plug on the gate, it is a method of judging the presence or absence of a leak based on the contrast of the semiconductor layer surface in the contact hole.
In the case of this method, only a leak failure of the gate oxide film can be detected, and it can be said that the failure analysis target is a very narrow analysis method.
[0005]
Next, there is known a method of detecting a defect due to a leak or open of a metal wiring or a contact portion (for example, see Patent Document 2).
This method achieves its effect by using an ion excitation device (eg, FIB) instead of an electronic excitation device such as a SEM. Therefore, it goes without saying that special equipment and expensive special equipment are required.
[0006]
[Patent Document 1]
Japanese Patent Application Laid-Open No. Hei 8-115963 [Patent Document 2]
Japanese Patent Application Laid-Open No. 2000-208573
[Problems to be solved by the invention]
As described above, in the conventional detection method, the problem that the failure analysis target is extremely narrow, the problem that requires special equipment and expensive dedicated equipment, the cost problem that occurs during analysis, and the efficiency of responding to urgency are solved. There are problems about.
The present invention has been made in view of such circumstances, and uses an observation SEM that is generally popular and frequently used to specify a defective portion based on a potential contrast difference image that has been conventionally performed. It is intended to provide a method for performing high sensitivity and high efficiency.
[0008]
[Means for Solving the Problems]
SUMMARY OF THE INVENTION The present invention provides a semiconductor integrated circuit comprising a step of removing a metal wiring portion on an interlayer insulating film of a semiconductor integrated circuit, a step of polishing after the removal, and a step of partially removing the interlayer insulating film. It is intended to provide a method for preparing a sample for location identification.
Also, the present invention provides a step of removing a metal wiring portion on an interlayer insulating film of a semiconductor integrated circuit, a step of forming a round shape at an edge portion of a tip of a contact plug in the interlayer insulating film by polishing treatment, An object of the present invention is to provide a method for specifying a defective portion, which comprises a process of removing an interlayer insulating film and a process of confirming a difference in contrast of a contact plug by SEM observation to specify a defective portion.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
According to the method for preparing a defective portion specifying sample of the present invention, a step of removing a metal wiring portion on an interlayer insulating film of a semiconductor integrated circuit, a step of polishing after the removal, and a step of partially removing the interlayer insulating film are provided. And a process.
The polishing process step may include a step of making the edge portion of the tip of the contact plug in the interlayer insulating film rounded. The contact plug is, for example, a gate contact plug or a diffusion layer contact plug.
The step of removing the interlayer insulating film may be a step of removing about half the thickness of the interlayer insulating film.
[0010]
Further, in the method for identifying a defective portion according to the present invention, a step of removing a metal wiring portion on an interlayer insulating film of a semiconductor integrated circuit and a polishing process to form a rounded shape at an edge portion of a contact plug tip in the interlayer insulating film. The method is characterized by comprising a forming step, a step of removing an interlayer insulating film, and a step of confirming a difference in contrast of a contact plug by SEM observation and specifying a defective portion.
[0011]
The step of specifying the defective portion may include a step of, after confirming the contrast difference, inclining a region where the difference in the contrast difference is recognized and specifying the defective portion by SEM observation.
A commercially available polishing cloth and colloidal silica can be used for the polishing treatment.
[0012]
The present invention will be described in detail based on an embodiment shown in the drawings. This does not limit the present invention.
A procedure for preparing a defective portion specifying sample will be described.
For a target sample (semiconductor integrated circuit), first, the metal wiring portion on the gate is removed. This removal may be performed by any of wet, dry and polishing methods. FIG. 1 is a cross-sectional view of a main part of the sample 9 after removing the metal wiring portion as described above.
[0013]
As shown in FIG. 1, a sample 9 is provided with a gate contact plug 1, a gate 2, a gate oxide film 3, a diffusion layer contact plug 4, an interlayer film 5 on a substrate 100, an interlayer film surface 6, and a contact plug. It has an edge portion 7.
[0014]
Next, a polishing process is performed using the polishing apparatus shown in FIG. In this polishing treatment, a polishing sheet using a polishing cloth 10 and colloidal silica 12 (for example, a particle having a particle size of 0.05 μm) is used without using a polishing sheet having an abrasive adhered to the polishing sheet side.
[0015]
In this polishing process, first, the polishing cloth 10 is mounted on a rotary polishing stage 11. The polishing cloth 10 has a structure in which there are countless soft raised hairs on the surface.
[0016]
Next, the sample 9 is attached to the sample holder 8, lowered in the direction of arrow A, and brought into contact with the polishing cloth 10. In this state, the sample holder 8 and the polishing cloth 10 are rotated in the directions of arrows B and C, respectively, while supplying the colloidal silica 12 onto the polishing cloth 10 from the outside as shown in FIG. As a result, the colloidal silica 12 held on the hairs of the polishing cloth polishes the sample surface.
[0017]
Colloidal silica 12 as an abrasive is not fixed to the surface like an abrasive sheet, can move freely on a polishing cloth, and a difference in polishing amount due to a difference in hardness of an object to be polished is relatively likely to occur. . Therefore, it is possible to easily form a shape in which the tip of the contact plug slightly protrudes from the interlayer film on the surface of the sample 9, and further form an appropriately rounded shape by taking the corner of the edge of the tip of the contact plug. The amount of polishing at this time may be about 0.1 μm or less.
[0018]
Therefore, in this polishing process, it is not necessary to control the amount of polishing with high accuracy, and since the polishing process is completed in a short time of about 5 minutes, the working efficiency is not reduced. Further, the polishing apparatus as shown in FIG. 2 has been widely used in recent years like the SEM, and it is needless to say that the polishing apparatus is much cheaper than the FIB apparatus.
[0019]
Next, only about half of the contact plug is exposed by selectively etching only the interlayer film with, for example, an HF solution. At this time, delicate control of the etching amount is not necessary, and a rough etching process is sufficient. FIG. 4 shows a cross section of a main part of the sample for specifying a defective portion prepared as described above.
[0020]
As described below, the present invention is to observe the surface of the defective portion specifying sample with an SEM and to specify the defective portion based on its contrast. In the processed sample, the contact plug edge 7 has a rounded shape as shown in FIG. 4, and the surface 6 of the interlayer film has a positional relationship sufficiently lower than the tip of each contact plug. .
[0021]
When this surface is observed with an SEM, when no defect occurs in the gate oxide film 3 or the diffusion layer contact plug 4, the contrast 16 on the surface of the gate contact plug 1 becomes floating as shown in FIG. Therefore, dark contrast is obtained due to the reduction in the secondary electron emission efficiency due to the atomic number effect of the material used and the charge-up.
[0022]
Further, as shown in FIG. 5, the contrast 15 on the surface of the diffusion layer contact plug 4 has a remarkable edge effect, resulting in a ring-shaped bright contrast. In the edge effect, since more secondary electrons are emitted when a curved surface is irradiated with electrons than on a flat surface, a rounded shape of an edge portion exerts a great effect.
[0023]
Further, the interlayer film surface 6 whose surface irregularities have been reduced by the polishing treatment is located sufficiently lower than the surface position of the tip of each contact plug to be observed, so that the penetration depth of irradiation electrons and the focal depth are shallow. By performing SEM observation, the effect of charging up the interlayer film surface 6 is greatly reduced, and a contrast image can be obtained with high sensitivity. Therefore, the contrast difference becomes clearer, and it becomes easy to specify a defective portion.
[0024]
Here, the sample shown in FIG. 1 is used for comparison. In this sample, the contact plug tip edge portion 7 is not rounded at all, and the plug surface has irregularities, and these shapes differ depending on each contact plug and are not constant. Further, the etching of the interlayer film 5 is insufficient, and the surface 6 has irregularities.
[0025]
When this sample is observed by SEM in this state, as shown in FIG. 8, both the contrast 21 of the gate contact plug 1 and the contrast 20 of the diffusion layer contact plug 4 are greatly affected by the surface irregularities, and the secondary electron Releases more. As a result, the overall brightness increases, but the brightness is not constant because the uneven shape of each contact plug is different from each other.
[0026]
Further, even if the observation conditions on the SEM side are adjusted, since the top surface of each contact plug and the surface of the interlayer film are relatively close to each other, the contrast caused by the unevenness of the surface of the interlayer film is also observed at the same time. Identifying the location is very difficult.
[0027]
Next, the contrast of the surface of each contact plug in the case where a defect (defect) has occurred in the defective portion specifying sample created according to the present invention will be described. As shown in FIG. 6, when the gate 2 and the substrate 100 are leaked due to the gate oxide film defect 13, the contrast 17 on the surface of the gate contact plug 1 becomes conductive as shown in FIG. The area around the plug changes to a bright ring-shaped contrast. Therefore, the leaking gate 2 can be specified by this change in contrast.
[0028]
As shown in FIG. 6, when a defect 14 occurs in the diffusion layer contact plug 4 and the resistance becomes almost open, the plug 4 has a dark surface like the normal gate contact plug 1. 18 is shown.
[0029]
Therefore, it is possible to specify an open defective portion of the diffusion layer contact plug 4. As described above, by using the method of the present invention, it is possible to specify both the leak defective portion of the gate oxide film portion and the open defective portion of the diffusion layer contact plug with high sensitivity and accuracy.
[0030]
In the case where the above method is used, when the abnormal contrast difference is small due to the small amount of leakage and the small resistance value, and it is difficult to judge, the sample is observed by tilting (about 30 °). As a result, the observation area where the contrast difference occurs is increased as shown in FIG. 9, and the determination of an abnormal location is further facilitated. This effect is also obtained by etching the interlayer film after the polishing treatment and exposing the contact plug to some extent in the above-described method for preparing the sample. If the sample is tilted from the beginning of observation, observation in a state where focus is performed over a wide range becomes impossible, and work efficiency is greatly reduced.
[0031]
【The invention's effect】
According to the present invention, it is possible to efficiently specify a defective portion with high sensitivity using a SEM simply by performing a polishing process and a process of removing an interlayer insulating film after removing a metal wiring portion on a surface of a semiconductor integrated circuit. Yes [Brief description of drawings]
FIG. 1 is a sectional view of a main part of a sample according to the present invention.
FIG. 2 is an explanatory diagram of a configuration of a polishing apparatus according to the present invention.
FIG. 3 is an enlarged view of a main part of FIG. 2;
FIG. 4 is a sectional view of a main part of a sample after processing according to the present invention.
FIG. 5 is an explanatory diagram showing contrast when the sample shown in FIG. 4 is observed by SEM.
FIG. 6 is a cross-sectional view when a sample having a defect is processed by the method of the present invention.
FIG. 7 is an explanatory diagram showing contrast when the sample shown in FIG. 6 is observed by SEM.
FIG. 8 is an explanatory diagram showing contrast when the sample of FIG. 1 is observed with an SEM.
FIG. 9 is an explanatory diagram showing a contrast when the sample shown in FIG. 4 is observed by SEM while being tilted.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 gate contact plug 2 gate 3 gate oxide film 4 diffusion layer contact plug 5 interlayer film 6 interlayer film surface 7 contact plug edge 8 sample holder 9 sample 10 polishing cloth 11 polishing stage 12 colloidal silica 13 gate oxide film defect location 14 diffusion layer Defect portion 15 of contact plug 15 Contrast of surface of diffusion layer contact plug 16 Contrast of surface of gate contact plug 17 Contrast of surface of gate contact plug of defective portion 18 Contrast of surface of diffused layer contact plug of defective portion 19 When oblique observation Diffusion layer contact plug contrast 100 Substrate