[go: up one dir, main page]

JP2004258206A - Active matrix type led display apparatus and its element - Google Patents

Active matrix type led display apparatus and its element Download PDF

Info

Publication number
JP2004258206A
JP2004258206A JP2003047657A JP2003047657A JP2004258206A JP 2004258206 A JP2004258206 A JP 2004258206A JP 2003047657 A JP2003047657 A JP 2003047657A JP 2003047657 A JP2003047657 A JP 2003047657A JP 2004258206 A JP2004258206 A JP 2004258206A
Authority
JP
Japan
Prior art keywords
display device
active matrix
pixel
film
led display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003047657A
Other languages
Japanese (ja)
Other versions
JP4336119B2 (en
Inventor
Kenkichi Suzuki
堅吉 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2003047657A priority Critical patent/JP4336119B2/en
Publication of JP2004258206A publication Critical patent/JP2004258206A/en
Application granted granted Critical
Publication of JP4336119B2 publication Critical patent/JP4336119B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an LED display apparatus element applicable to a large display apparatus of various sizes by resolving technical problems in manufacturing an active matrix type LED display apparatus of high definition. <P>SOLUTION: In this active matrix type LED display apparatus, pixel of the active matrix type is constituted of an LED element 8 serving as a pixel display medium and an pixel driving circuit containing MOS type transistor element formed of single crystal silicon film or poly crystalline silicon film. The pixel is formed on an outer surface of a long body with a diameter ≤1,000 μm. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型のＬＥＤ表示装置およびその構成要素に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の平面表示装置では、液晶（ＬＣＤ）に代表される画素表示媒体と、薄膜トランジスタ（ＴＦＴ）を含んだ画素駆動回路とで、アクティブマトリクスを構成する個々の画素が構成されている。このような平面表示装置には、さらに、画素を駆動するためのタイミング、信号を発生するための、いわゆる周辺回路が実装されている。
平面表示装置の基板として、プラスチックフィルムを用いる試みがなされているが未だ実用化には至っておらず、現在使用されている基板は、全て透明なガラス基板である。
平面表示装置の画素表示媒体としては液晶（ＬＣＤ）が主流であり、画素駆動回路に含まれるＴＦＴとしては、アモルファスシリコン（ａ−Ｓｉ）ＴＦＴが主流である。
【０００３】
このような平面表示装置は、従来の陰極線管（ＣＲＴ）を用いたパーソナルコンピュータやテレビジョンの画像出力用のディスプレイに代わるものとして、１０〜２０インチ対角サイズのものが量産されている。
画素表示媒体としてＬＣＤを使用した平面表示装置は、従来の陰極線管（ＣＲＴ）を使用したものと比較すると、白色表示性能や動画を表示する際の応答性といった問題を有している。ここで白色表示性能がＣＲＴに比べて劣るのは、ＣＲＴの場合、電子ビームを強くして、局所的に輝度を上げることでホワイトピークを形成し、これを安定化させることで白色表示性能を高めることができるのに対して、ＬＣＤの場合、光源がバックライトであり、常に一定の輝度しか出せないず、このような手段を講じることができないためである。
これに対して、自発光であるＬＥＤを画素表示媒体として用いた表示装置は、白色表示性能および動画を表示する際の応答性等において、ＬＣＤを用いた表示装置よりも優れており、優れた画質を実現できる。最近では、このような自発光の画素発光媒体の中でも、発光層に有機蛍光体を含んだ有機電界発光（ＥＬ）素子の研究、開発が急速に進められている。この有機ＥＬ素子は、低電圧で高輝度を得ることができる。
【０００４】
一方、駆動回路側、すなわちＴＦＴについても、以下の理由から、低温プロセスで製造される多結晶シリコン（低温ｐ−Ｓｉ）ＴＦＴの開発、製品化が急速に進められている。
この理由として、まず第１に、ｐ−Ｓｉ ＴＦＴは、ａ−Ｓｉ ＴＦＴに比べて基本性能が高いことが挙げられる。そして、周辺回路を内蔵できるため、製造コストが大幅に低減される可能性がある。これに加えて、ＬＥＤ素子、特に有機ＥＬ素子の駆動には、ＬＣＤに比べて、駆動電流密度を高くすることが必要があるが、ａ−Ｓｉ ＴＦＴではこれに対応することは困難である。
これらの理由により、ＴＦＴの開発は、ＬＣＤへの適用も含めて、ａ−Ｓｉ ＴＦＴから低温ｐ−Ｓｉ ＴＦＴに移行する傾向がある。
【０００５】
アクティブマトリックス型の表示装置をはじめとする全ての表示装置に対する市場要求は、表示サイズの大型化、高精細度および低コストの３点に集約される。これらの市場要求に対して、ａ−ＳｉのＴＦＴは、原理的には４０インチ対角サイズの表示装置や、ハイディフィニション（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ）テレビ（ＨＤ−ＴＶ）のような高精細度の表示装置でも動作可能である。しかし、コストの問題に関しては、現時点でも１５インチ対角以下のサイズのディスプレイですら市場要求にようやく対応している状態であり、これ以上の大型のものや、高精細度のものでは、コストについて市場要求に対応することは非常に困難であり、特に４０インチ対角以上のサイズのものになると、現状技術の展開だけでは市場要求に対応することは極めて困難である。
【０００６】
一方、低温ｐ−Ｓｉ ＴＦＴは、原理的に性能は優れているものの、問題はより深刻である。すなわち、現在使用されている表示装置の基板はガラス製であるため、製造プロセスは５００℃以下の低温で実施する必要がある。表示装置に使用するＴＦＴには高い性能が要求されており、特に周辺回路においては、シリコンＬＳＩと同等の性能を実現しなければならない。しかしながら、前記の温度制限下で、このような高性能のＴＦＴを実現することは極めて困難である。
また、性能を犠牲にしたとしても、ｐ−Ｓｉ ＴＦＴには、多結晶シリコンであるため、全ての結晶を均一に形成されることが難しく、その結果特性が不均一になる等の、種々の原理的な問題を有している。
製造装置は、現状の大型のガラス基板に対応したａ−Ｓｉ ＴＦＴの製造技術をベースにせざるを得ないので、ａ−Ｓｉ ＴＦＴと同様にコスト面での問題点を抱えており、さらに、肝心のパターン精度も要求される仕様を満たすことは困難である。
従って、現在は市場要求である本格的な高精細大型ディスプレイが製造されていないので前述した問題点が顕在化していないが、将来的に高精細大型ディスプレイの本格的な製造を行おうとした際には、これらの問題点がコスト面および性能面で重大な障害となることは明らかである。
【０００７】
前述した表示装置に関わる諸問題について、さらに分析すると、ａ−Ｓｉ ＴＦＴを使用した表示装置でコスト低減に限界があることの本質的な原因は、一見当然と見られる事実、即ち、基板が２次元平板形状であるという従来技術の基本的な前提にある。なぜこれが原因かと言うと、表示面積が大きくなるに従って、当然基板サイズも大きくなり、製造装置も大型になる。これに応じてスループットが増大すればよいが、機構的には限界がある。実際、現行のａ−Ｓｉ ＴＦＴ製造装置として約１ｍ２ サイズの基板に対応するものが製造され、使用されているが、これが装置および製造ラインのコスト−パフォーマンスにおける一つの限界と考えられている。この点は、現行のａ−Ｓｉ ＴＦＴ製造装置技術をベースとするｐ−Ｓｉ ＴＦＴにおいても事情は全く同様である。
【０００８】
おまけに、ｐ−Ｓｉ ＴＦＴでは、シリコンＬＳＩ的なプロセスを５００℃以下の低温で実現しなければならないというさらに困難な状況がある。回路内蔵が可能であるため、コストを低減できることがｐ−Ｓｉ ＴＦＴの優位性の１つであるが、これは高性能の回路が実現された時に成り立つのである。しかしながら、実際には基板が大型になる程、膜質やフォトリソグラフィの精度、シリコンＬＳＩ的なプロセスといった高性能デバイスに必要な各種の要件を実現することはますます困難となる。
低温ｐ−Ｓｉ ＴＦＴにおいて、成膜等のプロセス技術は連続的、漸進的に改良が進むと思われるが、フォトリソグラフィについては重大な問題を抱えている。すなわち、ａ−Ｓｉ ＴＦＴを駆動回路とするＬＣＤを用いた表示装置のように、画素のみのパターン形成を行う場合は、現状のようなＮ．Ａ．（開口数）が０．１程度の露光機でも良いが、周辺回路の駆動用ＩＣを製作する場合、０．５μｍから０．３５μｍルールのＬＳＩプロセスが必要である。この場合、露光機がＮ．Ａ．０．４以上の性能を持つ必要がある。
【０００９】
一方、大型基板に対応する露光機の精度は、その構成上高いＮ．Ａ．を得ることは困難である。現在大型基板対応の露光機は、ａ−Ｓｉ ＴＦＴ用のみであり、反射光学タイプ（Ｏｆｆｎｅｒ型）と屈折光学系（ステッパー型）の２種類がある。大型基板に対応するための装置の改良は、露光面積の拡大によるスループット向上が主である。露光面積の拡大の手段は、Ｏｆｆｎｅｒ型では、各反射光学系の大型化、ステッパー型では数本のレンズを結合して露光領域を拡大することである。これらの露光機は、ａ−Ｓｉ ＴＦＴ対応ということでそのＮ．Ａ．は高々０．１程度を前提としている。しかしながら、実際問題としても、Ｏｆｆｎｅｒ型自体のＮ．Ａ．の理論限界は０．１３５である。一方、ステッパー型は、機構部の構造、重量等の制約から有効なＮ．Ａ．は高々０．１程度しか実現できない。さらに、形状、重量の増大により、サーボ制御機構の面から、スループットにも限界がある。実際、現状の１ｍ×１ｍ程度の基板に対応する露光機のスループットは６０秒程度であるが、これはかなり限界に近い数値である。即ち、低温ｐ−Ｓｉ ＴＦＴを本格的に製造するには、現行の大型露光機技術では必要とする性能を原理的にも極めて困難である。
【００１０】
前述したように、ＬＥＤ素子、特に有機ＥＬ素子を用いてアクティブマトリックス表示するには、ａ−Ｓｉ ＴＦＴでは電流駆動密度的に不可能であり、ｐ−Ｓｉ ＴＦＴが必須である。これは有機ＥＬ素子が電流駆動であることが理由であるが、このことはさらに以下の２つの問題を生じさせる。
第１に、画素駆動回路は、電流駆動のスイッチ回路であるため、複数個のＴＦＴが必要である。そして、表示装置において均一な表示を行うためには、表示面全体にわたってほぼ同一性能のＴＦＴを形成する必要がある。従って、前述した露光機は、周辺回路のみならず、画素駆動回路も高精度でパターンニングできなければならない。
第２に、ＬＥＤ素子を用いてアクティブマトリックス表示するには、単にａ−Ｓｉ ＴＦＴをｐ−Ｓｉ ＴＦＴに置き換えるだけでなく、該ＴＦＴへの配線が低抵抗であることが必要となる。すなわち、従来からの画素表示媒体であるＬＣＤは、電圧駆動であるため、消費電流は１μＡ／ｃｍ２ 程度と小さく、金属薄膜配線とａ−Ｓｉ ＴＦＴの組み合わせでも十分に駆動可能であるが、ＬＥＤ素子の消費電力はこれよりもはるかに高く、特に有機ＥＬ素子の消費電流は１０〜１０ｍＡ／ｃｍ２ とＬＣＤよりも４桁以上高い。選択された画素を駆動するＴＦＴにこのような電流を高速で供給せねばならず、そのためには配線抵抗を現状よりも４桁以上低下させる必要がある。したがって、ｐ−Ｓｉ ＴＦＴ自体のトランジスタとしての性能は、原理的に有機ＥＬ素子を含めたＬＥＤ素子を電流駆動することが可能であるが、現状の薄膜プロセスを用いる限り、配線抵抗がボトルネックとなり、表示面積では高々２０インチ対角の表示装置が上限と考えられている。
【００１１】
画素表示媒体に有機ＥＬ素子を用いて２次元平板形状をした大型基板を用いた表示装置を製造する場合、有機ＥＬ素子を構成する薄膜層の膜質および膜厚精度というさらに大きな問題がある。有機ＥＬ素子の発光原理は、無機半導体を用いたＬＥＤでのｐ−ｎ接合による機構とは異なり、有機蛍光体を含んだ発光層中での電子と正孔との再結合とこれによる安定な分子一重項励起子の生成、この基底状態への緩和の過程における発光と考えられている。したがって、電荷の発生とその輸送が表示面全体で均一に行われることが必要である。これは有機ＥＬ素子を構成する薄膜層の膜質、厚み、電極との接合等の諸条件が広い面積にわたって均一に制御されねばならないことを意味する。例えば、低分子蒸着膜型の場合、基本的には正孔輸送層、電子輸送層及びこれらに挟まれた発光層の３層からなり、全膜厚は１００ｎｍ程度である。制御回路が理想的な性能を持つとしても、高品質の階調表示を行うためには、これら薄膜層の膜質、膜厚の変動をその階調間の数分の１まで制御する必要がある。低分子蒸着膜型または高分子塗布膜型のいずれにせよ、大面積にわたって３原色を分離して成膜し、膜質、膜厚を精密に制御する必要がある。
更に、有機ＥＬ素子は、発光した光の効率的な取り出しのための光学薄膜、光純度向上のためのカラーフィルタ等を有する薄膜多層構造のデバイスであるが、前述したように、現行の表示装置の製造技術は大面積の基板での製造の効率化を主目的としており、これをベースとして、市場商品レベルの有機ＥＬ素子表示装置を製造することは非常に困難であると考えられる。
【００１２】
ディスプレイにおける表示サイズの大型化に伴う画素の欠陥率の増加を防止するため、その表面に沿って有機ＥＬ素子や無機ＥＬ素子に代表される発光素子が複数配置されたファイバーを並行配置し、これをドライバ回路が形成された回路基板を接続して構成されるディスプレイが特許文献１および特許文献２で提案されている。しかし、これらのディスプレイでは、ドライバ回路が二次元平板形状をした基板上に形成されているため、前述した従来技術における問題が全く解消されていない。特許文献１および特許文献２に示されるディスプレイが、マルチプレックス型、すなわちダイレクトマトリクス駆動のドライバ回路と接続されていることはこのためである。すなわち、二次元平板形状をした大型基板上で、有機ＥＬ素子や無機ＥＬ素子のような自発光の発光素子を発光媒体とする画素を、個々の画素単位でアクティブマトリクス駆動可能な駆動回路を実現することは極めて困難である。
【００１３】
以上、ガラス製の基板を前提として述べたが、他の材料、具体的にはプラスチック製の基板には、軽量、薄型、可撓性等の面から根強い要求がある。そして、単純マトリクス型ＬＣＤの時代から多くの試みがなされている。しかし、基板材の耐熱性、耐プロセス性は、ガラス製の基板よりも更に低く、実用化する上で本質的な課題が全く解決されていない。
【００１４】
以上、大型基板について製造上の技術的問題を指摘したが、表示装置の市場製品化に当たってはさらに別の問題を有している。すなわち、実際の製品においては、種々のサイズの表示装置が要求される。しかしながら、サイズによっては、基板への割付が必ずしも効率的に行われず、無駄を生ずる場合が出てくる。また、製造業者が使用する基板にとって最適なサイズの表示装置が必ずしもユーザーにとっての最適なサイズとは限らない。
【００１５】
【特許文献１】
特表２００２−５８８５０２号公報
【特許文献２】
特表２００２−５４３４４６号公報
【００１６】
【発明が解決しようとする課題】
本発明の目的は、これら性能面および製造面における種々な問題が解決されたアクティブマトリクス型ＬＥＤ表示装置および該ＬＥＤ表示装置要素を提供することである。
すなわち、本発明は、大型および／または高精細度のアクティブマトリクス型ＬＥＤ表示装置を製造する際の技術的問題を解消し、かつ様々なサイズの表示装置に適用可能なＬＥＤ表示装置要素および該ＬＥＤ表示装置要素を用いて製造されるＬＥＤ表示装置の提供を目的とする。
【００１７】
【問題を解決するための手段】
前述した目的を達成するために、本発明は、画素表示媒体をなすＬＥＤ素子と、単結晶シリコン膜または多結晶シリコン膜から形成されるＭＯＳ型トランジスタ素子を含んだ画素駆動回路と、で構成されるアクティブマトリクス方式の画素が、径が１０００μｍ以下である長尺体の外表面上に形成されていることを特徴とするアクティブマトリクス型ＬＥＤ表示装置要素を提供する。
前記アクティブマトリクス型ＬＥＤ表示装置要素において、前記ＬＥＤ素子と、前記画素駆動回路とは、前記長尺体の断面形状において、異なる位置に形成されていることが好ましい。
【００１８】
また、本発明は、各々径が１０００μｍ以下である第１の長尺体と、第２の長尺体よりなり、前記第１の長尺体の外表面には、画素表示媒体をなすＬＥＤ素子が形成されており、前記第２の長尺体の外表面には、単結晶シリコン膜または多結晶シリコン膜から形成されるＭＯＳ型トランジスタ素子を含む画素駆動回路が形成されており、前記ＬＥＤ素子と、前記画素駆動回路と、は電気的に接続され、アクティブマトリクス方式の画素をなしていることを特徴とするアクティブマトリクス型ＬＥＤ表示装置要素を提供する。
【００１９】
本発明のアクティブマトリクス型ＬＥＤ表示装置要素は、少なくとも２つ以上の前記アクティブマトリクス方式の画素が、前記長尺体の長手方向に沿って間隔を開けて形成されており、前記間隔は、アクティブマトリクス型ＬＥＤ表示装置表示面での画素間隔に対応することが好ましい。
本発明のアクティブマトリクス型ＬＥＤ表示装置要素は、さらに、前記画素駆動回路に外部からの信号を供給する第１の線状導体と、前記ＬＥＤ素子に電流を供給する第２の線状導体と、が前記長尺体の外表面上を、該長尺体の長手方向に延びていることが好ましい。
本発明のアクティブマトリクス型ＬＥＤ表示装置要素において、前記長尺体は、石英ガラスの長繊維からなり、前記ＭＯＳ型トランジスタ素子は、前記長尺体の外表面に形成されるシリコン単結晶膜またはシリコン多結晶膜から形成されることが好ましい。
本発明のアクティブマトリクス型ＬＥＤ表示装置要素において、前記ＬＥＤ素子は、有機蛍光体を含んだ発光層を有することが好ましい。
【００２０】
また、本発明は、前記アクティブマトリクス型ＬＥＤ表示装置要素を少なくとも２本以上並列に配列させてなることを特徴とするアクティブマトリクス型ＬＥＤ表示装置を提供する。
本発明のアクティブマトリクス型ＬＥＤ表示装置は、さらに前記画素駆動回路に信号を供給するための第３の線状導体と、各々異なる前記アクティブマトリクス型ＬＥＤ表示装置要素の外表面上に形成された前記ＬＥＤ素子の透明電極に共通に接続する第４の線状導体と、が前記並列に配列させたアクティブマトリクス型ＬＥＤ表示装置要素に対して直交して接続されることが好ましい。
【００２１】
【発明の実施の形態】
以下、図面を参照して、本発明をさらに詳細に説明する。但し、図面は本発明の説明のために、具体的な形状を例示したものであり、本発明はこれに限定されない。
図１は、本発明のアクティブマトリクス型ＬＥＤ表示装置要素の１構成例の概念図である。図１において、断面形状で示されるアクティブマトリクス型ＬＥＤ表示装置要素（以下、「表示装置要素」と記載することもある。）１００では、断面が円形をした長尺体１の外表面上、より具体的にはその断面形状の第３、４象限部分に、陰極をなす金属電極８と、発光層９と、陽極をなす透明電極１０と、がこの順に積層されてなるＬＥＤ素子１２０が形成されている。断面形状の第１象限内にはＭＯＳ型トランジスタ素子を含んだ画素駆動回路２が形成されている。本発明では、このＭＯＳ型トランジスタ素子は、単結晶シリコン膜または多結晶シリコン膜から形成される。
表示装置要素１００において、ＬＥＤ素子１２０は画素表示媒体であり、対応する画素駆動回路２とともに、アクティブマトリクスの画素を構成する。
【００２２】
図１の表示装置要素１００では、画素駆動回路２を覆うように、断面形状の全周にわたって層間絶縁層３が形成されている。第１象限内の該層間絶縁層３上には、画素駆動回路２を介してＬＥＤ素子１２０に電流を供給する線状導体（ＶＤＤ線）４が形成されている。第２象限内の該層間絶縁層３上には外部からの画像信号を画素に供給するための線状導体（信号線）５が形成されている。ＶＤＤ線４および信号線５は、長尺体１の長手方向に延びている。また、第１象限と第２象限との間の該層間絶縁層３上には、ゲート線用の中間パッド６が形成されている。ゲート線とは、表示装置要素１００に対して外部から接続され、画素表示のタイミング等の信号を画素駆動回路２に供給する線状導体である。
ＶＤＤ線４、信号線５および中間パッド６上には、これらを覆うように層間絶縁層７が形成されており、ＬＥＤ素子１２０は、第３、第４象限内の層間絶縁層７上に形成されている。ＬＥＤ素子１２０の透明電極１０は、第２象限内まで延長されており、第２象限内において、抵抗値を低減させる目的で金属膜１１が積層されている。
【００２３】
ＬＥＤ素子１２０を覆うように、第１パッシベーション層１２が断面形状の全周にわたって形成されている。第１パッシベーション層１２は、ＳｉＮからなる層でありＬＥＤ素子１２０の耐水性を保障する。第１パッシベーション層１２上には、これら全体を覆うように、透明樹脂からなる第２パッシベーション層１３が形成されている。
第２パッシベーション層１３上の、ＬＥＤ素子１２０の中心線の対極に当たる部位には、ゲート線、信号線、ＶＤＤ線、共通電極線に各々接続するパッド１４（ａ）、（ｂ）、（ｃ）、（ｄ）が形成されている。共通電極線とは、後述するように、複数の表示装置要素１００を並列に配列させた際に、各々異なる表示装置要素１００上に形成されたＬＥＤ素子１２０の透明電極１０に外部から共通に接続される線状導体である。
【００２４】
図１において、スルーホールが、一点鎖線で表示されている。画素駆動回路２のゲート端子と中間パッド６の間はスルーホール１５（ａ）により、中間パッド６とパッド１４（ａ）（ゲート線と接続する）の間はスルーホール１５（ｂ）により、画素駆動回路２の信号端子と信号線５の間はスルーホール１５（ｃ）により、信号線５とパッド１４（ｂ）の間はスルーホール１５（ｄ）により、画素駆動回路２のＶＤＤ端子とＶＤＤ線４の間はスルーホール１５（ｅ）により、ＶＤＤ線４とパッド１４（ｃ）の間はスルーホール１５（ｆ）により、画素駆動回路２とＬＥＤ素子１２０の金属電極８との間はスルーホール１５（ｇ）により、透明電極１０とパッド１４（ｄ）の間はスルーホール１５（ｈ）により接続されている。
【００２５】
ＬＥＤ素子１２０において、陰極をなす金属電極８は、画素ごとに分離してパターンニングされる。一方、陽極である透明電極１０は、画素ごとに分離することは必要ではなく、表示装置要素１００上に複数形成された画素の共通電極として構成することがむしろ好ましい。透明電極１０を画素ごとにパターニングせず、共通電極として構成すれば、ＬＥＤ素子１２０の開口率を高くすることができる。
なお、図示した構成は、あくまで一例であり、表示装置要素１００において、構成要素の配置は適宜変更してもよい。例えば、画素駆動回路２は、第２象限内や、第１象限と第２象限の中間に形成してもよい。また、ＶＤＤ線４と信号線５の位置は、入れ変わってもよい。また、透明電極１０は、第１象限側に延ばして、第１象限内で金属膜１１と積層させてもよい。但し、円形をした長尺体１の断面形状を有効に活用するために、ＬＥＤ素子１２０と、画素駆動回路２と、は、長尺体の円周上の異なる部位、すなわち長尺体の断面形状における異なる象限上に形成することが好ましい。ＬＥＤ素子１２０および画素駆動回路２をこのように配置すれば、長尺体１の断面形状当たりのＬＥＤ素子の開口率を高めることができる。本発明の表示装置要素１００は、ＬＥＤ素子１２０が曲面形状をした長尺体１の外表面上に形成されているため、前述した構成にし、かつ高精細にすれば、開口率を実質的１００％程度まで高めることができる。これにより、製造させるＬＥＤ表示装置の画質が向上し、いわゆる「ザラ」感が解消される。また、ＬＥＤ表示装置の駆動に必要なパワーを減らすことができる。
【００２６】
図２は、図１に示した構造の等価回路を示した回路図である。図２では、画素駆動回路２が、４個のトランジスタ素子を含んで構成されている。但し、画素駆動回路２に含まれるトランジスタ素子の数は、任意であり必要に応じて適宜選択される。回路配置も図示した形態に限定されない。画素駆動回路２は、通常は３〜５個のＴＦＴを含んだ種々の電流駆動回路として構成される。図２において、１６は表示装置要素１００に対して直交して接続されるゲート線を示しており、１７は表示装置要素１００に対して直交して接続される共通電極線を示している。
【００２７】
図３（ａ）および図４（ａ）は、図１の表示装置要素１００の平面図であり、図３（ｂ）および図４（ｂ）は、図３（ａ）および図４（ａ）における平面の位置を説明するための図である。図３（ｂ）に示すように、図３（ａ）は、図１における第１、第２象限を上から見た図であり、図４（ｂ）に示すように、図４（ａ）は、図１における第３、第４象限を上から見た図である。なお、図３（ａ）および図４（ａ）には、表示装置要素１００に対して直交して接続されるゲート線１６および共通電極線１７が示されている。図３（ａ）において、９１（ａ）〜（ｄ）は、該ゲート線１６との接続に使用される低融点金属からなるバンプである。
表示装置要素１００は、その端部にある信号線用のパッド１４（ｂ）が外部の駆動用ＩＣと接続されて、外部から信号が供給される。パッド１４（ｂ）は、各画素ごとに形成して示されているが、これは必須ではなく、パッド１４（ｂ）は、表示装置要素１００の両端部に位置する画素の位置に形成されていればよい。但し、各画素ごとにパッド１４（ｂ）を形成すれば、表示装置要素１００を、ＬＥＤ表示装置の表示面のサイズに応じて適宜切断して使用できる。
【００２８】
ＬＥＤ表示装置を製造する際、ゲート線１６は各画素に接続しなければならないが、共通電極線１７は前述したように、ＬＥＤ素子の透明電極が金属膜を積層することで低抵抗化されているので、必要な電位と電流が確保される範囲でその本数を減らすことができる。
図４において、陰極をなす金属電極８は、各画素ごとに分離してパターニングされており、画素に対応する大きさおよび形状をしている。一方、陽極の透明電極１０（図示していない）は、前述したように、表示装置要素１００の長手方向にわたって延びる全面電極である。
【００２９】
図５は、本発明の表示装置要素の別の１構成例の構造の概念図であり、図１と同様に、表示装置要素を断面形状で示している。
図５の表示装置要素１００では、ＬＥＤ素子１２０と、画素駆動回路２とが、それぞれ別の長尺体１、１’の外表面上に形成されている。すなわち、図５の表示装置１００では、長尺体１および１’が、互いに平行になるように接続手段１３０によって結合されている。長尺体１’上のＬＥＤ素子１２０と、該ＬＥＤ素子１２０に対応する長尺体１上の画素駆動回路２とは、スルーホール１５（ｇ）、１５（ｇ’）と金属電極８’、８”を介して電気的に接続されており、アクティブマトリクスの１つの画素を構成している。
【００３０】
本発明の表示装置要素は、図１に示すように、１つの長尺体１の外表面上にＬＥＤ素子１２０と、これに対応する画素駆動回路２とがそろって形成されているものと、図２に示すように、ＬＥＤ素子１２０と、これに対応する画素駆動回路２と、が別の長尺体上に形成されているものの両方を含む。すなわち、本発明の表示装置要素は、ＬＥＤ素子およびこれに対応する画素駆動回路が、それぞれ径が１０００μｍ以下の長尺体の外表面に形成されており、該画素駆動回路が単結晶シリコン膜または多結晶シリコン膜から形成されるＭＯＳ型トランジスタ素子を含むアクティブマトリクス型の表示装置要素を広く含む。
【００３１】
したがって、図１および図２のように、断面形状が円形をしたものに限らず、楕円形や矩形のような多角形をしたものであってもよい。但し、断面形状が円形または楕円形であれば、後述するようにロールに巻き取りながら、ロール・ツウ・ロールで製造できるので好ましい。また、断面形状が円形または楕円形であれば、形成された画素が曲面状になり、広がりが生じる効果を有する。また、断面が楕円形であれば、表示装置要素１００のＬＥＤ素子１２０が形成された面と、画素駆動回路２が形成された面の方向性が形状から容易に認識することができ、また工程上も片面に成膜したり、リフトオフするのが容易になるので好ましい。
また、図１および図２に示す表示装置要素１００の構成要素のうち、ＶＤＤ線４や信号線５は、例えば、表示装置要素１００に接続される配線ボード（ＰＣＢ）等に形成された外部要素であってもよい。但し、径が１０００μｍ以下の長尺体上にアクティブマトリクスの画素が形成されるという本発明の特徴から、表示装置要素１００の主要な構成要素は、いずれも長尺体１（、１’）上に形成されることが好ましい。
【００３２】
本発明の表示装置要素１００において、長尺体１は、径が１０００μｍ以下の細径の長尺体であれば、その材料は特に限定されない。したがって、金、銀、白金、銅、アルミニウム、鉄、ステンレス鋼、マグネシウム、チタン、またはこれらの合金等の金属線であってもよい。また、このような形状の長尺体を製造する技術が、プラスチック製光ファイバ（ＰＯＦ）として確立されていることから、プラスチック製であってもよい。ＰＯＦに使用されるプラスチック材料としては、具体的には例えば、ポリメチルメタクリレート（ＭＭＡ）、ポリカーボネート（ＰＣ）、テトラフルオロエチレン／フッ化ビニリデン共重合体、フッ素化メタクリレート／ＭＭＡ共重合体、シリコン樹脂等が挙げられる。または、無機材料として、シリコンファイバ、石英ガラスまたは炭素繊維の長繊維を用いてもよい。これらの長繊維は、光ファイバやガラス繊維強化プラスチック（ＧＦＲＰ）、炭素繊維強化プラスチック（ＣＦＲＰ）等に幅広く使用されている。前述した材料の中でも、石英ガラス長繊維が、耐熱性に優れており、かつＬＥＤ素子１２０や画素駆動回路２といった表示装置要素１００の構成要素をその外表面上に形成する際に好都合であることから好ましい。すなわち、表示装置要素１００の画素駆動回路２、特に該画素駆動回路２に含まれるＭＯＳ型トランジスタ素子は、後述するように、ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）技術を用いて製造される単結晶シリコンＴＦＴまたは多結晶シリコンＴＦＴであることが好ましい。長尺体が金属線や炭素繊維のような導体であっても、その外表面に絶縁層を形成し、その上に単結晶または多結晶のシリコン膜を形成することで、これらを形成することができるが、長尺体が絶縁体であり、かつ耐熱性にすぐれる石英ガラス長繊維であれば、その外表面にそのまま単結晶または多結晶のシリコン膜をすることで、ＳＯＩ技術を適用することができる。さらにまた、現在表示装置の基板が全てガラス基板であることからも明らかなように、表示装置としての特性にも優れている。
【００３３】
但し、図５に示すように、ＬＥＤ素子１２０および画素駆動回路２をそれぞれ別の長尺体１、１’上に形成する場合には、画素駆動回路２を形成する長尺体１は、前述した理由から石英ガラス長繊維であることが好ましいが、ＬＥＤ素子１２０を形成する長尺体１’は、他の材料、例えばプラスチック製や金属製であってもよい。例えば、金属製の長尺体であれば、その外表面をＬＥＤ素子の陰極として使用することができる。また、プラスチック製であれば、取り扱い性に優れており、かつ石英ガラス長繊維に比べて径が大きい長尺体を得るのが容易である。一方、長尺体１’が石英ガラス長繊維であれば、長尺体１と同一の材料であるため、熱膨張率が同じであり、長尺体１、１’間の接続が容易である。
【００３４】
長尺体の径は、５００μｍ以下であることが好ましく、１５０μｍ以下であることがより好ましい。本発明の表示装置要素の１つの利点は、後述するように複数セットの表示装置要素を含んだ連続した長尺体をロール・ツウ・ロールでリールに巻き取りながら製造できることであり、長尺体の径が１５０μｍ以下であれば、石英ガラス長繊維を用いてロール・ツウ・ロールで製造するのに好ましい。径の下限については、その外表面上にＬＥＤ素子、画素駆動回路等の構成要素を形成することが容易であり、かつ形成される画素が、表示装置にとって好ましいサイズになることから３０μｍ以上であることが好ましい。
【００３５】
本発明の表示装置要素において、ＬＥＤ素子と言った場合、表示装置に使用される画素表示媒体のうち、自発光型のものを広く含む。したがって、通常ＬＥＤ素子と呼ばれるＩＩＩ −Ｖ属半導体でのＰ−Ｎ接合部における発光現象を利用した、いわゆるＬＥＤ素子以外に、発光層に蛍光体を含み、電界発光を発光原理とする電界発光（ＥＬ）素子も含む。ＥＬ素子としては、蛍光体としてＺｎＳを用いた無機ＥＬ素子およびアントラセン等の有機蛍光体を用いた有機ＥＬ素子のいずれであってもよい。これらの中でも、高輝度であり、消費電力が少ないことから有機ＥＬ素子が好ましい。
【００３６】
画素駆動回路は、画素表示媒体として自発光であり、電流駆動のＬＥＤ素子をアクティブマトリクス制御するため、個々の画素駆動回路が、単結晶または多結晶のシリコン膜から形成されるＭＯＳ型トランジスタを複数個、通常は３〜５個、含んで構成されていることが必要である。本発明は、径が１０００μｍ以下、好ましくは５００μｍ以下、より好ましくは１５０μｍ以下と非常に径が細い長尺体を表示装置の要素として使用することを特徴とするため、長尺体の外表面に形成される画素駆動回路自体のサイズも小さいことが好ましい。そのため、画素駆動回路に含まれるトランジスタは、単結晶または多結晶のシリコン膜から形成される薄膜トランジスタ素子（ＴＦＴ）であることが好ましく、より好ましくはＳＯＩ技術で製造される単結晶シリコンＴＦＴまたは多結晶シリコンＴＦＴである。ＳＯＩ技術で製造される単結晶シリコンＴＦＴおよび多結晶シリコンＴＦＴは、駆動電流密度の限界が高く、サイズ当たりの性能に優れている。
【００３７】
本発明の表示装置要素を用いたＬＥＤ表示装置について以下に説明する。
図６は、本発明の表示装置要素を用いたＬＥＤ表示装置の表示面の端部付近の部分拡大図である。図６において、図面の垂直方向および水平方向はそれぞれＬＥＤ表示装置の表示面の垂直方向および水平方向に対応する。
図６に示すように、各々Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応する画素が所望数、所望の画素ピッチで形成された３種類の表示装置要素１００を準備し、これをＲ、Ｇ、Ｂの順に画素ピッチに従って並列に配列させて表示面を形成する。図６では、表示装置要素１００がＬＥＤ表示装置の表示面の垂直方向に配向した状態で配列されている。但し、表示装置要素１００の配列は、これに限定されず表示装置要素１００をＬＥＤ表示装置の表示面における水平方向に配向するように配列させてもよい。この場合、明細書中の信号線５がゲート線となり、ゲート線１６が信号線となる。なお、表示装置要素１００の配列は、製造されるＬＥＤ表示装置の画素サイズおよびピッチの構成に応じて適宜選択すればよい。
【００３８】
前述により並列に配列させた表示装置要素１００に対して、直交するようにゲート線１６が接続される。表示装置要素１００およびゲート線１６の端部には、各々配線ボード（ＰＣＢ）１８（ａ）、（ｂ）に固定される。ＰＣＢ１８（ａ）上には、ゲート線駆動用のＩＣチップ１９（ａ）が示されている。図７は、図６の横方向から見た概念図であり、表示装置要素１００およびゲート線１６の端部は、配線ボード１８（ａ）、（ｂ）に実装された駆動用ＩＣチップ１９（ａ）、（ｂ）と接続される。図７では、表示装置要素１００に接続されるＰＣＢ１８（ａ）およびＩＣチップ１９（ａ）と、ゲート線１６に接続されるＰＣＢ１８（ｂ）およびＩＣチップ１９（ｂ）とが互い違いになるように配置されている。このように配置することで、製造されるＬＥＤ表示装置の厚さを薄くすることができる。例えば、ＩＣチップの高さが０．４ｍｍで、ＰＣＢの厚みを０．４ｍｍであるとすると、図７に示すように表示装置要素１００およびゲート線１６を配置すれば、端部の厚さを０．８ｍｍ以下、表示部の厚さを０．４ｍｍ以下とすることができる。
【００３９】
前述したように、表示装置要素１００およびゲート線１６をＰＣＢ１８（ａ）、（ｂ）に接続した後、図８に示すように、表示装置要素１００およびゲート線１６を、その全体、すなわち表示部からその端部までの全体にわたって樹脂でモールドする。ここで、ゲート線１６側はブラックマトリクスを形成するため、絶縁性の黒色塗料を含む樹脂２０でモールドし、表示装置要素１００側は透明樹脂２１でモールドする。これを平板状に成形すれば、平面ＬＥＤ表示装置が得られる。ここで、ＬＥＤ表示装置の総厚は、５ｍｍ以下であることが好ましく、より好ましくは２ｍｍ以下であり、さらに好ましくは１ｍｍ以下である。
【００４０】
以下、本発明の表示装置要素およびこれを用いたＬＥＤ表示装置の製造方法の一例について述べる。但し、本発明の表示装置要素およびＬＥＤ表示装置は、前述した構成を実現できる限りどのような方法で製造してもよく、以下の方法で製造されるものに限定されない。なお、以下では、図１に示す構造を有し、長尺体が石英ガラス長繊維であり、ＬＥＤ素子が有機ＥＬ素子である表示装置要素の製造、および該表示装置要素を用いたＬＥＤ表示装置の製造を例に説明する。
図９は、本発明の表示装置要素およびこれを用いたＬＥＤ表示装置を製造する際の基本手順を示したフロー図である。図９において、左側のフローは、表示装置要素の製造工程を示しており、右側のフローは表示装置要素を用いたＬＥＤ表示装置の組立て工程を示している。
【００４１】
本発明の表示装置要素の製造工程は、長尺体である石英ガラス長繊維上にＬＥＤ素子および画素駆動回路を形成するため、図１０に示すようにロール２２（ａ）に巻かれた石英ガラス長繊維１をロール２２（ｂ）に巻き取って行くロール・ツウ・ロールで実施することが好ましい。すなわち、本発明の表示装置要素は、図１０に示すように、一定速度で走行する石英ガラス長繊維１に対して、２次元平板形状をした基板で行っているプロセス２３を実施することで製造される。
【００４２】
表示装置要素の製造工程の第１段階は、図９に示すように、石英ガラス長繊維上での画素駆動回路の形成である。図１１は、図２に示す画素駆動回路を０．５μｍの設計ルールでレイアウトした一例を示した平面図である。図１１において、トランジスタ素子は、全てｎ−チャネル型のＭＯＳ型ＴＦＴであり、Ｌ／Ｗ＝２／２μｍである。従って回路部分の面積は２８×２４μｍである。これ以外の種々回路方式をとるとしても、Ｓｉ結晶部分の面積は５０μｍ□あれば十分である。図１１中、一点鎖線の部分のＭＯＳ型ＴＦＴの概念図を図１２に示す。これは、ＭＯＳ型ＴＦＴの典型的な構造を断面形状で示している。図１２において、２５はシリコンアイランド（Ｓｉ Ｉｓｌａｎｄ）（イントリンシック相）を、２６はゲート酸化膜を、２７はゲート電極を、２８はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）部を、２９はドレイン部またはソース部を、３０は第１層間絶縁膜を、３１（ａ）、（ｂ）、（ｃ）は金属配線を、３２は第２層間絶縁膜を、３３（ａ）、（ｂ）、（ｃ）は金属配線ゲートを、各々表している。
【００４３】
このような構造を有するＭＯＳ型ＴＦＴは、従来のＳＯＩ技術を用いることで、石英ガラス長繊維の外表面上に形成することができる。図１３（ａ）〜（ｉ）は、石英ガラス長繊維の外表面上にＳＯＩ技術を用いてＭＯＳ型トランジスタ素子を形成する手順を示した図である。この手順は、基本的は従来２次元平板形状をした基板で行われているＳＯＩ技術と全く同様であり、膜形成、リソグラフィ、膜処理の３種類のプロセスからなる。本発明では、基板が断面が円形をした長尺体であるという制約はあるが、成膜面積（幅）が高々数１００μｍと微小な領域であることと、「基板」材料が石英ガラス長繊維ということから、従来の平面ガラス基板では用いることのできない種々の成膜方法と高い基板温度を用いることができる。
【００４４】
図１３（ａ）に示すように、第１段階として石英ガラス長繊維の外表面上にシリコン単結晶膜または多結晶膜２４を形成する。図１４は、石英ガラス長繊維の外表面上にシリコン単結晶膜または多結晶膜を形成するのに用いる装置の一例の概念図である。図１４の装置では、側面形状が漏斗状であって、底面に開口部が設けられた石英ルツボ３４をヒータ３５で加熱して、該石英ルツボ３４中でＳｉ融液３６をつくり、ここに石英ガラス長繊維１を通過させることで、石英ガラス長繊維１の外表面上にシリコン単結晶またはシリコン多結晶の薄膜２４が形成される。
【００４５】
石英ガラス長繊維上にシリコン単結晶膜または多結晶膜を作製方法は、他の公知の方法であってもよい。このような方法としては、具体的には例えばＣＶＤ技術を用いた方法、スパッタリング法、分子線エピタキシー（ＭＢＥ）、蒸着、過飽和溶液からの結晶化法、Ｌａｔｅｒａｌ成長のレーザーアニール技術、固相成長法などが挙げられる。
また、シリコン結晶膜は、画素駆動回路ごとに形成すればよく、前述したように画素駆動回路は通常３〜５個のＴＦＴを含むことから１画素当たりで必要なシリコン結晶膜の面積は数１０μｍ□程度である。従って、大型基板で適用に関して問題となる種々のレーザーアニール法、例えば、ＳＬＳ等の方法等も有効に活用できる。さらに、石英ガラス長繊維であるため、基板温度は任意に設定できるので、大型平面基板と比較してシリコン膜の結晶化条件の選択の範囲が広い。
【００４６】
次に、図１３（ｂ）に示すように、画素駆動回路を構成する各トランジスタ素子に対応したＳｉ Ｉｓｌａｎｄ２５をフォトリソグラフィにより形成する。図１５は、ここで使用するフォトリソグラフィの手順を示すフロー図である。図１５に示した手順中、レジスト塗布（あるいは保護膜等の有機高分子膜の塗布）は、線材に絶縁ワニスを均一に塗布する技術が既に確立しており、これを利用することができる。これは、基本的には図１４に示した方法と類似の方法である。即ち、底面に開口部が設けられた容器にレジストを満たし、ここに石英ガラス長繊維を通過させる。これにより、シリコン単結晶膜または多結晶膜上にレジスト膜が形成される。ここで、レジスト膜の厚みは石英ガラス長繊維の走行速度に応じてレジストの粘度を調節することにより、高精度で制御できる。
【００４７】
レジスト膜の形成後、通常通りプリベーク工程を実施する。本発明では石英ガラス長繊維の外表面上にレジスト膜が形成されるため、プリベーク炉は図１６に示す構成であることが好ましい。図１６のプリベーク炉は、石英ガラス長繊維１が通過するための開口部を有するステンレスパイプからなる主排気室３８の内部を窒素置換し、ヒータ３９により加熱し、主排気室３８の前後に多段の差動排気室３７を設けることで外部からのリークが防止されている。
【００４８】
プリベーク工程に続いて、マスク露光を行う。図１７は、マスク露光に使用するステッパー型露光機の構造を示した概念図である。図１７において、光源４０からの光は、ケーラー照明光学系４１によりマスク４２を照明する。４１の内部には、光源４０からの光がインコヒーレントでない場合、これをインコヒーレント化する構成が設けられている。マスク４２から出た光は、結像レンズ系４３、４４により石英ガラス長繊維の表面４５にマスク像を結像する。図１８は、該ケーラー照明光学系４１の構造を示した概略図である。図１８において、入射光４０は分割レンズ４６によって分割される。ここで光源４０からの光がインコヒーレントの場合は、４７の光学系は必要ではなく、分割レンズ４６で分割された入射光４０は２次光源として直接第２の分割レンズ４８に入射し、コンデンサレンズ４９によりマスク５１面上に均一な照明を実現する。前述の２次光源は、フィールドレンズ５０により結像レンズ４３の入射瞳に結像され、マスク像は石英ガラス長繊維の表面４５に結像される。
【００４９】
一方、光源４０からの光がインコヒーレントでない場合は、光学系４７によりインコヒーレント化される。図１９は、光学系４７におけるインコヒーレント化の原理を示した概略図である。図１９に示すように、分割された各光をその光源のコヒーレンス長より長い光ファイバー（５２（ａ）、（ｂ）・・・（ｎ））に導入される。ここで、各光ファイバー（５２（ａ）、（ｂ）・・・（ｎ））の長さには、全て上記コヒーレンス長だけの差が与えられている。各光ファイバー（５２（ａ）、（ｂ）・・・（ｎ））を出た光は、集光レンズ（５３（ａ）、（ｂ）・・・（ｎ））により集光され、再度分割レンズ４８に入射する。
【００５０】
前述したように、石英ガラス長繊維は一定速度で走行しているので、露光はパルス光源を用い、露光位置に同期して発光させて１ｓｈｏｔ／ｓｉｔｅで露光を行う。この原理を図２０（ａ）に示す。図２０（ａ）に示すように、露光位置の同期は発光の繰り返し周期Ｔで決められる。ここで発光時間はｔである。この方式でのパターン精度は石英ガラス長繊維の走行速度ｖ、パルス光の繰り返し周波数の変動、およびパルス幅で決まる。パルス幅は、発光時間ｔであるので、図２０（ｂ）に示すように、パターンの前後にｖｔだけ勾配を持った照射領域ができる。即ち、本来の走行方向のパターンの正確な照射領域Ｌが長さでＬ−ｔｖとなり、正規の位置からｔｖだけ走行方向にずれる。従ってパルス幅をできるだけ短くすることが肝要である。例えば、後述する実施例のように、石英ガラス長繊維の走行速度が２０ｍ／ｓである場合にパルス幅を１ｎｓ以下に設定すると誤差は２０ｎｍとなる。ただし、詳しくは後述するが、パルス幅が小さくなる程必要な光源の出力が大きくなって実用化が困難になること、および石英ガラス長繊維の走行速度が一定ならば、レジストのガンマ特性との兼ね合いでパターンずれをあらかじめ考慮して、形状およびレイアウトで調整可能であることから、パルス幅を短くすることは必ずしも必要ではない。例えば、現状のレーザー光源等の技術動向を考慮すると、機構と電子回路によって石英ガラス長繊維の走行速度およびジッタをコントロールすることでも対応することができる。即ち、石英ガラス長繊維の走行速度の変動分をΔｖ、パルス光の繰り返し周期Ｔの変動分（ジッタ）をΔＴとすると、ｖΔＴ＋ＴΔｖが走行方向即ち石英ガラス長繊維の長手方向の合わせ誤差となる。後述する実施例の条件において、ジッタΔＴを２．５ｎｓ以下、速度変動率Δｖ／ｖを０．０２５％以下とすることで、合わせ誤差を０．１μｍの範囲に収めることができる。
なお、このような高速で走行する対象に短い光パルスを同期させて照射するためのアライメント、照射等の技術には、ＤＶＤ光ヘッドで使用されている技術を援用することができると考えられる。
【００５１】
光源としては、高圧水銀灯から発生するｉ線とＹＡＧの第３高調波（波長３５５ｎｍ）を用いることができる。必要露光量（ドーズ量）は通常用いられているレジスト材では２００ｍＪ／ｃｍ２ 程度である。このエネルギー密度は一般の高分子材料に対して、２０ｎｓパルス幅の２４８ｎｍまたは３０８ｎｍエキシマレーザーでのアブレーション閾値であるので、１桁から２桁感度の高いレジスト材を用いる必要がある。このため、例えばドーズ量５ｍＪ／ｃｍ２ の化学増幅型レジストを用いることが好ましい。例えば後述する実施例の光学系での損失は５０％であるので、パルス光源の場合、１ ｓｈｏｔの出力は１０ｍＪ／ｃｍ２ 必要となる。一方、露光時間が１ｎｓの連続波（ＣＷ）の場合、出力ワット数は１０ＭＷ／ｃｍ２ となる。１画素駆動回路の結像面の照射面積としては５０μｍ×１００μｍあれば十分であるが、これに必要なＣＷ光源の実際の出力は５００Ｗとなる。ＣＷ光の場合は、ＥＯモジュレータ等によってパルス化しなければならないが、このような高いパワーに耐えられる材料を見つけ出すことは困難である。パルス光源の場合は０．５μＪ／ｓｈｏｔ、繰り返し周波数３４．７２ｋＨｚが要求される仕様となるが、この仕様に合致しないものであってもレジストのガンマ特性とパターン配置を選択することで必要精度を確保することができる。例えば、後述する実施例で使用する装置（Ｃｏｈｅｒｅｎｔ社製Ｃｏｍｐａｓｓ ＡＶＩＡ ３５５−４００）は、レーザーの波長が３５５ｎｍであり、出力は周波数４０ｋＨｚで１０μＪ／ｓｈｏｔであり、パルス幅が１０ｎｓである。したがって、パルス幅は前述した仕様値１ｎｓの１０倍である。これをレジストのガンマ特性とパターン配置で調節するには、例えば以下の手順で行えばよい。即ち、画素駆動回路で最も精度が必要な部分はＬＤＤ構造であるが、該ＬＤＤ構造を要求される精度で形成するには、図２１（ａ）に示すように、石英ガラス長繊維の進行方向が、トランジスタのチャネル長Ｌの方向となるように配置すれば良い。但し、この際に設計チャネル長をＬ＋０．４μｍとしておき、レジスト材のガンマを１０：１とする。更に精度が必要な場合は、図２１（ｂ）に示すように、パルス光に同期をして、１ｎｓのＥＯモジュレーションをかける。
【００５２】
以上は画素駆動回路の高精度を要する部分の露光方式であるが、このような高精度を必要とせず、かつより広い面積にわたってパターンを露光する場合、例えば画素駆動回路内の配線、有機ＥＬ素子の陰極金属電極、パッド等の露光や、石英ガラス長繊維の長手方向に、切れ目のない一直線の単純パターンを露光する場合は、各々異なった露光方式を採用できる。前者の場合は、レイアウトの補正は行うものとして、１０〜１００ｎｓのパルス幅の露光で露光領域を拡大する。後述する実施例で使用するレーザー装置（Ｃｏｈｅｒｅｎｔ社製ＤＰＳＳ ＡＶＩＡ ３５５−４５００）は、常用２０ｋＨｚで２００μＪ／ｓｈｏｔの出力であり、パルス幅が４０ｎｓである。この結果、照射面積が２０倍となり、１画素全面にわたって露光を行うことができる。パターン精度は前述したレジスト材で０．５μｍである。後者の単純パターンの場合は、ここで述べた方式に加えて、結像レンズを用いず、プロキシミティ露光も行うことができる。図２２（ａ）、（ｂ）は、プロキシミティ露光の原理図である。図２２（ａ）は、石英ガラス長繊維１の中心に集光する照明系で湾曲したマスクホルダ５４に取り付けられたマスク５１を照明する。図２２（ｂ）は、は平行照明光で円筒型（シリンドリカル）レンズ５５を照明し、該レンズ５５の平面側にマスク５１が置かれている。この場合はパターンに切れ目がないので、ＣＷ光のままで露光してもよい。例えば、高圧水銀灯を用いて、照射面積０．２×１００ｍｍを露光する場合、滞留時間は５ｍｓであるので必要ワット数は２Ｗ／ｃｍ２ で、光源のｉ線出力として０．４Ｗである。
【００５３】
図１５に示すように、マスク露光に続いて現像を行う。本発明では、石英ガラス長繊維を基板として、一定速度で走行させながら現像を行うため、ウェットプロセスで現像を行うことが好ましい。図２３（ａ）は、本発明に用いるウェットプロセスを用いた現像装置の概念図である。図２３（ａ）の現像装置では、現像液で満たされた塩化ビニール製のチューブまたはテフロン（登録商標）製のチューブからなる現像液容器５６中に、石英ガラス長繊維１を通過させる。現像液は、ポンプ５７により循環され、センサを備えた液調整室５８およびヒーター５９により常に一定の液状態を保たれている。このように細い円筒状をした現像液容器中を石英ガラス長繊維が通過する形式であれば、液温、液状態を精密に制御することができる。
現像完了後、石英ガラス長繊維１は、図２３（ｂ）に示す洗浄装置で現像液を除去する。図２３（ｃ）は、洗浄装置内に複数設置された洗浄ノズル６０の概念図である。図２３（ｃ）に示すように、洗浄ノズル６０は、石英ガラス長繊維１の円周方向に沿って多方向に開口６１が設けられており、これらの開口６１から純水等６２を噴出させる構成である。このような洗浄ノズル６０を１段、または多段に設けることで、現像液の完全な除去が図られる。洗浄後同様な装置で乾燥清浄空気または窒素等を吹き付けて乾燥させる。
【００５４】
現像後、図１３（ｂ）に示すように、シリコン単結晶薄膜をＳｉ Ｉｓｌａｎｄ２５に加工するため、エッチング工程を行う。エッチング工程には、通常はドライエッチングを用いられるが、平板基板に対してプラズマ系を用いてエッチングする場合のエッチング速度は１０ｎｍ／ｓ程度である。エッチング装置を円筒型にし、その中心部に石英ガラス長繊維を配置して、電界を該中心部に集中させることでエッチング速度を１桁近く改良することができるが、ドライエッチングの有効長を２０ｃｍとすると、石英ガラス長繊維の滞在時間は１０ｍｓであり、例えば、後述する実施例のように、厚さ７５ｎｍのシリコン単結晶膜をエッチングするのに要する時間との間には３桁近く時間の差がある。従って、本発明では、イオン打ち込みと各種エッチングの組み合わせることで、エッチング速度の高速化を図ることが好ましい。図２４は、この工程に用いるイオン打ち込み装置の概念図である。図２４のイオン打ち込み装置では、図１６に示す装置と同様に、主真空室６３の前後に多段の作動排気室３７が設けられている。６４（ａ）、（ｂ）はイオンガンであり、シリコン結晶膜のうち、レジストで覆われたＳｉ Ｉｓｌａｎｄ以外の部分に水素およびＳｉ等を打ち込んで、シリコン結晶膜のアモルファス化と水素化を行う。これを図２３と同様の装置で、Ｓｅｃｃｏエッチング等のウェットプロセスを用いてエッチングして、Ｓｉ Ｉｓｌａｎｄ部を形成する。ウエットプロセスの場合、現像と同様に細い円筒内のエッチング液中を石英ガラス長繊維が走行する方式であるので、温度、液管理は精密に行なうことができ、高いパターン精度を得ることができる。
【００５５】
但し、ドライプロセスの場合も、成膜の場合と同様に、基板が微小面積であるため、従来のプラズマＣＶＤ以外に、電子、イオンビーム等を用いることができる。例えば、水素化によりＳｉ Ｉｓｌａｎｄをマスクして、波長３０８ｎｍまたは２４８ｎｍのエキシマレーザーを１ｓｈｏｔ照射してレーザーアブレーションにより、アモルファス化されたシリコン膜を除去してもよい。この場合、光学系は前述の露光光学系と同様な構成であるが、光学部品は石英、蛍石等の材料で構成され、例えば、結像領域が２０ｍｍの長さで、繰り返し周波数が１ｋＨｚのレーザー光源を用いる。レジスト剥離は、図２３と同様のウェットプロセスを用いた剥離装置で行い、続いて図２５に示すような酸素アッシング装置を用いて酸素アッシングを行い、残存レジストを完全に除去する。図２５の装置は、図１６の装置と同様に、主排気室６５の前後に多段の差動排気室３７が設けられている。主排気室６５内に設けられている電極６６に高周波を加えることで、酸素プラズマを発生させる。これらレジストの剥離、酸素アッシングにおいても、細い円筒内を走行する形式であるので、プロセス管理が容易で、不良が大幅に低減できる。
【００５６】
続いて、図１３（ｃ）に示すように、Ｓｉ Ｉｓｌａｎｄ２５を覆うように、ゲート酸化膜２６を形成する。ゲート酸化膜２６の形成は、スチーム酸化により行う。ＴＦＴの性能はシリコン薄膜の結晶性と共にこの上に形成されるゲート酸化膜に大きく依存する。本発明では石英ガラス長繊維を基板とするため、熱酸化によるゲート酸化膜の形成が可能である。もちろん、これ以外の成膜方法を用いてもよいが、その場合においても高温でのアニールが可能であるという利点を有している。おまけに、これら熱工程において、径が１０００μｍ以下と非常に細い基板であるため、１０００℃以上の高温領域で、高精度の温度制御を行うことができる。従って、高品質の膜がばらつきなく実現でき、高性能のＴＦＴを均一に形成することができる。
次に、Ｖｔｈ制御のため、Ｓｉ Ｉｓｌａｎｄ２５にボロン（Ｂ）を、チャネルドープして、アニールする。図２６は、スチーム酸化およびアニールに用いる高温アニール炉の概念図である。図２６の高温アニール炉は、本質的には図１６と同様であるが、加熱部分はヒータ線であるカンタルのチューブ６７の中心に石英管６８が配置され、この中心を石英ガラス長繊維１が走行する構成である。安定電源６９と機械構造の対称性から高温での高精度、均一、安定な加熱が実現される。
【００５７】
続いて、図１３（ｄ）に示すように、ゲート電極２７を形成する。ゲート電極２７は、イオンクラスタビーム、金属溶射、有機金属光反応等を用いてＷ−Ｔｉを成膜し、パターンニングには前述したＳｉ Ｉｓｌａｎｄの形成と同様に、５：１微小投影による高精度露光を用いる。エッチングは、ウェットプロセスを用いることが好ましい。なお、電極パターンで精度が必要なのはゲート電極２７のみで、その他の金属配線等３１、３３は、図２７に示すように、あらかじめ電極パターンに対応したレジストネガパターン７０を形成しておき、リフトオフで電極パターンを形成すればよい。この成膜方法は、局所的にコントロールすることが可能なので、リフトオフパターン近辺のみに７１で示すように成膜することができ、従来のリフトオフ法よりも精度を上げることができる。
【００５８】
続いて、図１３（ｅ）に示すように、リン（Ｐ）イオンの打ち込みにより、ＬＤＤ部２８と、ドレイン部およびソース部２９を形成する。ここで不純物の導入方法には、イオン打ち込みとレーザードーピングがある。後者は、半導体のデザインルールの微小化に伴い、ｓｈａｌｌｏｗ ｊｕｎｃｔｉｏｎの要請から検討されているが、画素駆動回路では、０．３〜０．５μｍルールで十分であるため、プロセスの高速性からイオン打ち込みを用いることが好ましい。図２８は、Ｐイオンの打ち込みによりＬＤＤ部２８、ドレイン部およびソース部２９を形成する方法を示した図である。図２８（ａ）は、ｎ−領域、即ちＬＤＤ部２８への不純物の打ち込みのため、低濃度（例えば、１Ｅ１４ａｔｍ／ｃｍ２ ）での不純物ドーズ７２を行い、一方、図２８（ｂ）では、ＬＤＤ部２８の幅（例えば１μｍ）に応じたレジストパターン７０を作製し、ソース部およびドレイン部２９用に、高濃度（例えば、２Ｅ１５／ｃｍ２ ）で不純物ドーズ７３を行う。イオン打ち込み装置は、図２４の装置と同様である。本発明では、イオン打ち込みは、画素駆動回路の微小面積に対して行うため、ビーム径が数１０μｍの小型、高精度のイオンビームを固定して照射すればよく、スキャン機構は必要ない。また、石英ガラス長繊維は走行しているので、イオンビームによる加熱も少なく、かつ細い領域なので冷却も非常に簡単である。さらに、デバイスに対してビームの角度は自由に変えることができ、いろいろな形態の添加物導入が可能である。
【００５９】
イオン打ち込み後、打ち込まれた不純物の活性化のためアニールを行うことが必要である。熱アニールの場合、高温を採用することでアニール時間をある程度短縮することができるが、ゲート電極２７形成後のＬＤＤ部２８、ソース部およびドレイン部２９の活性化には、ゲート電極２７の熱歪の点から１０００℃以上の高温は使用できない。従って、エキシマレーザーによるレーザーアニールを使用することが好ましい。この方式は前述の露光方法と同様に、５：１の縮小投影を用いる。但し、マスク照射光のエネルギー密度が低いので、Ｃｒマスクを用いたのでよく、活性化させたい部分にのみ露光する。本発明では、加熱部分が微小であるため、高精度の温度制御が可能であり、不純物を精度良く分布させることが可能である。
【００６０】
続いて、図１３（ｆ）に示すように、第１層間絶縁膜３０としてＳｉＯ２ 膜を形成する。良好な界面と次に述べる厚膜化の過程で下地を保護するため、８００ｎｍ厚の第１層間絶縁膜３０を形成する場合には、レーザーＣＶＤにより１００ｎｍ厚の緻密な膜をまず形成する。図２９は、この工程に用いるレーザーＣＶＤ装置の概念図である。図２９の装置は、図１６の装置と同様に、主真空室７４の前後に多段の差動排気室３７が設けられている。主真空室７４には、ＣＶＤ用ガス導入口７５（ａ）からシランガスおよび酸素が導入される。これらのガスは、主真空室排気口７５（ｂ）から排出される。そして、レーザー光７６として、ＣＷのＹＡＧ５３２ｎｍ高調波を主排気室内７４の石英ガラス長繊維１の全長にわたって全面照射することで、ＳｉＯ２ 膜が成膜される。このようにして形成されたＳｉＯ２ 膜を厚膜化することで、所望の膜厚を得る。図３０は、厚膜化に使用する装置の概念図である。図３０の装置では、底面に開口部が設けられた容器７７中に液状をしたＳｉ有機酸化物化合体７８が入っており、この中に石英ガラス長繊維１を通し、ヒータ７９による加熱または紫外光照射により、７００ｎｍ厚分だけのＳｉＯ２ ８０を積層させる。
【００６１】
続いて、第１層間絶縁膜３０にゲート電極２７、ドレイン部およびソース部２９に対するスルーホールを開けて、図１３（ｇ）に示すように、金属電極３１（ａ）、（ｂ）、（ｃ）を配線する。スルーホールの形成は、前述したＳｉ Ｉｓｌａｎｄの形成と同様に、フォトリソグラフィ工程により行う。すなわち、スルーホール位置にスルーホールの大きさに相当するレジスト穴パターンを形成して、ＢＨＦ（Ｂｕｆｆｅｒｅｄ ＨＦ＋ＮＨ４ Ｆ）等のエッチング液によるウェットエッチングを行う。この場合、速度を速めるために液温を上げ、下地のＳｉがダメージを受けないように、薄膜を残してエッチングを管理する。その後、図２５と同様のドライエッチング装置を用いて、作業ガスとしてＣＦ４ を使用して薄膜の除去と残さ処理を行う。配線用金属には、Ａｌを用い、成膜はゲート電極と同様にイオンクラスタビーム、金属溶射、または有機金属の光または熱反応等を利用する。金属配線のフォトリソグラフィー工程では前述した手順で行い、エッチングはウェットプロセスを用いて実施する。
【００６２】
続いて、図１３（ｈ）に示すように、この金属配線３１上に第２層間絶縁膜３２を前述と同様の手順で形成する。そして、図１３（ｉ）に示すように、ゲート線、信号線５、ＶＤＤ線４に接続するためのスルーホールを形成し、該スルーホールを通過する金属配線３３（ａ）、（ｂ）、（ｃ）を形成する。続いて、図１に示すように、第２層間絶縁膜３上に、ＶＤＤ線４、信号線５およびゲート線接続用のパッド６を、各々第１、第２象限およびＹ軸上近辺にＡｌ膜で形成する。Ａｌ膜の膜厚は１μｍである。成膜に際して場合によっては下地との接着性を増すために１０ｎｍ厚程度のＴｉ膜を形成する。成膜方法は前述の方法のいずれかである。なお、ＶＤＤ線４および信号線５の配線パターンは単純な線であるため、前述したフォトリソグラフィーを用いた方法または、リフトオフを用いた方法であっても、選択上の優劣はない。続いて、石英ガラス長繊維１の全周にわたってＳｉＯ２ のパッシベーション膜７を形成する。
【００６３】
続いて、パッシベーション膜７の第１と第４象限の境界近傍に、第３、第４象限内に形成された有機ＥＬ素子１２０の陰極用金属電極８と、画素駆動回路２とを接続するスルーホール１５（ｇ）を形成する。有機ＥＬ素子１２０の陰極用金属電極８は、重量比９：１のＭｇＡｇ膜またはＡｌ−Ｌｉ合金を蒸着して形成する。この金属電極８は、各画素単位で独立にリフトオフにより形成する。
【００６４】
これらのプロセス完了後、完全に水分を除去し、乾燥雰囲気内で高分子型有機ＥＬ膜を前述したレジスト塗布と同様の方法で塗布する。高分子型有機ＥＬ材料としては、例えば、正孔輸送ポリマとして、ＰＶＣｚ（ｐｏｌｙ（ｎ−ｖｉｎｙｌｃａｌｂａｚｏｌ））を使用し、該ポリマ中に電子輸送用分子として、ＢＮＤ（２，５−ｂｉｓ（１，２−ｎａｐｈｔｙｌ）−１，３，４−ｏｘａｚｏｌｅ）を、ＲＧＢの画素に対応する蛍光発生用色素として、Ｎｉｌｅ ｒｅｄ（赤色）、ｃｏｕｍａｒｉｎ５４０（緑色）、ＴＰＢ１，１，４，４−ｔｅｔｒａｐｈｅｎｙｌ−１，３−ｂｕｔａｄｉｅｎｅ（青色）を各々ドープしたものを用いることができる。ＰＶＣｚ、ＢＮＤ、色素の成分比は、例えば１６０：４０：１である。これを１，２−ｄｉｃｈｌｏｒｏｅｔｈａｎｅとＩＰＡ（ｉｓｏｐｒｏｐｙｌ ａｌｃｈｏｌ）の混合溶剤に溶かした溶液として塗布する。塗布後、溶剤を完全に除去した後、第１、第２象限に塗布された有機ＥＬ膜を除去する。図３１は、この工程に使用する装置の概念図である。図３１の装置は、図１６の装置と同様に、主排気室８１の前後に多段の差動排気室３７が設けられている。主排気室８１中を通過する石英ガラス長繊維１に対して、レーザー光８２を照射して、光アブレーションにより有機ＥＬ膜を除去する。この時、発生するデブリスをデブリス吸引口８３より吸引除去する。
【００６５】
続いて、陽極透明電極用の錫ドープ酸化インジウム（ＩＴＯ）膜１０を第３、第４象限を主体にマスク蒸着により形成し、ＩＴＯ膜の抵抗値を下げるため、第１または第２象限内で、ＩＴＯ膜と接触するように、金属膜をマスクを介して成膜する。次に、石英ガラス長繊維１の全周にわたって、ＳｉＮ膜１２、耐熱透明樹脂膜１３の順番でパッシベーションする。陰極金属電極上への有機ＥＬ膜塗布からＳｉＮ膜の成膜までは、一定速度で走行する石英ガラス長繊維に対する一貫ラインとして行うことが好ましい。図３２は、第２層間絶縁膜以降の表示装置要素１００におけるスルーホールの平面位置および配線用パッドの位置を示した平面図である。各パッドは上記耐熱透明樹脂膜上（ファイバー最外層）に設けられている。
【００６６】
図３３（ａ）〜（ｃ）は、前述した表示装置要素を用いて、２次元平面形状をしたＬＥＤ表示装置を製造する手順を示した図である。図３３（ａ）〜（ｃ）では、ＬＥＤ表示装置を横方向に９０度回転させた状態で示されている。すなわち、図３３（ａ）〜（ｃ）では、図面の横方向がＬＥＤ表示装置の表示面の垂直方向に相当する。図３３（ａ）は、ＬＥＤ表示装置を製造する際に、表示装置要素１００を並行に配列させて、ＬＥＤ表示装置の表示面を形成する手順を示している。図３３（ａ）において、表示装置要素１００は、図面横方向に配向するように枠８４に固定される。図面縦方向に延びる枠８４の２辺には、ＲＧＢの水平画素ピッチに対応する間隔で図面横方向に延びる溝が切られている。前述した手順で製造され、ロールに巻き取られた表示装置要素１００は、対応する画素の溝にはめ込まれ、枠の長さに合わせて切断して固定される。ここで、パッド部１４（ａ）等が所望の位置、例えばゲート線用パッド１４（ａ）が、図３３（ｃ）において、ゲート線１６と接するように、図面裏側になるように配置し、特に隣り合った２本の表示装置要素１００の対応するパッドの相対距離が、所望の間隔、具体的には例えば１μｍ以内、に収まるように調整しながら固定する。
【００６７】
図３３（ｂ）は、ＬＥＤ表示装置を製造する際に、ゲート線用銅線１６を並行に配列させて固定する手順を示している。図３３（ｂ）において、ゲート線用銅線１６は、図面縦方向に配向した状態で枠８５に固定される。図面横方向に延びる枠８５の２辺には、画素垂直ピッチに対応する間隔で、図面縦方向に延びる溝が切られている。ゲート線用銅線１６は、対応する溝にをはめ込まれ、枠８５の長さに合わせて切断して、固定される。このようにして、表示装置要素１００およびゲート線用銅線１６は、ＬＥＤ表示装置の表示面において互いに垂直方向に配列する。
【００６８】
前述した手順で枠８４に固定された表示装置要素１００の信号線用パッド（駆動ＩＣ用）、共通電極線用パッド、ＶＤＤ線用パッドおよびゲート線用パッドにインクジェット等の手段により、低融点金属のバンプを形成する。ここでゲート線用パッドについては、全ての画素に対応させてバンプを形成することが必要であるが、信号線用、共通電極線用およびＶＤＤ線用のパッドについては、表示装置要素１００上に複数形成されたパッドのうち、少なくとも１つのパッドにバンプを形成すればよい。但し、バンプを形成するパッドの位置は、並行に配列させた表示装置要素１００同士で、その長手方向における位置が同じであることが必要である。
枠８５に固定されるゲート線用銅線１６においても、同様にゲート線駆動用ＩＣチップと接続する部分と、前述した表示装置要素１００のバンプが形成されるゲート用パッドに対応する部分に低融点金属のバンプを形成する。但し、枠８５に固定されたゲート線用銅線１６全体に低融点金属を成膜してもよい。
【００６９】
図３３（ｃ）に示すように、表示装置要素１００用の枠８４は、ゲート線用銅線１６用の枠８５の内部に収まる構成となっている。表示装置要素１００とゲート線用銅線１６を直交させて、相互の位置を調整しつつ、両枠８５、８５の位置を固定する。この状態でマイクロウェルダーを用いて、表示装置要素１００とゲート線用銅線１６の接点をレーザー溶接する。図３４（ａ）は、マイクロウェルダーの構成の１例を示した概念図である。図３４（ａ）に示すように、前述により前述より互いに固定された枠８４、８５は、枠８５の内側に表示装置要素固定板８８をはめ込んでレーザー溶接ヘッド８６の下方の所望の位置に設置される。レーザー溶接ヘッド８６は、図面を貫通する方向に延びるＸ−ステージ８９に取り付けられており、該Ｘステージ８９は、図面横方向に延びるＹ−ステージ９０に取り付けられている。Ｘ−ステージ８９は、溶接ヘッド８６が図面を貫通する方向に移動する際のガイドレールとして作用し、Ｙ−ステージ９０は、Ｘ−ステージ８９が図面の横方向に移動する際のガイドレールとして作用する。溶接ヘッド８９およびＸ−ステージ８９は、リニアモーター駆動により、各々該当する方向に高速で移動することができる。図３４（ｂ）は、図３４（ａ）に示すマイクロウェルダー、より具体的には、マイクロウェルダーの溶接ヘッド８６と、被溶接対象、すなわち表示装置要素１００およびゲート線用銅線１６との位置関係を示した図であり、図３４（ａ）を横方向から見ている。図３４（ｂ）に示すように、レーザー溶接ヘッド８６に取りつけられたゲート線用押さえローラ８７と表示装置要素固定板８８により、ゲート線用銅線１６と表示装置要素１００は互いに接触した状態に保持されている。この状態で、溶接ヘッド８６からレーザービームを照射して、ゲート線用銅線１６と表示装置要素１００の接点を溶接する。
【００７０】
図３４（ａ）を再度参照すると、ゲート用銅線１６は、図面を貫通する方向に延びている。レーザー溶接ヘッド８６は、Ｘ−ステージ８９により、ゲート用銅線１６の長手方向に沿って一定速度で走行し、ゲートパッド位置に同期してパルス光を出射する。そして、１つのゲート線用銅線１６での溶接が終了すると、Ｙ−ステージ９０により、画素垂直ピッチ分図面の横方向に移動して同様な操作を行う。ゲート線用銅線１６は通常の銅線であってよく、図示した例では、線径は１００μｍφであり、銅線１６間の空隙は４７６μｍである。
図３５は、マイクロウェルダーの溶接ヘッドの原理的構造を示している。図３５において、台形プリズムで示す部分９３は、表示装置要素１００およびゲート線用銅線１６上に形成されたバンプ９１にレーザー光を導入するマイクロオプティックス光学系である。レーザー光にはＹＡＧレーザー基本波を用い、これをバンプ９１の厚みに応じたサイズ、例えば１０μｍφ以下、にレンズ９２により集光してバンプ９１を融解して、表示装置要素１００とゲート線用銅線１６の接点を溶接する。
レーザー光を１０μｍφ以下に集光するためには、元のレーザー光源の出力がＴＥＭ００モードでなければならず、且つ集光に至るまでこのモードが維持されていることが必要である。
【００７１】
図３６（ａ）は、図３４のマイクロウェルダーにおける光学系の一例を示した図であり、図３６（ｂ）は、図３６（ａ）を上から見た平面図である。図３６では、導光系として通常用いられているファイバーを使用せず、できるだけ単純な２枚レンズのビームエクスパンダ９５によりパルスレーザー光源９４から出たビーム径を２ｍの距離にわたって一定化する。これをＸ−ステージ８９上の全反射ミラー９６、９７により光学ヘッド８６に導入する。前述したように、光学ヘッド８６はリニアモータ駆動により一定速度で走行し、接点位置に同期してレーザー光源９４からパルスレーザービームが放射される。
【００７２】
以上の組み立てが終了した後、プローバーを用いて点灯検査を行い、特に、前述した接続の検査を行う。接続が完全であることを確認して次に信号線駆動用のＩＣチップとゲート線駆動用のＩＣチップの実装を行う。駆動用ＩＣチップは高々数１００回路分を含むのみであるので、ＩＣ間の接続、また外部コントロール回路との接続が必要である。このため、図７に示すように表示装置要素１００の信号線用パッド１４（ａ）およびゲート線１６の端子部に、多層配線からなるフレキシブルかつリジッドな回路基板１８（ａ）、（ｂ）を取り付ける。回路基板１８（ａ）、（ｂ）の取り付けは、前述したようなレーザー溶接を用いて行う。回路基板１８（ａ）、（ｂ）上には、それぞれ信号線駆動用およびゲート線駆動用のＩＣチップ１９（ａ）、（ｂ）を接続する。回路基板１８（ａ）、（ｂ）とＩＣチップ１９（ａ）、（ｂ）の接続端子は、それぞれ基板およびＩＣチップの下面側の端部付近の、レーザー溶接ヘッドがアクセス可能な位置に設置される。必要回路を実装し、検査が終了した後、図８に示すように、ＬＥＤ表示装置の表示面に対して反対側の面、すなわちゲート線１６が設けられた側の面に絶縁性の黒色塗料を含む樹脂をモールドし、次いで表示面側、すなわち表示装置要素１００が形成された側の面に透明樹脂をモールドし、平板状に整形することで平面表示装置が得られる。
【００７３】
前述した製造方法では、Ｓｉ融液からの引っ張りで石英ガラス長繊維上にシリコン単結晶薄膜を形成したが、液状のシラン化合物、例えばｔｒｉ−ｓｉｌａｎｅ、ｔｅｔｒａ−ｓｉｌａｎｅ等を用いて、図３０に示した方法と同様の手順でａ−Ｓｉ膜を形成し、これをレーザーアニールによって単結晶化してもよい。例えば、後述する実施例のように膜厚は７５ｎｍのシリコン単結晶膜を形成するには、石英ガラス長繊維上にａ−Ｓｉ膜を形成して、波長０．５３μｍのＣＷ ＹＡＧ第２高調波をＥＯモジュレータにより２．５μｓのパルス幅で、周波数３５ｋＨｚでモジュレートして、該ａ−Ｓｉ膜に照射することでシリコン単結晶膜を得ることができる。
【００７４】
【実施例】
（実施例１）
本実施例では、前述した方法に従って、アスペクト比１６：９、対角５０インチのＨＤ−ＴＶ用のアクティブマトリクス型有機ＥＬ表示装置（画面サイズ：１１０６×６２２ｍｍ）を製造する。精細度はフルスペックで１０８０×１９２０、画素サイズは０．５７６ｍｍ×０．５７６ｍｍ、ＲＧＢ各色のピッチは０．１９２ｍｍである。長尺体には、１６０μφの石英ガラス長繊維を用いる。これを図１０に示すように、ロール・ツウ・ロールで一定速度で走行させながら、有機ＥＬ表示装置要素を製造する。石英ガラス長繊維は、１色当たり約１２００ｍのロールを準備する。現行の大型２次元平面状のガラス基板のスループット時間は６０秒であり、本実施例はこれをスループットの目標時間に設定し、石英ガラス長繊維の走行速度を約２０ｍ／ｓとする。これは、現状の光ファイバー製作速度と同程度である。石英ガラス長繊維の巻き取りには、直径５０ｃｍφのロールを用い、１５回転／ｓすなわち９００ｒｐｍで回転させる。
【００７５】
本実施例では、まず図９の左側のフローに従って、図１に示す構造の表示装置要素を製造する。製造工程の第１段階は、石英ガラス長繊維の外表面上への画素駆動回路の形成である。本実施例では、画素ごとに図１１に示すレイアウトの画素駆動回路を０．５μｍの設計ルールで形成する。図１１において、トランジスタ素子は全てｎ−チャネルであり、Ｌ／Ｗ＝２／２μｍ である。従って、回路部分の面積は２８×２４μｍである。後に述べるように本実施例では、結像レンズとしてＮ．Ａ． ０．５のレンズを用いており、この場合の焦点深度は１μｍである。本実施例では、石英ガラス長繊維上への画素駆動回路のレイアウトを、石英ガラス長繊維の長手方向に対して直角方向のパターン長さを２４μｍ以下に抑えた。これにより、２４μｍ端部と中央との深度差は０．９μｍとなり、平面対応の結像レンズを用いることができる。
【００７６】
図１１に示す画素駆動回路のトランジスタ素子は、図１２に示す構造のＭＯＳ型ＴＦＴであり、図１３に示す手順で石英ガラス長繊維上に形成したシリコン単結晶膜からＳＯＩ技術を用いて製造する。
画素駆動回路の形成において、石英ガラス長繊維上へのシリコン単結晶膜の形成は、図１４に示す装置で実施する。石英ガラス長繊維１は、Ｓｉ融液３６が入ったるつぼ３４中を速度２０ｍ／ｓで走行させる。適当な温度勾配を設定することで、石英ガラス長繊維１の外表面上に厚さ７５ｎｍのシリコン単結晶薄膜２４が形成される。
【００７７】
続いて、図１５に示す手順で、シリコン単結晶薄膜からフォトリソグラフィーによりＳｉ Ｉｓｌａｎｄを形成する。ここで、レジスト塗布には図１４に類似した装置を使用し、レジスト材にはドーズ量５ｍＪ／ｃｍ２ の化学増幅型レジストを使用する。マスク露光には図１７に示す露光機（Ｃｏｈｅｒｅｎｔ社製Ｃｏｍｐａｓｓ ＡＶＩＡ ３５５−４００）を用いて、ＹＡＧの第３高調波（波長３５５ｎｍ、インコヒーラント光）を出力１０μＪ／ｓｈｏｔ（周波数４０ｋＨｚ）で、パルス幅が１０ｎｓで照射する。この露光機は、Ｎ．Ａ． ０．５の結像レンズを用いている。この露光機の最大露光領域は２ｍｍ□で、５：１の縮小投影露光である。１画素のピッチは前述した通り０．５７６ｍｍであるので、実際のマスク投射は１〜３画素分である。石英ガラス長繊維の走行速度は２０ｍ／ｓであり、１画素幅の滞留時間は２８．８μｓとなるため、照射光パルスの繰り返し周波数は３４．７２ｋＨｚとする。なお、露光の際、図２１（ａ）に示すように、石英ガラス長繊維の進行方向がトランジスタのチャンネル長Ｌの方向になるように配置し、設計チャンネル長をＬ＋０．４μｍとし、レジスト材のガンマを１０：１とする。また、石英ガラス長繊維の走行速度ｖに対する該速度の変動分Δｖの割合（速度変動率）Δｖ／ｖを０．０２５％以下とし、パルス光の繰り返し周期Ｔの変動分（ジッタ）ΔＴを２．５ｎｓ以下とすることで合わせ誤差（ｖΔＴ＋ＴΔｖ）を０．１μｍの範囲に収める。
【００７８】
続いて、図２３に示す現像装置でウェットプロセスを用いて現像を実施する。図２３において、現像液容器５６は、内径１０ｍｍφ、実行長２ｍの塩化ビニールチューブを用いた。その後、図２４に示すイオン打ち込み装置を用いて、レジストで覆われたＳｉ Ｉｓｌａｎｄを除いたシリコン多結晶膜をアモルファス化および水素化し、ＳｅｃｃｏエッチングによりＳｉ Ｉｓｌａｎｄを形成する。
【００７９】
次に、スチーム酸化によりＳｉ Ｉｓｌａｎｄを覆うようにゲート酸化膜を形成した。１２００℃での酸化速度は約２ｎｍ／ｓであるが、酸化温度を１４００℃とし、図２６に示すプロセス有効長５０ｃｍの酸化炉を用いることで、２５ｍｓの滞留時間で厚さ５０ｎｍのゲート酸化膜を形成することができる。
続いて、Ｓｉ Ｉｓｌａｎｄにボロンを、１Ｅ＋１３ａｔｍ／ｃｍ２ でチャネルドープして、図２６に示す高温アニール炉でアニールする。アニール炉は、内径が５ｍｍφで実効長が１ｍであり、アニール温度１２００℃、５０ｍｓの滞留時間で十分である。
【００８０】
次に、イオンクラスタビームを用いてＷ−Ｔｉを成膜し、Ｓｉ Ｉｓｌａｎｄの形成と同様にフォトリソグラフィーを用いて図１３（ｄ）に示すように、ゲート電極を形成する。但し、ゲート電極の形成では、Ｓｉ Ｉｓｌａｎｄの形成のように高精度で実施する必要はないため、Ｃｏｈｅｒｅｎｔ社製ＤＰＳＳ ＡＶＩＡ ３５５−４５００（出力２００μＪ／ｓｈｏｔ（常用２０ｋＨｚ）を用いてパルス幅４０ｎｓで照射する。この結果、照射面積が２０倍となり、１画素前面にわたって照射を行うことができる。
【００８１】
続いて、図１３（ｅ）に示すように、リン（Ｐ）イオンの打ち込みにより、ＬＤＤ部２８と、ドレイン部およびソース部２９を形成する。ＬＤＤ部２８の形成は、図２８（ａ）に示すように、Ｐイオンを１Ｅ１４ａｔｍ／ｃｍ２ ドーズ７２して行い、ドレイン部およびソース部２９の形成は、図２８（ｂ）に示すように、ＬＤＤ部２８の幅（例えば１μｍ）に応じたレジストパターン７０を形成した後、２Ｅ１５／ｃｍ２ Ｐイオンをドーズ７３して行う。ここで、前述の露光方法と同様に、５：１の縮小投影を用いる。
【００８２】
続いて、図１３（ｆ）に示すように、第１層間絶縁膜３０として８００ｎｍ厚のＳｉＯ２ 膜を形成する。ここでまず、図２９に示すレーザーＣＶＤ装置を用いて、ＣＶＤ用ガス導入口７５（ａ）からシランガスおよび酸素を導入しながら、ＣＷのＹＡＧ５３２ｎｍ高調波７６を主排気室内７４の石英ガラス長繊維１の全長にわたって照射して１００ｎｍ厚のＳｉＯ２ 膜が成膜する。そして、図３０に示す装置を用いて７００ｎｍ厚分だけのＳｉＯ２ ８０を積層させる。
【００８３】
次に第１層間絶縁膜３０にゲート電極２７、ドレイン部およびソース部２９に対するスルーホール（２μｍ□）を開けて、図１３（ｇ）に示すように、金属電極３１（ａ）、（ｂ）、（ｃ）を配線する。スルーホールの形成は、前述したＳｉ Ｉｓｌａｎｄの形成と同様に、フォトリソグラフィ工程により行う。すなわち、スルーホール位置に２μｍ□のレジスト穴パターンを形成して、１００℃に加熱し、循環させたＢＨＦエッチング液を用いてウェットエッチングを行い、１０ｎｍの薄膜を残してＳｉＯ２ を除去する。その後、図２５と同様のドライエッチング装置を用いて、作業ガスとしてＣＦ４ を使用して薄膜の除去と残さ処理を行う。配線用金属には、Ａｌを用い、成膜はゲート電極と同様にイオンクラスタビームを利用する。金属配線のフォトリソグラフィー工程では前述した手順で行い、エッチングはウェットプロセスを用いて実施する。
【００８４】
続いて、図１３（ｈ）に示すように、この金属配線３１上に第２層間絶縁膜３２を前述と同様の手順で形成する。そして、ゲート線、信号線５、ＶＤＤ線４に接続するためのスルーホールを形成し、図１３（ｉ）に示すように、該スルーホールを通過する金属配線３３（ａ）、（ｂ）、（ｃ）を形成する。続いて、図１に示すように、第２層間絶縁膜３上に、ＶＤＤ線４、信号線５およびゲート線接続用のパッド６を、各々第１、第２象限およびＹ軸上近辺に膜厚１μｍのＡｌ膜で形成する。成膜に際して、下地との接着性を増すため、パッドと下地の間に１０ｎｍ厚のＴｉ膜を形成する。続いて、石英ガラス長繊維１の全周にわたってＳｉＯ２ のパッシベーション膜７を形成する。
続いて、パッシベーション膜７の第１と第４象限の境界近傍に、第３、第４象限内に形成された有機ＥＬ素子１２０の陰極用金属電極８と、画素駆動回路２とを接続するスルーホール１５（ｇ）を形成する。有機ＥＬ素子１２０の陰極用金属電極８は、重量比９：１のＭｇＡｇ膜を蒸着して形成する。
【００８５】
これらのプロセス完了後、完全に水分を除去し、乾燥雰囲気内で高分子型有機ＥＬ膜を前述したレジスト塗布と同様の方法で塗布する。高分子型有機ＥＬ材料としては、正孔輸送ポリマとしてＰＶＣｚを使用し、該ポリマ中に含まれる電子輸送用分子としてＢＮＤを使用し、蛍光発生用色素として、Ｒ（赤色）画素用にＮｉｌｅ ｒｅｄ、Ｇ（緑色）画素用にｃｏｕｍａｒｉｎ５４０、Ｂ（青色）画素用にＴＰＢ１，１，４，４−ｔｅｔｒａｐｈｅｎｙｌ−１，３−ｂｕｔａｄｉｅｎｅを各々ドープしたものを用いる。ここで、ＰＶＣｚ、ＢＮＤ、色素の成分比は１６０：４０：１とする。これを１，２−ｄｉｃｈｌｏｒｏｅｔｈａｎｅとＩＰＡ（ｉｓｏｐｒｏｐｙｌ ａｌｃｈｏｌ）の混合溶剤に溶かした溶液として塗布する。塗布後、溶剤を完全に除去した後、図３１に示す装置を用いて第１、２象限に塗布された有機ＥＬ膜を除去する。
続いて、陽極透明電極用の錫ドープ酸化インジウム（ＩＴＯ）膜１０を第３、第４象限を主体にマスク蒸着により形成し、ＩＴＯ膜の抵抗値を下げるため、第１または第２象限内で、ＩＴＯ膜と接触するように、金属膜をマスクを介して成膜する。次に、石英ガラス長繊維１の全周にわたって、ＳｉＮ膜１２、耐熱透明樹脂膜１３の順番でパッシベーションすることで、図１に示す構造の表示装置要素１００が得られる。
【００８６】
次に、図９の右側のフローに従って、ＬＥＤ表示装置を組み立てる。まず、図３３に示すように、表示装置要素１００およびゲート線用銅線１６を枠８４、８５に固定する。ここでゲート線用の銅線１６は、線径１００μｍφの通常の銅線であり、枠８５には銅線１６間の空隙で４７６μｍで固定する。枠８４に固定された表示装置要素１００の信号線用パッド（駆動ＩＣ用）、共通電極線用パッド、ＶＤＤ線用パッドおよびゲート線用パッドにインクジェットにより、低融点金属（Ｓｎ／Ｐｂ系ハンダ）でバンプを形成する。枠８５に固定されるゲート線用銅線１６にも、同様にゲート線駆動用ＩＣチップと接続する部分と、前述した表示装置要素１００のバンプが形成されるゲート用パッドに対応する部分に低融点金属でバンプを形成する。
【００８７】
図３３（ｃ）に示すように、枠８４および８５を固定して、図３４（ａ）に示すように、マイクロウェルダーに設置して、表示装置要素１００のゲート線用パッド上および対応するゲート線用銅線上に形成されたバンプにレーザー光を集光してバンプ９１を融解して、表示装置要素１００とゲート線用銅線１６の接点を溶接させる。実施例のＬＥＤ表示装置は、垂直画素ピッチが５７６μｍであり、発振周波数２０ｋＨｚの光源を使用するため、Ｘ−ゲート方向の移動速度は約１２ｍ／ｓである。ここから、１ゲートラインの走行所要時間は約０．１秒となり、全画面では１０８秒必要になる。しかし、実際には、加速、減速、１画素ピッチ移動等の各動作がそれぞれ０．１秒弱必要であり、約４００秒、即ち１ヘッドでは約７分を要する。但し、これは多ヘッド化することで、短縮することができ、例えば、７台のヘッドを使用することにより、１分以下で１台のＬＥＤ表示装置を製造することができる。多ヘッド化には種々の方法があるが、例えば、複数のＸ−ステージを置き、各ステージ上のミラー９６の反射および透過率を調整することで、同一強度の光が各光学ヘッドに導入されるように設計すればよい。
【００８８】
以上の組み立てが終了した後、プローバーを用いて点灯検査を行い、特に、前述した接続の検査を行う。接続が完全であることを確認して、図７に示すように表示装置要素１００の信号線用パッド１４（ａ）およびゲート線１６の端子部に、回路基板１８（ａ）、（ｂ）を取り付け、回路基板１８（ａ）、（ｂ）上には、それぞれ信号線駆動用およびゲート線駆動用のＩＣチップ１９（ａ）、（ｂ）を接続する。必要回路を実装し、検査が終了した後、図８に示すように、ＬＥＤ表示装置の表示面に対して反対側の面、すなわちゲート線１６が設けられた側の面に絶縁性の黒色塗料を含む樹脂をモールドし、次いで表示面側、すなわち表示装置要素１００が形成された側の面に透明樹脂をモールドして、全体の厚さが１ｍｍ以下になるように平板状に整形することで平面表示装置が得られる。
【００８９】
【発明の効果】
以上説明したように、本発明のアクティブマトリクス型ＬＥＤ表示装置要素は、径が１０００μｍ以下の長尺体の外表面上にアクティブマトリクス方式の画素を構成するＬＥＤ素子と、ｐ−Ｓｉ ＴＦＴを含んだ画素駆動回路と、が形成されるため、従来の２次元平板形状をした大型の基板での製造における技術面での問題およびコスト面での問題がどちらも解消される。
特に長尺体が石英ガラス長繊維である場合には、従来技術では不可能な高温プロセスを適用でき、Ｓｉの結晶性が大幅に改善され、酸化膜も熱酸化により形成されるので、Ｓｉ ＬＳＩと同程度の高性能なＴＦＴ特性を実現できる。
さらに、断面が円形の長尺体であるため、その外表面上のＬＥＤ素子が形成されている部分以外に、画素駆動回路とともに、ゲート線や信号線といった、画素への電流および信号を供給するための構成要素を形成することができ、また外部から接続するゲート線および共通電極線は、ワイヤを用いることができるので、２次元平板形状をした基板でも配線抵抗問題が解決され、表示面積、精細度における制約が解消される。
本発明の表示装置要素を用いて製造されるＬＥＤ表示装置は、構成要素である長尺体の径が１０００μｍ以下、好ましくは５００μｍ以下、より好ましくは１５０μｍ以下と細径であるため、厚さ２ｍｍ以下、好ましくは１ｍｍ以下という非常に薄型である。しかも、従来の２次元平板形状の基板で問題となっていた配線抵抗問題が解消されており、長尺体が石英ガラス長繊維である場合には、高温プロセスを用いることで高性能のＴＦＴを実装できることから大型、高精度の表示装置となる。
【図面の簡単な説明】
【図１】本発明の表示装置要素の１構成例の概念図である。
【図２】図１に示す構造の等価回路を示した回路図である。
【図３】（ａ）は図１に示す表示装置要素の平面図であり、（ｂ）は図３（ａ）における平面の位置を説明するための図である。
【図４】（ａ）は図１に示す表示装置要素の平面図であり、（ｂ）は図４（ａ）における平面の位置を説明するための図である。
【図５】本発明の表示装置要素の別の１構成例の概念図である。
【図６】本発明の表示装置要素を用いたＬＥＤ表示装置の表示面の端部付近の部分拡大図である。
【図７】図６を横方向から見た概念図である。
【図８】表示面を樹脂でモールドした後のＬＥＤ表示装置の概念図である。
【図９】本発明のＬＥＤ表示装置の製造手順を示したフロー図である。
【図１０】ロール・ツウ・ロールでの製造工程の概念図である。
【図１１】図２の画素駆動回路のレイアウトの一例を示す図。
【図１２】図１１の一点鎖線で示したトランジスタＭＯＳ型ＴＦＴの概念図である。
【図１３】（ａ）〜（ｉ）は、ＳＯＩ技術を用いてＭＯＳ型ＴＦＴを製造する手順を示した図である。
【図１４】石英ガラス長繊維上にシリコン結晶膜を形成するのに用いる装置の概念図である。
【図１５】フォトリソグラフィの手順を示したフロー図である。
【図１６】レジストのプリベーク炉の概念図である。
【図１７】ステッパー型露光機の構造を示した概念図である。
【図１８】ケーラー照明光学系の構造を示した概念図である。
【図１９】図１８の光学系でのインコヒーラント化の原理を示した概念図である。
【図２０】（ａ）、（ｂ）は、一定速度で走行する長尺体上の露光位置に同期させてレーザー光をパルス発光させる原理を示した図である。
【図２１】（ａ）、（ｂ）は、画素駆動回路のＬＤＤ構造を高精度で形成するための手段を説明する図である。
【図２２】（ａ）、（ｂ）は、プロキシミティ露光の原理を示す図。
【図２３】（ａ）はウェットプロセスを用いた現像装置の概念図であり、（ｂ）は現像液洗浄装置の概念図であり、（ｃ）は（ｂ）の装置の洗浄ノズルの概念図である。
【図２４】イオン打ち込み装置の概念図である。
【図２５】酸素アッシング装置の概念図である。
【図２６】高温アニール炉の概念図である。
【図２７】リフトオフによる電極形成を示した図である。
【図２８】（ａ）はＬＤＤ部への不純物の打ち込み方法を示した図であり、（ｂ）はソース部およびドレイン部への不純物の打ち込み方法を示した図である。
【図２９】レーザーＣＶＤ装置の概念図である。
【図３０】ＳｉＯ２ 膜の厚膜化に使用する装置の概念図である。
【図３１】有機ＥＬ膜の除去に使用する装置の概念図である。
【図３２】表示装置要素のスルーホールおよび配線用パッドの位置を示した平面図である。
【図３３】（ａ）〜（ｃ）は本発明のＬＥＤ表示装置の製造手順を示した図である。
【図３４】（ａ）はマイクロウェルダーの概念図であり、（ｂ）は（ａ）の溶接ヘッド付近の拡大図である。
【図３５】図３４のマイクロウェルダーの光学ヘッドの原理的構造を示した図である。
【図３６】（ａ）、（ｂ）は図３４のマイクロウェルダーの光学系の一例を示した概念図である。
【符号の説明】
１：長尺体、石英ガラス長繊維
２：画素駆動回路
３：層間絶縁膜
４：ＶＤＤ線
５：信号線
６：ゲート用中間パッド
７：層間絶縁膜
８：陰極金属電極
８’、８”：ＬＥＤ素子−画素駆動回路間接続用金属電極
９：発光層
１０：陽極透明電極（共通電極）
１１：陽極低抵抗化用金属膜
１２：第１パッシベーション層
１３：第２パッシベーション層
１４（ａ）：ゲート線用パッド
１４（ｂ）：信号線用パッド
１４（ｃ）：ＶＤＤ線用パッド
１４（ｄ）：共通電極用パッド
１５（ａ）：画素駆動回路−ゲート用中間パッド間スルーホール
１５（ｂ）：ゲート用中間パッド−ゲート用パッド間スルーホール
１５（ｃ）：画素駆動回路−信号線間スルーホール
１５（ｄ）：信号線−信号線用パッド間スルーホール
１５（ｅ）：画素駆動回路−ＶＤＤ線間スルーホール
１５（ｆ）：ＶＤＤ線−ＶＤＤ線用パッド間スルーホール
１５（ｇ）、１５（ｇ’）：画素駆動回路−陰極金属電極間スルーホール
１５（ｈ）：陽極透明電極（共通電極）−共通電極用パッド間スルーホール
１６：ゲート線
１７：共通電極線
１８（ａ）：表示装置要素接続用回路基板（ＰＣＢ）
１８（ｂ）：ゲート線接続用回路基板（ＰＣＢ）
１９（ａ）：信号線駆動用ＩＣチップ
１９（ｂ）：ゲート線駆動用ＩＣチップ
２０：ＢＭ用黒色樹脂
２１：透明樹脂
２２（ａ）、（ｂ）：ロール・ツウ・ロール用リール
２３：各種プロセス装置
２４：シリコン単結晶薄膜
２５：Ｓｉ Ｉｓｌａｎｄ（イントリンシック相）
２６：ゲート酸化膜
２７：ゲート電極
２８：ＬＤＤ部
２９：ドレイン部、ソース部
３０：第１層間絶縁膜
３１（ａ）、（ｂ）、（ｃ）：金属配線
３２：第２層間絶縁膜
３３（ａ）、（ｂ）、（ｃ）：金属配線
３４：るつぼ
３５：ヒータ
３６：Ｓｉ融液
３７：差動排気室
３８：主排気室
３９：ヒータ
４０：露光用光源
４１：ケーラー照明光学系
４２：マスク
４３：結像レンズ系（不可動部）
４４：結像レンズ系（可動部）
４５：結像面
４６：第１分割レンズ
４７：インコヒーレント化光学系
４８：第２分割レンズ
４９：コンデンサレンズ
５０：フィールドレンズ
５１：マスク
５２（ａ）、（ｂ）…（ｎ）：光ファイバー
５３（ａ）、（ｂ）…（ｎ）：集光レンズ
５４：プロキシミティ露光用湾曲マスクホルダ、
５５：プロキシミティ露光用シリンドリカルレンズ
５６：現像液容器
５７：現像液循環ポンプ
５８：液調整室
５９：ヒータ
６０：洗浄ノズル
６１：開口
６２：噴射液または気体
６３：イオン打ち込み用主排気室
６４：イオンガン
６５：プラズマ発生用主排気室
６６：プラズマ発生用電極
６７：ヒータ
６８：石英管
６９：ヒータ電源
７０：レジストパターン
７１：局所成膜
７２：ＬＤＤ領域用低濃度不純物ドーズ
７３：ドレイン部およびソース部用高濃度不純物ドーズ
７４：レーザーＣＶＤ用主排気室
７５（ａ）：ＣＶＤ用ガス導入口
７５（ｂ）：主排気室排気口
７６：ＣＶＤ用レーザー光
７７：容器
７８：Ｓｉ有機酸化物化合体
７９：ヒータ
８０：ＳｉＯ２ 膜
８１：有機ＥＬ膜アブレーション除去用主排気室
８２：パルスレーザー光
８３：デブリス吸引口
８４：表示装置要素固定用枠
８５：ゲート線用銅線固定用枠
８６：レーザー溶接ヘッド
８７：ゲート線押さえ用ローラー
８８：表示装置要素固定板
８９：Ｘ−ステージ
９０：Ｙ−ステージ
９１（ａ）：ゲート線接続用低融点金属バンプ
９１（ｂ）：信号線接続用低融点金属バンプ
９１（ｃ）：ＶＤＤ線接続用低融点金属バンプ
９１（ｄ）：共通線接続用低融点金属バンプ
９２：マイクロウェルダー用集光レンズ
９３：レーザー光導入光学系
９４：パルスレーザー光源
９５：Ｘ−ステージ用ミラー
９６：マイクロウェルダー溶接ヘッド導入用ミラー
１００：表示装置要素
１２０：ＬＥＤ素子、有機ＥＬ素子
１３０：接続手段[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an active matrix type LED display device and its components.
[0002]
[Prior art]
In an active matrix type flat display device, each pixel constituting an active matrix is constituted by a pixel display medium represented by a liquid crystal (LCD) and a pixel driving circuit including a thin film transistor (TFT). In such a flat display device, a so-called peripheral circuit for generating a timing and a signal for driving a pixel is further mounted.
Attempts have been made to use a plastic film as a substrate for a flat panel display, but it has not yet been put to practical use, and all substrates currently used are transparent glass substrates.
Liquid crystal (LCD) is the mainstream as the pixel display medium of the flat display device, and amorphous silicon (a-Si) TFT is the mainstream as the TFT included in the pixel drive circuit.
[0003]
As such a flat display device, a diagonal size of 10 to 20 inches is mass-produced as an alternative to a display for image output of a personal computer or a television using a conventional cathode ray tube (CRT).
A flat display device using an LCD as a pixel display medium has problems such as white display performance and responsiveness when displaying a moving image, as compared with those using a conventional cathode ray tube (CRT). Here, the reason why the white display performance is inferior to that of a CRT is that, in the case of a CRT, a white peak is formed by intensifying the electron beam and locally increasing the brightness, and the white display performance is stabilized by stabilizing the white peak. On the other hand, in the case of the LCD, the light source is a backlight, which always emits only a constant luminance, and such means cannot be taken.
On the other hand, a display device using a self-emitting LED as a pixel display medium is superior to a display device using an LCD in terms of white display performance, responsiveness when displaying a moving image, and the like. Image quality can be achieved. In recent years, among such self-luminous pixel light-emitting media, research and development of organic electroluminescence (EL) devices having an organic phosphor in a light-emitting layer have been rapidly advanced. This organic EL element can obtain high luminance at a low voltage.
[0004]
On the other hand, on the driving circuit side, that is, on the TFT, the development and commercialization of a polycrystalline silicon (low-temperature p-Si) TFT manufactured by a low-temperature process are rapidly progressing for the following reasons.
First, p-Si TFTs have higher basic performance than a-Si TFTs. In addition, since the peripheral circuit can be built in, there is a possibility that the manufacturing cost is significantly reduced. In addition, driving an LED element, particularly an organic EL element, requires a higher driving current density than that of an LCD, but it is difficult for an a-Si TFT to cope with this.
For these reasons, the development of TFTs, including their application to LCDs, tends to shift from a-Si TFTs to low-temperature p-Si TFTs.
[0005]
Market requirements for all display devices, including active matrix display devices, are concentrated on three points: larger display size, higher definition, and lower cost. In response to these market demands, a-Si TFTs are in principle used for display devices having a diagonal size of 40 inches, and for high-definition (High-Definition) televisions (HD-TV). It can also operate with a display device. However, with regard to the cost issue, even at present, even a display smaller than 15 inches diagonal has finally met the market demands. It is very difficult to respond to market demands, especially for those having a size of 40 inches or more diagonally, and it is extremely difficult to respond to market demands only by deploying the state of the art.
[0006]
On the other hand, low-temperature p-Si TFTs have excellent performance in principle, but the problem is more serious. That is, since the substrate of the currently used display device is made of glass, the manufacturing process needs to be performed at a low temperature of 500 ° C. or lower. High performance is required for TFTs used in display devices, and particularly in peripheral circuits, performance equivalent to that of silicon LSIs must be realized. However, it is extremely difficult to realize such a high-performance TFT under the aforementioned temperature limitation.
Even if performance is sacrificed, since the p-Si TFT is made of polycrystalline silicon, it is difficult to form all crystals uniformly, resulting in various characteristics such as non-uniform characteristics. Has a fundamental problem.
Since the manufacturing apparatus has to be based on the current technology for manufacturing an a-Si TFT corresponding to a large-sized glass substrate, it has a problem in terms of cost as in the case of the a-Si TFT. It is difficult to satisfy the required specifications with respect to the pattern accuracy.
Therefore, at present, the above-mentioned problems have not been manifested since a full-scale high-definition large display, which is a market requirement, has not been manufactured. It is evident that these problems are significant barriers in cost and performance.
[0007]
A further analysis of the above-mentioned problems relating to the display device reveals that the essential cause of the limitation of cost reduction in the display device using the a-Si TFT is a seemingly obvious fact, that is, the substrate is 2 This is a basic premise of the prior art that it is a two-dimensional plate shape. The reason for this is that, as the display area increases, the substrate size naturally increases, and the manufacturing apparatus also increases in size. The throughput may be increased accordingly, but there is a mechanical limit. In fact, about 1m as the current a-Si TFT manufacturing equipment 2 The corresponding size substrates are being manufactured and used, but this is considered a limitation in the cost-performance of equipment and production lines. The same is true for the p-Si TFT based on the current a-Si TFT manufacturing apparatus technology.
[0008]
In addition, in the case of p-Si TFTs, there is a more difficult situation that a silicon LSI-like process must be realized at a low temperature of 500 ° C. or less. One of the advantages of the p-Si TFT is that the cost can be reduced because the circuit can be built in, but this is realized when a high-performance circuit is realized. However, in reality, as the size of the substrate increases, it becomes more and more difficult to realize various requirements required for high-performance devices such as film quality, photolithography accuracy, and silicon LSI-like processes.
In low-temperature p-Si TFTs, process techniques such as film formation are expected to be improved continuously and gradually, but photolithography has serious problems. That is, in the case of forming a pattern of pixels only, as in a display device using an LCD using an a-Si TFT as a driving circuit, the N.I. A. An exposure machine having a (numerical aperture) of about 0.1 may be used. However, when manufacturing an IC for driving a peripheral circuit, an LSI process with a 0.5 μm to 0.35 μm rule is required. In this case, the exposure machine is N.W. A. It is necessary to have performance of 0.4 or more.
[0009]
On the other hand, the accuracy of an exposure machine corresponding to a large substrate is high due to its configuration. A. It is difficult to get. At present, an exposure machine for a large substrate is only for an a-Si TFT, and there are two types, a reflection optical type (Offner type) and a refractive optical system (stepper type). The improvement of an apparatus for dealing with a large substrate is mainly to improve the throughput by increasing the exposure area. The means for increasing the exposure area is to increase the size of each reflecting optical system in the Offner type, and to expand the exposure area by combining several lenses in the stepper type. These exposing machines are compatible with a-Si TFTs, and their A. Is assumed to be at most about 0.1. However, as a practical matter, the N.F. A. Has a theoretical limit of 0.135. On the other hand, the stepper type has an effective N.I. A. Can be realized only at most about 0.1. Further, due to the increase in shape and weight, there is a limit to the throughput in terms of the servo control mechanism. Actually, the throughput of the exposure apparatus corresponding to the current substrate of about 1 m × 1 m is about 60 seconds, but this is a numerical value which is quite close to the limit. That is, in order to manufacture a low-temperature p-Si TFT on a full scale, it is extremely difficult in principle to attain the performance required by the current large-scale exposure apparatus technology.
[0010]
As described above, an active matrix display using an LED element, particularly an organic EL element, is not possible with an a-Si TFT due to the current driving density, and a p-Si TFT is essential. This is because the organic EL element is driven by current, which further causes the following two problems.
First, since the pixel driving circuit is a current-driven switch circuit, a plurality of TFTs are required. In order to perform uniform display on the display device, it is necessary to form TFTs having substantially the same performance over the entire display surface. Therefore, the above-described exposure apparatus must be able to pattern not only the peripheral circuit but also the pixel driving circuit with high precision.
Secondly, active matrix display using LED elements requires not only replacing a-Si TFTs with p-Si TFTs but also wiring to the TFTs with low resistance. That is, since the LCD which is a conventional pixel display medium is driven by a voltage, the current consumption is 1 μA / cm. 2 Although it can be driven sufficiently by a combination of a metal thin film wiring and an a-Si TFT, the power consumption of an LED element is much higher than this, and the current consumption of an organic EL element in particular is 10 to 10 mA / cm. 2 And four orders of magnitude higher than LCD. Such a current must be supplied to the TFT driving the selected pixel at a high speed, and for that purpose, it is necessary to lower the wiring resistance by at least four digits from the current level. Therefore, the performance of the p-Si TFT itself as a transistor can theoretically drive the LED element including the organic EL element, but as long as the current thin film process is used, the wiring resistance becomes a bottleneck. In terms of display area, a display device having a diagonal of at most 20 inches is considered to be the upper limit.
[0011]
In the case of manufacturing a display device using a large two-dimensional flat substrate using an organic EL element as a pixel display medium, there is an even greater problem of film quality and thickness accuracy of a thin film layer constituting the organic EL element. The light emitting principle of the organic EL element is different from the mechanism based on the pn junction in the LED using the inorganic semiconductor, and recombination of electrons and holes in the light emitting layer containing the organic phosphor and the stable light emission due to the recombination. It is considered to be emission during the process of generation of a molecular singlet exciton and relaxation to this ground state. Therefore, it is necessary that the generation and transport of electric charges be performed uniformly over the entire display surface. This means that various conditions such as the film quality and thickness of the thin film layer constituting the organic EL element and the bonding with the electrodes must be uniformly controlled over a wide area. For example, in the case of a low-molecular-weight vapor-deposited film type, it is basically composed of three layers: a hole transport layer, an electron transport layer, and a light emitting layer sandwiched between these layers, and has a total thickness of about 100 nm. Even if the control circuit has ideal performance, in order to perform high-quality gradation display, it is necessary to control the variation of the film quality and thickness of these thin film layers to a fraction of the gradation. . Regardless of whether it is a low molecular vapor deposition film type or a polymer coating film type, it is necessary to form a film by separating three primary colors over a large area, and to precisely control the film quality and film thickness.
Further, the organic EL element is a device having a thin film multilayer structure having an optical thin film for efficiently extracting emitted light, a color filter for improving light purity, and the like. The main purpose of this manufacturing technique is to increase the efficiency of manufacturing on a large-area substrate, and it is considered to be extremely difficult to manufacture an organic EL element display device on the market level based on this.
[0012]
In order to prevent an increase in the defect rate of pixels due to an increase in the display size of the display, fibers in which a plurality of light emitting elements typified by organic EL elements and inorganic EL elements are arranged in parallel along the surface thereof, and Patent Literature 1 and Patent Literature 2 propose a display configured by connecting a circuit board on which a driver circuit is formed. However, in these displays, since the driver circuit is formed on a substrate having a two-dimensional flat plate shape, the above-described problem in the related art has not been solved at all. This is why the displays disclosed in Patent Literature 1 and Patent Literature 2 are connected to a multiplex type, that is, a direct matrix drive driver circuit. In other words, a drive circuit capable of active matrix driving of pixels using a self-luminous light-emitting element such as an organic EL element or an inorganic EL element as a light-emitting medium on a large substrate having a two-dimensional flat plate shape is provided for each pixel. It is extremely difficult to do.
[0013]
Although the above description has been made on the assumption that the substrate is made of glass, there is a strong demand for other materials, specifically, a substrate made of plastic in terms of lightness, thinness, flexibility, and the like. Many attempts have been made since the era of the simple matrix type LCD. However, the heat resistance and process resistance of the substrate material are even lower than those of the glass substrate, and the essential problems for practical use have not been solved at all.
[0014]
As mentioned above, technical problems in manufacturing of large substrates have been pointed out, but there are still other problems in commercializing a display device. That is, in actual products, display devices of various sizes are required. However, depending on the size, the assignment to the substrate is not always performed efficiently, which may cause waste. Further, a display device having an optimal size for a substrate used by a manufacturer is not always the optimal size for a user.
[0015]
[Patent Document 1]
JP 2002-588502 A
[Patent Document 2]
JP 2002-543446 A
[0016]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION An object of the present invention is to provide an active matrix type LED display device in which these various problems in performance and manufacturing are solved, and an LED display device element.
That is, the present invention solves the technical problems when manufacturing a large-sized and / or high-definition active matrix LED display device, and furthermore, an LED display element and an LED applicable to display devices of various sizes. It is an object of the present invention to provide an LED display device manufactured using a display device element.
[0017]
[Means to solve the problem]
In order to achieve the above object, the present invention comprises an LED element forming a pixel display medium and a pixel driving circuit including a MOS transistor element formed from a single crystal silicon film or a polycrystalline silicon film. An active matrix type LED display device is characterized in that active matrix type pixels are formed on the outer surface of a long body having a diameter of 1000 μm or less.
In the active matrix type LED display device element, it is preferable that the LED element and the pixel drive circuit are formed at different positions in a cross-sectional shape of the elongated body.
[0018]
Also, the present invention provides a first elongate body and a second elongate body each having a diameter of 1000 μm or less, and an LED element forming a pixel display medium on an outer surface of the first elongate body. A pixel driving circuit including a MOS transistor element formed from a single crystal silicon film or a polycrystalline silicon film is formed on an outer surface of the second elongated body, and the LED element And the pixel driving circuit are electrically connected to each other to form an active matrix type pixel.
[0019]
The active matrix type LED display device element of the present invention is configured such that at least two or more of the active matrix type pixels are formed at intervals along a longitudinal direction of the elongated body, and the interval is an active matrix type. It is preferable to correspond to the pixel spacing on the display surface of the type LED display device.
The active matrix type LED display device element of the present invention further comprises: a first linear conductor for supplying an external signal to the pixel drive circuit; a second linear conductor for supplying a current to the LED element; Preferably extend on the outer surface of the elongated body in the longitudinal direction of the elongated body.
In the active matrix type LED display device element of the present invention, the elongated body is made of a long fiber of quartz glass, and the MOS transistor element is formed of a silicon single crystal film or silicon formed on an outer surface of the elongated body. It is preferably formed from a polycrystalline film.
In the active matrix type LED display device element of the present invention, it is preferable that the LED element has a light emitting layer containing an organic phosphor.
[0020]
The present invention also provides an active matrix type LED display device characterized in that at least two or more active matrix type LED display device elements are arranged in parallel.
The active matrix type LED display device of the present invention further comprises a third linear conductor for supplying a signal to the pixel drive circuit, and a third linear conductor formed on an outer surface of each of the different active matrix type LED display device elements. It is preferable that the fourth linear conductor commonly connected to the transparent electrode of the LED element is orthogonally connected to the active matrix type LED display device elements arranged in parallel.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in more detail with reference to the drawings. However, the drawings illustrate specific shapes for the description of the present invention, and the present invention is not limited thereto.
FIG. 1 is a conceptual diagram of one configuration example of an active matrix type LED display device element of the present invention. In FIG. 1, in an active matrix type LED display device element (hereinafter, also referred to as a “display device element”) 100 indicated by a cross-sectional shape, the outer surface of the elongated body 1 having a circular cross section is more easily formed. Specifically, in the third and fourth quadrants of the sectional shape, an LED element 120 is formed in which a metal electrode 8 serving as a cathode, a light emitting layer 9 and a transparent electrode 10 serving as an anode are laminated in this order. ing. A pixel drive circuit 2 including a MOS transistor element is formed in the first quadrant of the sectional shape. In the present invention, this MOS transistor element is formed from a single crystal silicon film or a polycrystalline silicon film.
In the display device element 100, the LED element 120 is a pixel display medium, and forms an active matrix pixel together with the corresponding pixel drive circuit 2.
[0022]
In the display device element 100 of FIG. 1, an interlayer insulating layer 3 is formed over the entire periphery of the cross-sectional shape so as to cover the pixel drive circuit 2. On the interlayer insulating layer 3 in the first quadrant, a linear conductor (VDD line) 4 for supplying a current to the LED element 120 via the pixel driving circuit 2 is formed. A linear conductor (signal line) 5 for supplying an external image signal to the pixel is formed on the interlayer insulating layer 3 in the second quadrant. The VDD line 4 and the signal line 5 extend in the longitudinal direction of the elongated body 1. An intermediate pad 6 for a gate line is formed on the interlayer insulating layer 3 between the first quadrant and the second quadrant. The gate line is a linear conductor that is externally connected to the display device element 100 and supplies a signal such as a timing of pixel display to the pixel drive circuit 2.
An interlayer insulating layer 7 is formed on the VDD line 4, the signal line 5, and the intermediate pad 6 so as to cover them, and the LED element 120 is formed on the interlayer insulating layer 7 in the third and fourth quadrants. Have been. The transparent electrode 10 of the LED element 120 extends to the inside of the second quadrant, and the metal film 11 is laminated in the second quadrant for the purpose of reducing the resistance value.
[0023]
The first passivation layer 12 is formed over the entire periphery of the cross-sectional shape so as to cover the LED element 120. The first passivation layer 12 is a layer made of SiN and guarantees the water resistance of the LED element 120. On the first passivation layer 12, a second passivation layer 13 made of a transparent resin is formed so as to cover the entirety.
Pads 14 (a), (b), and (c) connected to the gate line, the signal line, the VDD line, and the common electrode line, respectively, are provided on the second passivation layer 13 at positions corresponding to the opposite electrodes of the center line of the LED element 120. , (D) are formed. When a plurality of display device elements 100 are arranged in parallel as described later, the common electrode line is commonly connected to the transparent electrodes 10 of the LED elements 120 formed on different display device elements 100 from the outside. Is a linear conductor to be formed.
[0024]
In FIG. 1, through holes are indicated by alternate long and short dash lines. A pixel is formed between the gate terminal of the pixel drive circuit 2 and the intermediate pad 6 by a through hole 15 (a), and between the intermediate pad 6 and the pad 14 (a) (connected to a gate line) by a through hole 15 (b). The VDD terminal of the pixel drive circuit 2 is connected to the VDD by a through hole 15 (c) between the signal terminal of the drive circuit 2 and the signal line 5 and the through hole 15 (d) between the signal line 5 and the pad 14 (b). Through holes 15 (e) between lines 4, through holes 15 (f) between VDD lines 4 and pads 14 (c), and through holes 15 (f) between pixel drive circuit 2 and metal electrodes 8 of LED elements 120. The transparent electrode 10 and the pad 14 (d) are connected by a through hole 15 (h) by the hole 15 (g).
[0025]
In the LED element 120, the metal electrode 8 serving as a cathode is separately patterned for each pixel. On the other hand, it is not necessary to separate the transparent electrode 10 serving as an anode for each pixel, and it is rather preferable to configure the transparent electrode 10 as a common electrode of a plurality of pixels formed on the display device element 100. If the transparent electrode 10 is configured as a common electrode without being patterned for each pixel, the aperture ratio of the LED element 120 can be increased.
Note that the illustrated configuration is merely an example, and the arrangement of the components in the display device element 100 may be changed as appropriate. For example, the pixel drive circuit 2 may be formed in the second quadrant or in the middle between the first quadrant and the second quadrant. Further, the positions of the VDD line 4 and the signal line 5 may be interchanged. Further, the transparent electrode 10 may be extended to the first quadrant side and laminated with the metal film 11 in the first quadrant. However, in order to effectively utilize the cross-sectional shape of the long body 1 having a circular shape, the LED element 120 and the pixel driving circuit 2 are provided at different positions on the circumference of the long body, that is, the cross section of the long body. Preferably, they are formed on different quadrants in shape. By arranging the LED element 120 and the pixel drive circuit 2 in this manner, the aperture ratio of the LED element per cross-sectional shape of the elongated body 1 can be increased. In the display device element 100 of the present invention, since the LED element 120 is formed on the outer surface of the long body 1 having a curved surface shape, if the above-described configuration and high definition are used, the aperture ratio is substantially 100%. %. As a result, the image quality of the LED display device to be manufactured is improved, and the so-called “rough” feeling is eliminated. Further, power required for driving the LED display device can be reduced.
[0026]
FIG. 2 is a circuit diagram showing an equivalent circuit of the structure shown in FIG. In FIG. 2, the pixel drive circuit 2 is configured to include four transistor elements. However, the number of transistor elements included in the pixel drive circuit 2 is arbitrary and is appropriately selected as needed. The circuit arrangement is not limited to the illustrated form. The pixel drive circuit 2 is generally configured as various current drive circuits including three to five TFTs. In FIG. 2, reference numeral 16 denotes a gate line connected orthogonally to the display device element 100, and reference numeral 17 denotes a common electrode line connected orthogonally to the display device element 100.
[0027]
3 (a) and 4 (a) are plan views of the display device element 100 of FIG. 1, and FIGS. 3 (b) and 4 (b) are FIGS. 3 (a) and 4 (a). FIG. 4 is a diagram for explaining the position of a plane in FIG. As shown in FIG. 3 (b), FIG. 3 (a) is a view of the first and second quadrants in FIG. 1 as viewed from above, and as shown in FIG. 4 (b), FIG. FIG. 3 is a view of the third and fourth quadrants in FIG. 1 as viewed from above. 3A and 4A show the gate line 16 and the common electrode line 17 which are connected to the display device element 100 at right angles. In FIG. 3A, reference numerals 91 (a) to (d) denote bumps made of a low melting point metal used for connection with the gate line 16.
In the display device element 100, the signal line pad 14 (b) at the end is connected to an external driving IC, and a signal is supplied from the outside. Although the pads 14 (b) are shown formed for each pixel, this is not essential, and the pads 14 (b) are formed at the positions of the pixels located at both ends of the display device element 100. Just do it. However, if the pad 14 (b) is formed for each pixel, the display device element 100 can be cut and used as appropriate according to the size of the display surface of the LED display device.
[0028]
When manufacturing the LED display device, the gate line 16 must be connected to each pixel, but the common electrode line 17 has a low resistance as the transparent electrode of the LED element is laminated with a metal film as described above. Therefore, the number thereof can be reduced as long as the necessary potential and current are secured.
In FIG. 4, a metal electrode 8 serving as a cathode is separately patterned for each pixel, and has a size and a shape corresponding to the pixel. On the other hand, the anode transparent electrode 10 (not shown) is a full-surface electrode extending in the longitudinal direction of the display device element 100 as described above.
[0029]
FIG. 5 is a conceptual diagram of the structure of another configuration example of the display device element of the present invention, and shows the display device element in a cross-sectional shape as in FIG.
In the display device element 100 of FIG. 5, the LED element 120 and the pixel drive circuit 2 are formed on the outer surfaces of different elongated bodies 1 and 1 ′, respectively. That is, in the display device 100 of FIG. 5, the elongated bodies 1 and 1 'are connected by the connecting means 130 so as to be parallel to each other. The LED elements 120 on the elongated body 1 ′ and the pixel driving circuits 2 on the elongated body 1 corresponding to the LED elements 120 are provided with through holes 15 (g), 15 (g ′) and metal electrodes 8 ′, 8 ", and constitutes one pixel of the active matrix.
[0030]
As shown in FIG. 1, the display device element of the present invention includes an LED element 120 and a corresponding pixel drive circuit 2 formed on the outer surface of one elongated body 1. As shown in FIG. 2, both the LED element 120 and the corresponding pixel drive circuit 2 formed on another elongated body are included. That is, in the display device element of the present invention, the LED element and the corresponding pixel driving circuit are each formed on the outer surface of a long body having a diameter of 1000 μm or less, and the pixel driving circuit is formed of a single crystal silicon film or Active matrix display device elements including MOS transistor elements formed from a polycrystalline silicon film are widely included.
[0031]
Therefore, as shown in FIGS. 1 and 2, the cross-sectional shape is not limited to a circular shape, but may be a polygonal shape such as an elliptical shape or a rectangular shape. However, a circular or elliptical cross-sectional shape is preferable because it can be manufactured by roll-to-roll while being wound up on a roll as described later. Further, if the cross-sectional shape is circular or elliptical, the formed pixels have a curved surface shape, which has the effect of spreading. If the cross section is elliptical, the direction of the surface on which the LED element 120 of the display device element 100 is formed and the direction of the surface on which the pixel drive circuit 2 is formed can be easily recognized from the shape. The upper layer is also preferable because it is easy to form a film on one side and lift off the film.
In addition, among the components of the display device element 100 shown in FIGS. 1 and 2, the VDD line 4 and the signal line 5 are, for example, external components formed on a wiring board (PCB) connected to the display device element 100 or the like. It may be. However, due to the feature of the present invention in which the pixels of the active matrix are formed on a long body having a diameter of 1000 μm or less, all of the main components of the display device element 100 are on the long body 1 (1 ′). Is preferably formed.
[0032]
In the display device element 100 of the present invention, the material of the long body 1 is not particularly limited as long as the long body has a small diameter of 1000 μm or less. Therefore, it may be a metal wire such as gold, silver, platinum, copper, aluminum, iron, stainless steel, magnesium, titanium, or an alloy thereof. Further, since a technique for manufacturing a long body having such a shape has been established as a plastic optical fiber (POF), it may be made of plastic. Specific examples of the plastic material used for the POF include polymethyl methacrylate (MMA), polycarbonate (PC), tetrafluoroethylene / vinylidene fluoride copolymer, fluorinated methacrylate / MMA copolymer, and silicone resin. And the like. Alternatively, long fibers of silicon fiber, quartz glass, or carbon fiber may be used as the inorganic material. These long fibers are widely used for optical fibers, glass fiber reinforced plastics (GFRP), carbon fiber reinforced plastics (CFRP), and the like. Among the above-mentioned materials, long quartz glass fibers are excellent in heat resistance and are convenient for forming components of the display device element 100 such as the LED element 120 and the pixel drive circuit 2 on the outer surface thereof. Is preferred. That is, the pixel driving circuit 2 of the display device element 100, particularly, the MOS transistor element included in the pixel driving circuit 2 is a single-crystal silicon TFT or silicon TFT manufactured using SOI (silicon on insulator) technology, as described later. It is preferably a polycrystalline silicon TFT. Even if the long body is a conductor such as a metal wire or carbon fiber, forming these by forming an insulating layer on the outer surface and forming a single crystal or polycrystalline silicon film on it However, if the long body is an insulator and is a quartz glass long fiber having excellent heat resistance, the SOI technology is applied by forming a single-crystal or polycrystalline silicon film on the outer surface as it is. be able to. Furthermore, as is clear from the fact that all the substrates of the display device are currently glass substrates, the display device also has excellent characteristics.
[0033]
However, as shown in FIG. 5, when the LED element 120 and the pixel drive circuit 2 are formed on different elongated bodies 1 and 1 ′, respectively, the elongated body 1 forming the pixel drive circuit 2 is as described above. For this reason, it is preferable that the glass fiber is a quartz glass long fiber, but the elongated body 1 ′ forming the LED element 120 may be made of another material, for example, plastic or metal. For example, in the case of a long metal body, its outer surface can be used as a cathode of an LED element. Further, if it is made of plastic, it is excellent in handleability and it is easy to obtain a long body having a larger diameter than the quartz glass long fiber. On the other hand, if the long body 1 ′ is a quartz glass long fiber, since it is the same material as the long body 1, the thermal expansion coefficient is the same, and connection between the long bodies 1 and 1 ′ is easy. .
[0034]
The diameter of the elongated body is preferably 500 μm or less, more preferably 150 μm or less. One advantage of the display device element of the present invention is that a continuous long body including a plurality of sets of display device elements can be manufactured while being wound on a reel with a roll-to-roll as described later. Is preferably 150 μm or less for producing roll-to-roll using long quartz glass fibers. The lower limit of the diameter is 30 μm or more because it is easy to form components such as an LED element and a pixel driving circuit on the outer surface thereof, and the formed pixel has a preferable size for a display device. Is preferred.
[0035]
In the display device element of the present invention, the term “LED element” broadly includes a self-luminous type among the pixel display media used in the display device. Therefore, in addition to a so-called LED element utilizing a light-emitting phenomenon at a PN junction of a III-V group semiconductor called an LED element, a phosphor is included in a light-emitting layer and electroluminescence based on electroluminescence is used. EL) element is also included. The EL element may be any of an inorganic EL element using ZnS as a phosphor and an organic EL element using an organic phosphor such as anthracene. Among these, an organic EL element is preferable because of high luminance and low power consumption.
[0036]
The pixel driving circuit is self-luminous as a pixel display medium, and each pixel driving circuit includes a plurality of MOS transistors formed from a single-crystal or polycrystalline silicon film in order to perform active matrix control of current-driven LED elements. , Usually three to five. The present invention is characterized in that a long body having a very small diameter of 1000 μm or less, preferably 500 μm or less, and more preferably 150 μm or less is used as an element of a display device. It is preferable that the size of the formed pixel drive circuit itself is also small. Therefore, the transistor included in the pixel driving circuit is preferably a thin film transistor element (TFT) formed from a single crystal or polycrystalline silicon film, and more preferably a single crystal silicon TFT or a polycrystal manufactured by SOI technology. It is a silicon TFT. Single-crystal silicon TFTs and polycrystalline silicon TFTs manufactured by SOI technology have a high drive current density limit and are excellent in performance per size.
[0037]
An LED display device using the display device element of the present invention will be described below.
FIG. 6 is a partially enlarged view near the end of the display surface of the LED display device using the display device element of the present invention. In FIG. 6, the vertical direction and the horizontal direction in the drawing correspond to the vertical direction and the horizontal direction of the display surface of the LED display device, respectively.
As shown in FIG. 6, three types of display device elements 100 are prepared in which pixels corresponding to R (red), G (green), and B (blue) are formed at a desired number and a desired pixel pitch, respectively. Are arranged in parallel in the order of R, G, and B in accordance with the pixel pitch to form a display surface. In FIG. 6, the display device elements 100 are arranged in a state of being oriented in the vertical direction of the display surface of the LED display device. However, the arrangement of the display device elements 100 is not limited to this, and the display device elements 100 may be arranged so as to be oriented in the horizontal direction on the display surface of the LED display device. In this case, the signal line 5 in the specification becomes a gate line, and the gate line 16 becomes a signal line. The arrangement of the display device elements 100 may be appropriately selected according to the pixel size and pitch configuration of the LED display device to be manufactured.
[0038]
The gate lines 16 are connected orthogonally to the display device elements 100 arranged in parallel as described above. The ends of the display device element 100 and the gate line 16 are fixed to wiring boards (PCBs) 18 (a) and 18 (b), respectively. On the PCB 18 (a), an IC chip 19 (a) for driving a gate line is shown. FIG. 7 is a conceptual diagram viewed from the lateral direction in FIG. 6, in which the display device element 100 and the ends of the gate lines 16 are connected to the driving IC chips 19 () mounted on the wiring boards 18 (a) and (b). a) and (b) are connected. In FIG. 7, the PCB 18 (a) and the IC chip 19 (a) connected to the display device element 100 and the PCB 18 (b) and the IC chip 19 (b) connected to the gate line 16 are alternately arranged. Are located. With this arrangement, the thickness of the manufactured LED display device can be reduced. For example, assuming that the height of the IC chip is 0.4 mm and the thickness of the PCB is 0.4 mm, if the display device elements 100 and the gate lines 16 are arranged as shown in FIG. 0.8 mm or less, and the thickness of the display portion can be 0.4 mm or less.
[0039]
As described above, after connecting the display device element 100 and the gate line 16 to the PCBs 18 (a) and 18 (b), as shown in FIG. And the entire area from the end to the end. Here, in order to form a black matrix, the gate line 16 side is molded with a resin 20 containing an insulating black paint, and the display device element 100 side is molded with a transparent resin 21. If this is formed into a flat plate, a flat LED display device can be obtained. Here, the total thickness of the LED display device is preferably 5 mm or less, more preferably 2 mm or less, and further preferably 1 mm or less.
[0040]
Hereinafter, an example of a display device element of the present invention and a method of manufacturing an LED display device using the same will be described. However, the display device element and the LED display device of the present invention may be manufactured by any method as long as the above-described configuration can be realized, and are not limited to those manufactured by the following method. In the following, the manufacture of a display device element having the structure shown in FIG. 1, the long body being a quartz glass long fiber, and the LED element being an organic EL element, and an LED display device using the display device element The production of will be described as an example.
FIG. 9 is a flowchart showing a basic procedure for manufacturing a display device element of the present invention and an LED display device using the same. In FIG. 9, the flow on the left side shows a manufacturing process of the display device element, and the flow on the right side shows an assembling process of the LED display device using the display device element.
[0041]
In the manufacturing process of the display device element of the present invention, in order to form an LED element and a pixel driving circuit on a long quartz glass long fiber, a quartz glass wound on a roll 22 (a) as shown in FIG. It is preferable to carry out the process with a roll-to-roll in which the long fiber 1 is wound around a roll 22 (b). That is, as shown in FIG. 10, the display device element of the present invention is manufactured by performing the process 23 which is performed on the quartz glass long fiber 1 traveling at a constant speed using a substrate having a two-dimensional flat plate shape. Is done.
[0042]
The first stage of the manufacturing process of the display device element is, as shown in FIG. 9, the formation of a pixel drive circuit on a long quartz glass fiber. FIG. 11 is a plan view showing an example in which the pixel driving circuit shown in FIG. 2 is laid out according to a 0.5 μm design rule. In FIG. 11, all the transistor elements are n-channel type MOS TFTs, and L / W = 2/2 μm. Therefore, the area of the circuit portion is 28 × 24 μm. Even if various other circuit systems are adopted, it is sufficient if the area of the Si crystal part is 50 μm square. FIG. 12 shows a conceptual diagram of the MOS type TFT shown by a chain line in FIG. This shows a typical structure of a MOS type TFT in a cross-sectional shape. 12, reference numeral 25 denotes a silicon island (Si island) (intrinsic phase), 26 denotes a gate oxide film, 27 denotes a gate electrode, 28 denotes an LDD (Lightly Doped Drain) portion, and 29 denotes a drain or source portion. 30 is a first interlayer insulating film, 31 (a), (b) and (c) are metal wirings, 32 is a second interlayer insulating film, and 33 (a), (b) and (c) are Each of the metal wiring gates is shown.
[0043]
The MOS type TFT having such a structure can be formed on the outer surface of the quartz glass long fiber by using the conventional SOI technology. FIGS. 13A to 13I are views showing a procedure for forming a MOS transistor element on the outer surface of a long quartz glass fiber by using the SOI technique. This procedure is basically exactly the same as the SOI technique conventionally performed on a substrate having a two-dimensional flat plate shape, and includes three processes of film formation, lithography, and film processing. In the present invention, there is a restriction that the substrate is a long body having a circular cross section. However, the film formation area (width) is a small area of at most several hundred μm, and the material of the “substrate” is quartz glass long fiber. Therefore, various film formation methods and high substrate temperatures that cannot be used with a conventional flat glass substrate can be used.
[0044]
As shown in FIG. 13A, as a first step, a silicon single crystal film or a polycrystalline film 24 is formed on the outer surface of a quartz glass long fiber. FIG. 14 is a conceptual diagram of an example of an apparatus used to form a silicon single crystal film or a polycrystalline film on the outer surface of long quartz glass fibers. In the apparatus shown in FIG. 14, a quartz crucible 34 having a funnel-shaped side surface and an opening at the bottom is heated by a heater 35, and a Si melt 36 is formed in the quartz crucible 34. By passing the glass long fiber 1, a thin film 24 of silicon single crystal or silicon polycrystal is formed on the outer surface of the quartz glass long fiber 1.
[0045]
A method for producing a silicon single crystal film or a polycrystalline film on a quartz glass long fiber may be another known method. As such a method, specifically, for example, a method using a CVD technique, a sputtering method, a molecular beam epitaxy (MBE), a vapor deposition, a crystallization method from a supersaturated solution, a laser annealing technique of Lateral growth, a solid phase growth method And the like.
Further, the silicon crystal film may be formed for each pixel driving circuit. As described above, since the pixel driving circuit usually includes 3 to 5 TFTs, the area of the silicon crystal film required for one pixel is several tens μm. □ It is about. Therefore, various laser annealing methods that are problematic in application to large substrates, for example, methods such as SLS can be effectively utilized. Further, since the substrate temperature is arbitrarily set because of the quartz glass long fiber, the range of selection of the crystallization condition of the silicon film is wider than that of the large flat substrate.
[0046]
Next, as shown in FIG. 13B, an Si island 25 corresponding to each transistor element forming the pixel driving circuit is formed by photolithography. FIG. 15 is a flowchart showing the procedure of photolithography used here. In the procedure shown in FIG. 15, for the resist application (or the application of an organic polymer film such as a protective film), a technique for uniformly applying an insulating varnish to a wire has already been established, and this can be used. This is basically a method similar to the method shown in FIG. That is, a container provided with an opening on the bottom is filled with a resist, and the quartz glass long fiber is passed therethrough. Thereby, a resist film is formed on the silicon single crystal film or the polycrystalline film. Here, the thickness of the resist film can be controlled with high precision by adjusting the viscosity of the resist in accordance with the traveling speed of the quartz glass long fiber.
[0047]
After forming the resist film, a pre-bake step is performed as usual. In the present invention, since a resist film is formed on the outer surface of the quartz glass long fiber, the pre-bake furnace preferably has a configuration shown in FIG. The pre-bake furnace shown in FIG. 16 replaces the inside of a main exhaust chamber 38 made of a stainless steel pipe having an opening through which the quartz glass long fiber 1 passes with nitrogen, heats it with a heater 39, and multi-stages before and after the main exhaust chamber 38. By providing the differential exhaust chamber 37, leakage from the outside is prevented.
[0048]
Subsequent to the pre-bake step, mask exposure is performed. FIG. 17 is a conceptual diagram showing the structure of a stepper type exposure machine used for mask exposure. In FIG. 17, light from a light source 40 illuminates a mask 42 with a Koehler illumination optical system 41. When light from the light source 40 is not incoherent, a configuration is provided inside the 41 to make it incoherent. The light emitted from the mask 42 forms a mask image on the surface 45 of the quartz glass long fiber by the imaging lens systems 43 and 44. FIG. 18 is a schematic diagram showing the structure of the Koehler illumination optical system 41. In FIG. 18, the incident light 40 is split by a split lens 46. Here, when the light from the light source 40 is incoherent, the optical system 47 is not necessary, and the incident light 40 split by the split lens 46 directly enters the second split lens 48 as a secondary light source, The lens 49 realizes uniform illumination on the mask 51 surface. The secondary light source is formed on the entrance pupil of the image forming lens 43 by the field lens 50, and the mask image is formed on the surface 45 of the long fiber of quartz glass.
[0049]
On the other hand, when the light from the light source 40 is not incoherent, the light is made incoherent by the optical system 47. FIG. 19 is a schematic diagram showing the principle of making the optical system 47 incoherent. As shown in FIG. 19, each split light is introduced into an optical fiber (52 (a), (b)... (N)) longer than the coherence length of the light source. Here, the lengths of the optical fibers (52 (a), (b)... (N)) are all given a difference corresponding to the coherence length. Light exiting from each of the optical fibers (52 (a), (b)... (N)) is condensed by a condenser lens (53 (a), (b)... (N)) and split again. The light enters the lens 48.
[0050]
As described above, since the quartz glass filament runs at a constant speed, the exposure is performed at 1 shot / site by using a pulsed light source to emit light in synchronization with the exposure position. This principle is shown in FIG. As shown in FIG. 20A, the synchronization of the exposure position is determined by the light emission repetition period T. Here, the light emission time is t. The pattern accuracy in this method is determined by the traveling speed v of the quartz glass filament, the variation of the repetition frequency of the pulse light, and the pulse width. Since the pulse width is the light emission time t, an irradiation area having a gradient of vt is formed before and after the pattern as shown in FIG. That is, the accurate irradiation area L of the pattern in the original traveling direction is L-tv in length, and is shifted from the regular position by tv in the traveling direction. Therefore, it is important to make the pulse width as short as possible. For example, if the pulse width is set to 1 ns or less when the running speed of the long quartz glass fiber is 20 m / s as in the embodiment described later, the error becomes 20 nm. However, as will be described in detail later, if the pulse width becomes smaller, the required output of the light source becomes larger and practical application becomes difficult, and if the running speed of the long quartz glass fiber is constant, the gamma characteristic of the resist may be reduced. It is not always necessary to shorten the pulse width because the shape and layout can be adjusted in consideration of the pattern shift in advance in consideration of the balance. For example, in consideration of the current technological trends of laser light sources and the like, it is possible to cope with the problem by controlling the running speed and jitter of the quartz glass long fiber by a mechanism and an electronic circuit. That is, assuming that the variation of the traveling speed of the quartz glass long fiber is Δv and the variation (jitter) of the repetition period T of the pulse light is ΔT, vΔT + TΔv is an alignment error in the traveling direction, that is, the longitudinal direction of the quartz glass long fiber. By setting the jitter ΔT to 2.5 ns or less and the speed fluctuation rate Δv / v to 0.025% or less under the conditions of the embodiment described later, the alignment error can be kept within the range of 0.1 μm.
In addition, it is considered that the technology used in the DVD optical head can be used as a technique for aligning and irradiating such a short light pulse in synchronization with a target traveling at a high speed.
[0051]
As a light source, an i-line generated from a high-pressure mercury lamp and the third harmonic (wavelength: 355 nm) of YAG can be used. The necessary exposure amount (dose amount) is 200 mJ / cm for a commonly used resist material. 2 It is about. Since this energy density is an ablation threshold with a 248 nm or 308 nm excimer laser having a pulse width of 20 ns for a general polymer material, it is necessary to use a resist material having a sensitivity of one to two digits. Therefore, for example, a dose amount of 5 mJ / cm 2 It is preferable to use the chemically amplified resist described in (1). For example, since the loss in the optical system of the embodiment described later is 50%, in the case of a pulse light source, the output of one shot is 10 mJ / cm. 2 Required. On the other hand, when the exposure time is 1 ns continuous wave (CW), the output wattage is 10 MW / cm. 2 It becomes. It is sufficient if the irradiation area of the imaging surface of the one-pixel drive circuit is 50 μm × 100 μm. In the case of CW light, it must be pulsed by an EO modulator or the like, but it is difficult to find a material that can withstand such high power. In the case of a pulsed light source, the specification requires 0.5 μJ / shot and a repetition frequency of 34.72 kHz. Even if the specification does not meet this specification, the required accuracy can be obtained by selecting the gamma characteristic of the resist and the pattern arrangement. Can be secured. For example, an apparatus (Compass AVIA 355-400 manufactured by Coherent) used in an embodiment described below has a laser wavelength of 355 nm, an output of 10 μJ / shot at a frequency of 40 kHz, and a pulse width of 10 ns. Therefore, the pulse width is ten times the above-mentioned specification value of 1 ns. To adjust this by the gamma characteristic of the resist and the pattern arrangement, for example, the following procedure may be performed. That is, although the LDD structure is most required in the pixel driving circuit, the LDD structure can be formed with the required accuracy as shown in FIG. May be arranged in the direction of the channel length L of the transistor. However, at this time, the design channel length is set to L + 0.4 μm, and the gamma of the resist material is set to 10: 1. If further accuracy is required, 1 ns EO modulation is applied in synchronization with the pulse light, as shown in FIG.
[0052]
The above is an exposure method for a portion of the pixel drive circuit that requires high precision. However, when exposing a pattern over a wider area without requiring such high precision, for example, wiring in the pixel drive circuit, an organic EL element In the case of exposing a cathode metal electrode, a pad, or the like, or exposing a simple straight pattern without a break in the longitudinal direction of a long quartz glass fiber, different exposure methods can be adopted. In the former case, assuming that the layout is corrected, the exposure area is enlarged by exposure with a pulse width of 10 to 100 ns. The laser device (DPSS AVIA 355-4500 manufactured by Coherent) used in the examples described later has an output of 200 μJ / shot at a common use frequency of 20 kHz and a pulse width of 40 ns. As a result, the irradiation area is increased by a factor of 20, and the entire pixel can be exposed. The pattern accuracy is 0.5 μm for the aforementioned resist material. In the case of the latter simple pattern, in addition to the method described here, proximity exposure can be performed without using an imaging lens. FIGS. 22A and 22B are diagrams illustrating the principle of proximity exposure. FIG. 22A illuminates a mask 51 attached to a curved mask holder 54 with an illumination system that focuses light on the center of the quartz glass long fiber 1. In FIG. 22B, a cylindrical (cylindrical) lens 55 is illuminated with parallel illumination light, and a mask 51 is placed on the plane side of the lens 55. In this case, since there is no break in the pattern, the exposure may be performed with the CW light as it is. For example, when exposing an irradiation area of 0.2 × 100 mm using a high-pressure mercury lamp, the required wattage is 2 W / cm since the residence time is 5 ms. 2 Thus, the i-line output of the light source is 0.4 W.
[0053]
As shown in FIG. 15, development is performed following mask exposure. In the present invention, since the development is performed while running at a constant speed using the quartz glass long fiber as a substrate, the development is preferably performed by a wet process. FIG. 23A is a conceptual diagram of a developing device using a wet process used in the present invention. In the developing device shown in FIG. 23A, the quartz glass long fiber 1 is passed through a developer container 56 composed of a tube made of vinyl chloride or a tube made of Teflon (registered trademark) filled with a developer. The developing solution is circulated by a pump 57, and is always kept in a constant liquid state by a solution adjusting chamber 58 having a sensor and a heater 59. If the quartz glass long fiber passes through the developer container having such a thin cylindrical shape, the liquid temperature and the liquid state can be precisely controlled.
After the completion of the development, the developer of the quartz glass long fiber 1 is removed by a cleaning device shown in FIG. FIG. 23C is a conceptual diagram of a plurality of cleaning nozzles 60 installed in the cleaning apparatus. As shown in FIG. 23C, the cleaning nozzle 60 has openings 61 provided in multiple directions along the circumferential direction of the long quartz glass fiber 1, and the pure water or the like 62 is ejected from these openings 61. Configuration. By providing such a washing nozzle 60 in one stage or in multiple stages, the developer can be completely removed. After the cleaning, dry clean air or nitrogen or the like is blown with the same device to dry.
[0054]
After the development, as shown in FIG. 13B, an etching process is performed to process the silicon single crystal thin film into Si Island 25. Dry etching is usually used for the etching step, but the etching rate when etching a flat substrate using a plasma system is about 10 nm / s. The etching rate can be improved by almost an order of magnitude by concentrating the electric field in the central part of the etching apparatus by placing a quartz glass long fiber in the central part of the etching apparatus, but the effective length of dry etching is 20 cm. In this case, the residence time of the quartz glass long fiber is 10 ms. For example, as in an example described later, the time required for etching a silicon single crystal film having a thickness of 75 nm is about three orders of magnitude. There is a difference. Therefore, in the present invention, it is preferable to increase the etching rate by combining ion implantation and various types of etching. FIG. 24 is a conceptual diagram of an ion implantation apparatus used in this step. In the ion implantation apparatus of FIG. 24, similarly to the apparatus shown in FIG. 16, a multi-stage working exhaust chamber 37 is provided before and after the main vacuum chamber 63. Numerals 64 (a) and (b) denote ion guns for implanting hydrogen, Si, or the like into a portion of the silicon crystal film other than Si Island covered with a resist, thereby performing amorphousization and hydrogenation of the silicon crystal film. This is etched using a wet process such as Secco etching using the same apparatus as in FIG. 23 to form a Si island portion. In the case of the wet process, as in the case of the development, since the quartz glass long fiber runs in the etching solution in a thin cylinder, temperature and liquid management can be performed precisely, and high pattern accuracy can be obtained.
[0055]
However, in the case of the dry process, similarly to the case of the film formation, since the substrate has a small area, an electron, an ion beam, or the like can be used in addition to the conventional plasma CVD. For example, the silicon island which has been made amorphous may be removed by laser ablation by irradiating an excimer laser having a wavelength of 308 nm or 248 nm for one shot while masking the silicon island by hydrogenation. In this case, the optical system has the same configuration as the above-described exposure optical system, but the optical components are made of a material such as quartz or fluorite. For example, the imaging region has a length of 20 mm and the repetition frequency is 1 kHz. A laser light source is used. The resist is stripped by a stripping apparatus using the same wet process as in FIG. 23, and subsequently, oxygen ashing is performed by using an oxygen ashing apparatus as shown in FIG. 25 to completely remove the remaining resist. In the device of FIG. 25, similarly to the device of FIG. 16, a multi-stage differential exhaust chamber 37 is provided before and after the main exhaust chamber 65. Oxygen plasma is generated by applying a high frequency to an electrode 66 provided in the main exhaust chamber 65. Also in the stripping of the resist and the oxygen ashing, since it is a type running in a thin cylinder, the process management is easy and the defects can be greatly reduced.
[0056]
Subsequently, as shown in FIG. 13C, a gate oxide film 26 is formed so as to cover the Si Island 25. The gate oxide film 26 is formed by steam oxidation. The performance of the TFT largely depends on the crystallinity of the silicon thin film and the gate oxide film formed thereon. In the present invention, since a quartz glass long fiber is used as a substrate, a gate oxide film can be formed by thermal oxidation. Of course, other film formation methods may be used, but in that case, there is an advantage that annealing at a high temperature is possible. In addition, in these heat processes, since the substrate has a very small diameter of 1000 μm or less, highly accurate temperature control can be performed in a high temperature region of 1000 ° C. or more. Therefore, a high-quality film can be realized without variation, and a high-performance TFT can be formed uniformly.
Next, in order to control Vth, boron (B) is channel-doped into Si Island 25 and annealed. FIG. 26 is a conceptual diagram of a high-temperature annealing furnace used for steam oxidation and annealing. The high-temperature annealing furnace of FIG. 26 is essentially the same as that of FIG. 16, except that a quartz tube 68 is arranged at the center of a Kanthal tube 67 which is a heater wire, and a quartz glass long fiber 1 is located at the center. It is a configuration to run. Due to the symmetry of the stable power supply 69 and the mechanical structure, high-precision, uniform and stable heating at high temperatures is realized.
[0057]
Subsequently, as shown in FIG. 13D, a gate electrode 27 is formed. The gate electrode 27 is formed by depositing W-Ti using an ion cluster beam, metal spraying, organometallic photoreaction, or the like, and performing patterning with high precision by 5: 1 microprojection similarly to the above-described formation of Si Island. Use exposure. It is preferable to use a wet process for etching. It is to be noted that only the gate electrode 27 requires accuracy in the electrode pattern, and the other metal wirings 31 and 33 are formed in advance with a resist negative pattern 70 corresponding to the electrode pattern as shown in FIG. What is necessary is just to form an electrode pattern. Since this film forming method can be locally controlled, a film can be formed only in the vicinity of the lift-off pattern as indicated by reference numeral 71, and the accuracy can be improved as compared with the conventional lift-off method.
[0058]
Subsequently, as shown in FIG. 13E, an LDD portion 28, a drain portion and a source portion 29 are formed by implanting phosphorus (P) ions. Here, the method of introducing impurities includes ion implantation and laser doping. The latter has been studied from the request of shallow junction with the miniaturization of semiconductor design rules. However, in a pixel drive circuit, the rule of 0.3 to 0.5 μm is sufficient, so ion implantation is required due to the high speed of the process. It is preferable to use FIG. 28 is a diagram showing a method of forming the LDD portion 28, the drain portion, and the source portion 29 by implanting P ions. FIG. 28A shows a low concentration (for example, 1E14 atm / cm) due to implantation of impurities into the n − region, that is, the LDD portion 28. 2 In FIG. 28B, a resist pattern 70 corresponding to the width (for example, 1 μm) of the LDD part 28 is formed, and a high concentration (for example, , 2E15 / cm 2 The impurity dose 73 is performed in (). The ion implantation apparatus is the same as the apparatus shown in FIG. In the present invention, since ion implantation is performed on a very small area of the pixel driving circuit, a small and high-precision ion beam having a beam diameter of several tens of μm may be fixed and irradiated, and a scanning mechanism is not required. Further, since the quartz glass long fiber is running, the heating by the ion beam is small, and the cooling is very easy because of the small area. Further, the angle of the beam with respect to the device can be freely changed, and various forms of additive introduction are possible.
[0059]
After the ion implantation, it is necessary to perform annealing for activating the implanted impurities. In the case of thermal annealing, the annealing time can be reduced to some extent by adopting a high temperature. However, the activation of the LDD portion 28, the source portion and the drain portion 29 after the formation of the gate electrode 27 requires the thermal strain of the gate electrode 27. Therefore, a high temperature of 1000 ° C. or more cannot be used. Therefore, it is preferable to use laser annealing with an excimer laser. This method uses a 5: 1 reduction projection as in the above-described exposure method. However, since the energy density of the mask irradiation light is low, a Cr mask may be used, and only the portion to be activated is exposed. In the present invention, since the heating portion is minute, high-precision temperature control is possible and impurities can be distributed with high accuracy.
[0060]
Subsequently, as shown in FIG. 13F, SiO 1 is used as the first interlayer insulating film 30. 2 Form a film. In order to form the first interlayer insulating film 30 having a thickness of 800 nm, a dense film having a thickness of 100 nm is first formed by laser CVD in order to protect a base in a process of forming a thick film to be described below and a favorable interface. FIG. 29 is a conceptual diagram of a laser CVD apparatus used in this step. In the apparatus of FIG. 29, similarly to the apparatus of FIG. 16, a multi-stage differential exhaust chamber 37 is provided before and after the main vacuum chamber 74. Silane gas and oxygen are introduced into the main vacuum chamber 74 from a CVD gas inlet 75 (a). These gases are exhausted from the main vacuum chamber exhaust port 75 (b). Then, as a laser beam 76, a 532 nm harmonic of CW YAG is irradiated over the entire length of the quartz glass long fiber 1 in the main exhaust chamber 74 over the entire surface, so that SiO 2 is emitted. 2 A film is formed. The SiO thus formed 2 By increasing the thickness of the film, a desired film thickness is obtained. FIG. 30 is a conceptual diagram of an apparatus used for thickening a film. In the apparatus shown in FIG. 30, a liquid Si organic oxide compound 78 is placed in a container 77 having an opening at the bottom surface, and the quartz glass long fiber 1 is passed through this, and heating by a heater 79 or ultraviolet light By irradiation, only 700 nm thick SiO 2 80 are laminated.
[0061]
Subsequently, through holes are opened in the first interlayer insulating film 30 for the gate electrode 27, the drain portion and the source portion 29, and as shown in FIG. 13 (g), the metal electrodes 31 (a), (b), (c) are formed. Wiring). The formation of the through hole is performed by a photolithography process, similarly to the formation of the above-mentioned Si Island. That is, a resist hole pattern corresponding to the size of the through hole is formed at the position of the through hole, and BHF (Buffered HF + NH) is formed. 4 F) wet etching with an etching solution such as In this case, the liquid temperature is increased in order to increase the speed, and the etching is managed while leaving the thin film so that the underlying Si is not damaged. Thereafter, using a dry etching apparatus similar to that shown in FIG. 4 Is used to remove and remove the thin film. Al is used as the wiring metal, and the film is formed by using an ion cluster beam, metal spraying, light or thermal reaction of an organic metal, or the like, like the gate electrode. The photolithography process for metal wiring is performed according to the above-described procedure, and the etching is performed using a wet process.
[0062]
Subsequently, as shown in FIG. 13H, a second interlayer insulating film 32 is formed on the metal wiring 31 in the same procedure as described above. Then, as shown in FIG. 13 (i), a through hole for connecting to the gate line, the signal line 5, and the VDD line 4 is formed, and the metal wirings 33 (a), (b) passing through the through hole are formed. (C) is formed. Subsequently, as shown in FIG. 1, a VDD line 4, a signal line 5, and a pad 6 for connecting a gate line are formed on the second interlayer insulating film 3 in the first, second quadrants and near the Y-axis, respectively. It is formed with a film. The thickness of the Al film is 1 μm. At the time of film formation, a Ti film having a thickness of about 10 nm is formed in some cases in order to increase adhesiveness with a base. The film forming method is any of the methods described above. Note that since the wiring patterns of the VDD line 4 and the signal line 5 are simple lines, there is no difference in selection even if the above-described method using photolithography or the method using lift-off is used. Subsequently, SiO 2 is formed over the entire circumference of the quartz glass filament 1. 2 Is formed.
[0063]
Subsequently, in the vicinity of the boundary between the first and fourth quadrants of the passivation film 7, a through electrode for connecting the pixel driving circuit 2 with the cathode metal electrode 8 of the organic EL element 120 formed in the third and fourth quadrants. A hole 15 (g) is formed. The cathode metal electrode 8 of the organic EL element 120 is formed by depositing a 9: 1 weight ratio MgAg film or an Al-Li alloy. This metal electrode 8 is formed by lift-off independently for each pixel.
[0064]
After the completion of these processes, moisture is completely removed, and a polymer organic EL film is applied in a dry atmosphere by the same method as the above-described resist application. As the polymer type organic EL material, for example, PVCz (poly (n-vinylcalbazol)) is used as a hole transporting polymer, and BND (2,5-bis (1,1) is used as an electron transporting molecule in the polymer. 2-naphthyl) -1,3,4-oxazole) as Nile red (red), coumarin 540 (green), and TPB1,1,4,4-tetraphenyl-1,1 as fluorescent dyes corresponding to RGB pixels. Each of which is doped with 3-butadiene (blue) can be used. The component ratio of PVCz, BND, and dye is, for example, 160: 40: 1. This is applied as a solution dissolved in a mixed solvent of 1,2-dichloroethane and IPA (isopropyl alcohol). After the application, the solvent is completely removed, and then the organic EL films applied to the first and second quadrants are removed. FIG. 31 is a conceptual diagram of an apparatus used in this step. In the device of FIG. 31, similarly to the device of FIG. 16, a multi-stage differential exhaust chamber 37 is provided before and after the main exhaust chamber 81. Laser light 82 is applied to the quartz glass long fiber 1 passing through the main exhaust chamber 81 to remove the organic EL film by photoablation. At this time, the generated debris is suctioned and removed from the debris suction port 83.
[0065]
Subsequently, a tin-doped indium oxide (ITO) film 10 for the anode transparent electrode is formed by mask vapor deposition mainly in the third and fourth quadrants, and in order to reduce the resistance of the ITO film, the first or second quadrant is formed. A metal film is formed via a mask so as to be in contact with the ITO film. Next, passivation is performed in the order of the SiN film 12 and the heat-resistant transparent resin film 13 over the entire circumference of the quartz glass long fiber 1. From the application of the organic EL film on the cathode metal electrode to the formation of the SiN film, it is preferable to carry out as an integrated line for the quartz glass filament running at a constant speed. FIG. 32 is a plan view showing the planar positions of the through holes and the positions of the wiring pads in the display device element 100 after the second interlayer insulating film. Each pad is provided on the heat-resistant transparent resin film (outermost layer of the fiber).
[0066]
FIGS. 33A to 33C are diagrams showing a procedure for manufacturing an LED display device having a two-dimensional planar shape using the above-described display device elements. FIGS. 33A to 33C show a state in which the LED display device is rotated 90 degrees in the horizontal direction. That is, in FIGS. 33A to 33C, the horizontal direction of the drawing corresponds to the vertical direction of the display surface of the LED display device. FIG. 33A shows a procedure for forming the display surface of the LED display device by arranging the display device elements 100 in parallel when manufacturing the LED display device. In FIG. 33A, the display device element 100 is fixed to a frame 84 so as to be oriented in the horizontal direction in the drawing. On two sides of the frame 84 extending in the vertical direction of the drawing, grooves extending in the horizontal direction of the drawing are cut at intervals corresponding to the horizontal pixel pitch of RGB. The display device element 100 manufactured according to the above-described procedure and wound into a roll is fitted into the groove of the corresponding pixel, cut and fixed according to the length of the frame. Here, the pad portion 14 (a) or the like is arranged at a desired position, for example, the gate line pad 14 (a) is placed on the back side of the drawing so as to be in contact with the gate line 16 in FIG. In particular, fixing is performed while adjusting the relative distance between the corresponding pads of the two adjacent display device elements 100 so as to be within a desired interval, specifically, for example, within 1 μm.
[0067]
FIG. 33 (b) shows a procedure for arranging and fixing the gate line copper wires 16 in parallel when manufacturing the LED display device. In FIG. 33B, the copper wire 16 for a gate line is fixed to a frame 85 in a state of being oriented in the vertical direction in the drawing. On two sides of the frame 85 extending in the horizontal direction of the drawing, grooves extending in the vertical direction of the drawing are cut at intervals corresponding to the pixel vertical pitch. The copper wire 16 for the gate line is fitted in the corresponding groove, cut to fit the length of the frame 85, and fixed. In this way, the display device elements 100 and the copper wires 16 for the gate lines are arranged vertically on the display surface of the LED display device.
[0068]
The low-melting metal is applied to the signal line pad (for the drive IC), the common electrode line pad, the VDD line pad, and the gate line pad of the display device element 100 fixed to the frame 84 in the above-described procedure by means such as ink jet. Is formed. Here, for the gate line pad, it is necessary to form bumps corresponding to all the pixels, but for the signal line, common electrode line, and VDD line pads, the bump is formed on the display device element 100. A bump may be formed on at least one of the plurality of formed pads. However, the positions of the pads for forming the bumps need to be the same in the longitudinal direction between the display device elements 100 arranged in parallel.
Similarly, the copper wire 16 for the gate line fixed to the frame 85 also has a low portion at a portion connected to the IC chip for driving the gate line and a portion corresponding to the gate pad on which the bump of the display device element 100 is formed. A bump of a melting point metal is formed. However, a low melting point metal may be formed on the entire gate line copper wire 16 fixed to the frame 85.
[0069]
As shown in FIG. 33C, the frame 84 for the display device element 100 is configured to fit inside the frame 85 for the copper wire 16 for the gate line. The display device element 100 and the copper wire 16 for the gate line are perpendicular to each other, and the positions of the frames 85 are fixed while adjusting the mutual positions. In this state, the contact between the display device element 100 and the copper wire 16 for the gate line is laser-welded using a microwelder. FIG. 34A is a conceptual diagram showing an example of the configuration of a microwelder. As shown in FIG. 34 (a), the frames 84, 85 fixed to each other as described above are mounted at desired positions below the laser welding head 86 by fitting the display device element fixing plate 88 inside the frame 85. Is done. The laser welding head 86 is mounted on an X-stage 89 extending in a direction penetrating the drawing, and the X stage 89 is mounted on a Y-stage 90 extending in the horizontal direction of the drawing. The X-stage 89 acts as a guide rail when the welding head 86 moves in a direction penetrating the drawing, and the Y-stage 90 acts as a guide rail when the X-stage 89 moves in the lateral direction of the drawing. I do. The welding head 89 and the X-stage 89 can each move at a high speed in a corresponding direction by driving a linear motor. FIG. 34B shows the position of the micro welder shown in FIG. 34A, more specifically, the position of the welding head 86 of the micro welder and the object to be welded, that is, the display device element 100 and the copper wire 16 for the gate line. FIG. 34 is a diagram showing the relationship, and FIG. As shown in FIG. 34 (b), the gate line copper wire 16 and the display device element 100 are brought into contact with each other by the gate line pressing roller 87 and the display device element fixing plate 88 attached to the laser welding head 86. Is held. In this state, a laser beam is irradiated from the welding head 86 to weld the contact point between the gate line copper wire 16 and the display device element 100.
[0070]
Referring again to FIG. 34A, the gate copper wire 16 extends in a direction penetrating the drawing. The laser welding head 86 travels at a constant speed along the longitudinal direction of the gate copper wire 16 by the X-stage 89, and emits pulse light in synchronization with the position of the gate pad. When welding with one gate line copper wire 16 is completed, the Y-stage 90 moves the pixel vertical pitch in the horizontal direction in the drawing to perform the same operation. The copper wire 16 for the gate line may be a normal copper wire. In the illustrated example, the wire diameter is 100 μmφ, and the gap between the copper wires 16 is 476 μm.
FIG. 35 shows the basic structure of the welding head of the microwelder. In FIG. 35, a portion 93 indicated by a trapezoidal prism is a micro-optics optical system that introduces laser light to the bumps 91 formed on the display device element 100 and the copper wire 16 for the gate line. The laser beam used is a YAG laser fundamental wave, which is condensed by a lens 92 to a size corresponding to the thickness of the bump 91, for example, 10 μm or less, and the bump 91 is melted. Weld the contacts of line 16.
In order to focus the laser light to 10 μmφ or less, the output of the original laser light source must be TEM 00 It must be a mode and this mode must be maintained until light collection.
[0071]
FIG. 36A is a diagram illustrating an example of an optical system in the microwelder of FIG. 34, and FIG. 36B is a plan view of FIG. 36A viewed from above. In FIG. 36, the diameter of the beam emitted from the pulse laser light source 94 is made constant over a distance of 2 m by a beam expander 95 of two lenses as simple as possible without using a fiber normally used as a light guide system. This is introduced into the optical head 86 by total reflection mirrors 96 and 97 on the X-stage 89. As described above, the optical head 86 travels at a constant speed by driving the linear motor, and emits a pulse laser beam from the laser light source 94 in synchronization with the contact position.
[0072]
After the above assembly is completed, a lighting test is performed using a prober, and particularly, a connection test described above is performed. After confirming that the connection is complete, the IC chip for driving the signal line and the IC chip for driving the gate line are mounted. Since the driving IC chip includes at most several hundred circuits, connection between ICs and connection with an external control circuit are necessary. Therefore, as shown in FIG. 7, flexible and rigid circuit boards 18 (a) and 18 (b) made of multilayer wiring are provided on the signal line pads 14 (a) and the gate line 16 terminals of the display device element 100. Attach. The circuit boards 18 (a) and (b) are attached by using laser welding as described above. On the circuit boards 18 (a) and (b), IC chips 19 (a) and (b) for driving signal lines and for driving gate lines, respectively, are connected. The connection terminals of the circuit boards 18 (a) and (b) and the IC chips 19 (a) and (b) are installed at positions accessible to the laser welding head near the lower end of the substrate and the IC chip, respectively. Is done. After the necessary circuits are mounted and the inspection is completed, as shown in FIG. 8, an insulating black paint is applied to the surface opposite to the display surface of the LED display device, that is, the surface on the side where the gate lines 16 are provided. Is molded, and then a transparent resin is molded on the display surface side, that is, the surface on the side where the display device element 100 is formed, and is shaped into a flat plate to obtain a flat display device.
[0073]
In the above-described manufacturing method, a silicon single crystal thin film was formed on a quartz glass long fiber by pulling from a Si melt, but as shown in FIG. 30 using a liquid silane compound such as tri-silane or tetra-silane. An a-Si film may be formed in the same procedure as the above method, and this may be single-crystallized by laser annealing. For example, in order to form a silicon single crystal film having a thickness of 75 nm as in an example described later, an a-Si film is formed on a long quartz glass fiber, and a CW YAG second harmonic having a wavelength of 0.53 μm is formed. Is modulated at a frequency of 35 kHz with a pulse width of 2.5 μs by an EO modulator, and irradiation with the a-Si film makes it possible to obtain a silicon single crystal film.
[0074]
【Example】
(Example 1)
In this embodiment, an active matrix organic EL display device (screen size: 1106 × 622 mm) for an HD-TV having an aspect ratio of 16: 9 and a diagonal of 50 inches is manufactured according to the above-described method. The resolution is 1080 × 1920 in full specification, the pixel size is 0.576 mm × 0.576 mm, and the pitch of each RGB color is 0.192 mm. A 160 μφ quartz glass long fiber is used for the long body. As shown in FIG. 10, the organic EL display device element is manufactured while traveling at a constant speed by a roll-to-roll operation. For the silica glass long fiber, a roll of about 1200 m is prepared for each color. The throughput time of the current large two-dimensional planar glass substrate is 60 seconds. In this embodiment, this is set to the target time of the throughput, and the traveling speed of the quartz glass long fiber is set to about 20 m / s. This is comparable to the current optical fiber production speed. For winding the quartz glass long fiber, a roll having a diameter of 50 cmφ is used and rotated at 15 rotations / s, that is, at 900 rpm.
[0075]
In this embodiment, first, the display device element having the structure shown in FIG. 1 is manufactured according to the flow on the left side of FIG. The first stage of the manufacturing process is the formation of a pixel drive circuit on the outer surface of the long quartz glass fiber. In this embodiment, a pixel driving circuit having a layout shown in FIG. 11 is formed for each pixel according to a design rule of 0.5 μm. In FIG. 11, all the transistor elements are n-channel, and L / W = 2/2 μm. Therefore, the area of the circuit portion is 28 × 24 μm. As will be described later, in this embodiment, an N.I. A. A 0.5 lens is used, and the depth of focus in this case is 1 μm. In this embodiment, the layout of the pixel driving circuit on the quartz glass long fiber is such that the pattern length in the direction perpendicular to the longitudinal direction of the quartz glass long fiber is suppressed to 24 μm or less. As a result, the depth difference between the end and the center of 24 μm is 0.9 μm, and a plane-compatible imaging lens can be used.
[0076]
The transistor element of the pixel drive circuit shown in FIG. 11 is a MOS type TFT having the structure shown in FIG. 12, and is manufactured from the silicon single crystal film formed on the quartz glass long fiber by the procedure shown in FIG. 13 by using the SOI technique. .
In the formation of the pixel driving circuit, the formation of the silicon single crystal film on the long quartz glass fiber is performed by the apparatus shown in FIG. The quartz glass long fiber 1 runs at a speed of 20 m / s in the crucible 34 containing the Si melt 36. By setting an appropriate temperature gradient, a silicon single crystal thin film 24 having a thickness of 75 nm is formed on the outer surface of the quartz glass long fiber 1.
[0077]
Subsequently, in accordance with the procedure shown in FIG. 15, Si Island is formed from the silicon single crystal thin film by photolithography. Here, an apparatus similar to that shown in FIG. 14 was used for resist coating, and a dose of 5 mJ / cm was applied to the resist material. 2 Using a chemically amplified resist. For the mask exposure, the third harmonic (wavelength: 355 nm, incoherent light) of the third harmonic of YAG was output at an output of 10 μJ / shot (frequency: 40 kHz) using an exposure machine (Compass AVIA 355-400 manufactured by Coherent) shown in FIG. Irradiation is performed with a pulse width of 10 ns. This exposure machine is used by N. A. A 0.5 imaging lens is used. The maximum exposure area of this exposure machine is 2 mm square, and is a 5: 1 reduced projection exposure. Since the pitch of one pixel is 0.576 mm as described above, the actual mask projection is for one to three pixels. Since the running speed of the quartz glass long fiber is 20 m / s and the residence time of one pixel width is 28.8 μs, the repetition frequency of the irradiation light pulse is set to 34.72 kHz. At the time of exposure, as shown in FIG. 21A, the quartz glass long fiber is arranged so that the traveling direction is the direction of the channel length L of the transistor, the design channel length is L + 0.4 μm, and the resist material is Gamma is set to 10: 1. Further, the ratio (speed fluctuation rate) Δv / v of the fluctuation amount Δv of the speed to the traveling speed v of the quartz glass long fiber is 0.025% or less, and the fluctuation amount (jitter) ΔT of the repetition period T of the pulse light is 2 By setting it to 0.5 ns or less, the alignment error (vΔT + TΔv) falls within the range of 0.1 μm.
[0078]
Subsequently, development is performed using a wet process in the developing device shown in FIG. In FIG. 23, as the developer container 56, a vinyl chloride tube having an inner diameter of 10 mm and an effective length of 2 m was used. After that, the silicon polycrystalline film excluding the Si Island covered with the resist is made amorphous and hydrogenated by using the ion implantation apparatus shown in FIG. 24, and the Si Island is formed by Secco etching.
[0079]
Next, a gate oxide film was formed so as to cover Si Island by steam oxidation. The oxidation rate at 1200 ° C. is about 2 nm / s. However, by using an oxidation temperature of 1400 ° C. and an oxidation furnace having a process effective length of 50 cm shown in FIG. 26, a gate oxide film having a thickness of 50 nm and a residence time of 25 ms is provided. Can be formed.
Subsequently, boron is applied to Si Island at 1E + 13 atm / cm. 2 And annealed in a high-temperature annealing furnace shown in FIG. The annealing furnace has an inner diameter of 5 mmφ and an effective length of 1 m, and an annealing temperature of 1200 ° C. and a residence time of 50 ms are sufficient.
[0080]
Next, a W-Ti film is formed using an ion cluster beam, and a gate electrode is formed using photolithography as shown in FIG. 13D, similarly to the formation of Si Island. However, since the formation of the gate electrode does not need to be performed with high accuracy unlike the formation of Si Island, irradiation is performed with a pulse width of 40 ns using DPSS AVIA 355-4500 (output 200 μJ / shot (commonly used 20 kHz) manufactured by Coherent). As a result, the irradiation area becomes 20 times, and irradiation can be performed over the front surface of one pixel.
[0081]
Subsequently, as shown in FIG. 13E, an LDD portion 28, a drain portion and a source portion 29 are formed by implanting phosphorus (P) ions. As shown in FIG. 28A, the LDD portion 28 is formed by adding P ions to 1E14 atm / cm. 2 The formation of the drain portion and the source portion 29 is performed by forming a resist pattern 70 corresponding to the width (for example, 1 μm) of the LDD portion 28 as shown in FIG. 2 This is performed with a dose 73 of P ions. Here, similarly to the above-described exposure method, 5: 1 reduction projection is used.
[0082]
Subsequently, as shown in FIG. 13F, an 800 nm thick SiO 2 2 Form a film. First, using the laser CVD apparatus shown in FIG. 29, while introducing silane gas and oxygen from the CVD gas inlet 75 (a), the YAG 532 nm harmonic 76 of CW is applied to the quartz glass filament 1 in the main exhaust chamber 74. Irradiated over the entire length of 100 nm thick SiO 2 A film is formed. Then, using the apparatus shown in FIG. 2 80 are laminated.
[0083]
Next, through-holes (2 μm square) for the gate electrode 27, the drain part and the source part 29 are opened in the first interlayer insulating film 30, and the metal electrodes 31 (a) and (b) are formed as shown in FIG. , (C). The formation of the through hole is performed by a photolithography process, similarly to the formation of the above-mentioned Si Island. That is, a resist hole pattern of 2 μm square is formed at the position of the through hole, and is heated to 100 ° C. and wet-etched using a circulated BHF etching solution to leave a thin film of 10 nm. 2 Is removed. Thereafter, using a dry etching apparatus similar to that shown in FIG. 4 Is used to remove and remove the thin film. Al is used as the metal for the wiring, and an ion cluster beam is used for the film formation like the gate electrode. The photolithography process for metal wiring is performed according to the above-described procedure, and the etching is performed using a wet process.
[0084]
Subsequently, as shown in FIG. 13H, a second interlayer insulating film 32 is formed on the metal wiring 31 in the same procedure as described above. Then, through holes for connecting to the gate line, the signal line 5, and the VDD line 4 are formed, and as shown in FIG. 13 (i), metal wirings 33 (a), (b), (C) is formed. Subsequently, as shown in FIG. 1, a VDD line 4, a signal line 5, and a pad 6 for gate line connection are formed on the second interlayer insulating film 3 in the first, second quadrants and near the Y-axis, respectively. It is formed of a 1 μm thick Al film. At the time of film formation, a Ti film having a thickness of 10 nm is formed between the pad and the base in order to increase the adhesion to the base. Subsequently, SiO 2 is formed over the entire circumference of the quartz glass filament 1. 2 Is formed.
Subsequently, in the vicinity of the boundary between the first and fourth quadrants of the passivation film 7, a through electrode for connecting the pixel driving circuit 2 with the cathode metal electrode 8 of the organic EL element 120 formed in the third and fourth quadrants. A hole 15 (g) is formed. The cathode metal electrode 8 of the organic EL element 120 is formed by depositing an MgAg film having a weight ratio of 9: 1.
[0085]
After the completion of these processes, moisture is completely removed, and a polymer organic EL film is applied in a dry atmosphere by the same method as the above-described resist application. As a polymer type organic EL material, PVCz is used as a hole transporting polymer, BND is used as an electron transporting molecule contained in the polymer, and Nile red for an R (red) pixel is used as a fluorescent dye. , G (green) pixel, and TPB1,1,4,4-tetraphenyl-1,3-butadiene for B (blue) pixel. Here, the component ratio of PVCz, BND, and the dye is set to 160: 40: 1. This is applied as a solution dissolved in a mixed solvent of 1,2-dichloroethane and IPA (isopropyl alcohol). After the application, the solvent is completely removed, and then the organic EL film applied to the first and second quadrants is removed using the apparatus shown in FIG.
Subsequently, a tin-doped indium oxide (ITO) film 10 for the anode transparent electrode is formed by mask vapor deposition mainly in the third and fourth quadrants, and in order to reduce the resistance of the ITO film, the first or second quadrant is formed. A metal film is formed via a mask so as to be in contact with the ITO film. Next, by passivating the entire circumference of the quartz glass long fiber 1 in the order of the SiN film 12 and the heat-resistant transparent resin film 13, the display device element 100 having the structure shown in FIG. 1 is obtained.
[0086]
Next, the LED display device is assembled according to the flow on the right side of FIG. First, as shown in FIG. 33, the display device element 100 and the copper wire 16 for the gate line are fixed to the frames 84 and 85. Here, the copper wire 16 for the gate line is a normal copper wire having a wire diameter of 100 μmφ, and is fixed to the frame 85 with a gap between the copper wires 16 at 476 μm. Low melting point metal (Sn / Pb-based solder) on the signal line pad (for drive IC), common electrode line pad, VDD line pad and gate line pad of display device element 100 fixed to frame 84 by inkjet. To form bumps. Similarly, the copper wire 16 for the gate line fixed to the frame 85 also has a low portion at the portion connected to the gate line driving IC chip and a portion corresponding to the gate pad at which the bump of the display device element 100 is formed. A bump is formed from the melting point metal.
[0087]
As shown in FIG. 33 (c), the frames 84 and 85 are fixed, and as shown in FIG. 34 (a), are set in a micro welder, and are placed on the gate line pads of the display device element 100 and the corresponding gates. The laser beam is focused on the bumps formed on the copper wires for lines, the bumps 91 are melted, and the contacts between the display device element 100 and the copper wires 16 for gate lines are welded. The LED display device of the embodiment has a vertical pixel pitch of 576 μm and uses a light source having an oscillation frequency of 20 kHz. Therefore, the moving speed in the X-gate direction is about 12 m / s. From this, the traveling time for one gate line is about 0.1 second, and it takes 108 seconds for the entire screen. However, in practice, each operation such as acceleration, deceleration, and pixel pitch movement requires less than 0.1 second, and about 400 seconds, that is, about 7 minutes for one head. However, this can be shortened by increasing the number of heads. For example, by using seven heads, one LED display device can be manufactured in one minute or less. There are various methods for increasing the number of heads. For example, by placing a plurality of X-stages and adjusting the reflection and transmittance of a mirror 96 on each stage, light of the same intensity is introduced into each optical head. What is necessary is just to design.
[0088]
After the above assembly is completed, a lighting test is performed using a prober, and particularly, a connection test described above is performed. After confirming that the connection is complete, the circuit boards 18 (a) and (b) are connected to the signal line pads 14 (a) and the gate lines 16 of the display device element 100 as shown in FIG. On the circuit boards 18 (a) and (b), IC chips 19 (a) and (b) for driving signal lines and for driving gate lines are connected, respectively. After the necessary circuits are mounted and the inspection is completed, as shown in FIG. 8, an insulating black paint is applied to the surface opposite to the display surface of the LED display device, that is, the surface on which the gate line 16 is provided. And then molding the transparent resin on the display surface side, that is, the surface on the side where the display device element 100 is formed, and shaping it into a flat plate shape so that the entire thickness becomes 1 mm or less. A flat panel display is obtained.
[0089]
【The invention's effect】
As described above, the active matrix type LED display device element of the present invention includes an LED element forming an active matrix type pixel on the outer surface of a long body having a diameter of 1000 μm or less, and a p-Si TFT. Since the pixel driving circuit is formed, both the technical problem and the cost problem in manufacturing on a conventional large substrate having a two-dimensional flat plate shape are solved.
In particular, when the long body is a quartz glass long fiber, a high temperature process which cannot be performed by the conventional technology can be applied, the crystallinity of Si is greatly improved, and the oxide film is formed by thermal oxidation. The same high performance TFT characteristics as those described above can be realized.
Furthermore, since the cross section is a long body having a circular shape, a current and a signal are supplied to a pixel such as a gate line and a signal line together with a pixel driving circuit in addition to a portion where the LED element is formed on the outer surface thereof. For the gate line and the common electrode line connected from the outside, wires can be used, so that the wiring resistance problem can be solved even with a two-dimensional flat substrate, and the display area, The constraints on definition are eliminated.
The LED display device manufactured using the display device element of the present invention has a thickness of 2 mm because the length of the long body as a component is as small as 1000 μm or less, preferably 500 μm or less, and more preferably 150 μm or less. Or less, preferably 1 mm or less. Moreover, the problem of wiring resistance, which has been a problem with the conventional two-dimensional flat substrate, has been solved. If the long body is made of quartz glass long fiber, a high-performance process can be used to obtain a high-performance TFT. Since it can be mounted, it is a large-sized and high-precision display device.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram of a configuration example of a display device element of the present invention.
FIG. 2 is a circuit diagram showing an equivalent circuit of the structure shown in FIG.
3A is a plan view of a display device element shown in FIG. 1, and FIG. 3B is a diagram for explaining a position of a plane in FIG. 3A.
4A is a plan view of a display device element shown in FIG. 1, and FIG. 4B is a diagram for explaining a position of a plane in FIG. 4A.
FIG. 5 is a conceptual diagram of another configuration example of the display device element of the present invention.
FIG. 6 is a partially enlarged view near an end of a display surface of an LED display device using the display device element of the present invention.
FIG. 7 is a conceptual diagram of FIG. 6 viewed from a lateral direction.
FIG. 8 is a conceptual diagram of the LED display device after a display surface is molded with a resin.
FIG. 9 is a flowchart showing a manufacturing procedure of the LED display device of the present invention.
FIG. 10 is a conceptual diagram of a roll-to-roll manufacturing process.
FIG. 11 is a diagram showing an example of a layout of the pixel drive circuit in FIG. 2;
FIG. 12 is a conceptual diagram of a transistor MOS type TFT shown by a chain line in FIG.
FIGS. 13A to 13I are diagrams showing a procedure for manufacturing a MOS type TFT by using the SOI technology.
FIG. 14 is a conceptual diagram of an apparatus used to form a silicon crystal film on a quartz glass long fiber.
FIG. 15 is a flowchart showing a procedure of photolithography.
FIG. 16 is a conceptual diagram of a resist pre-bake furnace.
FIG. 17 is a conceptual diagram showing the structure of a stepper type exposure machine.
FIG. 18 is a conceptual diagram showing a structure of a Koehler illumination optical system.
FIG. 19 is a conceptual diagram showing the principle of incoherent conversion in the optical system of FIG.
FIGS. 20 (a) and (b) are diagrams showing the principle of pulse emission of laser light in synchronization with an exposure position on a long body running at a constant speed.
FIGS. 21A and 21B are diagrams illustrating a means for forming an LDD structure of a pixel driving circuit with high accuracy. FIGS.
FIGS. 22A and 22B are diagrams illustrating the principle of proximity exposure.
23A is a conceptual diagram of a developing device using a wet process, FIG. 23B is a conceptual diagram of a developer cleaning device, and FIG. 23C is a conceptual diagram of a cleaning nozzle of the device of FIG. It is.
FIG. 24 is a conceptual diagram of an ion implantation apparatus.
FIG. 25 is a conceptual diagram of an oxygen ashing device.
FIG. 26 is a conceptual diagram of a high-temperature annealing furnace.
FIG. 27 is a diagram showing electrode formation by lift-off.
FIG. 28A is a diagram illustrating a method of implanting impurities into an LDD portion, and FIG. 28B is a diagram illustrating a method of implanting impurities into a source portion and a drain portion.
FIG. 29 is a conceptual diagram of a laser CVD apparatus.
FIG. 30: SiO 2 It is a conceptual diagram of the apparatus used for thickening a film.
FIG. 31 is a conceptual diagram of an apparatus used for removing an organic EL film.
FIG. 32 is a plan view showing positions of through holes and wiring pads of a display device element.
FIGS. 33 (a) to (c) are diagrams showing a manufacturing procedure of the LED display device of the present invention.
34A is a conceptual diagram of a micro welder, and FIG. 34B is an enlarged view of the vicinity of the welding head in FIG.
FIG. 35 is a view showing the principle structure of the optical head of the micro welder of FIG. 34;
FIGS. 36 (a) and (b) are conceptual diagrams showing an example of the optical system of the microwelder of FIG. 34.
[Explanation of symbols]
1: long body, quartz glass long fiber
2: Pixel drive circuit
3: Interlayer insulating film
4: VDD line
5: signal line
6: Intermediate pad for gate
7: interlayer insulating film
8: Cathode metal electrode
8 ', 8 ": Metal electrode for connection between LED element and pixel drive circuit
9: Light-emitting layer
10: anode transparent electrode (common electrode)
11: Metal film for reducing anode resistance
12: First passivation layer
13: Second passivation layer
14 (a): Pad for gate line
14 (b): signal line pad
14 (c): VDD line pad
14 (d): Common electrode pad
15 (a): Through hole between pixel drive circuit and intermediate pad for gate
15 (b): Through hole between intermediate pad for gate and pad for gate
15 (c): Through hole between pixel drive circuit and signal line
15 (d): Through hole between signal line and signal line pad
15 (e): Through hole between pixel drive circuit and VDD line
15 (f): Through hole between pads for VDD line and VDD line
15 (g), 15 (g ′): Through hole between pixel drive circuit and cathode metal electrode
15 (h): through hole between anode transparent electrode (common electrode) and common electrode pad
16: Gate line
17: Common electrode wire
18 (a): Display device element connection circuit board (PCB)
18 (b): Circuit board for connecting gate lines (PCB)
19 (a): IC chip for driving signal lines
19 (b): IC chip for gate line drive
20: Black resin for BM
21: Transparent resin
22 (a), (b): Roll-to-roll reel
23: Various process equipment
24: Silicon single crystal thin film
25: Si Island (Intrinsic phase)
26: Gate oxide film
27: Gate electrode
28: LDD section
29: drain part, source part
30: First interlayer insulating film
31 (a), (b), (c): metal wiring
32: second interlayer insulating film
33 (a), (b), (c): metal wiring
34: Crucible
35: heater
36: Si melt
37: Differential exhaust chamber
38: Main exhaust chamber
39: heater
40: Light source for exposure
41: Koehler illumination optical system
42: Mask
43: imaging lens system (immobile part)
44: imaging lens system (movable part)
45: Image plane
46: First split lens
47: Incoherent optical system
48: Second split lens
49: Condenser lens
50: Field lens
51: Mask
52 (a), (b) ... (n): Optical fiber
53 (a), (b) ... (n): condenser lens
54: Curved mask holder for proximity exposure,
55: Cylindrical lens for proximity exposure
56: developer container
57: developer circulation pump
58: Liquid adjustment room
59: heater
60: Cleaning nozzle
61: Opening
62: injection liquid or gas
63: Main exhaust chamber for ion implantation
64: Ion gun
65: Main exhaust chamber for plasma generation
66: Electrode for plasma generation
67: heater
68: Quartz tube
69: heater power supply
70: Resist pattern
71: Local film formation
72: low concentration impurity dose for LDD region
73: High concentration impurity dose for drain and source
74: Main exhaust chamber for laser CVD
75 (a): CVD gas inlet
75 (b): Main exhaust chamber exhaust port
76: Laser light for CVD
77: Container
78: Compound of Si organic oxide
79: heater
80: SiO 2 film
81: Main exhaust chamber for removing organic EL film ablation
82: pulsed laser light
83: Debris suction port
84: Display device fixing frame
85: Copper wire fixing frame for gate line
86: Laser welding head
87: Gate line holding roller
88: Display element fixing plate
89: X-stage
90: Y-stage
91 (a): Low melting point metal bump for gate line connection
91 (b): Low melting point metal bump for signal line connection
91 (c): Low melting point metal bump for VDD line connection
91 (d): Low melting point metal bump for common line connection
92: Condenser lens for microwelder
93: Laser light introduction optical system
94: pulse laser light source
95: X-stage mirror
96: Microwelder welding head introduction mirror
100: Display device element
120: LED element, organic EL element
130: connection means

Claims (9)

画素表示媒体をなすＬＥＤ素子と、単結晶シリコン膜または多結晶シリコン膜から形成されるＭＯＳ型トランジスタ素子を含んだ画素駆動回路と、で構成されるアクティブマトリクス方式の画素が、径が１０００μｍ以下の長尺体の外表面上に形成されていることを特徴とするアクティブマトリクス型ＬＥＤ表示装置要素。An active matrix type pixel including an LED element forming a pixel display medium and a pixel driving circuit including a MOS transistor element formed from a single crystal silicon film or a polycrystalline silicon film has a diameter of 1000 μm or less. An active matrix type LED display device element formed on an outer surface of a long body. 各々径が１０００μｍ以下である第１の長尺体と、第２の長尺体よりなり、
前記第１の長尺体の外表面には、画素表示媒体をなすＬＥＤ素子が形成されており、
前記第２の長尺体の外表面には、単結晶シリコン膜または多結晶シリコン膜から形成されるＭＯＳ型トランジスタ素子を含む画素駆動回路が形成されており、
前記ＬＥＤ素子と、前記画素駆動回路と、が電気的に接続され、アクティブマトリクス方式の画素をなしていることを特徴とするアクティブマトリクス型ＬＥＤ表示装置要素。A first elongated body each having a diameter of 1000 μm or less, and a second elongated body,
An LED element forming a pixel display medium is formed on an outer surface of the first elongated body,
On the outer surface of the second elongated body, a pixel drive circuit including a MOS transistor element formed from a single crystal silicon film or a polycrystalline silicon film is formed,
An active matrix type LED display device element, wherein the LED element and the pixel driving circuit are electrically connected to form an active matrix type pixel. 前記ＬＥＤ素子と、前記画素駆動回路とは、前記長尺体の断面形状における異なる位置に形成されていることを特徴とする請求項１に記載のアクティブマトリクス型ＬＥＤ表示装置要素。The active matrix type LED display device according to claim 1, wherein the LED element and the pixel drive circuit are formed at different positions in a cross-sectional shape of the elongated body. 少なくとも２つ以上の前記アクティブマトリクス方式の画素が、前記長尺体の長手方向に沿って間隔を開けて形成されており、
前記間隔は、アクティブマトリクス型ＬＥＤ表示装置の表示面での画素間隔に対応することを特徴とする請求項１ないし３のいずれかに記載のアクティブマトリクス型ＬＥＤ表示装置要素。At least two or more active matrix type pixels are formed at intervals along the longitudinal direction of the elongated body,
4. The active matrix LED display device element according to claim 1, wherein the interval corresponds to a pixel interval on a display surface of the active matrix LED display device. さらに、前記画素駆動回路に外部からの信号を供給する第１の線状導体と、前記ＬＥＤ素子に電流を供給する第２の線状導体と、が前記長尺体の外表面上を、該長尺体の長手方向に延びていることを特徴とする請求項１ないし４のいずれかに記載のアクティブマトリクス型ＬＥＤ表示装置要素。Further, a first linear conductor for supplying an external signal to the pixel driving circuit and a second linear conductor for supplying a current to the LED element are provided on an outer surface of the elongated body, The active matrix type LED display element according to any one of claims 1 to 4, wherein the element extends in the longitudinal direction of the elongated body. 前記長尺体は、石英ガラスの長繊維からなり、前記ＭＯＳ型トランジスタ素子は、前記長尺体の外表面に形成されるシリコン単結晶膜またはシリコン多結晶膜から形成されることを特徴とする請求項１ないし５のいずれかに記載のアクティブマトリクス型ＬＥＤ表示装置要素。The elongated body is made of a long fiber of quartz glass, and the MOS transistor element is formed of a silicon single crystal film or a silicon polycrystalline film formed on an outer surface of the elongated body. An active matrix type LED display device element according to claim 1. 前記ＬＥＤ素子は、有機蛍光体を含んだ発光層を有することを特徴とする請求項１ないし６のいずれかに記載のアクティブマトリクス型ＬＥＤ表示装置要素。7. The active matrix type LED display device according to claim 1, wherein said LED element has a light emitting layer containing an organic phosphor. 請求項１ないし７のいずれかに記載のアクティブマトリクス型ＬＥＤ表示装置要素を少なくとも２本以上並列に配列させてなることを特徴とするアクティブマトリクス型ＬＥＤ表示装置。An active matrix type LED display device comprising at least two or more active matrix type LED display device elements according to claim 1 arranged in parallel. さらに、前記画素駆動回路に信号を供給するための第３の線状導体と、
各々異なる前記アクティブマトリクス型ＬＥＤ表示装置要素の外表面上に形成された前記ＬＥＤ素子の透明電極に共通に接続する第４の線状導体と、が前記並列に配列させたアクティブマトリクス型ＬＥＤ表示装置要素に対して直交して接続されることを特徴とする請求項８に記載のアクティブマトリクス型ＬＥＤ表示装置。A third linear conductor for supplying a signal to the pixel driving circuit;
An active matrix type LED display device in which a fourth linear conductor commonly connected to a transparent electrode of the LED element formed on the outer surface of each of the different active matrix type LED display device elements is arranged in parallel 9. The active matrix LED display device according to claim 8, wherein the active matrix type LED display device is connected to the elements at right angles.
JP2003047657A 2003-02-25 2003-02-25 Active matrix LED display device and elements thereof Expired - Fee Related JP4336119B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003047657A JP4336119B2 (en) 2003-02-25 2003-02-25 Active matrix LED display device and elements thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003047657A JP4336119B2 (en) 2003-02-25 2003-02-25 Active matrix LED display device and elements thereof

Publications (2)

Publication Number Publication Date
JP2004258206A true JP2004258206A (en) 2004-09-16
JP4336119B2 JP4336119B2 (en) 2009-09-30

Family

ID=33113852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003047657A Expired - Fee Related JP4336119B2 (en) 2003-02-25 2003-02-25 Active matrix LED display device and elements thereof

Country Status (1)

Country Link
JP (1) JP4336119B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020641A1 (en) * 2003-07-10 2005-03-03 Ideal Star Inc. Light-emitting element and device
WO2006022036A1 (en) * 2003-09-19 2006-03-02 The Furukawa Electric Co., Ltd. Semiconductor device, display device, and device manufacturing method
WO2006046640A1 (en) * 2004-10-28 2006-05-04 The Furukawa Electric Co., Ltd. Fiber soi substrate, semiconductor device using same and method for manufacturing same
JP2006154589A (en) * 2004-12-01 2006-06-15 Furukawa Electric Co Ltd:The Device using fiber substrate and manufacturing method thereof
US8029327B2 (en) 2004-09-21 2011-10-04 The Furukawa Electric Co., Ltd. Semiconductor device and display device using a one-dimensional substrate and device fabricating method thereof
JP5260830B2 (en) * 2003-09-23 2013-08-14 古河電気工業株式会社 Method for manufacturing a one-dimensional semiconductor substrate
US20210200079A1 (en) * 2017-12-11 2021-07-01 The Institute Of Optics And Electronics, The Chinese Academy Of Sciences Negative refraction imaging lithographic method and equipment

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102239481B1 (en) * 2014-12-31 2021-04-13 엘지디스플레이 주식회사 Display apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020641A1 (en) * 2003-07-10 2005-03-03 Ideal Star Inc. Light-emitting element and device
US7675230B2 (en) 2003-07-10 2010-03-09 Ideal Star Inc. Light-emitting element and device
WO2006022036A1 (en) * 2003-09-19 2006-03-02 The Furukawa Electric Co., Ltd. Semiconductor device, display device, and device manufacturing method
JPWO2006022036A1 (en) * 2003-09-19 2008-05-08 古河電気工業株式会社 Semiconductor device, display device, and device manufacturing method
JP5260830B2 (en) * 2003-09-23 2013-08-14 古河電気工業株式会社 Method for manufacturing a one-dimensional semiconductor substrate
US8778719B2 (en) 2003-09-23 2014-07-15 Furukawa Electric Co., Ltd. Linear semiconductor substrate, and device, device array and module, using the same
US8029327B2 (en) 2004-09-21 2011-10-04 The Furukawa Electric Co., Ltd. Semiconductor device and display device using a one-dimensional substrate and device fabricating method thereof
WO2006046640A1 (en) * 2004-10-28 2006-05-04 The Furukawa Electric Co., Ltd. Fiber soi substrate, semiconductor device using same and method for manufacturing same
US8598017B2 (en) 2004-10-28 2013-12-03 The Furukawa Electric Co., Ltd. Fiber SOI substrate, semiconductor device using this, and manufacturing method thereof
JP2006154589A (en) * 2004-12-01 2006-06-15 Furukawa Electric Co Ltd:The Device using fiber substrate and manufacturing method thereof
US20210200079A1 (en) * 2017-12-11 2021-07-01 The Institute Of Optics And Electronics, The Chinese Academy Of Sciences Negative refraction imaging lithographic method and equipment

Also Published As

Publication number Publication date
JP4336119B2 (en) 2009-09-30

Similar Documents

Publication Publication Date Title
JP4813743B2 (en) Manufacturing method of image display device
KR101263726B1 (en) Array substrate including thin film transistor of polycrystalline silicon and method of fabricating the same
US8029327B2 (en) Semiconductor device and display device using a one-dimensional substrate and device fabricating method thereof
TWI240416B (en) Flat panel display and method of manufacturing the same
TW200528825A (en) Display device, manufacturing method thereof, and television receiver
KR100997971B1 (en) Crystallization mask, crystallization method using same and manufacturing method of thin film transistor array panel including same
US8741535B2 (en) Laser irradiation device and method of fabricating organic light emitting display device using the same
US7700892B2 (en) Sequential lateral solidification device and method of crystallizing silicon using the same
JP2004054168A (en) Image display device
CN102379041A (en) Thin film transistor array device, organic el display device, and method for manufacturing thin film transistor array device
JP4336119B2 (en) Active matrix LED display device and elements thereof
JP2004212557A (en) Display device and manufacturing method thereof
KR101588448B1 (en) Array substrate including thin film transistor using polysilicon and manufacturing method thereof
JP3889066B2 (en) Method for manufacturing semiconductor device
JP4953365B2 (en) Semiconductor device, display device, and device manufacturing method
KR101100875B1 (en) Laser beam irradiation device for crystallization, crystallization method using the same and manufacturing method of thin film transistor array panel comprising same
KR100685426B1 (en) Organic electroluminescent device and manufacturing method thereof
KR20120119458A (en) Array substrate of oled and crystallization method for the same
KR101289066B1 (en) Method for crystallizing layer and method for fabricating crystallizing mask
CN117238928A (en) Low-temperature polysilicon thin film transistor, manufacturing method thereof and liquid crystal display
JP2005183699A (en) Semiconductor thin film crystallization method, thin film semiconductor device, and display device
JP4468326B2 (en) Method for manufacturing semiconductor device
KR100430234B1 (en) Method for forming thin film transistor of organic field emission display
KR20060077363A (en) Atmospheric open type thin film processing apparatus and thin film processing method of flat panel display substrate using the same
KR20100055597A (en) Array substrate and method of fabricating the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041129

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20060216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060711

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090626

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees