JP2004242031A

JP2004242031A - Communications system

Info

Publication number: JP2004242031A
Application number: JP2003028702A
Authority: JP
Inventors: Hiroshi Takahashi; 弘高橋; Takashi Aihara; 隆司藍原
Original assignee: Fuji Electric FA Components and Systems Co Ltd
Current assignee: Fuji Electric FA Components and Systems Co Ltd
Priority date: 2003-02-05
Filing date: 2003-02-05
Publication date: 2004-08-26

Abstract

【課題】マスタ局とスレーブ局との間で任意のタイミングで送信するメッセージデータの高速伝送を可能とする。
【解決手段】マスタ局Ｍの送信部４５に、スレーブ局ＳＬ１〜ＳＬ４宛の同期データを格納するための送信レジスタ６２〜６５と、何れかのスレーブ局宛に送信するメッセージデータを格納するための送信レジスタ６６〜６８とを設け、メッセージデータを送信レジスタ６６に書き込み、ここに書き込みきれない場合には送信レジスタ６７、６８の順に順次書き込む。送信周期期間毎に、各スレーブ局に送信レジスタ６２〜６５の同期データを送信した後、送信レジスタ６６〜６８を順次切り替えて何れか一つの送信レジスタに格納されているメッセージデータの一部を指定のスレーブ局宛に送信し、メッセージデータを複数に分割して複数の送信周期にわたって指定のスレーブ局宛に送信し、スレーブ局側で、分割されたメッセージデータを復元する。
【選択図】図７To enable high-speed transmission of message data transmitted at an arbitrary timing between a master station and a slave station.
A transmission unit (45) of a master station (M) stores transmission registers (62 to 65) for storing synchronization data addressed to slave stations (SL1 to SL4) and a message register for storing message data to be transmitted to any one of the slave stations. Transmission registers 66 to 68 are provided, and message data is written to the transmission register 66. If the message data cannot be written there, the transmission registers 67 and 68 are sequentially written. After transmitting the synchronization data of the transmission registers 62 to 65 to each slave station for each transmission cycle period, the transmission registers 66 to 68 are sequentially switched to specify a part of the message data stored in any one of the transmission registers. , The message data is divided into a plurality of pieces, transmitted to a designated slave station over a plurality of transmission cycles, and the slave station side restores the divided message data.
[Selection diagram] FIG.

Description

【０００１】
【発明の属する技術分野】
この発明は、サーボモータ制御、主軸モータ制御を行うサーボアンプ制御装置、或いは主軸アンプ制御装置等からなる複数のスレーブ局と、数値制御装置からなるマスタ局との間を、シリアル伝送線により接続し、両者間でデータ伝送を行うようにした通信システムに関する。
【０００２】
【従来の技術】
従来、複数のスレーブ局と、これらスレーブ局を制御するマスタ局とで構成される通信システムにおいては、例えば、これらスレーブ局及びマスタ局間を、半二重方式のシリアル伝送用のバスラインで接続するようにした通信システムが提案されている。この通信システムにおいては、マスタ局からのメッセージを受け取ったスレーブ局がフレーム受信終了後、バスラインを受信用から送信用に切り替え、スレーブ局からの送信を行うようにしている。
【０００３】
つまり、図１３に示すように、第１のスレーブ局ＳＬ１では、マスタ局Ｍからフレームを受信すると、バスラインを受信用から送信用に切り替え、マスタ局Ｍ宛にフレームを送信する。次に、マスタ局Ｍが、第２のスレーブ局ＳＬ２にフレームを送信し、第２のスレーブ局ＳＬ２がこれを受信すると、この第２のスレーブ局ＳＬ２では、バスラインを受信用から送信用に切り替え、マスタ局Ｍにフレームを送信する。各スレーブ局ＳＬ１〜ＳＬ４がこの動作を行うことによって、マスタ局Ｍとスレーブ局ＳＬ１〜ＳＬ４との間の通信が、フレームどうしが衝突することなく行われるようになっている。
【０００４】
しかしながら、このように、バスラインを受信用と送信用とで切り替えて通信を行うようにした場合、図１３に示すように、受信用及び送信用との切り替えに伴う無駄時間Δｔが発生し、また、フレームの受信及び送信を同時に行うことができない。
これに対し、例えば、マスタ局とスレーブ局との間を全二重方式のシリアル伝送ラインによって接続するようにした方法も提案されている（例えば、特開平１１−１７７１２号公報参照。）
この場合、フレームの送信及び受信を同時に行うことができ、つまり、マスタ局がスレーブ局にフレームを送信している間でも、スレーブ局がマスタ局にフレームを送信することが可能であり、伝送効率を向上させることができ伝送時間の短縮を図ることができる。
【０００５】
そして、例えば、サーボモータ制御、主軸モータ制御を行うサーボアンプ制御装置、主軸アンプ制御装置からなる複数のスレーブ局と、数値制御装置からなるマスタ局とから構成される数値制御システムにおいては、上述のような通信システムを構成することによって、高速な同期通信を可能とし、サーボモータ軸の位置決め等といったモーションコントールを適切に行うことができるようになっている。
【０００６】
【特許文献１】
特開平１１−１７７１２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述のような数値制御システムにおいては、マスタ局と複数のスレーブ局との間で、サーボ軸の位置決め制御用のデータを高速に同期伝送する必要がある。このため、この位置決め制御用データ伝送以外の、例えば、保守用データをスレーブ局から取り出す場合、或いはスレーブ局へ各種制御定数をセットアップする場合等には、例えば、スレーブ局としてのサーボアンプや各種制御装置に別途、データ授受用のパーソナルコンピュータ等を直接接続し、このパーソナルコンピュータとスレーブ局との間で、例えばＲＳ２３２Ｃ通信等によって、行うようにしている。
【０００８】
しかしながら、最近の高機能化に伴い、モーションコントールを行いながら、各スレーブへの個別の伝送、すなわちメッセージ伝送も合わせて行う必要性が高まっており、位置決め用の高速シリアルバスを兼用しての通信が望まれていた。そこで、この発明は、上記従来の未解決の問題点に着目してなされたものであり、各スレーブ局とマスタ局との間の同期伝送用の通信回線を兼用して、スレーブ局個別にメッセージ伝送を行うことの可能な、通信システムを提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１に係る通信システムは、マスタ局及び当該マスタ局と全二重方式のシリアル伝送ラインで接続されるスレーブ局を備え、前記マスタ局と前記スレーブ局との間で、所定の送信周期で定期送信データの授受を行うようにした通信システムにおいて、前記送信周期で特定される送信周期期間内の前記定期送信データの授受が行われていない空き時間に、前記シリアル伝送ラインを利用して前記マスタ局とスレーブ局との間で定期送信する必要のない非定期送信データの授受を行うようにしたことを特徴としている。
【００１０】
また、請求項２に係る通信システムは、マスタ局及び当該マスタ局と全二重方式のシリアル伝送ラインで接続されるスレーブ局を備え、前記スレーブ局は、前記マスタ局から自局宛のデータを受信したときに前記マスタ局宛にデータを送信するようにした通信システムにおいて、前記マスタ局は、前記定期送信データを、前記送信周期で前記スレーブ局宛に送信する定期送信手段と、前記送信周期で特定される送信周期期間内の前記定期送信データの授受が行われない空き時間に、前記シリアル伝送ラインを利用して定期送信する必要のない非定期送信データを前記スレーブ局に送信する非定期送信手段と、を備え、前記スレーブ局は、前記マスタ局から受信したデータのデータ種が前記定期送信データであるか非定期送信データであるかを判別するデータ種判別手段と、前記マスタ局からデータを受信したとき、前記マスタ局宛に送信すべき前記定期送信データ及び前記非定期送信データのうち、前記データ種判別手段で特定されるデータ種と同一種のデータを、前記マスタ局宛に送信する応答データ送信手段と、を備えることを特徴としている。
【００１１】
また、請求項３に係る通信システムは、前記請求項２記載の通信システムにおいて、前記マスタ局の前記非定期送信手段は、送信すべき前記非定期送信データを前記空き時間内に送信可能なデータ長に分割する分割手段と、当該分割手段で分割した非定期送信データの分割ブロックを、当該分割ブロック単位で複数の送信周期にわたって送信する分割送信手段を備え、前記スレーブ局は、複数の送信周期にわたって送信された複数の前記分割ブロックから元の非定期送信データを復元する復元手段、を備えることを特徴としている。
【００１２】
また、請求項４に係る通信システムは、前記請求項３記載の通信システムにおいて、前記マスタ局の前記非定期送信手段は、前記空き時間を予測する空き時間予測手段を備え、前記分割送信手段は、前記空き時間予測手段で予測された空き時間に応じて前記非定周期送信データを分割するようになっていることを特徴としている。
【００１３】
また、請求項５に係る通信システムは、前記請求項３記載の通信システムにおいて、前記分割送信手段は、前記非定周期送信データを、予め設定された容量の複数の記憶領域に分割して格納し、一の送信周期期間内に、一の記憶領域に格納されたデータを送信するようになっていることを特徴としている。
また、請求項６に係る通信システムは、前記請求項４記載の通信システムにおいて、前記分割送信手段は、前記非定周期送信データを、予め設定された容量の複数の記憶領域に分割して格納し、前記空き時間予測手段で予測された空き時間と、前記記憶領域の容量とをもとに、前記空き時間内にデータ送信可能な前記記憶領域の個数を推定し、一の送信周期期間内に、前記推定した個数分の記憶領域に格納されたデータを送信するようになっていることを特徴としている。
【００１４】
【発明の実施の形態】
以下に、本発明の実施の形態を説明する。
図１は、本発明の第１の実施の形態を適用した通信システムの構成を示した概略構成図である。
図１において、Ｍは、例えばＮＣ制御装置等で構成されるマスタ局、Ｓ１〜Ｓ４は、サーボアンプ制御装置、主軸アンプ制御装置等で構成されるスレーブ局であって、これらマスタ局Ｍとスレーブ局ＳＬ１〜ＳＬ４とは、全二重方式のシリアルバスＬ１、Ｌ２を介して、マルチドロップ形式で接続されている。
【００１５】
なお、ここでは、４つのスレーブ局ＳＬ１〜ＳＬ４が接続されている場合について説明しているが、これに限るものではなく、任意数のスレーブ局を接続することができる。
そして、マスタ局Ｍは各スレーブ局ＳＬ１〜ＳＬ４と予め設定した所定の送信周期毎に、データ伝送を行っており、図２（ａ）に示すように、マスタ局Ｍは、各スレーブ局間で同期をとるためのタクト同期用データを、前記送信周期毎に、各スレーブ局宛に、ブロードキャスト伝送によって送信する。このタクト同期用データを受信した各スレーブ局の演算処理部（ＣＰＵ）では、このタクト同期用データを受信した時点で先に受信している同期データを取り込みこれに基づいて制御対象に対する処理を行うようになっている。つまり、各スレーブ局ＳＬ１〜ＳＬ４がマスタ局からの同期データを受信するタイミングが異なることから、タクト同期用データを受信した時点を基準として、各スレーブ局ＳＬ１〜ＳＬ４の演算処理部が同期データに対する制御を行うようにすることによって、各スレーブ局ＳＬ１〜ＳＬ４間で同期をとるようになっている。
【００１６】
また、マスタ局Ｍは、各スレーブ局に対して、前記送信周期毎に各スレーブ局がその制御対象を制御するための制御情報等といった情報を同期データとして送信する。この同期データを受信した各スレーブ局では、その応答として、スレーブ局における制御対象の制御状況、或いはそのモニタ情報等を、同期データとして、マスタ局Ｍに送信する。
【００１７】
つまり、マスタ局Ｍは、図２（ａ）に示すように、前記送信周期毎に、まず、タクト同期用データＤＢをブロードキャストで送信した後、例えばスレーブ局ＳＬ１宛に同期データＤＭ１を送信して、この同期データＤＭ１を受信したスレーブ局ＳＬ１からの応答としての同期データＤＳ１を受信し、次に、スレーブ局ＳＬ２宛に同期データＤＭ２を送信して、この同期データＤＭ２に対する応答としての同期データＤＳ２を受信し、次にスレーブ局ＳＬ３宛に同期データＤＭ３を送信し、というように、順次各スレーブ局宛に同期データを送信し、この応答を受信するようにしている。
【００１８】
そして、この処理を各送信周期毎に行うことによって、図２（ｂ）に示すように、各送信周期毎に、各スレーブ局宛に制御情報等を送信し、その応答として、各スレーブ局から各制御対象の制御状況情報等を受信するようになっている。
そして、この通信システムにおいては、図３に示すように、さらに、送信周期の開始から次の送信周期の開始までの１送信周期期間内の、各スレーブ局宛にタクト同期用データ及び同期データを送信した後の空き時間に、各スレーブ局間で同期させる必要のない各スレーブ局が個別に必要とする情報或いはマスタ局が各スレーブ局の情報として個別に必要とする情報を、メッセージデータＭ−ＤＭ及びＭ−ＤＳとしてマスタ局Ｍ及びスレーブ局ＳＬ１〜ＳＬ４間で送受信するようにしている。なお、図３において、Ｍ−ＤＭはマスタ局Ｍから何れかのスレーブ局宛に送信されるメッセージデータを表し、Ｍ−ＤＳは、マスタ局ＭからのメッセージデータＭ−ＤＭを受信したスレーブ局からマスタ局Ｍ宛に送信されるメッセージデータを表す。
【００１９】
図４は、マスタ局Ｍとスレーブ局ＳＬ１〜ＳＬ４との間で伝送される伝送フレームのフォーマットの一例を示したものであって、マスタ局Ｍからスレーブ局ＳＬ１〜ＳＬ４への伝送フレームは、図４（ａ）に示すように、フレームの開始を表すフラグデータｍ１、フレームの送信先を表す送信先アドレスｍ２、データ種を表す制御コマンドｍ３、伝送データｍ４、フレーム検査シーケンス用のチェック用データｍ５、そして、フレームの終了を表すフラグデータｍ６、から構成されている。なお、制御コマンドｍ３としてのデータ種としては、スレーブ局間での同期をとるために各スレーブ局宛に送信されるタクト同期用データ、各スレーブ局に同期伝送される同期データ、及び、個別のスレーブ局宛に伝送されるメッセージデータがある。
【００２０】
また、スレーブ局からマスタ局への伝送フレームは、図４（ｂ）に示すように、フレームの開始を表すフラグデータｓ１、フレームの送信元を表す送信元アドレスｓ２、制御コマンドｍ３と同様の伝送フレームのデータ種を表す制御コマンドｓ３、伝送データｓ４、フレーム検査シーケンス用のチェック用データｓ５、そして、フレームの終了を表すフラグデータｓ６とから構成されている。なお、前記伝送フレームにおいて、伝送データｍ４及びｓ４は情報が設定されない場合もある。
【００２１】
図５は、スレーブ局の構成を示すブロック図である。なお、各スレーブ局は同一に構成されているので、ここではスレーブ局ＳＬ１について説明する。
スレーブ局ＳＬ１は、図５に示すように、全二重方式のシリアルバスの一方のバスラインＬ１から伝送フレームを受信し、この伝送フレーム中のデータ情報を演算処理部（ＣＰＵ）１１に伝達する受信部１３と、演算処理部１１で設定されたスレーブ局に送信する送信データをもとに伝送フレームを生成し、これを他方のバスラインＬ２に送信する送信部１５とを備えている。
【００２２】
そして、前記演算処理部（ＣＰＵ）１１は、マスタ局Ｍから通知される、自局において制御している図示しない各種機器の位置指令或いは速度指令等の制御情報をもとに、各種機器を制御すると共に、これら各種機器の位置情報や速度情報等のモニタ情報を予め設定された周期で収集して送信データを生成し、これを送信部１５に出力する。
【００２３】
前記受信部１３は、図５に示すように、バスラインＬ１からの伝送フレームを取り込む第１受信レジスタ部２１と、第１受信レジスタ部２１に取り込まれた伝送フレームから、伝送フレームの開始を表すフラグデータｍ１を検出するフラグ検出部２２と、このフラグ検出部２２でフラグデータｍ１を検出したとき、第１受信レジスタ部２１の伝送フレームのうちの、送信先アドレスｍ２からフレーム検査シーケンスチェック用データｍ５を順次取り込む第２受信レジスタ部２３と、第１受信レジスタ部２１の伝送フレーム中の送信先アドレスｍ２、制御コマンドｍ３及び伝送データｍ４に対し、ＣＲＣチェック等のフレーム検査シーケンス演算を行い、その演算結果と伝送フレームのチェック用データｍ５とを比較し、異常を検出したとき、これを演算処理部１１に通知するＦＣＳ計算・比較部２４と、第２受信レジスタ部２３で取り込んだ伝送フレームの送信先アドレスｍ２を参照し、これが自局のアドレスであるかどうかを判定し、送信先アドレスｍ２が自局のアドレスであることを確認することができたとき、第２受信レジスタ部２３の伝送フレームの中から伝送データｍ４及び制御コマンドｍ３を第３受信レジスタ部２５に書き込むと共に、前記送信部１５に対して起動指令を通知するアドレス検出部２６と、第３受信レジスタ部２５に書き込まれた制御コマンドｍ３を参照して、タクト同期用データであるか、同期データであるか、メッセージデータであるか、を判定する制御コマンド検出部２７と、この制御コマンド検出部２７によって制御される切り替え回路２８と、第４受信レジスタ部２９及び第５受信レジスタ部３０と、を備えている。
【００２４】
前記制御コマンド検出部２７は、前記制御コマンドｍ３を参照し、これがタクト同期用データであるときには、切り替え回路２８を制御して第３受信レジスタ部２５と演算処理部（ＣＰＵ）１１とを接続して、タクト同期用データを受信したことを演算処理部１１に通知する。また、前記制御コマンドｍ３が、同期データであるときには、第３受信レジスタ部２５と第４受信レジスタ部２９とを接続し、また、メッセージデータであるときには、第３受信レジスタ部２５と第５レジスタ部３０とを接続する。さらに、送信部１５の後述の制御コマンド付加部３５に対し、受信した伝送フレームが、同期データであるか、メッセージデータであるかを通知する。また、送信部１５の後述の切り替え回路３３を制御する。
【００２５】
そして、演算処理部１１では、タクト同期用データを受信した時点を、同期制御の同期データの送信周期の開始時点として認識して第４受信レジスタ部２９及び第５受信レジスタ部３０を参照し、前記第４受信レジスタ部２９の伝送データｍ４を、マスタ局Ｍからの同期データとして取り込んでこれに基づき所定の処理を行う。また、前記第５受信レジスタ部３０の伝送データｍ４が変更されていれば、これをメッセージデータとして読み込み、その内容に応じて所定の処理を実行し、このメッセージデータが、スレーブ局側で保持する情報の送信要求である場合には、指定された情報からなる送信データを生成し、必要に応じてこれを分割して送信レジスタ３２に書き込む。また、マスタ局から分割されたメッセージデータを受信しているときには、送信レジスタ３２に意味をなさない送信データを書き込むか或いは空データを書き込む等して、ダミーのメッセージデータをマスタ局Ｍに送信するようになっている。
【００２６】
一方、前記送信部１５は、マスタ局Ｍに同期データとして送信する送信データを書き込むための送信レジスタ３１と、メッセージデータとして送信する送信データを書き込むための送信レジスタ３２と、前記送信レジスタ３１及び３２の何れか一方と、第１送信レジスタ３４とを選択的に接続する切り替え回路３３と、前記制御コマンド検出部２７から通知される、受信した伝送フレームの制御コマンドｍ３と同じデータ種を、送信レジスタ３１に書き込まれた伝送データｓ４としての送信データに、制御コマンドｓ３として付加する制御コマンド付加部３５と、これら制御コマンドｓ３及び伝送データｓ４に自局のアドレスを送信元アドレスｓ２として付加し、これをフレーム情報として第２送信レジスタ３７に書き込むアドレス挿入部３６と、第２送信レジスタ３７に書き込まれるフレーム情報に対しＣＲＣチェック等のフレーム検査シーケンス演算を行い、その演算結果をチェック用データｓ５としてフレーム情報に付加するＦＣＳ計算部３８と、送信回路３９によって第２送信レジスタ３７から読み出されるフレーム情報に、フラグデータｓ１、ｓ６を付加するフラグ挿入部４０とを備えている。
【００２７】
そして、前記切り替え回路３３は、前記受信部１３の制御コマンド検出部２７によって制御され、制御コマンド検出部２７は、受信した伝送フレームの制御コマンドｍ３が同期データであるときには、同期データ伝送用の送信レジスタ３１と第１送信レジスタ３４とを接続し、制御コマンドｍ３がメッセージデータであるときには、メッセージデータ伝送用の送信レジスタ３２と第１送信レジスタ３４とを接続する。
【００２８】
また、前記送信回路３９は、受信部１３から起動指令が通知されると、前記受信部１３がこの起動指令を通知するトリガとなった受信フレームの制御コマンドに応じて切り替え回路３３で選択された同期データ又はメッセージデータからなる伝送データＳ４と、これに対応する制御コマンドｓ３と自局の送信元アドレスｓ２とからなるフレーム情報が前記第２送信レジスタ３７に格納された後、この第２送信レジスタ３７から、このフレーム情報を読み出し、フラグデータｓ１、送信元アドレスｓ２、制御コマンドｓ３、伝送データｓ４、チェック用データｓ５及びフラグデータｓ６からなる伝送フレームとして、フラグデータｓ１から順にバスラインＬ２に送信する。
【００２９】
つまり、送信部１５では、受信部１３で受信した伝送フレームの制御コマンドが同期データであれば、同期データからなる伝送フレームを送信し、逆にメッセージデータであれば、メッセージデータからなる伝送フレームを送信するというように、受信した伝送フレームの制御コマンドで特定されるデータ種と同じデータ種のデータからなる伝送フレームを生成し、これを送信するようになっている。また、送信部１５では、伝送フレームを受信したときには、これ以前に送信レジスタ３１又は３２に既に書き込まれている送信データを、伝送フレームとして送信するようになっている。
【００３０】
図６は、マスタ局Ｍの受信部４３の構成を示すブロック図である。
なお、マスタ局Ｍも、スレーブ局と同様に、スレーブ局からの伝送フレームを受信する受信部４３と、演算処理部４１で設定された送信データをもとに伝送フレームを生成し、これを送信する送信部４５とから構成されている。
【００３１】
図６に示すように前記受信部４３は、バスラインＬ２からの伝送フレームを取り込む第１受信レジスタ部５１と、第１受信レジスタ部５１に取り込まれた伝送フレームから伝送フレームの開始を表すフラグデータｓ１を検出するフラグ検出部５２と、このフラグ検出部５２でフラグデータｓ１を検出したとき、フラグデータｓ１からｓ６までを一つの伝送フレームとして、第１受信レジスタ部５１の伝送フレームを取り込む第２受信レジスタ部５３と、第１受信レジスタ部５１の伝送フレームに対しフレーム検査シーケンス演算を行い、その演算結果と伝送フレームのチェック用データｓ５とを比較し、異常を検出したとき、これを演算処理部４１に通知するＦＣＳ計算・比較部５４と、第２受信レジスタ部５３に取り込まれた伝送フレームの送信元アドレスｓ２を参照し、その送信元のスレーブ局を認識すると共に、第２受信レジスタ部５３に取り込まれた伝送フレームの中から、伝送データｓ４を第３受信レジスタ部５５に書き込むアドレス検出部５６と、第３受信レジスタ部５５に書き込まれた制御コマンドｍ３を参照して、同期データであるか、メッセージデータであるか、を判定する制御コマンド検出部５７と、この制御部コマンド検出部５７によって制御される切り替え回路５８、第４受信レジスタ部５９及び第５受信レジスタ部６０、を備えている。
【００３２】
前記制御コマンド検出部５７は、前記制御コマンドｍ３を参照し、これが同期データであるときには、前記切り替え回路５８を制御して第３受信レジスタ部５５と第４受信レジスタ部５９とを接続し、また、メッセージデータであるときには、第３受信レジスタ部５５と第５受信レジスタ部６０とを接続する。
そして、演算処理部４１では、所定の周期で第４受信レジスタ部５９を参照すると共に、何れかのスレーブ局に対してメッセージデータを送信した場合には、必要に応じて所定のタイミングで第５受信レジスタ部６０を参照して、それぞれに書き込まれた伝送データｓ４をマスタ局Ｍからの受信データとして処理するようになっている。
【００３３】
一方、前記送信部４５は、図７に示すように、演算処理部４１によって、スレーブ局に送信する送信データが書き込まれる送信レジスタ６１〜６８と、この送信レジスタ６１〜６８のうちの何れかと、後述の第１送信レジスタ７１とを選択的に接続する切り替え回路６９と、前記第１送信レジスタ７１に書き込まれた送信データを伝送データｍ４とし、この伝送データｍ４にこの伝送データｍ４が、、タクト同期用データ、同期データ或いはメッセージデータの何れであるかを表す制御コマンドｍ４を付加するコマンド付加部７０と、前記第１送信レジスタ７１に書き込まれた伝送データｍ４及び前記制御コマンドｍ３に、送信先のスレーブ局を特定するアドレスを送信先アドレスｍ２として付加し、これをフレーム情報として第２送信レジスタ７２に書き込むアドレス挿入部７３と、第２送信レジスタ７３に書き込まれるフレーム情報に対しフレーム検査シーケンス演算を行いその演算結果を、チェック用データｍ５として前記フレーム情報に付加するＦＣＳ計算部７４と、送信回路７５が第２送信レジスタ７２のフレーム情報を読み出したとき、これに、フラグデータｍ１、ｍ６を付加するフラグ挿入部７６と、演算処理部４１から送信データ書き込み終了が通知されたとき送信回路７５に起動指令を通知するタイミング発生回路７７と、を備えている。
【００３４】
そして、前記送信回路７５は、タイミング発生回路７７から起動指令が通知されると、これをトリガとして前記第２送信レジスタ７２のフレーム情報を読み出し、フラグデータｍ１、送信元アドレスｍ２、制御コマンドｍ３、伝送データｍ４、チェック用データｍ５及びフラグデータｍ６を一つの伝送フレームとして、フラグデータｍ１から順にバスラインＬ１に送信する。
【００３５】
また、前記タイミング発生回路７７は、演算処理部４１から送信データ書き込み終了の通知、また、マスタ局Ｍから同期伝送を行うスレーブ局の最大数、メッセージデータの有無、また、メッセージデータがある場合には、メッセージデータの書き込み終了の通知、その送信先のスレーブ局、メッセージデータの分割数を入力し、これら情報に基づいて、切り替え回路６９の切り替えを行い、伝送データｍ４を順次更新する。また、切り替え回路６９の切り替えと共に、切り替え先の、送信レジスタ６１〜６８が、タクト同期用であるか、同期データ用であるか、メッセージ伝送用の何れであるかを識別可能な情報、例えば、送信レジスタを識別するための識別情報等を、コマンド付加部７０に出力する。
【００３６】
このコマンド付加部７０では、この識別情報をもとに制御コマンドを判断し、これを第１送信レジスタ７１の伝送データｍ４に付加する。また、伝送エラーの発生の有無等の伝送状態情報を、必要に応じて演算処理部４１に通知し、演算処理部４１では、この伝送状態情報に基づいて再送信処理を行う等の対処を行うようになっている。
【００３７】
前記送信レジスタ６１〜６８のうち、送信レジスタ６１は、タクト同期用データを書き込むための送信レジスタである。また、送信レジスタ６２〜６４は、スレーブ局宛の同期データを書き込むための送信レジスタであって、それぞれスレーブ局と一対一に対応している。また、送信レジスタ６６〜６８は、メッセージデータを書き込むための送信レジスタである。ここでは、メッセージデータを三分割して送信するようにしているため、メッセージデータ用の送信レジスタを３つ備えている。また、これらメッセージデータ用の送信レジスタ６６〜６８は、連続したアドレスに設定され、メッセージデータの送信レジスタ６６〜６８への書き込みを行うことによって、自動的に、これら３つの送信レジスタに分割されて書き込まれるようになっている。また、これら送信レジスタ６６〜６８の容量は、この送信レジスタ６６〜６８のそれぞれに書き込まれた送信データからなる伝送フレームを形成しこれを送信した場合に、同期データの送受信に影響を及ぼすことなく送信を行うことの可能な容量に設定される。
【００３８】
そして、前記演算処理部４１は、各スレーブ局からの伝送フレームによって通知されるモニタ情報等をもとに、各スレーブ局で制御する制御機器に対する制御演算を行うと共に、その演算結果に基づいて、位置指令或いは速度指令といった制御情報を同期データとして予め設定した所定周期で生成し、これを送信先のスレーブ局に対応する送信レジスタ６２〜６５に書き込む。また、各スレーブ局間で同期伝送の同期をとるためのタクト同期用データを生成し、これを送信レジスタ６１に書き込む。また、各スレーブ局間で、同期伝送をする必要のないメッセージデータ、つまり例えば、スレーブ局において保持する、トレースデータ及び故障状態データ等のアップロード、或いは、制御定数のダウンロード等を行うためのメッセージデータを、送信レジスタ６６〜６８に書き込む。このとき、演算処理部４１では、例えば制御定数のダウンロード等を行うためにメッセージデータをスレーブ局宛に送信するときには、マスタ局Ｍから送信すべきメッセージデータのデータ長及び、各スレーブ局から受信すべきメッセージデータ長に応じて、このメッセージデータを、最大３分割にして送信するようになっている。つまり、送信すべきメッセージデータは、送信レジスタ６６〜６８に分割して書き込み可能な長さに設定される。
【００３９】
また、何れかのスレーブ局からメッセージデータを受信するときには、前記スレーブ局宛にメッセージデータの送信要求等からなるメッセージデータを送信した後、この送信したメッセージデータに対する応答としてのメッセージデータを前記スレーブ局がメッセージデータを送信するためのトリガとなるダミーのメッセージデータを、前記スレーブ局宛に送信するようになっている。なお、このダミーのメッセージデータの送信データとしては、意味のないデータ又は空データを送信するようになっている。また、スレーブ局からトレースデータ等、前記スレーブ局の送信レジスタ３２に一度に格納しきれないデータを受信する場合、つまり、複数に分割されてデータが送信される場合には、所定のデータを全て受信するまで、ダミーのメッセージデータを送信するようになっている。
【００４０】
そして、前記送信レジスタ６６〜６８の容量は、送信レジスタ単位で、この送信レジスタ６６〜６８に格納されたメッセージデータからなる伝送フレームを生成した場合に、一つの送信レジスタに格納されたメッセージ送信データを、１送信周期期間内の空き時間に送信した場合に、１送信周期期間内で十分伝送フレームの授受を行うことの可能な容量に設定される。
【００４１】
また、演算処理部４１では、このようにして、各送信レジスタ６１〜６８にデータの書き込みを行ったならば、送信データ書き込みの終了を、前記タイミング発生回路７７に通知すると共に、同期伝送を行うスレーブ局の総数（この場合、Ｓ１〜Ｓ４の４つ）を通知する。また、メッセージデータの書き込みを行った場合には、メッセージデータの書き込みの終了を前記タイミング発生回路７７に通知すると共に、メッセージデータの送信先のスレーブ局、さらに、メッセージデータをいくつに分割して、送信レジスタに書き込んだかを表すメッセージデータの分割数を、タイミング発生回路７７に通知する。
【００４２】
次に、上記第１の実施の形態の動作を説明する。
マスタ局Ｍでは、予め設定した周期で各スレーブ局ＳＬ１〜ＳＬ４に対し、位置指令、或いは、速度指令等の制御情報等の同期データからなる伝送フレームを送信し、各スレーブ局ＳＬ１〜ＳＬ４では、同期データを受信するとこれをトリガとして、マスタ局Ｍからの制御情報に基づいて、自局が制御する各種機器の位置情報或いは速度情報等といったモニタ情報等の同期データからなる伝送フレームをマスタ局Ｍに送信する。そして、マスタ局Ｍでは、受信したモニタ情報に基づいて各スレーブ局ＳＬ１〜ＳＬ４の制御状況を認識しこれに基づいて制御演算を行い、前記制御情報の生成を行う。
【００４３】
なお、前記マスタ局からの伝送フレーム及びスレーブ局からの伝送フレームの伝送データは必ずしも毎周期毎に更新或いは設定されている必要はなく、例えば、伝送データｍ４、ｓ４が設定されていなくてもよい。つまり、例えば、マスタ局Ｍにおいて、各種機器の制御演算周期に比較して、より短い周期で、各種制御機器のモニタ情報を収集する必要がある場合には、マスタ局Ｍから、伝送データを設定せずに、形式的に伝送フレームを送信するようにしてもよい。
【００４４】
そして、マスタ局Ｍでは、所定の送信周期に応じて、タクト同期用データ、各スレーブ局宛の同期データを生成すると共に、必要に応じて、スレーブ局宛のメッセージデータを生成し、図８に示すデータ書き込み処理を所定の周期で実行して、タクト同期用データ、各スレーブ局宛の同期データをタクト同期用送信レジスタ６１及び同期データ伝送用送信レジスタ６２〜６５にそれぞれ書き込むと共に、メッセージデータを送信レジスタ６６〜６８に書き込む。
【００４５】
具体的には、まず、ステップＳ１でタクト同期用データ及びスレーブ局宛の同期データをそれぞれタクト同期用送信レジスタ６１及び同期データ伝送用送信レジスタ６２〜６５に書き込む。次いで、ステップＳ２に移行し、書き込み可能フラグＦｗがＦｗ＝０であるかどうかを判定し、Ｆｗ＝０でないときには、ステップＳ３に移行して、タイミング発生回路７７からメッセージデータの送信終了が通知されたかどうかを判定し、終了通知がなされているときには、ステップＳ４に移行し、書き込み可能フラグＦｗを“０”に設定した後、ステップＳ５に移行し、ステップＳ３で、終了通知がなされていないときにはそのまま後述のステップＳ７に移行する。
【００４６】
前記ステップＳ５では、送信すべきメッセージデータがあるかどうかを判定し、送信すべきメッセージデータがないときにはそのまま後述のステップＳ７に移行する。一方、送信すべきメッセージデータがあるときには、ステップＳ６に移行し、送信すべきメッセージデータを、例えば、送信レジスタ６６に書き込む。これにより、送信すべきメッセージデータが送信レジスタ６６に書き込みきれない場合には、順次、送信レジスタ６７、６８の順に書き込みが行われ、結果的に最大３分割されることになる。また、この書き込みの結果、いくつの送信レジスタに分割して書き込みが行われたかをメッセージデータの先頭に付加する。そして、メッセージデータの書き込み終わったならば書き込み可能フラグをＦｗ＝１に設定した後、ステップＳ７に移行する。
【００４７】
このステップＳ７では、各送信レジスタへの送信データの書き込みが終了したことをタイミング発生回路７７に通知すると共に、メッセージデータを新たに書き込んだ場合には、メッセージデータ有りとして、メッセージデータの有無をタイミング発生回路７７に通知し、さらに、メッセージデータ有りの場合には、このメッセージデータの送信先、また、メッセージデータをいくつの送信レジスタに分割して格納したかを表す分割数を通知する。そして、データ書き込み処理を終了する。
【００４８】
なお、前記メッセージデータの分割数は、例えば送信すべきメッセージデータのデータ長と、各記送信レジスタ６６〜６８の容量とに基づいて検出する。
また、予め起動時等に、前記タイミング発生回路７７に対し、マスタ局Ｍと伝送フレームの授受を行うスレーブ局数を、最大スレーブ局数として通知するようになっている。
【００４９】
一方、タイミング発生回路７７では、演算処理部４１から通知された最大スレーブ局数に基づいてスレーブ局の最大数を認識し、この最大スレーブ局数に応じて、送信レジスタを切り替える。つまり、最大スレーブ局数が“４”として通知された場合には、例えば、各スレーブ局への同期データを書き込むための、送信レジスタを４つ使用し、例えば送信レジスタ６２から順に、送信レジスタ６５まで切り替えを行うものと認識する。また、例えば“２”として通知された場合には、送信レジスタ６４及び６５への切り替えは行わず、送信レジスタ６２及び６３を切り替えることになる。なお、ここでは、送信レジスタ６２から順に、６３、６４、６５の順で切り替えを行うようにしているが、これに限るものではなく、任意の順で切り替えを行うことができる。
【００５０】
そして、タイミング発生回路７７では、図９のフローチャートに示すように、送信データの書き込み終了通知を演算処理部４１から受信すると、ステップＳ１１からステップＳ１２に移行し、このとき、演算処理部４１からメッセージデータ有りとして通知された場合には、ステップＳ１３に移行し、メッセージフラグＦｍをＦｍ＝１に設定した後、ステップＳ１４に移行する。一方、メッセージデータ無しとして通知されたときには、そのままステップＳ１４に移行する。
【００５１】
このステップＳ１４では、タクト同期用データの送信処理を実行する。具体的には、切り替え回路６９を制御して、送信レジスタ７１とタクト同期用の送信レジスタ６１とを連通させる。また、アドレス挿入部７３及びコマンド付加部７０に対し、タクト同期用の送信レジスタ６１を選択したことを通知する。
これによって、送信レジスタ６１のタクト同期用データは、第１送信レジスタ７１に書き込まれ、この送信データに対し、コマンド付加部７０によって、制御コマンドｍ３として、送信レジスタ６１に対応するタクト同期用データであることが付加され、さらに、アドレス挿入部７３によって、ブロードキャスト伝送用のアドレスが付加される。
【００５２】
さらに、ＦＣＳ計算部７４によりフレーム検査シーケンス演算が行われ、送信データに、マスタ局Ｍのアドレス、フレーム検査シーケンス演算の結果が付加されてフレーム情報として、第２送信レジスタ７２に格納される。
そして、タイミング発生回路７７では、予め設定された送信周期にしたがって、次の送信周期が開始するタイミングで、起動指令を送信回路７５に出力し、送信回路７５では、第２送信レジスタ７２に格納されたフレーム情報を読み出し、フラグ挿入部７６によって、その先頭及び末尾にフラグデータｍ１及びｍ６が付加されたフレーム情報を、伝送フレームとして、バスＬ１に出力する。これによって、このタクト同期用データは、ブロードキャスト伝送によって、各スレーブ局ＳＬ１〜ＳＬ４に伝送されることになる。
【００５３】
そして、タイミング発生回路７７では、前記タクト同期用データの送信が終了したならば、ステップＳ１６に移行し、同期データの送信処理を行う。すなわち、まず、切り替え回路６９を操作して第１送信レジスタ７１及び送信レジスタ６２を連通し、送信レジスタ６２の送信データを第１送信レジスタ７１に転送し、この第１送信レジスタ７１の送信データに対し、アドレス挿入部７３によって、送信レジスタ６２に対応するスレーブ局、つまりスレーブ局ＳＬ１のアドレスを付加し、また、コマンド付加部７０によって、送信レジスタ６２に対応する制御コマンド、つまり、同期データであること、を付加し、さらに、フレーム情報、フラグ情報等を付加する。そして、タイミング発生回路７７が、予め設定された同期データの送信タイミングにしたがって所定のタイミングで送信回路７５に起動指令を通知し、これをうけて、スレーブ局ＳＬ１宛の同期データからなる伝送フレームを送信回路７５がバスＬ１に送信することによって、送信レジスタ６２に書き込まれたスレーブ局ＳＬ１宛の同期データが、スレーブ局ＳＬ１宛に送信されることになる。
【００５４】
そして、タイミング発生回路７７では、次に、送信レジスタ６３と、第１送信レジスタ７１とを連通するよう切り替え回路６９を切り替え、送信レジスタ６３を選択したことをアドレス挿入部７３及びコマンド付加部７０に通知し、以後、上記と同様にして、今度は、送信レジスタ６３に書き込まれたスレーブ局ＳＬ２宛の伝送フレームが生成され、これがバスＬ１に送信されて、送信レジスタ６３に書き込まれたスレーブ局ＳＬ２宛の同期データが、スレーブ局ＳＬ２宛に送信されることになる。
【００５５】
この処理を繰り返し行って、切り替え回路６９によって、第１送信レジスタ７１の接続先を送信レジスタ６４、６５に順次切り替えることによって、スレーブ局ＳＬ３宛、ＳＬ４宛に順次同期データを送信する。
そして、最大スレーブ数として指定された数のスレーブ局宛に伝送フレームを送信したとき、同期データの送信処理を終了し、ステップＳ２４に移行する。
【００５６】
このステップＳ２４では、メッセージフラグがＦｍ＝１であるかどうか、つまり、送信すべきメッセージデータがあるかどうかを判断する。このとき、Ｆｍ＝０であるときには、送信すべきメッセージデータはないものと判断し、一回の送信周期における、データの送信は終了したものと判定し、処理を終了する。
一方、メッセージフラグがＦｍ＝１であり、送信すべきメッセージデータがあると判定される場合には、ステップＳ２６に移行し、メッセージカウンタＣｍを“１”だけインクリメントとする。そして、このメッセージカウンタＣｍのカウント値に応じた送信レジスタを選択するよう、切り替え回路６９を制御する。
【００５７】
前記メッセージカウンタＣｍは、送信レジスタ６６〜６８のうちの何れを選択するかを決定するためのカウンタであって、メッセージカウンタＣｍが“１”のとき送信レジスタ６６、“２”のとき送信レジスタ６７、“３”のとき送信レジスタ６８を選択するものとする。したがって、この場合、メッセージカウンタＣｍは“１”であるから、メッセージデータ用の送信レジスタ６６と、第１送信レジスタ７１とを接続するよう指示を行う。また、メッセージカウンタＣｍを“１”だけインクリメントし、さらに、アドレス挿入部７３に対して、送信先のスレーブ局例えば、スレーブ局ＳＬ１を通知し、また、送信レジスタ６６を選択したことを通知する。
【００５８】
これによって、今度は第１送信レジスタ７１と送信レジスタ６６とが接続され、送信レジスタ６６のメッセージデータが、第１送信レジスタ７１に取り込まれ、送信先として通知されたスレーブ局ＳＬ１のアドレスがアドレス挿入部７３によって付加され、また、送信レジスタ６６に対応する制御コマンド、つまりメッセージデータであることが付加される。
【００５９】
そして、タイミング発生回路７７では、予め設定されたメッセージデータを送信するタイミングとなった時点で、送信回路７５に対して起動指令を通知し（ステップＳ２８）、これによって、送信回路７５からスレーブ局ＳＬ１宛のメッセージデータが送信されることになる。
そして、タイミング発生回路７７では、メッセージカウンタＣｍが、演算処理部４１から通知されたメッセージデータの分割数と一致するかを判定し（ステップＳ３０）、例えば、このとき、メッセージデータの分割数として“３”が通知された場合には、一致しないから、そのまま処理を終了する。
【００６０】
以上の処理によって、第１の送信周期におけるマスタ局Ｍの送信部４５の処理が終了する。
したがって、この第１の送信周期においては、図３に示すように、まず、タクト同期用データＤＢが、各スレーブ局ＳＬ１〜ＳＬ４宛にブロードキャスト伝送で送信され、続いて、同期データＤＭ１〜ＤＭ４がそれぞれスレーブ局ＳＬ１宛、スレーブ局ＳＬ２宛、スレーブ局ＳＬ３宛、スレーブ局ＳＬ４宛に順次送信された後、さらに、スレーブ局ＳＬ１宛のメッセージデータＭ−ＤＭが送信される。このとき、送信されるメッセージデータは、送信すべきメッセージデータを３分割にしたうちの、第１のブロックが送信されることになる。
【００６１】
そして、次の第２の送信周期では、演算処理部４１では、上記と同様にして、送信すべき送信データを生成し、これを送信レジスタに書き込む。このとき、送信すべきメッセージデータがあったとしても、先の第１の送信周期で、メッセージデータの送信を行っており、書き込み可能フラグＦｗがＦｗ＝１に設定されているから、ステップＳ１からステップＳ２に移行し、第１の送信周期で、メッセージデータを３分割した３ブロックのうち、まだ１ブロックしか送信していないから、この時点では、タイミング発生回路７７から、メッセージデータの送信終了通知が行われていない。したがって、ステップＳ２からそのまま処理を終了し、新たなメッセージデータの書き込みは行わない。したがって、送信レジスタ６６〜６８に格納されている、まだ送信されていない送信すべきメッセージデータが削除されることはない。
【００６２】
そして、タイミング発生回路７７では、上記と同様にしてタクト用同期データ及び同期データの書き込みが終了したことを通知されると、これをうけて、図９に示すように、ステップＳ１１からステップＳ１２に移行し、このとき、メッセージデータの書き込み通知は行われないから、ステップＳ１４に移行し、切り替え回路６９を制御して、まず、タクト同期用データの送信処理を行い、続いて、送信レジスタ６２〜６５を順次切り替え、各スレーブ局宛の同期データの送信処理を行う（ステップＳ１６）。
【００６３】
そして、このとき、メッセージフラグはＦｍ＝１に設定されていることから、ステップＳ２４からステップＳ２６に移行し、メッセージカウンタＣｍを“１”だけインクリメントした後、このカウンタ値“２”に相当する送信レジスタ、この場合送信レジスタ６７を第１送信レジスタ７１の接続先として切り替え、所定のタイミングで起動通知を送信回路７５に通知する（ステップＳ２６、Ｓ２８）。
【００６４】
これによって、上記と同様にして、送信レジスタ６７のメッセージデータに対して、指定されたスレーブ局ＳＬ１のアドレス及び制御コマンドはメッセージデータが付加され、これらから伝送フレームが生成されて所定のタイミングでバスＬ１に送信される。
そして、メッセージデータが３分割されている場合には、メッセージカウンタＣｍの値は、メッセージデータと一致しないから、そのまま処理を終了する。
【００６５】
以上の処理によって、第２の送信周期が終了したことになる。この場合も、図３に示すように、第２の送信周期のうちに、タクト同期用データ、各スレーブ局宛の同期送信データ、スレーブ局ＳＬ１宛のメッセージデータが送信されるが、この第２の送信周期で送信されるメッセージデータは、本来送信すべきメッセージデータを３分割にした、２ブロック目のデータである。
【００６６】
そして、第３の送信周期においては、演算処理部４１では、第２の送信周期と同様にして、タクト同期用データ、同期データを書き込み、送信データの書き込みをタイミング発生回路７７に通知する。
そして、タイミング発生回路７７では、第２の送信周期と同様に、タクト同期用データ、同期データを送信した後、ステップＳ２４からステップＳ２６に移行し、メッセージカウンタＣｍを“１”だけインクリメントし、メッセージカウンタＣｍが“３”となることから、切り替え回路６９によって送信レジスタ６８に切り替え、送信レジスタ６８のメッセージデータを送信する。そして、ステップＳ３０に移行し、このとき、メッセージカウンタＣｍは、“３”であり、分割数（＝３）と一致するからステップＳ３０からステップＳ３２に移行し、メッセージカウンタＣｍ、メッセージフラグＦｍを零にリセットすると共に、演算処理部４１に対して、メッセージデータの送信が終了したことを通知する。
【００６７】
以上の処理によって、第３の送信周期が終了したことになる。この場合も、図３に示すように、第３の送信周期のうちに、タクト同期用データ、各スレーブ局宛の同期送信データ、スレーブ局ＳＬ１宛のメッセージデータが送信されるが、この第３の送信周期で送信されるメッセージデータは、本来送信すべきメッセージデータを３分割にした、３ブロック目のデータである。
【００６８】
したがって、送信すべきメッセージデータは、第１から第３の送信周期にわけて、スレーブ局ＳＬ１に送信されることになる。
そして、次に、メッセージデータを送信する場合には、メッセージデータを３分割した３ブロック目の送信が終了したときに、メッセージデータの終了通知がタイミング発生回路７７から演算処理部４１に対して行われるから、図８のステップＳ１からステップＳ２、Ｓ３を経てステップＳ４に移行し、書き込み可能フラグがＦｗ＝０にリセットされる。したがって、ステップＳ４からステップＳ５に移行し、新たなメッセージデータの、送信レジスタ６６〜６８への書き込みが可能となる。そして、以後、上記と同様の処理が行われることになる。
【００６９】
一方、スレーブ局ＳＬ１〜ＳＬ４では、その受信部１３では、図５に示すように、バスＬ１から伝送フレームを受信すると、第１受信レジスタ部２１にこれを取り込み、フラグ検出部２２においてフラグデータｍ１を検出すると、送信先アドレスｍ２からフラグデータｍ６までを第２受信レジスタ部２３に書き込む。また、ＦＣＳ計算・比較部２４では、伝送フレームに対し、フレーム検査シーケンス演算を行い、その結果が正常でなければこれを演算処理部１１に通知し、演算処理部１１では、マスタ局からの伝送フレームを正常に受信することができなかったとして、所定の対処を行う。
【００７０】
また、アドレス検出部２６では、第２受信レジスタ部２３に格納された伝送フレーム中の送信先アドレスｍ２を参照し、これが自局を特定するアドレスであることを認識したとき、送信部１４の送信回路３５に対し、起動指令を通知する。また、第２受信レジスタ部２３の伝送フレーム中の制御コマンドｍ３をもとに、制御コマンド検出部２７において、受信した伝送フレームが、同期データであるか、メッセージデータであるかが判定され、同期データであると判定されたときには、切り替え回路２８により、第３受信レジスタ部２５と第４受信レジスタ部２９とが接続されて、伝送データｍ４が第４受信レジスタ部２９に書き込まれ、メッセージデータであると判定されたときには、切り替え回路２８により、第３受信レジスタ２５と第５受信レジスタ部３０とが接続されて、第５受信レジスタ部３０に書き込まれる。
【００７１】
そして、演算処理部１１では、第４受信レジスタ部２９及び第５受信レジスタ部３０に書き込まれた伝送データｍ４を、所定のタイミングで参照し、第４受信レジスタ部２９に書き込まれた同期データをもとに、所定の制御処理を行うと共に、第５受信レジスタ部３０にメッセージデータが書き込まれている場合には、このメッセージデータに付加されている分割数に応じて、このメッセージデータが何分割されて送信されるかを判定する。
【００７２】
この場合、上述のようにメッセージデータが３分割して送信されるから、最初のメッセージデータに付加されている分割数情報に基づいて、このメッセージデータは３分割して送信されることを認識し、３送信周期が経過して、３分割したメッセージデータを全て受信したとき、これら３送信周期分のメッセージデータを組み合わせて分割して送信されたメッセージデータを一つのメッセージデータに復元する（復元手段）。これによって、スレーブ局では、マスタ局が送信したメッセージデータ全体を認識することができる。そして、このメッセージデータに基づいて所定の処理を行う。
【００７３】
また、各スレーブ局ＳＬ１〜ＳＬ４では、演算処理部１１において、マスタ局Ｍから自局宛の伝送フレームを受信するタイミングに応じて、マスタ局Ｍに送信すべき同期データを生成し、同期データ伝送用の送信レジスタ３１に書き込んでいる。
そして、同期データからなる伝送フレームを受信すると、これに応じて切り替え回路３３が動作して送信レジスタ３１と第１送信レジスタ３４を接続し、これによって、送信レジスタ３１の同期データが第１送信レジスタ３４に伝達され、制御コマンド付加部３５が受信部１３から通知された制御コマンドつまり同期データを制御コマンドとしてこれに付加し、この送信レジスタ３４に書き込まれた送信データ及び制御データに対し、アドレス挿入部３６によって、自局を特定するアドレスが付加され、これが第２送信レジスタ３７に書き込まれる。また、送信レジスタ３７に書き込まれたフレーム情報に対し、ＦＣＳ計算部３８によってフレーム検査シーケンス演算が行われ、その演算結果が第２送信レジスタ３７のフレーム情報に付加される。
【００７４】
そして、送信回路３９は第２送信レジスタ３７に格納されている、この受信した伝送フレームと同じデータ種である、フレーム情報を読み出し、フラグ挿入部４０によって、フラグデータｓ１及びｓ６を付加し、これを伝送フレームとして送信する。
これによって、マスタ局Ｍからの同期データに対する応答として、各スレーブ局ＳＬ１〜ＳＬ４では、同期データからなる伝送フレームを送信することになる。
【００７５】
なお、ここでは、スレーブ局では、マスタ局Ｍから同期データを受信したとき、この時点で既に送信レジスタ３１に格納されている同期データを送信するようになっている。つまり、スレーブ局では、マスタ局Ｍからの同期データに対し、送信周期が一つ遅れたタイミングで同期データを送信するようになっている。
一方、同期データと共にメッセージデータを受信したスレーブ局ＳＬ１では、制御コマンド検出部２７において、切り替え回路２８を切り替えてメッセージデータを第５受信レジスタ部３０に伝達すると共に、切り替え回路３３を切り替えて送信レジスタ３２と第１送信レジスタ３４とを接続し、送信レジスタ３２のメッセージデータを第１送信レジスタ３４に伝達する。つまり、送信部１５では、メッセージデータからなる伝送フレームを受信する以前に既に、送信レジスタ３２に格納されていたメッセージデータを第１送信レジスタ３４に伝達する。なお、演算処理部１１では、マスタ局Ｍから何れのメッセージデータを送信するかを指示されていない状態では、意味のない、ダミーの送信データを書き込む。したがって、マスタ局Ｍから３分割したメッセージデータの第１ブロックを受信した時点では、ダミーのメッセージデータが送信されることになる。
【００７６】
続いて、メッセージデータの第２ブロックを受信した時点でも、スレーブ局ＳＬ１では、送信すべきメッセージデータがないことから、ダミーの送信データを格納し、これが送信される。そして、第３のブロックを受信したときにもダミーの送信データが送信される。
つまり、図３に示すように、マスタ局Ｍがスレーブ局ＳＬ１に対して３分割したメッセージデータＭ−ＤＭを３周期にわたって送信しているときには、この応答としてスレーブ局ＳＬ１では、ダミーのメッセージデータＭ−ＤＳを送信することになる。
【００７７】
そして、マスタ局Ｍの受信部４３では、図６に示すように、バスＬ２から、各スレーブ局ＳＬ１〜ＳＬ４からの伝送フレームを受信するとこれを第１受信レジスタ部５１に取り込み、フラグ検出部５２でフラグデータｓ１を検出したならば、送信元アドレスｓ２〜フラグデータｓ６までを第２受信レジスタ部５３に格納する。また、ＦＣＳ計算・比較部５４では、この受信データに対し、フレーム検査シーケンス演算を行い、この演算結果と、伝送フレーム中のチェック用データｓ５とを比較し、これらが一致しないときには、演算処理部４１に対しＦＣＳエラーであることを通知する。演算処理部４１では、ＦＣＳエラー通知が行われたときには、この伝送データは無効であることを認識し所定の対処を行う。
【００７８】
一方、フレーム検査シーケンス演算の結果がチェック用データｓ５と一致した場合には、伝送が正常に行われたものと認識し、アドレス検出部５６において、送信元アドレスｓ２をもとに、この伝送フレームの送信元のスレーブ局を認識し、制御コマンドｓ３及び伝送データｓ４を、送信元アドレスｓ２で特定したスレーブ局からの伝送データとして、第３受信レジスタ部５５に書き込む。この第３受信レジスタ部５５の制御コマンドｓ３を参照し、制御コマンド検出部５７において、伝送データが同期データであるか、メッセージデータであるかを判断し、これに応じて、切り替え回路５８を切り替え、すなわち、同期データであるときには、第４受信レジスタ５９を選択して第３受信レジスタ部５５の伝送データを第４受信レジスタ部５９に書き込み、逆にメッセージデータであるときには、第３受信レジスタ部５５の伝送データを第５受信レジスタ６０に書き込む。
【００７９】
そして、演算処理部４１では、送信周期に応じて、所定のタイミングで、第４受信レジスタ５９及び第５受信レジスタ６０を参照し、第４受信レジスタ５９の同期データをもとに所定の処理を行う。また、スレーブ局ＳＬ１から送信されたメッセージデータは、第５受信レジスタ６０に伝達されるが、このメッセージデータはダミーであるから、演算処理部４１では処理を行わない。
【００８０】
以上が、マスタ局Ｍからスレーブ局ＳＬ１に、３分割したメッセージデータを伝送する際のマスタ局Ｍ及びスレーブ局ＳＬ１〜ＳＬ４の動作である。
この状態から、例えば、マスタ局Ｍが、スレーブ局ＳＬ１のトレースデータをロードアップする場合には、マスタ局Ｍでは、トレースデータ等をアップロードするための送信要求を行うためのメッセージデータを生成して、上記と同様にしてスレーブ局ＳＬ１宛に送信する。そして、次の送信周期で、スレーブ局ＳＬ１がアップロード情報からなるメッセージデータを送信するためのトリガとなるダミーのメッセージデータを送信する。そして、例えば、スレーブ局ＳＬ１から、アップロード情報の送信終了が通知されるまで、ダミーのメッセージデータを送信周期毎に送信する。
【００８１】
一方、スレーブ局ＳＬ１では、アップロード情報の送信要求のメッセージデータを受けると、この時点ではまだ指定された送信すべきメッセージデータの送信レジスタ３２への書き込みが終了していないから、まず、ダミーのメッセージデータを送信し、受信したメッセージデータを解読し、指定されたアップロード情報からなるメッセージデータを生成し、メッセージデータ伝送用の送信レジスタ３２に書き込む。そして、次に、マスタ局Ｍからダミーのメッセージデータを受信したとき、指定されたアップロード情報からなるメッセージデータを送信する。
【００８２】
このとき、トレースデータを一度に送信することができない場合には、複数回に分割して送信レジスタ３２に書き込む。そして、以後、マスタ局からダミーのメッセージデータを送信するタイミングで順次アップロード情報をマスタ局Ｍに送信し、指定されたアップロード情報を全て送信し終えたとき、アップロード情報の送信終了を通知するためのメッセージデータを送信する。
【００８３】
これによって、マスタ局Ｍでは、スレーブ局ＳＬ１から全てのメッセージデータを受信したことを認識し、ダミーのメッセージデータの送信を終了する。
以上の処理によって、スレーブ局ＳＬ１からマスタ局Ｍへのアップロード情報の伝送が終了する。
ここで、マスタ局Ｍは、所定の送信周期で、各スレーブ局宛に同期データを送信しその応答を受信するようにしている。したがって、各スレーブ局から同期データを受信した後は、次の送信周期が始まるまでの間は、バスＬ１及びＬ２は空き状態となる。前記マスタ局とスレーブ局との間でのメッセージデータの授受は、前記バスＬ１及びＬ２が空き状態となる期間を利用して行うようにしている。このため、本来授受される同期データの高速通信には、何ら影響を与えることなく、メッセージデータを送信することができる。
【００８４】
したがって、このように空き時間を利用してバスＬ１及びＬ２を利用してメッセージデータを送信することができるから、各スレーブ局におけるモーションコントロールを実行しながら、これと共に、各スレーブ局への制御定数のセットアップや、各スレーブ局で保持する情報の吸い上げ等を行うことができ、効率向上を図ることができると共に、バスＬ１、Ｌ２を有効に活用することができる。
【００８５】
また、このとき、バスＬ１及びＬ２を介して高速通信を行うことができるから、メッセージデータの授受に要する通信時間の短縮を図ることができる。
また、このとき、比較的長い送信データをメッセージデータとして送信する場合には、メッセージデータを分割して送信するようにし、且つ分割したメッセージデータからなる伝送フレームを送信する際に、同期データの伝送における空き時間内で送信可能な大きさに分割して送信するようにしている。したがって、メッセージデータを送信するに当たり、大容量のメッセージデータを伝送する場合であっても、同期データの伝送に影響を及ぼすことなく伝送することができる。
【００８６】
また、このとき、メッセージデータ用の送信レジスタを複数設け、比較的長い送信データであっても複数の送信レジスタにわたって一度に書き込みを行うようにしている。したがって、マスタ局Ｍの演算処理部４１では、複数の送信周期にわたって送信する必要のあるメッセージデータであっても、一度、送信レジスタへの書き込みを行えば、後は、タイミング発生回路７７側でメッセージデータを分割送信するから、演算処理部４１ではメッセージデータの書き込みを一度行うだけでよい。したがって、その分、演算処理部４１での処理を軽減することができ、これに伴って演算処理部４１での処理効率を向上させることができる。
【００８７】
なお、上記第１の実施の形態においては、スレーブ局ＳＬ１から、トレースデータ等をアップロードするときに、マスタ局Ｍから送信要求からなるメッセージデータをスレーブ局ＳＬ１に対して送信した後、スレーブ局ＳＬ１に対してダミーのメッセージデータを送信して、送信要求したアップロード情報をスレーブ局ＳＬ１から送信させるようにした場合について説明したが、これに限るものではなく、マスタ局Ｍからの送信要求を受けたスレーブ局ＳＬ１側での、送信用データの生成処理に伴う処理時間を考慮し、例えば、送信要求からなるメッセージデータをスレーブ局ＳＬ１に対して送信した後、前記処理時間を考慮した所定の送信周期後に、スレーブ局ＳＬ１に対してダミーのメッセージデータを送信するようにし、送信要求をうけてスレーブ局ＳＬ１側で送信要求に応じた送信データの送信レジスタ３２への書き込みが完了したと予測される時点で、再度ダミーのメッセージデータを送信するようにしてもよい。
【００８８】
また、このとき、スレーブ局ＳＬ１から複数に分割してトレースデータを送信する場合には、スレーブ局ＳＬ１側で、ロードアップ情報の送信終了通知を行わず、スレーブ局ＳＬ１側で分割した第１ブロックのメッセージデータに分割数を付加して送信し、マスタ局側でこの分割数に応じてダミーのメッセージデータの送信回数を調整するようにしてもよい。また、このとき、通知された分割数に応じて、演算処理部４１で、メッセージデータ用の送信レジスタ６６〜６８にダミーのメッセージデータを設定し、さらに、通知された分割数を、マスタ局側からのメッセージデータの分割数としてタイミング発生回路７７に通知することによって、タイミング発生回路７７において、順次ダミーのメッセージデータを送信管理を行うようにしてもよい。
【００８９】
なお、マスタ局Ｍとスレーブ局との間のメッセージデータを伝送する際の伝送手順、つまり例えば、マスタ局Ｍから何れかのスレーブ局に対してダウンロード情報を送信するときにマスタ局Ｍとスレーブ局との間でやりとりする情報の伝送手順、或いは、マスタ局Ｍが各スレーブ局からアップロード情報を受信するための伝送手順等は、上記に限らず、任意に設定することができる。
【００９０】
また、上記第１の実施の形態においては、マスタ局Ｍの送信部４５において、メッセージデータ伝送用の送信レジスタ６６〜６８を３つ設けた場合について説明したが、これに限らず、任意数の送信レジスタを設けることが可能であり、また、メッセージデータのデータ長が、同期データの送信の空き時間に一度に送信可能なデータ長である場合には、送信レジスタを１つだけ設けるようにしてもよいことはいうまでもない。
【００９１】
また、送信レジスタ６６〜６８に書き込みきれないメッセージデータを送信する場合には、上述のように、送信レジスタを増やすようにしてもよく、また、演算処理部４１側で、メッセージデータを送信レジスタ６６〜６８を一つの分割単位として、分割して書き込むようにし、送信レジスタ６６〜６８に格納されたメッセージデータの一部を送信し終えた後、この続きのメッセージデータを送信レジスタ６６〜６８に書き込み、同様にして送信するようにしてもよい。
【００９２】
次に、本発明の第２の実施の形態を説明する。
この第２の実施の形態は、上記第１の実施の形態においては、一回の送信周期間に、メッセージデータを分割したうちの１ブロックを送信するようにした場合について説明したが、この第２の実施の形態は、空き時間がある場合には、複数のブロックを送信するようにしたものである。
【００９３】
この第２の実施の形態におけるマスタ局Ｍの送信部４５は、図１０に示すように、図７に示す第１の実施の形態におけるマスタ局Ｍの送信部４５において、さらに、伝送時間演算部８０が追加されている。なお、上記第１の実施の形態と同一部には、同一符号を付与しその詳細な説明は省略する。
この第２の実施の形態におけるマスタ局Ｍの演算処理部４１は、予め起動時等に前記伝送時間演算部８０に対し、同期伝送を行う最大スレーブ局数、同期伝送を行う送信周期の設定時間及び、同期伝送バイト数を通知するようになっている。
【００９４】
そして、伝送時間演算部８０では、通知された同期伝送を行う最大スレーブ局数、同期伝送を行う送信周期の設定時間及び、同期伝送バイト数に基づいて、一回の送信周期期間において、メッセージデータを送信するために利用することの可能な空き時間を算出する。例えば、タクト同期用データのバイト数と、同期データのバイト数と最大スレーブ局数とを乗算した値とを加算して、送信すべきデータのバイト数の総和を算出し、これに、バスのビット数（例えば８ビット）／伝送速度〔ｂｐｓ〕を乗算して、送信すべきデータを送信し終えるのに要する所要時間を算出し、これを送信周期の設定時間から減算して空き時間Ｔｆｒｅｅを算出する。
【００９５】
さらに、メッセージデータを送信可能な送信レジスタの数をＸとし、この送信レジスタに格納可能なデータの全ビット長とを乗算した値を伝送速度〔ｂｐｓ〕で割り算した、送信レジスタの数Ｘに相当する伝送データを送信し終えるのに要する所要時間をＴａｌｌとし、所要時間Ｔａｌｌ＜空き時間Ｔｆｒｅｅを満足する送信レジスタの数Ｘを算出する。
【００９６】
なお、送信レジスタに格納可能なデータのビット長、つまり、分割されたメッセージデータの１ブロックのビット長は固定長とし、また、伝送速度も固定値とする。
例えば、モーションコントロールにおいては、送信周期設定時間は、１〔ｍｓ〕以上に設定されることが大きいから、送信周期設定時間を１〔ｍｓ〕、伝送速度を１６〔Ｍｂｐｓ〕、最大スレーブ局数を２０局、１伝送ブロック、つまり、各送信レジスタのビット長をそれぞれ５０バイトとすると、メッセージ伝送で使用することのできる空き時間Ｔｆｒｅｅは、次式（１）で表すことができる。
【００９７】
Ｔｆｒｅｅ＝１〔ｍｓ〕
−（５０バイト＋５０バイト×２０局）×８ビット／１６〔Ｍｂｐｓ〕
＝４７５〔μｓ〕 ……（１）
したがって、この空き時間がメッセージ伝送に利用することの可能な時間となる。
【００９８】
よって、この空き時間を満足し得る、伝送ブロック数Ｘを算出し、これをタイミング発生回路７７に通知する。
これを受けて、タイミング発生回路７７では、送信すべきメッセージデータがある場合には、一回の送信周期期間内に、伝送ブロック数Ｘに相当するメッセージデータを送信する。
【００９９】
つまり、図１１に示すように、上記第１の実施の形態と同様にして、タクト同期データ、同期データを送信した後、送信すべきメッセージデータがある場合には、ステップＳ２４からステップＳ２６ａに移行し、まず、メッセージデータ用の送信レジスタを切り替えた後、アドレス挿入部７３、コマンド付加部７０にこれを通知し、メッセージカウンタＣｍを“１”だけインクリメントし、さらに、送信回数カウンタＣｘを“１”だけインクリメントする。そして、起動指令を通知する（ステップＳ２８）。これにより、メッセージデータの第１のブロックが送信される。続いて、メッセージカウンタＣｍの値が、分割数と一致しないときには、ステップＳ３０からステップＳ３４に移行して、送信回数カウンタＣｘが伝送ブロック数Ｘと一致するかどうかを判定し、これらが一致しないときには、ステップＳ２６ａに戻り、メッセージ伝送用の送信レジスタを切り替え、上記と同様にして、メッセージデータの第２のブロックを送信する。再度、送信回数カウンタＣｘが、伝送ブロック数Ｘと一致しないときには、同様にして、次の送信レジスタに切り替え、第３のブロックを送信する。
【０１００】
したがって、以上の処理により、一つの送信周期期間内で、３ブロックからなるメッセージデータの送信が終了することになる。
そして、全てのメッセージデータの送信が終了し、メッセージカウンタＣｍが分割数に達すると、ステップＳ３０からステップＳ３２ａに移行し、レジスタカウンタＣｍ、メッセージフラグＦｍを零にリセットすると共に、演算処理部４１に対して、メッセージデータの送信が終了したことを通知する。さらに、送信回数カウンタＣｘを零にリセットした後、処理を終了する。
【０１０１】
一方、例えば３ブロックからなるメッセージデータのうち、２ブロックを送信した時点で、送信回数カウンタＣｘが伝送ブロック数Ｘと一致した場合には、ステップＳ３４からステップＳ３６に移行し、送信回数カウンタＣｘを零にリセットした後、処理を終了する。そして、次の送信周期では、メッセージフラグＦｍが“１”に設定されているから、ステップＳ２６ａに移行し、メッセージカウンタＣｍで特定される、次の送信レジスタに切り替えてこれを送信する。つまり、第３ブロックの送信が行われることになる。
【０１０２】
したがって、図１２に示すように、マスタ局から、タクト同期用データＤＢに続いて、各スレーブ局宛の同期データＤＭ１〜ＤＭ４を送信した後、同期データの送信に影響を与えない期間、メッセージデータの分割ブロックＭ−ＤＭが送信されこの場合、一つの送信周期期間内に３つの分割ブロックＭ−ＤＭが送信されることになる。したがって、上記第１の実施の形態と同等の作用効果を得ることができると共に、この場合、バスＬ１、Ｌ２の空き時間を最大限活用して、メッセージデータを送信するようにしているから、より伝送効率を向上させることができると共に、バスＬ１、Ｌ２をより有効に活用することができる。
【０１０３】
また、メッセージデータを送信するブロック数を、タクト同期用データ、各スレーブ局宛の同期データのデータ量に基づいて決定し、同期データの授受に対して確実に影響を与えないブロック数だけ伝送するようにしているから、メッセージデータの複数ブロックを送信することに起因して、同期データの授受に影響を及ぼすことはない。
【０１０４】
なお、上記各実施の形態において、定期送信データが同期データに対応し、メッセージデータが非定期送信データに対応し、図９及び図１１のステップＳ１６の処理が定期送信手段に対応し、図９のステップＳ２６〜Ｓ３２及び図１１のステップＳ２６ａ〜Ｓ３６の処理が非定期送信手段に対応し、図５の制御コマンド検出部２７がデータ種別判別手段に対応し、制御コマンド検出部２７及び切り替え回路３３が応答データ送信手段に対応し、図７及び図１０の送信レジスタ６６〜６８が分割手段に対応し、スレーブ局の演算処理部１１において、分割して伝送された所定数のメッセージデータの分割ブロックを受信したときにこれを復元する処理が復元手段に対応し、図１０の伝送時間演算部８０が空き時間予測手段に対応している。
【０１０５】
【発明の効果】
以上説明したように、本発明に係る通信システムによれば、所定の送信周期で定期送信データの授受を行う際に、その空き時間を利用して、定期送信データを送信するための伝送ラインを利用して非定期送信データを送信するようにしたから、非定期送信データを伝送するための伝送ラインを別途設けることなく、定期送信データと共に非定期送信データを伝送することができると共に、シリアル伝送ラインを有効に活用することができ、伝送効率を向上させることができる。
【０１０６】
特に、請求項３に係る通信システムによれば、この非定期送信データを、分割手段によって一つの送信周期期間内の空き時間で送信可能なデータ長に分割し、非定期送信データを送信する際には、分割送信手段により分割ブロック単位で複数の送信周期にわたって送信し、スレーブ局側では、分割して送信された複数の分割ブロックを復元するようにしたから、送信すべき非定期送信データが、一つの送信周期期間内で送信しきれないデータ長である場合でも、定期送信データの送信に影響を及ぼすことなく送信することができる。
【０１０７】
また、請求項４に係る通信システムによれば、空き時間予測手段によって送信周期期間内の空き時間を予測し、予測された空き時間に応じて非定周期送信データを分割するようにしたから、空き時間をより有効に活用することができる。
また、請求項５に係る通信システムによれば、非定周期送信データを予め設定された容量の複数の記憶領域に分割して格納し、一つの送信周期期間内に一つの記憶領域に格納されたデータを送信するようにしたから、前記記憶領域の容量を空き時間に応じて設定することによって、非定周期送信データを、一つの送信周期期間内で送信可能なデータ長に容易に分割することができる。
【０１０８】
また、請求項６に係る通信システムによれば、非定周期送信データを予め設定された容量の複数の記憶領域に分割して格納し、空き時間予測手段で予測された空き時間内にデータ送信可能な記憶領域の個数を推定し、一の送信周期期間内に、推定した個数分の記憶領域に格納されたデータを送信するようにしたから、非定周期送信データを、空き時間内で送信可能なデータ長に容易に分割することができる。
【図面の簡単な説明】
【図１】本発明を適用した通信システムの一例を示すシステム構成図である。
【図２】第１の実施の形態の動作説明に供するタイミングチャートである。
【図３】第１の実施の形態の動作説明に供するタイミングチャートである。
【図４】マスタ局及びスレーブ局との間で授受される伝送フレームのフォーマットの一例である。
【図５】第１の実施の形態におけるスレーブ局の構成を示すブロック図の一例である。
【図６】第１の実施の形態におけるマスタ局の受信部の構成を示すブロック図の一例である。
【図７】第１の実施の形態におけるマスタ局の送信部の構成を示すブロック図の一例である。
【図８】第１の実施の形態におけるマスタ局の演算処理部のメッセージデータの書き込み処理の一例を示すフローチャートである。
【図９】第１の実施の形態におけるマスタ局のタイミング発生回路におけるデータ送信時の処理の一例を示すフローチャートである。
【図１０】第２の実施の形態におけるマスタ局の送信部の構成を示すブロック図の一例である。
【図１１】第２の実施の形態におけるマスタ局のタイミング発生回路におけるデータ送信時の処理の一例を示すフローチャートである。
【図１２】第２の実施の形態の動作説明に供するタイミングチャートである。
【図１３】従来の伝送フレームの伝送手順を説明するためのタイミングチャートである。
【符号の説明】
１１、４１演算処理部
１３、４３受信部
１５、４５送信部
２６、５６アドレス検出部
２８、３３、６９切り替え回路
３１、３２送信レジスタ
３９、７５送信回路
６１タクト同期用送信レジスタ
６２〜６５同期データ伝送用送信レジスタ
６６〜６８メッセージデータ伝送用送信レジスタ
３５、７０コマンド付加部
７７タイミング発生回路
８０伝送時間演算部
Ｍマスタ局
Ｓ１〜Ｓ４スレーブ局[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention connects a plurality of slave stations including a servo amplifier control device or a spindle amplifier control device that performs servo motor control and spindle motor control, and a master station including a numerical control device by a serial transmission line. And a communication system for performing data transmission between the two.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a communication system including a plurality of slave stations and a master station controlling the slave stations, for example, the slave station and the master station are connected by a bus line for a half-duplex serial transmission. There has been proposed a communication system for performing the above. In this communication system, the slave station that has received the message from the master station switches the bus line from reception to transmission after completion of frame reception, and performs transmission from the slave station.
[0003]
That is, as shown in FIG. 13, when the first slave station SL1 receives a frame from the master station M, the first slave station SL1 switches the bus line from reception to transmission, and transmits the frame to the master station M. Next, when the master station M transmits a frame to the second slave station SL2 and the second slave station SL2 receives the frame, the second slave station SL2 changes the bus line from reception to transmission. Switching and transmitting the frame to the master station M. When each of the slave stations SL1 to SL4 performs this operation, communication between the master station M and the slave stations SL1 to SL4 can be performed without collision between frames.
[0004]
However, when communication is performed by switching the bus line between reception and transmission as described above, a dead time Δt associated with switching between reception and transmission occurs as shown in FIG. In addition, frame reception and transmission cannot be performed simultaneously.
On the other hand, for example, a method has been proposed in which a master station and a slave station are connected by a full-duplex serial transmission line (for example, see Japanese Patent Application Laid-Open No. 11-17712).
In this case, the transmission and reception of the frame can be performed simultaneously, that is, the slave station can transmit the frame to the master station even while the master station is transmitting the frame to the slave station. And transmission time can be shortened.
[0005]
For example, in a numerical control system including a servo motor control, a servo amplifier control device for performing a spindle motor control, a plurality of slave stations including a spindle amplifier control device, and a master station including a numerical control device, By configuring such a communication system, high-speed synchronous communication is enabled, and motion control such as positioning of a servo motor axis can be appropriately performed.
[0006]
[Patent Document 1]
JP-A-11-17712
[0007]
[Problems to be solved by the invention]
However, in the numerical control system as described above, it is necessary to synchronously transmit the data for servo axis positioning control between the master station and the plurality of slave stations at a high speed. For this reason, other than the positioning control data transmission, for example, when taking out maintenance data from the slave station, or when setting up various control constants in the slave station, for example, the servo amplifier and various controls as the slave station are used. A personal computer for data exchange is directly connected to the apparatus separately, and the personal computer and the slave station are connected by, for example, RS232C communication.
[0008]
However, with the recent advancement of functions, the need to perform individual transmission to each slave, that is, message transmission while performing motion control, has been increasing. Communication using a high-speed serial bus for positioning is also used. Was desired. Therefore, the present invention has been made in view of the above-mentioned conventional unresolved problems, and a message is individually transmitted to each slave station using a communication line for synchronous transmission between each slave station and the master station. It is an object of the present invention to provide a communication system capable of performing transmission.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a communication system according to claim 1 of the present invention includes a master station and a slave station connected to the master station by a full-duplex serial transmission line, wherein the master station and the slave station are connected to each other. In a communication system configured to perform transmission and reception of periodic transmission data at a predetermined transmission cycle with a station, idle time during which transmission and reception of the periodic transmission data is not performed within a transmission cycle period specified by the transmission cycle Further, non-periodic transmission data that does not need to be transmitted periodically between the master station and the slave station is transmitted and received using the serial transmission line.
[0010]
The communication system according to claim 2 includes a master station and a slave station connected to the master station by a full-duplex serial transmission line. The slave station transmits data addressed to the own station from the master station. In a communication system configured to transmit data to the master station when received, the master station transmits the periodic transmission data to the slave station in the transmission cycle, and the transmission cycle Non-periodic transmission of non-periodic transmission data that does not need to be transmitted periodically using the serial transmission line to the slave station during idle time during which the transmission of the periodic transmission data is not performed within the transmission cycle period specified by Transmitting means, wherein the slave station determines whether a data type of data received from the master station is the regular transmission data or the irregular transmission data. Data type discriminating means, and data type specified by the data type discriminating means among the regular transmission data and the irregular transmission data to be transmitted to the master station when data is received from the master station. Response data transmitting means for transmitting the same type of data to the master station.
[0011]
In the communication system according to claim 3, in the communication system according to claim 2, the irregular transmission means of the master station transmits the irregular transmission data to be transmitted within the idle time. A plurality of transmission units for transmitting the divided blocks of the irregular transmission data divided by the division unit over a plurality of transmission periods in units of the divided blocks. Restoring means for restoring the original irregular transmission data from the plurality of divided blocks transmitted over the same period.
[0012]
Further, in the communication system according to claim 4, in the communication system according to claim 3, the irregular transmission means of the master station includes a vacant time prediction means for predicting the vacant time, and the divided transmission means The non-periodic transmission data is divided according to the free time predicted by the free time predicting means.
[0013]
In the communication system according to a fifth aspect, in the communication system according to the third aspect, the divided transmission unit stores the non-periodic transmission data in a plurality of storage areas having a predetermined capacity. Then, data stored in one storage area is transmitted within one transmission cycle period.
In a communication system according to a sixth aspect of the present invention, in the communication system according to the fourth aspect, the divided transmission unit stores the non-periodic transmission data in a plurality of storage areas having a predetermined capacity. Then, based on the free time predicted by the free time prediction means and the capacity of the storage area, the number of the storage areas that can transmit data within the free time is estimated, and within one transmission cycle period, In addition, data stored in the estimated number of storage areas is transmitted.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described.
FIG. 1 is a schematic configuration diagram showing a configuration of a communication system to which the first embodiment of the present invention has been applied.
In FIG. 1, M is a master station composed of, for example, an NC controller, and S1 to S4 are slave stations composed of a servo amplifier controller, a spindle amplifier controller, and the like. The stations SL1 to SL4 are connected in a multidrop manner via full-duplex serial buses L1 and L2.
[0015]
Here, the case where four slave stations SL1 to SL4 are connected is described, but the present invention is not limited to this, and an arbitrary number of slave stations can be connected.
Then, the master station M performs data transmission with each of the slave stations SL1 to SL4 at a predetermined transmission cycle set in advance. As shown in FIG. Tact synchronization data for synchronization is transmitted by broadcast transmission to each slave station in each transmission cycle. The arithmetic processing unit (CPU) of each slave station that has received the tact synchronization data takes in the synchronization data received earlier at the time of receiving the tact synchronization data, and performs processing on the control target based on the synchronization data. It has become. In other words, since the timings at which the slave stations SL1 to SL4 receive the synchronization data from the master station are different, the arithmetic processing units of the slave stations SL1 to SL4 perform processing on the synchronization data with respect to the point in time when the tact synchronization data is received. By performing control, synchronization is achieved between the slave stations SL1 to SL4.
[0016]
Further, the master station M transmits information such as control information for each slave station to control its control target as synchronization data to each slave station in each transmission cycle. Each slave station that has received the synchronization data transmits the control status of the control target of the slave station or its monitor information to the master station M as synchronization data as a response.
[0017]
In other words, as shown in FIG. 2A, the master station M first transmits the tact synchronization data DB by broadcast for each transmission cycle, and then transmits the synchronization data DM1 to the slave station SL1, for example. The synchronization data DS1 is received as a response from the slave station SL1 that has received the synchronization data DM1, the synchronization data DM2 is transmitted to the slave station SL2, and the synchronization data DS2 is transmitted as a response to the synchronization data DM2. Then, the synchronization data DM3 is transmitted to the slave station SL3, and so on, the synchronization data is sequentially transmitted to each slave station, and this response is received.
[0018]
Then, by performing this process for each transmission cycle, control information and the like are transmitted to each slave station for each transmission cycle, as shown in FIG. Control status information and the like of each control target are received.
In this communication system, as shown in FIG. 3, tact synchronization data and synchronization data are further transmitted to each slave station within one transmission cycle period from the start of the transmission cycle to the start of the next transmission cycle. In the idle time after the transmission, the information individually required by each slave station that does not need to be synchronized between the slave stations or the information individually required by the master station as information of each slave station is transmitted to the message data M- DM and M-DS are transmitted and received between the master station M and the slave stations SL1 to SL4. In FIG. 3, M-DM represents message data transmitted from the master station M to any slave station, and M-DS represents message data from the slave station that has received the message data M-DM from the master station M. This represents message data transmitted to the master station M.
[0019]
FIG. 4 shows an example of the format of a transmission frame transmitted between the master station M and the slave stations SL1 to SL4. The transmission frame from the master station M to the slave stations SL1 to SL4 is shown in FIG. As shown in FIG. 4A, flag data m1 indicating the start of a frame, destination address m2 indicating a destination of a frame, control command m3 indicating a data type, transmission data m4, check data m5 for a frame inspection sequence , And flag data m6 indicating the end of the frame. The data type of the control command m3 includes tact synchronization data transmitted to each slave station for synchronization between slave stations, synchronization data synchronously transmitted to each slave station, and individual data. There is message data transmitted to the slave station.
[0020]
As shown in FIG. 4B, a transmission frame from the slave station to the master station has the same transmission as the flag data s1 indicating the start of the frame, the transmission source address s2 indicating the transmission source of the frame, and the control command m3. It is composed of a control command s3 representing the data type of the frame, transmission data s4, check data s5 for the frame inspection sequence, and flag data s6 representing the end of the frame. In the transmission frame, information may not be set for the transmission data m4 and s4.
[0021]
FIG. 5 is a block diagram showing a configuration of the slave station. Since each slave station has the same configuration, the slave station SL1 will be described here.
As shown in FIG. 5, the slave station SL1 receives a transmission frame from one bus line L1 of the full-duplex serial bus, and transmits data information in the transmission frame to the arithmetic processing unit (CPU) 11. The transmission unit 15 includes a reception unit 13 and a transmission unit 15 that generates a transmission frame based on transmission data to be transmitted to the slave station set by the arithmetic processing unit 11 and transmits the transmission frame to the other bus line L2.
[0022]
The arithmetic processing unit (CPU) 11 controls various devices based on control information such as a position command or a speed command of various devices (not shown) controlled by the own station, which is notified from the master station M. At the same time, monitor information such as position information and speed information of these various devices is collected at a preset cycle to generate transmission data, which is output to the transmission unit 15.
[0023]
As shown in FIG. 5, the receiving unit 13 indicates the start of a transmission frame from a first reception register unit 21 that captures a transmission frame from the bus line L1 and a transmission frame captured by the first reception register unit 21. A flag detection unit 22 for detecting flag data m1, and when the flag detection unit 22 detects the flag data m1, from the transmission address of the transmission frame of the first reception register unit 21, the frame inspection sequence check data The second reception register unit 23 that sequentially captures m5, and the destination address m2, the control command m3, and the transmission data m4 in the transmission frame of the first reception register unit 21 perform a frame check sequence operation such as a CRC check. When the result of the operation is compared with the check data m5 of the transmission frame and an abnormality is detected, With reference to the FCS calculation / comparison unit 24 notifying the arithmetic processing unit 11 and the destination address m2 of the transmission frame fetched by the second reception register unit 23, it is determined whether or not this is the address of the own station. When it is confirmed that the transmission destination address m2 is the address of the own station, the transmission data m4 and the control command m3 are written into the third reception register unit 25 from the transmission frame of the second reception register unit 23, and Referring to the address detection unit 26 for notifying the transmission unit 15 of a start command and the control command m3 written in the third reception register unit 25, whether the data is tact synchronization data or synchronization data is determined. , A control command detection unit 27 that determines whether the data is message data, and a switching circuit 28 controlled by the control command detection unit 27. A fourth reception register section 29 and the fifth reception register section 30, and a.
[0024]
The control command detection unit 27 refers to the control command m3, and when the control command m3 is data for tact synchronization, controls the switching circuit 28 to connect the third reception register unit 25 to the arithmetic processing unit (CPU) 11. Then, it notifies the arithmetic processing unit 11 that the tact synchronization data has been received. When the control command m3 is synchronous data, the third reception register unit 25 and the fourth reception register unit 29 are connected. When the control command m3 is message data, the third reception register unit 25 and the fifth register Unit 30 is connected. Further, it notifies the later-described control command adding unit 35 of the transmitting unit 15 whether the received transmission frame is synchronous data or message data. Also, it controls a later-described switching circuit 33 of the transmitting unit 15.
[0025]
Then, the arithmetic processing unit 11 recognizes the time point at which the tact synchronization data is received as the start time point of the synchronization data transmission cycle of the synchronization control, refers to the fourth reception register unit 29 and the fifth reception register unit 30, and The transmission data m4 of the fourth reception register unit 29 is taken in as synchronization data from the master station M, and a predetermined process is performed based on the data. If the transmission data m4 of the fifth reception register section 30 has been changed, the transmission data m4 is read as message data, and a predetermined process is executed in accordance with the content, and the message data is held on the slave station side. In the case of an information transmission request, transmission data composed of the designated information is generated, and if necessary, the transmission data is divided and written into the transmission register 32. When receiving the divided message data from the master station, dummy message data is transmitted to the master station M by writing meaningless transmission data into the transmission register 32 or writing empty data. It has become.
[0026]
On the other hand, the transmission unit 15 includes a transmission register 31 for writing transmission data to be transmitted as synchronization data to the master station M, a transmission register 32 for writing transmission data to be transmitted as message data, and the transmission registers 31 and 32. And a switching circuit 33 for selectively connecting the first transmission register 34 to the first transmission register 34, and transmitting the same data type as the control command m3 of the received transmission frame notified from the control command detection unit 27 to the transmission register. A control command adding unit 35 for adding a control command s3 to the transmission data as the transmission data s4 written in 31, and an address of the own station as a transmission source address s2 to the control command s3 and the transmission data s4. Insertion unit 3 which writes as frame information into second transmission register 37 A FCS calculation unit 38 that performs a frame check sequence calculation such as a CRC check on the frame information written to the second transmission register 37 and adds the calculation result to the frame information as check data s5; 2. A flag insertion unit 40 for adding flag data s1 and s6 to the frame information read from the transmission register 37 is provided.
[0027]
The switching circuit 33 is controlled by the control command detecting unit 27 of the receiving unit 13. When the control command m3 of the received transmission frame is synchronous data, the control command detecting unit 27 transmits the synchronous data transmission signal. The register 31 is connected to the first transmission register 34, and when the control command m3 is message data, the transmission register 32 for transmitting message data is connected to the first transmission register 34.
[0028]
Further, when the transmission circuit 39 is notified of the activation command from the reception unit 13, the transmission circuit 39 is selected by the switching circuit 33 in accordance with the control command of the received frame which has triggered the notification of the activation command. After the transmission data S4 composed of synchronization data or message data and the frame information composed of the corresponding control command s3 and the source address s2 of the own station are stored in the second transmission register 37, the second transmission register 37, the frame information is read out and transmitted to the bus line L2 in order from the flag data s1 as a transmission frame including the flag data s1, the transmission source address s2, the control command s3, the transmission data s4, the check data s5, and the flag data s6. I do.
[0029]
That is, if the control command of the transmission frame received by the reception unit 13 is the synchronization data, the transmission unit 15 transmits the transmission frame including the synchronization data. If the control command is the message data, the transmission unit 15 transmits the transmission frame including the message data. For example, a transmission frame including data of the same data type as the data type specified by the control command of the received transmission frame is generated and transmitted. When the transmission unit 15 receives a transmission frame, it transmits transmission data already written in the transmission register 31 or 32 as a transmission frame.
[0030]
FIG. 6 is a block diagram illustrating a configuration of the receiving unit 43 of the master station M.
Note that, similarly to the slave station, the master station M also generates a transmission frame based on the transmission data set by the reception unit 43 that receives the transmission frame from the slave station and the arithmetic processing unit 41, and transmits the transmission frame. And a transmitting unit 45 that performs the transmission.
[0031]
As shown in FIG. 6, the reception unit 43 includes a first reception register unit 51 that captures a transmission frame from the bus line L2, and flag data that indicates the start of the transmission frame from the transmission frame captured by the first reception register unit 51. A flag detection unit 52 for detecting s1 and a second frame for capturing the transmission frame of the first reception register unit 51 by using the flag data s1 to s6 as one transmission frame when the flag data s1 is detected by the flag detection unit 52. A frame inspection sequence operation is performed on the transmission frame of the reception register unit 53 and the first reception register unit 51, and the operation result is compared with the check data s5 of the transmission frame. FCS calculation / comparison unit 54 that notifies unit 41 and transmission frame captured by second reception register unit 53 An address detection unit that refers to the transmission source address s2, recognizes the transmission source slave station, and writes the transmission data s4 into the third reception register unit 55 from among the transmission frames captured by the second reception register unit 53. 56, a control command detection unit 57 that determines whether the data is synchronous data or message data by referring to the control command m3 written in the third reception register unit 55, and a control unit command detection unit 57 A switching circuit 58, a fourth receiving register unit 59, and a fifth receiving register unit 60, which are controlled by the control circuit.
[0032]
The control command detection unit 57 refers to the control command m3, and when the control command m3 is synchronous data, controls the switching circuit 58 to connect the third reception register unit 55 and the fourth reception register unit 59; When the data is message data, the third reception register unit 55 and the fifth reception register unit 60 are connected.
Then, the arithmetic processing section 41 refers to the fourth reception register section 59 at a predetermined cycle, and, when message data is transmitted to any of the slave stations, performs fifth processing at a predetermined timing as necessary. With reference to the reception register section 60, the transmission data s4 written in each is processed as reception data from the master station M.
[0033]
On the other hand, as shown in FIG. 7, the transmission unit 45 includes, by the arithmetic processing unit 41, transmission registers 61 to 68 in which transmission data to be transmitted to the slave station is written, one of the transmission registers 61 to 68, A switching circuit 69 for selectively connecting a first transmission register 71 to be described later; transmission data written in the first transmission register 71 as transmission data m4; A command adding unit 70 for adding a control command m4 indicating whether the data is synchronization data, synchronization data or message data; and a transmission destination m4 and the control command m3 written in the first transmission register 71. An address specifying the slave station is added as a destination address m2, and this is used as frame information in the second transmission register m2. An address insertion unit 73 for writing to the data 72, a FCS calculation unit 74 for performing a frame check sequence operation on the frame information written to the second transmission register 73, and adding the operation result to the frame information as check data m5; When the transmission circuit 75 reads the frame information of the second transmission register 72, the flag insertion unit 76 for adding the flag data m1 and m6 to the frame information, and the transmission circuit when the arithmetic processing unit 41 notifies the end of transmission data writing. And a timing generation circuit 77 for notifying the start command to the start command.
[0034]
When the start command is notified from the timing generation circuit 77, the transmission circuit 75 reads out the frame information of the second transmission register 72 using this as a trigger, and reads the flag data m1, the source address m2, the control command m3, The transmission data m4, the check data m5, and the flag data m6 are transmitted as one transmission frame to the bus line L1 in order from the flag data m1.
[0035]
In addition, the timing generation circuit 77 notifies the end of transmission data writing from the arithmetic processing unit 41, the maximum number of slave stations that perform synchronous transmission from the master station M, the presence or absence of message data, and the presence of message data. Inputs the notification of the completion of writing of the message data, the slave station of the transmission destination, and the number of divisions of the message data, switches the switching circuit 69 based on these information, and sequentially updates the transmission data m4. In addition to the switching of the switching circuit 69, information that can identify whether the transmission registers 61 to 68 at the switching destination are for tact synchronization, for synchronization data, or for message transmission, for example, The identification information and the like for identifying the transmission register are output to the command adding unit 70.
[0036]
The command adding unit 70 determines a control command based on the identification information and adds the control command to the transmission data m4 of the first transmission register 71. Also, transmission status information such as the presence or absence of a transmission error is notified to the arithmetic processing unit 41 as necessary, and the arithmetic processing unit 41 performs measures such as performing retransmission processing based on the transmission status information. It has become.
[0037]
The transmission register 61 among the transmission registers 61 to 68 is a transmission register for writing tact synchronization data. The transmission registers 62 to 64 are transmission registers for writing synchronous data addressed to the slave station, and correspond one-to-one with the slave station. The transmission registers 66 to 68 are transmission registers for writing message data. Here, since the message data is divided into three and transmitted, three transmission registers for the message data are provided. The message data transmission registers 66 to 68 are set to consecutive addresses, and are automatically divided into these three transmission registers by writing the message data to the transmission registers 66 to 68. It is to be written. The capacity of the transmission registers 66 to 68 does not affect the transmission and reception of synchronous data when a transmission frame composed of transmission data written in each of the transmission registers 66 to 68 is formed and transmitted. The capacity is set so that transmission is possible.
[0038]
The arithmetic processing unit 41 performs a control operation for a control device controlled by each slave station based on monitor information and the like notified by a transmission frame from each slave station, and based on the operation result, Control information such as a position command or a speed command is generated at predetermined cycles as synchronous data, and is written into transmission registers 62 to 65 corresponding to the slave station of the transmission destination. Further, it generates tact synchronization data for synchronizing the synchronous transmission between the slave stations, and writes the data in the transmission register 61. In addition, message data that does not need to be transmitted synchronously between slave stations, that is, message data for performing, for example, uploading of trace data and fault state data, or download of control constants, etc., held in the slave station. Is written to the transmission registers 66 to 68. At this time, when transmitting the message data to the slave station in order to download the control constants, for example, the arithmetic processing unit 41 receives the data length of the message data to be transmitted from the master station M and receives the data from each slave station. According to the length of the message data to be transmitted, the message data is divided into a maximum of three and transmitted. That is, the message data to be transmitted is divided into the transmission registers 66 to 68 and set to a writable length.
[0039]
When receiving message data from any of the slave stations, after transmitting message data including a message data transmission request to the slave station, the message data as a response to the transmitted message data is transmitted to the slave station. Transmits dummy message data serving as a trigger for transmitting message data to the slave station. Here, as transmission data of the dummy message data, meaningless data or empty data is transmitted. When receiving data that cannot be stored in the transmission register 32 of the slave station at one time, such as trace data, from the slave station, that is, when the data is divided into a plurality of pieces and transmitted, all the predetermined data is transmitted. Until it is received, dummy message data is transmitted.
[0040]
The capacity of the transmission registers 66 to 68 is determined in such a manner that, when a transmission frame including the message data stored in the transmission registers 66 to 68 is generated in units of transmission registers, the message transmission data stored in one transmission register is generated. Is transmitted during an idle time within one transmission cycle period, the capacity is set to a value that allows transmission and reception of transmission frames within one transmission cycle period.
[0041]
When the data has been written to the transmission registers 61 to 68 in this manner, the arithmetic processing unit 41 notifies the timing generation circuit 77 of the end of the transmission data writing and performs synchronous transmission. The total number of slave stations (four in this case, S1 to S4) is notified. Further, when the writing of the message data is performed, the completion of the writing of the message data is notified to the timing generation circuit 77, and the slave station to which the message data is to be transmitted, and further, the message data is divided into several parts, The timing generation circuit 77 is notified of the number of divisions of the message data indicating whether the data has been written to the transmission register.
[0042]
Next, the operation of the first embodiment will be described.
The master station M transmits a transmission frame including synchronization data such as control information such as a position command or a speed command to each of the slave stations SL1 to SL4 at a preset cycle. When the synchronization data is received, the transmission frame including the synchronization data such as the monitor information such as the position information or the speed information of various devices controlled by the own station is generated based on the control information from the master station M by using this as a trigger. Send to Then, the master station M recognizes the control status of each of the slave stations SL1 to SL4 based on the received monitor information, performs a control calculation based on this, and generates the control information.
[0043]
The transmission data of the transmission frame from the master station and the transmission data of the transmission frame from the slave station do not necessarily need to be updated or set every period. For example, the transmission data m4 and s4 may not be set. . That is, for example, when the master station M needs to collect monitor information of various control devices in a shorter cycle than the control calculation cycle of various devices, the transmission data is set from the master station M. Instead, the transmission frame may be transmitted formally.
[0044]
Then, the master station M generates tact synchronization data and synchronization data destined for each slave station in accordance with a predetermined transmission cycle, and generates message data destined for the slave station as necessary. The data writing process shown in the drawing is executed at a predetermined cycle, and the tact synchronization data and the synchronization data addressed to each slave station are written into the tact synchronization transmission register 61 and the synchronization data transmission transmission registers 62 to 65, respectively, and the message data is written. Write to transmission registers 66-68.
[0045]
Specifically, first, in step S1, the tact synchronization data and the synchronization data addressed to the slave station are written in the tact synchronization transmission register 61 and the synchronization data transmission transmission registers 62 to 65, respectively. Next, the process proceeds to step S2, where it is determined whether or not the writable flag Fw is Fw = 0. If not, the process proceeds to step S3 and the timing generation circuit 77 notifies the end of message data transmission. If an end notification has been issued, the process proceeds to step S4, where the writable flag Fw is set to "0", and then to step S5. If the end notification has not been issued in step S3, The process directly proceeds to step S7 described below.
[0046]
In step S5, it is determined whether there is message data to be transmitted. If there is no message data to be transmitted, the process directly proceeds to step S7 described below. On the other hand, when there is message data to be transmitted, the process proceeds to step S6, and the message data to be transmitted is written into the transmission register 66, for example. As a result, if the message data to be transmitted cannot be completely written in the transmission register 66, the writing is sequentially performed in the order of the transmission registers 67 and 68. Also, as a result of this writing, the number of transmission registers divided into which the writing has been performed is added to the head of the message data. Then, when the writing of the message data is completed, the writable flag is set to Fw = 1, and then the process proceeds to step S7.
[0047]
In this step S7, the completion of the writing of the transmission data to each transmission register is notified to the timing generation circuit 77, and when the message data is newly written, it is determined that there is message data, and the presence / absence of the message data is determined. The message is notified to the generation circuit 77, and if there is message data, the transmission destination of the message data and the number of divisions indicating the number of transmission registers into which the message data is divided and stored are notified. Then, the data writing process ends.
[0048]
The number of divisions of the message data is detected based on, for example, the data length of the message data to be transmitted and the capacities of the transmission registers 66 to 68.
In addition, at the time of start-up or the like, the timing generation circuit 77 is notified of the number of slave stations that exchange transmission frames with the master station M as the maximum number of slave stations.
[0049]
On the other hand, the timing generation circuit 77 recognizes the maximum number of slave stations based on the maximum number of slave stations notified from the arithmetic processing unit 41, and switches the transmission register according to the maximum number of slave stations. That is, when the maximum number of slave stations is notified as “4”, for example, four transmission registers for writing synchronous data to each slave station are used. Recognize that switching is performed up to. For example, when the notification is made as “2”, the transmission registers 64 and 65 are not switched and the transmission registers 62 and 63 are switched. Here, switching is performed in the order of 63, 64, and 65 in order from the transmission register 62. However, the switching is not limited to this, and switching can be performed in any order.
[0050]
When the timing generation circuit 77 receives the transmission data write completion notification from the arithmetic processing unit 41 as shown in the flowchart of FIG. 9, the process proceeds from step S11 to step S12. If it is notified that there is data, the process proceeds to step S13, sets the message flag Fm to Fm = 1, and then proceeds to step S14. On the other hand, when it is notified that there is no message data, the process directly proceeds to step S14.
[0051]
In this step S14, a transmission process of the tact synchronization data is executed. Specifically, the switching circuit 69 is controlled to make the transmission register 71 communicate with the transmission register 61 for tact synchronization. Further, it notifies the address insertion unit 73 and the command addition unit 70 that the transmission register 61 for tact synchronization has been selected.
As a result, the tact synchronization data of the transmission register 61 is written into the first transmission register 71, and the tact synchronization data corresponding to the transmission register 61 is transmitted to the transmission data by the command adding unit 70 as a control command m3. That is, the address insertion unit 73 adds an address for broadcast transmission.
[0052]
Further, a frame inspection sequence operation is performed by the FCS calculation unit 74, and the address of the master station M and the result of the frame inspection sequence operation are added to the transmission data and stored in the second transmission register 72 as frame information.
Then, the timing generation circuit 77 outputs a start-up command to the transmission circuit 75 at the timing when the next transmission cycle starts according to a preset transmission cycle, and the transmission circuit 75 stores the start command in the second transmission register 72. The read frame information is read out, and the frame information with the flag data m1 and m6 added at the beginning and end thereof is output to the bus L1 by the flag insertion unit 76 as a transmission frame. As a result, the tact synchronization data is transmitted to each of the slave stations SL1 to SL4 by broadcast transmission.
[0053]
Then, when the transmission of the tact synchronization data is completed, the timing generation circuit 77 proceeds to step S16 to perform a transmission process of the synchronization data. That is, first, the switching circuit 69 is operated to communicate the first transmission register 71 and the transmission register 62, and the transmission data of the transmission register 62 is transferred to the first transmission register 71. On the other hand, the address insertion unit 73 adds the address of the slave station corresponding to the transmission register 62, that is, the address of the slave station SL1, and the command addition unit 70 controls the transmission command corresponding to the transmission register 62, that is, the synchronization data. And frame information, flag information, and the like. Then, the timing generation circuit 77 notifies a start command to the transmission circuit 75 at a predetermined timing in accordance with a preset transmission timing of the synchronization data, and in response to this, transmits a transmission frame composed of synchronization data addressed to the slave station SL1. When the transmission circuit 75 transmits the data to the bus L1, the synchronous data destined for the slave station SL1 written in the transmission register 62 is transmitted to the slave station SL1.
[0054]
Then, the timing generation circuit 77 switches the switching circuit 69 so that the transmission register 63 and the first transmission register 71 communicate with each other, and notifies the address insertion unit 73 and the command addition unit 70 that the transmission register 63 has been selected. Then, in the same manner as described above, a transmission frame addressed to the slave station SL2 written in the transmission register 63 is generated, and transmitted to the bus L1 to transmit the transmission frame to the slave station SL2 written in the transmission register 63. The synchronous data addressed to the slave station SL2 is transmitted to the slave station SL2.
[0055]
This process is repeated, and the switching circuit 69 sequentially switches the connection destination of the first transmission register 71 to the transmission registers 64 and 65, thereby sequentially transmitting synchronous data to the slave stations SL3 and SL4.
Then, when the transmission frames are transmitted to the number of slave stations designated as the maximum number of slaves, the transmission processing of the synchronization data ends, and the process proceeds to step S24.
[0056]
In this step S24, it is determined whether or not the message flag is Fm = 1, that is, whether or not there is message data to be transmitted. At this time, when Fm = 0, it is determined that there is no message data to be transmitted, it is determined that data transmission in one transmission cycle has been completed, and the process is terminated.
On the other hand, if the message flag is Fm = 1 and it is determined that there is message data to be transmitted, the process proceeds to step S26, and the message counter Cm is incremented by "1". Then, the switching circuit 69 is controlled so as to select a transmission register according to the count value of the message counter Cm.
[0057]
The message counter Cm is a counter for determining which of the transmission registers 66 to 68 is to be selected. When the message counter Cm is “1”, the transmission register 66 is set, and when the message counter Cm is “2”, the transmission register 67 is set. , "3", the transmission register 68 is selected. Therefore, in this case, since the message counter Cm is "1", an instruction is given to connect the message data transmission register 66 and the first transmission register 71. In addition, the message counter Cm is incremented by “1”, and the slave station of the transmission destination, for example, the slave station SL1 is notified to the address insertion unit 73, and the fact that the transmission register 66 is selected is notified.
[0058]
As a result, the first transmission register 71 and the transmission register 66 are connected this time, the message data of the transmission register 66 is taken into the first transmission register 71, and the address of the slave station SL1 notified as the transmission destination is inserted into the address. A control command corresponding to the transmission register 66, that is, message data, is added by the unit 73.
[0059]
Then, the timing generation circuit 77 notifies the transmission circuit 75 of an activation command at the time of transmitting the preset message data (step S28), whereby the transmission circuit 75 transmits the message to the slave station SL1. The message data addressed to is sent.
Then, the timing generation circuit 77 determines whether or not the message counter Cm matches the number of divisions of the message data notified from the arithmetic processing unit 41 (step S30). If "3" is notified, the process does not match and the process ends.
[0060]
With the above processing, the processing of the transmission unit 45 of the master station M in the first transmission cycle ends.
Accordingly, in the first transmission cycle, as shown in FIG. 3, first, the tact synchronization data DB is transmitted by broadcast transmission to each of the slave stations SL1 to SL4, and then the synchronization data DM1 to DM4 is transmitted. After being sequentially transmitted to the slave station SL1, the slave station SL2, the slave station SL3, and the slave station SL4, message data M-DM destined for the slave station SL1 is further transmitted. At this time, as the message data to be transmitted, the first block of the message data to be transmitted divided into three is transmitted.
[0061]
Then, in the next second transmission cycle, the arithmetic processing unit 41 generates transmission data to be transmitted in the same manner as described above, and writes this in the transmission register. At this time, even if there is message data to be transmitted, since the message data has been transmitted in the previous first transmission cycle and the writable flag Fw has been set to Fw = 1, the process proceeds from step S1. In step S2, only one block of the three blocks obtained by dividing the message data in the first transmission cycle has been transmitted. At this point, the timing generation circuit 77 notifies the end of message data transmission. Has not been done. Therefore, the process ends from step S2, and no new message data is written. Therefore, the message data to be transmitted which has not been transmitted and stored in the transmission registers 66 to 68 is not deleted.
[0062]
When the timing generation circuit 77 is notified that the writing of the tact synchronization data and the synchronization data has been completed in the same manner as described above, the timing generation circuit 77 receives the notification and proceeds from step S11 to step S12 as shown in FIG. At this time, since the message data write notification is not performed, the process proceeds to step S14 to control the switching circuit 69 to first perform the tact synchronization data transmission process. 65 are sequentially switched to perform transmission processing of synchronous data addressed to each slave station (step S16).
[0063]
At this time, since the message flag is set to Fm = 1, the process proceeds from step S24 to step S26, and after the message counter Cm is incremented by “1”, the transmission corresponding to the counter value “2” is performed. A register, in this case, the transmission register 67 is switched as a connection destination of the first transmission register 71, and a start-up notification is transmitted to the transmission circuit 75 at a predetermined timing (steps S26 and S28).
[0064]
As a result, in the same manner as described above, the message data is added to the address and control command of the specified slave station SL1 to the message data of the transmission register 67, and a transmission frame is generated from these, and the bus is generated at a predetermined timing. Sent to L1.
If the message data is divided into three parts, the value of the message counter Cm does not match the message data, and thus the process is terminated.
[0065]
With the above processing, the second transmission cycle is completed. Also in this case, as shown in FIG. 3, during the second transmission cycle, data for tact synchronization, synchronous transmission data addressed to each slave station, and message data addressed to the slave station SL1 are transmitted. The message data transmitted in the transmission cycle of is the data of the second block obtained by dividing the message data to be transmitted into three.
[0066]
Then, in the third transmission cycle, the arithmetic processing unit 41 writes the tact synchronization data and the synchronization data as in the second transmission cycle, and notifies the timing generation circuit 77 of the writing of the transmission data.
Then, similarly to the second transmission cycle, the timing generation circuit 77 transmits tact synchronization data and synchronization data, and then proceeds from step S24 to step S26, increments the message counter Cm by "1", and Since the counter Cm becomes "3", the switching circuit 69 switches to the transmission register 68 and transmits the message data of the transmission register 68. Then, the process proceeds to step S30. At this time, the message counter Cm is "3", which is equal to the number of divisions (= 3). And notifies the arithmetic processing section 41 that the transmission of the message data has been completed.
[0067]
With the above processing, the third transmission cycle is completed. Also in this case, as shown in FIG. 3, during the third transmission cycle, data for tact synchronization, synchronous transmission data addressed to each slave station, and message data addressed to the slave station SL1 are transmitted. The message data transmitted in the transmission cycle of is the data of the third block obtained by dividing the message data to be transmitted into three.
[0068]
Therefore, the message data to be transmitted is transmitted to the slave station SL1 in the first to third transmission periods.
Then, when the message data is transmitted, when the transmission of the third block obtained by dividing the message data into three is completed, a notification of the end of the message data is sent from the timing generation circuit 77 to the arithmetic processing unit 41. Therefore, the process proceeds from step S1 in FIG. 8 to step S4 via steps S2 and S3, and the writable flag is reset to Fw = 0. Therefore, the process moves from step S4 to step S5, and new message data can be written into the transmission registers 66 to 68. Thereafter, the same processing as described above is performed.
[0069]
On the other hand, in the slave stations SL1 to SL4, when the receiving section 13 receives the transmission frame from the bus L1 as shown in FIG. Is detected, the data from the destination address m2 to the flag data m6 is written to the second reception register unit 23. The FCS calculation / comparison unit 24 performs a frame inspection sequence operation on the transmission frame, and if the result is not normal, notifies the operation processing unit 11 of the result. It is determined that the frame cannot be normally received, and a predetermined measure is taken.
[0070]
Further, the address detection unit 26 refers to the transmission destination address m2 in the transmission frame stored in the second reception register unit 23, and when recognizing that this is an address for specifying its own station, the transmission unit 14 A start instruction is notified to the circuit 35. Further, based on the control command m3 in the transmission frame of the second reception register unit 23, the control command detection unit 27 determines whether the received transmission frame is synchronous data or message data, and When it is determined that the received data is data, the switching circuit 28 connects the third reception register unit 25 and the fourth reception register unit 29, and the transmission data m4 is written in the fourth reception register unit 29, and the message data is transmitted. When it is determined that there is, the third reception register 25 and the fifth reception register unit 30 are connected by the switching circuit 28 and are written into the fifth reception register unit 30.
[0071]
Then, the arithmetic processing unit 11 refers to the transmission data m4 written in the fourth reception register unit 29 and the fifth reception register unit 30 at a predetermined timing, and determines the synchronization data written in the fourth reception register unit 29. When the message data is written in the fifth reception register unit 30 while performing the predetermined control processing, the number of divisions of the message data is determined according to the number of divisions added to the message data. Is determined.
[0072]
In this case, since the message data is divided into three and transmitted as described above, it is recognized that the message data is divided into three and transmitted based on the division number information added to the first message data. When three transmission periods have elapsed and all three divided message data have been received, the message data for the three transmission periods is combined to restore the divided message data to one message data (restoring means) ). As a result, the slave station can recognize the entire message data transmitted by the master station. Then, predetermined processing is performed based on the message data.
[0073]
In each of the slave stations SL1 to SL4, the arithmetic processing unit 11 generates synchronous data to be transmitted to the master station M according to the timing of receiving a transmission frame addressed to the own station from the master station M, and transmits the synchronous data. Is written in the transmission register 31.
When the transmission frame including the synchronization data is received, the switching circuit 33 operates in response to the transmission frame to connect the transmission register 31 and the first transmission register 34. 34, the control command adding unit 35 adds the control command notified from the receiving unit 13, that is, synchronous data, to the control command as a control command, and inserts an address into the transmission data and control data written in the transmission register 34. The address for specifying the own station is added by the unit 36, and this is written to the second transmission register 37. Further, the frame information written in the transmission register 37 is subjected to a frame inspection sequence operation by the FCS calculation unit 38, and the operation result is added to the frame information in the second transmission register 37.
[0074]
Then, the transmission circuit 39 reads the frame information of the same data type as the received transmission frame stored in the second transmission register 37, and adds the flag data s1 and s6 by the flag insertion unit 40, As a transmission frame.
Thereby, as a response to the synchronization data from the master station M, each of the slave stations SL1 to SL4 transmits a transmission frame including the synchronization data.
[0075]
Here, when the slave station receives the synchronization data from the master station M, the slave station transmits the synchronization data already stored in the transmission register 31 at this time. In other words, the slave station transmits the synchronization data at a timing one transmission cycle later than the synchronization data from the master station M.
On the other hand, in the slave station SL1 that has received the message data together with the synchronization data, the control command detection unit 27 switches the switching circuit 28 to transmit the message data to the fifth reception register unit 30, and switches the switching circuit 33 to switch the transmission register. 32 and the first transmission register 34 are connected, and the message data of the transmission register 32 is transmitted to the first transmission register 34. That is, the transmission unit 15 transmits the message data stored in the transmission register 32 to the first transmission register 34 before receiving the transmission frame including the message data. Note that the arithmetic processing unit 11 writes meaningless dummy transmission data in a state in which the master station M does not instruct which message data to transmit. Therefore, when the first block of the message data divided into three is received from the master station M, dummy message data is transmitted.
[0076]
Subsequently, even when the second block of the message data is received, the slave station SL1 stores dummy transmission data since there is no message data to be transmitted, and the dummy transmission data is transmitted. Then, also when the third block is received, dummy transmission data is transmitted.
That is, as shown in FIG. 3, when the master station M transmits message data M-DM divided into three to the slave station SL1 over three periods, the slave station SL1 responds to the dummy message data M-DM as a response. -DS will be transmitted.
[0077]
When the receiving section 43 of the master station M receives the transmission frame from each of the slave stations SL1 to SL4 from the bus L2 as shown in FIG. If the flag data s1 is detected in step (2), the source address s2 to the flag data s6 are stored in the second reception register 53. Further, the FCS calculation / comparison unit 54 performs a frame check sequence operation on the received data, compares the operation result with the check data s5 in the transmission frame. 41 is notified of an FCS error. When the FCS error notification is issued, the arithmetic processing unit 41 recognizes that the transmission data is invalid, and performs a predetermined countermeasure.
[0078]
On the other hand, if the result of the frame check sequence calculation matches the check data s5, it is recognized that the transmission has been normally performed, and the address detection unit 56 determines the transmission frame based on the source address s2. The control command s3 and the transmission data s4 are written to the third reception register unit 55 as transmission data from the slave station specified by the transmission source address s2. Referring to the control command s3 of the third reception register section 55, the control command detection section 57 determines whether the transmission data is synchronous data or message data, and switches the switching circuit 58 accordingly. That is, when the data is synchronous data, the fourth reception register 59 is selected and the transmission data of the third reception register 55 is written into the fourth reception register 59. Conversely, when the data is message data, the third reception register 59 is selected. The transmission data of 55 is written in the fifth reception register 60.
[0079]
Then, the arithmetic processing unit 41 refers to the fourth reception register 59 and the fifth reception register 60 at a predetermined timing according to the transmission cycle, and performs predetermined processing based on the synchronization data of the fourth reception register 59. Do. The message data transmitted from the slave station SL1 is transmitted to the fifth reception register 60. However, since this message data is a dummy, the processing section 41 does not perform any processing.
[0080]
The above is the operation of the master station M and the slave stations SL1 to SL4 when transmitting the message data divided into three from the master station M to the slave station SL1.
From this state, for example, when the master station M loads the trace data of the slave station SL1, the master station M generates message data for making a transmission request for uploading the trace data and the like. , In the same manner as described above. Then, in the next transmission cycle, the slave station SL1 transmits dummy message data serving as a trigger for transmitting the message data including the upload information. Then, for example, dummy message data is transmitted every transmission cycle until the transmission end of the upload information is notified from the slave station SL1.
[0081]
On the other hand, when the slave station SL1 receives the message data of the upload information transmission request, the writing of the designated message data to be transmitted to the transmission register 32 has not yet been completed at this point. The data is transmitted, the received message data is decrypted, the message data including the designated upload information is generated, and the message data is written in the transmission register 32 for transmitting the message data. Then, when the dummy message data is received from the master station M, the message data including the designated upload information is transmitted.
[0082]
At this time, if the trace data cannot be transmitted at one time, it is divided into a plurality of times and written into the transmission register 32. Thereafter, the upload information is sequentially transmitted to the master station M at the timing when the dummy message data is transmitted from the master station, and when all the designated upload information has been transmitted, the transmission of the upload information is notified. Send message data.
[0083]
Thereby, the master station M recognizes that all the message data has been received from the slave station SL1, and ends the transmission of the dummy message data.
With the above processing, the transmission of the upload information from the slave station SL1 to the master station M ends.
Here, the master station M transmits synchronization data to each slave station at a predetermined transmission cycle and receives a response. Therefore, after receiving the synchronization data from each slave station, the buses L1 and L2 are idle until the next transmission cycle starts. The exchange of message data between the master station and the slave station is performed using a period in which the buses L1 and L2 are idle. For this reason, the message data can be transmitted without affecting the high-speed communication of the synchronous data originally transmitted and received.
[0084]
Therefore, since the message data can be transmitted using the buses L1 and L2 using the idle time as described above, the motion control in each slave station is executed while the control constant for each slave station is being controlled. , The information held in each slave station can be downloaded, and the efficiency can be improved, and the buses L1 and L2 can be used effectively.
[0085]
At this time, since high-speed communication can be performed via the buses L1 and L2, the communication time required for sending and receiving message data can be reduced.
At this time, when relatively long transmission data is transmitted as message data, the message data is divided and transmitted, and when transmitting a transmission frame including the divided message data, the transmission of synchronous data is performed. Is transmitted in a size that can be transmitted within the free time in the transmission. Therefore, when transmitting message data, even when transmitting a large amount of message data, the transmission can be performed without affecting the transmission of synchronous data.
[0086]
At this time, a plurality of transmission registers for message data are provided, and even relatively long transmission data is written at once over a plurality of transmission registers. Therefore, in the arithmetic processing unit 41 of the master station M, even if the message data needs to be transmitted over a plurality of transmission periods, once the data is written into the transmission register, the message is generated on the timing generation circuit 77 side. Since the data is divided and transmitted, the arithmetic processing unit 41 only needs to write the message data once. Therefore, the processing in the arithmetic processing unit 41 can be reduced correspondingly, and the processing efficiency in the arithmetic processing unit 41 can be improved accordingly.
[0087]
In the first embodiment, when uploading trace data or the like from the slave station SL1, the master station M transmits message data including a transmission request to the slave station SL1, and then uploads the slave station SL1. Has been described, the dummy message data is transmitted to transmit the upload information requested to be transmitted from the slave station SL1. However, the present invention is not limited to this, and the transmission request is received from the master station M. Considering the processing time involved in the transmission data generation processing on the slave station SL1 side, for example, after transmitting message data consisting of a transmission request to the slave station SL1, a predetermined transmission cycle considering the processing time Later, dummy message data is transmitted to the slave station SL1, and a transmission request is received. Te When the writing to the transmit register 32 of the transmit data in response to the transmission request at the slave station SL1 side is expected to be complete, it may be transmitted message data again dummy.
[0088]
At this time, when the slave station SL1 transmits the trace data divided into a plurality of pieces, the slave station SL1 does not notify the end of the transmission of the load-up information and the first block divided on the slave station SL1 side. May be added to the message data and transmitted, and the master station may adjust the number of times of transmission of the dummy message data according to the number of divisions. At this time, according to the notified division number, the arithmetic processing unit 41 sets dummy message data in the message data transmission registers 66 to 68, and further notifies the notified division number to the master station side. By notifying the timing generation circuit 77 of the number of divisions of the message data from the timing generation circuit 77, the timing generation circuit 77 may sequentially manage transmission of dummy message data.
[0089]
A transmission procedure for transmitting message data between the master station M and the slave station, that is, for example, when transmitting download information from the master station M to any of the slave stations, The transmission procedure of the information exchanged with the master station M or the transmission procedure for the master station M to receive the upload information from each slave station is not limited to the above, and can be arbitrarily set.
[0090]
In the first embodiment, the case where three transmission registers 66 to 68 for transmitting message data are provided in the transmission unit 45 of the master station M is described. It is possible to provide a transmission register, and if the data length of the message data is a data length that can be transmitted at a time during the idle time of the transmission of the synchronous data, only one transmission register is provided. Needless to say, it is good.
[0091]
When transmitting message data that cannot be written to the transmission registers 66 to 68, the number of transmission registers may be increased as described above. To 68 as one division unit and write the divided data. After transmitting part of the message data stored in the transmission registers 66 to 68, the subsequent message data is written to the transmission registers 66 to 68. May be transmitted in the same manner.
[0092]
Next, a second embodiment of the present invention will be described.
In the second embodiment, in the first embodiment, the case where one block of the divided message data is transmitted during one transmission cycle has been described. In the second embodiment, when there is a free time, a plurality of blocks are transmitted.
[0093]
As shown in FIG. 10, the transmission unit 45 of the master station M in the second embodiment is different from the transmission unit 45 of the master station M in the first embodiment shown in FIG. 80 has been added. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
The arithmetic processing unit 41 of the master station M according to the second embodiment provides the transmission time arithmetic unit 80 with the maximum number of slave stations performing synchronous transmission and the set time of the transmission cycle performing synchronous transmission at the time of start-up or the like. In addition, the number of synchronous transmission bytes is notified.
[0094]
In the transmission time calculation unit 80, based on the notified maximum number of slave stations performing the synchronous transmission, the set time of the transmission cycle performing the synchronous transmission, and the number of bytes of the synchronous transmission, the message data is transmitted in one transmission cycle period. Calculate the free time that can be used to transmit the. For example, the sum of the number of bytes of tact synchronization data and the value obtained by multiplying the number of bytes of synchronization data by the maximum number of slave stations is calculated to calculate the total number of bytes of data to be transmitted. The number of bits (for example, 8 bits) / the transmission rate [bps] is multiplied to calculate the time required to complete the transmission of the data to be transmitted, and this is subtracted from the set time of the transmission cycle to obtain the free time Tfree. calculate.
[0095]
Further, the number of transmission registers capable of transmitting message data is represented by X, and a value obtained by multiplying the total bit length of data that can be stored in the transmission registers by a transmission speed [bps] is equivalent to the number X of transmission registers. The required time required to complete the transmission of the transmission data to be transmitted is defined as Tall, and the number X of the transmission registers that satisfies the required time Tall <the free time Tfree is calculated.
[0096]
The bit length of the data that can be stored in the transmission register, that is, the bit length of one block of the divided message data is a fixed length, and the transmission speed is also a fixed value.
For example, in motion control, the transmission cycle setting time is often set to 1 [ms] or more. Therefore, the transmission cycle setting time is 1 [ms], the transmission speed is 16 [Mbps], and the maximum number of slave stations is Assuming that 20 stations, 1 transmission block, that is, the bit length of each transmission register is 50 bytes, the free time Tfree that can be used for message transmission can be expressed by the following equation (1).
[0097]
Tfree = 1 [ms]
-(50 bytes + 50 bytes x 20 stations) x 8 bits / 16 [Mbps]
= 475 [μs] (1)
Therefore, this idle time becomes a time that can be used for message transmission.
[0098]
Therefore, the number of transmission blocks X that can satisfy the idle time is calculated, and this is notified to the timing generation circuit 77.
In response to this, when there is message data to be transmitted, the timing generation circuit 77 transmits message data corresponding to the number X of transmission blocks within one transmission cycle period.
[0099]
That is, as shown in FIG. 11, after transmitting the tact synchronization data and the synchronization data in the same manner as in the first embodiment, if there is message data to be transmitted, the process proceeds from step S24 to step S26a. First, after switching the transmission register for the message data, this is notified to the address insertion unit 73 and the command addition unit 70, the message counter Cm is incremented by “1”, and the transmission number counter Cx is set to “1”. Is incremented. Then, a start command is notified (step S28). This causes the first block of message data to be transmitted. Subsequently, when the value of the message counter Cm does not match the number of divisions, the process shifts from step S30 to step S34 to determine whether or not the transmission number counter Cx matches the number X of transmission blocks. Returning to step S26a, the transmission register for message transmission is switched, and the second block of message data is transmitted in the same manner as described above. When the number-of-times-of-transmission counter Cx does not coincide with the number X of transmission blocks again, similarly, it switches to the next transmission register and transmits the third block.
[0100]
Therefore, by the above processing, transmission of the message data composed of three blocks is completed within one transmission cycle period.
When transmission of all message data is completed and the message counter Cm reaches the number of divisions, the process proceeds from step S30 to step S32a, where the register counter Cm and the message flag Fm are reset to zero, and the arithmetic processing unit 41 On the other hand, it notifies that the transmission of the message data has been completed. Further, after resetting the transmission number counter Cx to zero, the process ends.
[0101]
On the other hand, for example, when the transmission number counter Cx matches the transmission block number X at the time of transmitting two blocks of the message data composed of three blocks, the processing shifts from step S34 to step S36, and the transmission number counter Cx is set. After resetting to zero, the process ends. Then, in the next transmission cycle, since the message flag Fm is set to "1", the process shifts to step S26a to switch to the next transmission register specified by the message counter Cm and transmit this. That is, the transmission of the third block is performed.
[0102]
Therefore, as shown in FIG. 12, after the master station transmits the synchronization data DM1 to DM4 destined for each slave station following the tact synchronization data DB, the message data is transmitted for a period that does not affect the transmission of the synchronization data. Are transmitted, and in this case, three divided blocks M-DM are transmitted within one transmission cycle period. Therefore, the same operation and effect as those of the first embodiment can be obtained, and in this case, the message data is transmitted by making the best use of the idle time of the buses L1 and L2. The transmission efficiency can be improved, and the buses L1 and L2 can be used more effectively.
[0103]
Also, the number of blocks for transmitting the message data is determined based on the data amount of the tact synchronization data and the synchronization data destined for each slave station, and the number of blocks that does not reliably affect the transmission and reception of the synchronization data is transmitted. Thus, the transmission and reception of the synchronous data is not affected by transmitting a plurality of blocks of the message data.
[0104]
In the above embodiments, the periodic transmission data corresponds to the synchronous data, the message data corresponds to the irregular transmission data, and the processing in step S16 in FIGS. 9 and 11 corresponds to the periodic transmission means. 11 correspond to the non-periodic transmission means, the control command detection unit 27 in FIG. 5 corresponds to the data type determination means, and the control command detection unit 27 and the switching circuit 33. 7 corresponds to the response data transmitting means, and the transmission registers 66 to 68 in FIGS. 7 and 10 correspond to the dividing means. In the arithmetic processing unit 11 of the slave station, divided blocks of a predetermined number of message data divided and transmitted. The process of restoring this when it is received corresponds to the restoring means, and the transmission time calculator 80 in FIG. 10 corresponds to the idle time estimating means.
[0105]
【The invention's effect】
As described above, according to the communication system of the present invention, when sending and receiving periodic transmission data at a predetermined transmission cycle, the transmission line for transmitting the periodic transmission data is utilized by using the idle time. Since the non-periodic transmission data is transmitted by using the data, the non-periodic transmission data can be transmitted together with the periodic transmission data without separately providing a transmission line for transmitting the non-periodic transmission data. Lines can be used effectively, and transmission efficiency can be improved.
[0106]
In particular, according to the communication system of the third aspect, when the irregular transmission data is divided by the dividing means into data lengths that can be transmitted in a free time within one transmission cycle period, and the irregular transmission data is transmitted. In the above, the transmission is performed over a plurality of transmission periods in divided block units by the divided transmission means, and the slave station side restores the plurality of divided blocks transmitted in a divided manner. Even if the data length cannot be transmitted within one transmission period, the transmission can be performed without affecting the transmission of the periodic transmission data.
[0107]
Further, according to the communication system of the fourth aspect, the free time prediction means predicts the free time in the transmission cycle period, and divides the non-fixed-cycle transmission data according to the predicted free time. Free time can be more effectively utilized.
According to the communication system of the fifth aspect, the non-periodic transmission data is divided and stored in a plurality of storage areas of a predetermined capacity, and is stored in one storage area within one transmission cycle period. The non-fixed-cycle transmission data is easily divided into data lengths that can be transmitted within one transmission cycle period by setting the capacity of the storage area according to the idle time since the data is transmitted. be able to.
[0108]
Further, according to the communication system of the sixth aspect, the non-periodic transmission data is divided and stored in a plurality of storage areas having a predetermined capacity, and the data transmission is performed within the free time predicted by the free time predicting means. Since the number of possible storage areas is estimated and the data stored in the estimated number of storage areas are transmitted within one transmission cycle period, non-fixed-cycle transmission data is transmitted within free time. It can be easily divided into possible data lengths.
[Brief description of the drawings]
FIG. 1 is a system configuration diagram showing an example of a communication system to which the present invention has been applied.
FIG. 2 is a timing chart for explaining the operation of the first embodiment;
FIG. 3 is a timing chart for explaining the operation of the first embodiment;
FIG. 4 is an example of a format of a transmission frame exchanged between a master station and a slave station.
FIG. 5 is an example of a block diagram illustrating a configuration of a slave station according to the first embodiment.
FIG. 6 is an example of a block diagram illustrating a configuration of a receiving unit of the master station according to the first embodiment.
FIG. 7 is an example of a block diagram illustrating a configuration of a transmission unit of a master station according to the first embodiment.
FIG. 8 is a flowchart illustrating an example of message data write processing of the arithmetic processing unit of the master station according to the first embodiment.
FIG. 9 is a flowchart illustrating an example of a process at the time of data transmission in the timing generation circuit of the master station according to the first embodiment.
FIG. 10 is an example of a block diagram illustrating a configuration of a transmission unit of a master station according to the second embodiment.
FIG. 11 is a flowchart illustrating an example of a process at the time of data transmission in the timing generation circuit of the master station according to the second embodiment.
FIG. 12 is a timing chart for explaining the operation of the second embodiment;
FIG. 13 is a timing chart for explaining a conventional transmission frame transmission procedure.
[Explanation of symbols]
11, 41 arithmetic processing unit
13, 43 Receiver
15, 45 transmitter
26, 56 address detector
28, 33, 69 switching circuit
31, 32 transmission register
39, 75 transmission circuit
61 Tact synchronization transmission register
62-65 Synchronous data transmission transmission register
66-68 Message data transmission transmission register
35, 70 Command addition part
77 Timing Generator
80 Transmission time calculator
M master station
S1 to S4 slave station

Claims

A master station and a slave station connected to the master station by a full-duplex serial transmission line, so that transmission and reception of periodic transmission data is performed at a predetermined transmission cycle between the master station and the slave station. In the communication system, during the idle time during which the transmission of the periodic transmission data is not performed within the transmission cycle period specified by the transmission cycle, the master station and the slave station use the serial transmission line. A communication system characterized by transmitting and receiving non-periodic transmission data that does not need to be transmitted periodically.

A master station and a slave station connected to the master station by a full-duplex serial transmission line, wherein the slave station transmits data addressed to the master station when receiving data addressed to the own station from the master station. In a communication system adapted to transmit,
The master station transmits the periodic transmission data to the slave station at the transmission cycle, and a vacant space where the transmission and reception of the periodic transmission data is not performed within a transmission cycle period specified by the transmission cycle. Non-periodic transmission means for transmitting to the slave station non-periodic transmission data that does not need to be transmitted at regular intervals using the serial transmission line,
The slave station is a data type determining unit that determines whether the data type of the data received from the master station is the periodic transmission data or the non-periodic transmission data, and when receiving data from the master station, Response data transmitting means for transmitting, to the master station, data of the same type as the data type specified by the data type determining means, of the periodic transmission data and the irregular transmission data to be transmitted to the master station; A communication system comprising:

The non-periodic transmission unit of the master station includes a dividing unit that divides the non-periodic transmission data to be transmitted into a data length that can be transmitted within the idle time, and a divided block of the non-periodic transmission data divided by the division unit. A divided transmission unit that transmits the divided block unit over a plurality of transmission periods,
3. The communication system according to claim 2, wherein the slave station includes a restoration unit that restores original irregular transmission data from the plurality of divided blocks transmitted over a plurality of transmission periods.

The non-periodic transmission means of the master station includes a free time prediction means for predicting the free time,
4. The communication system according to claim 3, wherein the divided transmission unit divides the non-fixed-period transmission data according to the free time predicted by the free time prediction unit.

The divided transmission unit divides the non-fixed-period transmission data into a plurality of storage areas of a predetermined capacity and stores the divided data, and transmits the data stored in one storage area within one transmission cycle period 4. The communication system according to claim 3, wherein the communication system is configured to perform the communication.

The divided transmission means, the non-periodic transmission data, divided and stored in a plurality of storage areas of a predetermined capacity, the free time predicted by the free time prediction means, the capacity of the storage area The number of storage areas that can transmit data within the free time is estimated based on the above, and data stored in the estimated number of storage areas is transmitted within one transmission cycle period. The communication system according to claim 4, wherein: