JP2004128350A - Image sensor equipped with pixel isolation region - Google Patents
Image sensor equipped with pixel isolation region Download PDFInfo
- Publication number
- JP2004128350A JP2004128350A JP2002292764A JP2002292764A JP2004128350A JP 2004128350 A JP2004128350 A JP 2004128350A JP 2002292764 A JP2002292764 A JP 2002292764A JP 2002292764 A JP2002292764 A JP 2002292764A JP 2004128350 A JP2004128350 A JP 2004128350A
- Authority
- JP
- Japan
- Prior art keywords
- region
- image sensor
- unit pixel
- semiconductor substrate
- sensor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 230000000903 blocking effect Effects 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000002952 polymeric resin Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 2
- 229920005787 opaque polymer Polymers 0.000 claims 1
- 238000000034 method Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は単位画素隔離構造を有するイメージセンサに係り、さらに詳しくは単位画素領域間の漏れ電流を遮断する不純物層と入射光の拡散を防止する光遮断膜で構成された画素隔離領域を有するイメージセンサに関する。
【0002】
【従来の技術】
イメージセンサ(image sensor)とは一次元または二次元以上の光学情報を電気信号に変換する装置である。イメージセンサの種類は撮像管と固体撮像素子とに大別される。撮像管はテレビを中心にして画像処理技術を駆使した計測、制御、認識などに幅広く使われ応用技術が発展されている。
【0003】
一方、販売されている固体撮像素子としてはCCD(Charged Coupled Device)とCMOS型の2種類がある。
CMOSイメージセンサはCMOS製造技術を用いて光学的イメージを電気的信号に変換させる素子であって、画素数ほどMOSトランジスタを作り、これを用いて順次に出力を検出するスイッチング方式を採用している。CMOSセンサは従来のイメージセンサとして幅広く多用されているCCDイメージセンサに比べて駆動方式が簡便であり多様なスキャニング方式の具現が可能であり、信号処理回路を単一チップに作製できて製品の小型化が可能になるだけではなく、互換性のCMOS技術を使用するため製造コストを節減することができ、電力消耗を省ける長所を持っている。このような長所のため、近年はCCDイメージセンサよりもCMOSイメージセンサが一層多用されている。
【0004】
図4はCMOSイメージセンサの構成を示す。参照符号10は画素隔離領域、12はフォトダイオード(Photo Diode)、14はゲート電極を示す。
同図を参照すれば、CMOSイメージセンサはフォトダイオード(Photo Diode)12とゲート電極14を含む単位画素領域が隣り合ってアレイされており、これらの間に画素隔離領域10が配置される。単位画素領域は入射光を電気的信号に変換する機能を果たすもので、イメージセンサは複数の単位画素領域の集合体である。このような単位画素領域の数によって電気的信号に変った画像の解像度が決まる。従って、解像度を高めるためには複数の単位画素領域が隣り合ってアレイされ、隣接する単位画素領域間の電気的絶縁のために隣接する単位画素領域間に画素隔離領域10を配置する。
【0005】
前記画素隔離領域10を生成するために従来はLOCOS(local oxidation of silicon)またはSTI(shallow trench isolation)工程を用いた。そのうち、特に製造工程が比較的に簡単なLOCOS工程を主に用いるが、LOCOS工程は熱酸化工程によって酸化膜を露出し酸化膜を成長させる工程である。
図5(A)ないし図5(D)は従来の画素隔離領域を生成するためのLOCOS工程を示す。
【0006】
同図を参照すれば、まずシリコン基板にシリコン酸化膜(SiO2)とシリコン窒化膜(Si3N4)を形成する(図5(A))。そして、生成しようとする画素隔離領域を除いた部分にプラズマ装置を用いたドライエッチング(dry etching)によってシリコン窒化膜(Si3N4)を除去し局部的にシリコン酸化膜(SiO2)を露出させる(図5(B))。
【0007】
シリコン窒化膜(Si3N4)が除去され局部的にシリコン酸化膜(SiO2)が露出された後、高温の熱処理工程を通して露出されたシリコン酸化膜(SiO2)を膨張させる(図5(C))。
シリコン酸化膜(SiO2)を膨張させる工程が完了されれば、プラズマ装置を用いたドライエッチング(dry etching)によって残されているシリコン窒化膜(Si3N4)を除去する(図5(D))。このように前述した工程を通して隣り合ってアレイされる単位画素領域間に画素隔離領域を生成する。
【0008】
ところが、前述したLOCOS工程によれば、シリコン窒化膜(Si3N4)を除去するために反復的にプラズマエッチングを使用する。しかし前記プラズマの高い温度はエッチング時前記シリコン基板を損傷させ、結局イメージセンサに白色傷を引き起こす。
このようなLOCOS工程の問題点を解決するために多くの発明が出願されている。特に韓国特許公開公報第2000−64430号によれば、単位画素領域間に素子分離用不純物層をイオン注入したCMOSイメージセンサを開示している。
【0009】
また、韓国特許公開公報第2000−51300号によれば、素子分離膜の下部に不純物層を形成して素子分離を行なう発明を開示している。
ところが、前記開示された発明によって画素隔離領域を生成すれば隣接する単位画素領域間の電気的絶縁は達成できるが、入射光が隣接する単位画素領域に拡散されることが防止できない。
【0010】
【発明が解決しようとする課題】
本発明は前述したような問題点を解決するために案出されたもので、その目的はプラズマエッチングによるシリコン基板の損傷を減らし入射光が隣接する単位画素領域に拡散されることを防止する画素隔離領域を有するイメージセンサを提供するところにある。
【0011】
本発明の他の目的及び長所は後述され、本発明の実施によって分かるだろう。また、本発明の目的及び長所は特許請求の範囲に示した手段及び組み合わせによって実現できる。
【0012】
【課題を解決するための手段】
前述したような目的を達成するために本発明に係るイメージセンサは、半導体基板と、該半導体基板の表面に入射される光を光電変換するための複数の単位画素領域と、隣接する単位画素領域間に位置する画素隔離領域で構成されたイメージセンサにおいて、前記画素隔離領域は隣接する単位画素領域間に注入され隣接する単位画素領域間で発生する漏れ電流を遮断する不純物領域と、該不純物領域の表面に形成され隣接する単位画素領域に入射光が拡散されることを防止するための光遮断膜を含む。
【0013】
前記光遮断膜は不透明絶縁体であってシリコン酸化膜(SiO2)または高分子樹脂(resin)などが使用できる。
また、前記不純物領域は半導体基板タイプによってp型またはn型不純物ドーピングによってなされる。
前記画素隔離領域はCCD、CMOS型のイメージセンサだけではなく光を集積し電気的信号に出力する全てのイメージセンサに適用可能である。
【0014】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施例を詳述する。ここで、本明細書及び特許請求の範囲に使用された用語や単語は辞典的な意味に限定して解釈されるものではない。すなわち、発明者自身による発明を最善の方法で説明するという原則に基づいて解釈されるべきである。
【0015】
従って、本明細書に記載された実施例と図面に示された構成は本発明の最も望ましい一実施例に過ぎず、本発明の技術的な思想を全て代弁することではないため、本出願時点においてこれらを代替できる多様な均等物と変形例がありうることを理解すべきである。
図1は本発明の望ましい実施例によって生成された画素隔離領域を含むイメージセンサを示す。図面の参照符号42は単位画素領域、44は不純物領域、46は光遮断膜を示す。
【0016】
不純物領域44はp型またはn型不純物であって、半導体基板タイプによってイオン注入され形成されるもので、単位画素領域42間の漏れ電流を遮断するよう働く。また、光遮断膜46は前記不純物領域に接触して形成され、単位画素領域42に入射した光が隣接する単位画素領域42に拡散されることを防止する機能を果たす。すなわち、従来は不純物を半導体基板に注入して隣接する単位画素領域42間に電気的絶縁目的を達成したが、隣接する単位画素領域42に入射光が拡散されることを遮断できなかった。しかし、本発明は前述した光遮断膜を不純物領域44の上部に形成することによって入射光が隣接する単位画素領域42に拡散されることを遮断することができる。
【0017】
前記不純物領域44と光遮断膜46を含む画素隔離領域は既存に一般的に使用したCCD、CMOSなどのイメージセンサでだけではなく、光を集積して電気的信号に出力する全てのイメージセンサで使用可能である。特に、本願と同日付けで本発明者によって出願されたNMOSイメージセンサでも同じく使用可能である。
【0018】
図2(A)ないし図2(E)は本発明の望ましい実施例による不純物領域と光遮断膜を有する画素隔離領域を生成する工程を示す。前記工程によってプラズマエッチングによるシリコン基板の損傷を最小化にさせうる。
同図を参照すれば、まずシリコン基板に単位画素領域間の漏れ電流を遮断する不純物領域をイオン注入する(図2(A))。前記不純物層はシリコン基板のタイプによってp型またはn型不純物が使われる。
【0019】
不純物層のイオン注入が完了されれば、図2(B)に示した通り、シリコン酸化膜(SiO2)とシリコン窒化膜(Si3N4)をシリコン基板上に形成する。この際、シリコン酸化膜(SiO2)は既存のLOCOS工程におけるシリコン酸化膜(SiO2)より厚く形成することが望ましい。
酸化膜(SiO2)と窒化膜(Si3N4)が形成されれば、生成しようとする画素隔離領域を除いた残り領域についてプラズマ装置などを用いたドライエッチング(dry etching)を施して局部的にシリコン窒化膜(Si3N4)を除去する(図2(C))。
【0020】
前記工程においてLOCOS工程と同様に高温のプラズマエッチングを施すが、シリコン基板上に厚く存在するシリコン酸化膜(SiO2)の緩衝作用によってシリコン基板の損傷を防止することができる。
シリコン窒化膜(Si3N4)のエッチングが完了すれば、図2(D)に示した通り、局部的に存在するシリコン窒化膜(Si3N4)をマスクにしてシリコン酸化膜(SiO3)を除去する。前記シリコン酸化膜(SiO2)の除去は化学薬品によるウェットエッチング(wet etching)を使用することができる。
【0021】
ウェットエッチングによって画素隔離領域を除いた残りシリコン基板が露出されれば、本発明の画素隔離領域の製造工程は仕上る。それから前記露出されたシリコン基板を保護する酸化膜をさらに形成することも可能である(図2(E))。
前記工程に基づき生成された画素隔離領域はシリコン基板にイオン注入で形成されたp型またはn型不純物領域と前記シリコン基板上に形成された光遮断膜で構成される。
【0022】
本実施例では前記光遮断膜をシリコン酸化膜(SiO2)とシリコン窒化膜(Si3N4)で生成したが、工程の変更を通して高分子樹脂(resin)層のような不透明絶縁層にすることも可能である。
図3(A)ないし図3(C)は本発明の望ましい実施例によって単位画素領域に使用される多様なイメージセンサを例示する。
【0023】
図3(A)は単位画素領域に使用されるCMOS型のイメージセンサを示す。
同図を参照すれば、CMOS型の単位画素領域は半導体基板の上部に形成されている酸化膜52、一定深さで半導体基板内に形成されているフォトダイオードn領域54、該フォトダイオードn領域の上部に位置し界面を有するフォトダイオード表面p領域56、一定間隔で離隔され界面を有し半導体基板内に位置した浮游拡散領域58、該浮游拡散領域58と前記フォトダイオード領域54、56の間の半導体基板上に位置したゲート電極59で構成されている。
【0024】
CMOS型の単位画素領域は入射された光を前記フォトダイオードn領域54で光電変換して信号電荷を生成し、前記フォトダイオード表面p領域56を経て浮游拡散領域58で増幅された後電圧信号に変換して出力される。
通常、ゲート電極59は下記の浮游拡散領域58及びフォトダイオード54、56と整列された構造よりなっており、ゲート電極は主にドーピングされた多結晶シリコンで形成される。
【0025】
図3(B)は単位画素領域に使用されるCCD型のイメージセンサを示す。
同図を参照すれば、前記CCD型の単位画素領域は半導体基板の上部に形成されている酸化膜62、一定深さで半導体基板内に形成されているフォトダイオードn領域64、前記フォトダイオードn領域64上に位置し界面を有するフォトダイオード表面p領域66、一定間隔で離隔され界面を有し半導体基板内に位置した浮游拡散領域68、該浮游拡散領域68の上部の半導体基板上に位置したゲート電極69及び前記フォトダイオードn領域64、フォトダイオード表面p領域66、浮游拡散領域68を含んでいるp型ウェル領域63で構成されている。
【0026】
CCD型イメージセンサは入射された光を前記フォトダイオードn領域64で光電変換して信号電荷を生成し、前記フォトダイオード表面p領域66を経て、p型ウェル領域63を水平に横切って、浮游拡散領域68で増幅された後電圧信号に変換して出力される。通常、ゲート電極69は下記の浮游拡散領域68とオーバーラップされた構造からなっており、ドーピングされた多結晶シリコンで形成される。
【0027】
図3(C)は単位画素領域に使用されるNMOS型のイメージセンサを示す。
同図を参照すれば、半導体基板の上部に形成されている酸化膜72、該酸化膜の上部に形成されたゲート電極79、該ゲート電極79に一定間隔離隔されその一方に位置し、上部に界面を有し半導体基板内に形成されるフォトダイオードn型領域74及び前記ゲート電極79に一定間隔離隔され他の一方に位置し上部に界面を有し半導体基板内に形成される浮游拡散領域であるn型領域78で構成されている。
【0028】
NMOS型イメージセンサの具体的な動作過程は本発明と同日付けで同一発明者によって出願された発明に開示されているため詳しい説明は省く。
以上のように本発明の画素隔離領域はCCD型、CMOS型のイメージセンサだけではなく、光を集積し電気的信号に出力する全てのイメージセンサに適用可能である。
【0029】
以上のように、本発明はたとえ限られた実施例及び図面によって説明されたとしても、本発明はこれに限らず本発明の属する技術分野において通常の知識を有する者にとって本発明の技術思想と特許請求の範囲の均等範囲内で多様な改変及び変形が可能であることは勿論である。
【0030】
【発明の効果】
以上述べた通り、本発明によればシリコン窒化膜(Si3N4)を除去するためのプラスマエッチング時シリコン酸化膜(SiO2)の緩衝作用によってシリコン基板の損傷を防止することができる。また、入射光が拡散されることを効率よく遮断する光遮断膜を別に具備することによってイメージセンサの機能を向上させることができる。
【図面の簡単な説明】
【図1】図1は本発明の望ましい実施例によって画素を隔離させたイメージセンサの構成図である。
【図2】図2(A)ないし(E)は本発明の望ましい実施例による画素隔離工程を示す図である。
【図3】図3(A)ないし(C)は本発明の望ましい実施例による単位画素領域の構成図である。
【図4】図4は従来のCMOSイメージセンサの構成図である。
【図5】図5(A)ないし(D)は従来の画素隔離工程であるLOCOS工程を示す図である。
【符号の説明】
10 : 画素隔離領域
12 : フォトダイオード(photo diode)
14 : ゲート電極
42 : 単位画素領域
44 : 不純物領域
46 : 光遮断膜
52、62、72 : 酸化膜
54、64、74 : フォトダイオードn領域
56、66 : フォトダイオード表面p領域
58、68、78 : 浮游拡散領域
59、69、79 : ゲート電極
63 : p型ウェル領域[0001]
TECHNICAL FIELD OF THE INVENTION
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor having a unit pixel isolation structure, and more particularly, to an image sensor having a pixel isolation region including an impurity layer for blocking leakage current between unit pixel regions and a light blocking film for preventing diffusion of incident light. Related to sensors.
[0002]
[Prior art]
An image sensor is a device that converts one-dimensional or two-dimensional or more optical information into an electric signal. The types of image sensors are roughly classified into image pickup tubes and solid-state image pickup devices. The image pickup tube is widely used for measurement, control, recognition, and the like utilizing the image processing technology centering on a television, and applied technology is being developed.
[0003]
On the other hand, there are two types of solid-state imaging devices on the market, a CCD (Charged Coupled Device) and a CMOS type.
A CMOS image sensor is an element that converts an optical image into an electrical signal using a CMOS manufacturing technology, and employs a switching method in which MOS transistors are formed as many as the number of pixels and outputs are sequentially detected using the MOS transistors. . A CMOS sensor has a simpler driving method than a CCD image sensor which is widely used as a conventional image sensor, can implement various scanning methods, can produce a signal processing circuit on a single chip, and has a small product size. In addition, the use of compatible CMOS technology can reduce manufacturing costs and save power consumption. Due to such advantages, CMOS image sensors are more frequently used than CCD image sensors in recent years.
[0004]
FIG. 4 shows a configuration of the CMOS image sensor.
Referring to FIG. 1, the CMOS image sensor has a unit pixel region including a photodiode (Photo Diode) 12 and a
[0005]
In order to generate the
FIGS. 5A to 5D show a conventional LOCOS process for generating a pixel isolation region.
[0006]
Referring to FIG. 5, first, a silicon oxide film (SiO 2 ) and a silicon nitride film (Si 3 N 4 ) are formed on a silicon substrate (FIG. 5A). Then, the silicon nitride film (Si 3 N 4 ) is removed by dry etching using a plasma device in a portion other than the pixel isolation region to be generated, and the silicon oxide film (SiO 2 ) is locally exposed. (FIG. 5B).
[0007]
After the silicon nitride film (Si 3 N 4 ) is removed and the silicon oxide film (SiO 2 ) is locally exposed, the exposed silicon oxide film (SiO 2 ) is expanded through a high-temperature heat treatment process (FIG. 5 ( C)).
After the step of expanding the silicon oxide film (SiO 2 ) is completed, the remaining silicon nitride film (Si 3 N 4 ) is removed by dry etching using a plasma device (FIG. 5D )). As described above, the pixel isolation region is generated between the unit pixel regions arranged adjacent to each other through the above-described process.
[0008]
However, according to the LOCOS process described above, plasma etching is repeatedly used to remove the silicon nitride film (Si 3 N 4 ). However, the high temperature of the plasma damages the silicon substrate during etching, and eventually causes white scratches on the image sensor.
Many inventions have been filed to solve the problems of the LOCOS process. In particular, Korean Patent Publication No. 2000-64430 discloses a CMOS image sensor in which an element isolation impurity layer is ion-implanted between unit pixel regions.
[0009]
Also, Korean Patent Publication No. 2000-51300 discloses an invention in which an impurity layer is formed under an element isolation film to perform element isolation.
However, if a pixel isolation region is generated according to the disclosed invention, electrical isolation between adjacent unit pixel regions can be achieved, but it is not possible to prevent incident light from being diffused into adjacent unit pixel regions.
[0010]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to reduce damage to a silicon substrate due to plasma etching and prevent incident light from being diffused to an adjacent unit pixel region. An object of the present invention is to provide an image sensor having an isolated area.
[0011]
Other objects and advantages of the present invention will be described below, and will be apparent by the practice of the present invention. Further, the objects and advantages of the present invention can be realized by the means and combinations shown in the claims.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, an image sensor according to the present invention includes a semiconductor substrate, a plurality of unit pixel regions for photoelectrically converting light incident on the surface of the semiconductor substrate, and an adjacent unit pixel region. In an image sensor including a pixel isolation region located between the impurity regions, the pixel isolation region is injected between adjacent unit pixel regions and blocks an impurity region that blocks leakage current generated between adjacent unit pixel regions. And a light blocking film for preventing the incident light from being diffused to the adjacent unit pixel region formed on the surface of the light emitting device.
[0013]
The light blocking layer is an opaque insulator, and may be a silicon oxide layer (SiO 2 ) or a polymer resin (resin).
Further, the impurity region is formed by doping a p-type or an n-type impurity according to a semiconductor substrate type.
The pixel isolation region is applicable not only to CCD and CMOS image sensors but also to all image sensors that integrate light and output electric signals.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Here, the terms and words used in the present description and claims are not to be construed as being limited to dictionary meanings. That is, they should be interpreted based on the principle that the inventor describes the invention in the best way.
[0015]
Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely preferred embodiments of the present invention, and do not represent all the technical ideas of the present invention. It should be understood that there are various equivalents and variations that can be substituted for these in the above.
FIG. 1 illustrates an image sensor including a pixel isolation region generated according to a preferred embodiment of the present invention. In the drawing,
[0016]
The
[0017]
The pixel isolation region including the
[0018]
2A to 2E illustrate a process of forming a pixel isolation region having an impurity region and a light blocking layer according to a preferred embodiment of the present invention. Through the above process, damage to the silicon substrate due to plasma etching can be minimized.
Referring to FIG. 1, first, an impurity region for blocking a leakage current between unit pixel regions is ion-implanted into a silicon substrate (FIG. 2A). The impurity layer uses p-type or n-type impurities depending on the type of the silicon substrate.
[0019]
When the ion implantation of the impurity layer is completed, a silicon oxide film (SiO 2 ) and a silicon nitride film (Si 3 N 4 ) are formed on the silicon substrate as shown in FIG. At this time, it is desirable that the silicon oxide film (SiO 2 ) be formed thicker than the silicon oxide film (SiO 2 ) in the existing LOCOS process.
After the oxide film (SiO 2 ) and the nitride film (Si 3 N 4 ) are formed, the remaining region excluding the pixel isolation region to be formed is subjected to dry etching using a plasma device or the like to locally perform the etching. Then, the silicon nitride film (Si 3 N 4 ) is removed (FIG. 2C).
[0020]
Although high-temperature plasma etching is performed in the above-described process as in the LOCOS process, damage to the silicon substrate can be prevented by a buffering action of a silicon oxide film (SiO 2 ) that is thick on the silicon substrate.
When the etching of the silicon nitride film (Si 3 N 4 ) is completed, as shown in FIG. 2D, the silicon oxide film (SiO 3 ) is formed using the locally existing silicon nitride film (Si 3 N 4 ) as a mask. ). The silicon oxide film (SiO 2 ) may be removed by wet etching using a chemical.
[0021]
If the remaining silicon substrate excluding the pixel isolation region is exposed by wet etching, the manufacturing process of the pixel isolation region of the present invention is completed. Then, an oxide film for protecting the exposed silicon substrate can be further formed (FIG. 2E).
The pixel isolation region generated according to the above process includes a p-type or n-type impurity region formed by ion implantation into a silicon substrate and a light blocking film formed on the silicon substrate.
[0022]
In the present embodiment, the light blocking film is formed of a silicon oxide film (SiO 2 ) and a silicon nitride film (Si 3 N 4 ). However, an opaque insulating layer such as a polymer resin (resin) layer is formed through a process change. It is also possible.
3A to 3C illustrate various image sensors used in a unit pixel area according to a preferred embodiment of the present invention.
[0023]
FIG. 3A shows a CMOS image sensor used for a unit pixel area.
Referring to FIG. 5, a CMOS unit pixel region includes an oxide film 52 formed on an upper portion of a semiconductor substrate, a
[0024]
The CMOS-type unit pixel region photoelectrically converts incident light into light at the
In general, the gate electrode 59 has a structure aligned with the floating
[0025]
FIG. 3B shows a CCD type image sensor used for a unit pixel area.
Referring to FIG. 5, the CCD unit pixel region includes an
[0026]
The CCD type image sensor photoelectrically converts the incident light in the
[0027]
FIG. 3C illustrates an NMOS type image sensor used in a unit pixel region.
Referring to FIG. 7, an
[0028]
The specific operation process of the NMOS image sensor is disclosed in the invention filed by the same inventor on the same date as the present invention, and therefore detailed description is omitted.
As described above, the pixel isolation region of the present invention is applicable not only to CCD and CMOS image sensors, but also to all image sensors that integrate light and output electric signals.
[0029]
As described above, even if the present invention has been described with reference to the limited embodiments and drawings, the present invention is not limited to this, and those having ordinary knowledge in the technical field to which the present invention pertains may understand the technical idea of the present invention. It goes without saying that various modifications and variations are possible within the equivalent scope of the claims.
[0030]
【The invention's effect】
As described above, according to the present invention, the silicon substrate can be prevented from being damaged by the buffering action of the silicon oxide film (SiO 2 ) during plasma etching for removing the silicon nitride film (Si 3 N 4 ). In addition, the function of the image sensor can be improved by separately providing a light blocking film that blocks efficiently diffusion of incident light.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of an image sensor in which pixels are isolated according to a preferred embodiment of the present invention.
FIGS. 2A to 2E are views showing a pixel isolation process according to a preferred embodiment of the present invention.
FIGS. 3A to 3C are diagrams illustrating a configuration of a unit pixel area according to a preferred embodiment of the present invention;
FIG. 4 is a configuration diagram of a conventional CMOS image sensor.
FIGS. 5A to 5D are views showing a LOCOS process which is a conventional pixel isolation process.
[Explanation of symbols]
10: Pixel isolation region 12: Photodiode
14: gate electrode 42: unit pixel region 44: impurity region 46:
Claims (8)
前記画素隔離領域は、隣接する単位画素領域間に注入され隣接する単位画素領域間で発生する漏れ電流を遮断する不純物領域と、
前記不純物領域の表面に形成され隣接する単位画素領域に入射光が拡散されることを防止するための光遮断膜を備えることを特徴とするイメージセンサ。A semiconductor substrate, a plurality of unit pixel regions for photoelectrically converting light incident on the surface of the semiconductor substrate, and an image sensor including a pixel isolation region located between adjacent unit pixel regions,
The pixel isolation region is an impurity region that is injected between adjacent unit pixel regions and blocks leakage current generated between adjacent unit pixel regions.
An image sensor comprising: a light blocking film formed on a surface of the impurity region to prevent incident light from being diffused to an adjacent unit pixel region.
半導体基板の上部に形成されている酸化膜と、
該酸化膜の上部に形成されるゲート電極と、
該ゲート電極に一定間隔離隔されその一方に位置し、上部に界面を有し半導体基板内に形成されるフォトダイオードn型領域と、
前記ゲート電極に一定間隔離隔され他の一方に位置し、上部に界面を有し半導体基板内に形成される浮游拡散領域であるn型領域とからなる単位画素を多数個含むNMOS型半導体で構成されることを特徴とする請求項1に記載のイメージセンサ。The unit pixel area is
An oxide film formed on an upper portion of the semiconductor substrate;
A gate electrode formed on the oxide film;
A photodiode n-type region formed at a predetermined distance from the gate electrode and located in one of the gate electrodes and having an interface at an upper portion and formed in a semiconductor substrate;
An NMOS type semiconductor including a large number of unit pixels, each of which is separated by a certain distance from the gate electrode and located on the other side, has an interface on the upper side, and is an n-type region which is a floating diffusion region formed in a semiconductor substrate. The image sensor according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002292764A JP2004128350A (en) | 2002-10-04 | 2002-10-04 | Image sensor equipped with pixel isolation region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002292764A JP2004128350A (en) | 2002-10-04 | 2002-10-04 | Image sensor equipped with pixel isolation region |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004128350A true JP2004128350A (en) | 2004-04-22 |
Family
ID=32283924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002292764A Pending JP2004128350A (en) | 2002-10-04 | 2002-10-04 | Image sensor equipped with pixel isolation region |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004128350A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62234368A (en) * | 1986-04-04 | 1987-10-14 | Matsushita Electronics Corp | Light receiving element |
| JPH02230768A (en) * | 1989-03-03 | 1990-09-13 | Nec Corp | Solid-state image sensing element |
| JP2000012823A (en) * | 1998-04-22 | 2000-01-14 | Matsushita Electron Corp | Solid-state imaging device and method of manufacturing the same |
-
2002
- 2002-10-04 JP JP2002292764A patent/JP2004128350A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62234368A (en) * | 1986-04-04 | 1987-10-14 | Matsushita Electronics Corp | Light receiving element |
| JPH02230768A (en) * | 1989-03-03 | 1990-09-13 | Nec Corp | Solid-state image sensing element |
| JP2000012823A (en) * | 1998-04-22 | 2000-01-14 | Matsushita Electron Corp | Solid-state imaging device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090179237A1 (en) | CMOS image sensor and method for fabricating the same | |
| CN1738045A (en) | Grounded gate and isolation techniques for reducing dark current in CMOS image sensors | |
| JP5100988B2 (en) | Image sensor and manufacturing method thereof | |
| US6656760B2 (en) | Solid state imaging sensor in a submicron technology and method of manufacturing and use of a solid state imaging sensor | |
| KR100778856B1 (en) | Manufacturing Method of CMOS Image Sensor | |
| JP2006191100A (en) | CMOS image sensor and manufacturing method thereof | |
| KR100640980B1 (en) | Manufacturing Method of CMOS Image Sensor | |
| US20040065910A1 (en) | Image sensor having pixel isolation region | |
| JP2004207455A (en) | Photodiodes and image sensors | |
| KR100790208B1 (en) | Image sensor manufacturing method | |
| CN104332481B (en) | Imaging sensor and forming method thereof | |
| CN100428487C (en) | Photodiode of CMOS image sensor and manufacturing method thereof | |
| KR20040065332A (en) | CMOS image sensor with ion implantation region as isolation layer and method for fabricating thereof | |
| JP4115446B2 (en) | Manufacturing method of CMOS image sensor | |
| KR100535911B1 (en) | CMOS image sensor and its fabricating method | |
| JP2004128350A (en) | Image sensor equipped with pixel isolation region | |
| KR100790287B1 (en) | Image sensor manufacturing method | |
| KR20040058697A (en) | CMOS image sensor with curing photo diode's surface defects and method for fabricating thereof | |
| KR20020058919A (en) | Image sensor capable of improving capacitance of photodiode and charge transport and method for forming the same | |
| KR100731099B1 (en) | CMOS image sensor and its manufacturing method | |
| KR100644523B1 (en) | Manufacturing method of image sensor that can reduce dark signal | |
| KR100788379B1 (en) | Manufacturing Method of Image Sensor | |
| KR100649001B1 (en) | Manufacturing Method of CMOS Image Sensor | |
| JP2004247647A (en) | Photo-diode and image sensor | |
| KR100606903B1 (en) | Transistor manufacturing method of CMOS image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060301 |