JP2004119967A - 電子モジュールおよびそれに用いる駆動回路基板 - Google Patents

Abstract

【課題】基板レス方式を採用した電子モジュールにおいて、抵抗値の増大が抑制されると共に、端子領域の増大が抑制された、電子モジュールおよびそれに用いる駆動回路基板を提供する。
【解決手段】本発明の電子モジュール１００は、電子回路基板７１と、電子回路基板７１の端子領域７８にｘ方向に沿って互いに隣接して実装された複数の駆動回路基板７３とを有している。複数の駆動回路基板７３は互いに電気的に接続されており、隣接する駆動回路基板同士の電気的な接続は、全て、電子回路基板に設けられた基板端子の上で形成されており、それらの間の接続抵抗は１０Ω以下である。
【選択図】図６

Description

　本発明は、電子モジュールおよびそれに用いる駆動回路基板に関する。

　現在、液晶表示装置等において、表示パネルとこれを駆動する駆動回路（ドライバ）との接続は、主にＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）方式で行われている。

　図１は、従来のＴＣＰ方式の液晶モジュールの構造を模式的に示す図である。図１に示すモジュール構造では、表示パネル１１のゲート側端子領域およびソース側端子領域にそれぞれ、複数のゲートＴＣＰ１２および複数のソースＴＣＰ１４が異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ：以下、ＡＣＦと示す）によって接続されている。また、ゲートＴＣＰ１２およびソースＴＣＰ１４にはそれぞれ、ゲートＰＷＢ（Ｐｒｉｎｔｅｄ　Ｗｉｒｅ　Ｂｏａｒｄ）１３およびソースＰＷＢ１５がＡＣＦによって接続されている。ゲートＰＷＢ１３およびソースＰＷＢ１５はそれぞれ、外部回路基板と接続されたＦＰＣ１６に接続されている。

　このＴＣＰ方式のモジュール構造は、量産化の実績が長いが、必要とされる部品数が多く、材料費や実装加工費が高価であるという問題がある。そこで、図２に示す基板レス方式が検討されている。

　基板レス方式のモジュール構造は、上述したＰＷＢを備えていない。図２に示す基板レス方式では、表示パネル２１のゲート側端子領域およびソース側端子領域にそれぞれ、複数のゲートＴＣＰ２２およびソースＴＣＰ２３が接続されると共に、ソース側端子領域にＦＰＣ２４が接続されている。ＦＰＣ２４は外部回路基板と接続されており、外部回路基板から、ゲート側駆動電源／信号およびソース側駆動電源／信号が供給される。

　ゲート側駆動電源／信号は、ＦＰＣ２４から表示パネル２１上に設けられたパネル配線２７を経由して、隣接するゲートＴＣＰ２２を順次伝搬する。これと同様に、ソ−ス側駆動電源／信号も、ＦＰＣ２４から表示パネル２１上に設けられたパネル配線２７を経由して、隣接するソースＴＣＰ２３を順次伝搬する。

　次に、図４および図５を参照して、従来の基板レス方式の接続構造を説明する。なお以下の説明では、表示パネル２１のソース端子領域に実装される複数のＴＣＰの配列方向をｘ方向とし、これに交差する（典型的には直交する）方向をｙ方向として説明する。また、本明細書では一般に、図３に示すように、配線６の端部に設けられている端子１が形成されている基板２の端辺を含む側面３に対する法線方向を、端子の取り出し方向４と称する。さらに、複数の端子１が配列されている場合、端子１の隣接方向を端子の配列方向５と称する。

　図４は図２の破線部分の拡大図であり、特許文献１に開示されている液晶モジュール構造の一部を示す。図４に示すようにソースＴＣＰ２３には、駆動回路（ＩＣ）３５が搭載されており、この駆動回路３５には入力端子５４および出力端子５５が設けられている。ＴＣＰ２３にはさらに、第１端子３１、第２端子３２および第３端子３３と、ＴＣＰ配線３４とが設けられている。ＴＣＰ配線３４は、第１端子３１と第３端子３３とを接続している。

　ＴＣＰ２３では、ソース側駆動電源／信号は、第１端子３１から配線３４に供給され、第３端子３３から出力される。第３端子３３から出力されたソース側駆動電源／信号は、表示パネル上に形成されたパネル配線２７ａおよびパネル端子２７ｂを経由して、隣接するＴＣＰ２３の第１端子３１に入力される。このように、隣接するＴＣＰ２３間の電気的接続は、表示パネル上に形成されたパネル配線２７ａおよびパネル端子２７ｂを介して行われる。

　また、配線３４に供給されたソース側駆動電源／信号は、入力端子５４を介して駆動回路３５に入力される。駆動回路３５から出力された信号は、出力端子５５から出力され、ＴＣＰ２３の第２端子３２を経由して、表示パネル上の配線（不図示、例えばソース線またはゲート線）に供給される。

　次に、より詳細に第１端子３１および第３端子３３を説明する。

　上述したように、隣接するＴＣＰ２３間の電気的接続は、表示パネル上に形成されたパネル配線２７ａおよびパネル端子２７ｂを介して行われ、パネル配線２７ａおよびパネル端子２７ｂは、ＴＣＰ２３の第１端子３１と第３端子３３とを電気的に接続している。

　図４に示すように、複数の第１端子３１のうちの一部の端子３１ａは、ｙ方向に配列されており、その端子の取り出し方向は−ｘ方向である。また、複数の第３端子３３のうちの一部の端子３３ａは、ｙ方向に配列されており、その端子の取り出し方向はｘ方向である。端子３１ａと端子３３ａとは互いに対向しており、その間隔が小さいため、表示パネル上に形成したパネル端子２７ｂを用いて接続される。第１端子３１のうちの残りの端子３１ｂ、および第３端子３３のうちの残りの端子３３ｂは、ｘ方向に配列され、その端子の取り出し方向はｙ方向である。端子３１ｂと第３端子３３とは互いに対向しておらず、それらの間隔は、端子３１ａと端子３３ａとの間の間隔に比べて大きい。従って、端子３１ｂと第３端子３３ｂとの接続は、表示パネル２１上に引き回されたパネル配線２７ａを用いて行っている。

　図４に示す接続構造では、第１端子３１および第３端子３３のうちの一部の端子３１ａおよび３３ａが、ｙ方向に配列され、かつ、その端子の取り出し方向が−ｘまたはｘ方向とされているので、第１端子３１および第３端子３３の全ての端子を、端子３１ｂ、３３ｂのようにｘ方向に配列し、取り出し方向をｙ方向とする場合と比べて、端子領域の幅（ｙ方向）を小さくすることができる。

　図５は特許文献２に開示されているＴＣＰを示す図である。ＴＣＰ４１には、駆動回路４４が搭載されている。また、ＴＣＰ４１にはＴＣＰ配線３４が形成されており、これらの配線３４は駆動ＩＣ４４に接続されている。図５に示すように、ｘ方向に隣接して配列された複数のＴＣＰ４１は、表示パネル（図４に不図示）のｘ方向に延びる端辺に実装される。隣接するＴＣＰ４１のそれぞれに形成されたｘ方向に延びるＴＣＰ配線４２は、その接続部４３同士がはんだ接続されることによって、互いに接続されている。
特開平０７−０４９６５７号公報（図３） 特開平０６−３６８４号公報（図４）

　図４および図５を参照して説明した基板レス方式は、ＴＣＰ方式に比べて部品数を大幅に削減することができるので、実装材料費および実装加工費を削減できるが、以下に説明する問題がある。

　図４の配線構造では、ＴＣＰに形成された第１および第３の端子のうちの一部の端子３１ａ、３３ａは、ｙ方向に配列されており、その取り出し方向はｘ方向または−ｘ方向であるが、残りの端子３１ｂ、３３ｂは、ｘ方向に配列されており、その取り出し方向はｙ方向または−ｙ方向である。通常、必要とされる接続端子の数は３０〜６０程度であるが、端子３１ａ、３３ａのようにｙ方向に配列可能な端子は５本程度（接続端子長が１ｍｍの場合）が限界であり、残りの端子は端子３１ｂ、３３ｂのように全てｘ方向に配列されることになる。上述したように、ｘ方向に配列された端子３１ｂと端子３３ｂとの間は、表示パネル上に形成されたパネル配線２７ａを経由して行われる。

　しかしながら、表示パネル上に形成される導電膜の厚さは、１μｍ未満であり、一般に数百ｎｍ程度であるので、シート抵抗が高い。従って、パネル上の導電膜を用いて形成される配線のシート抵抗は高いので、表示パネル上に引き回された長いパネル配線２７ａを用いて端子３１ｂと端子３３ｂとの間を接続すると、接続抵抗が非常に高くなり、ＴＣＰの駆動回路に供給される信号が劣化し、駆動回路が正常に動作しない問題があった。特に、液晶パネルのソース用駆動回路は、信号の劣化に敏感であるため、ソース用駆動回路が基板レス方式で実装された液晶モジュールは未だに市販されていない。

　図５に示す方式では、隣接するＴＣＰ４１にそれぞれ形成された配線４２は、互いに接続部４３で直接接続されている。従って、表示パネル上にパネル配線を引き回して、隣接するＴＣＰ４１にそれぞれ形成された配線４２同士を接続する必要がないため、図４の接続構造のように抵抗値が増大することはない。しかしながら、隣接するＴＣＰ４１にそれぞれ形成された配線４２間の接続は半田接続で行っているため、この接続工程は、表示パネルにＴＣＰを配置・固定する工程と全く別工程で行う必要がある。これにより、作業工程が増加し、コストアップを招くという問題が生じる。また、半田接続はＡＣＦ接続に較べて微細ピッチ化が困難であり、０．３ｍｍピッチで６０本の接続を行った場合、１８ｍｍの接続エリアが必要となる。従って、表示パネルの端子領域の増大や、ＴＣＰ面積の増大によるコストアップを招いてしまう。

　本発明は、上記の課題に鑑みてなされたものであり、基板レス方式を採用した電子モジュールにおいて、抵抗値の増大が抑制されると共に、端子領域の増大が抑制された、電子モジュールおよびそれに用いる駆動回路基板を提供することを目的とする。

　本発明の電子モジュールは、複数の回路素子と、前記複数の回路素子のそれぞれに接続された複数の信号線と、端子領域に設けられた複数の基板端子とを有する電子回路基板と、前記電子回路基板の前記端子領域に、ｘ方向に沿って互いに隣接して実装された第１および第２駆動回路基板とを有する電子モジュールであって、前記第１および第２駆動回路基板のそれぞれは、基板と、前記基板上に配置された複数の入力端子および複数の出力端子を備える駆動回路と、第１端子部、第２端子部、および第３端子部と、前記第１端子部と前記第３端子部とを互いに接続し、且つ、前記駆動回路の前記複数の入力端子に接続された複数の配線とを有し、前記第１端子部、前記第２端子部および前記第３端子部は、ｘ方向にこの順で配列されており、前記第１端子部、前記第２端子部および前記第３端子部は、それぞれ、複数の第１端子、複数の第２端子および複数の第３端子を有し、前記複数の第１端子、複数の第２端子、および複数の第３端子は、それぞれ、ｘ方向に配列された２以上の端子を含み、前記第１駆動回路基板および前記第２駆動回路基板のそれぞれが有する前記駆動回路の前記複数の出力端子は、前記複数の第２端子を介して、前記電子回路基板の前記複数の信号線と電気的に接続されており、前記第１駆動回路基板の前記複数の第３端子と前記第２駆動回路基板の前記複数の第１端子との電気的な接続は全て、前記電子回路基板の前記複数の基板端子の上で形成されており、これにより上記課題が解決される。

　前記第１駆動回路基板の前記第３端子と、前記第２駆動回路基板の前記第１端子との間の接続抵抗が１０Ω以下であることが好ましい。

　ある実施形態では、前記複数の第１端子の全て、前記複数の第２端子の全ておよび前記複数の第３端子の全ては、いずれも、ｘ方向に配列されている。

　また、ある実施形態では、前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、前記第２端子部の取り出し方向はｘ方向と交差するｙ方向であり、前記第１端子部および前記第３端子部の取り出し方向の一方は、ｙ方向であり、他方は−ｙ方向である。

　ある実施形態では、前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、前記第１端子部の取り出し方向、前記第２端子部の取り出し方向、および前記第３端子部の取り出し方向のいずれもが、ｘ方向と交差するｙ方向である。

　ある実施形態では、前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、前記第１端子部、第２端子部および第３端子部のそれぞれの取り出し方向の端辺は、それぞれ、第１基準線、第２基準線、および第３基準線を規定し、前記第２基準線の中点から前記第１基準線の中点までのｙ方向における距離ｄ１と、前記第２基準線の中点から前記第３基準線の中点までのｙ方向における距離ｄ２とは、互いに異なる。

　ある実施形態では、前記第１駆動回路基板において、前記第２端子部の取り出し方向はｘ方向と交差するｙ方向であり、前記第１端子部および前記第３端子部の取り出し方向のいずれもが、−ｙ方向であり、前記第２駆動回路基板において、前記第２端子部の取り出し方向はｘ方向と交差するｙ方向であり、前記第１端子部および前記第３端子部の取り出し方向のいずれもが、ｙ方向である。

　ある実施形態では、前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、前記第１端子部、第２端子部および第３端子部のそれぞれの取り出し方向の端辺は、それぞれ、第１基準線、第２基準線、および第３基準線を規定し、前記第２基準線の中点から前記第１基準線の中点までのｙ方向における距離ｄ１と、前記第２基準線の中点から前記第３基準線の中点までのｙ方向における距離ｄ２とが、互いに同じである。

　ある実施形態では、前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、前記第１端子部と前記第３端子部とは、ｙ方向に平行な中心線に関して線対称な構造を有している。

　ある実施形態では、前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、前記基板は、前記第１端子部および第３端子部が設けられている端辺に、ｘ方向と交差するｙ方向に平行な辺を有する凹部および凸部を有し、前記複数の第１端子および前記複数の第３端子は、それぞれ、前記凹部および前記凸部のｙ方向に平行な辺に沿って配列された複数の端子を有し、前記第１端子部および前記第３端子部の取り出し方向のいずれもが、ｘ方向および−ｘ方向であって、前記第２端子部の取り出し方向はｙ方向である。

　ある実施形態では、前記第１駆動回路基板における前記第３端子部が設けられている端辺の前記凸部が、前記第２駆動回路基板における前記第１端子部が設けられている端辺の前記凹部に内嵌するように配置されている。

　前記第１駆動回路基板の前記複数の第３端子と前記第２駆動回路基板の前記複数の第１端子とは、前記複数の基板端子上に配置されたＡＣＦ、ＡＣＰまたはＮＣＰによって電気的に接続されていることが好ましい。

　前記基板端子上の、前記第１駆動回路基板の前記第３端子と前記第２駆動回路基板の前記第１端子との間の距離は、４ｍｍ以下であることが好ましい。

　前記第１駆動回路基板の前記第３端子と、前記第２駆動回路基板の前記第１端子との間の接続抵抗が５Ω以下であることが好ましい。

　本発明の一実施形態の駆動回路基板は、基板と、前記基板上に配置された、複数の入力端子および複数の出力端子を備える駆動回路と、第１端子部と、第２端子部と、第３端子部と、複数の配線とを備える駆動回路基板であって、前記複数の配線は、前記第１端子部と前記第３端子部とを互いに接続し、且つ、前記駆動回路の前記複数の入力端子に接続されており、前記第１端子部と前記第２端子部と前記第３端子部とは、ｘ方向にこの順で配列されており、前記第１端子部と前記第２端子部と前記第３端子部とはそれぞれ、ｘ方向に配列された複数の第１端子と複数の第２端子と複数の第３端子とを有し、前記複数の第２端子は、前記駆動回路の前記複数の出力端子と接続されており、前記第２端子部の取り出し方向はｘ方向と交差するｙ方向であり、前記第１端子部および前記第３端子部の取り出し方向の一方は、ｙ方向であり、他方は−ｙ方向であり、これにより、上記課題が解決される。

　前記第１端子部、第２端子部および第３端子部のそれぞれの取り出し方向の端辺は、それぞれ、第１基準線、第２基準線および第３基準線を規定し、前記第２基準線の中点から前記第１基準線の中点までのｙ方向における距離ｄ１と、前記第２基準線の中点から前記第３基準線の中点までのｙ方向における距離ｄ２とは互いに異なることが好ましい。

　本発明の一実施形態の駆動回路基板は、基板と、前記基板上に配置された、複数の入力端子および複数の出力端子を備える駆動回路と、第１端子部と、第２端子部と、第３端子部と、複数の配線とを備える駆動回路基板であって、前記複数の配線は、前記第１端子部と前記第３端子部とを互いに接続し、且つ、前記駆動回路の前記複数の入力端子に接続されており、前記第１端子部と前記第２端子部と前記第３端子部とは、ｘ方向にこの順で配列されており、前記第１端子部と前記第２端子部と前記第３端子部とはそれぞれ、ｘ方向に配列された複数の第１端子と複数の第２端子と複数の第３端子とを有し、前記複数の第２端子は、前記駆動回路の前記複数の出力端子と接続されており、前記第１端子部の取り出し方向、前記第２端子部の取り出し方向、および前記第３端子部の取り出し方向のいずれもが、ｘ方向と交差するｙ方向であり、第１端子部、第２端子部および第３端子部のそれぞれの取り出し方向の端辺は、それぞれ、第１基準線、第２基準線および第３基準線を規定し、前記第２基準線の中点から前記第１基準線の中点までのｙ方向における距離ｄ１と、前記第２基準線の中点から前記第３基準線の中点までのｙ方向における距離ｄ２とは互いに異なり、これにより上記課題が解決される。

　前記第２基準線と前記第１基準線とはｘ方向に延びる連続した直線をなし、ｄ１が０であることが好ましい。

　本発明の一実施形態の駆動回路基板は、基板と、前記基板上に配置された、複数の入力端子および複数の出力端子を備える駆動回路と、第１端子部と、第２端子部と、第３端子部と、複数の配線とを備える駆動回路基板であって、前記複数の配線は、前記第１端子部と前記第３端子部とを互いに接続し、且つ、前記駆動回路の前記複数の入力端子に接続されており、前記第１端子部と前記第２端子部と前記第３端子部とは、ｘ方向にこの順で配列されており、前記第１端子部、前記第２端子部および前記第３端子部はそれぞれ、複数の第１端子、複数の第２端子および複数の第３端子を有し、前記複数の第２端子は、前記駆動回路の前記複数の出力端子と接続されており、前記基板は、前記第１端子部および第３端子部が設けられている端辺に、ｘ方向と交差するｙ方向に平行な辺を有する凹部および凸部を有し、前記複数の第１端子、複数の第２端子、および複数の第３端子は、それぞれ、ｘ方向に配列された２以上の端子を含み、且つ、前記複数の第１端子および複数の第３端子は、それぞれ、前記凹部および前記凸部のｙ方向に平行な辺に沿って配列された２以上の端子を含み、前記第１端子部および前記第３端子部の取り出し方向のいずれもが、ｘ方向および−ｘ方向であって、前記第２端子部の取り出し方向はｙ方向であるり、これにより上記課題が解決される。

　前記第１端子部が設けられている端辺の前記凸部は、前記第３端子部が設けられている端辺の前記凹部に内嵌できる形状を有し、且つ、前記第３端子部が設けられている端辺の前記凸部は、前記第１端子部が設けられている端辺の前記凹部に内嵌できる形状を有していることが好ましい。

　本発明の一実施形態の駆動回路基板は、第１および第２駆動回路基板からなる一対の駆動回路基板であって、前記第１および第２駆動回路基板はそれぞれ、基板と、前記基板上に配置された、複数の入力端子および複数の出力端子を備える駆動回路と、第１端子部と、第２端子部と、第３端子部と、複数の配線とを備える駆動回路基板であって、前記複数の配線は、前記第１端子部と前記第３端子部とを互いに接続し、且つ、前記駆動回路の前記複数の入力端子に接続されており、前記第１端子部と前記第２端子部と前記第３端子部とは、ｘ方向にこの順で配列されており、前記第１端子部と前記第２端子部と前記第３端子部とはそれぞれ、ｘ方向に配列された複数の第１端子と複数の第２端子と複数の第３端子とを有し、前記複数の第２端子は、前記駆動回路の前記複数の出力端子と接続されており、前記第１駆動回路基板において、前記第２端子部の取り出し方向はｘ方向と交差するｙ方向であり、前記第１端子部および前記第３端子部の取り出し方向のいずれもが、−ｙ方向であり、前記第２駆動回路基板において、前記第１端子部、前記第２端子部、および前記第３端子部の取り出し方向のいずれもが、ｙ方向であり、これにより上記課題が解決される。

　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、前記第１端子部、第２端子部および第３端子部のそれぞれの取り出し方向の端辺は、それぞれ、第１基準線、第２基準線、および第３基準線を規定し、前記第２基準線の中点から前記第１基準線の中点までのｙ方向における距離ｄ１と、前記第２基準線の中点から前記第３基準線の中点までのｙ方向における距離ｄ２とが、互いに同じであることが好ましい。

　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、前記第１端子部と前記第３端子部とは、ｙ方向に平行な中心線に関して線対称な構造を有していることが好ましい。

　前記距離ｄ１と前記距離ｄ２との差Δｄの絶対値が、０．５ｍｍ以下であることが好ましい。

　前記第１端子部を構成する前記複数の第１端子の全てがｘ方向に配列されており、かつ、前記第３端子部を構成する前記複数の第３端子の全てがｘ方向に配列されていてもよい。

　上述した駆動回路基板は、例えばＣＯＦまたはＴＣＰである。

　前記複数の第１端子および前記複数の第３端子は、いずれも、ｘ方向に配列された複数の端子と、ｘ方向と交差するｙ方向に配列された複数の端子とを含んでいてもよい。

　本発明の一実施形態の電子モジュールは、複数の回路素子と、前記複数の回路素子のそれぞれに接続された複数の信号線と、端子領域に設けられた複数の基板端子とを有する電子回路基板と、前記電子回路基板の前記端子領域にｘ方向に沿って実装された、第１および第２駆動回路基板と第１および第２配線基板とを有する電子モジュールであって、前記第１および第２駆動回路基板のそれぞれは、第１基板と、前記第１基板上に配置された複数の入力端子および複数の出力端子を備える駆動回路と、出力配線端子部とを有し、前記第１および第２配線基板のそれぞれは、第２基板と、前記第２基板上に配置された上流側端子部および下流側端子部と、前記上流側端子部と前記下流側端子部とを互いに接続する複数の伝送配線とを有し、前記上流側端子部、前記出力配線端子部および前記下流側端子部は、それぞれ、複数の上流側端子、複数の出力配線端子および複数の下流側端子を有し、前記上流側端子部、前記出力配線端子部および前記下流側端子部は、ｘ方向にこの順で配列されており、前記第１駆動回路基板および前記第２駆動回路基板のそれぞれが有する前記駆動回路の前記複数の出力端子は、前記複数の出力配線端子を介して、前記電子回路基板の前記複数の信号線と電気的に接続されており、前記第１配線基板が有する前記複数の伝送配線は、前記第２駆動回路基板の前記駆動回路の前記複数の入力端子に電気的に接続されており、前記第１配線基板の前記複数の下流側端子と前記第２配線基板の前記複数の上流側端子との電気的な接続は全て、前記電子回路基板の前記複数の基板端子の上で形成されており、これにより上記課題が解決される。

　本発明の一実施形態の電子モジュールは、複数の回路素子と、前記複数の回路素子のそれぞれに接続された複数の信号線と、端子領域に設けられた複数の基板端子とを有する電子回路基板と、前記電子回路基板の前記端子領域にｘ方向に沿って実装された、第１および第２駆動回路基板と第１および第２配線基板とを有する電子モジュールであって、
　前記第１および第２駆動回路基板のそれぞれは、第１基板と、前記第１基板上に配置された複数の入力端子および複数の出力端子を備える駆動回路と、出力配線端子部とを有し、前記第１および第２配線基板のそれぞれは、第２基板と、前記第２基板上に配置された上流側端子部および下流側端子部と、前記上流側端子部と前記下流側端子部とを互いに接続する複数の伝送配線とを有し、前記上流側端子部、前記出力配線端子部および前記下流側端子部は、それぞれ、複数の上流側端子、複数の出力配線端子および複数の下流側端子を有し、前記上流側端子部、前記出力配線端子部および前記下流側端子部は、ｘ方向にこの順で配列されており、前記第１駆動回路基板および前記第２駆動回路基板のそれぞれが有する前記駆動回路の前記複数の出力端子は、前記複数の出力配線端子を介して、前記電子回路基板の前記複数の信号線と電気的に接続されており、前記第１配線基板が有する前記複数の伝送配線は、前記第２駆動回路基板の前記駆動回路の前記複数の入力端子に電気的に接続されており、前記第１配線基板の前記複数の下流側端子と前記第２配線基板の前記複数の上流側端子との電気的な接続は全て、前記電子回路基板の前記複数の基板端子の上で形成されており、前記第１配線基板の前記複数の下流側端子の全てと、前記第２配線基板の前記複数の上流側端子の全てとは、互いに対向しており、これにより上記の課題が解決される。

　前記第１配線基板の前記複数の下流側端子と前記第２配線基板の前記複数の上流側端子との間の接続抵抗は１０Ω以下であることが好ましい。

　前記複数の上流側端子、前記複数の出力配線端子および前記複数の下流側端子は、それぞれ、ｘ方向に配列された２以上の端子を含んでもよい。

　前記第１駆動回路基板の前記第１基板と、前記第１配線基板の前記第２基板とは物理的に分離しており、かつ、前記第２駆動回路基板の前記第１基板と前記第２配線基板の前記第２基板とは物理的に分離していてもよい。

　前記電子回路基板は、前記複数の基板端子と電気的に接続された複数の基板配線を有し、前記第１配線基板の前記複数の下流側端子は、前記複数の基板配線を介して、前記第２駆動回路基板の前記複数の入力端子と電気的に接続されてもよい。

　前記第１駆動回路基板の前記第１基板と、前記第１配線基板の前記第２基板とは一体に形成されており、かつ、前記第２駆動回路基板の前記第１基板と前記第２配線基板の前記第２基板とは一体に形成されていてもよい。

　前記第１駆動回路基板の前記駆動回路の前記複数の入力端子は、前記第１配線基板が有する前記複数の伝送配線に、前記上流側端子部と前記下流側端子部との間で接続されていてもよい。

　前記複数の第１端子の全て、前記複数の第２端子の全ておよび前記複数の第３端子の全ては、いずれも、ｘ方向に配列されていてもよい。

　前記複数の第１端子および前記複数の第３端子は、いずれも、ｘ方向に配列された複数の端子と、ｘ方向と交差するｙ方向に配列された複数の端子とを含んでいてもよい。

　本発明の表示装置は、上記の電子モジュールを備えることが好ましい。

　本発明の表示装置は、上記の駆動回路基板を備えることが好ましい。

　以下、作用を説明する。

　本発明の電子モジュールは、電子回路基板と、電子回路基板の端子領域にｘ方向に沿って互いに隣接して実装された複数の駆動回路基板とを有している。上記複数の駆動回路基板は、互いに電気的に接続されている。本発明の電子モジュールでは、隣接する駆動回路基板同士の電気的な接続が全て、電子回路基板に設けられた基板端子上で形成されており、それらの間の接続抵抗は１０Ω以下である。従って、複数の駆動回路基板を伝搬する信号の劣化が抑制される。

　上記電子モジュールに用いる駆動回路基板は、基板と、基板上に配置された駆動回路と、第１端子部、第２端子部、および第３端子部と、複数の配線とを有している。駆動回路は、複数の入力端子および複数の出力端子を備えている。また複数の配線は、第１端子部と第３端子部とを互いに接続し、且つ、駆動回路の複数の入力端子に接続されている。第１端子部、第２端子部および第３端子部は、ｘ方向にこの順で配列されている。この第１端子部、第２端子部および第３端子部は、それぞれ、複数の第１端子、複数の第２端子および複数の第３端子を有している。複数の第１端子、複数の第２端子、および複数の第３端子はそれぞれ、ｘ方向に配列された２以上の端子を含んでいる。この第２端子を介して、駆動回路の出力端子と電子回路基板の信号線とが電気的に接続される。また、隣接する２つの駆動回路基板の電気的な接続は、一方の駆動回路基板の第３端子と、他方の駆動回路基板の第１端子とを電気的に接続することによって行われる。

　以上説明したように、駆動回路基板に設けられた複数の第１、第２および第３端子はいずれもｘ方向に配列された２以上の端子を含んでおり、これらの配列方向は、電子回路基板の端子領域に実装されている複数の駆動回路基板の隣接方向と同じである。従って、駆動回路基板に設ける端子の全てをｙ方向に配列とした場合に比べて、電子回路基板の端子領域のｙ方向の幅を小さくすることができるので、電子モジュールの額縁を狭くすることができる。

　本発明により、基板レス方式を採用した電子モジュールにおいて、抵抗値の増大が抑制されると共に、端子領域の増大が抑制された、電子モジュールおよびそれに用いる駆動回路基板が提供される。

　本発明の電子モジュールは、電子回路基板と、電子回路基板の端子領域にｘ方向に沿って実装された複数の駆動回路基板および複数の配線基板とを有している。駆動回路基板は、少なくとも基板と駆動回路とを有している。配線基板は、基板と、上流側端子部および下流側端子部と、これらの端子部を互いに接続する伝送配線とを有している。配線基板が有する伝送配線は、駆動回路基板の駆動回路の入力端子に電気的に接続されている。

　本発明の電子モジュールでは、複数の配線基板間の電気的な接続が、全て、電子回路基板の基板端子の上で形成されており（すなわち、複数の配線基板間の電気的な接続が、電子回路基板に設けられた基板端子の上でのみ形成されており）、その隣接する配線基板間の接続抵抗が１０Ω以下であることを主な特徴の１つとしている。すなわち隣接する配線基板間の接続抵抗が低いため、複数の配線基板を伝搬する信号の劣化が抑制され、駆動回路基板に劣化した信号が供給されるのを抑制できる。

　［第１の局面にかかる電子モジュール］
　以下、本発明の第１の局面にかかる電子モジュールを説明する。第１の局面にかかる電子モジュールでは、上記駆動回路基板を構成する基板と配線基板を構成する基板とが一体に形成されて、１つの駆動回路基板を構成していることを特徴としている。すなわち、単一の駆動回路基板に、駆動回路と伝送配線とが形成されている。

　以下、この駆動回路基板をより詳細に説明する。

　駆動回路基板は、基板と、基板上に配置された駆動回路と、第１端子部、第２端子部、および第３端子部と、複数の配線とを有している。駆動回路は、複数の入力端子および複数の出力端子を備えている。また複数の配線は、第１端子部と第３端子部とを互いに接続し、且つ、駆動回路の複数の入力端子に接続されている。

　第１端子部、第２端子部および第３端子部は、ｘ方向にこの順で配列されている。この第１端子部、第２端子部および第３端子部は、それぞれ、複数の第１端子、複数の第２端子および複数の第３端子を有している。複数の第１端子、複数の第２端子、および複数の第３端子はそれぞれ、ｘ方向に配列された２以上の端子を含んでいる。

　第２端子を介して、駆動回路の出力端子と電子回路基板の信号線とが電気的に接続される。また、隣接する２つの駆動回路基板の電気的な接続は、一方の駆動回路基板の第３端子と、他方の駆動回路基板の第１端子とを電気的に接続することによって行われる。上述したように、上記第３端子と第１端子との電気的な接続は、全て、電子回路基板に設けられた基板端子の上で形成されており（すなわち、第３端子部と第１端子部との電気的な接続が、電子回路基板に設けられた基板端子の上でのみ形成されており）、一方の駆動回路基板の第３端子と、他方の駆動回路基板の第１端子との間の接続抵抗が１０Ω以下である。なお、端子間の接続抵抗とは、一方の端子から他方の端子に至る全経路の電気抵抗を指し、基板端子の抵抗だけでなく、電気的な接続材料（例えばＡＣＦ）の電気抵抗および接触抵抗を含む。

　以上説明したように、本発明の電子モジュールでは、駆動回路基板に設けられた複数の第１、第２および第３端子がいずれも、ｘ方向に配列された２以上の端子を含んでおり、この配列方向は、電子回路基板の端子領域に実装されている複数の駆動回路基板の隣接方向と同じである。従って、駆動回路基板に設ける端子の全てをｙ方向に配列とした場合に比べて、電子回路基板の端子領域のｙ方向の幅を小さくすることができるので、電子モジュールの額縁を狭くすることができる。ここで、端子領域とは、駆動回路基板を実装するのに電子回路基板に必要とされる領域をいう。端子領域は例えば、電子回路基板が駆動回路基板と重畳（接着）している領域や、後述する基板端子が形成されている領域を含む。

　さらに、上述した本発明の電子モジュールでは、隣接する２つの駆動回路基板において、一方の駆動回路基板の第３端子と、他方の駆動回路基板の第１端子との電気的な接続は全て、電子回路基板の基板端子の上で形成されており、上記第３端子と第１端子との間の接続抵抗は１０Ω以下である。このように、隣接する駆動回路基板の端子間の接続抵抗が十分小さいので、複数の駆動回路基板を伝搬する信号の劣化が抑制される。従って、液晶パネルのソース用駆動回路の実装に適用しても、良好な動作を得ることができる。

　ここで、基板端子とは、基板上に形成された導電膜であって、駆動回路基板の端子と接続される部分を指す。本発明の電子モジュールは、この基板端子上における接続抵抗が１０Ω以下となるように構成されており、基板端子は、典型的には４ｍｍ以下、好ましくは１ｍｍ以下の長さを有し、図４に示した従来のパネル配線よりも短い。

　すなわち、駆動回路基板の導電層（例えば、厚さ５μｍから３５μｍ）よりも薄く、シート抵抗の高い、基板上の導電膜を電気的な接続に利用しても、上記のように基板端子の長さ（接続される端子間の距離）を短くすることによって、接続抵抗を１０Ω以下、より好ましくは５Ω以下に抑えることができる。

　また、実施形態で後述するように、基板端子（パネル端子）は、典型的には、直線状である。一対の駆動回路基板の第３端子と第１端子とを接続するための複数の基板端子は、実質的に合同な形状を有している。

　また、駆動回路基板の表示パネルへの実装は、例えばＡＣＦを用いて実行することができるので、製造工程が複雑になることもない。

　本発明の電子モジュールは、例えば液晶表示装置、有機ＥＬまたはイメージセンサなど、様々な電子機器に好適に使用可能である。

　（実施形態１）
　以下、図面を参照して本発明の一実施形態の電子モジュールを説明する。以下に説明する実施形態では、電子モジュールとして液晶モジュールを例示する。従って上述した電子回路基板は、液晶モジュールが備える表示パネルに対応する。表示パネルは回路素子として、例えば画素を駆動するＴＦＴと、信号線として、ＴＦＴに接続されるソース線またはゲート線を有する。表示パネルには、ソース線に信号を供給する駆動回路が搭載されたソース側駆動回路基板、および、ゲート線に信号を供給する駆動回路が搭載されたゲート側駆動回路基板が実装されている。駆動回路基板には例えば、ＴＣＰまたはＣＯＦ（Ｃｈｉｐ　ｏｎ　Ｆｉｌｍ）が用いられる。以下の説明では、ＣＯＦを用いたソース側駆動回路基板に本発明の駆動回路基板を適用した場合を例示する。

　なお、液晶モジュール１００では、ソース側駆動回路基板にＴＣＰよりもＣＯＦを用いる方が好ましい。ＴＣＰは、駆動回路の下部に引き回す配線本数が制限されるが、ＣＯＦにはそのような制限がない。基板レス方式では、伝送する信号本数が増加すると、駆動回路に駆動電源／信号を入力し、かつ、隣接する駆動回路基板に駆動電源／信号を伝送するためには、駆動回路の下部に多くの配線を引き回す必要が生じる。液晶モジュール１００のソース側端子領域では、伝送する信号本数が多い（例えば４０本以上）。従って、ソース側駆動回路基板にはＴＣＰよりもＣＯＦを用いる方が好ましい。一方、ゲート側端子領域は、ソース側端子領域に比べて伝送する信号本数が少ないため（例えば１０本程度）、ＴＣＰを用いる。

　図６は、本実施形態の液晶モジュール１００を模式的に示す図である。図６に示すように液晶モジュール１００は、表示パネル７１を備えている。この表示パネル７１には、複数のＴＦＴ（不図示）と、複数のＴＦＴのそれぞれに接続された複数のソース線（不図示）およびゲート線（不図示）と、ソース側端子領域７８に設けられた複数のパネル端子（図６では不図示）とが設けられている。

　液晶モジュール１００はさらに、表示パネル７１のソース側端子領域７８に実装された複数のソースＣＯＦ７３およびＦＰＣ７４と、ゲート側端子領域７７に実装された複数のゲートＴＣＰ７２とを備えている。ＦＰＣ７４は、図示しない外部回路基板に接続されている。

　液晶モジュール１００では、表示パネル７１とソースＣＯＦ７３との間の接続、および表示パネル７１とゲートＴＣＰ７２との間の接続に、基板レス方式を採用している。ＦＰＣ７４に供給されたソース側駆動電源／信号７６は、隣接するソースＣＯＦ７３を順次伝播していき、ＦＰＣ７４に供給されたゲート側駆動電源／信号７５は、隣接するゲートＴＣＰ７２を順次伝播していく。なお、ＦＰＣ７４はゲート側端子領域７７に実装されていてもよいし、あるいは、複数のソースＣＯＦ７３および複数のゲートＴＣＰ７２のうちの少なくとも１つが、ＦＰＣ７４の機能を併用して備えていてもよい。

　従来は図１に示したように、ＴＣＰ１４などの駆動回路基板にＰＷＢ１５を接続し、さらにＰＷＢ１５にＦＰＣ１６を接続し、ＦＰＣ１６からＰＷＢ１５を介して各駆動回路基板１４に駆動電源／信号を供給する接続方式を採用していたが、本実施形態が採用する基板レス方式では上記ＰＷＢが不要であり、図１の従来の接続方式に比べて、以下の利点がある。

　まず、ＰＷＢを用いる必要がないので、モジュールの狭額縁化および薄型化が可能になる。またＰＷＢが不要となるので、その分、材料コストを削減できる。さらに、ＰＷＢをＣＯＦやＴＣＰなどの駆動回路基板に接続するために、駆動回路基板に確保する必要があった接続面積が不要になるので、駆動回路基板サイズの縮小が可能になり、材料コストを削減できると共に、モジュールの狭額縁化が可能になる。また、ＰＷＢと駆動回路基板との接続に用いていた接続材料（例えばＡＣＦ）が不要になるので、その分、材料コストを削減できる。また、ＰＷＢと駆動回路基板との接続に必要とされていた接続工程が不要になるので、実装設備の削減および製造工程を簡略化できる。またこれにより、不良品の発生が減少し、歩留まりが向上する。歩留まりの向上により、修理で発生する２次不良の発生も抑制できる。２次不良が発生しにくく、部品数も少なくできるため、信頼性の高いモジュールを提供できる。また、ＰＷＢが不要になるのでモジュールの厚さにＣＯＦのサイズが影響を受けないため、ＣＯＦの共用化も可能になる。

　液晶モジュール１００は、上記に説明した様々な利点を有する基板レス方式を採用している。

　本実施形態の液晶モジュール１００では、隣接するソースＣＯＦ７３間の電気的な接続を、全て、表示パネル７１に設けられた複数のパネル端子の上で行っている。図７を用いて後述するが、液晶モジュール１００では、隣接するＣＯＦ７３にそれぞれ設けられた入力端子と出力端子との間隔が従来よりも極めて小さい。従って、隣接するＣＯＦ７３間を、パネル端子（基板端子）上で十分に短い接続間隔で電気的に接続することができ、表示パネル上に引き回した長いパネル配線によって接続する必要がない。

　隣接するＣＯＦ７３間の電気的な接続に、表示パネル上に長く引き回したパネル配線を用いた場合、隣接するＣＯＦ７３間の抵抗値が高くなる。例えば、ＣＯＦに形成される配線の膜厚を１０μｍ（Ｃｕ：体積抵抗率０．０１６９μΩ・ｍ）とすると、パネル配線の膜厚を２００ｎｍ（Ａｌ：体積抵抗率０．０２６２μΩ・m）としても、シート抵抗が７６倍も高くなり、例えば、幅５０μｍの配線の長さが４mmを超えると、隣接するＣＯＦ７３間の接続部の配線の抵抗だけで１０Ωを超えてしまう場合がある。

　しかしながら液晶モジュール１００では上記のように、パネル端子上で十分に短い接続間隔で接続を行うことにより、上記抵抗値を１０Ω以下、好ましくは５Ω以下、より好ましくは２〜３Ω以下とすることができる。従って、ＦＰＣ７４から複数のソースＣＯＦ７３を順次伝送する信号の劣化が抑制される。また、１つのＦＰＣを用いて駆動可能なソースＣＯＦ７３の数を多くすることができるので、ＦＰＣの搭載数を減少させることができる。

　次に図７を参照して、液晶モジュール１００に用いられるソースＣＯＦ７３を説明する。図７（ａ）は図６の破線で囲まれたＡ領域の拡大図である。液晶モジュール１００では、図７（ａ）に示すように左右非対称な形状のＣＯＦ７３がｘ方向に隣接して表示パネルに実装されている。

　図７（ａ）に示すようにソースＣＯＦ７３は、フィルム状の基板８２と、基板８２上に配置された駆動回路８１（例えばＩＣチップ）と、第１端子部８５と、第２端子部８６と、第３端子部８７と、複数のＣＯＦ配線８８とを有している。駆動回路８１は、複数の入力端子８３および複数の出力端子８４を備えている。複数のＣＯＦ配線８８は、第１端子部８５と第３端子部８７とを互いに接続し、且つ、駆動回路８１の複数の入力端子８３に接続されている。

　図６を参照して説明したように液晶モジュール１００では、外部回路からＦＰＣ７４に入力された駆動電源／信号は、複数のＣＯＦ７３を順次伝搬する。図７（ａ）に示すように、駆動電源／信号は、各ＣＯＦ７３において、第１端子部８５からＣＯＦ配線８８に入力され、第３端子部８７から出力される。第３端子部８７から出力された信号は、表示パネル上に設けられたパネル端子９０を経由して、隣接するＣＯＦ７３の第１端子部８５に入力される。

　図７（ｂ）は図７（ａ）の７Ａ―７Ａ’ に沿った断面図である。図７（ｂ）に示すように、第３端子部８７と、隣接するＣＯＦ７３の第１端子部８５との電気的接続は、第３端子部８７とパネル端子９０との間に配置されたＡＣＦ９８と、パネル端子９０と、パネル端子９０と第１端子部８５との間に配置されたＡＣＦ９８とを介して行われる。なお、端子間の電気的接続に用いる材料は、ＡＣＦに限られず、ＮＣＰ（Ｎｏｎ　Ｃｏｎｄｕｃｔｉｖｅ　Ｒｅｓｉｎ　Ｐａｓｔｅ；無導電粒子ペースト）、またはＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ：異方性導電ペースト）などが使用される。なお、作業性の観点からはＡＣＦを用いる事が好ましい。

　以上、説明したように、駆動電源／信号が複数のＣＯＦ７３を順次伝搬する。

　また、上記駆動電源／信号は、ＣＯＦ配線８８から入力端子８３を介して駆動回路８１に入力される。駆動回路８１は、駆動回路８１の出力端子８４を介して所定の信号を出力する。出力端子８４から出力された信号は、第２端子部８６を介してＣＯＦ７３から出力され、表示パネル上に形成されたパネル端子９２を経由してソース配線に供給される。ソース配線はＣＯＦ配線よりも抵抗が高いので、第２端子部８６とソース配線との接続抵抗に対する制限は、第１端子部８５と第３端子部８７との間の接続抵抗に対する制限よりも緩い。従って、第２端子部８６とソース配線とは、例えば、従来と同様の接続構造で接続されていてもよい。

　次に、ＣＯＦ７３の第１端子部８５、第２端子部８６および第３端子部８７を説明する。なお、図３を用いて説明したように、本明細書では一般に、端子１が設けられている基板２の端辺を含む側面３に対する法線方向を、端子の取り出し方向４と称し、複数の端子１が配列されている場合、端子１の隣接方向を端子の配列方向５と称する。

　図７（ａ）に示すように、第１端子部８５、第２端子部８６および第３端子部８７は、ｘ方向にこの順で配列されている。第１端子部８５、第２端子部８６および第３端子部８７は、それぞれ、複数の第１端子８５ａ、複数の第２端子８６ａおよび複数の第３端子８７ａを有している。複数の第１端子８５ａ、複数の第２端子８６ａおよび複数の第３端子８７ａの全ては、ｘ方向に配列されている。第２端子部８６の取り出し方向は、ｙ方向である。これに対して第１端子部８５の取り出し方向は−ｙ方向であり、第３端子部８７の取り出し方向はｙ方向である。本実施形態では、隣接する２つの駆動回路基板において、一方の駆動回路基板の複数の第１端子８５ａの全てと、他方の駆動回路基板の複数の第３端子８７ａの全てとが互いに対向している。

　ＣＯＦ７３では、第１端子部８５と第３端子部８７とが、ｙ方向に平行な中心線に関して非対称な構造を有している。以下、第１端子部８５の取り出し方向の端辺が第１基準線１１０を規定し、第２端子部８６の取り出し方向の端辺が第２基準線１１２を規定し、第３端子部８７の取り出し方向の端辺が第３基準線１１４を規定すると仮定して説明する。

　第１基準線１１０、第２基準線１１２および第３基準線１１４のそれぞれの中点１１０ｐ、１１２ｐおよび１１４ｐをとる。図７（ａ）のＣＯＦ７３では、第２基準線１１２の中点１１２ｐから第１基準線１１０の中点１１０ｐまでのｙ方向における距離ｄ１と、第２基準線１１２の中点１１２ｐから第３基準線１１４の中点１１４ｐまでのｙ方向における距離ｄ２とは、互いに異なり、|ｄ１|＜|ｄ２|である。距離ｄ１と距離ｄ２との差Δｄ（Δｄ＝|ｄ１−ｄ２|）の絶対値は、約０．５ｍｍ以下である。この距離の差Δｄは、基板（テープ）の加工精度（典型的にはテープの打ち抜き精度）によって制限されるが、０．５ｍｍ以下は容易に実現できる。勿論、この距離Δｄは、実質的に電気的な接続に寄与するパネル端子の長さを規定するので、端子間の接続抵抗を小さくするために、Δｄは小さい方が好ましく、液晶モジュールの仕様にも依存するが、０．３ｍｍ以下とすることが好ましい。

　ＣＯＦ７３では、隣接するＣＯＦへの駆動電源／信号伝搬に用いる端子部のうちの一方（図７（ａ）では第１端子部８５）の取り出し方向を−ｙ方向とし、かつ、必要とされる基板８２の面積をできるだけ小さくするために、ＣＯＦ配線８８の一部が第２基準線１１２よりもｙ方向に引き回されている。従ってＣＯＦ７３は１つの端辺９３が、第２基準線１１２よりもｙ方向に配置される。端辺９３と第２基準線１１２との間隔をｄ３とした場合、距離ｄ３の分だけ、図４に示した従来のＴＣＰよりもｙ方向の幅が大きくなる。従って、このＣＯＦ７３を表示パネル７１に実装すると、端子領域のｙ方向の幅が距離ｄ３の大きさだけ増大するという不利益が生じる。

　しかしながら、ＣＯＦ配線８８の微細化により、配線ピッチを小さくして、上記不利益を解消することができる。第１端子８５ａおよびパネル端子９０の幅およびピッチは、ＡＣＦによる接続抵抗を低くするという理由から、ある程度以上（例えば１００μｍ以上）に設定する必要があるが、ＣＯＦ配線８８の幅およびピッチはこれらよりも狭く設定することができる（例えば３０μｍ以下）。従って、第１端子８５ａの近傍までは、ＣＯＦ配線８８を狭いピッチで引き回すことによって、距離ｄ３を短くすることができる。また、図７（ａ）に示したように、第１端子８５ａに対して、ＣＯＦ配線８８を斜め方向から接続することによっても、ｄ３を小さくすることができる。従って、例えば、ＣＯＦ配線８８の配線ピッチが３０μｍで、配線数が６０本の場合、端子領域の幅の増大（ｄ３）は１．８ｍｍにすぎない。

　次に液晶モジュール１００の製造方法の説明をする。

　まず、アモルファスＳｉを用いて形成されたＴＦＴを備えるＴＦＴ基板と、カラーフィルターガラスと、液晶材料を備える表示パネル７１を用意する。この表示パネル７１のゲート側端子領域７７とソース側端子領域７８の所定の領域に、ＡＣＦを貼り付ける。その後、ゲートＴＣＰ７２、ソースＣＯＦ７３およびＦＰＣ７４を、表示パネル７１上に形成された対応する端子に対して位置決めし、ＡＣＦ上に仮圧着する。

　次に直線状の熱圧着ツールにより、ゲートＴＣＰ７２、ソースＣＯＦ７３およびＦＰＣ７４を熱圧着する。このときの圧着条件は、２００℃、２ＭＰａ、１０秒である。なお、ゲートＴＣＰ３個は一括で圧着され、ソースＣＯＦ５個とＦＰＣは一括で圧着される。従って、図６に示す液晶モジュール１００の場合、圧着回数は合計２回である。

　以上の工程により、液晶モジュール１００が作製される。さらに、外部回路基板がＦＰＣ７４に接続され、バックライトユニットに液晶モジュール１００が組み込まれ、最終的に液晶表示装置が得られる。

　以上説明したように、液晶モジュール１００の製造方法では、従来のＴＣＰ方式で必要であったソースＰＷＢの接続工程が不要になるため、従来のＴＣＰ方式の液晶モジュールに比べて接続工程の数を削減することが出来る。また、ＦＰＣ７４はソースＣＯＦ７３と同一工程で表示パネルに接続可能であるので、接続回数を少なくすることができる。

　図７（ａ）では、各ＣＯＦ７３に１つの駆動回路８１が搭載されている場合を示したが、各ＣＯＦ７３に搭載される駆動回路８１の数はこれに限定されない。例えば、図８に示すように、ＣＯＦ７３に２つの駆動回路８１が搭載されても良い。

　ＣＯＦ７３に２つの駆動回路８１を搭載した場合、隣接する２つの駆動回路８１の間を、ＣＯＦ配線８８で接続できる。従って、液晶モジュール１００に図８に示すＣＯＦ７３を用いた場合、図７（ａ）に示したＣＯＦ７３を用いる場合に比べて、隣接ＣＯＦ７３間を接続するのに必要なパネル端子９０の数を半分に減らすことができる。パネル端子９０は、ＣＯＦ配線８８に比べて膜厚が小さいために高抵抗である。従って図８に示すＣＯＦ７３を用いて、パネル端子９０の数をより減らすことができれば、図７に示すＣＯＦ７３を用いる場合に比べて、配線抵抗をより小さくすることができる。これにより、ＦＰＣ７４から入力された信号の劣化をより抑えることができ、１つのＦＰＣ７４によって駆動可能な駆動回路８１の数をより多くすることができる。

　なお、図８ではＣＯＦ７３に２つの駆動回路８１が搭載されている場合を例示したが、１つのＣＯＦ７３に搭載される駆動回路の数は、３以上でも良い。

　また、図６に示した液晶モジュール１００では、液晶モジュールに１つのＦＰＣ７４を設け、このＦＰＣ７４を用いて５つのソースＣＯＦ７３に信号を供給する場合を例示したが、使用するＦＰＣ７４の数はこれに限定されない。図９に、例えば２つのＦＰＣ７４を接続した液晶モジュールを示す。

　図９に示す液晶モジュールは、駆動回路８１が１つずつ搭載されたソースＣＯＦ７３を８つ備えており、１つのＦＰＣ７４を用いて、４つのソースＣＯＦ７３に信号を供給している。通常、１つのソースＣＯＦ７３に１つの駆動回路が搭載されている場合、１つのＦＰＣ７４で駆動可能なソースＣＯＦ７３は６個以下である。従って、表示パネルに接続するＦＰＣ７４の数は、必要とされるソースＣＯＦおよび駆動回路の数を考慮して、適宜決定される。

　（実施形態２）
　実施形態２の液晶モジュールは、表示パネル７１に、図１０に示す複数のソースＣＯＦ９１が実装されている。複数のソースＣＯＦ９１は、表示パネル７１のソース側端子領域７８に、ｘ方向に沿って互いに隣接して実装されている。以下、図１０および図１１を参照して、ソースＣＯＦ９１を説明する。なお、実施形態１と同様の作用を有する構成要素については同様の参照番号を付し、その詳細な説明を省略する。

　図１０に示すようにソースＣＯＦ９１は、第１端子部８５、第２端子部８６および第３端子部８７を備えており、これらの端子部はｘ方向にこの順で配列されている。第１端子部８５の取り出し方向、第２端子部８６の取り出し方向、および第３端子部８７の取り出し方向は、いずれも、ｘ方向と交差するｙ方向である。第１端子部８５、第２端子部８６および第３端子部８７は、それぞれ、複数の第１端子８５ａ、複数の第２端子８６ａおよび複数の第３端子８７ａを有しており、これらの全てがｘ方向に配列されている。

　また、第２基準線１１２の中点１１２ｐから、第１基準線１１０の中点１１０ｐまでのｙ方向における距離ｄ１と、第２基準線１１２の中点１１２ｐから第３基準線１１４の中点１１４ｐまでのｙ方向における距離ｄ２とは互いに異なっている。第１基準線１１０および第２基準線１１２は、ｘ方向に延びる連続した直線をなしているためにｄ１は０である。第３基準線１１４は第２基準線１１２よりも−ｙ側に存在し、ｄ２は負の値である。以上のように、ソースＣＯＦ９１は、第１端子部８５と第３端子部８７とが、ｙ方向に平行な中心線に対して非対称な構造を有している。

　ソースＣＯＦ９１は第１端子部８５および第３端子部８７のいずれも取り出し方向を＋ｙ方向としているため、実施形態１のソースＣＯＦ７３のようにＣＯＦ配線８８を表示パネル７１側に回り込ませる必要がない。従って、実施形態１の液晶モジュールよりも、端子領域を狭くできる。

　ソースＣＯＦ９１ではソースＣＯＦ７３と異なり、基板８２上でＣＯＦ配線８８を交差させる必要が生じる。ソースＣＯＦ９１の駆動回路８１の左側においては、ＣＯＦ配線８８のうち第２基準線１１２に近い配線（第２基準線１１２に最も近い配線を８８ａで示す）が複数の第１端子８５ａのうちの駆動回路８１に近い側（駆動回路８１に最も近い第１端子を８５ａ’で示す）から順に接続されるので、ＣＯＦ配線８８を交差させる必要は生じない。これに対し、駆動回路８１の右側においては、配線８８のうち第２基準線５２に遠い配線（第２基準線５２に最も遠い配線を８８ｂで示す）が複数の第３端子８７ａのうちの駆動回路８１に近い側（駆動回路８１に最も近い第３端子を８７ａ’で示す）から順に接続されるので、ＣＯＦ配線８８を交差させる必要が生じる。ＣＯＦ配線８８の交差９ｃは、例えばＣＯＦ配線８８を２層化する（両面Ｃｕ箔ＣＯＦを用いる）ことにより実現できる。また、この交差９ｃは、ジャンパーチップなどを使用して行うことも可能である。

　以上説明したソースＣＯＦ９１は、図１０に示すように、ソースＣＯＦ９１の一部が、隣接するソースＣＯＦ９１の一部と重畳するように配列されて、表示パネル７１に実装され、実施形態２の液晶パネルが作製される。

　図１１は隣接する２つのソースＣＯＦ９１の相互接続部の断面構造を模式的に示す図であり、図１０の１０Ａ―１０Ａ’に沿った断面図である。

　表示パネル７１に複数のソースＣＯＦ９１を実装する場合、一方のＣＯＦ９１の第３端子部８７と重なるように他方のＣＯＦ９１の第１端子部８５が配置される。従って、図１１に示すように、第１端子部８５とパネル端子９０との間隔は、第３端子部８７とパネル端子９０との間隔よりも基板８２の厚さ分だけ大きくなる。上側に配置されるＣＯＦ９１を表示パネル７１に圧着する際に、下側に配置されるＣＯＦ９１の基板の厚さに相当する段差が形成されるため、平坦で剛性の高い面を有する圧着ツールを用いると、第１端子部８５とパネル端子９０との電気的な接続が十分に得られない場合がある。しかし、例えば圧着ツールの下に０．２ｍｍの緩衝材（シリコンゴム）を敷くことにより、表示パネル７１またはＣＯＦ９１が十分に変形できるようにすると、良好な接続を得ることができる。

　本実施形態２の液晶モジュールは、実施形態１と同様に、隣接するＣＯＦの第１端子と第３端子とを、パネル端子上で十分小さい接続抵抗で接続できるので、上記端子間の接続抵抗を小さく抑えることができる。これにより、ＦＰＣから入力される駆動電源／信号の劣化を低く抑えることができ、外部回路基板との直接接続無しに多くのＣＯＦを正常に駆動することができる。

　（実施形態３）
　実施形態３の液晶モジュールは、表示パネル７１に、図１２に示す複数のソースＣＯＦ１０２が実装されている。複数のソースＣＯＦ１０２は、表示パネル７１のソース側端子領域７８に、ｘ方向に沿って互いに隣接して実装されている。以下、図１２および図１３を参照して、ソースＣＯＦ１０２を説明する。なお、実施形態１と同様の作用を有する構成要素については同様の参照番号を付し、その詳細な説明を省略する。

　図１２に示すように、ソースＣＯＦ１０２が備える基板８２は、第１端子部８５および第３端子部８７が設けられている端辺に、ｘ方向と交差するｙ方向に平行な辺１０８ａ〜１０８ｆを有する凹部１０４および凸部１０６を備えている。第１端子部８５、第２端子部８６および第３端子部８７は、それぞれ、複数の第１端子、複数の第２端子および複数の第３端子を備えている。図１２では、複数の第１端子のそれぞれを、参照符号ａ１１、ａ１２、ａ１３・・・ａ３３で示す。これと同様に、複数の第３端子のそれぞれを、ｂ１１、ｂ１２、ｂ１３・・・ｂ３３で示す。

　複数の第１端子および複数の第３端子は、それぞれ、ｘ方向に配列された２以上の端子を含んでいる。図１２では、例えば、複数の第１端子のうちの端子ａ１１、ａ１２およびａ１３がｘ方向に配列されており、複数の第３端子のうちの端子ｂ１１、ｂ１２およびｂ１３がｘ方向に配列されている。このように、ｘ方向に２以上の端子（ｘ方向の複数の位置にｙ方向に配列された端子）を設けることによって、ＣＯＦ１０２のｙ方向の幅の増加を少なくできる。なお、複数の第２端子はその全てがｘ方向に配列されている。

　さらに、複数の第１端子および複数の第３端子は、凹部１０４および凸部１０６のｙ方向に平行な辺１０８ａ〜１０８ｆに沿って配列された２以上の端子を含んでいる。図１２では、ｙ方向に平行な１つの辺１０８ａに沿って第１端子ａ１１、ａ２１およびａ３１が配列されており、１つの辺１０８ｂに沿って第１端子ａ１２、ａ２２およびａ３２が配列されており、１つの辺１０８ｃに沿って、第１端子ａ１３、ａ２３およびａ３３が配列されている。これと同様に、ｙ方向に平行な１つの辺１０８ｄに沿って第３端子ｂ１１、ｂ２１およびｂ３１が配列されており、１つの辺１０８ｅに沿って第３端子ｂ１２およびｂ２２が配列されており、１つの辺１０８ｆに沿って第３端子ｂ１３、ｂ２３およびｂ３３が配列されている。

　第２端子部８６の取り出し方向はｙ方向である。これに対して、第１端子部８５および第３端子部８７の取り出し方向は、いずれも、ｘ方向および−ｘ方向である。図１２では、第１端子部８５において、第１端子ａ１２およびａ２２は、取り出し方向がｘ方向であり、その他の第１端子ａ１１、ａ２１、ａ３１、ａ１３、ａ２３およびａ３３は、取り出し方向が−ｘ方向である。同様に、第３端子部８７において、第３端子ｂ１２およびｂ２２は取り出し方向が−ｘ方向であり、その他の第３端子ｂ１１、ｂ２１、ｂ３１、ｂ１３、ｂ２３およびｂ３３は、取り出し方向がｘ方向である。

　また、第１端子部８５が設けられている端辺の凸部１０６は、第３端子部８７が設けられている端辺の凹部１０４に内嵌できる形状を有し、且つ、第３端子部８７が設けられている端辺の凸部１０６は、第１端子部８５が設けられている端辺の凹部８５に内嵌できる形状を有している。

　以上説明したソースＣＯＦ１０２は、図１３に示すように、隣接するＣＯＦ９１の第３端子部８７と第１端子部８５とが相互に接続されるように、表示パネル７１に実装される。第１端子部８５のそれぞれの端子は、隣接するＣＯＦの第３端子部８７のそれぞれの端子と、パネル端子９０上で電気的に接続される。具体的には、第１端子ａ１１、ａ２１、ａ３１、ａ１２、ａ２２、ａ１３、ａ２３およびａ３３はそれぞれ、隣接するＣＯＦの第３端子ｂ１１、ｂ２１、ｂ３１、ｂ１２、ｂ２２、ｂ１３、ｂ２３およびｂ３３と接続される。

　本実施形態３の液晶モジュールは、実施形態１と同様に、隣接するＣＯＦの第１端子と第３端子とを、パネル端子上で十分小さい接続抵抗で接続できるので、上記端子間の接続抵抗を小さく抑えることができる。これにより、ＦＰＣから入力される駆動電源／信号の劣化を低く抑えることができ、外部回路基板との直接接続無しに多くのＣＯＦを正常に駆動することができる。

　なお、ソースＣＯＦ１０２は、実施形態２のソースＣＯＦ９１と同様に、基板８２上でＣＯＦ配線８８を交差させる必要が生じる。ＣＯＦ配線８８の交差９ｃは、実施形態２と同様に例えばＣＯＦ配線８８を２層化させる（両面Ｃｕ箔ＣＯＦを用いる）ことにより、または、ジャンパーチップなどを使用して行うことが可能である。

　（実施形態４）
　実施形態４の液晶モジュール１３０は、表示パネル７１に、図１４に示すソースＣＯＦ１２２ａおよび１２２ｂが実装されている。ＣＯＦ１２２ａおよび１２２ｂは、この２つで１対をなしており、ＣＯＦ１２２ａとＣＯＦ１２２ｂとは、互いに隣接するように表示パネル７１のソース側端子領域７８にｘ方向に沿って実装されている（図１５）。

　以下、図１４を参照して、ソースＣＯＦ１２２ａおよび１２２ｂを説明する。なお、実施形態１と同様の作用を有する構成要素については同様の参照番号を付し、その詳細な説明を省略する。

　ソースＣＯＦ１２２ａおよび１２２ｂはいずれも、第１端子部８５、第１端子部８６および第３端子部８７を有しており、これらの端子部はｘ方向にこの順で配列されている。

　ソースＣＯＦ１２２ａおよび１２２ｂはいずれも、第２基準線１１２の中点１１２ｐから第１基準線１１０の中点１１０ｐまでのｙ方向における距離ｄ１と、第２基準線１１２の中点１１２ｐから第３基準線１１４の中点１１４ｐまでのｙ方向における距離ｄ２とが、互いに同じであり、第１端子部８５と第３端子部８７とが、ｙ方向に平行な中心線に関して線対称な構造を有している。

　ソースＣＯＦ１２２ａとソースＣＯＦ１２２ｂとは、第１端子部８５および第３端子部８７の取り出し方向が互いに異なる。すなわち、ソースＣＯＦ１２２ａでは、第１端子部８５および第３端子部８７の取り出し方向のいずれもが−ｙ方向である。これに対して、ソースＣＯＦ１２２ｂでは、第１端子部８５および第３端子部８７の取り出し方向のいずれもが、ｙ方向である。

　上述したＣＯＦ１２２ａおよびＣＯＦ１２２ｂは、ＣＯＦ１２２ａとＣＯＦ１２２ｂとが互いに隣接するように、表示パネル７１のソース側端子領域７８にｘ方向に沿って実装される。ＣＯＦ１２２ａの第３端子部８７と、ＣＯＦ１２２ｂの第１端子部８５との電気的接続は、実施形態１と同様に、パネル端子９０上で十分短い間隔で行われる。従って、実施形態１と同様に、隣接端子間の接続抵抗を小さく抑えることができる。これにより、ＦＰＣから入力される駆動電源／信号の劣化を低く抑えることができ、外部回路基板との直接接続無しに多くのＣＯＦを正常に駆動することができる。

　本実施形態の液晶モジュールでは、実施形態２および３の液晶モジュールのように、隣接するソースＣＯＦを互いに重畳させて表示パネル７１に実装する必要がない。従って、表示パネル７１に複数のソースＣＯＦを実装した後にソースＣＯＦの１つに欠陥が生じた場合、そのソースＣＯＦの取替えを容易に行うことができる。

　次に実施形態４の液晶モジュール１３０に用いられる駆動回路基板の改変例を説明する。図１６は、液晶モジュール１３０に用いられるソースＣＯＦ１２２ｃおよび１２２ｄを示す。ＣＯＦ１２２ｃおよび１２２ｄは、この２つで１対をなしており、ＣＯＦ１２２ｃとＣＯＦ１２２ｄとは、互いに隣接するように表示パネル７１のソース側端子領域７８にｘ方向に沿って実装される。

　図１５および図１６に示したソースＣＯＦ１２２ａおよび１２２ｂでは、互いに電気的に接続されるソースＣＯＦ１２２ａの出力端子（第３端子８７）とソースＣＯＦ１２２ｂの入力端子と（第１端子８５）はｙ方向でのみ対向していたのに対し、ソースＣＯＦ１２２ｃおよび１２２ｄでは、互いに電気的に接続されるソースＣＯＦ１２２ｃの出力端子（第３端子８７）とソースＣＯＦ１２２ｄの入力端子（第１端子８５）とはｘ方向とｙ方向との両方で対向している。

　以下、ソースＣＯＦ１２２ｃおよび１２２ｄをより詳細に説明する。

　ソースＣＯＦ１２２ｃが有する第３端子部８７は、端子の取り出し方向がｘ方向であるｂｘ１およびｂｘ２と、端子の取り出し方向がｙ方向であるｂｙとを有している。ソースＣＯＦ１２２ｄが有する第１端子部８５は、端子の取り出し方向が−ｘ方向であるｃｘ１およびｃｘ２と、端子の取り出し方向が−ｙ方向であるｃｙとを有している。ソースＣＯＦ１２２ｃの端子ｂｘ１およびｂｘ２は、ＣＯＦ１２２ｄのｃｘ１およびｃｘ２とそれぞれ、表示パネル７１上に形成されたパネル端子９０を介して電気的に接続される。また、ソースＣＯＦ１２２ｃの端子ｂｙは、ＣＯＦ１２２ｄのｃｙと、表示パネル７１上に形成されたパネル端子９０を介して電気的に接続される。

　従って、ソースＣＯＦ１２２ｃおよび１２２ｄでは、ソースＣＯＦ１２２ｃの第３端子８７とソースＣＯＦ１２２ｄの第１端子８５とは、ｘ方向とｙ方向との両方で対向している。

　ソースＣＯＦ１２２ｃおよび１２２ｄのそれぞれにおいて、第１端子部８５と第３端子部８７とはｙ方向に平行な中心線に関して線対称な構造を有している。ソースＣＯＦ１２２ｃの第１端子部８５およびソースＣＯＦ１２２ｄの第３端子部８７の説明は省略する。

　以上の説明では、液晶モジュールに３枚以上の駆動回路基板（例えばソースＣＯＦ）が実装される場合を例示したが、駆動回路基板は最低２枚あればよい。具体的には、例えば図１７に示す２枚のソースＣＯＦを用いることが可能である。

　図１７に示す２枚のソースＣＯＦのうち左側のソースＣＯＦは、表示パネル７１のソース側端子領域７８の上流側（入力ＦＰＣ７４により近い側）に配置される。２枚のソースＣＯＦのうち左側のソースＣＯＦは図７（ａ）を参照して説明した実施形態１のソースＣＯＦと同一である。右側のソースＣＯＦは、ＣＯＦ配線８８が駆動回路８１の入力端子８３までしか延びておらず、他のソースＣＯＦに駆動電源／信号を伝搬させるための配線および端子（第３端子８７ａ）を有していない点で左側のソースＣＯＦと異なる。

　本発明では、劣化が低減された駆動電源／信号を複数の駆動回路基板のそれぞれに順次伝搬できるというメリットがあるので、駆動回路基板の数が多いほど効果的であるが、駆動回路基板は最低２枚あれば本発明の効果が得られる。

　［第２の局面にかかる電子モジュール］
　次に、本発明の第２の局面にかかる電子モジュールを説明する。第２の局面にかかる電子モジュールでは、駆動回路と伝送配線とが物理的に分離された異なる基板上に設けられていることを特徴の１つとしている。第２の局面にかかる電子モジュールでは、駆動回路と伝送配線とが単一の基板上に設けられた駆動回路基板を用いていた第１の局面にかかる電子モジュールに比べて、より高精細なパターン形成が必要とされても駆動回路基板を小型化できるので、製造コストを低くできるというメリットがある。

　以下、第２の局面にかかる電子モジュールの一実施形態を説明する。

　図１８は、本発明の第２の局面にかかる電子モジュールとしての液晶モジュール１４０を模式的に示す図である。液晶モジュール１４０では、表示パネル７１のソース側端子領域７８に、駆動回路を有するソースＣＯＦ（駆動回路基板）１３２と、伝送配線を有する伝送ＦＰＣ（配線基板）１３１とが実装されており、駆動回路と伝送配線とがそれぞれ物理的に分離した基板上に設けられている点で上述した実施形態１から４と大きく異なる。

　図１９は図１８の破線で囲まれた部分の拡大図である。以下、図１８および図１９を参照しながら液晶モジュール１４０をより詳細に説明する。

　液晶モジュール１４０が有する表示パネル７１には、複数のＴＦＴ（不図示）と、複数のＴＦＴのそれぞれに接続された複数のソース線（不図示）およびゲート線（不図示）と、ソース側端子領域７８に設けられた複数のパネル端子９０と、複数のパネル端子９０に電気的に接続された複数のパネル配線１３４とが設けられている。

　液晶モジュール１４０はさらに、表示パネル７１のソース側端子領域７８に実装された入力ＦＰＣ７４、複数のソースＣＯＦ（駆動回路基板）１３２、および複数の伝送ＦＰＣ（配線基板）１３１と、表示パネル７１のゲート側端子領域７７に実装された複数のゲートＴＣＰ７２とを有している。入力ＦＰＣ７４は、図示しない外部回路基板に接続されている。各基板７４、１３１、１３２および７２の表示パネル７１に対する実装は、例えばＡＣＦを用いて行われている。

　液晶モジュール１４０では、ソース側端子領域７８における表示パネル７１とソースＣＯＦ１３２との間の接続、および、ゲート側端子領域７７における表示パネル７１とゲートＴＣＰ７２との間の接続に基板レス方式を採用しており、特にソース側端子領域７８に本発明の特徴的な電気的接続方式を採用している。

　入力ＦＰＣ７４に供給されたソース側駆動電源／信号７６は、複数の伝送ＦＰＣ１３１を介して、複数のソースＣＯＦ１３２（駆動回路８１）のそれぞれに供給される。また、入力ＦＰＣ７４に供給されたゲート側駆動電源／信号７５は、隣接するゲートＴＣＰ７２を順次伝播していく。なお、入力ＦＰＣ７４はゲート側端子領域７７に実装されていてもよいし、あるいは複数の伝送ＦＰＣ１３１および複数のゲートＴＣＰ７２のうちの少なくとも１つが、入力ＦＰＣ７４の機能を併用して備えていてもよい。

　ソースＣＯＦ１３２は、フィルム状の基板８２と、基板８２上に配置された駆動回路８１と、入力配線端子部１４４と、出力配線端子部８６とを有している。入力配線端子部１４４は複数の入力配線端子１４４ａで構成されており、出力配線端子部８６は複数の出力配線端子８６ａで構成されている。複数の入力配線端子１４４ａおよび複数の出力配線端子８６ａはいずれもｘ方向に配列されており、それらの取り出し方向は＋ｙ方向である。駆動回路８１は、複数の入力端子８３および複数の出力端子８４を備えている。駆動回路８１の入力端子８３と入力配線端子１４４ａとは配線１５２を介して電気的に接続されている。また、駆動回路８１の出力端子８４と出力配線端子８６ａとは配線１５４を介して電気的に接続されている。駆動回路８１の出力端子８４は、出力配線端子８６ａを介して、液晶パネル７１の信号線（例えばソース配線、不図示）と電気的に接続されている。

　伝送ＦＰＣ１３１は、上流側端子部１４６および下流側端子部１４８と、伝送配線１５０とを有している。上流側端子部１４６は複数の上流側端子１４６ａで構成されており、下流側端子部１４８は複数の下流側端子１４８ａで構成されている。複数の上流側端子１４６ａおよび複数の下流側端子１４８ａはいずれもｘ方向に配列されている。上流側端子１４６ａの取り出し方向は＋ｙ方向であり、下流側端子１４８ａの取り出し方向は−ｙ方向である。図１９に示すように、互いに隣接する２つの配線基板において、一方の配線基板の複数の下流側端子１４８ａの全てと、他方の配線基板の複数の上流側端子１４６ａの全てとは互いに対向している。伝送配線１５０は、上流側端子１４６ａと下流側端子１４８ａとを互いに接続している。

　上流側端子部１４６、入力配線端子部１４４、出力配線端子部８６および下流側端子部１４８は、ｘ方向にこの順で配列されている。

　伝送ＦＰＣ１３１に設けられた伝送配線１５０は、下流側端子１４８ａを介して表示パネル７１上のパネル端子９０に電気的に接続されている。この伝送配線１５０はパネル端子９０において、パネル配線１３４に電気的に接続されるとともに、隣接する伝送ＦＰＣの１３１の上流側端子部１４６に電気的に接続されている。

　上述したように本実施形態の液晶モジュール１４０では、駆動回路８１と、複数のソースＣＯＦ１３２（駆動回路８１）にソース側駆動電源／信号７６を伝送させるための伝送配線１５０とはそれぞれ、物理的に分離した異なる基板であるソースＣＯＦ１３２と、伝送ＦＰＣ１３１とに設けられている。これに対して、実施形態１から４の液晶モジュールでは、駆動回路８１と、隣接するソースＣＯＦ（駆動回路８１）にソース側駆動電源／信号７６を順次伝送するためのＣＯＦ配線（伝送配線）８８とが同一のソースＣＯＦに形成されていた。

　ソースＣＯＦには駆動回路（ＩＣなど）が設けられ、駆動回路には入力信号用配線に比べて極めて多くの配線数の出力信号用配線が接続されるため、配線ピッチが微細（例えば５０μｍ以下）になり、非常に高価である。一方、入力信号用配線と同数の伝送配線が設けられたＦＰＣは、上記ソースＣＯＦに比べて配線ピッチが大きく、安価である。実施形態１から４で用いたソースＣＯＦは駆動回路に加えて伝送配線８８を有しているのに対し、本実施形態で用いたソースＣＯＦ１３２は伝送配線を有していない。従って、本実施形態で用いるソースＣＯＦ１３２は、実施形態１から４のソースＣＯＦに比べて小さなサイズで形成可能であるため、実施形態１から４で用いたソースＣＯＦよりも安価である。また、上述したように伝送ＦＰＣはソースＣＯＦに比べて安価である。従って、本実施形態のようにソースＣＯＦとＦＰＣとを組み合わせて使用する方が、実施形態１から４に比べて全体として製造コストを低減できる。

　また、ソースＣＯＦ１３２は配線ピッチが微細であるが、本実施形態で用いるソースＣＯＦ１３２は実施形態１から４のソースＣＯＦに比べて小さなサイズで形成可能であるため、表示パネル７１との位置合わせが容易であるというメリットもある。

　実施形態１から４の液晶モジュールでは、表示パネル上のパネル端子を用いて複数のソースＣＯＦを電気的に接続することによってソース側駆動電源／信号７６を順次伝送するので、複数のソースＣＯＦが表示パネル７１のソース側端子領域７８の一部に集中して配置される。複数のソースＣＯＦが端子領域７８の一部に集中して配置されると、表示パネル７１に設けられた、各出力配線端子（第２端子）８６ａに電気的に接続されるＴＦＴと出力配線端子８６ａとをつなぐ信号線の距離が長くなるという問題があった。これに対して本実施形態の液晶モジュール１４０では、ソースＣＯＦとは別個のＦＰＣに伝送配線１５０が設けられており、ＦＰＣはＣＯＦに比べて安価であることから、この伝送ＦＰＣ１３１のサイズを最適に設定することにより、比較的自由な配置でソースＣＯＦを実装できる。従って、製造コストの上昇を回避しながら、例えば上記ソース配線の距離が短くなるようにソースＣＯＦを実装できる。

　以下、ソース側駆動電源／信号７６の伝送について、より詳細に説明する。

　図１９に示すように、表示パネル７１のソース側端子領域７８には、パネル端子９０と、パネル端子９０に電気的に接続されたパネル配線１３４とが形成されている。パネル端子９０とパネル配線１３４とは同一の導電材料で一体に形成される。上記導電材料が形成された領域のうち、所定の領域にＡＣＦが付与される。ここでは、ＡＣＦが表面に付与される領域をパネル端子９０とし、付与されない領域をパネル配線１３４とする。

　パネル端子９０は、ＡＣＦを介して配線基板１３１の上流側端子１４６ａに電気的に接続される。パネル端子９０はさらに、ＡＣＦおよびパネル配線１３４を介して隣接するソースＣＯＦ１３２の入力配線端子１４４ａにも電気的に接続される。

　図２０は、本実施形態（図１８および図１９）のソース側駆動電源／信号７６の伝送経路を示すチャートである。

　本実施形態の構成では、ソース側駆動電源／信号７６の伝送経路は、パネル端子９０において、パネル配線１３４に続く伝送経路と、伝送ＦＰＣ１３１の上流側端子１４６ａに続く伝送経路とに分岐している。

　なお、以下の説明では、ｘ方向に配列された複数のソースＣＯＦ１３２において、上流側（入力ＦＰＣ７４に近い側）から下流側に向かって、第１のソースＣＯＦ１３２、第２のソースＣＯＦ１３２、第３のソースＣＯＦ１３２、、、が配置されているとする。また、ｘ方向に配列された複数の伝送ＦＰＣ１３１において、上流側から下流側に向かって、第１の伝送ＦＰＣ１３１、第２の伝送ＦＰＣ１３１、第３の伝送ＦＰＣ１３１、、、が配置されているとする。第１のソースＣＯＦ１３２および第１の伝送ＦＰＣ１３１に信号を伝送するためのパネル端子を第１のパネル端子９０とし、第２のソースＣＯＦ１３２および第２の伝送ＦＰＣ１３１に信号を伝送するためのパネル端子を第２のパネル端子９０とする。第１のソースＣＯＦ１３２に信号を伝送するためのパネル配線を第１のパネル配線１３４とし、第２のソースＣＯＦ１３２に信号を伝送するためのパネル配線を第２のパネル配線１３４とする。

　第１のパネル端子９０から第１のパネル配線１３４に分岐した伝送経路（Ａ）は図２０に示すように、（１）第１のソースＣＯＦ１３２の入力配線端子１４４ａ、（２）第１のソースＣＯＦ１３２の配線１５２、（３）第１のソースＣＯＦ１３２の駆動回路８１の入力端子８３、（４）第１のソースＣＯＦ１３２の駆動回路８１の出力端子８４、（５）第１のソースＣＯＦ１３２の配線１５４、（６）第１のソースＣＯＦ１３２の出力配線端子８６ａ、（７）表示パネル７１の信号線へと続く。

　一方、第１のパネル端子９０から第１の伝送ＦＰＣ１３１の上流側端子１４６ａに分岐した伝送経路（Ｂ）は図２０に示すように、（１）第１のパネル配線１５０、（２）第１の伝送ＦＰＣ１３１の下流側端子１４８ａ、（３）第１のパネル端子９０よりも上流側に設けられた第２のパネル端子９０に続き、この第２のパネル端子９０において、（４）第２のパネル配線１３４に続く伝送経路（Ａ’）と、（４）第１の伝送ＦＰＣ１３１に隣接する第２の伝送ＦＰＣ１３１の上流側端子１４６ａに続く伝送経路（Ｂ’）とに分岐している。

　伝送経路（Ｂ）において、第１の伝送ＦＰＣ１３１の下流側端子１４８ａ（（２））と第２の伝送ＦＰＣ１３１の上流側端子１４６ａ（（４））との電気的な接続は、全て、表示パネル７１に設けられた第２のパネル端子９０（（３））の上で形成されている。すなわち、隣接する２つの伝送ＦＰＣ１３１の下流側端子１４８ａと上流側端子１４６ａとは、十分小さい接続抵抗で電気的に接続される。したがって、第１の伝送ＦＰＣ１３１から第２の伝送ＦＰＣ１３１に続く伝送経路において、信号の劣化が生じにくい。

　伝送経路（Ａ）では、パネル端子９０よりも信号の劣化が生じやすいパネル配線１３４が用いられる。しかしながら、伝送経路（Ａ）は１枚のソースＣＯＦ１３２の駆動回路８１を通るが、２枚以上のソースＣＯＦ１３２の駆動回路８１を通ることはない。隣接する２つの第１のソースＣＯＦと第２のソースＣＯＦとにおいて、第２のソースＣＯＦの駆動回路８１に到達する伝送経路は、第１のパネル配線１３４を介することがない。

　これに対して図４の従来例の構成のように、複数のＣＯＦ（駆動回路）のそれぞれを順次パネル配線によって接続すると、下流側にいくほど（入力側から離れるほど）、駆動電源／信号の劣化が蓄積されて劣化の度合いが大きくなってしまう。

　本実施形態では、入力ＦＰＣ７４から入力された駆動電源／信号７６の劣化の蓄積が抑制されるため、複数のソースＣＯＦ１３２のそれぞれに供給される際に、劣化の蓄積された駆動電源／信号７６が下流側のソースＣＯＦ１３２に供給されることがない。

　上記では伝送経路がパネル端子９０において２つの伝送経路（Ａ）および（Ｂ）に分岐する場合を例示したが、伝送経路の分岐場所はこれに限定されず、例えば下流端子１４８ａにおいて２つの伝送経路（Ａ）および（Ｂ）に分岐していてもよい。

　次に、本実施形態と実施形態１とのソース側駆動電源／信号７６の伝送経路を比較する。図２１は実施形態１（図７（ａ））の伝送経路を示す。

　図２１に示すように、実施形態１の伝送経路は、駆動回路８１の入力端子８３において、駆動回路８１の出力端子８４に続く伝送経路（Ｃ）と、ＣＯＦ配線８８（下流流側）に続く伝送経路（Ｄ）とに分岐している。ＣＯＦ配線８８（下流側）に続く伝送経路は、ソースＣＯＦ７３の第３端子８７ａ、パネル端子９０、第１のソースＣＯＦ７３に隣接する第２のソースＣＯＦ７３の第１端子８５ａに続く。実施形態１の伝送経路では、第１のソースＣＯＦ７３の第３端子８７ａと、第２のソースＣＯＦ７３の第１端子８５ａとは、パネル端子を介して電気的に接続されており、パネル配線を介しない。

　本実施形態と実施形態１とでは、複数の駆動回路８１にソース側駆動電源／信号７６を供給するために、上流側から下流側にソース側駆動電源／信号７６を伝送する際に必要な端子間の電気的な接続の全てを、パネル端子９０を用いて行う点で共通しており、いずれの実施形態においても、ソース側駆動電源／信号７６の劣化の蓄積が抑制される。

　次に液晶モジュール１４０の製造方法の説明をする。

　まず、表示パネル７１を用意する。この表示パネル７１のゲート側端子領域７７とソース側端子領域７８の所定の領域に、例えばＡＣＦを貼り付ける。次に、ゲートＴＣＰ７２、ＦＰＣ７４、ソースＣＯＦ１３２および伝送ＦＰＣ１３１を、表示パネル７１上に形成された対応する端子に対して位置決めし、ＡＣＦ上に仮圧着後、熱圧着する。なお、ＦＰＣ７４、ソースＣＯＦ１３２および伝送ＦＰＣ１３１は一括で圧着される。

　以上の工程により、液晶モジュール１４０が作製される。

　図１９では、液晶モジュール１４０の表示面から見た場合に、ソースＣＯＦ１３２と伝送ＦＰＣ１３１との間に間隙１６０が形成されるように、ソースＣＯＦ１３２および伝送ＦＰＣ１３１が表示パネル７１に実装されている場合を例示したが、ソースＣＯＦ１３２および伝送ＦＰＣ１３１の配置はこれに限定されない。液晶モジュール１４０の表示面から見た場合に、ソースＣＯＦ１３２と伝送ＦＰＣ１３１とが重畳するように配置すれば、モジュールサイズをコンパクトにできるというメリットがある。

　なお、液晶モジュール１４０が有する各端子１４６ａ、１４４ａ、８６ａおよび１４８ａの配列方向や取り出し方向は、上述したものに限定されない。また、ソースＣＯＦ１３２および伝送ＦＰＣ１３１の形状も上述したものに限定されない。

　本発明は電子モジュールおよびそれに用いる駆動回路基板に関し、例えば液晶表示装置、有機ＥＬまたはイメージセンサなど、様々な電子機器に好適に使用可能である。

従来のＴＣＰ方式の液晶モジュールの構造を模式的に示す図である。 従来の基板レス方式の液晶モジュールの構造を模式的に示す図である。 「端子の取り出し方向」および「端子の配列方向」を説明するための図である。 図２の破線部分の拡大図である。 従来技術のＴＣＰを示す図である。 本発明の実施形態１の液晶モジュールを模式的に示す図である。 実施形態１のソースＣＯＦを説明する図であり、（ａ）は図６の破線で囲まれたＡ領域の拡大図であり、（ｂ）は（ａ）の７Ａ―７Ａ’ に沿った断面図である。 実施形態１の改変例のソースＣＯＦを説明する図である。 実施形態１の改変例の液晶モジュールを模式的に示す図である。 実施形態２のソースＣＯＦを説明する図である。 図１０の１０Ａ―１０Ａ’ に沿った断面図である。 実施形態３のソースＣＯＦを説明する図である。 実施形態３のソースＣＯＦを説明する図である。 実施形態３のソースＣＯＦを説明する図である。 実施形態４のソースＣＯＦを説明する図である。 実施形態４のソースＣＯＦの改変例を説明する図である。 ソースＣＯＦが２枚のみ用いられる液晶モジュールを説明する図である。 本発明の第２の局面にかかる電子モジュールとしての液晶モジュールを模式的に示す図である。 図１８の破線で囲まれた部分の拡大図である。 図１８および図１９におけるソース側駆動電源／信号の伝送経路を示すチャートである。 実施形態１（図７（ａ））の伝送経路を示す。

符号の説明

　１　　端子
　２　　基板
　３　　側面
　４　　端子の取り出し方向
　６　　端子の配列方向
　１１　　表示パネル
　１２　　ゲートＴＣＰ
　１３　　ゲートＰＷＢ
　１４　　ソースＴＣＰ
　１５　　ソースＰＷＢ
　１６　　ＦＰＣ
　２１　　表示パネル
　２２　　ゲートＴＣＰ
　２３　　ソースＴＣＰ
　２４　　ＦＰＣ
　２７　　パネル配線
　２７ａ　　パネル配線
　２７ｂ　　パネル端子
　３１　　第１端子部
　３２　　第２端子部
　３３　　第３端子部
　３４　　ＴＣＰ配線
　３５　　駆動回路
　４１　　ＴＣＰ
　４３　　接続部
　４４　　駆動回路
　５４　　入力端子
　５５　　出力端子
　５７　　パネル配線引き回しエリア
　７１　　表示パネル
　７２　　ゲートＴＣＰ
　７３　　ソースＣＯＦ
　７４　　ＦＰＣ
　７５　　ゲート側駆動電源／信号
　７６　　ソース側駆動電源／信号
　７７　　ゲート側端子領域
　７８　　ソース側端子領域
　８１　　駆動回路
　８２　　基板
　８３　　入力端子
　８４　　出力端子
　８５　　第１端子部
　８６　　第２端子部
　８７　　第３端子部
　８８　　ＣＯＦ配線
　９０　　パネル端子
　９２　　パネル端子
　９８　　ＡＣＦ
　１００　　液晶モジュール
　１０２　　ソースＣＯＦ
　１０４　　凹部
　１０６　　凸部
　１１０　　第１基準線
　１１０Ｐ　　第１基準線の中点
　１１２　　第２基準線
　１１２Ｐ　　第２基準線の中点
　１１４　　第３基準線
　１１４Ｐ　　第３基準線の中点
　１２２ａ　　ソースＣＯＦ
　１２２ｂ　　ソースＣＯＦ
　１２２ｃ　　ソースＣＯＦ
　１２２ｄ　　ソースＣＯＦ
　１３０　　液晶モジュール
　１３１　　伝送ＦＰＣ
　１３２　　ソースＣＯＦ
　１３４　　パネル配線
　１４０　　液晶モジュール
　１４４　　入力配線端子部
　１４４ａ　　入力配線端子部
　１４６　　上流側端子部
　１４６ａ　　上流側端子
　１４８　　下流側端子部
　１４８ａ　　上流側端子部
　１５０　　伝送配線
　１５２　　配線
　１５４　　配線
　１６０　　間隙
　ｂｘ１　　第３端子
　ｂｘ２　　第３端子
　ｂｙ　　第３端子
　ｃｘ１　　第１端子
　ｃｘ２　　第１端子
　ｃｙ　　第１端子

Claims (40)

1. 　複数の回路素子と、前記複数の回路素子のそれぞれに接続された複数の信号線と、端子領域に設けられた複数の基板端子とを有する電子回路基板と、
   　前記電子回路基板の前記端子領域に、ｘ方向に沿って互いに隣接して実装された第１および第２駆動回路基板とを有する電子モジュールであって、
   　前記第１および第２駆動回路基板のそれぞれは、基板と、前記基板上に配置された複数の入力端子および複数の出力端子を備える駆動回路と、第１端子部、第２端子部、および第３端子部と、前記第１端子部と前記第３端子部とを互いに接続し、且つ、前記駆動回路の前記複数の入力端子に接続された複数の配線とを有し、
   　前記第１端子部、前記第２端子部および前記第３端子部は、ｘ方向にこの順で配列されており、
   　前記第１端子部、前記第２端子部および前記第３端子部は、それぞれ、複数の第１端子、複数の第２端子および複数の第３端子を有し、前記複数の第１端子、前記複数の第２端子、および前記複数の第３端子は、それぞれ、ｘ方向に配列された２以上の端子を含み、
   　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれが有する前記駆動回路の前記複数の出力端子は、前記複数の第２端子を介して、前記電子回路基板の前記複数の信号線と電気的に接続されており、
   　前記第１駆動回路基板の前記複数の第３端子と前記第２駆動回路基板の前記複数の第１端子との電気的な接続は全て、前記電子回路基板の前記複数の基板端子の上で形成されている、電子モジュール。
2. 　前記第１駆動回路基板の前記第３端子と、前記第２駆動回路基板の前記第１端子との間の接続抵抗が１０Ω以下である、請求項１に記載の電子モジュール。
3. 　前記複数の第１端子の全て、前記複数の第２端子の全ておよび前記複数の第３端子の全ては、いずれも、ｘ方向に配列されている、請求項１または２に記載の電子モジュール。
4. 　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、
   　前記第２端子部の取り出し方向はｘ方向と交差するｙ方向であり、
   　前記第１端子部および前記第３端子部の取り出し方向の一方は、ｙ方向であり、他方は−ｙ方向である、請求項１から３のいずれかに記載の電子モジュール。
5. 　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、
   　前記第１端子部の取り出し方向、前記第２端子部の取り出し方向、および前記第３端子部の取り出し方向のいずれもが、ｘ方向と交差するｙ方向である、請求項１から３のいずれかに記載の電子モジュール。
6. 　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、
   　前記第１端子部、前記第２端子部および前記第３端子部のそれぞれの取り出し方向の端辺は、それぞれ、第１基準線、第２基準線、および第３基準線を規定し、
   　前記第２基準線の中点から前記第１基準線の中点までのｙ方向における距離ｄ１と、前記第２基準線の中点から前記第３基準線の中点までのｙ方向における距離ｄ２とは、互いに異なる、請求項１から５のいずれかに記載の電子モジュール。
7. 　前記第１駆動回路基板において、前記第２端子部の取り出し方向はｘ方向と交差するｙ方向であり、前記第１端子部および前記第３端子部の取り出し方向のいずれもが、−ｙ方向であり、
   　前記第２駆動回路基板において、前記第１端子部、前記第２端子部および前記第３端子部の取り出し方向のいずれもがｙ方向である、請求項１から３のいずれかに記載の電子モジュール。
8. 　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、
   　前記第１端子部、第２端子部および第３端子部のそれぞれの取り出し方向の端辺は、それぞれ、第１基準線、第２基準線、および第３基準線を規定し、
   　前記第２基準線の中点から前記第１基準線の中点までのｙ方向における距離ｄ１と、前記第２基準線の中点から前記第３基準線の中点までのｙ方向における距離ｄ２とが、互いに同じである、請求項７に記載の電子モジュール。
9. 　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、前記第１端子部と前記第３端子部とは、ｙ方向に平行な中心線に関して線対称な構造を有している、請求項７または８に記載の電子モジュール。
10. 　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、
    　前記基板は、前記第１端子部および第３端子部が設けられている端辺に、ｘ方向と交差するｙ方向に平行な辺を有する凹部および凸部を有し、
    　前記複数の第１端子および前記複数の第３端子は、それぞれ、前記凹部および前記凸部のｙ方向に平行な辺に沿って配列された複数の端子を有し、
    　前記第１端子部および前記第３端子部の取り出し方向のいずれもが、ｘ方向および−ｘ方向であって、
    　前記第２端子部の取り出し方向はｙ方向である、請求項１または２に記載の電子モジュール。
11. 　前記第１駆動回路基板における前記第３端子部が設けられている端辺の前記凸部が、前記第２駆動回路基板における前記第１端子部が設けられている端辺の前記凹部に内嵌するように配置されている、請求項１０に記載の電子モジュール。
12. 　前記第１駆動回路基板の前記複数の第３端子と前記第２駆動回路基板の前記複数の第１端子とは、前記複数の基板端子上に配置されたＡＣＦ、ＡＣＰまたはＮＣＰによって電気的に接続されている、請求項１から１１のいずれかに記載の電子モジュール。
13. 　前記基板端子上の、前記第１駆動回路基板の前記第３端子と前記第２駆動回路基板の前記第１端子との間の距離が４ｍｍ以下である、請求項１から１２のいずれかに記載の電子モジュール。
14. 　前記第１駆動回路基板の前記第３端子と、前記第２駆動回路基板の前記第１端子との間の接続抵抗が５Ω以下である、請求項１から１３のいずれかに記載の電子モジュール。
15. 　前記複数の第１端子および前記複数の第３端子は、いずれも、ｘ方向に配列された複数の端子と、ｘ方向と交差するｙ方向に配列された複数の端子とを含む、請求項１、２、および４から１４のいずれかに記載の電子モジュール。
16. 　基板と、
    　前記基板上に配置された、複数の入力端子および複数の出力端子を備える駆動回路と、第１端子部と、第２端子部と、第３端子部と、複数の配線とを備える駆動回路基板であって、
    　前記複数の配線は、前記第１端子部と前記第３端子部とを互いに接続し、且つ、前記駆動回路の前記複数の入力端子に接続されており、
    　前記第１端子部と前記第２端子部と前記第３端子部とは、ｘ方向にこの順で配列されており、
    　前記第１端子部と前記第２端子部と前記第３端子部とはそれぞれ、ｘ方向に配列された複数の第１端子と複数の第２端子と複数の第３端子とを有し、
    　前記複数の第２端子は、前記駆動回路の前記複数の出力端子と接続されており、
    　前記第２端子部の取り出し方向はｘ方向と交差するｙ方向であり、
    　前記第１端子部および前記第３端子部の取り出し方向の一方は、ｙ方向であり、他方は−ｙ方向である、駆動回路基板。
17. 　前記第１端子部、前記第２端子部および前記第３端子部のそれぞれの取り出し方向の端辺は、それぞれ、第１基準線、第２基準線および第３基準線を規定し、
    　前記第２基準線の中点から前記第１基準線の中点までのｙ方向における距離ｄ１と、前記第２基準線の中点から前記第３基準線の中点までのｙ方向における距離ｄ２とは互いに異なる、請求項１６に記載の駆動回路基板。
18. 　基板と、
    　前記基板上に配置された、複数の入力端子および複数の出力端子を備える駆動回路と、第１端子部と、第２端子部と、第３端子部と、複数の配線とを備える駆動回路基板であって、
    　前記複数の配線は、前記第１端子部と前記第３端子部とを互いに接続し、且つ、前記駆動回路の前記複数の入力端子に接続されており、
    　前記第１端子部と前記第２端子部と前記第３端子部とは、ｘ方向にこの順で配列されており、
    　前記第１端子部と前記第２端子部と前記第３端子部とはそれぞれ、ｘ方向に配列された複数の第１端子と複数の第２端子と複数の第３端子とを有し、
    　前記複数の第２端子は、前記駆動回路の前記複数の出力端子と接続されており、
    　前記第１端子部の取り出し方向、前記第２端子部の取り出し方向、および前記第３端子部の取り出し方向のいずれもが、ｘ方向と交差するｙ方向であり、
    　前記第１端子部、前記第２端子部および前記第３端子部のそれぞれの取り出し方向の端辺は、それぞれ、第１基準線、第２基準線および第３基準線を規定し、
    　前記第２基準線の中点から前記第１基準線の中点までのｙ方向における距離ｄ１と、前記第２基準線の中点から前記第３基準線の中点までのｙ方向における距離ｄ２とは互いに異なる、駆動回路基板。
19. 　前記第２基準線と前記第１基準線とはｘ方向に延びる連続した直線をなし、ｄ１が０である、請求項１８に記載の駆動回路基板。
20. 　基板と、
    　前記基板上に配置された、複数の入力端子および複数の出力端子を備える駆動回路と、第１端子部と、第２端子部と、第３端子部と、複数の配線とを備える駆動回路基板であって、
    　前記複数の配線は、前記第１端子部と前記第３端子部とを互いに接続し、且つ、前記駆動回路の前記複数の入力端子に接続されており、
    　前記第１端子部と前記第２端子部と前記第３端子部とは、ｘ方向にこの順で配列されており、
    　前記第１端子部、前記第２端子部および前記第３端子部はそれぞれ、複数の第１端子、複数の第２端子および複数の第３端子を有し、
    　前記複数の第２端子は、前記駆動回路の前記複数の出力端子と接続されており、
    　前記基板は、前記第１端子部および第３端子部が設けられている端辺に、ｘ方向と交差するｙ方向に平行な辺を有する凹部および凸部を有し、
    　前記複数の第１端子、前記複数の第２端子、および前記複数の第３端子は、それぞれ、ｘ方向に配列された２以上の端子を含み、且つ、前記複数の第１端子および複数の第３端子は、それぞれ、前記凹部および前記凸部のｙ方向に平行な辺に沿って配列された２以上の端子を含み、
    　前記第１端子部および前記第３端子部の取り出し方向のいずれもが、ｘ方向および−ｘ方向であって、前記第２端子部の取り出し方向はｙ方向である、駆動回路基板。
21. 　前記第１端子部が設けられている端辺の前記凸部は、前記第３端子部が設けられている端辺の前記凹部に内嵌できる形状を有し、且つ、前記第３端子部が設けられている端辺の前記凸部は、前記第１端子部が設けられている端辺の前記凹部に内嵌できる形状を有している、請求項２０に記載の駆動回路基板。
22. 　第１および第２駆動回路基板からなる一対の駆動回路基板であって、
    　前記第１駆動回路基板および前記第２駆動回路基板はそれぞれ、
    　基板と、
    　前記基板上に配置された、複数の入力端子および複数の出力端子を備える駆動回路と、第１端子部と、第２端子部と、第３端子部と、複数の配線とを備える駆動回路基板であって、
    　前記複数の配線は、前記第１端子部と前記第３端子部とを互いに接続し、且つ、前記駆動回路の前記複数の入力端子に接続されており、
    　前記第１端子部と前記第２端子部と前記第３端子部とは、ｘ方向にこの順で配列されており、
    　前記第１端子部と前記第２端子部と前記第３端子部とはそれぞれ、ｘ方向に配列された複数の第１端子と複数の第２端子と複数の第３端子とを有し、
    　前記複数の第２端子は、前記駆動回路の前記複数の出力端子と接続されており、
    　前記第１駆動回路基板において、前記第２端子部の取り出し方向はｘ方向と交差するｙ方向であり、前記第１端子部および前記第３端子部の取り出し方向のいずれもが、−ｙ方向であり、
    　前記第２駆動回路基板において、前記第１端子部、前記第２端子部、および前記第３端子部の取り出し方向のいずれもが、ｙ方向である、一対の駆動回路基板。
23. 　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、
    　前記第１端子部、前記第２端子部および前記第３端子部のそれぞれの取り出し方向の端辺は、それぞれ、第１基準線、第２基準線、および第３基準線を規定し、
    　前記第２基準線の中点から前記第１基準線の中点までのｙ方向における距離ｄ１と、前記第２基準線の中点から前記第３基準線の中点までのｙ方向における距離ｄ２とが、互いに同じである、請求項２２に記載の一対の駆動回路基板。
24. 　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれにおいて、前記第１端子部と前記第３端子部とは、ｙ方向に平行な中心線に関して線対称な構造を有している、請求項２２または２３に記載の一対の駆動回路基板。
25. 　前記距離ｄ１と前記距離ｄ２との差Δｄの絶対値が、０．５ｍｍ以下である、請求項１７または１８に記載の駆動回路基板。
26. 　前記第１端子部を構成する前記複数の第１端子の全てがｘ方向に配列されており、かつ、前記第３端子部を構成する前記複数の第３端子の全てがｘ方向に配列されている、請求項１６から１９、および２２から２５のいずれかに記載の駆動回路基板。
27. 　ＣＯＦまたはＴＣＰである、請求項１６から２６のいずれかに記載の駆動回路基板。
28. 　前記複数の第１端子および前記複数の第３端子は、いずれも、ｘ方向に配列された複数の端子と、ｘ方向と交差するｙ方向に配列された複数の端子とを含む、請求項１６から１９のいずれかに記載の駆動回路基板。
29. 　複数の回路素子と、前記複数の回路素子のそれぞれに接続された複数の信号線と、端子領域に設けられた複数の基板端子とを有する電子回路基板と、
    　前記電子回路基板の前記端子領域にｘ方向に沿って実装された、第１および第２駆動回路基板と第１および第２配線基板とを有する電子モジュールであって、
    　前記第１および第２駆動回路基板のそれぞれは、第１基板と、前記第１基板上に配置された複数の入力端子および複数の出力端子を備える駆動回路と、出力配線端子部とを有し、
    　前記第１および第２配線基板のそれぞれは、第２基板と、前記第２基板上に配置された上流側端子部および下流側端子部と、前記上流側端子部と前記下流側端子部とを互いに接続する複数の伝送配線とを有し、
    　前記上流側端子部、前記出力配線端子部および前記下流側端子部は、それぞれ、複数の上流側端子、複数の出力配線端子および複数の下流側端子を有し、
    　前記上流側端子部、前記出力配線端子部および前記下流側端子部は、ｘ方向にこの順で配列されており、
    　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれが有する前記駆動回路の前記複数の出力端子は、前記複数の出力配線端子を介して、前記電子回路基板の前記複数の信号線と電気的に接続されており、
    　前記第１配線基板が有する前記複数の伝送配線は、前記第２駆動回路基板の前記駆動回路の前記複数の入力端子に電気的に接続されており、
    　前記第１配線基板の前記複数の下流側端子と前記第２配線基板の前記複数の上流側端子との電気的な接続は全て、前記電子回路基板の前記複数の基板端子の上で形成されている、電子モジュール。
30. 　複数の回路素子と、前記複数の回路素子のそれぞれに接続された複数の信号線と、端子領域に設けられた複数の基板端子とを有する電子回路基板と、
    　前記電子回路基板の前記端子領域にｘ方向に沿って実装された、第１および第２駆動回路基板と第１および第２配線基板とを有する電子モジュールであって、
    　前記第１および第２駆動回路基板のそれぞれは、第１基板と、前記第１基板上に配置された複数の入力端子および複数の出力端子を備える駆動回路と、出力配線端子部とを有し、
    　前記第１および第２配線基板のそれぞれは、第２基板と、前記第２基板上に配置された上流側端子部および下流側端子部と、前記上流側端子部と前記下流側端子部とを互いに接続する複数の伝送配線とを有し、
    　前記上流側端子部、前記出力配線端子部および前記下流側端子部は、それぞれ、複数の上流側端子、複数の出力配線端子および複数の下流側端子を有し、
    　前記上流側端子部、前記出力配線端子部および前記下流側端子部は、ｘ方向にこの順で配列されており、
    　前記第１駆動回路基板および前記第２駆動回路基板のそれぞれが有する前記駆動回路の前記複数の出力端子は、前記複数の出力配線端子を介して、前記電子回路基板の前記複数の信号線と電気的に接続されており、
    　前記第１配線基板が有する前記複数の伝送配線は、前記第２駆動回路基板の前記駆動回路の前記複数の入力端子に電気的に接続されており、
    　前記第１配線基板の前記複数の下流側端子と前記第２配線基板の前記複数の上流側端子との電気的な接続は全て、前記電子回路基板の前記複数の基板端子の上で形成されており、
    　前記第１配線基板の前記複数の下流側端子の全てと、前記第２配線基板の前記複数の上流側端子の全てとは、互いに対向している電子モジュール。
31. 　前記第１配線基板の前記複数の下流側端子と前記第２配線基板の前記複数の上流側端子との間の接続抵抗は１０Ω以下である、請求項２９または３０に記載の電子モジュール。
32. 　前記複数の上流側端子、前記複数の出力配線端子および前記複数の下流側端子は、それぞれ、ｘ方向に配列された２以上の端子を含む、請求項２９から３１のいずれかに記載の電子モジュール。
33. 　前記第１駆動回路基板の前記第１基板と、前記第１配線基板の前記第２基板とは物理的に分離しており、かつ、前記第２駆動回路基板の前記第１基板と前記第２配線基板の前記第２基板とは物理的に分離している、請求項２９から３２のいずれかに記載の電子モジュール。
34. 　前記電子回路基板は、前記複数の基板端子と電気的に接続された複数の基板配線を有し、
    　前記第１配線基板の前記複数の下流側端子は、前記複数の基板配線を介して、前記第２駆動回路基板の前記複数の入力端子と電気的に接続される、請求項３３に記載の電子モジュール。
35. 　前記第１駆動回路基板の前記第１基板と、前記第１配線基板の前記第２基板とは一体に形成されており、かつ、前記第２駆動回路基板の前記第１基板と前記第２配線基板の前記第２基板とは一体に形成されている、請求項２９から３２のいずれかに記載の電子モジュール。
36. 　前記第１駆動回路基板の前記駆動回路の前記複数の入力端子は、前記第１配線基板が有する前記複数の伝送配線に、前記上流側端子部と前記下流側端子部との間で接続されている、請求項３５に記載の電子モジュール。
37. 　前記複数の第１端子の全て、前記複数の第２端子の全ておよび前記複数の第３端子の全ては、いずれも、ｘ方向に配列されている、請求項２９から３６のいずれかに記載の電子モジュール。
38. 　前記複数の第１端子および前記複数の第３端子は、いずれも、ｘ方向に配列された複数の端子と、ｘ方向と交差するｙ方向に配列された複数の端子とを含む、請求項２９から３６のいずれかに記載の電子モジュール。
39. 　請求項１から１５および２９から３８のいずれかに記載の電子モジュールを備える表示装置。
40. 　請求項１６から２８のいずれかに記載の駆動回路基板を備える表示装置。
    
    

Images