JP2004119719A

JP2004119719A - Diode for optical sensor and image input circuit using same, and method of driving image input circuit

Info

Publication number: JP2004119719A
Application number: JP2002281665A
Authority: JP
Inventors: Masahiro Tada; 多田　正浩; Norio Tada; 多田　典生; Masahiro Yoshida; 吉田　征弘
Original assignee: Toshiba Matsushita Display Technology Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2002-09-26
Filing date: 2002-09-26
Publication date: 2004-04-15

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the occurrence of a leakage current when light is irradiated on a diode for optical sensor. <P>SOLUTION: In an i region 112 of the diode for a pin type optical sensor, a gate electrode 114 is formed. Due to this structure, a threshold of bias voltage when current starts to flow in the diode for optical sensor can be controlled by the gate voltage. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、受けた光量に応じて電流を発生する光センサ用ダイオード、これを用いた画像入力回路、画像入力回路の駆動方法に関する。
【０００２】
【従来の技術】
近年、多結晶シリコン（ポリシリコン）や非晶質シリコン（アモルファスシリコン）は、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などにより透明基板上に製膜が可能であることから、液晶表示装置の表示素子や画像入力装置の光センサ素子への応用が盛んに行われている。
【０００３】
画像入力装置に用いられる回路の構成の一例としては、複数の信号線と複数の選択線が互いに交差するように配線され、各交差部では光センサ用ダイオードのカソード端子が選択線に接続され、アノード端子が信号線に接続される。各ダイオードは、光が照射された状態で選択線を介して逆バイアス電圧が印加されると光量に応じた電流を信号線に出力する。ダイオードの駆動に際しては、光量の検出対象のダイオードには逆バイアス電圧を印加し、そうでないダイオードには逆バイアス電圧を印加しないことで、駆動するダイオードを選択する。そして、選択したダイオードからの電流信号を位置情報として取り出すことによって画像入力の情報を得る。
【０００４】
【発明が解決しようとする課題】
ところが、従来のダイオードでは、逆バイアス電圧が０［Ｖ］であっても、光が照射されると微弱なリーク電流が発生してしまうという問題があった。このため、信号線には、逆バイアス電圧を印加したダイオードからの電流の他に、逆バイアス電圧を印加していないダイオードからのリーク電流が出力されてしまい、画像入力の精度を劣化させる要因となっていた。
【０００５】
また、選択線の数が増加するに伴って、この傾向がより顕著となり、大規模高精彩の画像入力装置を製造する上での障害となっていた。
【０００６】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、光が照射されたときのリーク電流の発生を防止し得る光センサ用ダイオードを提供することにある。
【０００７】
本発明の別の目的は、上記リーク電流による画像入力の精度の劣化を防止し得る画像入力回路を提供することにある。
【０００８】
本発明のさらに別の目的は、上記リーク電流による画像入力の精度の劣化を防止した画像入力回路の駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】
第１の本発明に係る光センサ用ダイオードは、ｐ型不純物が注入されたｐ領域、ｎ型不純物が注入されたｎ領域、前記ｐ領域および前記ｎ領域に対して不純物の濃度が低いｉ領域を備えた半導体層と、前記ｐ領域に接続されたアノード電極と、前記ｎ領域に接続されたカソード電極と、前記ｉ領域に絶縁膜を介して設けられたゲート電極と、を有することを特徴とする。
【００１０】
本発明にあっては、ｐ領域とｉ領域とｎ領域を備えた光センサ用ダイオードのｉ領域に絶縁膜を介してゲート電極を設け、光センサ用ダイオードに電流が流れ始めるバイアス電圧の閾値を、ゲート電極に印加した電圧によって制御可能としている。
【００１１】
ここで、前記半導体層は、多結晶シリコンで形成されることを特徴とする。また、前記ｐ型不純物はボロン、前記ｎ型不純物はリンであることを特徴とする。
【００１２】
前記ｉ領域と前記ｎ領域との間に、前記ｎ領域よりも低い濃度でｎ型不純物が注入されたｎ領域を有することを特徴とする。
【００１３】
前記ゲート電極が前記カソード電極に接続されたことを特徴とする。また、前記ゲート電極が前記アノード電極に接続されたことを特徴とする。
【００１４】
前記ゲート電極と前記アノード電極との間に第１静電容量素子が形成され、前記ゲート電極と前記カソード電極との間に第２静電容量素子が形成されたことを特徴とする。
【００１５】
前記第１静電容量素子は、前記半導体層と同層の多結晶シリコン膜と、当該多結晶シリコン膜に重なるように設けられた前記ゲート電極と共通の上部電極により形成され、前記第２静電容量素子は、前記半導体層と同層の多結晶シリコン膜と、当該多結晶シリコン膜に重なるように設けられた前記ゲート電極と共通の上部電極により形成されることを特徴とする。
【００１６】
前記第１静電容量素子は、前記ゲート電極と共通の下部電極と、当該下部電極に重なるように設けられた前記アノード電極と共通の引出電極により形成され、前記第２静電容量素子は、前記ゲート電極と共通の下部電極と、当該下部電極に重なるように設けられた前記カソード電極と共通の引出電極により形成されることを特徴とする。
【００１７】
前記第１静電容量素子は、前記ｐ領域と、当該ｐ領域に対して重なるように形成されたゲート電極により形成され、前記第２静電容量素子は、前記ｎ領域と、当該ｎ領域に対して重なるように形成されたゲート電極により形成されることを特徴とする。
【００１８】
前記第１静電容量素子は、前記ゲート電極と、当該ゲート電極に対して重なるように形成されたアノード電極により形成され、前記第２静電容量素子は、前記ゲート電極と、当該ゲート電極に対して重なるように形成されたカソード電極により形成されることを特徴とする。
【００１９】
第２の本発明に係る画像入力回路は、透明基板上に配線された複数の信号線と、前記信号線に対して交差するように配線された複数の選択線と、前記信号線と前記選択線の各交差部へ配線された共通制御線と、前記信号線のそれぞれに設けられた選択スイッチと、前記信号線と前記選択線の各交差部に設けられ、前記信号線に前記アノード電極又は前記カソード電極の一方が接続され、前記選択線に他方のカソード電極又はアノード電極が接続され、前記共通制御線に前記ゲート電極が接続されたゲート制御型の光センサ用ダイオードと、を有することを特徴とする。
【００２０】
本発明にあっては、ゲート制御型の光センサ用ダイオードのアノード電極又はカソード電極の一方を画像入力回路の信号線に接続し、他方のカソード電極又はアノード電極を選択線に接続し、ゲート電極を共通制御線に接続することによって、光センサ用ダイオードに電流が流れ始めるバイアス電圧の閾値を、共通制御線を通じてゲート電極に印加する電圧によって制御可能としている。
【００２１】
第３の本発明に係る画像入力回路の駆動方法は、第２の本発明の画像入力回路の共通制御線に一定の電圧を印加し、光量検出対象の光センサ用ダイオードが接続された信号線の選択スイッチをオンし、当該光センサ用ダイオードが接続された選択線に対して前記電圧よりも大きな電圧を印加することを特徴とする。
【００２２】
本発明にあっては、共通制御線を通じて全ての光センサ用ダイオードのゲート電極に一定の電圧を印加することによって、電流が流れ始めるバイアス電圧の閾値を決定し、光量検出対象の光センサ用ダイオードが接続された信号線の選択スイッチをオンし、ゲート電極に印加した電圧よりも大きなバイアス電圧を当該光センサ用ダイオードが接続された選択線に印加することによって、その光センサ用ダイオードからの電流のみが信号線に流れるようにしている。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００２４】
［第１の実施の形態］
図１は、第１の実施の形態における光センサ用ダイオードの構成を示す断面図である。ガラス基板１０１上にプラズマＣＶＤ法によりシリコン膜１０２が１５０［ｎｍ］程度の厚さで形成される。シリコン膜１０２は、窒化シリコン又は酸化シリコン、あるいはこれらの積層により形成される。シリコン膜１０２上には多結晶シリコンによる半導体層１１０が５０［ｎｍ］程度の厚さで形成される。この半導体層１１０は、ｐ型不純物が注入されたｐ領域１１と、不純物をほとんど含まないｉ領域１１２と、ｎ型不純物が注入されたｎ領域１１３がこの順に隣接配置して形成される。ｐ領域１１１には、例えば１×１０^１９［ａｔｍ／ｃｍ^３］程度の高濃度にボロンが注入され、ｎ領域１１３には１×１０^１９［ａｔｍ／ｃｍ^３］程度の高濃度にリンが注入される。ｉ領域１１２は、１×１０^１５［ａｔｍ／ｃｍ^３］程度の予期しない不純物のコンタミなどによる特性変動を防止するために、１×１０^１５［ａｔｍ／ｃｍ^３］程度のｐ領域１１１やｎ領域１１３に比べて低い濃度でボロン又はリンが注入されたものであってもよい。
【００２５】
半導体層１１０が形成されたシリコン膜１０２上には、絶縁膜として酸化シリコン膜１０３が５０〜１００［ｎｍ］程度の厚さで形成される。酸化シリコン膜１０３上には、少なくともｉ領域１１２を覆う形状となるようにモリブデンタングステン合金からなるゲート電極１１４が３００［ｎｍ］程度の厚さで形成される。ゲート電極１１４が形成された酸化シリコン膜１０３上に酸化シリコン膜１０４が形成される。酸化シリコン膜１０４上には、ｐ領域１１１、ｎ領域１１３のそれぞれに対応する位置に、モリブデン及びアルミ積層膜からなるアノード電極１１５、カソード電極１１６が約６００［ｎｍ］の厚さで形成される。アノード電極１１５、カソード電極１１６は、酸化シリコン膜１０３と酸化シリコン膜１０４に空けられたコンタクトホールを介してｐ領域１１１、ｎ領域１１３にそれぞれ接触するように形成される。アノード電極１１５及びカソード電極１１６が形成された酸化シリコン膜１０４上には窒化シリコン膜１０５が形成される。
【００２６】
このように、本光センサ用ダイオードは、光センサ用のｐｉｎ型薄膜ダイオードのｉ領域１１２に絶縁膜を介してゲート電極１１４を設けた構成である。
【００２７】
図２は、本光センサ用ダイオードを用いた回路の一例を示す図である。光センサ用ダイオード１００のアノード電極１１５にはバイアス電圧Ｖｐｎが供給され、ゲート電極１１４にはゲート電圧Ｖｇｎが供給される。カソード電極１１６は接地される。
【００２８】
図３は、図２に示す回路図においてゲート電圧Ｖｇｎを０［Ｖ］としたときの光センサ用ダイオード１００の電流電圧特性を示すグラフである。すなわち、このグラフは、ゲート電極のない従来の光センサ用ダイオードの電流電圧特性に相当するものである。光を照射しない場合の特性４０１と、光を照射した場合の特性４０２を示す。光を照射した場合には、光センサ用ダイオード１００に逆バイアス電流が流れ始めるＶｐｎ＝０［Ｖ］においてリーク電流が発生してしまっている。
【００２９】
図４は、図２に示す回路図においてゲート電圧Ｖｇｎとして一定の逆バイアス電圧を印加したときの光センサ用ダイオード１００の電流電圧特性を示すグラフである。光を照射しない場合の特性４０３と、光を照射した場合の特性４０４を示す。Ｖｇｎ＜Ｖｐｎ＜０の範囲においては電流が全く流れないという特徴的な電流電圧特性が得られた。これは、アノード端子１１５とカソード端子１１６間の逆バイアス電圧がゲート電極１１４に印加された逆バイアス電圧よりも大きくなったときに、はじめて電流が流れ始めるので、リーク電流が発生しないことを示すものである。すなわち、光センサ用ダイオードに電流が流れ始めるときのバイアス電圧の閾値をゲート電圧Ｖｇｎによって制御できることを意味する。
【００３０】
したがって、本実施の形態によれば、ｐｉｎ型の光センサ用ダイオードのｉ領域１１２に絶縁膜を介してゲート電極１１４を設け、光センサ用ダイオードに電流が流れ始めるときのバイアス電圧の閾値をゲート電圧によって制御可能としたことで、光が照射された状態でゲート電圧よりも高いバイアス電圧が印加されていない光センサ用ダイオードに電流が発生することを防止することができる。
【００３１】
本実施の形態においては、ゲート電極１１４を設ける光センサ用ダイオードとして図１に示す断面構造のものを用いたが、これに限られるものではない。例えば、図５の断面図に示すように、ｉ領域１１２とｎ領域１１３の間に、１×１０^１７［ａｔｍ／ｃｍ^３］程度の低濃度にリンが注入されたｎ領域２０１を備えた光センサ用ダイオードを用いるようにしてもよい。図５では、その他、図１と同一物には同一の符号を付すこととし、ここでは重複した記載は省略する。
【００３２】
この場合の半導体層１１０は、高濃度にボロンが注入されたｐ領域１１１と、不純物をほとんど含まないｉ領域１１２と、低濃度にリンが注入されたｎ領域２０１と、高濃度にリンが注入されたｎ領域１１３をこの順に隣接配置して形成される。この場合においても、上記と同様に図４に示す電流電圧特性が得られ、光が照射された状態でバイアス電圧が印加されていない光センサ用ダイオードに電流が発生することを防止することができる。
【００３３】
［第２の実施の形態］
図６は、上記実施の形態で示したゲート制御型の光センサ用ダイオード１００を用いた別の回路の構成を示す回路図である。光センサ用ダイオード１００のカソード電極１１６にバイアス電圧Ｖｎｐが供給され、ゲート電極１１４にゲート電圧Ｖｇｐが供給される。アノード電極１１５は接地される。
【００３４】
図７は、図６に示す回路図においてゲート電圧Ｖｇｐとして一定の電圧を印加したときの光センサ用ダイオード１００の電流電圧特性を示すグラフである。光センサ用ダイオード１００に対して光を照射しない場合の特性４０５と、光を照射した場合の特性４０６を示す。光を照射したときの電流（以下「光照射時電流」という）と非照射のときの電流（以下「非照射時電流」という）の電流比、光照射時電流／非照射時電流は、０≦Ｖｇｐ≦Ｖｎｐの範囲で２桁以上となる良好な特性を示した。特にＶｇｐ＝Ｖｎｐ／２のときに最大の電流比を示した。以下、この特性を考慮した回路の構成について説明する。
【００３５】
図８は、ゲート制御型の光センサ用ダイオード１００を用いたさらに別の回路の構成を示す回路図である。ゲート電極１１４がカソード電極１１６に接続され、ゲート電極１１４とカソード電極１１６の双方にバイアス電圧Ｖｎｐが供給される。アノード電極１１５は接地される。この構成により、Ｖｇｐ＝Ｖｎｐとなり良好な光照射時電流／非照射時電流の電流比が得られる。
【００３６】
図９は、ゲート制御型の光センサ用ダイオード１００を用いたさらに別の回路の構成を示す回路図である。ゲート電極１１４がアノード電極１１５に接続され、ゲート電極１１４とアノード電極１１５の双方が接地される。カソード電極１１６にはバイアス電圧Ｖｎｐが供給される。この構成により、Ｖｇｐ＝０となり良好な光照射時電流／非照射時電流の電流比が得られる。
【００３７】
図１０は、ゲート制御型の光センサ用ダイオード１００を用いたさらに別の回路の構成を示す回路図である。ゲート電極１１４が第１の静電容量素子７０１を介してアノード電極１１５に接続される。また、ゲート電極１１４は静電容量素子７０１と静電容量がほぼ等しい第２の静電容量素子７０２を介してカソード電極１１６に接続される。アノード電極１１５は接地され、カソード電極１１６にはバイアス電圧Ｖｎｐが供給される。この構成により、Ｖｇｐ＝Ｖｎｐ／２となり最も良好な光照射時電流／非照射時電流の電流比が得られる。
【００３８】
これは、ゲート電極１１４とアノード電極１１５の間およびゲート電極１１４とカソード電極１１６との間にそれぞれ静電容量素子を設けたことで、ゲート電極１１４の電位が常にアノード電位とカソード電位の中間電位となるので、周辺配線の誘導起電力、静電気、表面付着電荷などの外乱に影響されることがなくなり、抵抗が大きく変化してしまうことがなく、安定して正確な光量を検出できるようになったことによるものである。
【００３９】
以下、図１０に示す静電容量素子７０１および静電容量素子７０２の構造についてより詳細に説明する。図１１は、図１０に示す回路の構造の一例を示す平面図である。図１２は、図１１の静電容量７０１および静電容量７０２が配置されているＡ−Ａ’部分の断面図である。図１３は、図１１の光センサ用ダイオード１００が配置されているＢ−Ｂ’部分の断面図であり、基本的には図５に示した光センサ用ダイオードと同様の構成を示している。
【００４０】
ガラス基板１０１上にプラズマＣＶＤ法によりシリコン膜１０２が１５０［ｎｍ］程度の厚さで形成される。シリコン膜１０２上に孤立した多結晶シリコン膜８０１および多結晶シリコン膜８０４が５０［ｎｍ］程度の厚さでそれぞれ形成される。多結晶シリコン膜８０１および８０４には、１×１０^１９［ａｔｍ／ｃｍ^３］程度の高濃度にボロン又はリンが注入される。多結晶シリコン膜が形成されたシリコン膜１０２上には、酸化シリコン膜１０３が５０〜１００［ｎｍ］程度の厚さで形成される。酸化シリコン膜１０３上には、多結晶シリコン膜８０１、多結晶シリコン膜８０４にそれぞれ重なる位置にモリブデンタングステン合金からなる上部電極８０２、上部電極８０５が３００［ｎｍ］程度の厚さでそれぞれ形成される。上部電極８０２および８０５が形成された酸化シリコン膜１０３上には、酸化シリコン膜１０４が形成される。酸化シリコン膜１０４上には、多結晶シリコン膜８０１および８０４にそれぞれ対応する位置に、モリブデン及びアルミ積層膜からなる引出電極８０３と引出電極８０６が約６００［ｎｍ］の厚さで形成される。引出電極８０３、引出電極８０６は、酸化シリコン膜１０３と酸化シリコン膜１０４に空けられたコンタクトホールを介して多結晶シリコン膜８０１、多結晶シリコン膜８０４にそれぞれ接触するように形成される。酸化シリコン膜１０４上には窒化シリコン膜１０５が形成される。
【００４１】
多結晶シリコン膜８０１および８０４は、半導体層１１０と同層に形成され、ｐ領域１１１およびｎ領域１１３と同程度の濃度で不純物が注入される。上部電極８０２および８０５は、ゲート電極１１４と共通に形成される。引出電極８０３はアノード電極１１５と共通に形成され、引出電極８０６はカソード電極１１６と共通に形成される。
【００４２】
このような構造で、多結晶シリコン膜８０１と上部電極８０２との重なり部分によって静電容量素子７０１を形成し、多結晶シリコン膜８０４と上部電極８０５との重なり部分によって静電容量素子７０２を形成することによって、静電容量素子７０１および７０２が、光センサ用ダイオード１００を形成するときに同時に形成できるようになっている。
【００４３】
図１４は、図１０に示す回路の別の構造を示す平面図である。図１５は、図１４の静電容量素子７０１および静電容量素子７０２が配置されているＡ−Ａ’部分の断面図である。図１６は、図１４の光センサ用ダイオード１００が配置されているＢ−Ｂ’部分の断面図であり、基本的には図５に示した光センサ用ダイオードと同様の構成を示している。
【００４４】
ガラス基板１０１上にプラズマＣＶＤ法によりシリコン膜１０２が１５０［ｎｍ］程度の厚さで形成され、その上に酸化シリコン膜１０３が５０〜１００［ｎｍ］程度の厚さで形成される。酸化シリコン膜１０３上には、モリブデンタングステン合金からなる下部電極９０１および下部電極９０３が３００［ｎｍ］程度の厚さでそれぞれ形成される。下部電極９０１および９０３が形成された酸化シリコン膜１０３上に酸化シリコン膜１０４が形成される。酸化シリコン膜１０４上には、下部電極９０１、下部電極９０３に重なるように、モリブデン及びアルミ積層膜からなる引出電極９０２と引出電極９０４が約６００［ｎｍ］の厚さで形成される。酸化シリコン膜１０４上には窒化シリコン膜１０５が形成される。
【００４５】
下部電極９０１および９０３は、ゲート電極１１４と共通に形成される。引出電極９０２はアノード電極１１５と共通に形成され、引出電極９０４はカソード電極１１６と共通に形成される。
【００４６】
このような構造で、下部電極９０１と引出電極９０２との重なり部分により静電容量素子７０１を形成し、下部電極９０３と引出電極９０４との重なり部分により静電容量素子７０２を形成することによって、静電容量素子７０１および７０２が、光センサ用ダイオード１００を形成するときに同時に形成できるようになっている。
【００４７】
図１７は、図１０に示す回路のさらに別の構造を示す断面図である。基本的な構造は、図１の断面図に示したものとほぼ同様であるが、図１７においては、ｐ領域１１１とｎ領域１１３のそれぞれに対してゲート電極１１４が重なるように形成される。ゲート電極１１４とｐ領域１１１との重なり部分が静電容量素子７０１を形成し、ゲート電極１１４とｎ領域１１３との重なり部分が静電容量素子７０２を形成する。なお、その他、図１と同一物には同一の符号を付すこととし、ここでは重複した説明は省略する。
【００４８】
図１８は、図１０に示す回路のさらに別の構造を示す断面図である。基本的な構造は、図１の断面図に示したものとほぼ同様であるが、図１８においては、酸化シリコン膜１０４上に、アノード電極１１５とカソード電極１１６のそれぞれが、ゲート電極１１４と重なるように形成される。アノード電極１１５とゲート電極１１４との重なり部分が静電容量素子７０１を形成し、カソード電極１１６とゲート電極１１４との重なり部分が静電容量素子７０２を形成する。なお、その他、図１と同一物には同一の符号を付すこととし、ここでは重複した説明は省略する。
【００４９】
図１７、図１８に示すような構造とすることによって、静電容量素子７０１および７０２が、光センサ用ダイオード１００を形成するときに同時に形成できるようになっている。
【００５０】
したがって、本実施の形態によれば、図８に示したように、ゲート電極１１４をカソード電極１１６に接続するようにしたことで、ゲート電圧Ｖｇｐがバイアス電圧Ｖｎｐと等しくなるので、良好な光照射時電流／非照射時電流の電流比を得ることができる。
【００５１】
本実施の形態によれば、図９に示したように、ゲート電極１１４をアノード電極１１５に接続するようにしたことで、良好な光照射時電流／非照射時電流の電流比を得ることができる。
【００５２】
本実施の形態によれば、図１０に示したように、ゲート電極１１４とアノード電極１１５との間に第１静電容量素子７０１を形成し、ゲート電極１１４とカソード電極１１６との間に第２静電容量素子７０２を形成するようにしたことで、ゲート電圧Ｖｇｐがバイアス電圧Ｖｎｐの半分となり、最も良好な光照射時電流／非照射時電流の電流比を得ることができる。
【００５３】
本実施の形態によれば、図１２に示したように、第１の静電容量素子７０１を半導体層１１０と同層の多結晶シリコン膜８０１と、多結晶シリコン膜８０１に重なるように形成されたゲート電極１１４と共通の上部電極８０２との重なり部分により形成し、第２の静電容量素子７０２を半導体層１１０と同層の多結晶シリコン膜８０４と、多結晶シリコン膜８０４に重なるように形成されたゲート電極１１４と共通の上部電極８０５との重なり部分により形成するようにしたことで、静電容量素子７０１および７０２を、光センサ用ダイオードを形成するときに同時に形成することができる。
【００５４】
本実施の形態によれば、図１５に示したように、第１の静電容量素子７０１を、ゲート電極１１４に共通の下部電極９０１と、下部電極９０１に重なるように設けられたアノード電極と共通の引出電極９０２との重なり部分により形成し、第２の静電容量素子７０２を、ゲート電極１１４と共通の下部電極９０３と、下部電極９０１に重なるように設けられたカソード電極と共通の引出電極９０４との重なり部分により形成するようにしたことで、静電容量素子７０１および７０２を、光センサ用ダイオードを形成するときに同時に形成することができる。
【００５５】
本実施の形態によれば、図１７に示したように、第１の静電容量素子７０１を、ｐ領域１１１と、ｐ領域１１１に対して重なるように形成されたゲート電極１１４との重なり部分により形成し、第２の静電容量素子７０２を、ｎ領域１１３と、ｎ領域１１３に対して重なるように形成されたゲート電極１１４との重なり部分により形成するようにしたことで、静電容量素子７０１および７０２を、光センサ用ダイオードを形成するときに同時に形成することができる。
【００５６】
本実施の形態によれば、図１８に示したように、第１の静電容量素子を、ゲート電極１１４と、ゲート電極１１４に対して重なるように形成されたアノード電極１１５との重なり部分により形成し、第２の静電容量素子７０２を、ゲート電極１１４と、ゲート電極１１４に対して重なるように形成されたカソード電極１１６との重なり部分により形成するようにしたことで、静電容量素子７０１および７０２を、光センサ用ダイオードを形成するときに同時に形成することができる。
【００５７】
［第３の実施の形態］
図１９は、第１の実施の形態で示した光センサ用ダイオードを用いた画像入力回路の構成を示す回路図である。同図の画像入力回路は、複数の信号線６０２ａ，６０２ｂ…と、複数の選択線６０３ａ，６０３ｂ…とが互いに交差するように透明基板上に配線される。各交差部には光センサ用ダイオード１００ａ，１００ｂ…が１つずつ配置される。信号線６０２ａ，６０２ｂ…は、それぞれ選択スイッチ６０５ａ，６０５ｂ…を介して電流アンプ６０６に接続される。
【００５８】
各光センサ用ダイオード１００の配線については、図２に示した回路構成に基づくものとする。すなわち、カソード端子が対応する選択線６０３に接続され、アノード端子が対応する信号線６０２に接続され、ゲート端子が全ダイオードで共通の共通制御線６０１に接続される。例えば、光センサ用ダイオード１００ｂについていえば、カソード端子が選択線６０３ｂに接続され、アノード端子が信号線６０２ａに接続される。
【００５９】
次に、本画像入力回路の駆動方法について説明する。まず、全ての選択線６０３の電位を例えば０［Ｖ］にし、共通制御線６０１に例えば３［Ｖ］の逆バイアス電圧を印加する。これにより、全ての光センサ用ダイオード１００は、選択線６０３を介して３［Ｖ］以上の逆バイアス電圧が印加されるまで電流が全く流れなくなる。本回路に光が照射された状態で、例えば光センサ用ダイオード１００ｂの光量を検出する場合には、選択スイッチ６０５ａをオンして信号線６０２ａと電流アンプ６０６とを接続し、選択線６０３ｂに例えば５［Ｖ］程度の逆バイアス電圧を印加する。光センサ用ダイオード１００ｂにはゲート電圧よりも大きな電圧が印加されることとなるので、光センサ用ダイオード１００ｂから光量に応じた電流が電流アンプ６０６へ流れる。このとき、信号線６０２ａに接続された他の光センサ用ダイオード１００ａ，１００ｃからは電流が全く流れないので、光センサ用ダイオード１００ｂのみからの電流を正確に検出することができる。このように、信号線６０２と選択線６０３を走査することによって、所望の位置の光センサ用ダイオード１００を駆動し、その光センサ用ダイオードからの電流信号を位置情報として取り出すことにより画像入力情報を得る。
【００６０】
したがって、本実施の形態によれば、ゲート制御型の光センサ用ダイオードのカソード端子を画像入力回路の選択線６０３に接続し、アノード端子を信号線６０２に接続し、ゲート電極を共通制御線６０１に接続することによって、光センサ用ダイオードに電流が流れ始めるバイアス電圧の閾値を、共通制御線６０１を通じてゲート電極に印加する電圧によって制御可能としたことで、光が照射された状態でゲート電圧よりも高いバイアス電圧が印加されていない光センサ用ダイオードに電流が流れることを防止でき、もって高い精度で画像入力を行うことができる。
【００６１】
本実施の形態によれば、共通制御線６０１を通じて全ての光センサ用ダイオードのゲート電極に一定の電圧を印加することによって、電流が流れ始めるバイアス電圧の閾値を決定し、光量検出対象の光センサ用ダイオードが接続された信号線６０２の選択スイッチ６０５をオンし、ゲート電極に印加した電圧よりも大きなバイアス電圧を光量検出対象とする光センサ用ダイオードが接続された選択線６０３に印加することによって、その光センサ用ダイオードからの電流のみが信号線６０２に流れるようになるので、高い精度で画像入力を行うことができる。
【００６２】
なお、本実施の形態においては、各光センサ用ダイオードのカソード端子を選択線６０３に接続し、アノード端子を信号線６０２に接続することとしたが、アノード端子を選択線６０３に接続し、カソード端子を信号線６０２に接続することとしてもよい。
【００６３】
また、本実施の形態においては、各光センサ用ダイオードの配線については、図２に示した回路構成に基づくものとしたが、この他にも、図８、図９、図１０に示した回路構成に基づくものとしてもよい。この場合には、良好な光照射時電流／非照射時電流の電流比を得ることができ、さらに高い精度で画像入力を行うことができる。
【００６４】
【発明の効果】
以上、説明したように、本発明に係る光センサ用ダイオードによれば、光が照射された状態でゲート電圧よりも高いバイアス電圧が印加されていない光センサ用ダイオードに電流が流れることを防止することができる。
【００６５】
本発明に係る画像入力回路によれば、光センサ用ダイオードにリーク電流が流れることを防止でき、もって高い精度で画像入力を行うことができる。
【００６６】
本発明に係る画像入力回路の駆動方法によれば、光量検出対象の光センサ用ダイオードからの電流のみが信号線に流れるようになるので、高い精度で画像入力を行うことができる。
【図面の簡単な説明】
【図１】第１の実施の形態における光センサ用ダイオードの構成を示す断面図である。
【図２】上記光センサ用ダイオードを用いた回路の構成を示す回路図である。
【図３】図２に示す回路図においてゲート電圧Ｖｇｎを０［Ｖ］としたときの光センサ用ダイオードの電流電圧特性を示すグラフである。
【図４】図２に示す回路図においてゲート電圧Ｖｇｎとして一定の電圧を印加したときの光センサ用ダイオードの電流電圧特性を示すグラフである。
【図５】光センサ用ダイオードの別の構成を示す断面図である。
【図６】第２の実施の形態における上記光センサ用ダイオードを用いた回路の構成を示す回路図である。
【図７】図６に示す回路図においてゲート電圧Ｖｇｐとして一定の電圧を印加したときの光センサ用ダイオードの電流電圧特性を示すグラフである。
【図８】上記光センサ用ダイオードを用いたさらに別の回路の構成を示す回路図である。
【図９】上記光センサ用ダイオードを用いたさらに別の回路の構成を示す回路図である。
【図１０】上記光センサ用ダイオードを用いたさらに別の回路の構成を示す回路図である。
【図１１】図１０に示す回路の構造を示す平面図である。
【図１２】図１１のＡ−Ａ’部分の断面図である。
【図１３】図１１のＢ−Ｂ’部分の断面図である。
【図１４】図１０に示す回路の別の構造を示す平面図である。
【図１５】図１４のＡ−Ａ’部分の断面図である。
【図１６】図１４のＢ−Ｂ’部分の断面図である。
【図１７】図１０に示す回路のさらに別の構造を示す静電容量部分の断面図である。
【図１８】図１０に示す回路のさらに別の構造を示す静電容量部分の断面図である。
【図１９】第３の実施の形態における上記光センサ用ダイオードを用いた画像入力回路の構成を示す回路図である。
【符号の説明】
１００…光センサダイオード
１０１…ガラス基板
１０２…シリコン膜
１０３，１０４…酸化シリコン膜
１０５…窒化シリコン膜
１１０…半導体層
１１１…ｐ領域
１１２…ｉ領域
１１３…ｎ領域
１１４…ゲート電極
１１５…アノード電極
１１６…カソード電極
２０１…低濃度のリンが注入されたｎ領域
６０１…共通制御線
６０２…信号線
６０３…選択線
６０５…選択スイッチ
６０６…電流アンプ
７０１…第１の静電容量素子
７０２…第２の静電容量素子
８０１，８０４…多結晶シリコン膜
８０２，８０５…上部電極
８０３，８０６…引出電極
９０１，９０３…下部電極
９０２，９０４…引出電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an optical sensor diode that generates a current in accordance with a received light amount, an image input circuit using the same, and a driving method of the image input circuit.
[0002]
[Prior art]
In recent years, polycrystalline silicon (polysilicon) and amorphous silicon (amorphous silicon) can be formed on a transparent substrate by a CVD (Chemical Vapor Deposition) method or the like. Applications of input devices to optical sensor elements have been actively performed.
[0003]
As an example of the configuration of a circuit used in the image input device, a plurality of signal lines and a plurality of selection lines are wired so as to intersect with each other, and at each intersection, the cathode terminal of the photosensor diode is connected to the selection line, The anode terminal is connected to the signal line. Each diode outputs a current corresponding to the light amount to a signal line when a reverse bias voltage is applied via a selection line in a state where light is irradiated. When driving the diode, a diode to be driven is selected by applying a reverse bias voltage to a diode whose light quantity is to be detected and not applying a reverse bias voltage to a diode that does not detect the light amount. Then, image input information is obtained by extracting a current signal from the selected diode as position information.
[0004]
[Problems to be solved by the invention]
However, the conventional diode has a problem that even when the reverse bias voltage is 0 [V], a slight leak current is generated when light is irradiated. For this reason, in addition to the current from the diode to which the reverse bias voltage is applied, the leakage current from the diode to which the reverse bias voltage is not applied is output to the signal line, which is a factor that degrades the accuracy of image input. Had become.
[0005]
Further, as the number of selection lines increases, this tendency becomes more remarkable, which has been an obstacle in manufacturing a large-scale, high-definition image input device.
[0006]
The present invention has been made in view of the above, and an object of the present invention is to provide a diode for an optical sensor that can prevent generation of a leak current when light is irradiated.
[0007]
Another object of the present invention is to provide an image input circuit capable of preventing the deterioration of image input accuracy due to the leak current.
[0008]
It is still another object of the present invention to provide a method of driving an image input circuit which prevents deterioration of image input accuracy due to the leak current.
[0009]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided an optical sensor diode including: a p-type region into which a p-type impurity is implanted; an n-region into which an n-type impurity is implanted; , An anode electrode connected to the p region, a cathode electrode connected to the n region, and a gate electrode provided in the i region via an insulating film. And
[0010]
According to the present invention, a gate electrode is provided via an insulating film in an i region of an optical sensor diode having a p region, an i region, and an n region, and a threshold of a bias voltage at which a current starts flowing through the optical sensor diode is set. , And can be controlled by a voltage applied to the gate electrode.
[0011]
Here, the semiconductor layer is formed of polycrystalline silicon. Further, the p-type impurity is boron and the n-type impurity is phosphorus.
[0012]
An n region into which an n-type impurity is implanted at a lower concentration than the n region is provided between the i region and the n region.
[0013]
The gate electrode is connected to the cathode electrode. Further, the gate electrode is connected to the anode electrode.
[0014]
A first capacitance element is formed between the gate electrode and the anode electrode, and a second capacitance element is formed between the gate electrode and the cathode electrode.
[0015]
The first capacitance element is formed by a polycrystalline silicon film in the same layer as the semiconductor layer, and an upper electrode common to the gate electrode provided so as to overlap the polycrystalline silicon film. The capacitance element is formed by a polycrystalline silicon film in the same layer as the semiconductor layer and an upper electrode common to the gate electrode provided so as to overlap the polycrystalline silicon film.
[0016]
The first capacitance element is formed by a common lower electrode with the gate electrode and a common extraction electrode with the anode electrode provided so as to overlap the lower electrode, and the second capacitance element includes: It is characterized by being formed by a lower electrode common to the gate electrode and an extraction electrode common to the cathode electrode provided so as to overlap the lower electrode.
[0017]
The first capacitance element is formed by the p region and a gate electrode formed to overlap the p region, and the second capacitance element is formed by the n region and the n region. The gate electrode is formed to overlap with the gate electrode.
[0018]
The first capacitance element is formed by the gate electrode and an anode electrode formed to overlap with the gate electrode, and the second capacitance element is formed by the gate electrode and the gate electrode. It is characterized by being formed by a cathode electrode formed so as to overlap with the cathode electrode.
[0019]
An image input circuit according to a second aspect of the present invention includes: a plurality of signal lines wired on a transparent substrate; a plurality of selection lines wired so as to intersect the signal lines; A common control line wired to each intersection of the lines, a selection switch provided for each of the signal lines, and provided at each intersection of the signal line and the selection line, wherein the signal line has the anode electrode or One of the cathode electrodes is connected, the other cathode electrode or the anode electrode is connected to the selection line, and the gate control type light sensor diode is connected to the gate electrode to the common control line. Features.
[0020]
According to the present invention, one of an anode electrode and a cathode electrode of a gate control type photosensor diode is connected to a signal line of an image input circuit, and the other cathode electrode or anode electrode is connected to a selection line, and a gate electrode Is connected to the common control line, whereby the threshold value of the bias voltage at which current starts to flow through the photosensor diode can be controlled by the voltage applied to the gate electrode through the common control line.
[0021]
A driving method of an image input circuit according to a third aspect of the present invention is directed to a signal line in which a constant voltage is applied to a common control line of the image input circuit according to the second aspect of the present invention, and a light sensor diode for detecting a light amount is connected. Is turned on, and a voltage higher than the voltage is applied to a selection line to which the photosensor diode is connected.
[0022]
According to the present invention, by applying a constant voltage to the gate electrodes of all the photosensor diodes through a common control line, the threshold value of the bias voltage at which the current starts to flow is determined, and the light sensor diode of the light amount detection target is determined. Is turned on, and a bias voltage larger than the voltage applied to the gate electrode is applied to the selection line to which the photosensor diode is connected, so that the current from the photosensor diode is changed. Only the signal flows to the signal line.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0024]
[First Embodiment]
FIG. 1 is a cross-sectional view illustrating a configuration of the photosensor diode according to the first embodiment. A silicon film 102 is formed on a glass substrate 101 to a thickness of about 150 [nm] by a plasma CVD method. The silicon film 102 is formed by silicon nitride, silicon oxide, or a stack thereof. On the silicon film 102, a semiconductor layer 110 of polycrystalline silicon is formed with a thickness of about 50 [nm]. The semiconductor layer 110 is formed by arranging ap region 11 into which a p-type impurity is implanted, an i region 112 containing almost no impurity, and an n region 113 into which an n-type impurity is implanted in this order. For example, 1 × 10 ¹⁹ [Atm / cm ³ ] Is implanted into the n region 113 at a high concentration of about 1 × 10 ¹⁹ [Atm / cm ³ ] Is implanted at a high concentration. i region 112 is 1 × 10 ^Fifteen [Atm / cm ³ In order to prevent characteristic fluctuation due to unexpected contamination of impurities, etc. ^Fifteen [Atm / cm ³ ] May be implanted with boron or phosphorus at a lower concentration than the p region 111 or the n region 113.
[0025]
On the silicon film 102 on which the semiconductor layer 110 is formed, a silicon oxide film 103 is formed as an insulating film with a thickness of about 50 to 100 [nm]. On the silicon oxide film 103, a gate electrode 114 made of a molybdenum-tungsten alloy is formed to a thickness of about 300 [nm] so as to cover at least the i region 112. The silicon oxide film 104 is formed on the silicon oxide film 103 on which the gate electrode 114 is formed. On the silicon oxide film 104, an anode electrode 115 and a cathode electrode 116 made of a molybdenum / aluminum laminated film are formed at a position corresponding to each of the p region 111 and the n region 113 with a thickness of about 600 [nm]. . The anode electrode 115 and the cathode electrode 116 are formed so as to be in contact with the p region 111 and the n region 113 through contact holes formed in the silicon oxide film 103 and the silicon oxide film 104, respectively. A silicon nitride film 105 is formed on the silicon oxide film 104 on which the anode electrode 115 and the cathode electrode 116 are formed.
[0026]
As described above, the present diode for an optical sensor has a configuration in which the gate electrode 114 is provided in the i region 112 of the pin-type thin film diode for the optical sensor via the insulating film.
[0027]
FIG. 2 is a diagram illustrating an example of a circuit using the present photosensor diode. The bias voltage Vpn is supplied to the anode electrode 115 of the photosensor diode 100, and the gate voltage Vgn is supplied to the gate electrode 114. Cathode electrode 116 is grounded.
[0028]
FIG. 3 is a graph showing current-voltage characteristics of the photosensor diode 100 when the gate voltage Vgn is set to 0 [V] in the circuit diagram shown in FIG. That is, this graph corresponds to the current-voltage characteristics of the conventional photosensor diode without a gate electrode. A characteristic 401 when light is not irradiated and a characteristic 402 when light is irradiated are shown. When light is applied, a leak current occurs at Vpn = 0 [V] at which a reverse bias current starts to flow through the photosensor diode 100.
[0029]
FIG. 4 is a graph showing current-voltage characteristics of the photosensor diode 100 when a constant reverse bias voltage is applied as the gate voltage Vgn in the circuit diagram shown in FIG. A characteristic 403 without light irradiation and a characteristic 404 with light irradiation are shown. In the range of Vgn <Vpn <0, a characteristic current-voltage characteristic that no current flows at all was obtained. This indicates that when the reverse bias voltage between the anode terminal 115 and the cathode terminal 116 becomes larger than the reverse bias voltage applied to the gate electrode 114, the current starts to flow for the first time, so that no leak current occurs. It is. That is, it means that the threshold value of the bias voltage when the current starts to flow through the photosensor diode can be controlled by the gate voltage Vgn.
[0030]
Therefore, according to the present embodiment, the gate electrode 114 is provided in the i-type region 112 of the pin-type optical sensor diode via the insulating film, and the threshold of the bias voltage when current starts to flow through the optical sensor diode is set to the gate. By being controllable by the voltage, it is possible to prevent a current from being generated in the light sensor diode to which a bias voltage higher than the gate voltage is not applied in a state where light is applied.
[0031]
In the present embodiment, the diode having the cross-sectional structure shown in FIG. 1 is used as the photosensor diode provided with the gate electrode 114; however, the present invention is not limited to this. For example, as shown in the cross-sectional view of FIG. ¹⁷ [Atm / cm ³ ], An optical sensor diode having an n region 201 into which phosphorus is implanted at a low concentration may be used. In FIG. 5, the same components as those in FIG. 1 are denoted by the same reference numerals, and redundant description is omitted here.
[0032]
In this case, the semiconductor layer 110 includes a p region 111 in which boron is implanted at a high concentration, an i region 112 containing almost no impurity, an n region 201 in which phosphorus is implanted at a low concentration, and a high concentration of phosphorus. The formed n regions 113 are formed adjacent to each other in this order. Also in this case, the current-voltage characteristics shown in FIG. 4 are obtained in the same manner as described above, and it is possible to prevent current from being generated in the light sensor diode to which no bias voltage is applied in the state where light is applied. .
[0033]
[Second embodiment]
FIG. 6 is a circuit diagram illustrating a configuration of another circuit using the gate-controlled photosensor diode 100 described in the above embodiment. The bias voltage Vnp is supplied to the cathode electrode 116 of the diode 100 for the optical sensor, and the gate voltage Vgp is supplied to the gate electrode 114. The anode electrode 115 is grounded.
[0034]
FIG. 7 is a graph showing current-voltage characteristics of the photosensor diode 100 when a constant voltage is applied as the gate voltage Vgp in the circuit diagram shown in FIG. A characteristic 405 when light is not irradiated to the optical sensor diode 100 and a characteristic 406 when light is irradiated are shown. The current ratio between the current when irradiating light (hereinafter referred to as “current during light irradiation”) and the current when not irradiating (hereinafter referred to as “current during non-irradiation”), Good characteristics of two digits or more in the range of ≦ Vgp ≦ Vnp were exhibited. In particular, the maximum current ratio was exhibited when Vgp = Vnp / 2. Hereinafter, the configuration of the circuit in consideration of this characteristic will be described.
[0035]
FIG. 8 is a circuit diagram showing a configuration of still another circuit using the diode 100 for a gate control type optical sensor. The gate electrode 114 is connected to the cathode electrode 116, and the bias voltage Vnp is supplied to both the gate electrode 114 and the cathode electrode 116. The anode electrode 115 is grounded. With this configuration, Vgp = Vnp, and a good current ratio of light-irradiation current / non-irradiation current can be obtained.
[0036]
FIG. 9 is a circuit diagram showing the configuration of still another circuit using the gate control type optical sensor diode 100. In FIG. Gate electrode 114 is connected to anode electrode 115, and both gate electrode 114 and anode electrode 115 are grounded. A bias voltage Vnp is supplied to the cathode electrode 116. With this configuration, Vgp = 0, and a good current ratio of current during light irradiation / current without irradiation can be obtained.
[0037]
FIG. 10 is a circuit diagram showing a configuration of still another circuit using the gate control type optical sensor diode 100. In FIG. Gate electrode 114 is connected to anode electrode 115 via first capacitance element 701. Further, the gate electrode 114 is connected to the cathode electrode 116 via a second capacitance element 702 having substantially the same capacitance as the capacitance element 701. The anode electrode 115 is grounded, and the cathode electrode 116 is supplied with a bias voltage Vnp. With this configuration, Vgp = Vnp / 2, and the best current ratio of light-irradiation current / non-irradiation current can be obtained.
[0038]
This is because a capacitance element is provided between the gate electrode 114 and the anode electrode 115 and between the gate electrode 114 and the cathode electrode 116, so that the potential of the gate electrode 114 is always an intermediate potential between the anode potential and the cathode potential. As a result, it is not affected by disturbances such as induced electromotive force of peripheral wiring, static electricity, and surface charge, and the resistance does not change significantly. It is because of that.
[0039]
Hereinafter, the structures of the capacitance elements 701 and 702 shown in FIG. 10 will be described in more detail. FIG. 11 is a plan view showing an example of the structure of the circuit shown in FIG. FIG. 12 is a cross-sectional view taken along the line AA ′ where the capacitance 701 and the capacitance 702 of FIG. 11 are arranged. FIG. 13 is a cross-sectional view taken along the line BB ′ of FIG. 11 where the photosensor diode 100 is arranged, and basically shows the same configuration as the photosensor diode shown in FIG. 5.
[0040]
A silicon film 102 is formed on a glass substrate 101 to a thickness of about 150 [nm] by a plasma CVD method. An isolated polycrystalline silicon film 801 and an isolated polycrystalline silicon film 804 are formed on the silicon film 102 with a thickness of about 50 [nm]. The polycrystalline silicon films 801 and 804 have 1 × 10 ¹⁹ [Atm / cm ³ ] Or boron or phosphorus is implanted at a high concentration. On the silicon film 102 on which the polycrystalline silicon film is formed, a silicon oxide film 103 is formed with a thickness of about 50 to 100 [nm]. On the silicon oxide film 103, an upper electrode 802 and an upper electrode 805 made of a molybdenum-tungsten alloy are formed at positions overlapping the polycrystalline silicon film 801 and the polycrystalline silicon film 804, respectively, with a thickness of about 300 [nm]. . A silicon oxide film 104 is formed on silicon oxide film 103 on which upper electrodes 802 and 805 are formed. On the silicon oxide film 104, an extraction electrode 803 and an extraction electrode 806 made of a molybdenum / aluminum laminated film are formed at positions corresponding to the polycrystalline silicon films 801 and 804, respectively, with a thickness of about 600 [nm]. The extraction electrode 803 and the extraction electrode 806 are formed so as to be in contact with the polycrystalline silicon films 801 and 804 through contact holes formed in the silicon oxide films 103 and 104, respectively. A silicon nitride film 105 is formed on the silicon oxide film 104.
[0041]
Polycrystalline silicon films 801 and 804 are formed in the same layer as semiconductor layer 110, and impurities are implanted at the same concentration as p region 111 and n region 113. Upper electrodes 802 and 805 are formed in common with gate electrode 114. The extraction electrode 803 is formed in common with the anode electrode 115, and the extraction electrode 806 is formed in common with the cathode electrode 116.
[0042]
With such a structure, the capacitance element 701 is formed by the overlapping part of the polycrystalline silicon film 801 and the upper electrode 802, and the capacitance element 702 is formed by the overlapping part of the polycrystalline silicon film 804 and the upper electrode 805. By doing so, the capacitance elements 701 and 702 can be formed at the same time when the light sensor diode 100 is formed.
[0043]
FIG. 14 is a plan view showing another structure of the circuit shown in FIG. FIG. 15 is a cross-sectional view of AA ′ portion where the capacitance element 701 and the capacitance element 702 of FIG. 14 are arranged. FIG. 16 is a cross-sectional view taken along the line BB 'of FIG. 14 where the photosensor diode 100 is arranged, and basically shows the same configuration as the photosensor diode shown in FIG.
[0044]
A silicon film 102 is formed with a thickness of about 150 [nm] on a glass substrate 101 by a plasma CVD method, and a silicon oxide film 103 is formed with a thickness of about 50 to 100 [nm] thereon. On the silicon oxide film 103, a lower electrode 901 and a lower electrode 903 made of a molybdenum tungsten alloy are respectively formed with a thickness of about 300 [nm]. Silicon oxide film 104 is formed on silicon oxide film 103 on which lower electrodes 901 and 903 are formed. On the silicon oxide film 104, an extraction electrode 902 and an extraction electrode 904 made of a molybdenum / aluminum laminated film are formed with a thickness of about 600 [nm] so as to overlap the lower electrode 901 and the lower electrode 903. A silicon nitride film 105 is formed on the silicon oxide film 104.
[0045]
Lower electrodes 901 and 903 are formed in common with gate electrode 114. The extraction electrode 902 is formed in common with the anode electrode 115, and the extraction electrode 904 is formed in common with the cathode electrode 116.
[0046]
With such a structure, the capacitance element 701 is formed by the overlapping portion of the lower electrode 901 and the extraction electrode 902, and the capacitance element 702 is formed by the overlapping portion of the lower electrode 903 and the extraction electrode 904. The capacitance elements 701 and 702 can be formed at the same time when the light sensor diode 100 is formed.
[0047]
FIG. 17 is a sectional view showing still another structure of the circuit shown in FIG. The basic structure is almost the same as that shown in the cross-sectional view of FIG. 1, but in FIG. 17, a gate electrode 114 is formed so as to overlap each of p region 111 and n region 113. The overlapping portion between the gate electrode 114 and the p region 111 forms a capacitance element 701, and the overlapping portion between the gate electrode 114 and the n region 113 forms a capacitance element 702. In addition, the same components as those in FIG. 1 are denoted by the same reference numerals, and duplicate description will be omitted.
[0048]
FIG. 18 is a sectional view showing still another structure of the circuit shown in FIG. The basic structure is almost the same as that shown in the cross-sectional view of FIG. 1, but in FIG. 18, each of the anode electrode 115 and the cathode electrode 116 overlaps the gate electrode 114 on the silicon oxide film 104. It is formed as follows. The overlapping portion between the anode electrode 115 and the gate electrode 114 forms a capacitance element 701, and the overlapping portion between the cathode electrode 116 and the gate electrode 114 forms a capacitance element 702. In addition, the same components as those in FIG. 1 are denoted by the same reference numerals, and duplicate description will be omitted.
[0049]
With the structure as shown in FIGS. 17 and 18, the capacitance elements 701 and 702 can be formed at the same time when the photosensor diode 100 is formed.
[0050]
Therefore, according to the present embodiment, as shown in FIG. 8, since gate electrode 114 is connected to cathode electrode 116, gate voltage Vgp becomes equal to bias voltage Vnp, so that good light irradiation is achieved. It is possible to obtain a current ratio of hourly current / non-irradiation current.
[0051]
According to the present embodiment, as shown in FIG. 9, by connecting the gate electrode 114 to the anode electrode 115, it is possible to obtain a good current ratio of light irradiation current / non-irradiation current. it can.
[0052]
According to the present embodiment, as shown in FIG. 10, the first capacitance element 701 is formed between the gate electrode 114 and the anode electrode 115, and the first capacitance element 701 is formed between the gate electrode 114 and the cathode electrode 116. By forming the two-capacitance element 702, the gate voltage Vgp becomes half of the bias voltage Vnp, and the best current ratio of light irradiation current / non-irradiation current can be obtained.
[0053]
According to the present embodiment, as shown in FIG. 12, the first capacitance element 701 is formed so as to overlap the polycrystalline silicon film 801 in the same layer as the semiconductor layer 110 and the polycrystalline silicon film 801. The second capacitance element 702 is formed by overlapping the gate electrode 114 and the common upper electrode 802 so that the second capacitance element 702 overlaps the polycrystalline silicon film 804 in the same layer as the semiconductor layer 110 and the polycrystalline silicon film 804. Since the gate electrodes 114 and the common upper electrode 805 are formed so as to overlap with each other, the capacitance elements 701 and 702 can be formed at the same time as forming the photosensor diode.
[0054]
According to the present embodiment, as shown in FIG. 15, the first capacitance element 701 includes a lower electrode 901 common to the gate electrode 114 and an anode electrode provided so as to overlap the lower electrode 901. The second capacitance element 702 is formed by an overlapping portion with the common extraction electrode 902, and the second capacitance element 702 is common to the lower electrode 903 common to the gate electrode 114 and the cathode electrode provided to overlap the lower electrode 901. By being formed by an overlapping portion with the electrode 904, the capacitance elements 701 and 702 can be formed at the same time as the formation of the photosensor diode.
[0055]
According to the present embodiment, as shown in FIG. 17, the first capacitance element 701 is formed by overlapping the p region 111 with the gate electrode 114 formed so as to overlap the p region 111. And the second capacitance element 702 is formed by an overlapping portion of the n region 113 and the gate electrode 114 formed so as to overlap with the n region 113. The elements 701 and 702 can be formed at the same time as forming the photosensor diode.
[0056]
According to the present embodiment, as shown in FIG. 18, the first capacitance element is formed by the overlapping portion of the gate electrode 114 and the anode electrode 115 formed so as to overlap the gate electrode 114. The second capacitance element 702 is formed by the overlapping portion of the gate electrode 114 and the cathode electrode 116 formed so as to overlap with the gate electrode 114. 701 and 702 can be formed at the same time as forming the photosensor diode.
[0057]
[Third Embodiment]
FIG. 19 is a circuit diagram illustrating a configuration of an image input circuit using the photosensor diode described in the first embodiment. The image input circuit shown in the figure is wired on a transparent substrate so that a plurality of signal lines 602a, 602b... And a plurality of selection lines 603a, 603b. Each of the photosensor diodes 100a, 100b,... Is arranged at each intersection. The signal lines 602a, 602b,... Are connected to the current amplifier 606 via selection switches 605a, 605b, respectively.
[0058]
The wiring of each photosensor diode 100 is based on the circuit configuration shown in FIG. That is, the cathode terminal is connected to the corresponding selection line 603, the anode terminal is connected to the corresponding signal line 602, and the gate terminal is connected to a common control line 601 common to all diodes. For example, regarding the photosensor diode 100b, the cathode terminal is connected to the selection line 603b, and the anode terminal is connected to the signal line 602a.
[0059]
Next, a driving method of the image input circuit will be described. First, the potentials of all the selection lines 603 are set to, for example, 0 [V], and a reverse bias voltage of, for example, 3 [V] is applied to the common control line 601. As a result, no current flows in all the photosensor diodes 100 until a reverse bias voltage of 3 [V] or more is applied via the selection line 603. When detecting the light amount of the light sensor diode 100b in a state where the circuit is irradiated with light, for example, the selection switch 605a is turned on to connect the signal line 602a and the current amplifier 606, and for example, to the selection line 603b. A reverse bias voltage of about 5 [V] is applied. Since a voltage higher than the gate voltage is applied to the photosensor diode 100b, a current corresponding to the amount of light flows from the photosensor diode 100b to the current amplifier 606. At this time, since no current flows from the other photosensor diodes 100a and 100c connected to the signal line 602a, the current from only the photosensor diode 100b can be accurately detected. In this manner, by scanning the signal line 602 and the selection line 603, the optical sensor diode 100 at a desired position is driven, and a current signal from the optical sensor diode is extracted as position information to thereby obtain image input information. obtain.
[0060]
Therefore, according to this embodiment, the cathode terminal of the gate control type photosensor diode is connected to the selection line 603 of the image input circuit, the anode terminal is connected to the signal line 602, and the gate electrode is connected to the common control line 601. , The threshold of the bias voltage at which a current starts to flow through the photosensor diode can be controlled by the voltage applied to the gate electrode through the common control line 601. Also, it is possible to prevent a current from flowing to the optical sensor diode to which no high bias voltage is applied, and thus to perform image input with high accuracy.
[0061]
According to the present embodiment, by applying a constant voltage to the gate electrodes of all the photosensor diodes through the common control line 601, the threshold of the bias voltage at which the current starts to flow is determined, and the light sensor for detecting the light amount The selection switch 605 of the signal line 602 to which the power diode is connected is turned on, and a bias voltage higher than the voltage applied to the gate electrode is applied to the selection line 603 to which the light sensor diode whose light quantity is to be detected is connected. Since only the current from the photosensor diode flows through the signal line 602, image input can be performed with high accuracy.
[0062]
In the present embodiment, the cathode terminal of each photosensor diode is connected to the selection line 603, and the anode terminal is connected to the signal line 602. A terminal may be connected to the signal line 602.
[0063]
Further, in the present embodiment, the wiring of each diode for the optical sensor is based on the circuit configuration shown in FIG. 2, but in addition, the circuit shown in FIG. 8, FIG. 9, and FIG. It may be based on the configuration. In this case, it is possible to obtain a good current ratio of the current at the time of light irradiation / the current at the time of non-irradiation, and to perform image input with higher accuracy.
[0064]
【The invention's effect】
As described above, according to the photosensor diode according to the present invention, it is possible to prevent a current from flowing to the photosensor diode to which no bias voltage higher than the gate voltage is applied in a state where light is irradiated. be able to.
[0065]
ADVANTAGE OF THE INVENTION According to the image input circuit which concerns on this invention, it can prevent that a leak current flows into the diode for optical sensors, and can input an image with high precision.
[0066]
According to the driving method of the image input circuit according to the present invention, only the current from the light sensor diode to be subjected to the light amount detection flows through the signal line, so that image input can be performed with high accuracy.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a configuration of a photosensor diode according to a first embodiment.
FIG. 2 is a circuit diagram showing a configuration of a circuit using the photosensor diode.
3 is a graph showing current-voltage characteristics of the photosensor diode when the gate voltage Vgn is set to 0 [V] in the circuit diagram shown in FIG. 2;
4 is a graph showing current-voltage characteristics of a photosensor diode when a constant voltage is applied as a gate voltage Vgn in the circuit diagram shown in FIG.
FIG. 5 is a cross-sectional view showing another configuration of the photosensor diode.
FIG. 6 is a circuit diagram showing a configuration of a circuit using the photosensor diode according to the second embodiment.
7 is a graph showing current-voltage characteristics of a photosensor diode when a constant voltage is applied as a gate voltage Vgp in the circuit diagram shown in FIG.
FIG. 8 is a circuit diagram showing a configuration of still another circuit using the diode for an optical sensor.
FIG. 9 is a circuit diagram showing a configuration of still another circuit using the diode for an optical sensor.
FIG. 10 is a circuit diagram showing a configuration of still another circuit using the above-described photosensor diode.
11 is a plan view showing the structure of the circuit shown in FIG.
FIG. 12 is a sectional view taken along the line AA ′ of FIG. 11;
FIG. 13 is a sectional view taken along the line BB ′ of FIG. 11;
FIG. 14 is a plan view showing another structure of the circuit shown in FIG. 10;
FIG. 15 is a sectional view taken along the line AA ′ of FIG. 14;
FIG. 16 is a sectional view taken along the line BB ′ of FIG. 14;
FIG. 17 is a sectional view of a capacitance portion showing still another structure of the circuit shown in FIG. 10;
FIG. 18 is a sectional view of a capacitance part showing still another structure of the circuit shown in FIG. 10;
FIG. 19 is a circuit diagram showing a configuration of an image input circuit using the diode for an optical sensor according to the third embodiment.
[Explanation of symbols]
100 ... Optical sensor diode
101 ... Glass substrate
102 ... Silicon film
103, 104: silicon oxide film
105 ... Silicon nitride film
110 ... Semiconductor layer
111 ... p region
112 ... i area
113 ... n area
114 ... Gate electrode
115 ... Anode electrode
116: cathode electrode
201: n region implanted with low-concentration phosphorus
601 ... common control line
602: signal line
603: Selection line
605 ... Selection switch
606 ... Current amplifier
701: First capacitance element
702: second capacitance element
801,804 ... polycrystalline silicon film
802, 805: Upper electrode
803, 806 ... extraction electrode
901, 903: Lower electrode
902, 904 ... extraction electrode

Claims

a semiconductor layer including a p-region doped with a p-type impurity, an n-region doped with an n-type impurity, and an i-region having a lower impurity concentration than the p-region and the n-region;
An anode electrode connected to the p region;
A cathode electrode connected to the n region;
A gate electrode provided in the i region via an insulating film;
A diode for an optical sensor, comprising:

The diode according to claim 1, wherein the semiconductor layer is formed of polycrystalline silicon.

3. The diode according to claim 1, wherein the p-type impurity is boron and the n-type impurity is phosphorus.

4. The optical sensor according to claim 1, further comprising an n-region between the i-region and the n-region, in which an n-type impurity is implanted at a lower concentration than the n-region. 5. diode.

5. The diode for an optical sensor according to claim 1, wherein the gate electrode is connected to the cathode electrode.

The diode for an optical sensor according to claim 1, wherein the gate electrode is connected to the anode electrode.

2. The device according to claim 1, wherein a first capacitance element is formed between the gate electrode and the anode electrode, and a second capacitance element is formed between the gate electrode and the cathode electrode. 5. The diode for an optical sensor according to any one of claims 4 to 4.

The first capacitance element is formed by a polycrystalline silicon film in the same layer as the semiconductor layer, and an upper electrode common to the gate electrode provided to overlap the polycrystalline silicon film,
The second capacitance element is formed by a polycrystalline silicon film in the same layer as the semiconductor layer and an upper electrode common to the gate electrode provided so as to overlap the polycrystalline silicon film. The diode for an optical sensor according to claim 7.

The first capacitance element is formed by a common lower electrode with the gate electrode, and a common extraction electrode with the anode electrode provided to overlap the lower electrode,
The said 2nd capacitance element is formed by the lower electrode common to the said gate electrode, and the extraction electrode common to the said cathode electrode provided so that it may overlap with the said lower electrode, The characterized by the above-mentioned. Diode for optical sensor.

The first capacitance element is formed by the p region and a gate electrode formed to overlap the p region,
The photosensor diode according to claim 7, wherein the second capacitance element is formed by the n region and a gate electrode formed so as to overlap the n region.

The first capacitance element is formed by the gate electrode and an anode electrode formed to overlap the gate electrode,
The photosensor diode according to claim 7, wherein the second capacitance element is formed by the gate electrode and a cathode electrode formed to overlap the gate electrode.

A plurality of signal lines wired on a transparent substrate,
A plurality of selection lines wired so as to intersect with the signal line,
A common control line wired to each intersection of the signal line and the selection line,
A selection switch provided on each of the signal lines;
The common line is provided at each intersection of the signal line and the selection line, one of the anode electrode or the cathode electrode is connected to the signal line, and the other cathode electrode or the anode electrode is connected to the selection line. A gate-controlled light sensor diode in which the gate electrode is connected to a line,
An image input circuit comprising:

A driving method for driving an image input circuit according to claim 12,
A constant voltage is applied to the common control line, a selection switch of a signal line to which an optical sensor diode to be detected is connected is turned on, and the voltage is applied to the selection line to which the optical sensor diode is connected. A method for driving an image input circuit, wherein a large voltage is applied.