JP2004119700A - Semiconductor device and its manufacturing method, circuit board, and electronic equipment - Google Patents
Semiconductor device and its manufacturing method, circuit board, and electronic equipment Download PDFInfo
- Publication number
- JP2004119700A JP2004119700A JP2002281083A JP2002281083A JP2004119700A JP 2004119700 A JP2004119700 A JP 2004119700A JP 2002281083 A JP2002281083 A JP 2002281083A JP 2002281083 A JP2002281083 A JP 2002281083A JP 2004119700 A JP2004119700 A JP 2004119700A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- die pad
- semiconductor chip
- inner lead
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10W72/536—
-
- H10W72/5363—
-
- H10W90/756—
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
【課題】信頼性が高く、薄型化された半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】半導体装置は、インナーリード30と、ダイパッド14と、電極12が形成された面がダイパッド14と対向するようにダイパッド14にボンディングされてなる半導体チップ10と、インナーリード30と電極12とを電気的に接続するワイヤ16と、インナーリード30、ダイパッド14、半導体チップ10及びワイヤ16を封止する封止部18と、封止部18の外側に延びたアウターリード40とを含む。インナーリード30におけるワイヤ16がボンディングされた面が、半導体チップ10における電極12が形成された面とは反対側の面よりも、半導体チップ10における電極12が形成された面が向いている方向の側に配置されてなる。
【選択図】 図1A highly reliable and thin semiconductor device, a method of manufacturing the same, a circuit board, and an electronic device are provided.
The semiconductor device includes an inner lead, a die pad, and a semiconductor chip bonded to the die pad such that a surface on which the electrode is formed faces the die pad; an inner lead; And a sealing portion 18 for sealing the inner lead 30, the die pad 14, the semiconductor chip 10 and the wire 16, and an outer lead 40 extending outside the sealing portion 18. The surface of the inner lead 30 to which the wire 16 is bonded is in a direction in which the surface of the semiconductor chip 10 on which the electrode 12 is formed faces more than the surface of the semiconductor chip 10 opposite to the surface on which the electrode 12 is formed. Be placed on the side.
[Selection diagram] Fig. 1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】
半導体装置のパッケージ形態として、QFP(Quad Flat Package)のように、リードフレームのダイパッドに半導体チップを搭載し、半導体チップ及びインナーリードを樹脂などで封止したものが知られている。そして、これらの半導体装置については、信頼性を維持しつつ薄型化することが要求されている。
【0003】
本発明の目的は、信頼性が高く、薄型化された半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【0004】
【課題を解決するための手段】
(1)本発明に係る半導体装置は、
インナーリードと、
ダイパッドと、
複数の電極を有し、前記電極が形成された面が前記ダイパッドと対向するように前記ダイパッドにボンディングされてなる半導体チップと、
前記インナーリードと前記電極とを電気的に接続するワイヤと、
前記インナーリード、前記ダイパッド、前記半導体チップ及び前記ワイヤを封止する封止部と、
前記封止部の外側に延びたアウターリードと、
を含み、
前記インナーリードにおける前記ワイヤがボンディングされた面が、前記半導体チップにおける前記電極が形成された面とは反対側の面よりも、前記半導体チップにおける前記電極が形成された面が向いている方向の側に配置されてなる。
【0005】
本発明によれば、半導体装置の封止部を薄くすることができる。そのため、薄型化された半導体装置を提供することができる。
【0006】
(2)この半導体装置において、
前記ダイパッドは、前記インナーリードとほぼ同じ高さに配置されてもよい。
【0007】
(3)この半導体装置において、
前記ダイパッドは、前記インナーリードよりも、前記半導体チップにボンディングされた面が向いている方向にシフトしてもよい。
【0008】
(4)この半導体装置において、
前記ダイパッドは、前記インナーリードよりも、前記半導体チップにボンディングされた面が向いている方向とは反対方向にシフトしてもよい。
【0009】
(5)この半導体装置において、
前記ダイパッドの外側に前記電極が形成されてもよい。
【0010】
(6)本発明に係る回路基板には、上記半導体装置が実装されてなる。
【0011】
(7)本発明に係る電子機器は、上記半導体装置を有する。
【0012】
(8)本発明に係る半導体装置の製造方法は、
ダイパッドに、複数の電極を有する半導体チップを、前記電極が形成された面と前記ダイパッドとが対向するようにボンディングすること、
前記電極とインナーリードとをワイヤによって電気的に接続すること、及び、前記インナーリードにおける前記ワイヤがボンディングされた面を、前記半導体チップにおける前記電極が形成された面とは反対側の面よりも、前記半導体チップにおける前記電極が形成された面が向いている方向の側に配置して、前記ダイパッド、前記半導体チップ、前記インナーリード及び前記ワイヤを封止することを含む。
【0013】
本発明によれば、半導体装置の封止部を薄くすることができる。そのため、薄型化された半導体装置を製造することができる。
【0014】
(9)この半導体装置の製造方法において、
前記ダイパッドを、前記インナーリードとほぼ同じ高さに配置してもよい。
【0015】
(10)この半導体装置の製造方法において、
前記ダイパッドを、前記インナーリードよりも、前記半導体チップにボンディングされた面が向いている方向にシフトさせることをさらに含んでもよい。
【0016】
(11)この半導体装置の製造方法において、
前記ダイパッドを、前記インナーリードよりも、前記半導体チップにボンディングされた面が向いている方向とは反対の方向にシフトさせることをさらに含んでもよい。
【0017】
(12)この半導体装置の製造方法において、
前記ダイパッドの外側に前記電極を形成してもよい。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【0019】
(第1の実施の形態)
図1は、本発明を適用した第1の実施の形態に係る半導体装置の断面図である。本実施の形態に係る半導体装置は、半導体チップ10を有する。半導体チップ10の平面形状は、多くの場合矩形(正方形又は長方形)をなす。
【0020】
半導体チップ10の一方の面(能動面)には、複数の電極12が形成されている。電極12は、例えばアルミニウム又は銅等で、半導体チップ10に薄く平らに形成されてもよい。電極12の平面形状は、矩形又は円形であってもよく、その形状は限定されない。あるいは、パッドにバンプを形成して電極12としてもよい。この場合、バンプは無電解メッキで形成してもよいし、ワイヤボンディングによって形成するボールバンプであってもよい。また、パッドとバンプとの間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。電極12は、半導体チップ10の能動面の少なくとも1辺(多くの場合、平行な2辺又は4辺)に沿って並んでいてもよい。また、電極12を、半導体チップ10の能動面の中央部を避けて、端部にのみ形成してもよい。さらに、半導体チップ10の能動面の角部を避けて、電極12を形成してもよい。
【0021】
半導体チップ10の能動面には、電極12の少なくとも一部を避けて、パッシベーション膜(図示せず)が形成されてもよい。パッシベーション膜は例えばSiO2、SiN、ポリイミド樹脂等で形成することができる。
【0022】
本実施の形態に係る半導体装置は、ダイパッド14を有する。ダイパッド14は矩形であってもよい。また、ダイパッド14はインナーリード30とほぼ同じ高さに配置されてもよい。
【0023】
半導体チップ10は、ダイパッド14にボンディングされてもよい。図1に示すように、半導体チップ10は、半導体チップ10の能動面とダイパッド14とが対向するように、ダイパッド14にボンディングされてもよい。半導体チップ10を、能動面とダイパッド14とが対向するようにボンディングすることで、封止部18を薄くすることができ、薄型の半導体装置を製造することができる。なお、半導体チップ10の能動面におけるダイパッド14と対向する部分には、図示しない絶縁膜が形成されてもよい。
【0024】
半導体チップ10の一部(詳しくは、半導体チップ10の能動面の一部)は、ダイパッド14から露出してもよい。例えば、ダイパッドの中央部に貫通穴を設けて、半導体チップ10の能動面の一部をダイパッドから露出させてもよい。半導体チップ10の能動面におけるダイパッド14から露出した領域に、電極12が形成されてもよい。これによって、電極12とインナーリード30との電気的な接合が容易となり、信頼性の高い半導体装置を製造することができる。図1に示す例では、半導体チップ10の能動面の端部がダイパッド14から露出しており、半導体チップ10の能動面の端部に、電極12が形成されている。言い換えると、ダイパッド14の外側に電極12が形成されている。この場合、半導体チップ10は、ダイパッド14よりも大きくてもよい。
【0025】
本実施の形態に係る半導体装置は、複数のリード20を有する。リード20は、インナーリード30とアウターリード40とを含む。インナーリード30は、半導体装置において、封止部18で封止される部分である。また、アウターリード40は、封止部18から外側に延びた部分であって外部との電気的な接続に使用される部分である。
【0026】
本実施の形態に係る半導体装置は、電極12とインナーリード30とを電気的に接続するためのワイヤ16を有する。ワイヤ16は金などで形成されてもよい。なお、インナーリード30におけるワイヤ16がボンディングされた面が、半導体チップ10の能動面とは反対側の面よりも、半導体チップ10の能動面が向いている方向の側に配置されてもよい。
【0027】
本実施の形態に係る半導体装置は、封止部18を有する。封止部18によって、インナーリード30、ダイパッド14、半導体チップ10及びワイヤ16を封止してもよい。
【0028】
本実施の形態に係る半導体装置1のダイパッド14は、インナーリード30とほぼ同じ高さに形成されてなる。また、半導体チップ10は、電極12が形成された面がダイパッド14と対向するように、ダイパッド14にボンディングされてなる。そのため封止部18を薄く形成することができ、薄型の半導体装置を製造することができる。
【0029】
本実施の形態に係る半導体装置は上述のように構成されており、以下その製造方法について説明する。
【0030】
はじめに、リードフレーム50を用意する(図2参照)。リードフレーム50は、銅系又は鉄系の板材を加工して形成してもよい。その加工方法には、化学的なエッチングや、機械的なうち抜きを適用できる。
【0031】
リードフレーム50は、外枠52を有する。外枠52は、長方形をなしていることが多く、外枠52がリードフレーム50の外形となる。
【0032】
リードフレーム50は、タブ吊りリード54を有する。タブ吊りリード54はダイパッド14を支持する役割を果たすもので、ダイパッド14の角部に接続されてもよい。
【0033】
リードフレーム50は、複数のリード20を有する。リード20は、外枠52からダイパッド14に向けて延びて設けられている。リード20はインナーリード30及びアウターリード40を含む。
【0034】
リードフレーム50は、ダイパッド14を有する。ダイパッド14は半導体チップ等の電子部品を搭載する部分であり、矩形をなすことが多い。ダイパッド14は、インナーリード30とほぼ同じ高さに形成されてもよい。すなわち、ダイパッド14をダウンセットすることなく、半導体装置を製造してもよい。
【0035】
次に、ダイパッド14に、複数の電極12を有する半導体チップ10をボンディングする。半導体チップ10は、例えば接着剤(図示せず)によってダイパッド14に固定してもよい。半導体チップ10の電極12が形成された面(能動面)がダイパッド14と対向するように、半導体チップ10をダイパッド14にボンディングしてもよい。
【0036】
半導体チップ10の能動面の一部がダイパッド14から露出するように、半導体チップ10をダイパッド14にボンディングしてもよい。半導体チップ10の能動面の電極12が形成された領域を、ダイパッド14から露出させてもよい。図2に示すように、半導体チップ10の能動面の端部に電極12を形成し、電極12をダイパッド14から露出させてもよい。言い換えると、ダイパッド14の外側に電極12を形成してもよい。この場合、半導体チップ10は、ダイパッド14よりも大きくてもよい。
【0037】
次に、ワイヤ16によって、インナーリード30と電極12とを電気的に接続する。ワイヤ16は、公知のボンディングツールを利用して形成してもよい。
【0038】
次に、モールディング工程を行う。詳しくは、図3に示すように、モールド用の型(例えば金型)70に、半導体チップが搭載されたリードフレーム50をセットする。そして、ダイパッド14、半導体チップ10、インナーリード30及びワイヤ16を封止材(モールド樹脂)19で封止して封止部18を形成する。封止材19として、熱硬化性樹脂を用いることが多いが、これに限定されるものではない。なお、インナーリード30におけるワイヤ16がボンディングされた面を、半導体チップ10の能動面とは反対側の面よりも、半導体チップ10の能動面が向いている方向の側に配置してから、モールディング工程を行ってもよい。
【0039】
次に、第1のトリミング工程を行う。すなわち、リード20を連結しているダムバー56を切断する。あらかじめダムバー56を切断しておくことで、次の電解メッキ工程で、ダムバー56の切断面にもメッキを施すことができる。本実施の形態では、この時点では、タブ吊りリード54を切断しない。
【0040】
そして、電解メッキ工程を行う。すなわち、リードフレーム50の封止部18から露出した部分に、ロウ材(例えばハンダ)やスズ等の金属皮膜を形成する。例えば、複数のアウターリード40は、外枠52と連結されており、外枠52を介して電気的に接続されているので電解メッキが可能である。また、ダイパッド14は、タブ吊りリード54によって外枠52と連結されており、タブ吊りリード54を介して電気的に接続されるので、電解メッキが可能である。こうして金属皮膜を形成することで、耐食性が向上する。
【0041】
次に、第2のトリミング工程を行う。すなわち、アウターリード40を外枠52から切断し、タブ吊りリード54を除去する。続いて、フォーミング工程を行う。すなわち、アウターリード40を回路基板に実装しやすい形態に屈曲させてアウターリード40を形成する。第2のトリミング工程及びフォーミング工程は同時に行ってもよい。
【0042】
そして、必要があればマーキング工程、検査工程などを経て、半導体装置1を製造することができる。
【0043】
図4には、本実施の形態に係る半導体装置1を実装した回路基板1000が示されている。また、半導体装置1を有する電子機器として、図5にはノート型パーソナルコンピュータ2000が示され、図6には携帯電話3000が示されている。
【0044】
(第2の実施の形態)
図7は、本発明を適用した第2の実施の形態に係る半導体装置の断面図である。なお、本実施の形態でも、第1の実施の形態で説明した内容を可能な限り適用することができる。
【0045】
本実施の形態に係る半導体装置はダイパッド80を有する。ダイパッド80は、インナーリード30よりも、半導体チップ10にボンディングされた面が向いている方向にシフトしていてもよい(図7参照)。その他の構成については、第1の実施の形態で説明した内容を適用することができる。
【0046】
本実施の形態に係る半導体装置の製造方法についても、ダイパッド80をシフトさせる工程を除き、第1の実施の形態で説明した内容を適用することができる。ダイパッド80を、インナーリード30よりも、半導体チップ10にボンディングされた面が向いている方向にシフトさせて、本実施の形態に係る半導体装置2を製造してもよい。なお、ダイパッド80をシフトさせる工程は、ダイパッド80に半導体チップ10をボンディングする工程の前後のいずれに行ってもよい。
【0047】
(第3の実施の形態)
図8は、本発明を適用した第3の実施の形態に係る半導体装置の断面図である。なお、本実施の形態でも、第1の実施の形態で説明した内容を可能な限り適用することができる。
【0048】
本実施の形態に係る半導体装置はダイパッド90を有する。ダイパッド90は、インナーリード30よりも、半導体チップ10にボンディングされた面が向いている方向とは反対方向にシフトしていてもよい(図8参照)。また、インナーリード30におけるワイヤ16がボンディングされた面が、半導体チップ10の能動面とは反対側の面よりも、半導体チップ10の能動面が向いている方向の側に配置されてもよい。その他の構成については、第1の実施の形態で説明した内容を適用することができる。
【0049】
本実施の形態に係る半導体装置の製造方法についても、ダイパッド90をシフトさせる工程を除き、第1の実施の形態で説明した内容を適用することができる。ダイパッド90を、インナーリード30よりも、半導体チップ10にボンディングされた面が向いている方向とは反対の方向にシフトさせて、本実施の形態に係る半導体装置3を製造してもよい。なお、インナーリード30におけるワイヤ16がボンディングされた面が、半導体チップ10の能動面とは反対側の面よりも、半導体チップ10の能動面が向いている方向の側に配置されるように、ダイパッド14をシフトさせてもよい。
【0050】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明を適用した第1の実施の形態に係る半導体装置を示す図である。
【図2】図2は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を示す図である。
【図3】図3は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を示す図である。
【図4】図4は、本発明を適用した第1の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図5】図5は、本発明を適用した第1の実施の形態に係る半導体装置を有する電子機器を示す図である。
【図6】図6は、本発明を適用した第1の実施の形態に係る半導体装置を有する電子機器を示す図である。
【図7】図7は、本発明を適用した第2の実施の形態に係る半導体装置を示す図である。
【図8】図8は、本発明を適用した第3の実施の形態に係る半導体装置を示す図である。
【符号の説明】
10 半導体チップ、 12 電極、 14 ダイパッド、 16 ワイヤ、 18 封止部、 30 インナーリード、 40 アウターリード[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same, a circuit board, and an electronic device.
[0002]
BACKGROUND OF THE INVENTION
2. Description of the Related Art As a package form of a semiconductor device, a package in which a semiconductor chip is mounted on a die pad of a lead frame and a semiconductor chip and inner leads are sealed with a resin or the like, such as QFP (Quad Flat Package), is known. These semiconductor devices are required to be reduced in thickness while maintaining reliability.
[0003]
An object of the present invention is to provide a highly reliable and thin semiconductor device, a method of manufacturing the same, a circuit board, and an electronic device.
[0004]
[Means for Solving the Problems]
(1) The semiconductor device according to the present invention comprises:
Inner lead,
Die pad,
A semiconductor chip having a plurality of electrodes, which is bonded to the die pad so that the surface on which the electrodes are formed faces the die pad,
A wire for electrically connecting the inner lead and the electrode,
A sealing portion for sealing the inner lead, the die pad, the semiconductor chip and the wire,
An outer lead extending outside the sealing portion,
Including
The surface of the inner lead to which the wire is bonded is closer to the surface of the semiconductor chip where the electrode is formed than the surface of the semiconductor chip opposite to the surface where the electrode is formed. Be placed on the side.
[0005]
ADVANTAGE OF THE INVENTION According to this invention, the sealing part of a semiconductor device can be made thin. Thus, a thinner semiconductor device can be provided.
[0006]
(2) In this semiconductor device,
The die pad may be arranged at substantially the same height as the inner leads.
[0007]
(3) In this semiconductor device,
The die pad may shift in a direction in which a surface bonded to the semiconductor chip faces the inner lead.
[0008]
(4) In this semiconductor device,
The die pad may shift in a direction opposite to a direction in which a surface bonded to the semiconductor chip faces the inner lead.
[0009]
(5) In this semiconductor device,
The electrode may be formed outside the die pad.
[0010]
(6) The semiconductor device is mounted on a circuit board according to the present invention.
[0011]
(7) An electronic apparatus according to the present invention includes the above semiconductor device.
[0012]
(8) The method for manufacturing a semiconductor device according to the present invention includes:
Bonding a semiconductor chip having a plurality of electrodes to the die pad such that the surface on which the electrodes are formed and the die pad face each other;
The electrode and the inner lead are electrically connected by a wire, and the surface of the inner lead to which the wire is bonded is smaller than the surface of the semiconductor chip opposite to the surface on which the electrode is formed. And arranging the die pad, the semiconductor chip, the inner leads, and the wires on a side of the semiconductor chip in a direction in which a surface on which the electrodes are formed faces.
[0013]
ADVANTAGE OF THE INVENTION According to this invention, the sealing part of a semiconductor device can be made thin. Therefore, a thin semiconductor device can be manufactured.
[0014]
(9) In this method of manufacturing a semiconductor device,
The die pad may be arranged at substantially the same height as the inner leads.
[0015]
(10) In this method of manufacturing a semiconductor device,
The method may further include shifting the die pad in a direction in which a surface bonded to the semiconductor chip faces the inner lead.
[0016]
(11) In this method of manufacturing a semiconductor device,
The method may further include shifting the die pad in a direction opposite to a direction in which a surface bonded to the semiconductor chip faces the inner lead.
[0017]
(12) In this method of manufacturing a semiconductor device,
The electrode may be formed outside the die pad.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following embodiments.
[0019]
(First Embodiment)
FIG. 1 is a sectional view of a semiconductor device according to a first embodiment to which the present invention is applied. The semiconductor device according to the present embodiment has a
[0020]
A plurality of
[0021]
On the active surface of the
[0022]
The semiconductor device according to the present embodiment has a
[0023]
The
[0024]
A part of the semiconductor chip 10 (specifically, a part of the active surface of the semiconductor chip 10) may be exposed from the
[0025]
The semiconductor device according to the present embodiment has a plurality of leads 20. The
[0026]
The semiconductor device according to the present embodiment has
[0027]
The semiconductor device according to the present embodiment has a sealing
[0028]
The
[0029]
The semiconductor device according to the present embodiment is configured as described above, and a manufacturing method thereof will be described below.
[0030]
First, a
[0031]
The
[0032]
The
[0033]
The
[0034]
The
[0035]
Next, the
[0036]
The
[0037]
Next, the inner leads 30 and the
[0038]
Next, a molding step is performed. More specifically, as shown in FIG. 3, a
[0039]
Next, a first trimming step is performed. That is, the
[0040]
Then, an electrolytic plating step is performed. That is, a metal film such as a brazing material (for example, solder) or tin is formed on a portion of the
[0041]
Next, a second trimming step is performed. That is, the
[0042]
Then, if necessary, the semiconductor device 1 can be manufactured through a marking step, an inspection step, and the like.
[0043]
FIG. 4 shows a
[0044]
(Second embodiment)
FIG. 7 is a sectional view of a semiconductor device according to a second embodiment to which the present invention is applied. In this embodiment, the contents described in the first embodiment can be applied as much as possible.
[0045]
The semiconductor device according to the present embodiment has a
[0046]
Except for the step of shifting the
[0047]
(Third embodiment)
FIG. 8 is a sectional view of a semiconductor device according to a third embodiment to which the present invention is applied. In this embodiment, the contents described in the first embodiment can be applied as much as possible.
[0048]
The semiconductor device according to the present embodiment has a
[0049]
Except for the step of shifting the
[0050]
The present invention is not limited to the embodiments described above, and various modifications are possible. For example, the invention includes configurations substantially the same as the configurations described in the embodiments (for example, a configuration having the same function, method, and result, or a configuration having the same object and result). Further, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. Further, the invention includes a configuration having the same operation and effect as the configuration described in the embodiment, or a configuration capable of achieving the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a semiconductor device according to a first embodiment to which the present invention is applied;
FIG. 2 is a diagram illustrating a method of manufacturing a semiconductor device according to a first embodiment to which the present invention is applied.
FIG. 3 is a diagram illustrating a method of manufacturing a semiconductor device according to a first embodiment to which the present invention is applied.
FIG. 4 is a diagram illustrating a circuit board on which the semiconductor device according to the first embodiment of the present invention is mounted;
FIG. 5 is a diagram illustrating an electronic apparatus including the semiconductor device according to the first embodiment to which the present invention is applied;
FIG. 6 is a diagram illustrating an electronic apparatus including the semiconductor device according to the first embodiment to which the present invention is applied;
FIG. 7 is a diagram showing a semiconductor device according to a second embodiment to which the present invention is applied.
FIG. 8 is a diagram showing a semiconductor device according to a third embodiment to which the present invention is applied.
[Explanation of symbols]
Claims (12)
ダイパッドと、
複数の電極を有し、前記電極が形成された面が前記ダイパッドと対向するように前記ダイパッドにボンディングされてなる半導体チップと、
前記インナーリードと前記電極とを電気的に接続するワイヤと、
前記インナーリード、前記ダイパッド、前記半導体チップ及び前記ワイヤを封止する封止部と、
前記封止部の外側に延びたアウターリードと、
を含み、
前記インナーリードにおける前記ワイヤがボンディングされた面が、前記半導体チップにおける前記電極が形成された面とは反対側の面よりも、前記半導体チップにおける前記電極が形成された面が向いている方向の側に配置されてなる半導体装置。Inner lead,
Die pad,
A semiconductor chip having a plurality of electrodes, which is bonded to the die pad so that the surface on which the electrodes are formed faces the die pad,
A wire for electrically connecting the inner lead and the electrode,
A sealing portion for sealing the inner lead, the die pad, the semiconductor chip and the wire,
An outer lead extending outside the sealing portion,
Including
The surface of the inner lead to which the wire is bonded is closer to the surface of the semiconductor chip where the electrode is formed than the surface of the semiconductor chip opposite to the surface where the electrode is formed. Semiconductor device arranged on the side.
前記ダイパッドは、前記インナーリードとほぼ同じ高さに配置されてなる半導体装置。The semiconductor device according to claim 1,
The semiconductor device, wherein the die pad is arranged at substantially the same height as the inner leads.
前記ダイパッドは、前記インナーリードよりも、前記半導体チップにボンディングされた面が向いている方向にシフトしてなる半導体装置。The semiconductor device according to claim 1,
The semiconductor device, wherein the die pad is shifted in a direction in which a surface bonded to the semiconductor chip faces the inner lead.
前記ダイパッドは、前記インナーリードよりも、前記半導体チップにボンディングされた面が向いている方向とは反対方向にシフトしてなる半導体装置。The semiconductor device according to claim 1,
The semiconductor device, wherein the die pad is shifted in a direction opposite to a direction in which a surface bonded to the semiconductor chip faces the inner lead.
前記ダイパッドの外側に前記電極が形成されてなる半導体装置。The semiconductor device according to claim 1, wherein
A semiconductor device in which the electrode is formed outside the die pad.
前記電極とインナーリードとをワイヤによって電気的に接続すること、及び、
前記インナーリードにおける前記ワイヤがボンディングされた面を、前記半導体チップにおける前記電極が形成された面とは反対側の面よりも、前記半導体チップにおける前記電極が形成された面が向いている方向の側に配置して、前記ダイパッド、前記半導体チップ、前記インナーリード及び前記ワイヤを封止することを含む半導体装置の製造方法。Bonding a semiconductor chip having a plurality of electrodes to the die pad such that the surface on which the electrodes are formed and the die pad face each other;
Electrically connecting the electrodes and inner leads by wires, and
The surface of the inner lead to which the wire is bonded is closer to the surface of the semiconductor chip where the electrode is formed than the surface of the semiconductor chip opposite to the surface where the electrode is formed. A method for manufacturing a semiconductor device, comprising: disposing the die pad, the semiconductor chip, the inner lead, and the wire on a side.
前記ダイパッドを、前記インナーリードとほぼ同じ高さに配置する半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 8,
A method of manufacturing a semiconductor device, wherein the die pad is arranged at substantially the same height as the inner leads.
前記ダイパッドを、前記インナーリードよりも、前記半導体チップにボンディングされた面が向いている方向にシフトさせることをさらに含む半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 8,
A method for manufacturing a semiconductor device, further comprising: shifting the die pad in a direction in which a surface bonded to the semiconductor chip faces the inner lead.
前記ダイパッドを、前記インナーリードよりも、前記半導体チップにボンディングされた面が向いている方向とは反対の方向にシフトさせることをさらに含む半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 8,
A method for manufacturing a semiconductor device, further comprising: shifting the die pad in a direction opposite to a direction in which a surface bonded to the semiconductor chip faces the inner lead.
前記ダイパッドの外側に前記電極を形成する半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 8, wherein
A method for manufacturing a semiconductor device, wherein the electrode is formed outside the die pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002281083A JP2004119700A (en) | 2002-09-26 | 2002-09-26 | Semiconductor device and its manufacturing method, circuit board, and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002281083A JP2004119700A (en) | 2002-09-26 | 2002-09-26 | Semiconductor device and its manufacturing method, circuit board, and electronic equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119700A true JP2004119700A (en) | 2004-04-15 |
Family
ID=32275629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002281083A Withdrawn JP2004119700A (en) | 2002-09-26 | 2002-09-26 | Semiconductor device and its manufacturing method, circuit board, and electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004119700A (en) |
-
2002
- 2002-09-26 JP JP2002281083A patent/JP2004119700A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8541890B2 (en) | Substrate based unmolded package | |
| JP5341337B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3865055B2 (en) | Manufacturing method of semiconductor device | |
| JP2002151626A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JP2000133672A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JPH10200012A (en) | Ball grid array semiconductor package and manufacturing method | |
| JP2003249607A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| KR20110084444A (en) | Flexible and stackable semiconductor die packages, systems using the same, and methods of manufacturing the same | |
| JP3664045B2 (en) | Manufacturing method of semiconductor device | |
| JP2019176034A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
| JP2009194079A (en) | WIRING BOARD FOR SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE USING THE SAME | |
| JP3972183B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP4159348B2 (en) | Circuit device manufacturing method | |
| JP2006165411A (en) | Semiconductor device and manufacturing method thereof | |
| JPH11176885A (en) | Semiconductor device and manufacturing method thereof, film carrier tape, circuit board, and electronic device | |
| JP3165959B2 (en) | Semiconductor chip mounting structure and semiconductor device | |
| JP3695458B2 (en) | Semiconductor device, circuit board and electronic equipment | |
| JPH11186439A (en) | Semiconductor package substrate and method of manufacturing the same | |
| JP2006032871A (en) | Semiconductor device | |
| JP2004119700A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JP2004119699A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JP2003273311A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| US20160190045A1 (en) | Semiconductor device and method of making the same | |
| JP4409528B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060419 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060616 |