JP2004119772A - 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法 - Google Patents
窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法 Download PDFInfo
- Publication number
- JP2004119772A JP2004119772A JP2002282448A JP2002282448A JP2004119772A JP 2004119772 A JP2004119772 A JP 2004119772A JP 2002282448 A JP2002282448 A JP 2002282448A JP 2002282448 A JP2002282448 A JP 2002282448A JP 2004119772 A JP2004119772 A JP 2004119772A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- gallium nitride
- compound semiconductor
- based compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】窒化ガリウム系化合物半導体層のエッチングにおいて、パターン幅を精密に制御することができ、かつ平滑なエッチング側壁を得ること。絶縁膜の開口部の位置と凸部の位置とを精度良く一致させて歩留まりの高い窒化ガリウム系化合物半導体素子を製造すること。
【解決手段】ＳｉＯ２層４とＺｒＯ２層５の積層パターンを形成し、ＺｒＯ２層５をマスクとして塩素系ガスを用いたドライエッチングによりＧａＮ系半導体層３をエッチングしてリッジ１０９ａを形成する。ＺｒＯ２膜を全面に堆積した後、弗素系エッチング液によりＳｉＯ２層４を除去してリフトオフを行い、リッジ１０９ａの両側にＺｒＯ２膜７ａを選択的に残す。上記積層パターンをそのままリフトオフ用のマスクとして用いるので、電極を設計位置に位置ずれなく形成することができる。
【選択図】 図２
【解決手段】ＳｉＯ２層４とＺｒＯ２層５の積層パターンを形成し、ＺｒＯ２層５をマスクとして塩素系ガスを用いたドライエッチングによりＧａＮ系半導体層３をエッチングしてリッジ１０９ａを形成する。ＺｒＯ２膜を全面に堆積した後、弗素系エッチング液によりＳｉＯ２層４を除去してリフトオフを行い、リッジ１０９ａの両側にＺｒＯ２膜７ａを選択的に残す。上記積層パターンをそのままリフトオフ用のマスクとして用いるので、電極を設計位置に位置ずれなく形成することができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法に関する。
【０００２】
【従来の技術】
近年、ＩｎＧａＡｌＮなどの窒化ガリウム系化合物半導体を用いた青色発光半導体レーザが開発されており、光ディスクなどの高密度情報処理用の光源として期待されている。
【０００３】
光ディスクシステム等への応用では、レーザの出射ビームを極小スポットに絞ることが必要であり、基本横モード発振が不可欠である。このような窒化ガリウム系化合物半導体レーザとして、従来、リッジ構造のレーザが多く報告され、また販売されている（例えば、特許文献１及び２参照。）。このリッジ構造のレーザの発振閾値および横モードの制御などの素子特性は、リッジ部の深さおよびリッジ部の幅に依存する。特に、リッジ部の幅は約２μｍ以下の非常に狭い幅であり、リッジ部に電極を形成する等の工程においては精密なプロセス制御が要求される。
【０００４】
【特許文献１】
特開２０００−４０６３公報（図２等）
【０００５】
【特許文献２】
特開２００１−１６０６５０公報（図１等）
【０００６】
【発明が解決しようとする課題】
従来のリッジ構造を有する窒化ガリウム系化合物半導体レーザには、以下に述べる問題点がある。
【０００７】
まず、従来、リッジ構造の半導体レーザのリッジ或いはエッチング端面を形成する工程において、レジスト、ＳｉＯ２、Ｎｉ等がドライエッチング用マスクとして用いられる。しかし、金属であるＮｉをマスクに用いた場合、ＧａＮに対するエッチング選択比（被エッチング材料のエッチング速度Ｒｅとマスク材のエッチング速度Ｒｍの比、即ちＲｅ／Ｒｍ。）が高いことが期待できるものの、Ｎｉを剥離するためのエッチング液によりデバイスや結晶にダメージが入り、デバイスプロセスに適用することは困難である。また、レジストやＳｉＯ２をマスクに用いた場合、ＧａＮに対するエッチング選択比は十分ではなく、エッチング中にマスクが後退する。マスクが後退する場合、エッチング側壁に縦縞状に凹凸が形成されたり、エッチング側壁が垂直に形成されず斜めに形成され易い。
【０００８】
実際の半導体レーザプロセスに用いた場合、ストライプに沿ってリッジ幅が変動し、光の散乱損失の原因となったり、リッジ幅の制御性劣化の原因となる。また、エッチング端面形成ではエッチング端面が８５°程度のテーパとなったりして垂直な端面を得ることができず、このために光の閉じ込めが低下するなどの問題があった。垂直で平滑なエッチングを達成するためには、ＧａＮに対して優れたエッチング選択比を有しデバイスプロセスに適した材料のエッチングマスクを用いる必要があるが、かかる材料は未だ見出されていない。
【０００９】
また、従来のＧａＮ系半導体レーザはサファイア或いは炭化珪素からなる基板上に形成されるのが一般的である。しかし、かかる基板とＧａＮ系半導体レーザ構造層間の熱膨張係数の差のために、ウエハーには大きな反りが発生する。この反りは、例えば、直径約５ｃｍのＧａＮ系半導体レーザ構造層を成長したウエハーを水平面上に置いた場合、ウエハー中心部と端部との高さの差は数十μｍにも及ぶことが本発明者により見出されている。
【００１０】
このため、リッジ上部にｐ側電極用の窓を形成する工程が困難となる。即ち、通常は、リッジ上部にｐ側電極用の窓を形成するために、ガラスマスク等を用いた光リソグラフィによるパターン転写を行う。しかし、上記したように、ウエハーには大きな反りが存在するため、ウエハー中心部ではガラスマスクとの密着性は良好であるが、ウエハー端部ではガラスマスクとの密着性は劣化する。さらにウエハー中心部では、リッジとガラスマスクのパターン開口部との位置は一致するものの、ウエハー端部では位置ズレが生じてしまう。このため、従来のプロセスでは、ウエハー端部でｐ側電極の形成される位置がリッジ上部からずれてしまうという問題があった。
【００１１】
これにより、ウエハー端部のレーザ素子では、抵抗が上昇し素子が破壊されることがある。また逆に、電流リークが発生しレーザ発振が得られなくなる場合もあった。即ち、ウエハーの端部ほどレーザ素子の歩留まりが低下していた。良好な特性のレーザ素子が得られるのは、ウエハーの中心付近２０％程度以下の領域しかないことが本発明者により確かめられている。
【００１２】
以上のように、従来の窒化ガリウム系化合物半導体レーザの製造方法では、リッジ幅の制御が困難であるとともに、狭いリッジ上部への電極形成の歩留まりが極端に悪いという課題があった。また、このような基板の反りによる歩留まり低下の問題は、窒化ガリウム系化合物半導体レーザ以外の他の窒化ガリウム系化合物半導体発光素子や、窒化ガリウム系化合物半導体素子にもあった。
【００１３】
本発明は、上記実情に鑑みてなされたものであり、その目的は、歩留まりが高い窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法を提供することである。
【００１４】
【課題を解決するための手段】
（構成）
前述した課題を解決するために、本発明の第１の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面の上に電極を形成する工程とを具備することを特徴とする。
【００１５】
また、本発明の第２の窒化ガリウム系化合物半導体素子の製造方法は、第１導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第１導電型の窒化ガリウム系化合物半導体層上に窒化ガリウム系化合物半導体の発光層を形成する工程と、この発光層上に第２導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第２導電型の窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記第２導電型の窒化ガリウム系化合物半導体層をエッチングしてリッジ部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記リッジ部の両側に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記リッジ部の両側に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記リッジ部上に電極を形成する工程とを具備することを特徴とする。
【００１６】
また、本発明の第３の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面領域を素子領域として半導体素子を形成する工程とを具備することを特徴とする。
【００１７】
また、本発明の第４の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面の上に電極を形成する工程とを具備することを特徴とする。
【００１８】
また、本発明の第５の窒化ガリウム系化合物半導体素子の製造方法は、第１導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第１導電型の窒化ガリウム系化合物半導体層上に窒化ガリウム系化合物半導体の発光層を形成する工程と、この発光層上に第２導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第２導電型の窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記第２導電型の窒化ガリウム系化合物半導体層をエッチングしてリッジ部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記リッジ部の両側に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記リッジ部の両側に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記リッジ部上に電極を形成する工程とを具備することを特徴とする。
【００１９】
また、本発明の第６の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面領域を素子領域として半導体素子を形成する工程とを具備することを特徴とする。
【００２０】
本発明の第１〜第６の窒化ガリウム系化合物半導体素子の製造方法において、以下の構成を備えることが特に好ましい。
【００２１】
（１）前記第１の膜はＳｉＯ２膜であり、前記第２の膜はＺｒＯ２、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２から選ばれる材料の膜であること。
【００２２】
（２）前記第３の膜はＺｒＯ２、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２から選ばれる材料の膜であること。
【００２３】
（３）前記弗素含有エッチャントは弗化アンモニウム又は弗化水素酸であること。
【００２４】
（４）前記塩素含有エッチャントは塩素ガスであること。
【００２５】
（５）第３の膜は端面コート用の複数の酸化膜であること。ここで、ＳｉＯ２膜は表面には出ない。
【００２６】
（６）前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面の上から前記凹部内の前記第３の膜上にかけて前記電極を形成すること。
【００２７】
（７）前記電極を前記リッジ部上から前記リッジ部の両側の前記第３の膜上にかけて形成すること。
【００２８】
（８）前記第２の膜を成膜した後に、当該第２の膜に対して酸素雰囲気中で熱処理を行うこと。
【００２９】
（９）前記第３の膜を成膜した後に、当該第３の膜に対して酸素雰囲気中で熱処理を行うこと。
【００３０】
（１０）前記第１の膜及び第２の膜をパターニングする工程において、リフトオフによるパターニングを用いること。
【００３１】
（１１）前記第１の膜及び第２の膜をパターニングする工程において、ドライエッチングを用いること。
【００３２】
（１２）前記第１の膜の幅を前記第２の膜の幅よりも狭くする工程は、前記第２導電型の窒化ガリウム系化合物半導体層をエッチングする工程と前記第３の膜を形成する工程との間に行うこと。
【００３３】
（１３）前記第１の膜の幅を前記第２の膜の幅よりも狭くする工程は、前記第１の膜をパターニングする工程と同時か、或いは当該工程に引き続いて行うこと。
【００３４】
また、本発明の窒化ガリウム系化合物半導体層の加工方法は、窒化ガリウム系化合物半導体層上にＺｒＯ２、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２から選ばれる材料のパターンを形成し、このパターンをマスクとして前記窒化ガリウム系化合物半導体層を塩素含有エッチャントによりエッチングすることを特徴とする。
【００３５】
ここで、前記塩素含有エッチャントは塩素ガスであることが好ましい。
【００３６】
（作用）
本発明者は、塩素ガスを用いた反応性プラズマにより窒化ガリウム系化合物半導体をエッチングする際、ＺｒＯ２膜のエッチング選択比は６．８であり、ＳｉＯ２膜のそれ（２．５）の２倍以上であることを実験により見出した。レジストは１より小さかった。したがって、ＺｒＯ２膜をマスクとして塩素含有エッチャントによりエッチングを行えば、窒化ガリウム系化合物半導体を高選択比でエッチングでき、側面が垂直に近く平滑なリッジ部等を容易に形成することも可能となる。
【００３７】
また、ＺｒＯ２膜は室温での電子ビーム蒸着法やスパッタ蒸着法により成膜した場合は、弗化アンモニウムや弗化水素酸等の弗素含有エッチャントによりエッチングされるものの、特に成膜後に酸素雰囲気中で熱処理を行うことにより、弗化アンモニウムや弗化水素酸等の弗素含有エッチャントに殆どエッチングされなくなるという性質がある。
【００３８】
したがって、ＳｉＯ２膜等の弗素含有エッチャントにより容易にエッチングされる膜の上に上記ＺｒＯ２膜を形成し、かかるＺｒＯ２膜をマスクとして塩素含有エッチャントによりＳｉＯ２膜等及び窒化ガリウム系化合物半導体をエッチングすることにより、凹部やリッジ部を容易に形成することができる。さらに、同じＺｒＯ２膜をマスクとして上記ＳｉＯ２膜等の側壁を上記弗素含有エッチャントにより選択的にエッチングすることにより、ＳｉＯ２膜の幅をＺｒＯ２膜の幅よりも狭くすることができ、その後凹部やリッジ部両側を別のＺｒＯ２膜で埋め込む際に、リッジ部等の側部における当該ＺｒＯ２膜の段切れを促進することが可能となる。埋め込んだＺｒＯ２膜に対してＳｉＯ２膜等を弗素含有エッチャントにより良好な選択比でエッチングすることができるので、凹部やリッジ部両側へのＺｒＯ２膜の選択的な埋め込み構造を容易に形成することが可能である。
【００３９】
これにより、側面が垂直に近く平滑なリッジ部等を容易に形成することができる他、リッジ部等の上面に対して合わせずれなく電極をコンタクトさせることが可能であり、歩留まりの高い窒化ガリウム系化合物半導体素子の製造方法を提供することができる。
【００４０】
以上の効果は、ＺｒＯ２膜以外に、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２においても確認することができた。
【００４１】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照にしつつ詳細に説明する。
【００４２】
（第１の実施形態）
最初に、本発明による窒化ガリウム系化合物半導体層の加工方法について、ＺｒＯ２膜をマスクとしてＧａＮ系半導体層をドライエッチングする工程を例に説明する。
【００４３】
まず、ＧａＮ系半導体層上にＺｒＯ２膜を電子ビーム蒸着法やスパッタ蒸着法等により堆積する。次に、このＺｒＯ２膜上にレジストを塗布し、光リソグラフィーによりパターンを形成する。さらに、当該レジストをマスクとして弗化アンモニウムを用いたウエットエッチング法あるいは反応性イオンエッチング（ＲＩＥ）によりＺｒＯ２膜をエッチングし、ＺｒＯ２膜へパターンを転写する。さらに、レジストを除去することによりＺｒＯ２のマスクパターンを形成できる。
【００４４】
さらに、このＺｒＯ２パターンをマスクとして、塩素ガスを含むエッチングガスを用いたドライエッチング法によりＧａＮ系半導体層をエッチングし、パターンをＧａＮ系半導体層に転写する。ここでドライエッチング法としては電子サイクロトロン共鳴―反応性イオンビームエッチング（ＥＣＲ−ＲＩＢＥ）や誘導結合プラズマ−反応性イオンエッチング（ＩＣＰ−ＲＩＥ）等を用いることができる。
【００４５】
なお、ＺｒＯ２のマスクパターンを形成する方法としては、リフトオフによる方法も適用することができる。すなわち、ＧａＮ系半導体素上にレジストを塗布し、光リソグラフィーによりパターンを形成する。次に、ＺｒＯ２膜を室温で電子ビーム蒸着法やスパッタ蒸着法により堆積する。次に、レジストを剥離液により剥離する。この時、レジスト上に堆積したＺｒＯ２膜も一緒に剥離除去され、ＧａＮ膜上に堆積したＺｒＯ２膜のみが残り、ＺｒＯ２膜のパターンが形成される。
【００４６】
図１１（ａ）に示すように、従来のＳｉＯ２マスク３０２を用いた場合、マスク３０２の後退により、リッジ部（凸部）３０１ａにおいて約８５°の傾斜を持つエッチング側壁しか得られず、また縦縞状の凹凸が形成され、リッジ部３０１ａの幅の揺らぎの原因となる。ここで、２０１はサファイア基板、２０２はＧａＮバッファ層、３０１は窒化ガリウム系化合物半導体層である。
【００４７】
一方、図１１（ｂ）に示すように、本発明によるＺｒＯ２マスク３０３を用いたドライエッチング法によれば、マスク３０３の後退はなく、リッジ部（凸部）３０１ｂにおいて垂直で平坦性も良好な側壁が得られ、リッジ部３０１ｂの幅の制御も容易であった。図１１（ｂ）において、１０１はサファイア基板、１０２はＧａＮバッファ層、３０１は窒化ガリウム系化合物半導体層である。
【００４８】
本発明では、マスクとしてＺｒＯ２の場合について説明したが、ドライエッチング時にプラズマあるいはイオンに晒される最表面層がＺｒＯ２膜であれば、マスクは多層膜により構成されていてもよい。
（第２の実施形態）
既に述べたように、ＺｒＯ２膜は電子ビーム蒸着あるいはスパッタ蒸着しただけでは、弗化アンモニウム液によりエッチングされるが、酸素雰囲気下で熱処理を行うことにより、弗化アンモニウム液等の酸に対してもエッチングされなくなる。一方、ＳｉＯ２膜は同じ条件で熱処理しても弗化アンモニウムによりエッチングされる。すなわち、マスクをＺｒＯ２とＳｉＯ２の二層より構成した場合、マスクを熱処理することにより、ウエットエッチングによりＳｉＯ２層のみを選択的にエッチングすることが可能である。本発明の第２の実施形態はこの性質を利用するものであり、リッジ構造の両側にＺｒＯ２膜等の絶縁膜をリフトオフにより選択的に形成する方法である。
【００４９】
以下、本実施形態について説明する。図１乃至図３は、本発明による窒化ガリウム系化合物半導体素子の製造方法に係る実施形態を示す工程断面図である。
【００５０】
まず、図１（ａ）に示すように、サファイア基板１上にＧａＮバッファ層２を形成し、このＧａＮバッファ層２上にＧａＮ系半導体層（例えばＧａＮ層）３を形成する。
【００５１】
次に、図１（ｂ）に示すようにＧａＮ系半導体層３上に第１の酸化膜としてＳｉＯ２膜４をＣＶＤ法、電子ビーム蒸着法、スパッタ蒸着法等の方法により堆積する。さらに、第２の酸化膜としてＺｒＯ２膜５を電子ビーム蒸着法やスパッタ蒸着法等の方法により堆積する。その後、酸素雰囲気下で３００℃以上８００℃以下の温度で熱処理を行う。この工程により、ＺｒＯ２膜５は弗化アンモニウムにエッチングされないようになる。
【００５２】
次に、ＺｒＯ２膜５上にレジストを塗布し、光リソグラフィーにより図１（ｃ）のようにレジストパターン６を形成する。さらに、図１（ｄ）に示すように当該レジストパターン６をマスクとして反応性イオンエッチング（ＲＩＥ）によりＺｒＯ２膜５をエッチングし、パターンを転写する。続けて、ＳｉＯ２膜４をエッチングする。その後、レジストパターン６を除去し、図２（ｅ）のようなＺｒＯ２膜５とＳｉＯ２膜４との二層よりなるマスクパターンを形成する。
【００５３】
次に、このマスクパターンを用い塩素ガスを含むエッチングガスを用いてドライエッチング法によりＧａＮ系半導体層２をエッチングし凸部３ａを形成する（図２（ｆ））。ここでドライエッチング法としてはＥＣＲ−ＲＩＢＥやＩＣＰ−ＲＩＥを用いることができる。
【００５４】
次に、弗化アンモニウム液に試料を浸け、ＳｉＯ２膜４の側壁部をエッチングにより後退させて、図２（ｇ）のようにＳｉＯ２膜４の側壁に凹み４ａを形成する。上述したように、ＺｒＯ２膜５は酸素雰囲気下で熱処理を施しているため、弗化アンモニウム液に対してエッチングされず、ＳｉＯ２膜４のみが選択的にエッチングされる。
【００５５】
次に、図２（ｈ）のように第３の酸化膜であるＺｒＯ２膜７ａ、７ｂを電子ビーム蒸着法やスパッタ蒸着法等により堆積する。この時、前記の側壁部の凹み４ａにはＺｒＯ２膜は堆積されない。したがって、ＺｒＯ２膜５上にＺｒＯ２膜７ａが、ＧａＮ系半導体層２の凸部３ａの両側にＺｒＯ２膜７ｂがそれぞれ形成されることになる。
【００５６】
次に、図３に示すように試料を弗化アンモニウム液に浸す。ここで、弗化アンモニウム液は前記側壁の凹み部４ａより第１の酸化膜のＳｉＯ２膜４に達し、ＳｉＯ２膜４はエッチング除去される。この際、ＳｉＯ２膜４とともにＳｉＯ２膜４上に堆積した第２の酸化膜であるＺｒＯ２マスク５と、第３の酸化膜ＺｒＯ２７ｂが同時に除去される。
【００５７】
以上の工程により、ＧａＮ系半導体層２の凸部３ａの両側部分（エッチング溝側壁部およびエッチング溝底面部）にＺｒＯ２絶縁膜７ａが選択的に形成される。すなわち、図３に示すように、エッチングで形成された凸部３ａ上部のみに開口部を有するＺｒＯ２絶縁膜７ａの構造を容易に実現できる。すなわち、本発明では、エッチングにより凸部３ａを形成するためのマスクを、ＺｒＯ２絶縁膜７ａ形成時のリフトオフ用のマスクとしても使用しているため、例えば幅２μｍ以下の絶縁膜開口部であっても、ウエハーの反りに影響されることなく、正確に形成することができる。
【００５８】
また、本発明によるＺｒＯ２膜５をマスクとして用いたドライエッチング法によれば、マスクの後退はなく、ＧａＮ系半導体層２の凸部３ａにおいて垂直で平坦性も良好な側壁が得られ、凸部３ａの幅の制御も容易であった。
【００５９】
なお、開口部を有するＺｒＯ２絶縁膜に囲まれた窒化ガリウム系化合物半導体領域には、発光素子の他に、ＭＥＳＦＥＴ、ＭＯＳＦＥＴ等のトランジスタや、ダイオード等、他の半導体素子を形成することも可能である。
【００６０】
以上説明した実施形態では、別のＳｉＯ２／ＺｒＯ２マスクの形成方法を用いてもよい。例えば、レジストマスクを用いたリフトオフプロセスにより、ＳｉＯ２膜、ＺｒＯ２膜を順に堆積してパターン形成してもよい。また、ＳｉＯ２膜上にリフトオフプロセスによりＺｒＯ２マスクパターンを形成し、エッチングによりＳｉＯ２膜へパターンを転写してもよい。すなわち、本発明では、ＳｉＯ２／ＺｒＯ２の二種類の酸化膜よりなるマスクを形成し、これを、窒化ガリウム系化合物半導体のドライエッチング用および絶縁膜のリフトオフ用のマスクとして用いることが本質的であり、パターンの形成方法にはよらない。
【００６１】
【実施例】
（実施例）
以下、本発明の実施例を用いて、本発明によるＧａＮ系半導体発光素子の製造方法について具体的に説明する。
【００６２】
図４は、本発明の実施例に係わる窒化ガリウム系化合物半導体レーザの概略断面図である。サファイア基板１０１上には、窒化ガリウム系化合物半導体１０２〜１１０が形成されている。すなわち、基板１０１上には、ＧａＮバッファ層１０２、ｎ−ＧａＮコンタクト層１０３、ｎ−ＧａＡｌＮクラッド層１０４、ｎ−ＧａＮ導波層１０５、ＩｎＧａＮ多重量子井戸（ＭＱＷ）活性層１０６、ｎ−ＧａＡｌＮオーバーフロー防止層１０７、ｐ−ＧａＮ導波層１０８、ｐ−ＧａＡｌＮクラッド層１０９、ｐ−ＧａＮコンタクト層１１０が順次積層されている。
【００６３】
ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９の一部はｐ−ＧａＡｌＮクラッド層１０９の途中までエッチング除去され、ストライプ状のリッジ１０９ａが形成されている。図１に示すレーザの図中上側の面上（リッジ１０９ａの両側部）には、ＺｒＯ２膜１１１が形成されている。そして、ＺｒＯ２膜１１１には開口部が設けられており、この開口部においてリッジ１０９ａ上面が露呈している。後述するように、本実施形態では、このＺｒＯ２膜１１１の開口部をリフトオフにより形成している。
【００６４】
一方、ｐ側電極１１２は、この開口部を介してｐ−ＧａＮコンタクト層１１０に接するように蒸着されている。また、他方側の電極であるｎ側電極１１３は、ｐ−ＧａＮコンタクト層１１０からｎ−ＧａＡｌＮクラッド層１０４までが部分的に除去されて露呈したｎ−ＧａＮコンタクト層１０３に蒸着されている。
【００６５】
本実施例の特徴の１つは、ＳｉＯ２膜およびＺｒＯ２膜の二層よりなるマスクを用いてリッジ１０９ａ形成のドライエッチングを行い、さらにＺｒＯ２膜１１１形成に同じマスクを用いることにより、リッジ上部に電極形成用のＺｒＯ２膜開口部を位置ずれなく形成した点である。これにより、ＺｒＯ２膜の開口に形成されるｐ側電極１１２と、リッジ１０９ａ上面との位置ずれがなくなる。
【００６６】
次に、本発明の実施例に係る窒化ガリウム系化合物半導体素子の製造方法について、図５〜図７を用いて具体的に説明する。
【００６７】
まず、図５（ａ）に示すように、サファイア基板１０１上に、有機金属気相成長法（ＭＯＣＶＤ法）により窒化ガリウム系化合物半導体積層構造を形成する。すなわち、基板１０１上に、膜厚１０〜２００ｎｍのＧａＮバッファ層１０２、膜厚４μｍのｎ−ＧａＮコンタクト層１０３、膜厚０．６μｍのｎ−ＧａＡｌＮクラッド層１０４、膜厚０．１μｍのｎ−ＧａＮ光ガイド層１０５、Ｉｎ０．２５Ｇａ０．７５Ｎ井戸層／Ｉｎ０．０５Ｇａ０．９５Ｎ障壁層からなる多重量子井戸の活性層１０６、ｐ−ＧａＡｌＮからなるキャリアオーバーフロー防止層１０７、膜厚０．１μｍのｐ−ＧａＮ光ガイド層１０８、膜厚０．６μｍのｐ−ＧａＡｌＮクラッド層１０９、膜厚０．１μｍのｐ−ＧａＮコンタクト層１１０、を順次形成する。その後、ウエハーを成長装置から取り出す。
【００６８】
次に、図５（ｂ）に示すように、ｐ−ＧａＮコンタクト層１１０上にＳｉＯ２層１２１を熱ＣＶＤ法により４００ｎｍ堆積した。その後、電子ビーム蒸着装置によりＺｒＯ２層１２２を５００ｎｍ堆積した。
【００６９】
その後、酸素を含む雰囲気中、５００℃で１０分間保持し熱処理を行った。この熱処理により、ＺｒＯ２の弗化アンモニウムに対するエッチングは無視できるようになり、ＳｉＯ２層１２１との選択比をほぼ無限大にすることができる。
【００７０】
ポジレジストを塗布し、光露光プロセスにより幅２μｍのレジストパターンを形成する。次に、ＣＦ４およびＨ２をエッチングガスとする反応性イオンエッチングによりＺｒＯ２層１２２およびＳｉＯ２層１２１をエッチングした。エッチング後、レジストを除去し、図５（ｃ）のように、上記窒化ガリウム系化合物半導体積層構造上にＳｉＯ２層１２１およびＺｒＯ２層１２２よりなる幅２μｍのマスクを形成することができる。なお、この工程において、ＣＦ４およびＨ２をエッチングガスとする反応性イオンエッチング等によりＺｒＯ２層１２２をパターニングした後、レジストを除去し、さらにパターニングされたＺｒＯ２層１２２をマスクとしてＣＦ４およびＨ２をエッチングガスとする反応性イオンエッチング等によりＳｉＯ２層１２１をパターニングすることも可能である。
【００７１】
次に、図６（ｄ）に示すように、ＳｉＯ２層１２１／ＺｒＯ２層１２２からなるマスクを用いて、ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９を深さ０．５μｍまでドライエッチングして、リッジ１０９ａを形成する。具体的には、誘導結合型の反応性イオンエッチング（ＩＣＰ−ＲＩＥ）装置中にウエハーをセットし、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件でエッチングを行う。この時、基板温度は２５℃に制御する。
【００７２】
次に、図６（ｅ）に示すように、弗化アンモニウム液によりＳｉＯ２層１２１の側壁のみを選択的にエッチングし、リッジ側壁に深さ２００ｎｍ程度の小さな凹み１２１ａを形成した。なお、この側壁の選択的なエッチング工程は、ＳｉＯ２層１２１のパターニング工程と、ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９のドライエッチング工程との間に行うこともできる。また、ＺｒＯ２層１２２からなるマスクを用いて弗化アンモニウム液によりＳｉＯ２層１２１をエッチングしてパターニングを行う場合は、この側壁の選択的なエッチング工程を同時に行うこともできる。
【００７３】
次に、図６（ｆ）に示すように、電子ビーム蒸着装置により、上記ドライエッチングでマスクとして用いたＳｉＯ２層１２１／ＺｒＯ２層１２２からなるマスクをそのまま用いて、全面にＺｒＯ２膜を５００ｎｍ堆積させた。ここで、ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９のドライエッチング工程によりこれらの層に形成された凹部（リッジ１０９ａ両側）にはＺｒＯ２膜１１１が堆積し、当該マスク上にはＺｒＯ２膜１１１´が堆積した。あらかじめ形成したＳｉＯ２層１２１の側壁の凹み１２１ａの部分にはＺｒＯ２膜は形成されない。
【００７４】
次に、この構造を弗化アンモニウムに浸すことによりＳｉＯ２層１２１をエッチング除去でき、これにより、ＳｉＯ２層１２１上に堆積したＺｒＯ２層１２２とＺｒＯ２膜１１１´も同時に除去することができた。この工程において、ＺｒＯ２膜１１１をｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９に形成された凹部に選択的に残すことができる（図７（ｇ））。
次に、図７（ｈ）に示すように、ｎ側電極１１０を形成するためのエッチングを行った。具体的には、まず、半導体レーザ構造層上にレジストを塗布し、光露光プロセスによりレジストパターン１２３を形成する。その後、ＣＦ４とＨ２ガスを用いた反応性イオンエッチング（ＲＩＥ）によりレジストパターン１２３に覆われていない部分のＺｒＯ２層１１１をエッチング除去した後、再度、誘導結合型の反応性イオンエッチング（ＩＣＰ−ＲＩＥ）装置中にウエハーをセットする。
【００７５】
次に、レジストパターン１２３をマスクとして、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件で、ｎ−ＧａＮコンタクト層１０３が露出するまで部分的にエッチング除去した（図７（ｈ））。
【００７６】
次に、レジストパターン１２３を除去し、リフトオフプロセスにより、図７（ｉ）に示すように、ｎ側電極１１２及びｐ側電極１１３を形成した。これにより、図４に示した半導体レーザが得られる。
【００７７】
本実施形態の製造方法では、リッジ形成のためのドライエッチング用マスクを、絶縁膜形成用のマスクとしても使用しており、この絶縁膜（ＺｒＯ２膜１１１）の開口の位置とリッジ１０９ａの位置とが極めて高い精度で一致する。即ち、ウエハーに反りがある場合でも、リッジ１０９ａの形成とＺｒＯ２膜１１１の開口形成とを同一マスクパターンを用いてセルフアラインに行うことができる。その結果、リッジ１０９ａの位置とｐ側電極１１２の位置とが極めて高い精度で一致し、ウエハーに反りがあってもｐ側電極１１２を極めて高い歩留まりで形成できる。
【００７８】
また、本発明によるＺｒＯ２層１２２をマスクとして用いたドライエッチング法によれば、マスクの後退はなく、リッジ１０９ａにおいて垂直で平坦性も良好な側壁が得られ、リッジ１０９ａの幅の制御も容易であった。
【００７９】
（比較例）
従来は、リッジに開口を有する絶縁膜としてＳｉＯ２膜が用いられており、リッジと開口の位置合わせが容易でなく製造歩留まりが悪かった。本発明者は、このようなリッジ構造を有するレーザを製造した。以下に、かかる製造方法を比較例として説明する。
【００８０】
図８乃至図１０は、当該比較例の製造方法を示す工程断面図である。まず、図８（ａ）に示すように、サファイア基板２０１上に、有機金属気相成長法により窒化ガリウム系化合物半導体積層構造を形成する。すなわち、基板２０１上に、膜厚１０〜２００ｎｍのＧａＮバッファ層２０２、膜厚４μｍのｎ−ＧａＮコンタクト層２０３、膜厚０．６μｍのｎ−ＧａＡｌＮクラッド層２０４、膜厚０．１μｍのｎ−ＧａＮ光ガイド層２０５、Ｉｎ０．２５Ｇａ０．７５Ｎ井戸層／Ｉｎ０．０５Ｇａ０．９５Ｎ障壁層からなる多重量子井戸の活性層２０６、ｐ−ＧａＡｌＮからなるキャリアオーバーフロー防止層２０７、膜厚０．１μｍのｐ−ＧａＮ光ガイド層２０８、膜厚０．６μｍのｐ−ＧａＡｌＮクラッド層２０９、膜厚０．１μｍのｐ−ＧａＮコンタクト層２１０、を順次形成する。その後、ウエハーを成長装置から取り出す。
【００８１】
次に、ｐ−ＧａＮコンタクト層２１０上にＳｉＯ２層２２１を熱ＣＶＤ法により４００ｎｍ堆積した。その後、ポジレジストを塗布し、光露光プロセスにより幅２μｍのストライプ状のレジストパターンを形成する。次に、ＣＦ４およびＨ２をエッチングガスとする反応性イオンエッチングによりＳｉＯ２層２２１をエッチングした。さらに、レジストを除去し、図８（ｂ）に示すように上記窒化ガリウム系化合物半導体積層構造上にＳｉＯ２層２２１よりなる幅２μｍのマスクを形成することができる。
【００８２】
次に、図８（ｃ）に示すように、ＳｉＯ２層２２１からなるマスクを用いて、ｐ−ＧａＮコンタクト層２１０とｐ−ＧａＡｌＮクラッド層２０９を深さ０．５μｍまでドライエッチングして、リッジ２０９ａを形成する。具体的には、誘導結合型の反応性イオンエッチング（ＩＣＰ−ＲＩＥ）装置中にウエハーをセットし、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件でエッチングを行う。この時、基板温度は２５℃に制御する。
【００８３】
次に、半導体レーザ構造層上にレジストを塗布し、光露光プロセスによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件で、ｎ−ＧａＮコンタクト層２０３が露出するまで部分的にエッチング除去した（図９（ｄ））。
【００８４】
次に、上記レジストパターンを除去し、図９（ｅ）に示すように全面にＳｉＯ２膜２１１を形成した。さらに、この構造上にレジストを塗布し、光露光プロセスによりレジストパターン２２２を形成する（図９（ｆ））。しかしながら、このレジストパターン２２２を形成する工程において、リッジ２０９ａに対してレジストパターン２２２の開口位置がずれてしまう問題が生じた。
【００８５】
図１２を用いてこのレジストパターン２２２の形成工程について詳細に説明する。通常は、リッジ２０９ａ（図１２では４００ａ、４００ｂの部分に相当。）上部にｐ側電極形成用の窓を形成するために、ガラスマスク４０１（４０２は遮光部、４０３は露光光。）を用いた光リソグラフィによるパターン転写を行う。しかし、ウエハーには大きな反りが存在するため、ウエハー中心部ではガラスマスク４０１との密着性は良好であるが、ウエハー端部ではガラスマスク４０１との密着性は劣化する。さらに、ウエハー中心部ではリッジ４００ａとガラスマスク４０１のパターン開口部との位置は一致するものの、ウエハー端部ではリッジ４００ｂとガラスマスク４０１のパターン開口部との間で位置ずれが生じてしまう。このため、上記比較例のプロセスでは、図１２に示すようにウエハー端部においてレジストパターン２２２の開口位置（ｐ側電極の形成される位置）がリッジ４００ｂ（２０９ａ）上部からずれてしまうという問題があった。本比較例においては、図９（ｆ）に示すように、レジストパターン２２２の開口の側壁２２２ａは、リッジ２０９ａ上及びリッジ２０９側部に位置してしまった。
【００８６】
次に、図９（ｆ）に示すようにレジストパターン２２２をマスクとしてＳｉＯ２膜２１１のパターニングを行った。ウエハー端部ではレジストパターン２２２の開口位置がリッジ２０９ａの位置とずれているため、ＳｉＯ２膜２１１の側壁はリッジ２０９ａ上及びリッジ２０９側部に位置してしまった。
【００８７】
次に、図１０（ｇ）に示すように、全面に電極となる金属膜を堆積した。レジストパターン２２２の開口内にはｐ側電極として金属膜２１２ａが、レジストパターン２２２上には金属膜２１２ａ´が形成された。さらに、レジストパターン２２２を除去してリフトオフプロセスを行うことにより、レジストパターン２２２上に堆積した金属膜２１２ａ´も同時に除去し、ｐ側電極として金属膜２１２ａを残した（図１０（ｈ））。しかしながら、ウエハー端部ではｐ側電極２１２ａはリッジ２０９ａに対してずれて形成されている。
【００８８】
次に、図１０（ｉ）に示すように、ｐ側電極２１２ａに対して電極パッド２１２ｂを形成した。また、ｎ−ＧａＮコンタクト層２０３上のＳｉＯ２膜２１１にはコンタクトホールを開口し、このコンタクトホール内にｎ側電極２１３を形成した。以上の工程により比較例による半導体レーザが得られる。
【００８９】
本比較例による半導体レーザでは、上記したようにウエハー端部ではｐ側電極２１２ａがリッジ２０９ａに対してずれて形成されているので、ウエハー端部のレーザ素子では、抵抗が上昇し素子が破壊されることがある。また逆に、電流リークが発生しレーザ発振が得られなくなる場合もあった。すなわち、ウエハーの端部ほどレーザ素子の歩留まりが低下していた。良好な特性のレーザ素子が得られるのは、ウエハーの中心付近２０％程度以下の領域しかなかった。
【００９０】
なお、本実施形態及び実施例は上記の記載に限定されない。例えば、上記実施形態及び実施例では、第１の膜としてＳｉＯ２膜、第２の膜としてＺｒＯ２膜を用いたが、これに限定されない。第２の膜としてはＺｒＯ２膜が一番好ましい効果が得られたが、その他、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２等の他の材料の膜を使うことも可能であることが確かめられた。また、これらの材料から選ばれる少なくとも二つの材料を互いに混ぜ合わせたり積層したりして組み合わせて用いることも可能である。
【００９１】
また、第３の膜としてＺｒＯ２膜を用いたが、これに限定されない。第３の膜としてはＺｒＯ２膜が一番好ましい効果が得られたが、その他、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２等の他の材料の膜を使うことも可能であることが確かめられた。また、これらの材料から選ばれる少なくとも二つの材料を互いに混ぜ合わせたり積層したりして組み合わせて用いることも可能である。
【００９２】
さらにまた、上記実施形態及び実施例では、窒化ガリウム系化合物半導体層を２層エッチングした例を示したが、これに限られず、一層のみをエッチングしても良いし、３層以上をエッチングしても良いことは言うまでもない。
【００９３】
また、弗素含有エッチャント及び塩素含有エッチャントはそれぞれ、ガス、液体、溶液の各状態を含むものである。上記実施形態及び実施例に用いたエッチャントがエッチングの効果が大きいが、これらに限定されず、他のエッチャントを使用することも可能である。
【００９４】
また、以上説明した実施例では、窒化窒化ガリウム系化合物半導体レーザに対する適用例を示したが、本発明の製造方法をＬＥＤ等の他の窒化ガリウム系化合物半導体発光素子、ＭＥＳＦＥＴ、ＭＯＳＦＥＴ等のトランジスタや、ダイオード等の他の半導体素子の製造に対しても適用することが可能である。
【００９５】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【００９６】
【発明の効果】
本発明の窒化ガリウム系化合物半導体層の加工方法によれば、凸部の幅を精密に制御することができ、かつ平滑な凸部側壁を得ることが可能である。また、本発明の窒化ガリウム系化合物半導体素子の製造方法によれば、絶縁膜の開口部の位置と凸部の位置とを精度良く一致させることができ、素子形成の歩留まりを向上させることが可能である。
【図面の簡単な説明】
【図１】本発明の第２の実施形態に係る窒化ガリウム系化合物半導体素子の製造方法を示す工程断面図。
【図２】図１に続く工程断面図。
【図３】図２に続く工程断面図。
【図４】本発明の実施例に係る窒化ガリウム系化合物半導体素子の構造を示す断面図。
【図５】本発明の実施例に係る窒化ガリウム系化合物半導体素子の製造方法を示す工程断面図。
【図６】図５に続く工程断面図。
【図７】図６に続く工程断面図。
【図８】比較例に係る窒化ガリウム系化合物半導体素子の製造方法を示す工程断面図。
【図９】図８に続く工程断面図。
【図１０】図９に続く工程断面図。
【図１１】第１の実施形態に係るエッチングにおける側壁形状と従来のエッチングにおける側壁形状を比較する断面図。
【図１２】ウエハー端部においてレジストパターンの開口位置がリッジ位置からずれる問題を説明する図。
【符号の説明】
１ 基板
２ バッファ層
３ ＧａＮ系半導体層
３ａ 凸部
４ ＳｉＯ２膜
４ａ 凹み
５ ＺｒＯ２膜
６ レジストパターン
７ａ、７ｂ ＺｒＯ２膜
１０１ 基板
１０２ バッファ層
１０３ ｎ−コンタクト層
１０４ ｎ−クラッド層
１０５ ｎ−光ガイド層
１０６ ＭＱＷ活性層
１０７ ｐ−オーバーフロー防止層
１０８ ｐ−光ガイド層
１０９ ｐ−クラッド層
１０９ａ リッジ
１１０ ｐ−コンタクト層
１１１ ＺｒＯ２膜
１１２ ｎ側電極
１１３ ｐ側電極
１２１ ＳｉＯ２膜
１２１ａ 凹み
１２２ ＺｒＯ２膜
１２３ レジストパターン
【発明の属する技術分野】
本発明は、窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法に関する。
【０００２】
【従来の技術】
近年、ＩｎＧａＡｌＮなどの窒化ガリウム系化合物半導体を用いた青色発光半導体レーザが開発されており、光ディスクなどの高密度情報処理用の光源として期待されている。
【０００３】
光ディスクシステム等への応用では、レーザの出射ビームを極小スポットに絞ることが必要であり、基本横モード発振が不可欠である。このような窒化ガリウム系化合物半導体レーザとして、従来、リッジ構造のレーザが多く報告され、また販売されている（例えば、特許文献１及び２参照。）。このリッジ構造のレーザの発振閾値および横モードの制御などの素子特性は、リッジ部の深さおよびリッジ部の幅に依存する。特に、リッジ部の幅は約２μｍ以下の非常に狭い幅であり、リッジ部に電極を形成する等の工程においては精密なプロセス制御が要求される。
【０００４】
【特許文献１】
特開２０００−４０６３公報（図２等）
【０００５】
【特許文献２】
特開２００１−１６０６５０公報（図１等）
【０００６】
【発明が解決しようとする課題】
従来のリッジ構造を有する窒化ガリウム系化合物半導体レーザには、以下に述べる問題点がある。
【０００７】
まず、従来、リッジ構造の半導体レーザのリッジ或いはエッチング端面を形成する工程において、レジスト、ＳｉＯ２、Ｎｉ等がドライエッチング用マスクとして用いられる。しかし、金属であるＮｉをマスクに用いた場合、ＧａＮに対するエッチング選択比（被エッチング材料のエッチング速度Ｒｅとマスク材のエッチング速度Ｒｍの比、即ちＲｅ／Ｒｍ。）が高いことが期待できるものの、Ｎｉを剥離するためのエッチング液によりデバイスや結晶にダメージが入り、デバイスプロセスに適用することは困難である。また、レジストやＳｉＯ２をマスクに用いた場合、ＧａＮに対するエッチング選択比は十分ではなく、エッチング中にマスクが後退する。マスクが後退する場合、エッチング側壁に縦縞状に凹凸が形成されたり、エッチング側壁が垂直に形成されず斜めに形成され易い。
【０００８】
実際の半導体レーザプロセスに用いた場合、ストライプに沿ってリッジ幅が変動し、光の散乱損失の原因となったり、リッジ幅の制御性劣化の原因となる。また、エッチング端面形成ではエッチング端面が８５°程度のテーパとなったりして垂直な端面を得ることができず、このために光の閉じ込めが低下するなどの問題があった。垂直で平滑なエッチングを達成するためには、ＧａＮに対して優れたエッチング選択比を有しデバイスプロセスに適した材料のエッチングマスクを用いる必要があるが、かかる材料は未だ見出されていない。
【０００９】
また、従来のＧａＮ系半導体レーザはサファイア或いは炭化珪素からなる基板上に形成されるのが一般的である。しかし、かかる基板とＧａＮ系半導体レーザ構造層間の熱膨張係数の差のために、ウエハーには大きな反りが発生する。この反りは、例えば、直径約５ｃｍのＧａＮ系半導体レーザ構造層を成長したウエハーを水平面上に置いた場合、ウエハー中心部と端部との高さの差は数十μｍにも及ぶことが本発明者により見出されている。
【００１０】
このため、リッジ上部にｐ側電極用の窓を形成する工程が困難となる。即ち、通常は、リッジ上部にｐ側電極用の窓を形成するために、ガラスマスク等を用いた光リソグラフィによるパターン転写を行う。しかし、上記したように、ウエハーには大きな反りが存在するため、ウエハー中心部ではガラスマスクとの密着性は良好であるが、ウエハー端部ではガラスマスクとの密着性は劣化する。さらにウエハー中心部では、リッジとガラスマスクのパターン開口部との位置は一致するものの、ウエハー端部では位置ズレが生じてしまう。このため、従来のプロセスでは、ウエハー端部でｐ側電極の形成される位置がリッジ上部からずれてしまうという問題があった。
【００１１】
これにより、ウエハー端部のレーザ素子では、抵抗が上昇し素子が破壊されることがある。また逆に、電流リークが発生しレーザ発振が得られなくなる場合もあった。即ち、ウエハーの端部ほどレーザ素子の歩留まりが低下していた。良好な特性のレーザ素子が得られるのは、ウエハーの中心付近２０％程度以下の領域しかないことが本発明者により確かめられている。
【００１２】
以上のように、従来の窒化ガリウム系化合物半導体レーザの製造方法では、リッジ幅の制御が困難であるとともに、狭いリッジ上部への電極形成の歩留まりが極端に悪いという課題があった。また、このような基板の反りによる歩留まり低下の問題は、窒化ガリウム系化合物半導体レーザ以外の他の窒化ガリウム系化合物半導体発光素子や、窒化ガリウム系化合物半導体素子にもあった。
【００１３】
本発明は、上記実情に鑑みてなされたものであり、その目的は、歩留まりが高い窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法を提供することである。
【００１４】
【課題を解決するための手段】
（構成）
前述した課題を解決するために、本発明の第１の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面の上に電極を形成する工程とを具備することを特徴とする。
【００１５】
また、本発明の第２の窒化ガリウム系化合物半導体素子の製造方法は、第１導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第１導電型の窒化ガリウム系化合物半導体層上に窒化ガリウム系化合物半導体の発光層を形成する工程と、この発光層上に第２導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第２導電型の窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記第２導電型の窒化ガリウム系化合物半導体層をエッチングしてリッジ部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記リッジ部の両側に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記リッジ部の両側に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記リッジ部上に電極を形成する工程とを具備することを特徴とする。
【００１６】
また、本発明の第３の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面領域を素子領域として半導体素子を形成する工程とを具備することを特徴とする。
【００１７】
また、本発明の第４の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面の上に電極を形成する工程とを具備することを特徴とする。
【００１８】
また、本発明の第５の窒化ガリウム系化合物半導体素子の製造方法は、第１導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第１導電型の窒化ガリウム系化合物半導体層上に窒化ガリウム系化合物半導体の発光層を形成する工程と、この発光層上に第２導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第２導電型の窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記第２導電型の窒化ガリウム系化合物半導体層をエッチングしてリッジ部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記リッジ部の両側に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記リッジ部の両側に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記リッジ部上に電極を形成する工程とを具備することを特徴とする。
【００１９】
また、本発明の第６の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面領域を素子領域として半導体素子を形成する工程とを具備することを特徴とする。
【００２０】
本発明の第１〜第６の窒化ガリウム系化合物半導体素子の製造方法において、以下の構成を備えることが特に好ましい。
【００２１】
（１）前記第１の膜はＳｉＯ２膜であり、前記第２の膜はＺｒＯ２、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２から選ばれる材料の膜であること。
【００２２】
（２）前記第３の膜はＺｒＯ２、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２から選ばれる材料の膜であること。
【００２３】
（３）前記弗素含有エッチャントは弗化アンモニウム又は弗化水素酸であること。
【００２４】
（４）前記塩素含有エッチャントは塩素ガスであること。
【００２５】
（５）第３の膜は端面コート用の複数の酸化膜であること。ここで、ＳｉＯ２膜は表面には出ない。
【００２６】
（６）前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面の上から前記凹部内の前記第３の膜上にかけて前記電極を形成すること。
【００２７】
（７）前記電極を前記リッジ部上から前記リッジ部の両側の前記第３の膜上にかけて形成すること。
【００２８】
（８）前記第２の膜を成膜した後に、当該第２の膜に対して酸素雰囲気中で熱処理を行うこと。
【００２９】
（９）前記第３の膜を成膜した後に、当該第３の膜に対して酸素雰囲気中で熱処理を行うこと。
【００３０】
（１０）前記第１の膜及び第２の膜をパターニングする工程において、リフトオフによるパターニングを用いること。
【００３１】
（１１）前記第１の膜及び第２の膜をパターニングする工程において、ドライエッチングを用いること。
【００３２】
（１２）前記第１の膜の幅を前記第２の膜の幅よりも狭くする工程は、前記第２導電型の窒化ガリウム系化合物半導体層をエッチングする工程と前記第３の膜を形成する工程との間に行うこと。
【００３３】
（１３）前記第１の膜の幅を前記第２の膜の幅よりも狭くする工程は、前記第１の膜をパターニングする工程と同時か、或いは当該工程に引き続いて行うこと。
【００３４】
また、本発明の窒化ガリウム系化合物半導体層の加工方法は、窒化ガリウム系化合物半導体層上にＺｒＯ２、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２から選ばれる材料のパターンを形成し、このパターンをマスクとして前記窒化ガリウム系化合物半導体層を塩素含有エッチャントによりエッチングすることを特徴とする。
【００３５】
ここで、前記塩素含有エッチャントは塩素ガスであることが好ましい。
【００３６】
（作用）
本発明者は、塩素ガスを用いた反応性プラズマにより窒化ガリウム系化合物半導体をエッチングする際、ＺｒＯ２膜のエッチング選択比は６．８であり、ＳｉＯ２膜のそれ（２．５）の２倍以上であることを実験により見出した。レジストは１より小さかった。したがって、ＺｒＯ２膜をマスクとして塩素含有エッチャントによりエッチングを行えば、窒化ガリウム系化合物半導体を高選択比でエッチングでき、側面が垂直に近く平滑なリッジ部等を容易に形成することも可能となる。
【００３７】
また、ＺｒＯ２膜は室温での電子ビーム蒸着法やスパッタ蒸着法により成膜した場合は、弗化アンモニウムや弗化水素酸等の弗素含有エッチャントによりエッチングされるものの、特に成膜後に酸素雰囲気中で熱処理を行うことにより、弗化アンモニウムや弗化水素酸等の弗素含有エッチャントに殆どエッチングされなくなるという性質がある。
【００３８】
したがって、ＳｉＯ２膜等の弗素含有エッチャントにより容易にエッチングされる膜の上に上記ＺｒＯ２膜を形成し、かかるＺｒＯ２膜をマスクとして塩素含有エッチャントによりＳｉＯ２膜等及び窒化ガリウム系化合物半導体をエッチングすることにより、凹部やリッジ部を容易に形成することができる。さらに、同じＺｒＯ２膜をマスクとして上記ＳｉＯ２膜等の側壁を上記弗素含有エッチャントにより選択的にエッチングすることにより、ＳｉＯ２膜の幅をＺｒＯ２膜の幅よりも狭くすることができ、その後凹部やリッジ部両側を別のＺｒＯ２膜で埋め込む際に、リッジ部等の側部における当該ＺｒＯ２膜の段切れを促進することが可能となる。埋め込んだＺｒＯ２膜に対してＳｉＯ２膜等を弗素含有エッチャントにより良好な選択比でエッチングすることができるので、凹部やリッジ部両側へのＺｒＯ２膜の選択的な埋め込み構造を容易に形成することが可能である。
【００３９】
これにより、側面が垂直に近く平滑なリッジ部等を容易に形成することができる他、リッジ部等の上面に対して合わせずれなく電極をコンタクトさせることが可能であり、歩留まりの高い窒化ガリウム系化合物半導体素子の製造方法を提供することができる。
【００４０】
以上の効果は、ＺｒＯ２膜以外に、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２においても確認することができた。
【００４１】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照にしつつ詳細に説明する。
【００４２】
（第１の実施形態）
最初に、本発明による窒化ガリウム系化合物半導体層の加工方法について、ＺｒＯ２膜をマスクとしてＧａＮ系半導体層をドライエッチングする工程を例に説明する。
【００４３】
まず、ＧａＮ系半導体層上にＺｒＯ２膜を電子ビーム蒸着法やスパッタ蒸着法等により堆積する。次に、このＺｒＯ２膜上にレジストを塗布し、光リソグラフィーによりパターンを形成する。さらに、当該レジストをマスクとして弗化アンモニウムを用いたウエットエッチング法あるいは反応性イオンエッチング（ＲＩＥ）によりＺｒＯ２膜をエッチングし、ＺｒＯ２膜へパターンを転写する。さらに、レジストを除去することによりＺｒＯ２のマスクパターンを形成できる。
【００４４】
さらに、このＺｒＯ２パターンをマスクとして、塩素ガスを含むエッチングガスを用いたドライエッチング法によりＧａＮ系半導体層をエッチングし、パターンをＧａＮ系半導体層に転写する。ここでドライエッチング法としては電子サイクロトロン共鳴―反応性イオンビームエッチング（ＥＣＲ−ＲＩＢＥ）や誘導結合プラズマ−反応性イオンエッチング（ＩＣＰ−ＲＩＥ）等を用いることができる。
【００４５】
なお、ＺｒＯ２のマスクパターンを形成する方法としては、リフトオフによる方法も適用することができる。すなわち、ＧａＮ系半導体素上にレジストを塗布し、光リソグラフィーによりパターンを形成する。次に、ＺｒＯ２膜を室温で電子ビーム蒸着法やスパッタ蒸着法により堆積する。次に、レジストを剥離液により剥離する。この時、レジスト上に堆積したＺｒＯ２膜も一緒に剥離除去され、ＧａＮ膜上に堆積したＺｒＯ２膜のみが残り、ＺｒＯ２膜のパターンが形成される。
【００４６】
図１１（ａ）に示すように、従来のＳｉＯ２マスク３０２を用いた場合、マスク３０２の後退により、リッジ部（凸部）３０１ａにおいて約８５°の傾斜を持つエッチング側壁しか得られず、また縦縞状の凹凸が形成され、リッジ部３０１ａの幅の揺らぎの原因となる。ここで、２０１はサファイア基板、２０２はＧａＮバッファ層、３０１は窒化ガリウム系化合物半導体層である。
【００４７】
一方、図１１（ｂ）に示すように、本発明によるＺｒＯ２マスク３０３を用いたドライエッチング法によれば、マスク３０３の後退はなく、リッジ部（凸部）３０１ｂにおいて垂直で平坦性も良好な側壁が得られ、リッジ部３０１ｂの幅の制御も容易であった。図１１（ｂ）において、１０１はサファイア基板、１０２はＧａＮバッファ層、３０１は窒化ガリウム系化合物半導体層である。
【００４８】
本発明では、マスクとしてＺｒＯ２の場合について説明したが、ドライエッチング時にプラズマあるいはイオンに晒される最表面層がＺｒＯ２膜であれば、マスクは多層膜により構成されていてもよい。
（第２の実施形態）
既に述べたように、ＺｒＯ２膜は電子ビーム蒸着あるいはスパッタ蒸着しただけでは、弗化アンモニウム液によりエッチングされるが、酸素雰囲気下で熱処理を行うことにより、弗化アンモニウム液等の酸に対してもエッチングされなくなる。一方、ＳｉＯ２膜は同じ条件で熱処理しても弗化アンモニウムによりエッチングされる。すなわち、マスクをＺｒＯ２とＳｉＯ２の二層より構成した場合、マスクを熱処理することにより、ウエットエッチングによりＳｉＯ２層のみを選択的にエッチングすることが可能である。本発明の第２の実施形態はこの性質を利用するものであり、リッジ構造の両側にＺｒＯ２膜等の絶縁膜をリフトオフにより選択的に形成する方法である。
【００４９】
以下、本実施形態について説明する。図１乃至図３は、本発明による窒化ガリウム系化合物半導体素子の製造方法に係る実施形態を示す工程断面図である。
【００５０】
まず、図１（ａ）に示すように、サファイア基板１上にＧａＮバッファ層２を形成し、このＧａＮバッファ層２上にＧａＮ系半導体層（例えばＧａＮ層）３を形成する。
【００５１】
次に、図１（ｂ）に示すようにＧａＮ系半導体層３上に第１の酸化膜としてＳｉＯ２膜４をＣＶＤ法、電子ビーム蒸着法、スパッタ蒸着法等の方法により堆積する。さらに、第２の酸化膜としてＺｒＯ２膜５を電子ビーム蒸着法やスパッタ蒸着法等の方法により堆積する。その後、酸素雰囲気下で３００℃以上８００℃以下の温度で熱処理を行う。この工程により、ＺｒＯ２膜５は弗化アンモニウムにエッチングされないようになる。
【００５２】
次に、ＺｒＯ２膜５上にレジストを塗布し、光リソグラフィーにより図１（ｃ）のようにレジストパターン６を形成する。さらに、図１（ｄ）に示すように当該レジストパターン６をマスクとして反応性イオンエッチング（ＲＩＥ）によりＺｒＯ２膜５をエッチングし、パターンを転写する。続けて、ＳｉＯ２膜４をエッチングする。その後、レジストパターン６を除去し、図２（ｅ）のようなＺｒＯ２膜５とＳｉＯ２膜４との二層よりなるマスクパターンを形成する。
【００５３】
次に、このマスクパターンを用い塩素ガスを含むエッチングガスを用いてドライエッチング法によりＧａＮ系半導体層２をエッチングし凸部３ａを形成する（図２（ｆ））。ここでドライエッチング法としてはＥＣＲ−ＲＩＢＥやＩＣＰ−ＲＩＥを用いることができる。
【００５４】
次に、弗化アンモニウム液に試料を浸け、ＳｉＯ２膜４の側壁部をエッチングにより後退させて、図２（ｇ）のようにＳｉＯ２膜４の側壁に凹み４ａを形成する。上述したように、ＺｒＯ２膜５は酸素雰囲気下で熱処理を施しているため、弗化アンモニウム液に対してエッチングされず、ＳｉＯ２膜４のみが選択的にエッチングされる。
【００５５】
次に、図２（ｈ）のように第３の酸化膜であるＺｒＯ２膜７ａ、７ｂを電子ビーム蒸着法やスパッタ蒸着法等により堆積する。この時、前記の側壁部の凹み４ａにはＺｒＯ２膜は堆積されない。したがって、ＺｒＯ２膜５上にＺｒＯ２膜７ａが、ＧａＮ系半導体層２の凸部３ａの両側にＺｒＯ２膜７ｂがそれぞれ形成されることになる。
【００５６】
次に、図３に示すように試料を弗化アンモニウム液に浸す。ここで、弗化アンモニウム液は前記側壁の凹み部４ａより第１の酸化膜のＳｉＯ２膜４に達し、ＳｉＯ２膜４はエッチング除去される。この際、ＳｉＯ２膜４とともにＳｉＯ２膜４上に堆積した第２の酸化膜であるＺｒＯ２マスク５と、第３の酸化膜ＺｒＯ２７ｂが同時に除去される。
【００５７】
以上の工程により、ＧａＮ系半導体層２の凸部３ａの両側部分（エッチング溝側壁部およびエッチング溝底面部）にＺｒＯ２絶縁膜７ａが選択的に形成される。すなわち、図３に示すように、エッチングで形成された凸部３ａ上部のみに開口部を有するＺｒＯ２絶縁膜７ａの構造を容易に実現できる。すなわち、本発明では、エッチングにより凸部３ａを形成するためのマスクを、ＺｒＯ２絶縁膜７ａ形成時のリフトオフ用のマスクとしても使用しているため、例えば幅２μｍ以下の絶縁膜開口部であっても、ウエハーの反りに影響されることなく、正確に形成することができる。
【００５８】
また、本発明によるＺｒＯ２膜５をマスクとして用いたドライエッチング法によれば、マスクの後退はなく、ＧａＮ系半導体層２の凸部３ａにおいて垂直で平坦性も良好な側壁が得られ、凸部３ａの幅の制御も容易であった。
【００５９】
なお、開口部を有するＺｒＯ２絶縁膜に囲まれた窒化ガリウム系化合物半導体領域には、発光素子の他に、ＭＥＳＦＥＴ、ＭＯＳＦＥＴ等のトランジスタや、ダイオード等、他の半導体素子を形成することも可能である。
【００６０】
以上説明した実施形態では、別のＳｉＯ２／ＺｒＯ２マスクの形成方法を用いてもよい。例えば、レジストマスクを用いたリフトオフプロセスにより、ＳｉＯ２膜、ＺｒＯ２膜を順に堆積してパターン形成してもよい。また、ＳｉＯ２膜上にリフトオフプロセスによりＺｒＯ２マスクパターンを形成し、エッチングによりＳｉＯ２膜へパターンを転写してもよい。すなわち、本発明では、ＳｉＯ２／ＺｒＯ２の二種類の酸化膜よりなるマスクを形成し、これを、窒化ガリウム系化合物半導体のドライエッチング用および絶縁膜のリフトオフ用のマスクとして用いることが本質的であり、パターンの形成方法にはよらない。
【００６１】
【実施例】
（実施例）
以下、本発明の実施例を用いて、本発明によるＧａＮ系半導体発光素子の製造方法について具体的に説明する。
【００６２】
図４は、本発明の実施例に係わる窒化ガリウム系化合物半導体レーザの概略断面図である。サファイア基板１０１上には、窒化ガリウム系化合物半導体１０２〜１１０が形成されている。すなわち、基板１０１上には、ＧａＮバッファ層１０２、ｎ−ＧａＮコンタクト層１０３、ｎ−ＧａＡｌＮクラッド層１０４、ｎ−ＧａＮ導波層１０５、ＩｎＧａＮ多重量子井戸（ＭＱＷ）活性層１０６、ｎ−ＧａＡｌＮオーバーフロー防止層１０７、ｐ−ＧａＮ導波層１０８、ｐ−ＧａＡｌＮクラッド層１０９、ｐ−ＧａＮコンタクト層１１０が順次積層されている。
【００６３】
ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９の一部はｐ−ＧａＡｌＮクラッド層１０９の途中までエッチング除去され、ストライプ状のリッジ１０９ａが形成されている。図１に示すレーザの図中上側の面上（リッジ１０９ａの両側部）には、ＺｒＯ２膜１１１が形成されている。そして、ＺｒＯ２膜１１１には開口部が設けられており、この開口部においてリッジ１０９ａ上面が露呈している。後述するように、本実施形態では、このＺｒＯ２膜１１１の開口部をリフトオフにより形成している。
【００６４】
一方、ｐ側電極１１２は、この開口部を介してｐ−ＧａＮコンタクト層１１０に接するように蒸着されている。また、他方側の電極であるｎ側電極１１３は、ｐ−ＧａＮコンタクト層１１０からｎ−ＧａＡｌＮクラッド層１０４までが部分的に除去されて露呈したｎ−ＧａＮコンタクト層１０３に蒸着されている。
【００６５】
本実施例の特徴の１つは、ＳｉＯ２膜およびＺｒＯ２膜の二層よりなるマスクを用いてリッジ１０９ａ形成のドライエッチングを行い、さらにＺｒＯ２膜１１１形成に同じマスクを用いることにより、リッジ上部に電極形成用のＺｒＯ２膜開口部を位置ずれなく形成した点である。これにより、ＺｒＯ２膜の開口に形成されるｐ側電極１１２と、リッジ１０９ａ上面との位置ずれがなくなる。
【００６６】
次に、本発明の実施例に係る窒化ガリウム系化合物半導体素子の製造方法について、図５〜図７を用いて具体的に説明する。
【００６７】
まず、図５（ａ）に示すように、サファイア基板１０１上に、有機金属気相成長法（ＭＯＣＶＤ法）により窒化ガリウム系化合物半導体積層構造を形成する。すなわち、基板１０１上に、膜厚１０〜２００ｎｍのＧａＮバッファ層１０２、膜厚４μｍのｎ−ＧａＮコンタクト層１０３、膜厚０．６μｍのｎ−ＧａＡｌＮクラッド層１０４、膜厚０．１μｍのｎ−ＧａＮ光ガイド層１０５、Ｉｎ０．２５Ｇａ０．７５Ｎ井戸層／Ｉｎ０．０５Ｇａ０．９５Ｎ障壁層からなる多重量子井戸の活性層１０６、ｐ−ＧａＡｌＮからなるキャリアオーバーフロー防止層１０７、膜厚０．１μｍのｐ−ＧａＮ光ガイド層１０８、膜厚０．６μｍのｐ−ＧａＡｌＮクラッド層１０９、膜厚０．１μｍのｐ−ＧａＮコンタクト層１１０、を順次形成する。その後、ウエハーを成長装置から取り出す。
【００６８】
次に、図５（ｂ）に示すように、ｐ−ＧａＮコンタクト層１１０上にＳｉＯ２層１２１を熱ＣＶＤ法により４００ｎｍ堆積した。その後、電子ビーム蒸着装置によりＺｒＯ２層１２２を５００ｎｍ堆積した。
【００６９】
その後、酸素を含む雰囲気中、５００℃で１０分間保持し熱処理を行った。この熱処理により、ＺｒＯ２の弗化アンモニウムに対するエッチングは無視できるようになり、ＳｉＯ２層１２１との選択比をほぼ無限大にすることができる。
【００７０】
ポジレジストを塗布し、光露光プロセスにより幅２μｍのレジストパターンを形成する。次に、ＣＦ４およびＨ２をエッチングガスとする反応性イオンエッチングによりＺｒＯ２層１２２およびＳｉＯ２層１２１をエッチングした。エッチング後、レジストを除去し、図５（ｃ）のように、上記窒化ガリウム系化合物半導体積層構造上にＳｉＯ２層１２１およびＺｒＯ２層１２２よりなる幅２μｍのマスクを形成することができる。なお、この工程において、ＣＦ４およびＨ２をエッチングガスとする反応性イオンエッチング等によりＺｒＯ２層１２２をパターニングした後、レジストを除去し、さらにパターニングされたＺｒＯ２層１２２をマスクとしてＣＦ４およびＨ２をエッチングガスとする反応性イオンエッチング等によりＳｉＯ２層１２１をパターニングすることも可能である。
【００７１】
次に、図６（ｄ）に示すように、ＳｉＯ２層１２１／ＺｒＯ２層１２２からなるマスクを用いて、ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９を深さ０．５μｍまでドライエッチングして、リッジ１０９ａを形成する。具体的には、誘導結合型の反応性イオンエッチング（ＩＣＰ−ＲＩＥ）装置中にウエハーをセットし、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件でエッチングを行う。この時、基板温度は２５℃に制御する。
【００７２】
次に、図６（ｅ）に示すように、弗化アンモニウム液によりＳｉＯ２層１２１の側壁のみを選択的にエッチングし、リッジ側壁に深さ２００ｎｍ程度の小さな凹み１２１ａを形成した。なお、この側壁の選択的なエッチング工程は、ＳｉＯ２層１２１のパターニング工程と、ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９のドライエッチング工程との間に行うこともできる。また、ＺｒＯ２層１２２からなるマスクを用いて弗化アンモニウム液によりＳｉＯ２層１２１をエッチングしてパターニングを行う場合は、この側壁の選択的なエッチング工程を同時に行うこともできる。
【００７３】
次に、図６（ｆ）に示すように、電子ビーム蒸着装置により、上記ドライエッチングでマスクとして用いたＳｉＯ２層１２１／ＺｒＯ２層１２２からなるマスクをそのまま用いて、全面にＺｒＯ２膜を５００ｎｍ堆積させた。ここで、ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９のドライエッチング工程によりこれらの層に形成された凹部（リッジ１０９ａ両側）にはＺｒＯ２膜１１１が堆積し、当該マスク上にはＺｒＯ２膜１１１´が堆積した。あらかじめ形成したＳｉＯ２層１２１の側壁の凹み１２１ａの部分にはＺｒＯ２膜は形成されない。
【００７４】
次に、この構造を弗化アンモニウムに浸すことによりＳｉＯ２層１２１をエッチング除去でき、これにより、ＳｉＯ２層１２１上に堆積したＺｒＯ２層１２２とＺｒＯ２膜１１１´も同時に除去することができた。この工程において、ＺｒＯ２膜１１１をｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９に形成された凹部に選択的に残すことができる（図７（ｇ））。
次に、図７（ｈ）に示すように、ｎ側電極１１０を形成するためのエッチングを行った。具体的には、まず、半導体レーザ構造層上にレジストを塗布し、光露光プロセスによりレジストパターン１２３を形成する。その後、ＣＦ４とＨ２ガスを用いた反応性イオンエッチング（ＲＩＥ）によりレジストパターン１２３に覆われていない部分のＺｒＯ２層１１１をエッチング除去した後、再度、誘導結合型の反応性イオンエッチング（ＩＣＰ−ＲＩＥ）装置中にウエハーをセットする。
【００７５】
次に、レジストパターン１２３をマスクとして、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件で、ｎ−ＧａＮコンタクト層１０３が露出するまで部分的にエッチング除去した（図７（ｈ））。
【００７６】
次に、レジストパターン１２３を除去し、リフトオフプロセスにより、図７（ｉ）に示すように、ｎ側電極１１２及びｐ側電極１１３を形成した。これにより、図４に示した半導体レーザが得られる。
【００７７】
本実施形態の製造方法では、リッジ形成のためのドライエッチング用マスクを、絶縁膜形成用のマスクとしても使用しており、この絶縁膜（ＺｒＯ２膜１１１）の開口の位置とリッジ１０９ａの位置とが極めて高い精度で一致する。即ち、ウエハーに反りがある場合でも、リッジ１０９ａの形成とＺｒＯ２膜１１１の開口形成とを同一マスクパターンを用いてセルフアラインに行うことができる。その結果、リッジ１０９ａの位置とｐ側電極１１２の位置とが極めて高い精度で一致し、ウエハーに反りがあってもｐ側電極１１２を極めて高い歩留まりで形成できる。
【００７８】
また、本発明によるＺｒＯ２層１２２をマスクとして用いたドライエッチング法によれば、マスクの後退はなく、リッジ１０９ａにおいて垂直で平坦性も良好な側壁が得られ、リッジ１０９ａの幅の制御も容易であった。
【００７９】
（比較例）
従来は、リッジに開口を有する絶縁膜としてＳｉＯ２膜が用いられており、リッジと開口の位置合わせが容易でなく製造歩留まりが悪かった。本発明者は、このようなリッジ構造を有するレーザを製造した。以下に、かかる製造方法を比較例として説明する。
【００８０】
図８乃至図１０は、当該比較例の製造方法を示す工程断面図である。まず、図８（ａ）に示すように、サファイア基板２０１上に、有機金属気相成長法により窒化ガリウム系化合物半導体積層構造を形成する。すなわち、基板２０１上に、膜厚１０〜２００ｎｍのＧａＮバッファ層２０２、膜厚４μｍのｎ−ＧａＮコンタクト層２０３、膜厚０．６μｍのｎ−ＧａＡｌＮクラッド層２０４、膜厚０．１μｍのｎ−ＧａＮ光ガイド層２０５、Ｉｎ０．２５Ｇａ０．７５Ｎ井戸層／Ｉｎ０．０５Ｇａ０．９５Ｎ障壁層からなる多重量子井戸の活性層２０６、ｐ−ＧａＡｌＮからなるキャリアオーバーフロー防止層２０７、膜厚０．１μｍのｐ−ＧａＮ光ガイド層２０８、膜厚０．６μｍのｐ−ＧａＡｌＮクラッド層２０９、膜厚０．１μｍのｐ−ＧａＮコンタクト層２１０、を順次形成する。その後、ウエハーを成長装置から取り出す。
【００８１】
次に、ｐ−ＧａＮコンタクト層２１０上にＳｉＯ２層２２１を熱ＣＶＤ法により４００ｎｍ堆積した。その後、ポジレジストを塗布し、光露光プロセスにより幅２μｍのストライプ状のレジストパターンを形成する。次に、ＣＦ４およびＨ２をエッチングガスとする反応性イオンエッチングによりＳｉＯ２層２２１をエッチングした。さらに、レジストを除去し、図８（ｂ）に示すように上記窒化ガリウム系化合物半導体積層構造上にＳｉＯ２層２２１よりなる幅２μｍのマスクを形成することができる。
【００８２】
次に、図８（ｃ）に示すように、ＳｉＯ２層２２１からなるマスクを用いて、ｐ−ＧａＮコンタクト層２１０とｐ−ＧａＡｌＮクラッド層２０９を深さ０．５μｍまでドライエッチングして、リッジ２０９ａを形成する。具体的には、誘導結合型の反応性イオンエッチング（ＩＣＰ−ＲＩＥ）装置中にウエハーをセットし、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件でエッチングを行う。この時、基板温度は２５℃に制御する。
【００８３】
次に、半導体レーザ構造層上にレジストを塗布し、光露光プロセスによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件で、ｎ−ＧａＮコンタクト層２０３が露出するまで部分的にエッチング除去した（図９（ｄ））。
【００８４】
次に、上記レジストパターンを除去し、図９（ｅ）に示すように全面にＳｉＯ２膜２１１を形成した。さらに、この構造上にレジストを塗布し、光露光プロセスによりレジストパターン２２２を形成する（図９（ｆ））。しかしながら、このレジストパターン２２２を形成する工程において、リッジ２０９ａに対してレジストパターン２２２の開口位置がずれてしまう問題が生じた。
【００８５】
図１２を用いてこのレジストパターン２２２の形成工程について詳細に説明する。通常は、リッジ２０９ａ（図１２では４００ａ、４００ｂの部分に相当。）上部にｐ側電極形成用の窓を形成するために、ガラスマスク４０１（４０２は遮光部、４０３は露光光。）を用いた光リソグラフィによるパターン転写を行う。しかし、ウエハーには大きな反りが存在するため、ウエハー中心部ではガラスマスク４０１との密着性は良好であるが、ウエハー端部ではガラスマスク４０１との密着性は劣化する。さらに、ウエハー中心部ではリッジ４００ａとガラスマスク４０１のパターン開口部との位置は一致するものの、ウエハー端部ではリッジ４００ｂとガラスマスク４０１のパターン開口部との間で位置ずれが生じてしまう。このため、上記比較例のプロセスでは、図１２に示すようにウエハー端部においてレジストパターン２２２の開口位置（ｐ側電極の形成される位置）がリッジ４００ｂ（２０９ａ）上部からずれてしまうという問題があった。本比較例においては、図９（ｆ）に示すように、レジストパターン２２２の開口の側壁２２２ａは、リッジ２０９ａ上及びリッジ２０９側部に位置してしまった。
【００８６】
次に、図９（ｆ）に示すようにレジストパターン２２２をマスクとしてＳｉＯ２膜２１１のパターニングを行った。ウエハー端部ではレジストパターン２２２の開口位置がリッジ２０９ａの位置とずれているため、ＳｉＯ２膜２１１の側壁はリッジ２０９ａ上及びリッジ２０９側部に位置してしまった。
【００８７】
次に、図１０（ｇ）に示すように、全面に電極となる金属膜を堆積した。レジストパターン２２２の開口内にはｐ側電極として金属膜２１２ａが、レジストパターン２２２上には金属膜２１２ａ´が形成された。さらに、レジストパターン２２２を除去してリフトオフプロセスを行うことにより、レジストパターン２２２上に堆積した金属膜２１２ａ´も同時に除去し、ｐ側電極として金属膜２１２ａを残した（図１０（ｈ））。しかしながら、ウエハー端部ではｐ側電極２１２ａはリッジ２０９ａに対してずれて形成されている。
【００８８】
次に、図１０（ｉ）に示すように、ｐ側電極２１２ａに対して電極パッド２１２ｂを形成した。また、ｎ−ＧａＮコンタクト層２０３上のＳｉＯ２膜２１１にはコンタクトホールを開口し、このコンタクトホール内にｎ側電極２１３を形成した。以上の工程により比較例による半導体レーザが得られる。
【００８９】
本比較例による半導体レーザでは、上記したようにウエハー端部ではｐ側電極２１２ａがリッジ２０９ａに対してずれて形成されているので、ウエハー端部のレーザ素子では、抵抗が上昇し素子が破壊されることがある。また逆に、電流リークが発生しレーザ発振が得られなくなる場合もあった。すなわち、ウエハーの端部ほどレーザ素子の歩留まりが低下していた。良好な特性のレーザ素子が得られるのは、ウエハーの中心付近２０％程度以下の領域しかなかった。
【００９０】
なお、本実施形態及び実施例は上記の記載に限定されない。例えば、上記実施形態及び実施例では、第１の膜としてＳｉＯ２膜、第２の膜としてＺｒＯ２膜を用いたが、これに限定されない。第２の膜としてはＺｒＯ２膜が一番好ましい効果が得られたが、その他、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２等の他の材料の膜を使うことも可能であることが確かめられた。また、これらの材料から選ばれる少なくとも二つの材料を互いに混ぜ合わせたり積層したりして組み合わせて用いることも可能である。
【００９１】
また、第３の膜としてＺｒＯ２膜を用いたが、これに限定されない。第３の膜としてはＺｒＯ２膜が一番好ましい効果が得られたが、その他、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２等の他の材料の膜を使うことも可能であることが確かめられた。また、これらの材料から選ばれる少なくとも二つの材料を互いに混ぜ合わせたり積層したりして組み合わせて用いることも可能である。
【００９２】
さらにまた、上記実施形態及び実施例では、窒化ガリウム系化合物半導体層を２層エッチングした例を示したが、これに限られず、一層のみをエッチングしても良いし、３層以上をエッチングしても良いことは言うまでもない。
【００９３】
また、弗素含有エッチャント及び塩素含有エッチャントはそれぞれ、ガス、液体、溶液の各状態を含むものである。上記実施形態及び実施例に用いたエッチャントがエッチングの効果が大きいが、これらに限定されず、他のエッチャントを使用することも可能である。
【００９４】
また、以上説明した実施例では、窒化窒化ガリウム系化合物半導体レーザに対する適用例を示したが、本発明の製造方法をＬＥＤ等の他の窒化ガリウム系化合物半導体発光素子、ＭＥＳＦＥＴ、ＭＯＳＦＥＴ等のトランジスタや、ダイオード等の他の半導体素子の製造に対しても適用することが可能である。
【００９５】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【００９６】
【発明の効果】
本発明の窒化ガリウム系化合物半導体層の加工方法によれば、凸部の幅を精密に制御することができ、かつ平滑な凸部側壁を得ることが可能である。また、本発明の窒化ガリウム系化合物半導体素子の製造方法によれば、絶縁膜の開口部の位置と凸部の位置とを精度良く一致させることができ、素子形成の歩留まりを向上させることが可能である。
【図面の簡単な説明】
【図１】本発明の第２の実施形態に係る窒化ガリウム系化合物半導体素子の製造方法を示す工程断面図。
【図２】図１に続く工程断面図。
【図３】図２に続く工程断面図。
【図４】本発明の実施例に係る窒化ガリウム系化合物半導体素子の構造を示す断面図。
【図５】本発明の実施例に係る窒化ガリウム系化合物半導体素子の製造方法を示す工程断面図。
【図６】図５に続く工程断面図。
【図７】図６に続く工程断面図。
【図８】比較例に係る窒化ガリウム系化合物半導体素子の製造方法を示す工程断面図。
【図９】図８に続く工程断面図。
【図１０】図９に続く工程断面図。
【図１１】第１の実施形態に係るエッチングにおける側壁形状と従来のエッチングにおける側壁形状を比較する断面図。
【図１２】ウエハー端部においてレジストパターンの開口位置がリッジ位置からずれる問題を説明する図。
【符号の説明】
１ 基板
２ バッファ層
３ ＧａＮ系半導体層
３ａ 凸部
４ ＳｉＯ２膜
４ａ 凹み
５ ＺｒＯ２膜
６ レジストパターン
７ａ、７ｂ ＺｒＯ２膜
１０１ 基板
１０２ バッファ層
１０３ ｎ−コンタクト層
１０４ ｎ−クラッド層
１０５ ｎ−光ガイド層
１０６ ＭＱＷ活性層
１０７ ｐ−オーバーフロー防止層
１０８ ｐ−光ガイド層
１０９ ｐ−クラッド層
１０９ａ リッジ
１１０ ｐ−コンタクト層
１１１ ＺｒＯ２膜
１１２ ｎ側電極
１１３ ｐ側電極
１２１ ＳｉＯ２膜
１２１ａ 凹み
１２２ ＺｒＯ２膜
１２３ レジストパターン
Claims (12)
- 窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面の上に電極を形成する工程とを具備することを特徴とする窒化ガリウム系化合物半導体素子の製造方法。
- 第１導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第１導電型の窒化ガリウム系化合物半導体層上に窒化ガリウム系化合物半導体の発光層を形成する工程と、この発光層上に第２導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第２導電型の窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記第２導電型の窒化ガリウム系化合物半導体層をエッチングしてリッジ部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記リッジ部の両側に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記リッジ部の両側に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記リッジ部上に電極を形成する工程とを具備することを特徴とする窒化ガリウム系化合物半導体素子の製造方法。
- 窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面領域を素子領域として半導体素子を形成する工程とを具備することを特徴とする窒化ガリウム系化合物半導体素子の製造方法。
- 窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面の上に電極を形成する工程とを具備することを特徴とする窒化ガリウム系化合物半導体素子の製造方法。
- 第１導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第１導電型の窒化ガリウム系化合物半導体層上に窒化ガリウム系化合物半導体の発光層を形成する工程と、この発光層上に第２導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第２導電型の窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記第２導電型の窒化ガリウム系化合物半導体層をエッチングしてリッジ部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記リッジ部の両側に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記リッジ部の両側に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記リッジ部上に電極を形成する工程とを具備することを特徴とする窒化ガリウム系化合物半導体素子の製造方法。
- 窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面領域を素子領域として半導体素子を形成する工程とを具備することを特徴とする窒化ガリウム系化合物半導体素子の製造方法。
- 前記第１の膜及び第２の膜をパターニングする工程において、リフトオフによるパターニングを用いることを特徴とする請求項４乃至６のいずれかに記載の窒化ガリウム系化合物半導体素子の製造方法。
- 前記第１の膜はＳｉＯ２膜であり、前記第２の膜はＺｒＯ２、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２から選ばれる材料の膜であることを特徴とする請求項１乃至７のいずれかに記載の窒化ガリウム系化合物半導体素子の製造方法。
- 前記第３の膜はＺｒＯ２、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２から選ばれる材料の膜であることを特徴とする請求項８記載の窒化ガリウム系化合物半導体素子の製造方法。
- 前記弗素含有エッチャントは弗化アンモニウム又は弗化水素酸であることを特徴とする請求項１乃至９のいずれかに記載の窒化ガリウム系化合物半導体素子の製造方法。
- 前記塩素含有エッチャントは塩素ガスであることを特徴とする請求項１乃至１０のいずれかに記載の窒化ガリウム系化合物半導体素子の製造方法。
- 窒化ガリウム系化合物半導体層上にＺｒＯ２、ＳｉＯ、Ｔａ２Ｏ３、Ｌａ２Ｏ５、ＣｅＯ２、ＨｆＯ２から選ばれる材料のパターンを形成し、このパターンをマスクとして前記窒化ガリウム系化合物半導体層を塩素含有エッチャントによりエッチングすることを特徴とする窒化ガリウム系化合物半導体層の加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282448A JP4067928B2 (ja) | 2002-09-27 | 2002-09-27 | 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282448A JP4067928B2 (ja) | 2002-09-27 | 2002-09-27 | 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004119772A true JP2004119772A (ja) | 2004-04-15 |
| JP4067928B2 JP4067928B2 (ja) | 2008-03-26 |
Family
ID=32276591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002282448A Expired - Fee Related JP4067928B2 (ja) | 2002-09-27 | 2002-09-27 | 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4067928B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004289149A (ja) * | 2003-03-19 | 2004-10-14 | Osram Opto Semiconductors Gmbh | 層または層シーケンスにおいて電気的にポンピングされる少なくとも１つの領域または少なくとも１つのメサ構造またはリッジ構造を形成する方法 |
| JP2006186275A (ja) * | 2004-12-28 | 2006-07-13 | Toyoda Gosei Co Ltd | 半導体素子の製造方法 |
| JP2007027164A (ja) * | 2005-07-12 | 2007-02-01 | Rohm Co Ltd | 半導体発光装置の製造方法及び半導体発光装置 |
| JP2007049027A (ja) * | 2005-08-11 | 2007-02-22 | Rohm Co Ltd | 半導体発光装置の製造方法及び半導体発光装置 |
| KR100818522B1 (ko) | 2004-08-31 | 2008-03-31 | 삼성전기주식회사 | 레이저 다이오드의 제조방법 |
| KR100842782B1 (ko) * | 2006-07-03 | 2008-07-02 | 후지쯔 가부시끼가이샤 | 패턴 제조 방법 |
| JPWO2006095393A1 (ja) * | 2005-03-04 | 2008-08-14 | 富士通株式会社 | 光半導体装置とその製造方法 |
| US7456039B1 (en) | 2007-06-14 | 2008-11-25 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor optical device |
| JP2009076867A (ja) * | 2007-08-30 | 2009-04-09 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
| EP2221857A1 (en) | 2009-02-24 | 2010-08-25 | Sumitomo Electric Industries, Ltd. | Manufacturing Method of a Semiconductor Element |
| JP2010232315A (ja) * | 2009-03-26 | 2010-10-14 | Panasonic Corp | プラズマ処理装置 |
| EP2262066A2 (en) | 2009-06-03 | 2010-12-15 | Nichia Corporation | Semiconductor device and method of manufacturing semiconductor device |
| JP2011108754A (ja) * | 2009-11-13 | 2011-06-02 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体発光素子を作製する方法、ｉｉｉ族窒化物半導体素子のための電極を形成する方法、及びｉｉｉ族窒化物半導体素子 |
| US7981704B2 (en) * | 2006-10-16 | 2011-07-19 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor optical device |
| JP2013084733A (ja) * | 2011-10-07 | 2013-05-09 | Sumitomo Electric Ind Ltd | 量子カスケード半導体レーザを作製する方法 |
| CN103701037A (zh) * | 2013-11-27 | 2014-04-02 | 中国科学院半导体研究所 | 氮化镓激光器腔面的制作方法 |
| WO2020050090A1 (ja) * | 2018-09-05 | 2020-03-12 | 東京エレクトロン株式会社 | エッチング方法及びエッチング装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270792A (ja) * | 1997-03-27 | 1998-10-09 | Sharp Corp | 化合物半導体レーザ |
| JP2001148543A (ja) * | 1999-11-19 | 2001-05-29 | Sony Corp | Ｉｉｉ族窒化物半導体の製造方法および半導体装置の製造方法 |
| JP2002223042A (ja) * | 2000-11-21 | 2002-08-09 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
-
2002
- 2002-09-27 JP JP2002282448A patent/JP4067928B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270792A (ja) * | 1997-03-27 | 1998-10-09 | Sharp Corp | 化合物半導体レーザ |
| JP2001148543A (ja) * | 1999-11-19 | 2001-05-29 | Sony Corp | Ｉｉｉ族窒化物半導体の製造方法および半導体装置の製造方法 |
| JP2002223042A (ja) * | 2000-11-21 | 2002-08-09 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004289149A (ja) * | 2003-03-19 | 2004-10-14 | Osram Opto Semiconductors Gmbh | 層または層シーケンスにおいて電気的にポンピングされる少なくとも１つの領域または少なくとも１つのメサ構造またはリッジ構造を形成する方法 |
| KR100818522B1 (ko) | 2004-08-31 | 2008-03-31 | 삼성전기주식회사 | 레이저 다이오드의 제조방법 |
| JP2006186275A (ja) * | 2004-12-28 | 2006-07-13 | Toyoda Gosei Co Ltd | 半導体素子の製造方法 |
| JPWO2006095393A1 (ja) * | 2005-03-04 | 2008-08-14 | 富士通株式会社 | 光半導体装置とその製造方法 |
| JP4708417B2 (ja) * | 2005-03-04 | 2011-06-22 | 富士通株式会社 | 光半導体装置とその製造方法 |
| JP2007027164A (ja) * | 2005-07-12 | 2007-02-01 | Rohm Co Ltd | 半導体発光装置の製造方法及び半導体発光装置 |
| JP2007049027A (ja) * | 2005-08-11 | 2007-02-22 | Rohm Co Ltd | 半導体発光装置の製造方法及び半導体発光装置 |
| KR100842782B1 (ko) * | 2006-07-03 | 2008-07-02 | 후지쯔 가부시끼가이샤 | 패턴 제조 방법 |
| US7981704B2 (en) * | 2006-10-16 | 2011-07-19 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor optical device |
| US7456039B1 (en) | 2007-06-14 | 2008-11-25 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor optical device |
| JP2009076867A (ja) * | 2007-08-30 | 2009-04-09 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
| CN101681828B (zh) * | 2008-07-22 | 2012-03-21 | 住友电气工业株式会社 | 制造半导体器件的方法 |
| EP2120257A4 (en) * | 2008-07-22 | 2010-09-29 | Sumitomo Electric Industries | MANUFACTURING METHOD FOR SEMICONDUCTOR COMPONENT |
| KR101087851B1 (ko) * | 2008-07-22 | 2011-11-30 | 스미토모덴키고교가부시키가이샤 | 반도체 소자의 제조 방법 |
| WO2009093762A1 (ja) | 2008-07-22 | 2009-07-30 | Sumitomo Electric Industries, Ltd. | 半導体素子の製造方法 |
| US20110129997A1 (en) * | 2008-07-22 | 2011-06-02 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor device |
| US8227279B2 (en) | 2009-02-24 | 2012-07-24 | Sumitomo Electric Industries, Ltd. | Manufacturing method of a semiconductor element |
| JP2010199237A (ja) * | 2009-02-24 | 2010-09-09 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
| EP2221857A1 (en) | 2009-02-24 | 2010-08-25 | Sumitomo Electric Industries, Ltd. | Manufacturing Method of a Semiconductor Element |
| JP2010232315A (ja) * | 2009-03-26 | 2010-10-14 | Panasonic Corp | プラズマ処理装置 |
| EP2262066A2 (en) | 2009-06-03 | 2010-12-15 | Nichia Corporation | Semiconductor device and method of manufacturing semiconductor device |
| US9318874B2 (en) | 2009-06-03 | 2016-04-19 | Nichia Corporation | Semiconductor device and method of manufacturing semiconductor device |
| US9692208B2 (en) | 2009-06-03 | 2017-06-27 | Nichia Corporation | Method of manufacturing semiconductor device |
| EP3217491A1 (en) | 2009-06-03 | 2017-09-13 | Nichia Corporation | Semiconductor device and method of manufacturing semiconductor device |
| JP2011108754A (ja) * | 2009-11-13 | 2011-06-02 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体発光素子を作製する方法、ｉｉｉ族窒化物半導体素子のための電極を形成する方法、及びｉｉｉ族窒化物半導体素子 |
| JP2013084733A (ja) * | 2011-10-07 | 2013-05-09 | Sumitomo Electric Ind Ltd | 量子カスケード半導体レーザを作製する方法 |
| CN103701037A (zh) * | 2013-11-27 | 2014-04-02 | 中国科学院半导体研究所 | 氮化镓激光器腔面的制作方法 |
| WO2020050090A1 (ja) * | 2018-09-05 | 2020-03-12 | 東京エレクトロン株式会社 | エッチング方法及びエッチング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4067928B2 (ja) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4067928B2 (ja) | 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法 | |
| CN101950924B (zh) | 半导体光学元件的制造方法 | |
| CN101276994B (zh) | 半导体光元件的制造方法 | |
| US7456039B1 (en) | Method for manufacturing semiconductor optical device | |
| KR100624598B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| CN101527427A (zh) | 半导体光元件的制造方法 | |
| JP5347236B2 (ja) | 半導体光素子の製造方法 | |
| CN101276993B (zh) | 半导体光学元件的制造方法 | |
| US7344904B2 (en) | Method of fabricating laser diode | |
| CN100592584C (zh) | 半导体光元件的制造方法 | |
| JP2002208753A (ja) | 半導体発光素子およびその製造方法 | |
| JP2004273752A (ja) | 半導体発光素子の製造方法 | |
| JP2009088441A (ja) | 半導体レーザ装置および半導体レーザ装置の製造方法 | |
| JP3753965B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP2003069158A (ja) | 窒化物系半導体レーザ素子の形成方法 | |
| JP2000091696A (ja) | 半導体素子、半導体発光素子およびその製造方法 | |
| JP4609830B2 (ja) | 半導体装置の製造方法 | |
| JP2002368344A (ja) | 窒化物半導体素子の製造方法 | |
| JP2008098362A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2005197754A (ja) | 半導体発光素子およびその製造方法 | |
| JPH10163560A (ja) | 半導体レーザ装置の製造方法 | |
| JP2012222190A (ja) | 半導体レーザ素子及び半導体レーザ素子の製造方法 | |
| JP2005183877A (ja) | 半導体レーザ及びその製造方法 | |
| JP2002270964A (ja) | 窒化物系半導体発光素子及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050207 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |