JP2004119754A

JP2004119754A - 配線、配線の製造方法、半導体装置及びその製造方法

Info

Publication number: JP2004119754A
Application number: JP2002282201A
Authority: JP
Inventors: Kazumi Matsumoto; 松本　和己
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-09-27
Filing date: 2002-09-27
Publication date: 2004-04-15

Abstract

【課題】配線を形成する際にパーティクルの発生を抑制して歩留まりを向上させると共にコンタクト抵抗の増大を抑制した配線、その製造方法、半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、シリコン基板１上に絶縁膜２を形成する工程と、前記絶縁膜２に、前記シリコン基板１上に位置するコンタクトホール２ａを形成する工程と、前記コンタクトホール内及び前記絶縁膜上にＴｉ層３を形成する工程と、前記Ｔｉ層３に酸素６を導入する工程と、前記Ｔｉ層の表面にＴｉＮ層４を形成する工程と、前記ＴｉＮ層及びＴｉ層に加熱処理を行うことにより、該ＴｉＮ層の下にＴｉＯ_２層３ｂを形成する工程と、前記ＴｉＮ層４を除去する工程と、前記ＴｉＯ_２層３ｂ上及び前記コンタクトホール内にＡｌ合金層５を形成する工程と、を具備する。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、配線、その製造方法、半導体装置及びその製造方法に関するものである。特には、配線を形成する際にパーティクルの発生を抑制して歩留まりを向上させると共にコンタクト抵抗の増大を抑制した配線、その製造方法、半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
図５は、従来の半導体装置の製造方法を説明するための断面図である。
まず、シリコン基板１０１の上にシリコン酸化膜などの絶縁膜１０２を形成する。次いで、この絶縁膜１０２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、絶縁膜１０２の上にはレジストパターンが形成される。
【０００３】
次いで、このレジストパターンをマスクとして絶縁膜１０２をエッチングすることにより、絶縁膜１０２にはシリコン基板１０１上に位置するコンタクトホール１０２ａが形成される。次いで、このコンタクトホール１０２ａ内及び絶縁膜１０２上にＴｉ層１０３をスパッタリングにより形成する。次いで、このＴｉ層１０３の上にＡｒプラズマを供給しながら反応性スパッタによりＴｉＮ層１０４を形成する。前記ＴｉＮ層１０４及びＴｉ層１０３はバリアとして作用する。
【０００４】
次いで、ＴｉＮ層１０４にＯ_２プラズマ処理を施すことにより、ＴｉＮ層１０４には酸素が導入される。次いで、ＴｉＮ層１０４、Ｔｉ層１０３及びシリコン基板１０１に６００℃程度の熱処理（シンター）を施す。これにより、Ｔｉ層１０３のＴｉがシリコン基板１０１に拡散していき、シリコン基板１０１とＴｉ層１０３との間にはＴｉシリサイド１０３ａが形成され、シリコン基板とＴｉ層とのオーミックコンタクトが形成される。
【０００５】
次いで、コンタクトホール１０２ａ内及びＴｉＮ層１０４上にＡｌ合金層１０５をスパッタリングにより堆積する。次いで、このＡｌ合金層１０５をパターニングすることにより、絶縁膜１０２上にはシリコン基板１０１に電気的に接続されたＡｌ合金配線が形成される。このＡｌ合金配線はＡｌ合金層１０５、ＴｉＮ層１０４及びＴｉ層１０３を有するものである。
【０００６】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置の製造方法では、Ｔｉターゲットを用いて窒素ガスを導入しながらＴｉとＮ_２を反応させる反応性スパッタによりＴｉＮ層１０４を形成している。このため、この工程ではパーティクルが発生しやすく、Ｔｉ層１０３又はＴｉＮ層１０４の上にパーティクルが残存することにより歩留まりが低下するという問題がある。また、前記Ａｌ合金配線はＴｉＮ層１０４を有するため、このＴｉＮ層１０４がシリコン基板１０１とのコンタクト抵抗を増大させる要因となる。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線を形成する際にパーティクルの発生を抑制して歩留まりを向上させると共にコンタクト抵抗の増大を抑制した配線、その製造方法、半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、シリコンからなる下地上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にＴｉ層を形成する工程と、
前記Ｔｉ層に酸素を導入する工程と、
前記Ｔｉ層の表面にＴｉＮ層を形成する工程と、
前記ＴｉＮ層及びＴｉ層に加熱処理を行うことにより、該ＴｉＮ層の下にＴｉＯ_２層を形成する工程と、
前記ＴｉＮ層を除去する工程と、
前記ＴｉＯ_２層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする。
【０００９】
上記半導体装置の製造方法によれば、従来技術のように反応性スパッタによりＴｉＮ層を形成する工程を有しない。このため、この工程でのパーティクルが発生しないので、配線を形成する際にパーティクルの発生を抑制して歩留まりを向上させることができる。また、ＴｉＮ層を除去する工程を有するため、従来技術のように高抵抗のＴｉＮ層を含まない。したがって、コンタクト抵抗の増大を抑制することができ、良好なコンタクトを得ることができる。
【００１０】
また、本発明に係る半導体装置の製造方法においては、前記導電層がＡｌ合金層又はＡｌ層であることが好ましい。Ａｌ合金層又はＡｌ層と絶縁膜との間にＴｉＯ_２層を形成し、このＴｉＯ_２層は絶縁膜からのＨ_２Ｏ等の脱ガスに対して高いバリア性を有している。このため、Ａｌ合金層又はＡｌ層を形成する際、脱ガスがＡｌ合金層又はＡｌ層に侵入することを抑制できる。これにより、Ａｌの流動性を阻害することがなく、Ａｌ合金層又はＡｌ層の良好なカバレージを得ることができる。
【００１１】
また、本発明に係る半導体装置の製造方法において、前記酸素を導入する工程は、Ｔｉ層にＯ_２プラズマを供給することにより酸素を導入する工程、又は、Ｔｉ層を大気に開放することにより酸素を導入する工程であることも可能である。
【００１２】
また、本発明に係る半導体装置の製造方法において、前記ＴｉＮ層を形成する工程は、減圧下の窒化雰囲気に前記Ｔｉ層の表面を曝すことにより、該Ｔｉ層の表面にＴｉＮ層を形成する工程であることが好ましい。
【００１３】
また、本発明に係る半導体装置の製造方法において、前記ＴｉＯ_２層を形成する工程は、該ＴｉＯ_２層を形成すると共に該ＴｉＯ_２層と前記下地との間にＴｉシリサイドを形成する工程であることが好ましい。このＴｉシリサイドにより下地とＴｉＯ_２層とのオーミックコンタクトが形成され、コンタクト抵抗を下げることができる。
【００１４】
また、本発明に係る半導体装置の製造方法においては、前記導電層を形成する工程の後に、前記Ａｌ合金層又はＡｌ層及び前記ＴｉＯ_２層をパターニングすることにより、前記絶縁膜上にＡｌ合金配線又はＡｌ配線を形成する工程をさらに具備することも可能である。
【００１５】
本発明に係る半導体装置は、シリコンからなる下地と、
前記下地上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成されたＴｉＯ_２層と、
前記ＴｉＯ_２層上及び前記接続孔内に形成されたＡｌ合金層又はＡｌ層と、
を具備し、
前記Ａｌ合金層又はＡｌ層及び前記ＴｉＯ_２層により配線が構成されることを特徴とする。
【００１６】
また、本発明に係る半導体装置においては、前記ＴｉＯ_２層と前記下地との間に形成されたＴｉシリサイドをさらに具備することが好ましい。
【００１７】
本発明に係る配線の製造方法は、絶縁膜上にＴｉ層を形成する工程と、
前記Ｔｉ層に酸素を導入する工程と、
前記Ｔｉ層の表面にＴｉＮ層を形成する工程と、
前記ＴｉＮ層及びＴｉ層に加熱処理を行うことにより、該ＴｉＮ層の下にＴｉＯ_２層を形成する工程と、
前記ＴｉＮ層を除去する工程と、
前記ＴｉＯ_２層上にＡｌ合金層又はＡｌ層を形成する工程と、
を具備することを特徴とする。
【００１８】
本発明に係る配線は、絶縁膜上に形成されたＴｉＯ_２層と、
前記ＴｉＯ_２層上に形成されたＡｌ合金層又はＡｌ層と、
を具備することを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（Ａ）〜（Ｃ）は、本発明の実施の形態による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、配線の製造する工程を有するものである。
【００２０】
まず、図１（Ａ）に示すように、シリコン基板１の上にシリコン酸化膜、ＢＰＳＧ（ｂｏｒｏ−ｐｈｏｓｐｈｏ　ｓｉｌｉｃａｔｅ　ｇｌａｓｓ　）膜などの絶縁膜２をＣＶＤ（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法により形成する。次いで、この絶縁膜２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、絶縁膜２の上にはレジストパターンが形成される。
【００２１】
次いで、このレジストパターンをマスクとして絶縁膜２をエッチングすることにより、絶縁膜２にはシリコン基板１上に位置する接続孔としてのコンタクトホール２ａが形成される。この際のエッチングはウエットエッチングでもドライエッチングでも良い。次いで、このコンタクトホール２ａ内及び絶縁膜２上にＴｉ層３をスパッタリングにより形成する。
【００２２】
次いで、このＴｉ層３に酸素６を導入する。この際の導入方法は、例えばＴｉ層３の表面にＯ_２プラズマを供給することにより酸素を導入しても良いし、Ｔｉ層３を大気に開放することにより酸素を導入しても良い。
【００２３】
この後、図１（Ｂ）に示すように、Ｔｉ層の表面を減圧下の窒化雰囲気、例えば４００℃程度の温度、Ｎ_２雰囲気に曝すことにより、Ｔｉ層の表面には薄いＴｉＮ層４が形成される。次いで、Ｔｉ層及びＴｉＮ層を７００〜８００℃の温度、Ｎ_２雰囲気でアニールなどの加熱処理（例えばランプアニール又は電気炉アニール）を行う。これにより、Ｔｉ層のＴｉがシリコン基板１に拡散していき、シリコン基板とＴｉ層との間にはＴｉシリサイド３ａが形成され、シリコン基板とＴｉ層とのオーミックコンタクトが形成され、コンタクト抵抗が下げられる。これと共に、ＴｉＮ層４の下にバリア性の高いＴｉＯ_２層３ｂが形成され、またＴｉＮ層４が安定化される。このとき、ＴｉＮ層４がバリアとなることによってＴｉＯ_２層３ｂに余分な酸素の導入がなく、良好なＴｉＯ_２層３ｂの形成が可能となる。
【００２４】
次に、図１（Ｃ）に示すように、ＴｉＮ層４をドライエッチングにより除去する。ＴｉＮ層４は高抵抗層であるので、ＴｉＮ層４を除去することにより、配線とのコンタクト抵抗の増大を抑制することができる。
【００２５】
次いで、コンタクトホール２ａ内及びＴｉＯ_２層３ｂ上に導電層としてのＡｌ合金層５をスパッタリングにより堆積する。次いで、このＡｌ合金層５及びＴｉＯ_２層３ｂをパターニングすることにより、絶縁膜２上にはシリコン基板１に電気的に接続されたＡｌ合金配線が形成される。このＡｌ合金配線はＡｌ合金層５及びＴｉＯ_２層３ｂを有するものである。
【００２６】
上記実施の形態による半導体装置の製造方法では、従来技術のようにＴｉターゲットを用いて窒素ガスを導入しながらＴｉとＮ_２を反応させる反応性スパッタによりＴｉＮ層を形成する工程を有しない。このため、この工程でのパーティクルが発生しないので、配線を形成する際にパーティクルの発生を抑制して歩留まりを向上させることができる。
【００２７】
また、本実施の形態では、従来技術のようにＡｌ合金配線に高抵抗のＴｉＮ層を含まないので、コンタクト抵抗の増大を抑制することができ、良好なコンタクトを得ることができる。また、コンタクト部に形成しているＴｉシリサイド３ａは低抵抗の結晶構造（Ｃ５４）のシリサイドであるため、コンタクト抵抗を低くしている。
【００２８】
また、本実施の形態では、Ａｌ合金層５と絶縁膜２との間にＴｉＯ_２層３ｂを形成し、このＴｉＯ_２層３ｂは絶縁膜からのＨ_２Ｏ等の脱ガスに対して高いバリア性を有している。このため、Ａｌ合金層５を成膜する際、脱ガスがＡｌ合金層に侵入することを抑制できる。これにより、Ａｌの流動性を阻害することがなく、Ａｌ合金層の良好なカバレージを得ることができる。したがって、信頼性の高いＡｌ合金配線を形成することが可能となる。
【００２９】
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、本実施の形態では、シリコン基板にＡｌ合金配線を接続する場合に本発明を適用しているが、シリコンからなる下地（例えばポリシリコン膜又はアモルファスシリコン膜）にＡｌ合金配線を接続する場合に本発明を適用することも可能である。
【００３０】
また、本実施の形態では、Ａｌ合金層５を用いているが、Ａｌ合金層に代えてＡｌ層を用いることも可能である。
【００３１】
【実施例】
図２（Ａ）〜（Ｃ）、図３（Ｄ），（Ｅ）及び図４は、本発明の実施例による半導体装置の製造方法を示す断面図である。
まず、図２（Ａ）に示すように、シリコン基板１の表面上に図示せぬ素子分離膜を形成し、素子分離膜の相互間のシリコン基板１上にゲート絶縁膜であるゲート酸化膜７を熱酸化法により形成する。素子分離膜としては、ＬＯＣＯＳ、セミリセスＬＯＣＯＳ、シャロートレンチなどの構造を用いることができる。
【００３２】
この後、ゲート酸化膜７の上にＣＶＤ法により多結晶シリコン膜を堆積する。次に、この多結晶シリコン膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、多結晶シリコン膜上にはレジストパターンが形成される。この後、このレジストパターンをマスクとして多結晶シリコン膜をエッチングすることにより、ゲート酸化膜７の上には多結晶シリコンからなるゲート電極１０が形成される。
【００３３】
次に、ゲート電極１０及び素子分離膜をマスクとしてシリコン基板１に不純物イオンをイオン注入し、シリコン基板１に熱処理を施す。これにより、シリコン基板１のソース／ドレイン領域には自己整合的にソース／ドレイン領域の拡散層８，９が形成される。
【００３４】
次に、図２（Ｂ）に示すように、ゲート電極１０、ソース／ドレイン領域の拡散層８，９及び素子分離膜を含む全面上にシリコン酸化膜、ＢＰＳＧ膜からなる層間絶縁膜１１をＣＶＤ法により堆積する。この後、この層間絶縁膜１１の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜１１上にはレジストパターン１２が形成される。
【００３５】
次いで、図２（Ｃ）に示すように、このレジストパターン１２をマスクとして層間絶縁膜１１及びゲート酸化膜７をエッチングすることにより、該層間絶縁膜１１にはゲート電極１０及びソース／ドレイン領域の拡散層８，９の上に位置するコンタクトホール１１ａ〜１１ｃが形成される。この際の具体的なエッチング方法としては、図８に示すＲＩＥ方式のマグネトロンプラズマエッチング装置を用い、プロセスガスにＣ_４Ｆ_８、Ｏ_２、Ａｒ及びＣＯの混合ガスを用いる。ここで、Ｃ_４Ｆ_８の流量は、５〜３０ｓｃｃｍ、Ｏ_２の流量は、２〜１５ｓｃｃｍ、Ａｒの流量は、１００〜５００ｓｃｃｍ、及びＣＯの流量は、１０〜１００ｓｃｃｍが好ましい。
【００３６】
次に、図２（Ｄ）に示すように、レジストパターン１２を剥離した後、コンタクトホール１１ａ〜１１ｃ内及び層間絶縁膜１１上にＴｉ層１３をスパッタリングにより形成する。次いで、このＴｉ層１３に酸素１６を導入する。この際の導入方法は、例えばＴｉ層１３の表面にＯ_２プラズマを供給することにより酸素を導入しても良いし、Ｔｉ層１３を大気に開放することにより酸素を導入しても良い。
【００３７】
この後、図２（Ｅ）に示すように、Ｔｉ層の表面を減圧下の窒化雰囲気、例えば４００℃程度の温度、Ｎ_２雰囲気に曝すことにより、Ｔｉ層の表面には薄いＴｉＮ層１４が形成される。次いで、Ｔｉ層及びＴｉＮ層を７００〜８００℃の温度、Ｎ_２雰囲気でアニールなどの加熱処理（例えばランプアニール又は電気炉アニール）を行う。これにより、Ｔｉ層のＴｉがシリコン基板１に拡散していき、シリコン基板とＴｉ層との間にはＴｉシリサイド１３ａが形成され、シリコン基板とＴｉ層とのオーミックコンタクトが形成され、コンタクト抵抗が下げられる。これと共に、ＴｉＮ層１４の下にバリア性の高いＴｉＯ_２層１３ｂが形成され、またＴｉＮ層１４が安定化される。このとき、ＴｉＮ層１４がバリアとなることによってＴｉＯ_２層１３ｂに余分な酸素の導入がなく、良好なＴｉＯ_２層１３ｂの形成が可能となる。
【００３８】
次に、図４に示すように、ＴｉＮ層１４をドライエッチングにより除去する。ＴｉＮ層１４は高抵抗層であるので、ＴｉＮ層１４を除去することにより、配線とのコンタクト抵抗の増大を抑制することができる。
【００３９】
次いで、コンタクトホール内及びＴｉＯ_２層１３ｂ上にＡｌ合金層１５をスパッタリングにより堆積する。次いで、このＡｌ合金層１５及びＴｉＯ_２層１３ｂをパターニングすることにより、層間絶縁膜１１上にはシリコン基板１に電気的に接続されたＡｌ合金配線（図示せず）が形成される。このＡｌ合金配線はＡｌ合金層及びＴｉＯ_２層を有するものである。
【００４０】
上記実施例による半導体装置の製造方法では、従来技術のようにＴｉターゲットを用いて窒素ガスを導入しながらＴｉとＮ_２を反応させる反応性スパッタによりＴｉＮ層を形成する工程を有しない。このため、この工程でのパーティクルが発生しないので、配線を形成する際にパーティクルの発生を抑制することができる。
【００４１】
また、本実施例では、従来技術のようにＡｌ合金配線に高抵抗のＴｉＮ層を含まないので、コンタクト抵抗の増大を抑制することができ、良好なコンタクトを得ることができる。また、コンタクト部に形成しているＴｉシリサイド１３ａは低抵抗の結晶構造（Ｃ５４）のシリサイドであるため、コンタクト抵抗を低くしている。
【００４２】
また、本実施例では、Ａｌ合金層１５と層間絶縁膜１１との間にＴｉＯ_２層１３ｂを形成し、このＴｉＯ_２層１３ｂは層間絶縁膜１１からのＨ_２Ｏ等の脱ガスに対して高いバリア性を有している。このため、Ａｌ合金層１５を成膜する際、脱ガスがＡｌ合金層に侵入することを抑制できる。これにより、Ａｌの流動性を阻害することがなく、Ａｌ合金層の良好なカバレージを得ることができる。したがって、信頼性の高いＡｌ合金配線を形成することが可能となる。
【００４３】
尚、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図１】実施の形態による半導体装置の製造方法を示す断面図。
【図２】（Ａ）〜（Ｃ）は、実施例による半導体装置の製造方法を示す断面図。
【図３】（Ｄ），（Ｅ）は、実施例による半導体装置の製造方法を示す断面図。
【図４】実施例による半導体装置の製造方法を示す断面図。
【図５】従来の半導体装置の製造方法を説明するための断面図。
【符号の説明】
１，１０１…シリコン基板、２，１０２…絶縁膜、２ａ，１０２ａ…コンタクトホール、３，１３，１０３…Ｔｉ層、３ａ，１３ａ，１０３ａ…Ｔｉシリサイド、３ｂ，１３ｂ…ＴｉＯ_２層、４，１４，１０４…ＴｉＮ層、
５，１５，１０５…Ａｌ合金層、６，１６…酸素、７…ゲート酸化膜、
８，９…ソース／ドレイン領域の拡散層、１０…ゲート電極、１１…層間絶縁膜、１１ａ〜１１ｃ…コンタクトホール、１２…レジストパターン

Claims

シリコンからなる下地上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にＴｉ層を形成する工程と、
前記Ｔｉ層に酸素を導入する工程と、
前記Ｔｉ層の表面にＴｉＮ層を形成する工程と、
前記ＴｉＮ層及びＴｉ層に加熱処理を行うことにより、該ＴｉＮ層の下にＴｉＯ_２層を形成する工程と、
前記ＴｉＮ層を除去する工程と、
前記ＴｉＯ_２層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
前記導電層がＡｌ合金層又はＡｌ層であることを特徴とする請求項１に記載の半導体装置の製造方法。
前記酸素を導入する工程は、Ｔｉ層にＯ_２プラズマを供給することにより酸素を導入する工程、又は、Ｔｉ層を大気に開放することにより酸素を導入する工程であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
前記ＴｉＮ層を形成する工程は、減圧下の窒化雰囲気に前記Ｔｉ層の表面を曝すことにより、該Ｔｉ層の表面にＴｉＮ層を形成する工程であることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置の製造方法。
前記ＴｉＯ_２層を形成する工程は、該ＴｉＯ_２層を形成すると共に該ＴｉＯ_２層と前記下地との間にＴｉシリサイドを形成する工程であることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置の製造方法。
前記導電層を形成する工程の後に、前記Ａｌ合金層又はＡｌ層及び前記ＴｉＯ_２層をパターニングすることにより、前記絶縁膜上にＡｌ合金配線又はＡｌ配線を形成する工程をさらに具備することを特徴とする請求項２〜５のうちいずれか１項に記載の半導体装置の製造方法。
シリコンからなる下地と、
前記下地上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成されたＴｉＯ_２層と、
前記ＴｉＯ_２層上及び前記接続孔内に形成されたＡｌ合金層又はＡｌ層と、
を具備し、
前記Ａｌ合金層又はＡｌ層及び前記ＴｉＯ_２層により配線が構成されることを特徴とする半導体装置。
前記ＴｉＯ_２層と前記下地との間に形成されたＴｉシリサイドをさらに具備することを特徴とする請求項７に記載の半導体装置。
絶縁膜上にＴｉ層を形成する工程と、
前記Ｔｉ層に酸素を導入する工程と、
前記Ｔｉ層の表面にＴｉＮ層を形成する工程と、
前記ＴｉＮ層及びＴｉ層に加熱処理を行うことにより、該ＴｉＮ層の下にＴｉＯ_２層を形成する工程と、
前記ＴｉＮ層を除去する工程と、
前記ＴｉＯ_２層上にＡｌ合金層又はＡｌ層を形成する工程と、
を具備することを特徴とする配線の製造方法。
絶縁膜上に形成されたＴｉＯ_２層と、
前記ＴｉＯ_２層上に形成されたＡｌ合金層又はＡｌ層と、
を具備することを特徴とする配線。