【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ，ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）などの半導体素子を収容するピングリッドアレイパッケージやフラットパッケージ等として用いられる半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、アルミナ質焼結体（アルミナセラミックス）や窒化アルミニウム質焼結体等からなる絶縁基体を用いた、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）パッケージやフラットパッケージとして使用される半導体素子収納用パッケージ（以下、半導体パッケージともいう）におけるリードピンの接合構造としては、図３のようなものが一般的である。すなわち、例えばアルミナセラミックスからなる絶縁層２を複数積層してなる絶縁基体１の上面に、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ）などのメタライズ層からなる、半導体素子Ａの載置部１ａおよび上面電極３が形成されている。
【０００３】
この上面電極３は、絶縁基体１を上下方向に貫通する貫通導体３ａによって下面電極４に電気的に接続されるとともに、半導体素子Ａ上面の電極にボンディングワイヤを介して電気的に接続されている。下面電極４の周囲には接地導体層５が形成され、また内層接地導体層等としての内層導体層が絶縁基体１の内部に形成されている。かくして、半導体素子Ａが、広い面積を有する内層導体層で電磁シールドされることにより、その特性を充分に引き出すことができるように構成されている（例えば、下記の特許文献１参照）。
【０００４】
また、これらの載置部１ａ、上面電極３、下面電極４および接地導体層５の表面には、ニッケル（Ｎｉ）メッキ層、またはＮｉメッキ層および金（Ａｕ）メッキ層が被着されており、下面電極４にはＦｅ（鉄）−Ｎｉ−Ｃｏ（コバルト）合金やＦｅ−Ｎｉ合金からなるリードピン７が銀（Ａｇ）ロウを介して接合されている。
【０００５】
半導体素子Ａは、上記構成の半導体パッケージの載置部１ａ上に金−錫（Ｓｎ）などの低融点ロウ材からなるロウ材を介して接合され、また絶縁基体１の下面には、予めＡｇロウによってリードピン７が下面電極４に垂設されている。また、絶縁基体１の下面の下面電極４の周囲には円環状の導体非形成部８が形成され、これにより下面電極４が接地導体層５の中に島状に独立して形成されている。
【０００６】
さらに、絶縁基体１の内部には、内層接地導体層や内層配線導体層としての内層導体層６が形成されており、内層導体層６は貫通導体３ａと電気的に導通しないようにされている。即ち、内層導体層６は、導体非形成部５の外周で形成される円の内側領域を底面とする円筒領域の外側に位置するように形成され、半導体素子Ａを電磁的にシールドしたり、図示しない電子部品に電気的に接続するものである。その結果、半導体素子Ａに入出力する高周波信号に起因する電磁波が有効に遮蔽され、また接地導体層５によって外部から侵入しようとする電磁波も有効に遮蔽されるとともに電気回路を形成している。
【０００７】
このような半導体パッケージの載置部１ａに半導体素子Ａがロウ材を介して載置固定され、この半導体素子Ａが、外部電気回路から供給される直流電流（バイアス電流）によって作動するとともに外部電気回路から入力された高周波信号を電気的に処理し、処理された高周波信号を出力することにより、半導体装置として機能する。
【０００８】
【特許文献１】
特開平４−３１６３５５号公報（第２−３頁、図１）
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいて、小型化および高密度化を進めていくと、内層導体層６および接地導体層５と、上面電極３および下面電極４ならびに貫通導体３ａとの間の間隔を小さくせざるを得ず、そのためこれらの間で発生する電気的な浮遊容量が増加し、その結果、上面電極３、下面電極４および貫通導体３ａから高周波信号が漏洩し易くなるといった不具合が発生していた。このような不具合は、樹脂等の一般的に低誘電率（比誘電率２〜５程度）の材料に比してアルミナセラミックなどの高誘電率（比誘電率８〜１０程度）の材料からなる絶縁基体１においてより顕著に現われていた。
【００１０】
また、内層導体層６および接地導体層５と、上面電極３および下面電極４ならびに貫通導体３ａとの間の間隔を小さくすると、接地導体層５の導体非形成部８側の端や内層導体層６の貫通導体３ａ側の端付近でセラミックグリーンシートの接合不良が発生し、この接合不良に起因してデラミネーション（層間剥離）が生じるといった問題点も発生していた。
【００１１】
このため、現状では、浮遊容量を低減させるとともにデラミネーションの発生を防止するために上記の間隔を大きくせざるを得ず、よって半導体パッケージの大きさが大きくなり、近年の小型化の要求に対して大きな障害となっていた。
【００１２】
従って、本発明は上記従来の問題点に鑑みて完成されたものであり、その目的は、半導体素子に入出力される高周波信号が伝送される貫通導体等の伝送路と内層導体層および接地導体層との間で発生する浮遊容量を低減させるとともに、小型化できる半導体パッケージを提供することにある。
【００１３】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、複数の絶縁層が積層されて成る絶縁基体の上面に半導体素子が載置される載置部および該載置部の周囲に形成された略円形の上面電極が設けられているとともに、前記絶縁基体の下面に前記上面電極に対向する略円形の下面電極および該下面電極の周囲に前記下面電極の中心に略同心状に形成された円環状の導体非形成部ならびに該導体非形成部の周囲に形成された接地導体層が設けられている基体と、前記上面電極および前記下面電極を電気的に接続する貫通導体と、前記基体の内部に形成された内層導体層とを具備しており、前記内層導体層は前記導体非形成部の外周により形成された円の内側領域を底面とする円筒領域の外側に位置しており、前記絶縁基体の内部に前記導体非形成部から上方に向けて上端が前記上面と前記内層導体層との間に位置するようにして前記円筒領域の軸方向に略平行な穴が複数形成されていることを特徴とする。
【００１４】
本発明の半導体素子収納用パッケージは、内層導体層は導体非形成部の外周により形成された円の内側領域を底面とする円筒領域の外側に位置しており、絶縁基体の内部に導体非形成部から上方に向けて上端が絶縁基体の上面と内層導体層との間に位置するようにして円筒領域の軸方向に略平行な穴が複数形成されていることから、内層導体層および接地導体層と、上面電極および下面電極ならびに貫通導体との間に存在する絶縁基体の体積を小さくするとともに、比誘電率が１である穴の内部空間を増大させることができ、その結果、内層導体層および接地導体層と、上面電極および下面電極ならびに貫通導体との間で発生する浮遊容量を効果的に低減させることができ、これによって貫通導体等の伝送路からの高周波信号の漏れを防ぐことができる。
【００１５】
本発明の半導体素子収納用パッケージは、好ましくは、前記複数の穴は前記下面電極の中心を中心とした円の円周上に略等間隔に形成されていることを特徴とする。
【００１６】
本発明の半導体素子収納用パッケージは、複数の穴は下面電極の中心を中心とした円の円周上に略等間隔に形成されていることから、貫通導体の周囲の絶縁基体の部位の強度および下面電極に接合されるリードピンの接合強度を維持して、内層導体層および接地導体層と、上面電極および下面電極ならびに貫通導体との間に存在する絶縁基体の体積を減少させることができ、浮遊容量を小さくすることができる。
【００１７】
また本発明の半導体素子収納用パッケージは、好ましくは、前記複数の穴は、それらの容積の合計が前記円筒領域の体積の１５乃至２５％とされていることを特徴とする。
【００１８】
本発明の半導体素子収納用パッケージは、複数の穴はそれらの容積の合計が円筒領域の体積の１５乃至２５％とされていることから、貫通導体の周囲の絶縁基体の部位の強度および下面電極に接合されるリードピンの接合強度を維持して、内層導体層および接地導体層と、上面電極および下面電極ならびに貫通導体との間に存在する絶縁基体の体積を減少させることができ、浮遊容量を小さくすることができる。
【００１９】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定された半導体素子と、該半導体素子の上方を覆うように前記基体の上面の外周部に接合された蓋体とを具備したことを特徴とする。
【００２０】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた、小型で高性能のものとなる。
【００２１】
【発明の実施の形態】
本発明の半導体素子収納用パッケージを以下に詳細に説明する。図１，図２は本発明の半導体パッケージについて実施の形態の一例を示し、図１は半導体パッケージの断面図、図２は図１の半導体パッケージの要部拡大平面図である。図１において、１は絶縁基体、１ａは半導体素子Ａの載置部、２は絶縁層、３は上面電極、３ａは貫通導体、４は下面電極、５は接地導体層、６は内層導体層、７はリードピン、７ａはリードピン７の大径部、８は導体非形成部、９は穴、１０は基体である。
【００２２】
本発明の半導体パッケージは、複数の絶縁層２が積層されて成る絶縁基体１の上面に半導体素子Ａが載置される載置部１ａおよび載置部１ａの周囲に形成された略円形の上面電極３が設けられているとともに、絶縁基体１の下面に上面電極３に対向する略円形の下面電極４および下面電極４の周囲に下面電極４の中心に略同心状に形成された円環状の導体非形成部８ならびに導体非形成部８の周囲に形成された接地導体層５が設けられている基体１０と、上面電極３および下面電極４を電気的に接続する貫通導体３ａと、基体１の内部に形成された内層導体層６とを具備し、内層導体層６は導体非形成部８の外周により形成された円の内側領域を底面とする円筒領域８ａの外側に位置しており、絶縁基体１の内部に導体非形成部８から上方に向けて上端が絶縁基体１上面と内層導体層６との間に位置するようにして円筒領域８ａの軸方向に略平行な穴９が複数形成されている。
【００２３】
本発明の絶縁基体１は、上面電極３とメタライズ層等から成る半導体素子Ａの載置部１ａとが上面に形成され、下面電極４および接地導体層５が下面に形成されており、さらに内層導体層６が絶縁基体１の内部に形成されている。そして、上面電極３と下面電極４とは貫通導体３ａにより電気的に接続されている。
【００２４】
また、下面電極４と接地導体層５との間には下面電極４の中心に同心状に円環状の導体非形成部８が形成されており、導体非形成部８から上方に複数の穴９が絶縁基体１上面と内層導体層６との間に上端があるようにして形成されている。また、載置部１ａ、上面電極３、下面電極４および接地導体層５は、表面の酸化を防止するとともにロウ材との濡れ性を良好にするために、Ｎｉメッキ層やＡｕメッキ層などを被着させておくと良い。
【００２５】
半導体素子Ａは、絶縁基体１の上面にＡｕ−Ｓｎロウ材などの低融点のロウ材を介して接合されている。また、絶縁基体１の下面電極４にはロウ材を介してリードピン７の先端の大径部７ａが接合されている。リードピン７は半導体素子Ａを外部の電気回路装置に電気的に接続するために用いられる。
【００２６】
この絶縁基体１を有する半導体パッケージは以下のようにして作製される。絶縁基体１が酸化アルミニウム（Ａｌ２Ｏ３）質焼結体（アルミナセラミックス）から成る場合、Ａｌ２Ｏ３粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ），カルシア（ＢａＯ）等の粉末を添加し、さらに適当なバインダ，溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法等の成形方法によって多数個取り用のセラミックグリーンシート（以下、グリーンシートともいう）を得る。このグリーンシートを用いて以下の［１］〜［１１］の工程により絶縁基体１が作製される。
【００２７】
［１］グリーンシートに貫通導体３ａを形成するための貫通孔を打ち抜き法で形成する。
【００２８】
［２］焼成後に穴９となる貫通孔を打抜き法で形成する。この穴９は主に貫通導体３ａと内層導体層６との間で発生する浮遊容量を小さくするためのものであり、穴９は、好ましくは、下面電極４の直径をＲとしたとき、下面電極４の中心を中心とする円環状であって内径がＲで外径が２Ｒ〜４Ｒの導体非形成部８に形成され、導体非形成部８を底面とする円筒領域８ａの内側に下面電極４を取り囲むように形成されている。導体非形成部８の外径が４Ｒを超えると、内層導体層６や接地導体層５の配置が制約されてそれらの面積が小さくなり、電磁シールド性が劣化し易くなったり、絶縁基体１が大型化する傾向にある。
【００２９】
穴９は、導体非形成部８に下面電極４を取り囲むようにして略等間隔に複数形成されているのが良い。等間隔に形成されていないと、貫通導体３ａとその周囲の内層導体層６との電磁結合が貫通導体３ａの周囲で不均一になり、その結果、貫通導体３ａと内層導体層６とで略同軸構造をとることができなくなり、高周波信号に反射損失が発生し易くなる。また、円筒領域８ａ内側の絶縁基体１の部位の強度が維持され、例えばリードピン７に外力が作用したときにリードピン７が絶縁基体１の一部とともに剥落するのを有効に防止することができる。
【００３０】
また、穴９は、内層導体層６が貫通導体３ａの周囲に均一に分布していない場合には内層導体層６の側に密集して（偏在して）形成されていることが好ましい。これにより、貫通導体３ａの周囲の電気力線や磁力線の密度を略均一にすることができるとともに浮遊容量の発生を抑制することができる。
【００３１】
また、穴９は、それらの容積の合計が円筒領域８ａの体積の１５乃至２５％であることが良い。１５％未満では、比誘電率が空間よりも大きい円筒領域８ａ内部の絶縁基体１の部位の体積を減少させることによる浮遊容量低減の効果が小さく、不要なキャパシタンスが発生し易くなる。２５％を超えると、下面電極４に接合されるリードピン７を保持するのに必要な絶縁基体１の強度が不足し、リードピン７が絶縁基体１の一部とともに剥落し易くなる。
【００３２】
［３］穴９となる貫通孔にＷを主成分とする導体ペーストを充填する。
【００３３】
［４］各グリーンシートに載置部１ａ、上面電極３、下面電極４、内層導体層６および接地導体層５となる導体層をスクリーン印刷法により形成する。
【００３４】
［５］複数のグリーンシートを積層してその積層体を作製する。
【００３５】
［６］この積層体を個々の絶縁基体１となる個別の積層体に切断分離し、これらを例えば約１６００℃の高温で約２時間焼成して焼結体を得る。
【００３６】
［７］焼結体の表面に露出した各導体層を保護し酸化防止するとともにロウ付けを容易にするために、Ｎｉメッキ層やＡｕメッキ層を各導体層の表面に被着する。
【００３７】
［８］リードピン７の大径部７ａに、例えば円柱状のＡｇロウを横にして接着剤などで仮止めした状態で、非酸化性雰囲気のブレージング炉内で約９００℃の温度で溶融させることにより、大径部７ａにＡｇロウから成る半球状の導体バンプを形成する。
【００３８】
［９］リードピン７を、これを挿通させる穴が所定間隔で複数穿設されたカーボン治具（図示せず）を用いて、絶縁基体１下面の下面電極４の部位に配置する。このとき、予めカーボン治具の各穴にリードピン７を振動させながら挿入する治具を用いて、各穴にリードピン７の本体を下にして１本ずつ挿入する。リードピン７の表面には、酸化防止とロウ材や半田との濡れ性を向上させるために、厚さ０．５〜９μｍのＮｉメッキ層等を予め被着させておくと良い。
【００３９】
［１０］カーボン治具上に下面電極４が各リードピン７の大径部７ａに当接するように載置し絶縁基体１を、ブレージング炉中で８７０℃程度の温度で加熱することにより、下面電極４にリードピン７をロウ材を介して垂設する。
【００４０】
［１１］リードピン７が接合された半導体パッケージの全体に、厚さ０．５〜９μｍのＮｉメッキ層および厚さ０．５〜５μｍのＡｕメッキ層を被着する。
【００４１】
以上より、絶縁基体１の下面電極４にリードピン７が接合され、リードピン７および貫通導体３ａで伝送される高周波信号の反射損失を小さくすることができるとともに、リードピン７が接合された絶縁基体１の部位の強度を保持することができ、その結果半導体装置として良好な作動状態が得られる。
【００４２】
そして、絶縁基体１の載置部１ａに半導体素子Ａを半田等で載置固定し、絶縁基体１の上面の外周部にキャップ状等の蓋体を接合したり、絶縁基体１の上面の外周部に枠体を介して板状の蓋体を接合することにより、半導体装置が得られる。そして、リードピン７が、外部電気回路基板等の電極上の半田バンプ等に当接され半田バンプが再溶融する温度に加熱されて、リードピン７が外部電気回路基板等の電極に接合され、半導体装置と外部電気回路との電気的な接続がなされる。
【００４３】
本発明の半導体装置は、本発明の半導体パッケージと、載置部１ａに載置固定された半導体素子Ａと、半導体素子Ａの上方を覆うように基体１０の上面の外周部に接合された蓋体とを具備していることにより、高周波信号の漏れを抑制して伝送特性を改善することができるとともに、リードピン７を信頼性良く接合することができる。その結果、大容量の情報を高速に処理する半導体装置として機能し、従って半導体素子ＡとしてＬＳＩ以外にＭＣＭ等も好適に用いられる。
【００４４】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【００４５】
（実施例１）
図１，図２に示すアルミナセラミックスから成る絶縁基体１を用いた半導体パッケージを以下のようにして作製した。
【００４６】
まず、厚さが０．５ｍｍ、縦約２０ｍｍ、横約３０ｍｍのグリーンシートを用いて、下面電極４の中心に対する中心角が６０°であり焼成後に直径が０．５ｍｍとなる６個の穴９となる６個の貫通孔を、下面電極４の中心を中心とする直径が１．２ｍｍの円の円周上に等間隔に形成するとともに下面電極４以外の導体層をそれぞれ形成したグリーンシートを５枚作製した。また、貫通孔を形成しておらず上面に上面電極３となる導体層や載置部１ａ等の導体層が形成された、最上層となるグリーンシートを作製した。これらのグリーンシートを積層し約１６００℃で焼成することにより、基体１０の上面に載置部１ａ、上面電極３を有し、下面に下面電極４、導体非形成部８および接地導体層５を有し、導体非形成部８から内部の上方に穴９を有する半導体パッケージを作製した。
【００４７】
即ち、導体非形成部８の外周を円周とした円の内側領域を底面とする円筒領域８ａの内側に存在するように、直径１ｍｍの下面電極４の周囲に内径２ｍｍで外径が４ｍｍの導体非形成部８に６つの穴９を設けたサンプルを１０個作製した。
【００４８】
なお、載置部１ａ、上面電極３、下面電極４、接地導体層５および内層導体層６は、Ｗの導体ペーストを所定のパターンで印刷塗布し焼成することによって形成した。また、内層接地導体層としての内層導体層６は、貫通導体３ａを取り囲むようにして形成した。
【００４９】
また、比較例のサンプルを以下のようにして作製した。導体非形成部８で下面電極４の中心を中心とした直径１．２ｍｍの円の円周上に、下面電極４の中心に対する中心角が４５°とされた３個の穴９および中心角が９０°とされた２個の穴９との合計５個の穴であって焼成後の直径が０．５ｍｍの穴となる５個の貫通孔を形成するとともに、下面電極４以外の導体層も形成した５枚のグリーンシートを作製した。また、上記と同様にして貫通孔を設けていない最上層となるグリーンシートを作製した。これらを積層し焼成して１０個のサンプルを得た。
【００５０】
これらのサンプルについて、５ＧＨｚの高周波信号を伝送させた場合の反射損失をネットワークアナライザーで測定した。測定結果を表１に示す。
【００５１】
一般的に高周波を伝送するパッケージにおいては、伝送線路における反射損失は−１５ｄＢを強化位置として、それより小さければ良いとされているため、以下の実施例においてはこの値を基にして評価した。
【００５２】
【表１】
【００５３】
表１より、本発明のサンプルのように６つの穴９が等間隔に形成されていると、比較例のものに対して反射損失が平均で３５％（ｄＢ比）改善され、本発明の有効性が確認できた。
【００５４】
次に、直径０．７ｍｍの５つの穴９を中心角７２°として形成した以外は上記と同様にして作製したサンプルを１０個用意した。また、比較例として、中心角が３０°の穴９を７個および中心角が６０°の穴９を２個の合計９個を形成した以外は上記と同様にして作製したサンプルを１０個用意した。
【００５５】
これらのサンプルについて、５ＧＨｚの高周波信号を伝送させた場合の反射損失をネットワークアナライザーで測定した。その測定結果を表２に示す。
【００５６】
【表２】
【００５７】
表２より、本発明のサンプルは比較例のものに比して高周波信号の反射損失が３７％（ｄＢ比）程度向上することが判明した。
【００５８】
（実施例２）
内層導体層６を貫通導体３ａの片側の１８０°の範囲に形成し、穴９を内層導体層６側に密集させた（偏在させた）サンプルを以下のようにして作製した。即ち、中心角が３０°の７個の直径０．４ｍｍの穴９が内層導体層６側に存在し、中心角が６０°の２個の直径０．４ｍｍの穴９が内層導体層６と反対側に存在するように合計９個を形成した以外は上記実施例１と同様にして作製したサンプルを１０個用意した。
【００５９】
一方、比較例として、電極４の中心を中心とした直径が１．２５ｍｍの円の円周上に直径が０．４ｍｍの穴９を１０個等間隔（中心角３６°間隔）で形成した。
【００６０】
それぞれのサンプルにリードピン７をＡｇロウで接合し、５ＧＨｚの高周波信号を伝送させた場合の反射損失をネットワークアナライザーで測定した。その結果を表３に示す。
【００６１】
【表３】
【００６２】
表３より、本発明のサンプルでは、比較例のものに対して、本発明の有効性が確認された。すなわち、高周波信号の反射損失については、内層導体層６に近づけて穴９を形成すれば、反射損失が改善できることが判明した。
【００６３】
（実施例３）
複数の穴９の容積の合計の円筒領域８ａの体積に対する比Ｒｖ（％）を種々の値（下記表４参照）となるようにした各種サンプルを、上記実施例１と同様にして５個ずつ作製した。ただし、穴９の数は、Ｒｖが１０％，１２．５％，１５％のものは６つ、Ｒｖが１７．５％，２０％，２２．５％のものは８本、Ｒｖが２５％，２７．５％のものは１０本とした。このとき、Ｒｖの調整は、グリーンシートを打ち抜いて穴９を形成するための金型の打抜きピンの直径を変えることにより行なった。
【００６４】
そして、Ｒｖが浮遊容量に及ぼす影響およびリードピン７の接合強度を評価した。即ち、上記と同様にして、浮遊容量によって生じる高周波信号の反射損失をネットワークアナライザーにより測定し、またリードピン７の接合強度を引張り試験機で測定した。このとき、一つのサンプルについて反射損失を測定した後にリードピン７の接合強度を測定して、各種のサンプルの平均値を表４に示した。
【００６５】
【表４】
【００６６】
表４より、Ｒｖが１５乃至２５％のときに反射損失およびリードピン７の接合強度が損なわれないことが明らかになった。
【００６７】
なお、本発明は上記実施の形態および実施例に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。例えば、半導体素子Ａが半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の光半導体素子である場合にも本発明の効果は同様であり、その場合、例えば絶縁基体１上に枠体を接合して半導体パッケージを構成し、枠体に光ファイバ取着用の貫通孔を設ければ良い。
【００６８】
【発明の効果】
本発明の半導体素子収納用パッケージは、基体の内部に形成された内層導体層は導体非形成部の外周により形成された円の内側領域を底面とする円筒領域の外側に位置しており、絶縁基体の内部に導体非形成部から上方に向けて上端が絶縁基体の上面と内層導体層との間に位置するようにして円筒領域の軸方向に略平行な穴が複数形成されていることにより、内層導体層および接地導体層と、上面電極および下面電極ならびに貫通導体との間に存在する絶縁基体の体積を小さくするとともに、比誘電率が１である穴の内部空間を増大させることができ、その結果、内層導体層および接地導体層と、上面電極および下面電極ならびに貫通導体との間で発生する浮遊容量を効果的に低減させることができ、これにより貫通導体等の伝送路からの高周波信号の漏れを防ぐことができる。
【００６９】
本発明の半導体素子収納用パッケージは、好ましくは、複数の穴は下面電極の中心を中心とした円の円周上に略等間隔に形成されていることにより、貫通導体の周囲の絶縁基体の部位の強度および下面電極に接合されるリードピンの接合強度を維持して、内層導体層および接地導体層と、上面電極および下面電極ならびに貫通導体との間に存在する絶縁基体の体積を減少させることができ、浮遊容量を小さくすることができる。
【００７０】
また本発明の半導体素子収納用パッケージは、好ましくは、複数の穴はそれらの容積の合計が円筒領域の体積の１５乃至２５％とされていることにより、貫通導体の周囲の絶縁基体の部位の強度および下面電極に接合されるリードピンの接合強度を維持して、内層導体層および接地導体層と、上面電極および下面電極ならびに貫通導体との間に存在する絶縁基体の体積を減少させることができ、浮遊容量を小さくすることができる。
【００７１】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定された半導体素子と、半導体素子の上方を覆うように基体の上面の外周部に接合された蓋体とを具備したことにより、上記本発明の半導体素子収納用パッケージを用いた、小型で高性能のものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の一例を示す断面図である。
【図２】図１の半導体素子収納用パッケージにおける下面電極周辺を示す要部拡大平面図である。
【図３】従来の半導体素子収納用パッケージの断面図である。
【符号の説明】
１：基体
１ａ：載置部
２：絶縁層
３：上面電極
３ａ：貫通導体
４：下面電極
５：接地導体層
６：内層導体層
７：リードピン
８：導体非形成部
８ａ：円筒領域
９：穴
Ａ：半導体素子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor element housing package and a semiconductor device used as a pin grid array package or a flat package for housing a semiconductor element such as an LSI or an MCM (Multi Chip Module).
[0002]
[Prior art]
Conventionally, a semiconductor element housing package (hereinafter, referred to as a semiconductor) used as a PGA (Pin Grid Array) package or a flat package using an insulating base made of an alumina-based sintered body (alumina ceramics), an aluminum nitride-based sintered body, or the like. As a bonding structure of lead pins in a package (also referred to as a package), a structure as shown in FIG. 3 is generally used. That is, for example, a semiconductor element A made of a metallized layer of tungsten (W), molybdenum (Mo), manganese (Mn) or the like is placed on the upper surface of an insulating substrate 1 formed by laminating a plurality of insulating layers 2 made of alumina ceramics. The portion 1a and the upper surface electrode 3 are formed.
[0003]
The upper surface electrode 3 is electrically connected to the lower surface electrode 4 by a through conductor 3a penetrating the insulating base 1 in the vertical direction, and is also electrically connected to an electrode on the upper surface of the semiconductor element A via a bonding wire. . A ground conductor layer 5 is formed around the lower electrode 4, and an inner conductor layer such as an inner ground conductor layer is formed inside the insulating base 1. Thus, the semiconductor element A is configured so that its characteristics can be sufficiently obtained by being electromagnetically shielded by the inner conductor layer having a large area (for example, see Patent Document 1 below).
[0004]
A nickel (Ni) plating layer, or a Ni plating layer and a gold (Au) plating layer are coated on the surfaces of the mounting portion 1a, the upper electrode 3, the lower electrode 4, and the ground conductor layer 5. A lead pin 7 made of an Fe (iron) -Ni-Co (cobalt) alloy or an Fe-Ni alloy is joined to the lower electrode 4 via a silver (Ag) solder.
[0005]
The semiconductor element A is bonded on the mounting portion 1a of the semiconductor package having the above-described structure via a brazing material made of a low melting point brazing material such as gold-tin (Sn). The lead pins 7 are suspended from the lower electrode 4 by the brazing. An annular conductor non-forming portion 8 is formed around the lower surface electrode 4 on the lower surface of the insulating base 1, whereby the lower surface electrode 4 is independently formed in the ground conductor layer 5 in an island shape. .
[0006]
Furthermore, an inner conductor layer 6 as an inner ground conductor layer and an inner wiring conductor layer is formed inside the insulating base 1, so that the inner conductor layer 6 is not electrically connected to the through conductor 3a. . That is, the inner conductor layer 6 is formed so as to be located outside a cylindrical region whose bottom surface is an inner region of a circle formed on the outer periphery of the conductor non-formed portion 5, and electromagnetically shields the semiconductor element A, It is electrically connected to an electronic component (not shown). As a result, an electromagnetic wave caused by a high-frequency signal input to and output from the semiconductor element A is effectively shielded, and an electromagnetic wave that is going to enter from the outside is effectively shielded by the ground conductor layer 5, and an electric circuit is formed.
[0007]
The semiconductor element A is mounted and fixed on the mounting portion 1a of such a semiconductor package via a brazing material. The semiconductor element A operates by a DC current (bias current) supplied from an external electric circuit, and the external electric circuit operates. The semiconductor device functions as a semiconductor device by electrically processing a high-frequency signal input from a circuit and outputting the processed high-frequency signal.
[0008]
[Patent Document 1]
JP-A-4-316355 (page 2-3, FIG. 1)
[0009]
[Problems to be solved by the invention]
However, in the conventional semiconductor package described above, as the miniaturization and the densification are advanced, the distances between the inner conductor layer 6 and the ground conductor layer 5, the upper electrode 3, the lower electrode 4, and the through conductor 3a are reduced. Inevitably, the electric stray capacitance generated between them increases, and as a result, a problem that a high-frequency signal easily leaks from the upper surface electrode 3, the lower surface electrode 4, and the through conductor 3a occurs. Was. Such a problem is caused by a material having a high dielectric constant (approximately 8 to 10) such as alumina ceramic as compared with a material having a generally low dielectric constant (approximately 2 to 5) such as resin. This was more noticeable in the insulating substrate 1.
[0010]
When the distance between the inner conductor layer 6 and the ground conductor layer 5 and the upper surface electrode 3 and the lower surface electrode 4 and the through conductor 3a is reduced, the end of the ground conductor layer 5 on the conductor non-formed portion 8 side and the inner conductor layer In the vicinity of the end on the side of the through conductor 3a of 6, No. 6, there was a problem in that a bonding failure of the ceramic green sheet occurred, and due to the bonding failure, delamination (delamination) occurred.
[0011]
For this reason, at present, the above-mentioned interval has to be increased in order to reduce the stray capacitance and to prevent the occurrence of delamination. Was a major obstacle.
[0012]
Accordingly, the present invention has been completed in view of the above-mentioned conventional problems, and an object of the present invention is to provide a transmission path such as a through conductor through which a high-frequency signal input / output to a semiconductor element is transmitted, an inner conductor layer, and a ground conductor. An object of the present invention is to provide a semiconductor package which can reduce the stray capacitance generated between layers and can be reduced in size.
[0013]
[Means for Solving the Problems]
The semiconductor element housing package according to the present invention includes a mounting portion on which an semiconductor element is mounted on an insulating substrate formed by laminating a plurality of insulating layers, and a substantially circular upper surface electrode formed around the mounting portion. And a substantially circular lower surface electrode facing the upper surface electrode on the lower surface of the insulating base, and an annular conductor non-formed around the lower surface electrode substantially concentrically formed at the center of the lower surface electrode. And a base provided with a ground conductor layer formed around the non-conductor-formed portion, a through conductor electrically connecting the upper electrode and the lower electrode, and an inner layer formed inside the base. A conductor layer, and the inner conductor layer is located outside a cylindrical region whose bottom is an inner region of a circle formed by an outer periphery of the conductor non-formed portion, and the inner conductor layer is formed inside the insulating base. Above the conductor-free area Towards the upper end is characterized in that substantially parallel holes are formed in plurality in the axial direction of the cylindrical region so as to be positioned between the inner layer conductor layer and the upper surface.
[0014]
In the package for housing a semiconductor element according to the present invention, the inner conductor layer is located outside a cylindrical region having a bottom surface defined by an inner region of a circle formed by the outer periphery of the non-conductor-formed portion, and a conductor-free layer is formed inside the insulating base. Since a plurality of holes substantially parallel to the axial direction of the cylindrical region are formed such that the upper end is located between the upper surface of the insulating base and the inner conductor layer upward from the portion, the inner conductor layer and the ground conductor are formed. In addition to reducing the volume of the insulating base existing between the layer, the upper and lower electrodes and the through conductor, the internal space of the hole having a relative dielectric constant of 1 can be increased, and as a result, the inner conductor layer Stray capacitance generated between the ground conductor layer and the upper and lower electrodes and the through conductor can be effectively reduced, thereby preventing leakage of high-frequency signals from transmission lines such as the through conductor. Can.
[0015]
In the semiconductor device housing package according to the present invention, preferably, the plurality of holes are formed at substantially equal intervals on a circumference of a circle centered on the center of the lower surface electrode.
[0016]
In the package for housing a semiconductor element of the present invention, since the plurality of holes are formed at substantially equal intervals on the circumference of a circle centered on the center of the lower surface electrode, the strength of the portion of the insulating base around the through conductor is improved. And maintaining the bonding strength of the lead pin bonded to the lower electrode and the inner conductor layer and the ground conductor layer, and reducing the volume of the insulating base existing between the upper electrode and the lower electrode and the through conductor, The stray capacitance can be reduced.
[0017]
In the semiconductor device housing package according to the present invention, preferably, the plurality of holes have a total volume of 15 to 25% of the volume of the cylindrical region.
[0018]
In the package for housing a semiconductor element according to the present invention, the plurality of holes have a total volume of 15 to 25% of the volume of the cylindrical region. It is possible to reduce the volume of the insulating base existing between the inner conductor layer and the ground conductor layer, the upper electrode, the lower electrode, and the through conductor by maintaining the joining strength of the lead pin joined to Can be smaller.
[0019]
The semiconductor device according to the present invention may further include a semiconductor element storage package according to the present invention, a semiconductor element mounted and fixed on the mounting section, and a peripheral part on an upper surface of the base body covering the semiconductor element. And a lid that is provided.
[0020]
With the above configuration, the semiconductor device of the present invention has a small size and high performance using the semiconductor element housing package of the present invention.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
The package for housing a semiconductor element of the present invention will be described in detail below. 1 and 2 show an example of an embodiment of the semiconductor package of the present invention. FIG. 1 is a sectional view of the semiconductor package, and FIG. 2 is an enlarged plan view of a main part of the semiconductor package of FIG. In FIG. 1, 1 is an insulating base, 1a is a mounting portion of the semiconductor element A, 2 is an insulating layer, 3 is an upper electrode, 3a is a through conductor, 4 is a lower electrode, 5 is a ground conductor layer, and 6 is an inner conductor layer. Reference numeral 7 denotes a lead pin, 7a denotes a large diameter portion of the lead pin 7, 8 denotes a non-conductor-formed portion, 9 denotes a hole, and 10 denotes a base.
[0022]
The semiconductor package of the present invention has a mounting portion 1a on which an semiconductor element A is mounted on an upper surface of an insulating base 1 formed by laminating a plurality of insulating layers 2, and a substantially circular upper surface formed around the mounting portion 1a. An electrode 3 is provided, a substantially circular lower electrode 4 facing the upper electrode 3 on the lower surface of the insulating base 1, and an annular ring formed substantially concentrically around the lower electrode 4 around the lower electrode 4. A base body 10 provided with a conductor non-formed portion 8 and a ground conductor layer 5 formed around the conductor non-formed portion 8; a through conductor 3a for electrically connecting the upper surface electrode 3 and the lower surface electrode 4; And an inner conductor layer 6 formed inside the inner conductor layer. The inner conductor layer 6 is located outside a cylindrical region 8a whose bottom surface is an inner region of a circle formed by the outer periphery of the conductor non-formed portion 8, From the non-conductor-formed portion 8 inside the insulating base 1 Only the upper end is substantially parallel holes 9 are formed in plural so as to be positioned in the axial direction of the cylindrical region 8a between the insulating substrate 1 top and inner conductor layer 6.
[0023]
The insulating substrate 1 of the present invention has an upper electrode 3 and a mounting portion 1a of a semiconductor element A composed of a metallized layer or the like formed on an upper surface, a lower electrode 4 and a ground conductor layer 5 formed on a lower surface, and further includes an inner layer. The conductor layer 6 is formed inside the insulating base 1. The upper electrode 3 and the lower electrode 4 are electrically connected by the through conductor 3a.
[0024]
An annular conductor non-forming portion 8 is formed concentrically at the center of the lower electrode 4 between the lower electrode 4 and the ground conductor layer 5, and a plurality of holes 9 are formed above the conductor non-forming portion 8. Are formed such that there is an upper end between the upper surface of the insulating base 1 and the inner conductor layer 6. Further, the mounting portion 1a, the upper electrode 3, the lower electrode 4, and the ground conductor layer 5 are provided with a Ni plating layer or an Au plating layer in order to prevent oxidation of the surface and to improve wettability with the brazing material. It is good to have it adhered.
[0025]
The semiconductor element A is joined to the upper surface of the insulating base 1 via a low melting point brazing material such as an Au—Sn brazing material. The large-diameter portion 7a at the tip of the lead pin 7 is joined to the lower surface electrode 4 of the insulating base 1 via a brazing material. The lead pins 7 are used for electrically connecting the semiconductor element A to an external electric circuit device.
[0026]
A semiconductor package having the insulating base 1 is manufactured as follows. The insulating substrate 1 is made of aluminum oxide (Al 2 O 3 ) When it is composed of a sintered material (alumina ceramics), 2 O 3 Silica (SiO 2 ), Magnesia (MgO), calcia (BaO), etc., and an appropriate binder, solvent and plasticizer, and then knead the mixture to form a slurry. Thereafter, a ceramic green sheet (hereinafter, also referred to as a green sheet) for obtaining a large number of pieces is obtained by a conventionally known forming method such as a doctor blade method. Using this green sheet, the insulating substrate 1 is manufactured through the following steps [1] to [11].
[0027]
[1] A through hole for forming a through conductor 3a is formed in a green sheet by a punching method.
[0028]
[2] A through hole to be the hole 9 after firing is formed by a punching method. The hole 9 is mainly for reducing the stray capacitance generated between the through conductor 3a and the inner conductor layer 6. The hole 9 is preferably formed on the lower surface when the diameter of the lower electrode 4 is R. A lower surface electrode is formed inside a cylindrical region 8a having an annular shape centered on the center of the electrode 4, having an inner diameter of R and an outer diameter of 2R to 4R, and having a bottom surface on the non-conductive portion 8. 4 is formed. When the outer diameter of the non-conductor-formed portion 8 exceeds 4R, the arrangement of the inner conductor layer 6 and the ground conductor layer 5 is restricted, the area thereof is reduced, the electromagnetic shielding property is easily deteriorated, and the insulating substrate 1 It tends to be larger.
[0029]
A plurality of holes 9 are preferably formed at substantially equal intervals in the conductor non-forming portion 8 so as to surround the lower electrode 4. If they are not formed at equal intervals, the electromagnetic coupling between the through conductor 3a and the inner conductor layer 6 therearound becomes non-uniform around the through conductor 3a. As a result, the through conductor 3a and the inner conductor layer 6 are substantially non-uniform. A coaxial structure cannot be used, and a high-frequency signal is likely to cause reflection loss. Further, the strength of the portion of the insulating base 1 inside the cylindrical region 8a is maintained, and for example, when an external force acts on the lead pins 7, the lead pins 7 can be effectively prevented from peeling off together with a part of the insulating base 1.
[0030]
When the inner conductor layer 6 is not uniformly distributed around the through conductor 3a, the holes 9 are preferably formed densely (distributed) on the side of the inner conductor layer 6. Thereby, the density of the lines of electric force and the lines of magnetic force around the through conductor 3a can be made substantially uniform, and the occurrence of stray capacitance can be suppressed.
[0031]
The total volume of the holes 9 is preferably 15 to 25% of the volume of the cylindrical region 8a. If it is less than 15%, the effect of reducing the stray capacitance by reducing the volume of the portion of the insulating substrate 1 inside the cylindrical region 8a having a relative dielectric constant larger than the space is small, and unnecessary capacitance is likely to occur. If it exceeds 25%, the strength of the insulating base 1 required to hold the lead pins 7 joined to the lower surface electrode 4 becomes insufficient, and the lead pins 7 easily fall off together with a part of the insulating base 1.
[0032]
[3] A through-hole serving as the hole 9 is filled with a conductor paste containing W as a main component.
[0033]
[4] On each green sheet, the placement layer 1a, the upper surface electrode 3, the lower surface electrode 4, the inner conductor layer 6, and the conductor layer serving as the ground conductor layer 5 are formed by screen printing.
[0034]
[5] Laminate a plurality of green sheets to produce a laminate.
[0035]
[6] This laminate is cut and separated into individual laminates to be the individual insulating bases 1 and fired at a high temperature of, for example, about 1600 ° C. for about 2 hours to obtain a sintered body.
[0036]
[7] In order to protect and prevent oxidation of each conductor layer exposed on the surface of the sintered body and facilitate brazing, a Ni plating layer or an Au plating layer is applied to the surface of each conductor layer.
[0037]
[8] Melting at a temperature of about 900 ° C. in a brazing furnace in a non-oxidizing atmosphere in a state where, for example, a columnar Ag wax is laid sideways on the large diameter portion 7a of the lead pin 7 with an adhesive or the like. Accordingly, a hemispherical conductive bump made of Ag brazing is formed on the large diameter portion 7a.
[0038]
[9] The lead pins 7 are arranged on the lower surface electrode 4 on the lower surface of the insulating base 1 using a carbon jig (not shown) in which a plurality of holes for inserting the lead pins 7 are formed at predetermined intervals. At this time, using a jig which inserts the lead pins 7 into each hole of the carbon jig while vibrating in advance, the lead pins 7 are inserted one by one into each hole with the main body of the lead pin 7 facing down. In order to prevent oxidation and to improve the wettability with the brazing material or solder, a Ni plating layer having a thickness of 0.5 to 9 μm is preferably applied to the surface of the lead pin 7 in advance.
[0039]
[10] The lower electrode 4 is placed on the carbon jig such that the lower electrode 4 is in contact with the large diameter portion 7a of each lead pin 7, and the insulating base 1 is heated at a temperature of about 870 ° C. in a brazing furnace. 4 is provided with lead pins 7 suspended via brazing material.
[0040]
[11] A Ni plating layer having a thickness of 0.5 to 9 μm and an Au plating layer having a thickness of 0.5 to 5 μm are applied to the entire semiconductor package to which the lead pins 7 are joined.
[0041]
As described above, the lead pin 7 is joined to the lower surface electrode 4 of the insulating base 1, the reflection loss of the high-frequency signal transmitted by the lead pin 7 and the through conductor 3a can be reduced, and the insulating base 1 to which the lead pin 7 is joined is formed. The strength of the part can be maintained, and as a result, a good operation state of the semiconductor device can be obtained.
[0042]
Then, the semiconductor element A is mounted and fixed on the mounting portion 1a of the insulating base 1 by soldering or the like, and a lid such as a cap is joined to the outer peripheral portion of the upper surface of the insulating base 1, or the outer peripheral portion of the upper surface of the insulating base 1 is formed. A semiconductor device is obtained by joining a plate-shaped lid to the portion via a frame. Then, the lead pins 7 are brought into contact with the solder bumps or the like on the electrodes of the external electric circuit board or the like, and are heated to a temperature at which the solder bumps are re-melted. And an external electrical circuit is electrically connected.
[0043]
The semiconductor device of the present invention includes a semiconductor package of the present invention, a semiconductor element A mounted and fixed on the mounting portion 1a, and a lid joined to the outer peripheral portion of the upper surface of the base 10 so as to cover the upper side of the semiconductor element A. With the body, it is possible to suppress the leakage of the high-frequency signal and improve the transmission characteristics, and to join the lead pins 7 with high reliability. As a result, the semiconductor device functions as a semiconductor device that processes a large amount of information at a high speed, and therefore, an MCM or the like is preferably used as the semiconductor element A in addition to the LSI.
[0044]
【Example】
Embodiments of the package for housing a semiconductor element of the present invention will be described below.
[0045]
(Example 1)
A semiconductor package using the insulating substrate 1 made of alumina ceramics shown in FIGS. 1 and 2 was manufactured as follows.
[0046]
First, using a green sheet having a thickness of 0.5 mm, a length of about 20 mm, and a width of about 30 mm, six holes 9 having a center angle with respect to the center of the lower electrode 4 of 60 ° and a diameter of 0.5 mm after firing are obtained. A green sheet in which six through-holes are formed at equal intervals on the circumference of a circle having a diameter of 1.2 mm centered on the center of the lower electrode 4 and a conductor layer other than the lower electrode 4 is formed Five sheets were produced. In addition, a green sheet as an uppermost layer was formed in which a conductor layer serving as the upper surface electrode 3 and a conductor layer such as the mounting portion 1a were formed on the upper surface without forming a through hole. By laminating these green sheets and firing at about 1600 ° C., the mounting portion 1 a and the upper surface electrode 3 are provided on the upper surface of the base 10, and the lower surface electrode 4, the conductor non-forming portion 8 and the ground conductor layer 5 are provided on the lower surface. A semiconductor package having a hole 9 above from the conductor non-formed portion 8 to the inside was produced.
[0047]
That is, the outer periphery of the lower electrode 4 having a diameter of 1 mm and an outer diameter of 4 mm is provided around the lower surface electrode 4 having a diameter of 1 mm so as to be present inside a cylindrical region 8 a having a bottom as an inner region of a circle having the outer periphery of the conductor non-formed portion 8 as a circumference. Ten samples in which six holes 9 were provided in the conductor non-formed portion 8 were produced.
[0048]
The mounting portion 1a, the upper electrode 3, the lower electrode 4, the ground conductor layer 5, and the inner conductor layer 6 were formed by printing and firing a conductor paste of W in a predetermined pattern. The inner conductor layer 6 as the inner ground conductor layer was formed so as to surround the through conductor 3a.
[0049]
Further, a sample of a comparative example was produced as follows. On the circumference of a circle having a diameter of 1.2 mm centered on the center of the lower electrode 4 in the conductor non-formed portion 8, three holes 9 having a center angle of 45 ° with respect to the center of the lower electrode 4 and a center angle are formed. Five through-holes, each of which is a hole having a diameter of 0.5 mm after firing, which is a total of five holes including two holes 9 set to 90 °, and a conductor layer other than the lower surface electrode 4 is also formed. Five formed green sheets were produced. Further, a green sheet to be the uppermost layer having no through hole was produced in the same manner as described above. These were laminated and fired to obtain 10 samples.
[0050]
For these samples, the reflection loss when a 5 GHz high-frequency signal was transmitted was measured with a network analyzer. Table 1 shows the measurement results.
[0051]
In general, in a package for transmitting high frequency, it is considered that the reflection loss in the transmission line should be smaller than -15 dB at the strengthening position. Therefore, evaluation was made based on this value in the following examples.
[0052]
[Table 1]
[0053]
As shown in Table 1, when the six holes 9 are formed at regular intervals as in the sample of the present invention, the reflection loss is improved by 35% (dB ratio) on average with respect to that of the comparative example. Was confirmed.
[0054]
Next, ten samples prepared in the same manner as above except that five holes 9 having a diameter of 0.7 mm were formed at a central angle of 72 ° were prepared. In addition, as a comparative example, ten samples prepared in the same manner as above except that seven holes 9 having a central angle of 30 ° and two holes 9 having a central angle of 60 ° were formed. did.
[0055]
For these samples, the reflection loss when a 5 GHz high-frequency signal was transmitted was measured with a network analyzer. Table 2 shows the measurement results.
[0056]
[Table 2]
[0057]
From Table 2, it was found that the sample of the present invention improved the reflection loss of the high-frequency signal by about 37% (dB ratio) as compared with the comparative example.
[0058]
(Example 2)
A sample in which the inner conductor layer 6 was formed in a range of 180 ° on one side of the through conductor 3a and the holes 9 were densely (distributed) on the inner conductor layer 6 side was produced as follows. That is, seven holes 9 having a central angle of 30 ° and a diameter of 0.4 mm are present on the inner conductor layer 6 side, and two holes 9 having a central angle of 60 ° and a diameter of 0.4 mm are formed in the inner conductor layer 6. Ten samples prepared in the same manner as in Example 1 except that a total of nine were formed so as to be present on the opposite side.
[0059]
On the other hand, as a comparative example, ten holes 9 having a diameter of 0.4 mm were formed at regular intervals (intervals of 36 ° central angle) on the circumference of a circle having a diameter of 1.25 mm centered on the center of the electrode 4.
[0060]
The lead pin 7 was joined to each sample with an Ag solder, and the reflection loss when a 5 GHz high-frequency signal was transmitted was measured with a network analyzer. Table 3 shows the results.
[0061]
[Table 3]
[0062]
From Table 3, the effectiveness of the present invention was confirmed for the sample of the present invention as compared with the sample of the comparative example. That is, it was found that the reflection loss can be improved by forming the hole 9 close to the inner conductor layer 6 with respect to the reflection loss of the high-frequency signal.
[0063]
(Example 3)
In the same manner as in Example 1, five samples were prepared in such a manner that the ratio Rv (%) of the total volume of the plurality of holes 9 to the volume of the cylindrical region 8a became various values (see Table 4 below). Produced. However, the number of holes 9 is six for Rv of 10%, 12.5% and 15%, eight for Rv of 17.5%, 20% and 22.5%, and 25% of Rv. , 27.5% were 10 lines. At this time, the Rv was adjusted by changing the diameter of a punching pin of a die for forming a hole 9 by punching a green sheet.
[0064]
Then, the effect of Rv on the stray capacitance and the bonding strength of the lead pin 7 were evaluated. That is, in the same manner as described above, the reflection loss of the high frequency signal caused by the stray capacitance was measured by a network analyzer, and the bonding strength of the lead pin 7 was measured by a tensile tester. At this time, after measuring the reflection loss for one sample, the bonding strength of the lead pin 7 was measured, and the average value of various samples is shown in Table 4.
[0065]
[Table 4]
[0066]
Table 4 reveals that the reflection loss and the bonding strength of the lead pin 7 are not impaired when Rv is 15 to 25%.
[0067]
It should be noted that the present invention is not limited to the above embodiments and examples, and that various changes may be made without departing from the spirit of the present invention. For example, the effect of the present invention is the same when the semiconductor element A is an optical semiconductor element such as a semiconductor laser (LD) and a photodiode (PD). In this case, for example, a frame is bonded on the insulating base 1. In this case, a semiconductor package may be formed, and a through hole for attaching an optical fiber may be provided in the frame.
[0068]
【The invention's effect】
In the package for accommodating a semiconductor element of the present invention, the inner conductor layer formed inside the base is located outside a cylindrical region having a bottom as an inner region of a circle formed by the outer periphery of the non-conductor-formed portion, and has an insulating property. A plurality of holes substantially parallel to the axial direction of the cylindrical region are formed inside the base such that the upper end is located between the upper surface of the insulating base and the inner conductor layer from the conductor non-formed portion upward. The volume of the insulating base existing between the inner conductor layer and the ground conductor layer, the upper electrode, the lower electrode, and the through conductor can be reduced, and the internal space of the hole having the relative dielectric constant of 1 can be increased. As a result, stray capacitance generated between the inner conductor layer and the ground conductor layer, the upper electrode, the lower electrode, and the through conductor can be effectively reduced, thereby increasing the height from the transmission line such as the through conductor. It is possible to prevent the leakage of the wave signal.
[0069]
In the semiconductor device housing package of the present invention, preferably, the plurality of holes are formed at substantially equal intervals on the circumference of a circle centered on the center of the lower surface electrode, so that the insulating base around the through conductor is formed. Maintaining the strength of the part and the bonding strength of the lead pin bonded to the lower electrode, and reducing the volume of the insulating substrate existing between the inner conductor layer and the ground conductor layer, the upper electrode, the lower electrode, and the through conductor. And the stray capacitance can be reduced.
[0070]
In the package for housing a semiconductor element of the present invention, preferably, the plurality of holes have a total volume of 15 to 25% of the volume of the cylindrical region, so that a portion of the insulating base around the through conductor is formed. By maintaining the strength and the bonding strength of the lead pin bonded to the lower electrode, the volume of the insulating substrate existing between the inner conductor layer and the ground conductor layer, the upper electrode, the lower electrode, and the through conductor can be reduced. The stray capacitance can be reduced.
[0071]
The semiconductor device of the present invention includes a semiconductor element storage package of the present invention, a semiconductor element mounted and fixed on a mounting portion, and a lid joined to an outer peripheral portion of an upper surface of a base so as to cover above the semiconductor element. With the use of the semiconductor device package of the present invention, a compact and high-performance device is provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of an embodiment of a package for housing a semiconductor element of the present invention.
FIG. 2 is an enlarged plan view of an essential part showing a periphery of a lower surface electrode in the package for housing a semiconductor element of FIG. 1;
FIG. 3 is a cross-sectional view of a conventional semiconductor element storage package.
[Explanation of symbols]
1: Substrate
1a: Receiver
2: Insulating layer
3: Top electrode
3a: Through conductor
4: Lower electrode
5: ground conductor layer
6: inner conductor layer
7: Lead pin
8: Conductor non-forming part
8a: cylindrical area
9: Hole
A: Semiconductor element