[go: up one dir, main page]

JP2004111965A - 接着テープがボンディングワイヤに貼付けられた半導体チップパッケージ - Google Patents

接着テープがボンディングワイヤに貼付けられた半導体チップパッケージ Download PDF

Info

Publication number
JP2004111965A
JP2004111965A JP2003317418A JP2003317418A JP2004111965A JP 2004111965 A JP2004111965 A JP 2004111965A JP 2003317418 A JP2003317418 A JP 2003317418A JP 2003317418 A JP2003317418 A JP 2003317418A JP 2004111965 A JP2004111965 A JP 2004111965A
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive tape
active surface
chip package
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003317418A
Other languages
English (en)
Other versions
JP4295585B2 (ja
Inventor
Sang-Yeop Lee
李 相▲ヨプ▼
Min-Il Kim
金 民一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004111965A publication Critical patent/JP2004111965A/ja
Application granted granted Critical
Publication of JP4295585B2 publication Critical patent/JP4295585B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W72/071
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • H05K13/0469Surface mounting by applying a glue or viscous material
    • H10W90/00
    • H10W99/00
    • H10W46/00
    • H10W72/015
    • H10W72/01515
    • H10W72/075
    • H10W72/536
    • H10W72/5363
    • H10W72/5366
    • H10W72/581
    • H10W72/884
    • H10W72/951
    • H10W74/00
    • H10W90/231
    • H10W90/291
    • H10W90/732
    • H10W90/734
    • H10W90/754
    • H10W90/756

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

 
【課題】 液状接着剤でチップを貼付ける際、ワイヤボンディングの不良を防止することができる接着テープがボンディングワイヤに貼付けられた半導体チップパッケージを提供することを目的とする。
【解決手段】 1つ以上の半導体チップは、ワイヤボンディングにより実装基板に電気的に接続される。接着テープは、活性面と隣接したワイヤボンディングの上部を封止するために、半導体の活性面に提供し、後続工程においてワイヤボンディングの安定性を向上させる。
【選択図】 図4

Description

本発明は、半導体装置に関するもので、より詳しくは、半導体チップがワイヤボンディングにより基板と電気的に接続されている半導体チップパッケージに関するものである。
一般に、半導体チップパッケージ製造において、半導体チップは、液状接着剤を使用し、基板またはリードフレームのような実装手段上に貼付けられている。
図1は、液状接着剤を使用する従来の半導体チップパッケージの一例を示す断面図で、図2は、液状接着剤を使用する従来の半導体チップパッケージの他の例を示す断面図である。
図1に示したように、半導体チップパッケージ310は、液状接着剤325の層により印刷回路基板321に貼付けられている一つの半導体チップ311を有する。チップパッド312は、ボンディングワイヤ327により基板パッド322に接続されている。
図2に示したように、半導体チップパッケージ410は、垂直に積層されている2つの半導体チップ411、413を有する。第1半導体チップ411は、液状接着剤425の層により印刷回路基板421に貼付けられ、第2半導体チップ413は、液状接着剤426の層により第1半導体チップ411に貼付けられている。チップパッド412、414及び半導体チップ411、413は、ボンディングワイヤ427により基板パッド422に電気的に接続されている。
半導体チップパッケージ310、410は、それぞれ封止部335、435により外部環境から保護される。封止部335、435は、エポキシ成形樹脂(EMC)により形成され、半導体チップ311、411、413と、ボンディングワイヤ327、427及びその接続部分を封止する。はんだボール337、437は、印刷回路基板321、421の下面に貼付けられ、外部接続端子として使用される。
図1及び図2に示した従来の半導体チップパッケージにおいて、半導体チップは、液状接着剤を使用して貼付けられている。半導体チップパッケージの貼付に液状接着剤を使用することは、接着剤の量を一定に維持することを難しくし、チップ下にボイドを発生させ、半導体チップ及び基板上に接着剤を流出させる。このような欠陥は、最終半導体製品の信頼性を低下させる恐れがある。また、半導体チップパッケージが複数の半導体チップを垂直に積層して製造される場合、液状接着剤が半導体チップパッドを汚染させ、その後の工程の実行を複雑化し、それによる半導体装置の信頼性を劣化する可能性がある。
液状接着剤による問題点を解決するために、半導体チップの実装時、液状接着剤の代わりにフィルムタイプの非導電性テープを使用することができる。
図3は、半導体チップの実装のために、接着テープを使用する従来の半導体チップパッケージの一例を示す断面図である。
図3に示したように、半導体チップパッケージ510は、垂直に積層されている2つの半導体チップ511、513を有する。第1半導体チップ511は、液状接着剤525により印刷回路基板521に貼付けられ、第2半導体チップ513は、非導電性接着テープ526により第1半導体チップ511に貼付けられている。接着テープ526は、第1半導体チップ511のチップパッド512内側に位置する大きさを有し、チップパッド512と基板パッド522とを接続するボンディングワイヤ527のワイヤループ部分のための空間を設ける厚さを有する。
しかしながら、接着テープを使用する半導体チップの貼付において、結果的に、接着テープがチップパッドの一部を覆い、チップ端部を越えて延びるという不均衡を起こし、ワイヤがチップパッドに正常にボンディングされないようにする。また、チップ外周において上部チップと下部チップ間の空間は、ボンディングワイヤの上部チップへの貼付工程に影響を与え、ボンディングの劣化及びチップの損傷を起こし、また、EMCにボイドを発生させる。
 従って、本発明の目的は、液状接着剤を使用してチップを貼付ける際、ワイヤボンディングの不良を防止することができる、接着テープがボンディングワイヤに貼付けられた半導体チップパッケージを提供することにある。
本発明の他の目的は、チップ積層構造の半導体チップパッケージにおいて、上、下部の半導体チップ間に空間を形成させない、接着テープがボンディングワイヤに貼付けられた半導体チップパッケージを提供することにある。
上記の目的を達成するために、本発明の実施例は、接着テープがボンディングワイヤに貼付けられた半導体チップパッケージを提供する。本発明の半導体チップパッケージは、チップパッドが形成された活性面を有する半導体チップと、活性面が上向きになるように半導体チップが貼付けられた実装手段と、半導体チップと実装手段を電気的に接続するボンディングワイヤと、半導体チップの上部に位置するボンディングワイヤの一部に、又は半導体チップの活性面に貼付けられた非導電性接着テープと、半導体チップ、実装手段、ボンディングワイヤ及び非導電性接着テープを封止するパッケージ本体とを備えることを特徴とする。ここで、活性面とは、半導体チップ上のチップパッドが形成される面である。
他の実施例において、半導体チップパッケージは、チップパッドが形成された活性面を有する複数の半導体チップと、半導体チップが実装される実装手段と、半導体チップと実装手段を電気的に接続するボンディングワイヤとを備える。第1半導体チップは、液状接着剤により実装手段に貼付けられ、第2半導体チップは、非導電性接着テープを用いて第1半導体チップ上に貼付けられている。その後、第2非導電性接着テープは、第2半導体チップの活性面に塗布される。結果として、チップ積層構造は、それぞれの半導体チップの活性面、及びその近くに位置したボンディングワイヤの上部に貼付けられた接着テープを有する。
好ましくは、接着テープは、半導体チップの活性面より大きく、5〜200μmの厚さを有する。接着テープは、ポリイミド、エポキシ、アクリル樹脂のうち少なくとも1つを有する合成樹脂から構成される。また、接着テープは、半導体チップの上部に延びるボンディングワイヤの一部を取り囲むように、活性面の全体に貼付けられるのが好ましい。
従って、本発明による接着テープがボンディングワイヤに貼付けられた半導体チップパッケージは、液状接着剤を使用してチップを貼付ける際、ワイヤボンディングの不良を防止することができる。また、チップ積層構造の半導体チップパッケージにおいて、上、下部の半導体チップ間に空間を形成させない。
以下、添付の図面を参照して本発明の実施例をより詳しく説明する。
(実施例1)
図4及び図5は、それぞれ、本発明の実施例1による半導体チップパッケージの断面図及び平面図である。図6及び図7は、図4の半導体チップパッケージにおいて接着テープの貼付を示した断面図である。
図4及び図5に示したように、半導体チップパッケージ10は、液状接着剤25を用いて印刷回路基板21上に貼付けられている1つの半導体チップ11を有する。チップパッド12と基板パッド22は、ボンディングワイヤ27により電気的に接続されている。非導電性合成樹脂の接着テープ31は、半導体チップ11の活性面に貼付けられている。半導体チップ11、ボンディングワイヤ27及びその接合部分は、EMCで形成される封止部35により外部環境から保護される。はんだボール37は、外部接続端子として、印刷回路基板21の下面に形成されている。
 非導電性接着テープ31は、チップの上面に延びるボンディングワイヤ27の上部、及びチップ側面から外側に延びるボンディングワイヤ27の所定長さを覆うように、半導体チップ11の活性面より大きいのが好ましい。接着テープ31の厚さは、約5〜200μmである。接着テープ31の厚さが5μm以下なら取り扱いが難しく、200μm以上なら全体パッケージの厚さを増加させる。
この実施例1において、ボンディングワイヤ27の所定部分が接着テープ31により固定され、ボンディングワイヤ間の空間及び方向を維持させる。従って、ワイヤボンディング工程後の工程において、弛みや偏りを防止することができる。
接着テープ31は、ボンディングワイヤ27に影響を与えない程度、十分に軟らかい材質と厚さで形成することが好ましい。図6及び図7に示したように、接着テープ31a、31bは、最初には半導体チップ11の活性面に貼付けられ、ボンディングワイヤ27の上面に沿って延びる。しかしながら、接着テープの成分、厚さ、温度、加熱周期によって、接着テープは、図6の接着テープ31aで示したように、ボンディングワイヤ27の上面に貼付けられ、図7の接着テープ31bで示したように、ボンディングワイヤ27を取り囲んで充分に流出される。
接着テープは、シート形態であって、ポリイミド、エポキシ、アクリル樹脂のような熱硬化性又は熱可塑性合成樹脂、または主成分として少なくとも一つの合成樹脂を有する合成物から構成されることが好ましい。このような成分は、熱が加わると接着力を有し、半導体装置の駆動温度では固体のままである。このような材料は、伝達性、導電性、放熱手段の1つ以上を用いて加熱されると、接着テープを容易に貼付けることができる。このような目的のため、モデル1595(3M社)及びポリイミド直列テープ(日立化成工業株式会社)のような接着テープを使用する。一般に、本発明に使用される接着テープは、特別な成分及び構造によって100〜300℃で流出し始める。接着テープの貼付に使用される熱圧着手段、テープ接着装置が近傍又は内部に配列されたヒータブロックにより、加熱される。熱圧着工程の間、チップパッドの内部に、またはボンディングワイヤ上に、接着テープを強く圧着することを防止することにより、ボンディングワイヤの損傷リスクを減らす。
ワイヤボンディングは、チップパッド側でステッチボンディング(stitch bonding)を、基板パッド側でボールボンディング(ball bonding)を使用して行うことが好ましい。しかしながら、チップパッド側でボールボンディングを、基板パッド側でステッチボンディングを使用しても良い。接着テープは、半導体チップより大きく形成されているが、半導体チップの大きさと同一にすることも可能である。このような場合、接着テープは、ボンディングワイヤの一部だけに延び、活性面上に延びるのが一般的である。
(実施例2)
図8は、本発明の実施例2による半導体チップパッケージの断面図である。図8に示したように、半導体チップパッケージ110は、サイズが実質的に同一である2つの半導体チップ111、113を有する。半導体チップ111、113は、印刷回路基板121上に垂直に積層され、それぞれの半導体チップ111、113は、チップパッド112、114と基板パッド122とを接合するボンディングワイヤ127により、印刷回路基板121と電気的に接続されている。はんだボール137は、半導体チップの反対面の印刷回路基板121の表面に貼付けられ、外部接続端子として使用される。
第1半導体チップ111は、液状接着剤125を用いて印刷回路基板121に貼付けられ、第2半導体チップ113は、接着テープ131を用いて第1半導体チップ111に貼付けられている。他の接着テープ132は、第2半導体チップ113の活性面に貼付けられている。各接着テープ131、132は、5〜200μmの厚さを有し、非導電性合成樹脂で形成され、貼付けられる半導体チップ111、113より大きく形成されるのが好ましい。また、接着テープ131、132は、活性面上に延びるボンディングワイヤ127a、127bの一部、半導体チップ111、113の側面から外側に延びるボンディングワイヤの所定長さを覆うことが好ましい。
2つの接着テープ131、132は、成分及び構造が実質的に異なるので、熱特性が異なる。例えば、異なる温度で流出し始める2つの他の接着テープを使用することは、チップ実装工程における制御性を増加させる。第1接着テープ131が第2接着テープ132より高い流出温度を有すると、第1接着テープにより下部ボンディングワイヤ127bの貼付や封止は、第2接着テープの貼付前に完成することができる。第2接着テープ132は、第2半導体チップ113の上面に塗布され、第1接着テープ131を追加に使用することなく、第2接着テープを上部ボンディングワイヤ127aに貼付け、封止する充分な温度に加熱する。その反対に、略同一の熱特性を有する2つの接着テープを使用し、第1接着テープ131及び第2接着テープ132に一回の熱処理を行った後、接着テープを同時にボンディングワイヤ127a、127bに貼付け、封止する。
この実施例においては、上部半導体チップと下部半導体チップとの間に空間やボイドが形成されない。接着テープは、上部半導体チップの貼付け後のワイヤボンディング工程において、ボンディング手段により加わる力を支持、抵抗することができる。従って、ワイヤボンディング不良やボンディングワイヤの接合状態に影響を与えない。また、チップ積層によりボンディングワイヤの長さが増えても、上部半導体チップに接着テープを使用することにより、ボンディングワイヤの弛みや偏りを減らすことができる。また、下部半導体チップの活性面より大きい接着テープを使用することにより、下部半導体チップ及び上部半導体チップと結合されたボンディングワイヤ間の干渉を減らすことができる。
(実施例3)
図9は、本発明の実施例3による半導体チップパッケージの断面図である。図9に示したように、半導体チップパッケージ210は、印刷回路基板221上に垂直に積層された、サイズが異なる2つの半導体チップ211、213を有する。第1半導体チップ211は、液状接着剤225により印刷回路基板221上に貼付けられ、より小さい第2半導体チップ213は、接着テープ231を用いて第1半導体チップ211に貼付けられている。各半導体チップ211、213は、ボンディングワイヤ227b、227aにより印刷回路基板221に電気的に接続されている。はんだボール237は、半導体チップの反対面の印刷回路基板221の表面に貼付けられ、外部接続端子として使用される。
本発明の実施例3において、半導体チップパッケージは、サイズの同一な半導体チップ又はサイズの異なる半導体チップを積層して形成される。半導体チップパッケージがサイズの異なる半導体チップを積層して形成される場合、上部半導体チップは下部半導体チップより小さいのが一般的である。
この実施例では、実装手段として印刷回路基板を使用しているが、フィルムタイプのテープ配線基板又は従来のリードフレームを使用することもできる。また、接着テープは、貼付けられる半導体チップの活性面より大きいのが好ましいが、半導体チップの活性面と同一または小さくても良い。また、基板に第1または1つの半導体チップを最初に貼付ける際、液状接着剤を使用したが、接着テープを使用しても良い。この実施例では、2つの半導体チップを有する半導体チップパッケージを開示したが、本発明は、2つ以上の半導体チップが積層された半導体チップパッケージに適用することができる。
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神及び特許請求の範囲内で、いろいろと変更して実施することができるものである。
液状接着剤を利用する従来の半導体チップパッケージの一例を示す断面図である。 液状接着剤を利用する従来の半導体チップパッケージの他の例を示す断面図である。 接着テープを利用する従来の半導体チップパッケージの一例を示す断面図である。 本発明の実施例1による半導体チップパッケージの断面図である。 本発明の実施例1による半導体チップパッケージの平面図である。 図4の半導体チップパッケージへの接着テープの貼付を示す図4のI−I’で切断した断面図である。 図4の半導体チップパッケージへの接着テープの貼付を示す図4のI−I’で切断した断面図である。 本発明の実施例2による半導体チップパッケージの断面図である。 本発明の実施例3による半導体チップパッケージの断面図である。
符号の説明
10 半導体チップパッケージ
11 半導体チップ
12 チップパッド
21 印刷回路基板
22 基板パッド
25 接着剤
27 ボンディングワイヤ
31 接着テープ
35 封止部
37 はんだボール

Claims (28)

  1. 第1面及び前記第1面に対向する活性面を有する第1半導体チップと、
    前記活性面の周囲に配列されたチップパッドと、
    前記第1半導体チップの第1面に固定された実装領域を有し、複数のマウントパッドが配列された実装手段と、
    チップパッドとマウントパッドの間を電気的に接続する複数の第1ボンディングワイヤで、その上部が前記チップパッドから延び、前記活性面の周囲領域を通る第1ボンディングワイヤと、
    前記第1半導体チップの活性面に貼付けられ、複数の第1ボンディングワイヤの上部を実質的に封止する第1接着テープと、
    を備えることを特徴とする半導体チップパッケージ。
  2. 前記第1半導体チップ、前記複数の第1ボンディングワイヤ及び前記第1接着テープを実質的に封止する高分子組成物をさらに備えることを特徴とする請求項1に記載の半導体チップパッケージ。
  3. 前記第1接着テープは、前記第1半導体チップの活性面の一部周辺の外に延びることを特徴とする請求項1に記載の半導体チップパッケージ。
  4. 前記第1接着テープは、前記第1半導体チップの活性面の全体周辺の外に延びることを特徴とする請求項3に記載の半導体チップパッケージ。
  5. 前記第1接着テープは、約5〜200μmの厚さを有することを特徴とする請求項1に記載の半導体チップパッケージ。
  6. 前記第1接着テープは、熱可塑性または熱硬化性合成樹脂材料を主成分として含むことを特徴とする請求項1に記載の半導体チップパッケージ。
  7. 前記合成樹脂材料は、ポリイミド、エポキシ及びアクリル樹脂からなる群より選択された少なくとも1つの材料を主成分として含むことを特徴とする請求項6に記載の半導体チップパッケージ。
  8. 前記実装手段は、印刷回路基板、リードフレーム及びテープタイプ回路基板からなる群より選択されることを特徴とする請求項1に記載の半導体チップパッケージ。
  9. 第1面、及び前記第1面に対向し、周囲にチップパッドが配列された活性面を有する第1半導体チップと、
    第1面、及び前記第1面に対向し、周囲にチップパッドが配列された活性面を有する第2半導体チップと、
    前記第1半導体チップの第1面に固定された実装領域を有し、マウントパッドが配列された実装手段と、
    チップパッドとマウントパッドの間を電気的に接続するボンディングワイヤで、その上部が前記チップパッドから延び、前記活性面の周囲領域を通るボンディングワイヤと、
    前記第1半導体チップの活性面に貼付けられ、第1半導体チップの活性面に配列されたチップパッドに貼付けられたボンディングワイヤの上部に貼付けられ、また第2半導体チップの前記第1面に貼付けられる第1接着テープと、
    第2半導体チップの活性面に貼付けられ、第2半導体チップの活性面に配列されたチップパッドに貼付けられたボンディングワイヤの上部を封止する第2接着テープと、
    を備えることを特徴とする半導体チップパッケージ。
  10. 前記第1接着テープは、前記第1半導体チップの活性面より大きいことを特徴とする請求項9に記載の半導体チップパッケージ。
  11. 前記第2接着テープは、前記第2半導体チップの活性面より大きいことを特徴とする請求項9に記載の半導体チップパッケージ。
  12. 前記第1及び第2接着テープは、約5〜200μm範囲内の厚さを有することを特徴とする請求項9に記載の半導体チップパッケージ。
  13. 前記第1及び第2接着テープは、熱可塑性または熱硬化性合成樹脂材料を主成分として含むことを特徴とする請求項9に記載の半導体チップパッケージ。
  14. 前記合成樹脂材料は、ポリイミド、エポキシ及びアクリル樹脂からなる群より選択された少なくとも1つの材料を主成分として含むことを特徴とする請求項13に記載の半導体チップパッケージ。
  15. 前記合成樹脂材料は、ポリイミド、エポキシ及びアクリル樹脂からなる群より選択された異種の樹脂材料を少なくとも2層に含むことを特徴とする請求項13に記載の半導体チップパッケージ。
  16. 前記合成樹脂材料は、2層の熱可塑性樹脂により取り囲まれた1層のポリイミド樹脂を含むことを特徴とする請求項13に記載の半導体チップパッケージ。
  17. 前記実装手段は、印刷回路基板、リードフレーム及びテープタイプ回路基板からなる群より選択されることを特徴とする請求項9に記載の半導体チップパッケージ。
  18. 前記第1及び第2半導体チップは、サイズが実質的に同一であることを特徴とする請求項9に記載の半導体チップパッケージ。
  19. 前記第1及び第2半導体チップは、サイズが異なることを特徴とする請求項9に記載の半導体チップパッケージ。
  20. 前記第2半導体チップの外周は、前記第1半導体チップの外周内に含まれることを特徴とする請求項19に記載の半導体チップパッケージ。
  21. 第1面及び前記第1面に対向する活性面を有する第1半導体チップを実装手段上に貼付ける段階と、
    前記第1半導体チップの活性面の周辺に配列されたチップパッドと前記実装手段上に配列されたマウントパッドの間に、前記第1半導体チップと前記実装手段の間を電気的に接続する複数の第1ボンディングワイヤを貼付ける段階と、
    前記第1半導体チップの活性面及び前記複数の第1ボンディングワイヤの上部に第1接着テープを貼付ける段階と、
    前記第1接着テープの一部が内側の前記ボンディングワイヤの上部を封止するのに充分な温度に第1接着テープを熱処理する段階と、
    を備える半導体チップパッケージの製造方法。
  22. 前記第1接着テープを熱処理する段階は、熱圧着、輻射、伝導及び対流より選択される少なくとも1つの熱処理技術によって行われることを特徴とする請求項21に記載の半導体チップパッケージの製造方法。
  23. 前記第1半導体チップ、前記複数の第1ボンディングワイヤ及び前記第1接着テープを高分子組成物内に封止する段階と、前記高分子組成物を硬化する段階とをさらに備えることを特徴とする請求項21に記載の半導体チップパッケージの製造方法。
  24. 第1面及び前記第1面に対向する活性面を有する第2半導体チップを前記第1接着テープにより接着が維持するように、前記第1半導体チップに貼付ける段階と、
    前記第2半導体チップの活性面の周辺に配列されたチップパッドと前記実装手段上に配列されたマウントパッドの間に、前記第2半導体チップと前記実装手段の間を電気的に接続する複数の第2ボンディングワイヤを貼付ける段階と、
    前記第2半導体チップの活性面及び前記複数の第2ボンディングワイヤの上部に第2接着テープを貼付ける段階と、
    内側の複数の第2ボンディングワイヤの上部を封止するのに充分な温度に第2接着テープを熱処理する段階と、
    を備えることを特徴とする半導体チップパッケージの製造方法。
  25. 前記第1接着テープが前記複数の第1ボンディングワイヤを封止するように熱処理する段階と、前記第2接着テープが前記複数の第2ボンディングワイヤを封止するように熱処理する段階が、実質的に同時に行われることを特徴とする請求項24に記載の半導体チップパッケージの製造方法。
  26. 前記第1接着テープの熱処理段階は第1温度で行われ、前記第2接着テープの熱処理段階は第2温度で行われ、前記第2温度は、第1接着テープが複数の第1ボンディングワイヤを封止するのに不充分な温度であることを特徴とする請求項24に記載の半導体チップパッケージの製造方法。
  27. 第1面及び前記第1面に対向する活性面を有する第1半導体チップと、
    前記活性面の周辺に配列されたチップパッドと、
    前記第1半導体チップの第1面が貼付けられる実装領域を有し、複数のマウントパッドが配列された実装手段と、
    チップパッドとマウントパッドの間を電気的に接続する複数の第1ボンディングワイヤで、その上部がチップパッドから延び、前記活性面の周辺領域を通る複数の第1ボンディングワイヤと、
    第1半導体チップの活性面に貼付けられ、複数の第1ボンディングワイヤの上部を封止する第1接着テープと、
    を備える半導体チップパッケージを製造する請求項21に記載の半導体チップパッケージの製造方法。
  28. 第1面及び前記第1面に対向する活性面を有する第1半導体チップを実装手段に貼付ける段階と、
    第1半導体チップの活性面の周辺に配列されたチップパッドと前記実装手段に配列されたマウントパッドの間に、前記第1半導体チップと前記実装手段の間を電気的に接続する複数の第1ボンディングワイヤを貼付ける段階と、
    第1半導体チップの活性面及び複数の第1ボンディングワイヤに第1接着テープを貼付ける段階と、
    第1接着テープの一部が内側のボンディングワイヤの上部を封止するのに充分な温度に第1接着テープを熱処理する段階と、
    を備える製造方法によって製造される請求項1に記載の半導体チップパッケージ。

JP2003317418A 2002-09-13 2003-09-09 接着テープがボンディングワイヤに貼付けられた半導体チップパッケージ Expired - Fee Related JP4295585B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0055690A KR100472286B1 (ko) 2002-09-13 2002-09-13 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
JP2004111965A true JP2004111965A (ja) 2004-04-08
JP4295585B2 JP4295585B2 (ja) 2009-07-15

Family

ID=36459908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003317418A Expired - Fee Related JP4295585B2 (ja) 2002-09-13 2003-09-09 接着テープがボンディングワイヤに貼付けられた半導体チップパッケージ

Country Status (3)

Country Link
US (3) US7005577B2 (ja)
JP (1) JP4295585B2 (ja)
KR (1) KR100472286B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018797A (ja) * 2009-07-09 2011-01-27 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2014167973A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 半導体装置およびその製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
KR100688500B1 (ko) * 2004-09-06 2007-03-02 삼성전자주식회사 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법
KR100714917B1 (ko) 2005-10-28 2007-05-04 삼성전자주식회사 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
US7675180B1 (en) * 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
KR100767193B1 (ko) * 2006-03-13 2007-10-17 하나 마이크론(주) 라인 플립 칩 패키지 및 그 제조 방법
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
TWI299208B (en) * 2006-06-12 2008-07-21 Advanced Semiconductor Eng Stacked chip package
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
KR100784388B1 (ko) * 2006-11-14 2007-12-11 삼성전자주식회사 반도체 패키지 및 제조방법
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
KR100829613B1 (ko) * 2007-01-08 2008-05-14 삼성전자주식회사 반도체 칩 패키지 및 그 제조 방법
JP4823089B2 (ja) * 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
KR100836996B1 (ko) * 2007-05-03 2008-06-10 엘에스전선 주식회사 캡슐형 다이 접착 필름 및 이를 이용한 반도체 패키지
US7994645B2 (en) * 2007-07-10 2011-08-09 Stats Chippac Ltd. Integrated circuit package system with wire-in-film isolation barrier
KR20090022433A (ko) * 2007-08-30 2009-03-04 삼성전자주식회사 반도체 패키지
KR100895818B1 (ko) * 2007-09-10 2009-05-08 주식회사 하이닉스반도체 반도체 패키지
US7741720B2 (en) * 2007-09-25 2010-06-22 Silverbrook Research Pty Ltd Electronic device with wire bonds adhered between integrated circuits dies and printed circuit boards
US7875504B2 (en) * 2007-09-25 2011-01-25 Silverbrook Research Pty Ltd Method of adhering wire bond loops to reduce loop height
US8618653B2 (en) * 2008-01-30 2013-12-31 Stats Chippac Ltd. Integrated circuit package system with wafer scale heat slug
US8304898B2 (en) * 2008-02-26 2012-11-06 Stats Chippac Ltd. Integrated circuit package system with overhang film
TWI370525B (en) * 2008-04-25 2012-08-11 Ind Tech Res Inst Encapsulant composition and method for fabricating encapsulant material
US8923004B2 (en) * 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
USD643055S1 (en) * 2008-09-11 2011-08-09 Asm Japan K.K. Heater block for use in a semiconductor processing tool
KR20100059487A (ko) * 2008-11-26 2010-06-04 삼성전자주식회사 패키지 구조물
GB2466251B (en) * 2008-12-16 2011-03-09 Ind Tech Res Inst Encapsulant compositions and method for fabricating encapsulant materials
JP5658088B2 (ja) * 2011-05-23 2015-01-21 パナソニックIpマネジメント株式会社 半導体パッケージ部品の実装構造体および製造方法
DE102015209191A1 (de) * 2015-02-10 2016-08-11 Conti Temic Microelectronic Gmbh Mechatronische Komponente und Verfahren zu deren Herstellung
CN107180809A (zh) * 2016-03-11 2017-09-19 无锡华润安盛科技有限公司 半导体封装结构及其封装方法
KR20220085137A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법
KR20230008932A (ko) * 2021-07-07 2023-01-17 삼성전자주식회사 반도체 패키지

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107156A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 樹脂封止型半導体装置
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
JP3218816B2 (ja) * 1993-07-23 2001-10-15 ソニー株式会社 半導体装置
KR20000003001A (ko) 1998-06-25 2000-01-15 윤종용 양면 테이프를 이용한 멀티 칩 패키지
JP3643705B2 (ja) 1998-07-31 2005-04-27 三洋電機株式会社 半導体装置とその製造方法
US6212767B1 (en) * 1999-08-31 2001-04-10 Micron Technology, Inc. Assembling a stacked die package
US6316727B1 (en) 1999-10-07 2001-11-13 United Microelectronics Corp. Multi-chip semiconductor package
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止bga型半導体装置
KR100610916B1 (ko) * 2000-06-12 2006-08-09 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20000058742A (ko) 2000-06-27 2000-10-05 문영수 다중구매 관리기능을 구비한 전자상거래 방법
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
KR20020015214A (ko) * 2000-08-21 2002-02-27 마이클 디. 오브라이언 반도체패키지
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
JP4501279B2 (ja) * 2000-12-27 2010-07-14 ソニー株式会社 集積型電子部品及びその集積方法
US6388313B1 (en) * 2001-01-30 2002-05-14 Siliconware Precision Industries Co., Ltd. Multi-chip module
US6569709B2 (en) * 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018797A (ja) * 2009-07-09 2011-01-27 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2014167973A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20060108138A1 (en) 2006-05-25
US7410832B2 (en) 2008-08-12
KR100472286B1 (ko) 2005-03-10
JP4295585B2 (ja) 2009-07-15
US20040050571A1 (en) 2004-03-18
US7005577B2 (en) 2006-02-28
US20070190693A1 (en) 2007-08-16
KR20040024163A (ko) 2004-03-20
US7227086B2 (en) 2007-06-05

Similar Documents

Publication Publication Date Title
JP2004111965A (ja) 接着テープがボンディングワイヤに貼付けられた半導体チップパッケージ
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
KR0169274B1 (ko) 반도체장치 및 그 제조방법
CN103681544A (zh) 用于具有集成散热器的ic封装件的混合热界面材料
WO1998018162A1 (fr) Bande porteuse de film et dispositif a semi-conducteur, leur procede de fabrication et plaquette de circuit
WO2001059839A1 (fr) Structure de montage pour microcircuit a semi-conducteurs, dispositif a semi-conducteurs, et procede de fabrication de dispositif a semi-conducteurs
JP3565090B2 (ja) 半導体装置の製造方法
US6501170B1 (en) Substrates and assemblies including pre-applied adhesion promoter
US7612450B2 (en) Semiconductor package including dummy board and method of fabricating the same
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
CN103531581B (zh) 多芯片模块
JP4174008B2 (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JP2003023243A (ja) 配線基板
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
JPH08153826A (ja) 半導体集積回路装置
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JPH1084055A (ja) 半導体装置及びその製造方法
JP2944586B2 (ja) Bga型半導体装置及びその製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
TWI393192B (zh) 晶片封裝結構製程
JP2004047563A (ja) 半導体装置
JP2003124601A (ja) 表面実装型半導体製品を搭載したタブパッケージ構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090410

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4295585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees