JP2004111754A - インダクタ - Google Patents

Abstract

【課題】マルチフェーズ方式のコンバータにおいて、構成部品点数を低減できるインダクタを提供する。
【解決手段】インダクタは、上側の１個のＥＲ型コア１１と下側の１個のＩ型コア１２と２個のコイル１３とから構成されている。ＥＲ型コア１１の各中央脚１１ｃ，１１ｃに各コイル１３，１３を嵌挿させた態様で、各コイル１３，１３を凹部１１ｂ，１１ｂに収容し、ＥＲ型コア１１とＩ型コア１２とを突き合わせて閉磁路を構成している。一方のコイル１３の端子１３ａ，１３ａをＩ型コア１２の一辺１２ａの切欠部１２ｂ，１２ｂに嵌め込み．他方のコイル１３の端子１３ａ，１３ａをＩ型コア１２の他辺１２ｃの切欠部１２ｂ，１２ｂに嵌め込んでいる。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、各種の電子機器に使用されるインダクタに関し、特に、上側の第１コア（例えばＥＲ型コア）と下側の第２コア（例えばＩ型コア）とによって閉磁路が構成されるインダクタに関する。
【０００２】
【従来の技術】
パーソナルコンピュータに使用されるＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）に電力を供給する部材は、ＭＯＳ−ＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、インダクタ、コンデンサ及び制御回路を有するＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータに用いられるインダクタには種々のものが存在し、ＣＰＵの高速化に応じて、消費電流の増大に対応するための大電流化と、高周波領域での低損失化とがインダクタに要求されている。
【０００３】
図４は、このような大電流化及び低損失化を図れる従来のインダクタの分解斜視図である（例えば、特許文献１参照）。この従来のインダクタは、上側のＥＲ型コア４１と下側のＩ型コア４２とコイル４３と補助端子４４とから構成されている。
【０００４】
【特許文献１】
特開平１０−２２３４５０号公報
【０００５】
図４（ａ）に示すＥＲ型コア４１は、対向する一対の各辺に設けた外側脚４１ａ，４１ａに囲まれている凹部４１ｂの中央に円柱状の中央脚４１ｃを立設し、外側脚４１ａ，４１ａが設けられていない側の二辺を開口部４１ｄ，４１ｄとしている。図４（ｂ）に示すコイル４３は、絶縁被膜処理された平角導線を巻回してなるエッジワイズコイルであり、その巻き始めと巻き終わりとは絶縁被膜が剥がされ、はんだめっきされて更にＬ字状に変形されて端子４３ａ，４３ａを構成している。図４（ｃ）に示すＩ型コア４２は、一辺４２ａにコイル４３の並行的に突出する各端子４３ａ，４３ａを嵌め込む切欠部４２ｂ，４２ｂを設けており、一辺４２ａと対向する他辺４２ｃの中央には、断面がコ字形状である補助端子４４の取付け用の切欠部４２ｄを設けている。
【０００６】
ＥＲ型コア４１の凹部４１ｂにエッジワイズ巻きのコイル４３を収容すると共に、Ｉ型コア４２でＥＲ型コア４１の凹部４１ｂを閉鎖し、更に、Ｉ型コア４２に補助端子４４を取り付ける。ＥＲ型コア４１の中央脚４１ｃにコイル４３を嵌挿させた態様で、コイル４３を凹部４１ｂに収容し、ＥＲ型コア４１とＩ型コア４２とを突き合わせて閉磁路を構成している。この際、コイル４３の端子４３ａ，４３ａをＩ型コア４２の切欠部４２ｂ，４２ｂに嵌め込んでいる。なお、インダクタをプリント回路基板に実装する際の実装強度を得るために、補助端子４４が使用される。
【０００７】
【発明が解決しようとする課題】
上述したような構成を有するインダクタを使用することにより、１台のＤＣ−ＤＣコンバータにて、大電力のＣＰＵへ電力を供給することが可能であった。しかしながら、昨今では、ＣＰＵの処理速度の更なる向上に伴って、ＣＰＵへ供給すべき電力は更に増大しており、ハイエンドＣＰＵの場合には、複数台のＤＣ−ＤＣコンバータを並列に接続して電力を供給するマルチフェーズ方式が採用されている。
【０００８】
このマルチフェーズ方式の場合には、ＤＣ−ＤＣコンバータの台数に応じて複数の構成部材が必要であり、インダクタもＤＣ−ＤＣコンバータの台数分だけ必要となる。この結果、実装スペースとコストとの増大が避けられないという問題がある。具体的には、図４に示すような構成のインダクタを使用する場合、１個のインダクタが４個の部品（ＥＲ型コア４１，Ｉ型コア４２，コイル４３及び補助端子４４）から構成されているので、２フェーズ方式のＤＣ−ＤＣコンバータでは２個のインダクタを使用して８（＝４×２）個の部品点数が必要となる。
【０００９】
本発明は斯かる事情に鑑みてなされたものであり、マルチフェーズ方式のコンバータにおいて、構成される部品点数を従来に比して大幅に低減できるインダクタを提供することを目的とする。
【００１０】
【課題を解決するための手段】
第１発明に係るインダクタは、磁性材からなる各１個の第１コア及び第２コアと、夫々が平角導線を巻回してなる複数のコイルとを備えるインダクタであって、前記第１コアに柱状の複数の脚部が設けられており、前記複数のコイル夫々を前記複数の脚部夫々に嵌挿しており、前記第１コアと前記第２コアとを突き合わせていることを特徴とする。
【００１１】
第１発明のインダクタにあっては、１個の第１コア（例えばＥＲ型コア）に設けられた柱状の複数の脚部夫々に複数のコイル夫々が嵌挿されており、この第１コアと１個の第２コア（例えばＩ型コア）とを突き合わせた構成をなしている。このように一対のコアによって複数のインダクタを一体化させた構成であり、マルチフェーズ方式のコンバータにおいて、複数のインダクタを単に並列構成させる従来例と比べて部品点数が低減する。また、複数のインダクタを個別に実装する場合に比べて実装密度も向上する。更に、組立ての作業性は向上して生産コストも低下する。
【００１２】
第２発明に係るインダクタは、第１発明において、前記第１コアは両側に開口部を有しており、前記複数のコイル夫々の両端子は前記第１コアの同じ側の前記開口部から出ており、前記複数のコイルの中で少なくとも１組のコイルの両端子が前記第１コアの異なる側の前記開口部から出ていることを特徴とする。
【００１３】
第２発明のインダクタにあっては、複数のコイル夫々の両端子が第１コアの同じ側の開口部から出ており、これらの複数のコイルの中で少なくとも１つのコイルの両端子が他のコイルの両端子と異なる側の開口部から出ている。よって、実装バランスが良好であり、十分な実装強度が得られるように端子は配置されるので、実装強度を得るための補助端子が不要であり、更なる部品点数の低減、組立て工数の削減及び生産コストの低下を図れる。
【００１４】
第３発明に係るインダクタは、第１発明において、前記第１コアは両側に開口部を有しており、前記複数のコイル夫々の両端子は、前記第１コアの異なる側の前記開口部から夫々出ていることを特徴とする。
【００１５】
第３発明のインダクタにあっては、複数のコイル夫々の両端子が第１コアの異なる側の開口部から夫々出ている。よって、実装バランスが良好であり、十分な実装強度が得られるように端子は配置されるので、実装強度を得るための補助端子が不要であり、更なる部品点数の低減、組立て工数の削減及び生産コストの低下を図れる。
【００１６】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
（第１実施の形態）
図１は、本発明の第１実施の形態に係るインダクタの構成を示す分解斜視図である。この第１実施の形態のインダクタは、上側の１個のＥＲ型コア１と下側の１個のＩ型コア２と２個のコイル３，３と１個の補助端子４とから構成されている。
【００１７】
図１（ａ）に示す第１コアとしてのＥＲ型コア１は、対向する一対の短辺及びその中間に３個の側脚１ａ，１ａ，１ａが設けられており、隣合う側脚１ａ，１ａに囲まれている２箇所の凹部１ｂ，１ｂ夫々の中央に円柱状の中央脚１ｃ，１ｃが立設されている。また、側脚１ａが設けられていない対向する一対の長辺は４箇所の開口部１ｄ，１ｄ，１ｄ，１ｄとなっている。
【００１８】
図１（ｂ）に示す２個のコイル３，３夫々は、絶縁被膜処理された平角導線を巻回してなるエッジワイズコイルであり、その巻き始めと巻き終わりとは絶縁被膜が剥がされ、はんだめっきされて更にＬ字状に変形されて端子３ａ，３ａを構成している。図１（ｃ）に示す第２コアとしてのＩ型コア２は、一辺２ａにコイル３，３の並行的に突出する各端子３ａ，３ａ，３ａ，３ａを嵌め込む切欠部２ｂ，２ｂ，２ｂ，２ｂを設けており、一辺２ａと対向する他辺２ｃの中央には、断面がコ字形状である補助端子４の取付け用の切欠部２ｄを設けている。
【００１９】
ＥＲ型コア１の各凹部１ｂ，１ｂにエッジワイズ巻きのコイル３，３を収容すると共に、Ｉ型コア２でＥＲ型コア１の凹部１ｂ，１ｂを閉鎖し、更に、Ｉ型コア２の切欠部２ｄに補助端子４を取り付ける。ＥＲ型コア１の各中央脚１ｃ，１ｃに各コイル３，３を嵌挿させた態様で、各コイル３，３を凹部１ｂ，１ｂに収容し、ＥＲ型コア１とＩ型コア２とを突き合わせて閉磁路を構成している。この際、各コイル３，３の端子３ａ，３ａ，３ａ，３ａをＩ型コア２の切欠部２ｂ，２ｂ，２ｂ，２ｂに嵌め込んでいる。なお、インダクタをプリント回路基板に実装する際の実装強度を得るために、補助端子４が使用される。
【００２０】
第１実施の形態のインダクタでは、１個のＥＲ型コア１と１個のＩ型コア２と２個のコイル３，３と１個の補助端子４とから構成されているので、その部品点数は合計で５個であり、５個の部品点数にて２フェーズ方式のＤＣ−ＤＣコンバータで使用するインダクタを構成することができ、８個の部品点数が必要であった従来例と比べて、部品点数を削減することができる。
【００２１】
（第２実施の形態）
図２は、本発明の第２実施の形態に係るインダクタの構成を示す分解斜視図である。この第２実施の形態のインダクタは、上側の１個のＥＲ型コア１１と下側の１個のＩ型コア１２と２個のコイル１３，１３とから構成されている。
【００２２】
図２（ａ）に示す第１コアとしてのＥＲ型コア１１は、対向する一対の短辺及びその中間に３個の側脚１１ａ，１１ａ，１１ａが設けられており、隣合う側脚１１ａ，１１ａに囲まれている２箇所の凹部１１ｂ，１１ｂ夫々の中央に円柱状の中央脚１１ｃ，１１ｃが立設されている。また、側脚１１ａが設けられていない対向する一対の長辺は４箇所の開口部１１ｄ，１１ｄ，１１ｄ，１１ｄとなっている。
【００２３】
図２（ｂ）に示す２個のコイル１３，１３夫々は、絶縁被膜処理された平角線を巻回してなるエッジワイズコイルであり、その巻き始めと巻き終わりとは絶縁被膜が剥がされ、はんだめっきされて更にＬ字状に変形されて端子１３ａ，１３ａを構成している。図２（ｃ）に示す第２コアとしてのＩ型コア１２は、一辺１２ａに一方のコイル１３の並行的に突出する各端子１３ａ，１３ａを嵌め込む切欠部１２ｂ，１２ｂを設けており、一辺１２ａと対向する他辺１２ｃに他方のコイル１３の並行的に突出する各端子１３ａ，１３ａを嵌め込む切欠部１２ｂ，１２ｂを設けている。
【００２４】
ＥＲ型コア１１の各凹部１１ｂ，１１ｂにエッジワイズ巻きのコイル１３，１３を収容すると共に、Ｉ型コア１２でＥＲ型コア１１の凹部１１ｂ，１１ｂを閉鎖する。ＥＲ型コア１１の各中央脚１１ｃ，１１ｃに各コイル１３，１３を嵌挿させた態様で、各コイル１３，１３を凹部１１ｂ，１１ｂに収容し、ＥＲ型コア１１とＩ型コア１２とを突き合わせて閉磁路を構成している。この際、各コイル１３，１３の端子１３ａ，１３ａ，１３ａ，１３ａをＩ型コア１２の切欠部１２ｂ，１２ｂ，１２ｂ，１２ｂに嵌め込んでいる。
【００２５】
この第２実施の形態では、２個のコイル３，３の４個の端子３ａ全てがＥＲ型コア１の同じ側から出ている第１実施の形態と違って、一方のコイル１３の両端子１３ａ，１３ａと他方のコイル１３の両端子１３ａ，１３ａとをＥＲ型コア１１の異なる側から出す構成としているため、端子１３ａが２個ずつＩ型コア１２の両側に配置されて実装バランスが良好であるので、実装強度を得るために第１実施の形態に設けた補助端子４は不要である。そして、第２実施の形態のインダクタでは、１個のＥＲ型コア１１と１個のＩ型コア１２と２個のコイル１３，１３とから構成されているので、その部品点数は合計で４個であり、４個の部品点数にて２フェーズ方式のＤＣ−ＤＣコンバータで使用するインダクタを構成することができ、８個の部品点数が必要であった従来例と比べて、部品点数を半分に削減することができる。
【００２６】
（第３実施の形態）
図３は、本発明の第３実施の形態に係るインダクタの構成を示す分解斜視図である。この第３実施の形態のインダクタは、上側の１個のＥＲ型コア２１と下側の１個のＩ型コア２２と２個のコイル２３，２３とから構成されている。
【００２７】
図３（ａ）に示す第１コアとしてのＥＲ型コア２１は、対向する一対の短辺及びその中間に３個の側脚２１ａ，２１ａ，２１ａが設けられており、隣合う側脚２１ａ，２１ａに囲まれている２箇所の凹部２１ｂ，２１ｂ夫々の中央に円柱状の中央脚２１ｃ，２１ｃが立設されている。また、側脚２１ａが設けられていない対向する一対の長辺は４箇所の開口部２１ｄ，２１ｄ，２１ｄ，２１ｄとなっている。
【００２８】
図３（ｂ）に示す２個のコイル２３，２３夫々は、絶縁被膜処理された平角導線を巻回してなるエッジワイズコイルであり、その巻き始めと巻き終わりとは絶縁被膜が剥がされ、はんだめっきされて更にＬ字状に変形されて、異なる方向に引き出される端子２３ａ，２３ａを構成している。図３（ｃ）に示す第２コアとしてのＩ型コア２２は、一辺２２ａに両コイル２３，２３の一方向に突出する各端子２３ａ，２３ａを嵌め込む切欠部２２ｂ，２２ｂを設けており、一辺２２ａと対向する他辺２２ｃに両コイル２３，２３の他方向に突出する各端子２３ａ，２３ａを嵌め込む切欠部２２ｂ，２２ｂを設けている。
【００２９】
ＥＲ型コア２１の各凹部２１ｂ，２１ｂにエッジワイズ巻きのコイル２３，２３を収容すると共に、Ｉ型コア２２でＥＲ型コア２１の凹部２１ｂ，２１ｂを閉鎖する。ＥＲ型コア２１の各中央脚２１ｃ，２１ｃに各コイル２３，２３を嵌挿させた態様で、各コイル２３，２３を凹部２１ｂ，２１ｂに収容し、ＥＲ型コア２１とＩ型コア２２とを突き合わせて閉磁路を構成している。この際、各コイル２３，２３の端子２３ａ，２３ａ，２３ａ，２３ａをＩ型コア２２の切欠部２２ｂ，２２ｂ，２２ｂ，２２ｂに嵌め込んでいる。
【００３０】
この第３実施の形態では、２個のコイル３，３の４個の端子３ａ全てがＥＲ型コア１の同じ側から出ている第１実施の形態と違って、各コイル２３，２３において一方の端子２３ａと他方の端子２３ａとをＥＲ型コア２１の異なる側から出す構成としているため、端子２３ａが２個ずつＩ型コア２２の両側に配置されて実装バランスが良好であるので、第２実施の形態と同様に、第１実施の形態での補助端子４は不要である。そして、第３実施の形態のインダクタでも、第２実施の形態と同様、１個のＥＲ型コア２１と１個のＩ型コア２２と２個のコイル２３，２３とから構成されているので、その部品点数は合計で４個であり、４個の部品点数にて２フェーズ方式のＤＣ−ＤＣコンバータで使用するインダクタを構成することができ、８個の部品点数が必要であった従来例と比べて、部品点数を半分に削減することができる。
【００３１】
なお、上述した例では、２フェーズ方式のＤＣ−ＤＣコンバータで使用するインダクタについて説明したが、３フェーズ以上のＤＣ−ＤＣコンバータで用いるインダクタも同様に構成できることは勿論である。
【００３２】
一般的に、ｎ（ｎは２以上の整数）フェーズ方式のＤＣ−ＤＣコンバータで使用するインダクタを構成する場合、図４に示した従来例のインダクタを並列的に配置すると、１個のインダクタにおいて４個の部品点数が必要であるため、全体として４ｎ個の部品点数が必要となる。これに対して本発明にあっては、第１実施の形態の場合に、１個のＥＲ型コア１と１個のＩ型コア２とｎ個のコイル３と１個の補助端子４とが必要であって、全体として（ｎ＋３）個の部品点数が必要であり、第２，第３実施の形態の場合に、１個のＥＲ型コア１１，２１と１個のＩ型コア１２，２２とｎ個のコイル１３，２３とが必要であって、全体として（ｎ＋２）個の部品点数が必要となる。このように、本発明では、マルチフェーズ方式のＤＣ−ＤＣコンバータにおけるインダクタを構成する部品点数を低減することができ、そのフェーズ数が多くなればなるほど、部品点数の低減効果は大きくなる。
【００３３】
なお、上述した各実施の形態におけるコイルはエッジワイズ巻きのコイルとしたが、フラットエッジ巻きのコイルであっても同様の効果を奏することは言うまでもない。また、ＥＲ型コア、Ｉ型コアはＭｎＺｎフェライト、ＮｉＺｎフェライトまたはメタルダスト系の材料が用いられ、ＥＲ型コアとＩ型コアとで材料が異なっていても良い。更に、コアの一部にエアギャップを設け、直流重畳特性を向上させることもできる。
【００３４】
【発明の効果】
以上詳述した如く、本発明では、１個の第１コア（ＥＲ型コア）に設けられた柱状の複数の脚部（中央脚）夫々に複数のコイル夫々を嵌挿しており、この第１コアと１個の第２コア（Ｉ型コア）とを突き合わせるように構成したので、マルチフェーズ方式のコンバータにおいてインダクタの構成部品点数を大幅に低減することができる。この結果、部材コストが低減し、組立ての作業性も向上するので、生産コストを下げることができる。また、一体化した構成としたので、複数のインダクタを個別に実装する場合と比べて、実装効率及び実装密度を向上することができる。
【００３５】
また、本発明では、複数のコイル夫々の両端子が第１コア（ＥＲ型コア）の同じ側の開口部から出ており、これらの複数のコイルの中で少なくとも１つのコイルの両端子が他のコイルの両端子と異なる側の開口部から出るように構成したので、実装強度を補助するための補助端子が不要であり、更なる部品点数の低減、組立て工数の削減及び生産コストの低下を図ることができる。
【００３６】
更に、本発明では、複数のコイル夫々の両端子が第１コア（ＥＲ型コア）の異なる側の開口部から夫々出るように構成したので、実装強度を補助するための補助端子が不要であり、更なる部品点数の低減、組立て工数の削減及び生産コストの低下を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に係るインダクタの構成を示す分解斜視図である。
【図２】本発明の第２実施の形態に係るインダクタの構成を示す分解斜視図である。
【図３】本発明の第３実施の形態に係るインダクタの構成を示す分解斜視図である。
【図４】従来のインダクタの構成を示す分解斜視図である。
【符号の説明】
１，１１，２１　ＥＲ型コア（第１コア）
２，１２，２２　Ｉ型コア（第２コア）
３，１３，２３　コイル
４　補助端子
１ａ，１１ａ，２１ａ　側脚
１ｂ，１１ｂ，２１ｂ　凹部
１ｃ，１１ｃ，２１ｃ　中央脚
１ｄ，１１ｄ，２１ｄ　開口部
２ａ，１２ａ，２２ａ　一辺
２ｂ，２ｄ，１２ｂ，２２ｂ　切欠部
２ｃ，１２ｃ，２２ｃ　他辺
３ａ，１３ａ，２３ａ　端子

Claims (3)

1. 磁性材からなる各１個の第１コア及び第２コアと、夫々が平角導線を巻回してなる複数のコイルとを備えるインダクタであって、前記第１コアに柱状の複数の脚部が設けられており、前記複数のコイル夫々を前記複数の脚部夫々に嵌挿しており、前記第１コアと前記第２コアとを突き合わせていることを特徴とするインダクタ。
2. 前記第１コアは両側に開口部を有しており、前記複数のコイル夫々の両端子は前記第１コアの同じ側の前記開口部から出ており、前記複数のコイルの中で少なくとも１組のコイルの両端子が前記第１コアの異なる側の前記開口部から出ていることを特徴とする請求項１記載のインダクタ。
3. 前記第１コアは両側に開口部を有しており、前記複数のコイル夫々の両端子は、前記第１コアの異なる側の前記開口部から夫々出ていることを特徴とする請求項１記載のインダクタ。

Images