JP2004111575A - Lateral bipolar transistor, semiconductor device having the transistor, and manufacturing method thereof - Google Patents
Lateral bipolar transistor, semiconductor device having the transistor, and manufacturing method thereof Download PDFInfo
- Publication number
- JP2004111575A JP2004111575A JP2002270641A JP2002270641A JP2004111575A JP 2004111575 A JP2004111575 A JP 2004111575A JP 2002270641 A JP2002270641 A JP 2002270641A JP 2002270641 A JP2002270641 A JP 2002270641A JP 2004111575 A JP2004111575 A JP 2004111575A
- Authority
- JP
- Japan
- Prior art keywords
- region
- bipolar transistor
- silicon germanium
- base region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【課題】電流増幅率を向上させることができる横型バイポーラトランジスタ及びその製造方法を提供すること。
【解決手段】本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを並設してなる横型バイポーラトランジスタにおいて、コレクタ領域及びエミッタ領域は、シリコンゲルマニウムに含有させたP型又はN型の不純物をベース領域内で拡散させて形成した。
【選択図】 図1A lateral bipolar transistor capable of improving a current amplification factor and a method for manufacturing the same are provided.
According to the present invention, in a lateral bipolar transistor having a collector region and an emitter region juxtaposed on a base region, the collector region and the emitter region have a P-type or N-type impurity contained in silicon germanium. Was formed by diffusing in the base region.
[Selection diagram] Fig. 1
Description
【0001】
【発明の属する技術分野】
本発明は、横型バイポーラトランジスタ、半導体装置、及びその製造方法に関するものである。
【0002】
【従来の技術】
近年の電子機器の小型軽量化に伴って、バイポーラトランジスタとCMOSトランジスタとを同一半導体基板上に混載して、両トランジスタの長所を有効に利用したBiCMOS半導体装置が使用されるようになってきている。かかるBiCMOS半導体装置においては、半導体基板上にバイポーラトランジスタとCMOSトランジスタとを略同一工程にて製造することができるようにするために、ベース領域の上部にコレクタ領域とエミッタ領域とを並設した横型バイポーラトランジスタが採用されている。
【0003】
この横型バイポーラトランジスタ100は、図7に示すように、P型半導体基板201の内部にN型エピタキシャル層106とN+埋め込み層107とからなるベース領域102を形成し、同ベース領域102の上部にコレクタ領域103とエミッタ領域104とを左右に間隔をあけて形成した構造となっている。
【0004】
ところが、コレクタ領域103及びエミッタ領域104がN+埋め込み層107に近接した状態で形成されてしまい、コレクタ領域103からエミッタ領域104に通電されるべき電流がコレクタ領域103からベース領域102のN+埋め込み層107に通電して、横型バイポーラトランジスタ100の電流増幅率が低減してしまうおそれがあった。
【0005】
そのため、従来の横型バイポーラトランジスタ100では、コレクタ領域103とエミッタ領域104との間に電流経路となるシリコンゲルマニウム混晶領域105を形成して、コレクタ領域103からエミッタ領域104への通電がシリコンゲルマニウム混晶領域105を介して良好に行われるようにしていた(たとえば、特許文献1参照。)。
【0006】
この従来の横型バイポーラトランジスタ100は、以下のようにして製造していた。
【0007】
まず、図7(a)に示すように、P型半導体基板201の表面にN型エピタキシャル層106を形成するとともに、同N型エピタキシャル層106とP型半導体基板201との間にN+埋め込み層107を形成する。これらN型エピタキシャル層106とN+埋め込み層107とでベース領域102を構成する。なお、ベース領域102の周囲には素子分離酸化膜108を形成している。
【0008】
次に、図7(b)に示すように、N型エピタキシャル層106の表面に絶縁膜109を成膜するとともに、同絶縁膜109の所定位置に開口部110,111を形成する。
【0009】
次に、図7(c)に示すように、絶縁膜109の開口部110,111にポリシリコン膜112,113を形成するとともに、同ポリシリコン膜112,113にボロンなどのP型不純物を注入し、その後、ポリシリコン膜112,113に熱処理を施す。これにより、ポリシリコン膜112,113からP型不純物がN型エピタキシャル層106の内部に拡散して、N型エピタキシャル層106の内部にコレクタ領域103とエミッタ領域104とがそれぞれ形成される。
【0010】
次に、図7(d)に示すように、コレクタ領域103とエミッタ領域104との間のN型エピタキシャル層106にゲルマニウムを注入して、コレクタ領域103とエミッタ領域104との間に電流経路となるシリコンゲルマニウム混晶領域105を形成する。
【0011】
【特許文献1】
特開平10−308400号公報(図1)
【0012】
【発明が解決しようとする課題】
ところが、上記従来の横型バイポーラトランジスタにあっては、電流増幅率を増大するためにコレクタ領域とエミッタ領域との間のエピタキシャル層にゲルマニウムを注入して電流経路を形成していたために、従来の製造工程にゲルマニウム注入工程が追加されることになり、横型バイポーラトランジスタの製造工程が複雑なものとなり、製造コストが増大するおそれがあった。
【0013】
これは、ポリシリコン膜に含有させたP型不純物をN型エピタキシャル層の内部に拡散させることによってコレクタ領域とエミッタ領域とを形成していたために、P型不純物がN型エピタキシャル層内で深く拡散してしまい、コレクタ領域及びエミッタ領域がベース領域のN+埋め込み層に近接した状態で形成され、これによりコレクタ領域からエミッタ領域に通電されるべき電流がコレクタ領域からベース領域に通電されて電流増幅率が低減してしまうのを防止するためであった。
【0014】
そこで、本発明では、エピタキシャル層内で不純物を浅く拡散するようにして、別途電流経路を形成しないでも良好な電流増幅率を確保することができる横型バイポーラトランジスタを提供することを目的とする。
【0015】
【課題を解決するための手段】
すなわち、請求項1に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを並設してなる横型バイポーラトランジスタにおいて、前記コレクタ領域及び前記エミッタ領域は、シリコンゲルマニウム層に含有させたP型又はN型の不純物を前記ベース領域内で拡散させて形成することにした。
【0016】
また、請求項2に係る本発明では、第1のベース領域の上部に第1のシリコンゲルマニウム層を有するコレクタ領域とエミッタ領域とを並設した横型バイポーラトランジスタと、第2のベース領域を第2のシリコンゲルマニウム層で形成したシリコンゲルマニウムへテロ結合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域は、前記第1のシリコンゲルマニウム層に含有させたP型又はN型の不純物を前記第1のベース領域内で拡散させて形成することにした。
【0017】
また、請求項3に係る本発明では、前記請求項2に係る本発明において、前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域となる前記第1のシリコンゲルマニウム層と、前記シリコンゲルマニウムヘテロ結合バイポーラトランジスタの前記ベース領域となる前記第2のシリコンゲルマニウム層とを同時に積層することにした。
【0018】
また、請求項4に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを左右に間隔をあけて形成する横型バイポーラトランジスタの製造方法において、前記ベース領域の上部にシリコンゲルマニウム層を積層した後に、このシリコンゲルマニウム層に含有させたP型又はN型の不純物を前記ベース領域に拡散させることによって前記コレクタ領域及び前記エミッタ領域を形成することにした。
【0019】
また、請求項5に係る本発明では、第1のベース領域の上部に第1のシリコンゲルマニウム層を有するコレクタ領域とエミッタ領域とを左右に間隔をあけて形成する横型バイポーラトランジスタと、第2のベース領域を第2のシリコンゲルマニウム層で形成するシリコンゲルマニウムへテロ結合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、前記シリコンゲルマニウムへテロ結合バイポーラトランジスタの前記第2のベース領域の上部に前記第2のシリコンゲルマニウム層を積層することによって前記第2のベース領域を形成するとともに、前記横型バイポーラトランジスタの前記第1のベース領域の上部に前記第1のシリコンゲルマニウム層を積層し、その後、この横型バイポーラトランジスタの前記第1のベース領域の上部に積層した前記第1のシリコンゲルマニウム層に含有させたP型又はN型の不純物を前記第1のベース領域に拡散させることによって前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域を形成することにした。
【0020】
また、請求項6に係る本発明では、請求項5に係る本発明において、前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域となる前記第1のシリコンゲルマニウム層と、前記シリコンゲルマニウムヘテロ結合バイポーラトランジスタの前記第2のベース領域となる前記第2のシリコンゲルマニウム層とを同時に積層することにした。
【0021】
【発明の実施の形態】
本発明に係る横型バイポーラトランジスタは、P型半導体基板の内部にN型エピタキシャル層とN+埋め込み層とからなるベース領域を形成し、同ベース領域の上部にP型又はN型の不純物を含有するシリコンゲルマニウムを左右に間隔をあけて積層し、その後、各シリコンゲルマニウムに含有させたP型又はN型の不純物をベース領域に拡散させることによってコレクタ領域及びエミッタ領域を形成したものである。
【0022】
このように、シリコンゲルマニウムに含有させたP型又はN型の不純物をベース領域に拡散させると、ゲルマニウムの作用によってP型又はN型の不純物がベース領域に拡散するのを抑制することができる。
【0023】
そのため、ベース領域にコレクタ領域及びエミッタ領域を浅く形成することができ、これにより、コレクタ領域とエミッタ領域との間で通電されるべき電流がベース領域に流れ込むのを防止することができる。
【0024】
したがって、N型エピタキシャル層の厚みを従来と同様の厚みとした場合には、横型バイポーラトランジスタの電流増幅率を向上させることができ、また、従来と同様の電流増幅率を確保したままN型エピタキシャル層の厚みを薄くすることもできる。
【0025】
そして、N型エピタキシャル層の厚みを薄くした場合には、横型バイポーラトランジスタとシリコンゲルマニウムヘテロ結合バイポーラトランジスタとを同一基板上に形成したときに、シリコンゲルマニウムヘテロ結合バイポーラトランジスタの周波数特性を向上させることができる。
【0026】
なお、シリコンゲルマニウムに含有させる不純物としては、ゲルマニウム中での拡散定数が低い物質が好ましい。
【0027】
以下に、本発明の実施の形態について図面を参照しながら具体的に説明する。
【0028】
本発明に係る横型バイポーラトランジスタ1は、図1に示すように、P型半導体基板2にN+埋め込み層3とN型エピタキシャル層4とからなる第1のベース領域5を形成し、同第1のベース領域5の上部にP型の不純物を含有する第1のシリコンゲルマニウム層からなるコレクタ層6とエミッタ層7とを左右に間隔をあけて積層し、その後、各コレクタ層6とエミッタ層7に含有させたP型の不純物を第1のベース領域5のN型エピタキシャル層4の内部に拡散させることによってコレクタ領域8及びエミッタ領域9を形成したものである。
【0029】
かかる横型バイポーラトランジスタ1の製造方法について、図2〜図5を参照しながら説明する。なお、以下の説明では、同一半導体基板上に横型バイポーラトランジスタ1とシリコンゲルマニウムヘテロ結合バイポーラトランジスタ10とを同時に形成した半導体装置11の製造方法として説明を行う。かかるシリコンゲルマニウムヘテロ結合バイポーラトランジスタ10は、第2のベース領域20を第2のシリコンゲルマニウム層で形成している。
【0030】
まず、前処理としてP型半導体基板2の表面を犠牲酸化させた後にフッ酸などの薬液を用いて酸化膜を除去し、その後、熱酸化させてP型半導体基板2の表面に酸化膜を形成する。
【0031】
次に、P型半導体基板2の表面の酸化膜をレジストパターンを用いたドライエッチングにより除去して、横型バイポーラトランジスタ1とシリコンゲルマニウムヘテロ結合バイポーラトランジスタ10とを形成するための領域に開口部を形成する。
【0032】
次に、図2に示すように、アンチモン(Sb)を気相拡散させることでP型半導体基板2の内部にN+埋め込み層3,12を形成し、その後、フッ酸などの薬液を用いて表面の酸化膜を除去するとともに、エピタキシャル法によってN型エピタキシャル層4,13を形成する。かかるN+埋め込み層3とN型エピタキシャル層4は、横型バイポーラトランジスタ1のベース領域5を構成する。
【0033】
次に、N型エピタキシャル層4の表面にLOCOS(Local oxidation of Silicon)法によって部分的に酸化膜14を形成するとともに、同酸化膜14の形成時に生じたダメージを除去するために熱酸化によって酸化膜15を形成する。
【0034】
次に、レジストパターンを用いたイオン注入によってN+埋め込み層3,12の上部にベース取出層16とコレクタ取出層17をそれぞれ形成する。
【0035】
次に、レジストパターンを用いたイオン注入によってP型素子分離層18を形成する。
【0036】
次に、図3に示すように、減圧CVD(Chemical Vapor Deposition)法によって酸化膜を形成するとともに、窒素雰囲気中にて熱処理を行い、その後、レジストパターンを用いたドライエッチング及びフッ酸などの薬液を用いたウエットエッチングによってN型エピタキシャル層4,13の表面にダメージが入らないように酸化膜15に開口部を形成して、N型エピタキシャル層4,13を露出させる。
【0037】
次に、エピタキシャル法によってP型の不純物であるホウ素(B)を含有するゲルマニウムシリコン(SiGe)をN型エピタキシャル層4,13の表面及び酸化膜15の表面に積層してゲルマニウムシリコン層を形成する。その際に、N型エピタキシャル層4,13の表面には単結晶のゲルマニウムシリコンが積層され、また、酸化膜15の表面には多結晶のゲルマニウムシリコンが積層される。
【0038】
次に、レジストパターンを用いたドライエッチングによってゲルマニウムシリコン層を所定形状に成形して、横型バイポーラトランジスタ1のコレクタ層6及びエミッタ層7並びにシリコンゲルマニウムヘテロ結合バイポーラトランジスタ10のベース領域20を形成する。
【0039】
次に、熱処理を施すことによってコレクタ層6及びエミッタ層7に含有されたP型の不純物をN型エピタキシャル層4の内部に拡散させて拡散層21,22を形成する。その際には、コレクタ層6及びエミッタ層7がゲルマニウムシリコンからなるために、ゲルマニウムの作用によってP型の不純物の拡散が抑制され、これにより、N型エピタキシャル層4の内部でP型の不純物が浅く拡散することなる。ここで、コレクタ層6と拡散層21とでコレクタ領域8が形成され、エミッタ層7と拡散層22とでエミッタ領域9が形成される。
【0040】
次に、図4に示すように、減圧CVD法によって酸化膜23を形成するとともに、窒素雰囲気中にて熱処理を行い、レジストパターンを用いたドライエッチングによってシリコンゲルマニウムヘテロ結合バイポーラトランジスタ10のベース領域20の上部に開口部を形成する。
【0041】
次に、レジストパターンを用いたイオン注入によってリンイオン(P+)を注入してN型エピタキシャル層13の内部にN型SIC(selective implanted collector)からなるコレクタ領域24を形成する。
【0042】
次に、減圧CVD法によって多結晶シリコン膜と酸化膜とを順に成膜し、レジストパターンを用いたイオン注入によって砒素(As)を注入してベース領域20の上部にエミッタ領域25を形成する。
【0043】
次に、フッ酸などの薬液を用いて酸化膜を除去した後に、新たに酸化膜を形成し、窒素雰囲気中にて熱処理を行い、その後、アニールを行い、フッ酸などの薬液を用いて酸化膜を除去する。
【0044】
次に、レジストパターンを用いたドライエッチングにより多結晶シリコン膜を所定形状に成形してエミッタ電極26を形成する。
【0045】
次に、レジストパターンを用いたドライエッチングにより酸化膜23の所定箇所を開口させた後に、コバルト(Co)又はチタン(Ti)などの金属膜を成膜するとともに、窒化チタン(TiN)をスパッタリングし、その後、窒素雰囲気中にて熱処理を行って金属シリサイド27を形成する。
【0046】
次に、アンモニア過水などの薬液を用いて酸化膜23の表面に成膜された未反応金属膜を除去し、窒素雰囲気中にて熱処理を行い、金属シリサイド27を低抵抗化する。
【0047】
次に、図5に示すように、減圧CVD法を用いて窒化珪素(Si3N4)膜28を形成した後に、減圧CVD法を用いて酸化膜29を形成する。
【0048】
次に、P型半導体基板2の表面に層間膜30を形成するとともに、所定箇所にタングステンプラグ31を形成し、その後、所定の配線を施す。
【0049】
以上に説明した製造方法によって、同一半導体基板上に横型バイポーラトランジスタ1とシリコンゲルマニウムヘテロ結合バイポーラトランジスタ10とを同時に形成した半導体装置11を製造することができる。
【0050】
なお、上記説明においては、PNP型の横型バイポーラトランジスタ1を形成する場合について説明したが、一部の製造方法を変更するだけでNPN型の横型バイポーラトランジスタ32を製造することができる。
【0051】
すなわち、NPN型の横型バイポーラトランジスタ32の製造に際しては、図6に示すように、N型エピタキシャル層4の内部にP型ウェル層からなるベース領域33を形成し、また、エピタキシャル法によってN型の不純物であるリン(P)を含有するゲルマニウムシリコン(SiGe)をベース領域33の表面に積層してコレクタ層34及びエミッタ層35を形成し、その後、熱処理を施すことによってコレクタ層34及びエミッタ層35に含有されたN型の不純物をベース領域33の内部に拡散させて拡散層36,37を形成する。その際にも、コレクタ層34及びエミッタ層35がゲルマニウムシリコンからなるために、ゲルマニウムの作用によってN型の不純物の拡散が抑制され、これにより、ベース領域33の内部でN型の不純物が浅く拡散することなる。ここで、コレクタ層34と拡散層36とでコレクタ領域38が形成され、エミッタ層35と拡散層37とでエミッタ領域39が形成される。
【0052】
上記製造工程を除く他の製造工程は、前述したPNP型の横型バイポーラトランジスタ1を製造する場合と同様である。なお、図6においては、同様の製造工程からなる部分には図1〜図5と同様の符号を付している。
【0053】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【0054】
すなわち、請求項1に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを並設してなる横型バイポーラトランジスタにおいて、P型又はN型の不純物を含有するシリコンゲルマニウムでコレクタ領域及びエミッタ領域を形成しているため、不純物がベース領域の内部で拡散するのをゲルマニウムの作用によって抑制することができ、これによって、ベース領域にコレクタ領域及びエミッタ領域を浅く形成することができ、コレクタ領域とエミッタ領域との間で通電されるべき電流がベース領域に流れ込むのを防止することができるので、横型バイポーラトランジスタの電流増幅率を向上させることができる。
【0055】
また、請求項2に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを並設した横型バイポーラトランジスタと、ベース領域をシリコンゲルマニウムで形成したシリコンゲルマニウムへテロ結合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、P型又はN型の不純物を含有するシリコンゲルマニウムで横型バイポーラトランジスタのコレクタ領域及びエミッタ領域を形成しているため、不純物がベース領域の内部で拡散するのをゲルマニウムの作用によって抑制することができ、これによって、ベース領域にコレクタ領域及びエミッタ領域を浅く形成することができるので、同一半導体基板上に形成するシリコンゲルマニウムヘテロ結合バイポーラトランジスタの周波数特性を向上させるために半導体基板上に形成するN型エピタキシャル層の膜厚を薄くしても、横型バイポーラトランジスタのコレクタ領域及びエミッタ領域とN型エピタキシャル層との間隔を保持することができ、N型エピタキシャル層を薄膜化による横型バイポーラトランジスタの電流増幅率の低減を抑制することができる。
【0056】
また、請求項3に係る本発明では、横型バイポーラトランジスタのコレクタ領域及びエミッタ領域となるシリコンゲルマニウムと、シリコンゲルマニウムヘテロ結合バイポーラトランジスタのコレクタ領域となるシリコンゲルマニウムとを同時に積層することにしているため、横型バイポーラトランジスタとシリコンゲルマニウムヘテロ結合バイポーラトランジスタとを同一半導体基板上に混載した半導体装置を容易に製造することができ、製造コストの低廉化を図ることができる。
【0057】
また、請求項4に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを左右に間隔をあけて形成する横型バイポーラトランジスタの製造方法において、ベース領域の上部にシリコンゲルマニウムを積層した後に、このシリコンゲルマニウムに含有させたP型又はN型の不純物をベース領域に拡散させることによってコレクタ領域及びエミッタ領域を形成しているため、不純物がベース領域の内部で拡散するのをゲルマニウムの作用によって抑制することができ、これによって、ベース領域にコレクタ領域及びエミッタ領域を浅く形成することができ、コレクタ領域とエミッタ領域との間で通電されるべき電流がベース領域に流れ込むのを防止することができるので、電流増幅率を向上させた横型バイポーラトランジスタを製造することができる。
【0058】
また、請求項5に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを左右に間隔をあけて形成する横型バイポーラトランジスタと、ベース領域をシリコンゲルマニウムで形成するシリコンゲルマニウムへテロ結合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、シリコンゲルマニウムへテロ結合バイポーラトランジスタのコレクタ領域の上部にシリコンゲルマニウムを積層することによってベース領域を形成するとともに、横型バイポーラトランジスタのベース領域の上部にシリコンゲルマニウムを積層し、その後、この横型バイポーラトランジスタのベース領域の上部に積層したシリコンゲルマニウムに含有させたP型又はN型の不純物をベース領域に拡散させることによって横型バイポーラトランジスタのコレクタ領域及びエミッタ領域を形成することにしているため、不純物がベース領域の内部で拡散するのをゲルマニウムの作用によって抑制することができ、これによって、ベース領域にコレクタ領域及びエミッタ領域を浅く形成することができるので、同一半導体基板上に形成するシリコンゲルマニウムヘテロ結合バイポーラトランジスタの周波数特性を向上させるために半導体基板上に形成するN型エピタキシャル層の膜厚を薄くしても、横型バイポーラトランジスタのコレクタ領域及びエミッタ領域とN型エピタキシャル層との間隔を保持することができ、N型エピタキシャル層を薄膜化による横型バイポーラトランジスタの電流増幅率の低減を抑制することができ、したがって、横型バイポーラトランジスタ及びシリコンゲルマニウムヘテロ結合バイポーラトランジスタの特性を向上させた半導体装置を製造することができる。
【0059】
また、請求項6に係る本発明では、横型バイポーラトランジスタのコレクタ領域及びエミッタ領域となるシリコンゲルマニウムと、シリコンゲルマニウムヘテロ結合バイポーラトランジスタのコレクタ領域となるシリコンゲルマニウムとを同時に積層することにしているため、横型バイポーラトランジスタとシリコンゲルマニウムヘテロ結合バイポーラトランジスタとを同一半導体基板上に混載した半導体装置を容易に製造することができ、製造コストの低廉化を図ることができる。
【図面の簡単な説明】
【図1】本発明に係る横型バイポーラトランジスタを示す断面図。
【図2】半導体装置の製造方法を示す説明図。
【図3】半導体装置の製造方法を示す説明図。
【図4】半導体装置の製造方法を示す説明図。
【図5】半導体装置の製造方法を示す説明図。
【図6】NPN型の横型バイポーラトランジスタを示す断面図。
【図7】従来の横型バイポーラトランジスタを示す断面図。
【符号の説明】
1 横型バイポーラトランジスタ
2 P型半導体基板
3,12 N+埋め込み層
4,13 N型エピタキシャル層
5 ベース領域
6 コレクタ層
7 エミッタ層
8 コレクタ領域
9 エミッタ領域
10 シリコンゲルマニウムヘテロ結合バイポーラトランジスタ
11 半導体装置
14,15 酸化膜
16 ベース取出層
17 コレクタ取出層
18 P型素子分離層
20 ベース領域
21,22 拡散層
23 酸化膜
24 コレクタ領域
25 エミッタ領域
26 エミッタ電極
27 金属シリサイド
28 窒化珪素(Si3N4)膜
29 酸化膜
30 層間膜
31 タングステンプラグ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a lateral bipolar transistor, a semiconductor device, and a method for manufacturing the same.
[0002]
[Prior art]
With the recent reduction in size and weight of electronic devices, BiCMOS semiconductor devices have been used in which bipolar transistors and CMOS transistors are mixedly mounted on the same semiconductor substrate, and the advantages of both transistors are effectively used. . In such a BiCMOS semiconductor device, in order to be able to manufacture a bipolar transistor and a CMOS transistor on a semiconductor substrate in substantially the same process, a lateral type in which a collector region and an emitter region are juxtaposed above a base region. Bipolar transistors are employed.
[0003]
In the lateral
[0004]
However, it will be formed in a state in which the
[0005]
Therefore, in the conventional lateral
[0006]
The conventional lateral
[0007]
First, as shown in FIG. 7A, an N-type
[0008]
Next, as shown in FIG. 7B, an
[0009]
Next, as shown in FIG. 7C,
[0010]
Next, as shown in FIG. 7D, germanium is implanted into the N-type
[0011]
[Patent Document 1]
JP-A-10-308400 (FIG. 1)
[0012]
[Problems to be solved by the invention]
However, in the above-described conventional lateral bipolar transistor, a current path was formed by injecting germanium into the epitaxial layer between the collector region and the emitter region in order to increase the current amplification factor. Since a germanium implantation step is added to the process, the manufacturing process of the lateral bipolar transistor becomes complicated, and the manufacturing cost may increase.
[0013]
This is because the P-type impurity contained in the polysilicon film is diffused into the N-type epitaxial layer to form the collector region and the emitter region, so that the P-type impurity diffuses deeply in the N-type epitaxial layer. As a result, the collector region and the emitter region are formed close to the N + buried layer of the base region, whereby the current to be passed from the collector region to the emitter region is passed from the collector region to the base region, and the current is amplified. This was to prevent the rate from decreasing.
[0014]
In view of the above, an object of the present invention is to provide a lateral bipolar transistor in which an impurity is diffused shallowly in an epitaxial layer and a good current amplification factor can be secured without forming a separate current path.
[0015]
[Means for Solving the Problems]
That is, according to the first aspect of the present invention, in a lateral bipolar transistor having a collector region and an emitter region juxtaposed on a base region, the collector region and the emitter region are composed of P and Si contained in a silicon germanium layer. And N-type impurities are diffused in the base region.
[0016]
Further, according to the present invention, a lateral bipolar transistor in which a collector region having a first silicon germanium layer above a first base region and an emitter region are arranged side by side, and the second base region is formed by a second base region. In a semiconductor device in which a silicon germanium hetero-coupled bipolar transistor formed of a silicon germanium layer is formed on the same semiconductor substrate, the collector region and the emitter region of the lateral bipolar transistor are formed of the first silicon germanium. The P-type or N-type impurities contained in the layer are formed by diffusing in the first base region.
[0017]
In the present invention according to
[0018]
According to a fourth aspect of the present invention, in the method for manufacturing a lateral bipolar transistor in which a collector region and an emitter region are formed on a base region at a right and left interval, a silicon germanium layer is laminated on the base region. After that, the collector region and the emitter region are formed by diffusing a P-type or N-type impurity contained in the silicon germanium layer into the base region.
[0019]
Further, in the present invention according to
[0020]
According to a sixth aspect of the present invention, in the first aspect of the present invention, the first silicon germanium layer serving as the collector region and the emitter region of the lateral bipolar transistor, and the silicon germanium hetero-coupled bipolar transistor And the second silicon germanium layer serving as the second base region.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
In the lateral bipolar transistor according to the present invention, a base region including an N-type epitaxial layer and an N + buried layer is formed inside a P-type semiconductor substrate, and a P-type or N-type impurity is contained above the base region. Silicon germanium is stacked on the left and right at intervals, and then a P-type or N-type impurity contained in each silicon germanium is diffused into the base region to form a collector region and an emitter region.
[0022]
As described above, when the P-type or N-type impurities contained in silicon germanium are diffused into the base region, the diffusion of the P-type or N-type impurities into the base region by the action of germanium can be suppressed.
[0023]
Therefore, the collector region and the emitter region can be formed shallowly in the base region, thereby preventing a current to be conducted between the collector region and the emitter region from flowing into the base region.
[0024]
Therefore, when the thickness of the N-type epitaxial layer is the same as that of the conventional type, the current amplification factor of the lateral bipolar transistor can be improved, and the N-type epitaxial layer can be maintained while maintaining the current amplification factor of the conventional type. The thickness of the layer can also be reduced.
[0025]
When the thickness of the N-type epitaxial layer is reduced, the frequency characteristics of the silicon-germanium hetero-coupled bipolar transistor can be improved when the lateral bipolar transistor and the silicon-germanium hetero-coupled bipolar transistor are formed on the same substrate. it can.
[0026]
Note that as an impurity contained in silicon germanium, a substance having a low diffusion constant in germanium is preferable.
[0027]
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.
[0028]
As shown in FIG. 1, in a lateral bipolar transistor 1 according to the present invention, a
[0029]
A method for manufacturing the lateral bipolar transistor 1 will be described with reference to FIGS. In the following description, a method for manufacturing a
[0030]
First, as a pretreatment, the surface of the P-
[0031]
Next, the oxide film on the surface of the P-
[0032]
Next, as shown in FIG. 2, N + buried
[0033]
Next, an
[0034]
Next, a
[0035]
Next, a P-type
[0036]
Next, as shown in FIG. 3, an oxide film is formed by a low-pressure CVD (Chemical Vapor Deposition) method, and a heat treatment is performed in a nitrogen atmosphere. An opening is formed in the
[0037]
Next, germanium silicon (SiGe) containing boron (B), which is a P-type impurity, is laminated on the surfaces of the N-
[0038]
Next, the germanium silicon layer is formed into a predetermined shape by dry etching using a resist pattern to form the
[0039]
Next, heat treatment is performed to diffuse the P-type impurities contained in the
[0040]
Next, as shown in FIG. 4, an
[0041]
Next, phosphorus ions (P + ) are implanted by ion implantation using a resist pattern to form a collector region 24 made of N-type SIC (selective implanted collector) inside the N-
[0042]
Next, a polycrystalline silicon film and an oxide film are sequentially formed by a low pressure CVD method, and arsenic (As) is implanted by ion implantation using a resist pattern to form an
[0043]
Next, after removing the oxide film using a chemical such as hydrofluoric acid, a new oxide film is formed, heat treatment is performed in a nitrogen atmosphere, and then annealing is performed, and oxidation is performed using a chemical such as hydrofluoric acid. Remove the film.
[0044]
Next, the
[0045]
Next, after opening a predetermined portion of the
[0046]
Next, the unreacted metal film formed on the surface of the
[0047]
Next, as shown in FIG. 5, after forming a silicon nitride (Si 3 N 4 )
[0048]
Next, an
[0049]
According to the manufacturing method described above, the
[0050]
In the above description, the case where the PNP-type lateral bipolar transistor 1 is formed has been described. However, the NPN-type lateral
[0051]
That is, when manufacturing the NPN type lateral
[0052]
Other manufacturing steps other than the above manufacturing steps are the same as those for manufacturing the PNP type lateral bipolar transistor 1 described above. In FIG. 6, the same steps as those in FIGS. 1 to 5 are denoted by the same reference numerals.
[0053]
【The invention's effect】
The present invention is implemented in the form described above, and has the following effects.
[0054]
That is, according to the present invention, in a lateral bipolar transistor having a collector region and an emitter region juxtaposed on a base region, the collector region and the emitter region are made of silicon germanium containing P-type or N-type impurities. Since the region is formed, diffusion of impurities inside the base region can be suppressed by the action of germanium, whereby the collector region and the emitter region can be formed shallowly in the base region and the collector region can be formed. It is possible to prevent a current to be conducted between the transistor and the emitter region from flowing into the base region, so that the current amplification factor of the lateral bipolar transistor can be improved.
[0055]
Further, in the present invention according to
[0056]
Further, in the present invention according to
[0057]
According to a fourth aspect of the present invention, in the method for manufacturing a lateral bipolar transistor in which a collector region and an emitter region are formed on a base region at a right and left interval, the method further comprises the step of stacking silicon germanium on the base region. Since the collector region and the emitter region are formed by diffusing the P-type or N-type impurity contained in the silicon germanium into the base region, the diffusion of the impurity inside the base region is prevented by the action of germanium. Therefore, the collector region and the emitter region can be formed shallowly in the base region, and current flowing between the collector region and the emitter region can be prevented from flowing into the base region. Can produce horizontal bipolar transistors with improved current amplification. It can be.
[0058]
Further, in the present invention according to
[0059]
In the present invention according to
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a lateral bipolar transistor according to the present invention.
FIG. 2 is an explanatory view illustrating a method for manufacturing a semiconductor device.
FIG. 3 is an explanatory view illustrating a method for manufacturing a semiconductor device.
FIG. 4 is an explanatory view illustrating a method for manufacturing a semiconductor device.
FIG. 5 is an explanatory view illustrating a method for manufacturing a semiconductor device.
FIG. 6 is a cross-sectional view illustrating an NPN lateral bipolar transistor.
FIG. 7 is a cross-sectional view showing a conventional lateral bipolar transistor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Lateral bipolar transistor 2 P-
Claims (6)
前記コレクタ領域及び前記エミッタ領域は、シリコンゲルマニウム層に含有させたP型又はN型の不純物を前記ベース領域内で拡散させて形成したことを特徴とする横型バイポーラトランジスタ。In a lateral bipolar transistor having a collector region and an emitter region juxtaposed on a base region,
A lateral bipolar transistor, wherein the collector region and the emitter region are formed by diffusing a P-type or N-type impurity contained in a silicon germanium layer in the base region.
前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域は、前記第1のシリコンゲルマニウム層に含有させたP型又はN型の不純物を前記第1のベース領域内で拡散させて形成したことを特徴とする半導体装置。A lateral bipolar transistor in which a collector region and an emitter region each having a first silicon germanium layer above a first base region are arranged side by side; and a silicon germanium heterostructure in which a second base region is formed by a second silicon germanium layer. In a semiconductor device formed by forming a coupling bipolar transistor on the same semiconductor substrate,
The collector region and the emitter region of the lateral bipolar transistor are formed by diffusing a P-type or N-type impurity contained in the first silicon germanium layer in the first base region. Semiconductor device.
前記ベース領域の上部にシリコンゲルマニウム層を積層した後に、このシリコンゲルマニウム層に含有させたP型又はN型の不純物を前記ベース領域に拡散させることによって前記コレクタ領域及び前記エミッタ領域を形成することを特徴とする横型バイポーラトランジスタの製造方法。In a method of manufacturing a lateral bipolar transistor in which a collector region and an emitter region are formed on a base region at right and left intervals,
After laminating a silicon germanium layer on the base region, forming the collector region and the emitter region by diffusing a P-type or N-type impurity contained in the silicon germanium layer into the base region. A method for manufacturing a lateral bipolar transistor.
前記シリコンゲルマニウムへテロ結合バイポーラトランジスタの前記第2のベース領域の上部に前記第2のシリコンゲルマニウム層を積層することによって前記第2のベース領域を形成するとともに、前記横型バイポーラトランジスタの前記第1のベース領域の上部に前記第1のシリコンゲルマニウム層を積層し、その後、この横型バイポーラトランジスタの前記第1のベース領域の上部に積層した前記第1のシリコンゲルマニウム層に含有させたP型又はN型の不純物を前記第1のベース領域に拡散させることによって前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域を形成することを特徴とする半導体装置の製造方法。A lateral bipolar transistor in which a collector region having a first silicon germanium layer above a first base region and an emitter region are formed at right and left intervals, and a second base region is formed of a second silicon germanium layer Forming a silicon germanium hetero-coupled bipolar transistor and the same on the same semiconductor substrate, a method of manufacturing a semiconductor device,
The second base region is formed by stacking the second silicon germanium layer on the second base region of the silicon germanium hetero-coupled bipolar transistor, and the first base of the lateral bipolar transistor is formed. The first silicon germanium layer is stacked on the base region, and then the P-type or N-type is included in the first silicon germanium layer stacked on the first base region of the lateral bipolar transistor. Forming the collector region and the emitter region of the lateral bipolar transistor by diffusing an impurity of the type into the first base region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270641A JP2004111575A (en) | 2002-09-17 | 2002-09-17 | Lateral bipolar transistor, semiconductor device having the transistor, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270641A JP2004111575A (en) | 2002-09-17 | 2002-09-17 | Lateral bipolar transistor, semiconductor device having the transistor, and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004111575A true JP2004111575A (en) | 2004-04-08 |
Family
ID=32268208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002270641A Pending JP2004111575A (en) | 2002-09-17 | 2002-09-17 | Lateral bipolar transistor, semiconductor device having the transistor, and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004111575A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8558282B1 (en) | 2012-09-08 | 2013-10-15 | International Business Machines Corporation | Germanium lateral bipolar junction transistor |
| WO2025158892A1 (en) * | 2024-01-25 | 2025-07-31 | ローム株式会社 | Semiconductor device and method for producing semiconductor device |
-
2002
- 2002-09-17 JP JP2002270641A patent/JP2004111575A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8558282B1 (en) | 2012-09-08 | 2013-10-15 | International Business Machines Corporation | Germanium lateral bipolar junction transistor |
| US8586441B1 (en) | 2012-09-08 | 2013-11-19 | International Business Machines Corporation | Germanium lateral bipolar junction transistor |
| WO2025158892A1 (en) * | 2024-01-25 | 2025-07-31 | ローム株式会社 | Semiconductor device and method for producing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0793315B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH04112541A (en) | Manufacture of semiconductor device | |
| US5218227A (en) | Semiconductor device and method of manufacturing same | |
| JP3695029B2 (en) | Manufacturing method of semiconductor device | |
| JP2004111575A (en) | Lateral bipolar transistor, semiconductor device having the transistor, and manufacturing method thereof | |
| JP3732814B2 (en) | Semiconductor device | |
| JPH09199511A (en) | Bipolar transistor | |
| US7129530B2 (en) | Semiconductor device | |
| US20060011944A1 (en) | Semiconductor device | |
| JP3456864B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3408517B2 (en) | Method for manufacturing semiconductor device | |
| JPH10321730A (en) | Semiconductor device, method of manufacturing the same, and communication device | |
| JP5944648B2 (en) | Manufacturing method of semiconductor device | |
| US20060170074A1 (en) | Semiconductor device | |
| JP2004363267A (en) | Bipolar transistor, semiconductor device having bipolar transistor, method of manufacturing bipolar transistor, and method of manufacturing semiconductor device having bipolar transistor | |
| JP3077638B2 (en) | Method for manufacturing semiconductor device | |
| JP2002368004A (en) | Semiconductor device and manufacturing method thereof | |
| JP2006216922A (en) | Lateral bipolar transistor, semiconductor device having the same, and manufacturing method thereof | |
| JP2003017601A (en) | Method for manufacturing semiconductor device | |
| JP2004031505A (en) | Manufacturing method of bipolar transistor | |
| JPH0917896A (en) | Semiconductor device and manufacturing method thereof | |
| US20080217654A1 (en) | Semiconductor device and method of fabricating the same | |
| JPH0786301A (en) | Bipolar transistor manufacturing method | |
| JPH1065015A (en) | Semiconductor device and manufacturing method thereof | |
| JP2003109965A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040818 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |