JP2004111552A

JP2004111552A - Planar magnetic element, method of manufacturing the same, and small power supply module

Info

Publication number: JP2004111552A
Application number: JP2002270412A
Authority: JP
Inventors: Yasutaka Fukuda; 福田　泰隆; Kazuhiko Echizenya; 越前谷　一彦; Hideaki Kohiki; 小日置　英明
Original assignee: JFE Steel Corp; Kawatetsu Mining Co Ltd
Current assignee: JFE Steel Corp; JFE Mineral Co Ltd
Priority date: 2002-09-17
Filing date: 2002-09-17
Publication date: 2004-04-08

Abstract

【課題】小型化と損失の低減を両立させた平面磁気素子および小型電源モジュールに関する。
【解決手段】下部フェライト磁性層の面上に、平面コイルを形成し、さらに該平面コイルのコイル線間も含めてその上に上部フェライト磁性層を形成し、更にその上に、ビアを介して前記平面コイルの端子と接続してなり、かつ、所望の配線パターンを形成した配線層を含んでなる非磁性層を載上して平面磁気素子を形成する。また、その平面磁気素子の非磁性層の外面側に、ビアを介して前記配線層と接続してなる電源構成部品を搭載して小型電源モジュールとする。
【選択図】　　　　図１The present invention relates to a planar magnetic element and a small power supply module that achieve both miniaturization and loss reduction.
A planar coil is formed on a surface of a lower ferrite magnetic layer, and an upper ferrite magnetic layer is further formed thereon, including a space between the coil wires of the planar coil. A planar magnetic element is formed by mounting a nonmagnetic layer connected to the terminal of the planar coil and including a wiring layer on which a desired wiring pattern is formed. In addition, a power supply component connected to the wiring layer via a via is mounted on the outer surface side of the nonmagnetic layer of the planar magnetic element to form a small power supply module.
[Selection diagram] Fig. 1

Description

【０００１】
【発明の属する技術分野】
本発明は、小型化と損失の低減を両立させた平面磁気素子およびその製造方法と小型電源モジュールに関する。
【０００２】
【従来の技術】
近年、携帯電話やノート型パソコン等のような、電池で駆動される携帯機器の利用が進んでいる。
これらの携帯機器に対しては、従来から、より一層の小型・軽量化が望まれており、最近ではこれに加えて、マルチメディア化への対応、すなわち通信機能や表示機能の充実、さらには画像データを含んだ大量情報の高速処理化などの高機能が求められている。
【０００３】
これに伴い、電池からの単一電圧を、ＣＰＵ、ＬＣＤモジュールや通信用パワーアンプなどの様々な搭載デバイスが必要とする電圧レベルに的確に変換できる電源の需要が増加してきた。
このような状況下で、携帯機器等の小型・軽量化と高機能化を両立させるためには、電源に搭載されるトランスやインダクタなどの磁気素子の小型化・薄型化がより重要な課題となってきた。
【０００４】
従来、電源に搭載されるトランスやインダクタなどの磁気素子としては、焼結フェライトコアにコイルを巻いたものが使用されてきたが、このようなトランスやインダクタは薄型化が困難なため、電源の薄型化を阻害していた。
上記の問題を解決し、小型化・軽量化を達成したインダクタとして、Ｓｉ基板上に、金属磁性膜層／絶縁層／平面コイル層／絶縁層／金属磁性膜層を順次に積層した構造になる平面インダクタが提案されている（例えば、非特許文献１、特許文献１等参照）。
【０００５】
しかしながら、上記の平面インダクタは、製造コストと特性の両面から問題が残っていた。
すなわち、まずコストの面について述べると、上記の平面インダクタでは、６〜７μｍ厚程度の金属磁性膜をスパッタ法などで成膜する必要があり、また金属磁性膜と平面コイルの間に絶縁層を形成する必要があるため、従来の磁気素子に比べて、コストアップが避けられなかった。
【０００６】
また、特性上の問題については次のとおりである。
すなわち、平面インダクタは、ＭＨｚ帯域の高周波で駆動されるため、電気的に導体である金属磁性膜内部での渦電流の発生により鉄損が増大するだけでなく、上下金属磁性層がわずかな非磁性空間を介して対峙しているため、垂直交番磁束（渡り磁束ともいう）が平面コイルに鎖交し、渦電流が発生することによって損失の増大を招く。
【０００７】
前者の問題に対しては、金属磁性膜と同一の平面に高抵抗領域を形成して渦電流を細分化することにより（特許文献２参照）、一方後者の問題に対しては、平面コイル導体を複数に分割した導体ラインとすることにより（特許文献３参照）、特性の改善が試みられたが、これらの方法では、十分な改善効果を得ることができなかった。
【０００８】
上記の問題を解決するために、金属磁性膜の代わりに印刷法やシート法で形成したフェライト磁性膜を用いる平面型磁気素子が提案された（特許文献４参照）。
この技術は、フェライト粉にバインダを混ぜた磁性ペーストをＳｉ基板上に印刷、焼成することによって高抵抗のフェライト磁性膜を形成し、ついでこの膜上にコイルパターンをメッキ法などで形成したのち、さらにその上に磁性膜を形成して磁気素子とするものである。
【０００９】
この技術の開発によって、トランスやインダクタなどの磁気素子の小型化・薄型化がかなり達成されるようになった。さらには、この平面磁気素子上に部品を直接搭載することで、この平面磁気素子を含んだ電源モジュールの小型化が達成できるようになってきている。
この技術に基づく小型電源モジュールについて、図５および図６に例示して説明する。
【００１０】
まず、図５、図６のいずれの場合においても、下部フェライト磁性層４に所望の平面コイル１を形成し、その平面コイル１の線間をフェライト磁粉含有の樹脂で埋めてフェライト磁性層３を形成する。ここで、平面コイル接続用の端子２上には金バンプ１０を形成する。なお、金バンプ１０に替えてはんだとしてもよい。但し、以下では金バンプを例示して説明する。
【００１１】
ここで、図５においては、単層基板とした上部フェライト磁性層５に配線パターン７を形成し、金バンプ１０を介して両者のボンディングを行う。これをフリップチップボンディングとよぶ。両者のボンディングには、超音波法、ハンダ法などが採用可能である。そして、ビア６を介して電源制御用ＩＣ１２、抵抗器１３等の上部フェライト磁性層５上に載上した電源構成部品と接続し、また、外部接続用の端子１４と接続して小型電源モジュールを完成させる。
【００１２】
一方、図６においては、上記の単層基板とした上部フェライト磁性層５に替えて多層の上部フェライト磁性層５ａ〜５ｃを採用することで配線層７を多層としている。こうすることで、配線の密度を向上してより小型化を実現できる。
なお、電源モジュールを構成する回路の一例を図７に例示して説明する。ここで、図７に示す回路において、インダクタンス（Ｌ）１ａを平面コイル１、回路配線７ａを配線層（配線パターン）７で形成する。そして、電源制御用ＩＣ回路１２ａ　に対応する電源制御用ＩＣ１２と抵抗（Ｒ）１３ａ　、１３ｂ　に対応する抵抗器１３を、ビアを介して配線層（配線パターン）７に接続することで図７の電源回路を構成する。但し、小型化が困難なコンデンサ（Ｃ）１５ａ　、１５ｂ　については、モジュールの小型化を阻害することから通常外付けとされる。
【００１３】
【特許文献１】
特開平４−３６３００６号公報
【特許文献２】
特開平６−７７０５５　号公報
【特許文献３】
特開平９−１３４８２０号公報
【特許文献４】
特開平１１−２６２３９号公報
【非特許文献１】
「日本応用磁気学会誌」Ｖｏｌ．２０（１９９６）　ｐ．９２２〜
【００１４】
【発明が解決しようとする課題】
しかしながら、上記の従来の技術では、以下に述べる問題を残していた。
（１）フェライト単層基板の場合（図５参照）：例えば、図８に例示のように、基板８の表面に配線パターン７を描く必要があり、平面磁気素子寸法が小さくなるとそれが困難となる。また、下記（２）の問題もある。
（２）フェライト多層基板の場合（図６参照）：ビア６を介して配線パターン７を積層することが可能であり、小さな面積に多くの部品を搭載することができる。しかしながら、この場合、図９に示すように磁束線２０が配線パターン７やビア６を横切ることになり、損失を発生させ、また回路にノイズがのりやすいという問題がある。
【００１５】
【課題を解決するための手段】
ところで、本発明者らは、上記の問題を解決すべく鋭意研究を重ね、平面コイル側を従来のフェライト基板として形成し、配線層側を非磁性体の基板とすることで上記課題を解決できることを見出したのである。
すなわち、本発明は、下記の各項記載の平面磁気素子およびその製造方法と小型電源モジュールである。
▲１▼　下部フェライト磁性層の面上に、平面コイルを形成し、さらに該平面コイルのコイル線間も含めてその上に上部フェライト磁性層を形成し、更にその上に、ビアを介して前記平面コイルの端子と接続してなり、かつ、所望の配線パターンを形成した配線層を含んでなる非磁性層を載上したことを特徴とする平面磁気素子。
▲２▼　前記非磁性層を前記下部フェライト磁性層の下面側にも配設したことを特徴とする上記▲１▼に記載の平面磁気素子。
▲３▼　下部フェライト磁性層の面上に、平面コイルを形成し、さらに該平面コイルのコイル線間も含めてその上に上部フェライト磁性層を形成して平面コイル基板を形成する工程と、所望の配線パターンを形成した配線層とビアを含んでなる１層または多層の非磁性層からなる非磁性配線基板を形成する工程と、前記の平面コイル基板上に当該非磁性配線基板を載上し、ビアを介して前記平面コイルの端子と前記配線層の配線とを接続する工程と、を有することを特徴とする平面磁気素子の製造方法。
▲４▼　上記▲１▼または▲２▼に記載の平面磁気素子の非磁性層の外面側に、ビアを介して前記配線層と接続してなる電源構成部品を搭載してなることを特徴とする小型電源モジュール。
【００１６】
【発明の実施の形態】
以下、本発明を具体的に説明する。
図１に、本発明に従う平面磁気素子の模式的な断面を示す。
まず、図１（ａ）に示すように、下部フェライト磁性層４に平面コイル１を形成し、そのコイル線間およびコイル線を覆うようにフェライト磁性体を充填して上部フェライト磁性層３ａを形成する。そして、平面コイルの端子２と接続するビア６を形成し、平面コイル基板２１を形成する。
【００１７】
次に、非磁性層９に配線層７とビア６を形成するとともに、平面コイルの端子２と接続するための金バンプ１０を形成して非磁性配線基板２２とする。
そして、金バンプ１０を介して両者をボンディングして一体化することで本発明の平面磁気素子（図１（ｂ）参照）を完成させる。
すなわち、下部フェライト磁性層４の面上に、平面コイル１を形成し、さらに該平面コイル１のコイル線間も含めてその上に上部フェライト磁性層３ａを形成し、更にその上に、ビア６を介して前記平面コイル１の端子２と接続し、かつ、所望の配線パターンを形成した配線層７を含んでなる非磁性層９を載上することで本発明の平面磁気素子を完成させる。なお、非磁性層９を、図２に示すように多層構造（９ａ〜９ｃ）とすることで、配線の高密度化を実現し、平面磁気素子の更なる小型化を実現できる。
【００１８】
本発明では、このようにして配線層７を含んでなる非磁性層９を載上するようにしたので、図１０に示すように平面コイル１に形成される磁束線２０が非磁性層９に侵入することがなく、磁束線２０が配線パターン７やビア６を横切ることもないため、損失を発生させ、また回路にノイズがのりやすいという従来の問題を解消できる。
【００１９】
なお、図１では、配線層７を含んでなる非磁性層９を上面側に形成した例を示しているが、同様にして、配線層７を含んでなる非磁性層９を下面側にも形成してもよいことは明らかである。
ところで、上述のように、下部フェライト磁性層４上に形成した平面コイル１をフェライト磁性体で埋設するように上部フェライト磁性層３ａを形成する他にも、例えば、図３に示すようにしても本発明の平面磁気素子を完成できる。
【００２０】
以下、図３に基づき、本発明に従う別の実施の形態の平面磁気素子について説明する。
まず、図３（ａ）に示すように、下部フェライト磁性層４に平面コイル１を形成し、そのコイル線間にフェライト磁性体を充填してフェライト磁性層３を形成する。一方、所望のビア６をそれぞれ形成した非磁性層９とフェライト磁性層５の層間に配線層７を挟設して形成し、さらに、フェライト磁性層５側のビア６には金バンプ１０を形成する。そして、金バンプ１０を介して両者をボンディングし、フェライト磁性層３とフェライト磁性層５を対向して一体化させることで本発明の平面磁気素子（図３（ｂ）参照）を完成させる。
【００２１】
すなわち、下部フェライト磁性層４の面上に、平面コイル１を形成し、さらに該平面コイル１のコイル線間も含めてその上に上部フェライト磁性層（３および５に相当）を形成し、更にその上に、ビア６を介して前記平面コイル１の端子２と接続し、かつ、所望の配線パターンを形成した配線層７を含んでなる非磁性層９を載上した本発明の平面磁気素子を完成することができる。
【００２２】
また、図４に示すように本発明の平面磁気素子の非磁性層９ａの外面側に、ビア６を介して配線層７と接続してなる電源制御用ＩＣ１２、抵抗器１３等の電源構成部品を搭載することで本発明の小型電源モジュールを完成することができる。
ここで、非磁性層９、９ａ〜９ｃとしては低温でフェライトと同時焼成できるガラス系セラミックスが、ビア６を形成する内部電極としては、同じ理由からＡｇ、もしくはＡｇ合金が適している。多層基板におけるフェライト磁性層３、３ａ、４、５、５ａ〜５ｃのトータルの厚みは５〜５００　μｍとすることが好ましい。というのは、この厚みが５μｍに満たないとインダクタンスが小さくなり、一方５００　μｍを超えると全体の薄さを損なうからである。非磁性層９、９ａ〜９ｃの厚みは５〜５００　μｍとすることが好ましい。というのは、この厚みが５μｍに満たないと絶縁層としての信頼性を損ない、また、５００　μｍを超えると全体の薄さを損なうからである。
【００２３】
なお、以上の説明では、個別に形成した基板のボンディングに金バンプを介したフリップチップボンディングを好適例として説明したが、平面コイルを内包したフェライト磁性層の上に、配線層を形成した非磁性層を直接載上して積層するようにしても良いことは言うまでもない。
平面コイル線間には、フェライト粉末を樹脂に分散したペーストを充填することで、フェライト磁性層を形成することができる。図３（ａ）、（ｂ）においては、コイル線間のみ埋めるようにしてもいいが、また、同時にコイル面上を覆ってもよい。このとき、コイル面上からの厚みが１００　μｍ厚みを超えるとインダクタンスの低下が著しいのでこれ以下にすることが好ましい。
【００２４】
なお、コイル形状については、スパイラル型やミアンダー型のどちらでも良く、特にスパイラル型に関してはこれを２つ以上直列、並列に配置しても良い。さらに、電気的に絶縁されたコイルを２つ以上配置した場合はトランスとしての機能を発揮するが、本発明はこのような構造のものに対しても有効である。
また、本発明におけるフェライトとしては、絶縁体であるＮｉＺｎ系フェライト、中でも焼成温度を低くしたＮｉＣｕＺｎ系フェライトが好適である。
【００２５】
その組成については特に限定するものではないが、代表組成を示すと次のとおりである。なお、この組成は、磁気素子全体において、必ずしも同一組成とする必要はなく、下部フェライト、上部フェライトおよびコイル線間に充填するフェライトなど、場所に応じて適宜組成を変更することができる。
Ｆｅ_２Ｏ_３：４０〜５０　ｍｏｌ％
Ｆｅ_２Ｏ_３が５０　ｍｏｌ％を超えると、Ｆｅ^２＋イオンの存在により電気抵抗値が急激に低下する。電気抵抗の低下は高周波領域で使用するとき渦電流の発生でフェライトコアでの損失を急増させてしまう。また、４０　ｍｏｌ％未満になるとフェライトの透磁率低下にともなうインダクタンスの劣化が大きいため、　Ｆｅ_２Ｏ_３は４０〜５０　ｍｏｌ％程度とすることが好ましい。
【００２６】
ＺｎＯ：１５〜３５　ｍｏｌ％
ＺｎＯは、インダクタンスとキュリー温度に大きな影響を与える。キュリー温度は磁気素子の耐熱性を決める重要なパラメータである。１５　ｍｏｌ％未満ではキュリー温度は高いもののインダクタンスが低下する。一方、３５　ｍｏｌ％を超えるとインダクタンスは高いものの、キュリー温度が低下する。従って、ＺｎＯは１５〜３５　ｍｏｌ％程度とすることが好ましい。
【００２７】
ＣｕＯ：　２０　ｍｏｌ％以下
ＣｕＯは、焼成温度を下げるために加える。しかしながら、２０　ｍｏｌ％を超えると焼成温度は低下するがインダクタンスが劣化するので、ＣｕＯは２０　ｍｏｌ％以下程度とすることが好ましい。
Ｂｉ_２Ｏ_３：　１０　ｍｏｌ％以下
Ｂｉ_２Ｏ_３は、ＣｕＯと同じく、焼成温度を低下する効果がある。しかしながら、１０　ｍｏｌ％を超えると焼成温度は低下するものの、インダクタンスが劣化するため、　Ｂｉ_２Ｏ_３は１０　ｍｏｌ％以下程度とすることが好ましい。
【００２８】
なお、残部はＮｉＯである。
以上、好適フェライトとして、ＮｉＺｎ系フェライトについて主に説明したが、これ以外のフェライトであってもＮｉＺｎ系フェライトと同等の特性を持つものであれば、いずれもが使用できるのはいうまでもない。
次に、本発明の平面磁気素子の製造方法の一例を具体的に示す。
【００２９】
フェライト基板上にコイル形成の下地層として無電解めっきによりＣｕ膜を０．５　μｍ厚程度に成膜する。ついで、この下地めっき層の上にフォトレジストを塗布したのち、フォトエッチングにより所望のコイル形状のレジストフレームを形成する。引き続き、電気めっきにより、レジストフレーム内にＣｕを析出させたのち、レジストを剥離し、ついで化学エッチングによりコイル線間の下地めっき層を除去して、平面コイルを下部フェライト磁性層の上に形成する。この時、コイル端子も併せて形成することが好ましい。
【００３０】
その後、平面コイル線間に、エポキシ樹脂やポリイミド樹脂などの樹脂とフェライト粉末を混ぜた樹脂ペーストを印刷法にて塗布した後、熱硬化処理を施して形成する。
平面コイル端子にはＡｕメッキをボンディングのために施しておく。これに別途用意した金バンプ付き多層基板を超音波接合し、隙間には補強のため樹脂を注入して平面磁気素子とする。
【００３１】
多層基板（例えば、２層の場合）の製造方法の一例は次の通りである。フェライトシ一トに穴あけ加工してＡｇペーストを埋め込む。この上に、Ａｇペーストを用いたスクリーン印刷法で内部回路を描く。更に、この上に部品接合部分に導体ビア（Ａｇペースト）をそなえたガラスセラミックスシ一トを重ねる。全体を熱間プレスして圧着したのち、同時焼成して内部配線付きの多層基板とする。
【００３２】
なお、非磁性層であるガラスセラミックスシ一トの比誘電率は８である。本発明に適用する非磁性層の比誘電率は、２０以下とすることを好適とする。
【００３３】
【実施例】
Ｆｅ_２Ｏ_３：４９　ｍｏｌ％、ＺｎＯ：２３　ｍｏｌ％、ＣｕＯ：１２　ｍｏｌ％、ＮｉＯ：１６　ｍｏｌ％の組成になるフェライト焼結基板の上に、下地めっき層として０．５　μｍ厚のＣｕ膜を無電解めっき法で成膜した。ついで、この上にフォトレジストを塗布したのち、フォトエッチングによりコイルのライン／スペース＝５０μｍ／３０μｍ、１４ターンのレジストフレームを形成した。
【００３４】
その後、電気めっきにより、レジストフレーム内にＣｕを７０μｍ析出させた。ついで、レジストを剥離したのち、化学エッチングでコイル線間の下地めっきを除去して、平面コイルとした。
その後、上記の同じ組成のフェライト磁粉を含んだエポキシ樹脂ペーストを、スクリーン印刷法にてコイル線間を含めてその上部に塗布し、１５０　℃で熱硬化した。なお、コイル上のフェライト磁性層の膜厚は３０μｍとした。
【００３５】
多層基板は次のようにして作製した。まず、先に述べたと同じ組成のフェライトシ一トをドクターブレード法にて成形、コイル端子との接合部を穴あけ加工した後、Ａｇペーストをスクリーン印刷で埋めて導体ビアを付けた。このシートを焼成後の厚みが３００　μｍになるよう複数枚重ねた。最上面には内部配線をＡｇペーストでスクリーン印刷した。一方で、フェライトの代わりにガラスセラミックスを用いたこと以外は同様にして、焼成後３００　μｍとなるような非磁性層のシートを用意した。ここでの導体ビア位置と数は、部品搭載のための端子位置に相当する。なお、それぞれのシートの上面に内部配線をスクリーン印刷して積層することで多層配線を実現している。また、最上面には部品を接合するための端子をスクリーン印刷で形成した。そして、フェライト部分と非磁性部分を重ねた後、熱間静水圧プレスにて圧着し、８５０　℃にて全体を同時焼成して多層基板とした。非磁性側の最表面に形成した部品を半田付けする端子部分には、ハンダ濡れ性を向上させるためにＮｉ／Ｃｕ／Ｓｎの多層メッキを施した。フェライト側の端子には、コイルと接合するためのＡｕバンプを形成した。
【００３６】
以上のようにして得られたコイル部分と多層基板部分を超音波接合して、両者の隙間にはエポキシ樹脂を充填した。非磁性側の表面には図７に例示の電源基本回路となるように部品を実装した。このようにして製作した小型電源モジュールを本発明例とする。
一方、比較例１として、フェライト単層を用い、同じ回路を形成した。このとき、配線はすべてフェライト単層表面に描いた。
【００３７】
また、比較例２として、非磁性層の代わりにフェライト磁性層を用いた以外は本発明例と同様にして、同じ回路を形成した。
それぞれの場合について、寸法（面積）と電源効率を比較した例を表１にまとめた。
【００３８】
【表１】

【００３９】
この結果から、本発明の構造とすることで、小型化と高効率（低損失）を両立できていることがわかる。
【００４０】
【発明の効果】
本発明によって、小型化と低損失を両立した小型電源モジュールの提供を可能とすることができた。
【図面の簡単な説明】
【図１】本発明の平面磁気素子の構造を示す断面模式図であり、（ａ）はフリップチップボンディング前、（ｂ）はボンディング後を示す。
【図２】多層配線構造を説明する断面模式図である。
【図３】本発明の別の実施形態の平面磁気素子の構造を示す断面模式図であり、（ａ）はフリップチップボンディング前、（ｂ）はボンディング後を示す。
【図４】本発明の平面磁気素子の一例に電源構成部品を搭載してなる小型電源モジュールの一例を示す断面模式図である。
【図５】フェライト単層基板に配線層を配した従来の平面磁気素子に電源構成部品を搭載した小型電源モジュールの断面模式図である。
【図６】フェライト多層基板に配線層を積層して配した従来の平面磁気素子に電源構成部品を搭載した小型電源モジュールの断面模式図である。
【図７】電源回路の一例を示す配線図である。
【図８】基板上に形成した配線パターンの一例を模式的に示す斜視図である。
【図９】従来の平面磁気素子の内部に形成される磁束線の模式断面図である。
【図１０】本発明の平面磁気素子の内部に形成される磁束線の模式断面図である。
【符号の説明】
１　　　　平面コイル
１ａ　　インダクタンス（Ｌ）
２　　　　（平面コイルの）端子
３、３ａ、４、５、５ａ〜５ｃ　　　　フェライト磁性層
６　　　　ビア
７　　配線層（配線パターン）
７ａ　　回路配線
８　　基板
９、９ａ〜９ｃ　　非磁性層
１０　　　　金バンプ
１１　　アンダフィル層
１２　　電源制御用ＩＣ
１２ａ　　電源制御用ＩＣ回路
１３　　抵抗器
１３ａ　、１３ｂ　　抵抗（Ｒ）
１４　　端子
１５ａ　、１５ｂ　　　コンデンサ（Ｃ）
２０　　磁束線
２１　　平面コイル基板
２２　　非磁性配線基板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a planar magnetic element that achieves both miniaturization and reduction of loss, a method of manufacturing the same, and a small power supply module.
[0002]
[Prior art]
2. Description of the Related Art In recent years, portable devices driven by batteries, such as mobile phones and notebook computers, have been increasingly used.
For these portable devices, there has been a demand for further reduction in size and weight, and recently, in addition to this, support for multimedia, that is, enhancement of communication functions and display functions, and furthermore, High functions such as high-speed processing of a large amount of information including image data are required.
[0003]
Accordingly, there has been an increasing demand for a power supply capable of accurately converting a single voltage from a battery to a voltage level required by various mounted devices such as a CPU, an LCD module, and a communication power amplifier.
Under these circumstances, in order to achieve both small size and light weight and high functionality of portable devices, it is more important to reduce the size and thickness of magnetic elements such as transformers and inductors mounted on power supplies. It has become.
[0004]
Conventionally, magnetic elements such as transformers and inductors mounted on power supplies have been used in which coils are wound around sintered ferrite cores.However, it is difficult to make such transformers and inductors thinner. This hindered thinning.
As an inductor that solves the above problem and achieves miniaturization and weight reduction, it has a structure in which a metal magnetic film layer / insulating layer / plane coil layer / insulating layer / metal magnetic film layer is sequentially laminated on a Si substrate. Planar inductors have been proposed (for example, see Non-Patent Document 1, Patent Document 1, etc.).
[0005]
However, the above-mentioned planar inductor has a problem in terms of both manufacturing cost and characteristics.
That is, first, in terms of cost, in the above-described planar inductor, it is necessary to form a metal magnetic film having a thickness of about 6 to 7 μm by sputtering or the like, and an insulating layer is provided between the metal magnetic film and the plane coil. Due to the necessity of formation, cost increase was inevitable as compared with the conventional magnetic element.
[0006]
The characteristics are as follows.
That is, since the planar inductor is driven at a high frequency in the MHz band, not only does the iron loss increase due to the generation of eddy current inside the metal magnetic film which is an electrically conductive material, but also the upper and lower metal magnetic layers Since they face each other via the magnetic space, a vertical alternating magnetic flux (also referred to as a crossover magnetic flux) interlinks with the planar coil, and an eddy current is generated, thereby increasing the loss.
[0007]
To solve the former problem, a high-resistance region is formed on the same plane as the metal magnetic film to divide the eddy current (see Patent Document 2). (See Patent Document 3), attempts were made to improve the characteristics, but these methods could not provide a sufficient improvement effect.
[0008]
In order to solve the above problem, a planar magnetic element using a ferrite magnetic film formed by a printing method or a sheet method instead of the metal magnetic film has been proposed (see Patent Document 4).
This technology forms a high-resistance ferrite magnetic film by printing and firing a magnetic paste in which a binder is mixed with ferrite powder on a Si substrate, and then forms a coil pattern on the film by a plating method or the like. Further, a magnetic film is formed thereon to form a magnetic element.
[0009]
The development of this technology has made it possible to considerably reduce the size and thickness of magnetic elements such as transformers and inductors. Furthermore, by mounting components directly on the planar magnetic element, a power supply module including the planar magnetic element can be downsized.
A small power supply module based on this technology will be described with reference to FIGS.
[0010]
First, in both cases of FIGS. 5 and 6, a desired planar coil 1 is formed on the lower ferrite magnetic layer 4 and the space between the planar coils 1 is filled with a resin containing ferrite magnetic powder to form the ferrite magnetic layer 3. Form. Here, a gold bump 10 is formed on the terminal 2 for connecting the planar coil. Note that solder may be used instead of the gold bump 10. However, a gold bump will be described below as an example.
[0011]
Here, in FIG. 5, a wiring pattern 7 is formed on the upper ferrite magnetic layer 5 formed as a single-layer substrate, and the two are bonded via a gold bump 10. This is called flip chip bonding. An ultrasonic method, a solder method, or the like can be used for bonding the two. Then, the small power supply module is connected to the power supply components mounted on the upper ferrite magnetic layer 5 such as the power supply control IC 12 and the resistor 13 via the via 6, and connected to the external connection terminal 14. Finalize.
[0012]
On the other hand, in FIG. 6, the wiring layer 7 has a multilayer structure by adopting a multilayer upper ferrite magnetic layer 5a to 5c instead of the upper ferrite magnetic layer 5 which is a single-layer substrate. By doing so, it is possible to increase the density of the wiring and realize a further miniaturization.
An example of a circuit constituting the power supply module will be described with reference to FIG. Here, in the circuit shown in FIG. 7, the inductance (L) 1a is formed by the planar coil 1, and the circuit wiring 7a is formed by the wiring layer (wiring pattern) 7. Then, the power supply control IC 12 corresponding to the power supply control IC circuit 12a and the resistor 13 corresponding to the resistors (R) 13a and 13b are connected to the wiring layer (wiring pattern) 7 via the via, thereby providing the circuit shown in FIG. Construct a power supply circuit. However, the capacitors (C) 15a and 15b, which are difficult to miniaturize, are usually externally mounted because they hinder miniaturization of the module.
[0013]
[Patent Document 1]
JP-A-4-363006 [Patent Document 2]
JP-A-6-77055 [Patent Document 3]
Japanese Patent Application Laid-Open No. Hei 9-134820 [Patent Document 4]
JP-A-11-26239 [Non-Patent Document 1]
"Journal of the Japan Society of Applied Magnetics," Vol. 20 (1996) p. 922-
[0014]
[Problems to be solved by the invention]
However, the above conventional technique has the following problems.
(1) In the case of a single-layer ferrite substrate (see FIG. 5): For example, as shown in FIG. 8, it is necessary to draw a wiring pattern 7 on the surface of the substrate 8, and it is difficult to reduce the size of the planar magnetic element. Become. There is also the following problem (2).
(2) In the case of a ferrite multilayer substrate (see FIG. 6): the wiring patterns 7 can be stacked via the vias 6, and many components can be mounted in a small area. However, in this case, as shown in FIG. 9, the magnetic flux line 20 crosses the wiring pattern 7 and the via 6, which causes a problem that a loss is generated and noise is easily added to the circuit.
[0015]
[Means for Solving the Problems]
By the way, the present inventors have intensively studied to solve the above problem, and can solve the above problem by forming the plane coil side as a conventional ferrite substrate and the wiring layer side as a non-magnetic substrate. Was found.
That is, the present invention provides a planar magnetic element, a method for manufacturing the same, and a small power supply module described in the following sections.
{Circle around (1)} A planar coil is formed on the surface of the lower ferrite magnetic layer, and an upper ferrite magnetic layer is further formed thereon, including the space between the coil wires of the flat coil. A planar magnetic element comprising a non-magnetic layer connected to a terminal of a planar coil and including a wiring layer having a desired wiring pattern formed thereon.
(2) The planar magnetic element according to (1), wherein the nonmagnetic layer is also provided on the lower surface side of the lower ferrite magnetic layer.
(3) a step of forming a planar coil on the surface of the lower ferrite magnetic layer, and further forming an upper ferrite magnetic layer thereon, including between the coil wires of the planar coil, to form a planar coil substrate; Forming a non-magnetic wiring board composed of one or more non-magnetic layers including a wiring layer having a wiring pattern formed thereon and a via; and mounting the non-magnetic wiring board on the planar coil substrate. Connecting the terminal of the planar coil and the wiring of the wiring layer via a via.
(4) A power supply component connected to the wiring layer via a via is mounted on the outer surface of the nonmagnetic layer of the planar magnetic element according to (1) or (2). Small power supply module.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described specifically.
FIG. 1 shows a schematic cross section of a planar magnetic element according to the present invention.
First, as shown in FIG. 1A, a planar coil 1 is formed on a lower ferrite magnetic layer 4, and a ferrite magnetic material is filled so as to cover between the coil lines and to cover the coil lines, thereby forming an upper ferrite magnetic layer 3a. I do. Then, the via 6 connected to the terminal 2 of the planar coil is formed, and the planar coil substrate 21 is formed.
[0017]
Next, the wiring layer 7 and the via 6 are formed in the non-magnetic layer 9, and the gold bump 10 for connecting to the terminal 2 of the planar coil is formed to obtain the non-magnetic wiring board 22.
Then, the two are bonded and integrated via the gold bump 10 to complete the planar magnetic element of the present invention (see FIG. 1B).
That is, the planar coil 1 is formed on the surface of the lower ferrite magnetic layer 4, and the upper ferrite magnetic layer 3 a is formed thereon, including between the coil wires of the planar coil 1, and the via 6 is further formed thereon. The planar magnetic element of the present invention is completed by mounting the non-magnetic layer 9 including the wiring layer 7 on which the desired wiring pattern is formed by connecting to the terminal 2 of the planar coil 1 via the. The non-magnetic layer 9 has a multilayer structure (9a to 9c) as shown in FIG. 2, so that the density of the wiring can be increased and the size of the planar magnetic element can be further reduced.
[0018]
In the present invention, since the nonmagnetic layer 9 including the wiring layer 7 is mounted on the magnetic layer, the magnetic flux lines 20 formed in the planar coil 1 are applied to the nonmagnetic layer 9 as shown in FIG. Since there is no intrusion and the magnetic flux lines 20 do not cross the wiring patterns 7 and the vias 6, it is possible to solve the conventional problems that a loss is generated and noise is easily applied to a circuit.
[0019]
Although FIG. 1 shows an example in which the nonmagnetic layer 9 including the wiring layer 7 is formed on the upper surface side, the nonmagnetic layer 9 including the wiring layer 7 is similarly formed on the lower surface side. Obviously, it may be formed.
Incidentally, as described above, in addition to forming the upper ferrite magnetic layer 3a so that the planar coil 1 formed on the lower ferrite magnetic layer 4 is buried with a ferrite magnetic material, for example, as shown in FIG. The planar magnetic element of the present invention can be completed.
[0020]
Hereinafter, a planar magnetic element according to another embodiment of the present invention will be described with reference to FIG.
First, as shown in FIG. 3A, a planar coil 1 is formed on a lower ferrite magnetic layer 4, and a ferrite magnetic material is filled between the coil wires to form a ferrite magnetic layer 3. On the other hand, a wiring layer 7 is formed between the non-magnetic layer 9 and the ferrite magnetic layer 5 where desired vias 6 are formed, and a gold bump 10 is formed in the via 6 on the ferrite magnetic layer 5 side. I do. Then, the two are bonded via the gold bumps 10, and the ferrite magnetic layer 3 and the ferrite magnetic layer 5 are integrated so as to face each other, thereby completing the planar magnetic element of the present invention (see FIG. 3B).
[0021]
That is, the planar coil 1 is formed on the surface of the lower ferrite magnetic layer 4, and the upper ferrite magnetic layer (corresponding to 3 and 5) is further formed thereon, including between the coil wires of the planar coil 1. A planar magnetic element according to the present invention on which a nonmagnetic layer 9 connected to the terminal 2 of the planar coil 1 via a via 6 and including a wiring layer 7 on which a desired wiring pattern is formed is mounted thereon. Can be completed.
[0022]
Further, as shown in FIG. 4, on the outer surface side of the non-magnetic layer 9a of the planar magnetic element of the present invention, power supply control ICs 12 connected to the wiring layer 7 via the vias 6 and power supply components such as resistors 13. Is mounted, the compact power supply module of the present invention can be completed.
Here, a glass-based ceramic that can be co-fired with ferrite at a low temperature is suitable for the

nonmagnetic layers

9 and 9a to 9c, and Ag or an Ag alloy is suitable for the internal electrode forming the via 6 for the same reason. The total thickness of the ferrite

magnetic layers

3, 3a, 4, 5, 5a to 5c in the multilayer substrate is preferably 5 to 500 μm. This is because if the thickness is less than 5 μm, the inductance is reduced, while if it exceeds 500 μm, the overall thickness is impaired. It is preferable that the thickness of the

nonmagnetic layers

9 and 9a to 9c be 5 to 500 μm. This is because if the thickness is less than 5 μm, the reliability as an insulating layer is impaired, and if it exceeds 500 μm, the overall thickness is impaired.
[0023]
In the above description, flip-chip bonding via gold bumps has been described as a preferred example of bonding of individually formed substrates. However, a non-magnetic layer in which a wiring layer is formed on a ferrite magnetic layer containing a planar coil is described. It goes without saying that the layers may be directly mounted and laminated.
A ferrite magnetic layer can be formed between the planar coil wires by filling a paste in which ferrite powder is dispersed in a resin. In FIGS. 3A and 3B, only the space between the coil wires may be filled, but the coil surface may be covered at the same time. At this time, when the thickness from the coil surface exceeds 100 μm, the inductance is remarkably reduced.
[0024]
The shape of the coil may be either a spiral type or a meander type. In particular, two or more spiral types may be arranged in series or in parallel. Further, when two or more electrically insulated coils are arranged, the function as a transformer is exhibited, but the present invention is also effective for such a structure.
Further, as the ferrite in the present invention, NiZn-based ferrite which is an insulator, especially NiCuZn-based ferrite whose firing temperature is lowered is preferable.
[0025]
The composition is not particularly limited, but typical compositions are as follows. Note that this composition does not necessarily have to be the same composition in the entire magnetic element, and the composition can be appropriately changed depending on the location such as the lower ferrite, the upper ferrite, and the ferrite filled between the coil wires.
Fe ₂ O _3: 40~50 mol%
When the content of Fe ₂ O ₃ exceeds 50 mol%, the electric resistance value sharply decreases due to the presence of Fe ²⁺ ions. The decrease in the electric resistance causes an eddy current to be generated when used in a high frequency range, so that the loss in the ferrite core increases rapidly. Further, when the content is less than 40 mol%, the inductance is greatly deteriorated due to the decrease in the magnetic permeability of the ferrite. Therefore, the content of Fe ₂ O ₃ is preferably set to about 40 to 50 mol%.
[0026]
ZnO: 15 to 35 mol%
ZnO has a large effect on inductance and Curie temperature. The Curie temperature is an important parameter that determines the heat resistance of a magnetic element. If it is less than 15 mol%, the Curie temperature is high but the inductance decreases. On the other hand, when it exceeds 35 mol%, the Curie temperature is lowered although the inductance is high. Therefore, the content of ZnO is preferably about 15 to 35 mol%.
[0027]
CuO: 20 mol% or less CuO is added to lower the firing temperature. However, when the content exceeds 20 mol%, the firing temperature is lowered but the inductance is deteriorated. Therefore, it is preferable that CuO is set to about 20 mol% or less.
Bi ₂ O ₃ : 10 mol% or less Bi ₂ O ₃ has an effect of lowering the firing temperature, like CuO. However, if it exceeds 10 mol%, the firing temperature is lowered, but the inductance is deteriorated. Therefore, Bi ₂ O ₃ is preferably set to about 10 mol% or less.
[0028]
The balance is NiO.
As described above, NiZn-based ferrite has been mainly described as a preferred ferrite, but it goes without saying that any other ferrite can be used as long as it has the same characteristics as the NiZn-based ferrite.
Next, an example of a method for manufacturing a planar magnetic element of the present invention will be specifically described.
[0029]
A Cu film is formed on a ferrite substrate to a thickness of about 0.5 μm as a base layer for forming a coil by electroless plating. Next, a photoresist is applied on the base plating layer, and a desired coil-shaped resist frame is formed by photoetching. Subsequently, after Cu is deposited in the resist frame by electroplating, the resist is peeled off, and then the underlying plating layer between the coil wires is removed by chemical etching to form a planar coil on the lower ferrite magnetic layer. . At this time, it is preferable to form the coil terminals together.
[0030]
Thereafter, a resin paste in which a resin such as an epoxy resin or a polyimide resin and ferrite powder are mixed is applied by a printing method between the planar coil wires, and then a thermosetting treatment is performed to form the resin paste.
Au plating is applied to the planar coil terminals for bonding. A separately prepared multilayer substrate with gold bumps is ultrasonically bonded thereto, and a resin is injected into the gap for reinforcement to form a planar magnetic element.
[0031]
An example of a method for manufacturing a multilayer substrate (for example, in the case of two layers) is as follows. A hole is formed in the ferrite sheet and an Ag paste is embedded. On this, an internal circuit is drawn by a screen printing method using an Ag paste. Further, a glass ceramic sheet provided with a conductive via (Ag paste) at a part joining part is further laminated thereon. After the whole is hot-pressed and pressure-bonded, it is simultaneously fired to form a multilayer substrate with internal wiring.
[0032]
The relative permittivity of the glass ceramic sheet as the non-magnetic layer is 8. The relative permittivity of the nonmagnetic layer applied to the present invention is preferably set to 20 or less.
[0033]
【Example】
A 0.5 μm thick Cu film as a base plating layer on a ferrite sintered substrate having a composition of Fe ₂ O ₃ : 49 mol%, ZnO: 23 mol%, CuO: 12 mol%, NiO: 16 mol% Was formed by an electroless plating method. Then, after applying a photoresist thereon, a 14-turn resist frame was formed by photoetching, in which the line / space of the coil was 50 μm / 30 μm.
[0034]
Thereafter, 70 μm of Cu was deposited in the resist frame by electroplating. Then, after the resist was stripped, the underlying plating between the coil wires was removed by chemical etching to obtain a planar coil.
Thereafter, an epoxy resin paste containing the ferrite magnetic powder having the same composition as described above was applied to the upper portion including the space between the coil wires by a screen printing method, and thermally cured at 150 ° C. The thickness of the ferrite magnetic layer on the coil was 30 μm.
[0035]
The multilayer substrate was manufactured as follows. First, a ferrite sheet having the same composition as that described above was formed by a doctor blade method, and a joint portion with a coil terminal was formed by drilling. Then, an Ag paste was embedded by screen printing to form a conductor via. A plurality of the sheets were stacked so that the thickness after firing became 300 μm. On the uppermost surface, the internal wiring was screen-printed with an Ag paste. On the other hand, a sheet of a nonmagnetic layer having a thickness of 300 μm after firing was prepared in the same manner except that glass ceramics was used instead of ferrite. The positions and the numbers of the conductor vias here correspond to the terminal positions for mounting components. Note that multilayer wiring is realized by screen printing and laminating the internal wiring on the upper surface of each sheet. Further, terminals for joining components were formed on the uppermost surface by screen printing. Then, after the ferrite portion and the non-magnetic portion were overlapped, they were press-bonded by a hot isostatic press, and were simultaneously fired at 850 ° C. to obtain a multilayer substrate. Ni / Cu / Sn multi-layer plating was applied to the terminal portion for soldering the component formed on the outermost surface on the non-magnetic side in order to improve solder wettability. Au bumps for bonding to the coil were formed on the terminals on the ferrite side.
[0036]
The coil portion and the multilayer substrate portion obtained as described above were ultrasonically bonded, and the gap between the two was filled with epoxy resin. Components were mounted on the surface on the non-magnetic side so as to be a power supply basic circuit illustrated in FIG. The small power supply module manufactured in this manner is an example of the present invention.
On the other hand, as Comparative Example 1, the same circuit was formed using a single layer of ferrite. At this time, all the wirings were drawn on the surface of the ferrite single layer.
[0037]
Further, as Comparative Example 2, the same circuit was formed in the same manner as in the present invention except that a ferrite magnetic layer was used instead of the nonmagnetic layer.
Table 1 summarizes examples in which the size (area) and the power efficiency were compared for each case.
[0038]
[Table 1]

[0039]
From these results, it can be seen that the structure of the present invention can achieve both miniaturization and high efficiency (low loss).
[0040]
【The invention's effect】
According to the present invention, it is possible to provide a small power supply module that achieves both miniaturization and low loss.
[Brief description of the drawings]
FIGS. 1A and 1B are schematic cross-sectional views showing the structure of a planar magnetic element of the present invention, wherein FIG. 1A shows a state before flip-chip bonding and FIG.
FIG. 2 is a schematic sectional view illustrating a multilayer wiring structure.
3A and 3B are schematic cross-sectional views showing the structure of a planar magnetic element according to another embodiment of the present invention, wherein FIG. 3A shows a state before flip-chip bonding and FIG.
FIG. 4 is a schematic cross-sectional view showing an example of a small power supply module in which power supply components are mounted on an example of the planar magnetic element of the present invention.
FIG. 5 is a schematic cross-sectional view of a compact power supply module in which power supply components are mounted on a conventional planar magnetic element having a wiring layer arranged on a single-layer ferrite substrate.
FIG. 6 is a schematic cross-sectional view of a small power supply module in which power supply components are mounted on a conventional planar magnetic element in which a wiring layer is laminated on a ferrite multilayer substrate and arranged.
FIG. 7 is a wiring diagram illustrating an example of a power supply circuit.
FIG. 8 is a perspective view schematically showing an example of a wiring pattern formed on a substrate.
FIG. 9 is a schematic cross-sectional view of magnetic flux lines formed inside a conventional planar magnetic element.
FIG. 10 is a schematic cross-sectional view of magnetic flux lines formed inside a planar magnetic element of the present invention.
[Explanation of symbols]
1 Planar coil 1a Inductance (L)
2 Terminals (of planar coil) 3, 3a, 4, 5, 5a to 5c Ferrite magnetic layer 6 Via 7 Wiring layer (wiring pattern)
7a Circuit wiring 8

Substrate

9, 9a to 9c Nonmagnetic layer 10 Gold bump 11 Underfill layer 12 Power control IC
12a Power control IC circuit 13

Resistors

13a, 13b Resistance (R)
14 Terminals 15a, 15b Capacitor (C)
Reference Signs List 20 magnetic flux lines 21 planar coil substrate 22 non-magnetic wiring substrate

Claims

A flat coil is formed on the surface of the lower ferrite magnetic layer, and an upper ferrite magnetic layer is further formed thereon, including between the coil wires of the flat coil, and further, a via is formed on the upper ferrite magnetic layer via a via. A planar magnetic element comprising a nonmagnetic layer connected to a terminal and including a wiring layer having a desired wiring pattern formed thereon.

2. The planar magnetic element according to claim 1, wherein the nonmagnetic layer is also provided on a lower surface side of the lower ferrite magnetic layer.

Forming a planar coil on the surface of the lower ferrite magnetic layer, further forming an upper ferrite magnetic layer thereon, including between the coil wires of the planar coil, thereby forming a planar coil substrate;
A step of forming a non-magnetic wiring board composed of one or more non-magnetic layers including a wiring layer having a desired wiring pattern and a via;
Mounting the non-magnetic wiring substrate on the planar coil substrate and connecting a terminal of the planar coil and a wiring of the wiring layer via a via;
A method for manufacturing a planar magnetic element, comprising:

3. A small power supply module comprising a power supply component connected to the wiring layer via a via mounted on an outer surface of the nonmagnetic layer of the planar magnetic element according to claim 1.