JP2004194054A - デルタシグマ変調器の出力フィルタ及び該出力フィルタを備えたディジタル信号処理装置 - Google Patents

Abstract

【課題】デルタシグマ変調器における出力フィルタにおける抵抗によるノイズを低減する。
【解決手段】電流源を定電流源８ａ、８ｂとするＦＩＲ４を用い、デルタシグマ変調器からの出力データをシフトレジスタＳの各タップから取り出し、取り出した遅延信号でＭＯＳトランジスタＴ_１・・・Ｔ_ｎを制御して、定電流源８ａ，８ｂからタップ数に応じたＦＩＲフィルタ係数で重み付けした電流を得、得た電流を加算するとともに、このようにして得た電流の電流−電圧変換を全差動演算増幅器６ａの帰還抵抗６ｂで行う。
【選択図】 図１

Description

【０００１】
【発明が属する技術分野】
本発明は、例えば、携帯電話、ＰＤＡ、音楽再生増幅器等のディジタル信号処理装置に用いるデルタシグマ変調器の出力フィルタ（ポストフィルタ）及び該出力フィルタを備えたディジタル信号処理装置に関するものである。
【０００２】
【従来の技術】
現在、ディジタルオーディオ等の分野において、入出力が簡素化でき、演算する場合でも演算器のゲート数が少なくて済み、簡素なシステムが組める等の理由から、マルチビットのディジタル信号をデルタシグマ変調器により１ビットに量子化して処理することが行われている。
デルタシグマ変調器は、シグマ変調器の入力段にローブスト用の積分器を配置すると共に、出力段にローカット用の微分器を配置し、量子化ノイズを高域側に集中させることで、可聴帯域のＳ／Ｎ比を向上させるノイズ・シェービングの効果を得ることができることが知られている。
デルタシグマ変調器で量子化された1ビットの量子化データ（”１”又は”０”）は、Ｄ／Ａ変換されて次段の出力フィルタ１へ入力され、ここで高い周波数のノイズが除去されて良好な再生波形が得られる。
【０００３】
図２は、この出力フィルタ（アクティブフィルタ）１の一例を示す回路図であり、デルタシグマ変調器２で生成した１ビットに量子化されたデータをＤ／Ａ変換して出力し、その出力をアクティブフィルタ１へ入力する構成を示している。
ここで、デルタシグマ変調器を高性能化するためには、この変調器内に用いられるノイズシェービングフィルタの次数を高次にする必要があり、そのためフィルタの次数を高次にすると、それに伴って、ノイズシェービングされた量子化ノイズが増大する。これを除去するためには出力フィルタ１の高周波のカットオフ特性を急峻にすることが必要となり、そのために図２に示す出力フィルタ１も高次にしなければならない。
つまり、デルタシグマ変調器の出力データは、図２に示す出力フィルタ１で高い周波数のノイズ成分が除去されて出力されるが、この構成では出力フィルタ１の次数を高くしないと、ノイズ成分を十分除去できないことなる。
ところが、出力フィルタ（アクティブフィルタ）１の次数を高くするとその分抵抗値が大きくなり、抵抗によりノイズレベルが悪化するという問題が生じる。
【０００４】
そこで、これを改善するため、出力フィルタにＦＩＲフィルタを用いて、フィルタ特性を向上させることが既に提案されている。
図３に示す回路は、特許文献ではないが図２に示す出力フィルタ（アクティブフィルタ）に変えてＦＩＲフィルタを用いた出力フィルタとすることでフィルタ特性を改善したものである。
即ち、デルタシグマ変調器２で生成されＤ／Ａ変換された出力データを、ＦＩＲフィルタ４の複数段のフリップフロップ回路（Ｆ／Ｆ）Ｆ_１、Ｆ_２・・・Ｆ_ｎからなるシフトレジスタＳの各タップに応じて遅延させ、該遅延データに基づきＭＯＳトランジスタＴ_１・・・Ｔ_ｎを制御して電流源に接続された抵抗７ａ，７ｂで電流・電圧変換してＦＩＲフィルタ係数で重み付けした電圧を得、これを加算してＬＰＦ構成の出力回路５から出力する。
【０００５】
この回路ではＦＩＲフィルタ４を構成しているためフィルタ特性は改善されるが、このＦＩＲフィルタ４ではその電流源に抵抗７ａ，７ｂを用いて電流電圧変換を行い所定の電圧を得る構造であるため、抵抗７ａ，７ｂに電流が流れることによる熱でノイズが発生するほか、図示のようにＬＦＰ（ローパスフィルタ）構成の出力回路５の演算増幅器（又は、いわゆるオペアンプ）５ａのアプリケーション回路（付属回路）の抵抗値が大きく、この部分でも抵抗によるノイズの発生量が大きく、更に、演算増幅器５ａでは同相ノイズが除去できないため、フィルタ特性が改善されても全体としてはノイズレベルは良くないという問題がある。
なお、デルタシグマ変化器の出力フィルタとしてＦＩＲフィルタを用いたものは存在するが（特許文献１参照）、本願発明構成になるものは存在しない。
【０００６】
【特許文献１】
特開平７−７４６４３号公報
【０００７】
【発明が解決しようとする課題】
本発明は、以上のように、デルタシグマ変調器にＦＩＲフィルタを用いた場合の前記従来の問題を解決すべくなされたものであって、その第１の目的は、出力フィルタにＦＩＲフィルタを備えるとともに、この出力フィルタの抵抗値を下げることで、抵抗により発生する熱ノイズを低減することである。
第２の目的は、電流・電圧変換を演算増幅器の帰還抵抗で行うことで、出力フィルタの抵抗値を低減することである。
第３の目的は、出力フィルタの電流・電圧変換部に全差動演算増幅器を用いることで同相ノイズの影響を除去することである。
【０００８】
【課題を解決するための手段】
請求項１の発明は、デルタシグマ変調器からの出力データを、縦続接続された複数の遅延素子毎に出力させ、各出力に基づき電流源からの電流を制御することでフィルタ特性で重み付けした電流を得、かつ該電流を加算して出力するＦＩＲフィルタを備えたデルタシグマ変調器の出力フィルタにおいて、前記電流源が定電流源であることを特徴とするデルタシグマ変調器の出力フィルタである。
請求項２の発明は、請求項１に記載されたデルタシグマ変調器の出力フィルタにおいて、前記ＦＩＲフィルタの出力側に、電流・電圧変換を全差動演算増幅器の帰還抵抗で行う電流・電圧変換部を備えたことを特徴とするデルタシグマ変調器の出力フィルタである。
請求項３の発明は、請求項２に記載されたデルタシグマ変調器の出力フィルタにおいて、前記全差動演算増幅器の出力側に差動シングル変換演算増幅器を備えたことを特徴とするデルタシグマ変調器の出力フィルタである。
請求項４の発明は、請求項１ないし３のいずれかに記載されたデルタシグマ変調器の出力フィルタを備えたディジタル信号処理装置である。
【０００９】
【発明の実施の形態】
本発明を図面に従って説明する。
図１は、本発明によるデルタシグマ変調器の１実施形態を示す図である。
図示のように、デルタシグマ変調器２からの出力（Ｄ／Ａ変換済み）は、出力フィルタ１を構成するＦＩＲフィルタ４のシフトレジスタＳの複数のフリップフロップ回路（Ｆ／Ｆ）Ｆ_１、Ｆ_２・・・Ｆ_ｎの初段のＦ／Ｆ（Ｆ_１）に入力される。デルタシグマ変調器２からの出力は各Ｆ／Ｆで遅延され、そのＱ出力、反転Ｑ出力を各タップから取り出して定電流源に縦続接続されたＭＯＳトランジスタＴ_１、Ｔ_１’・・Ｔ_ｎ、Ｔ_ｎ’のそれぞれの制御端子に印加される。
ＭＯＳトランジスタＴ_１、Ｔ_１’・・・Ｔ_ｎ、Ｔ_ｎ’は前記各Ｆ／Ｆ（Ｆ_１、Ｆ_２・・・Ｆ_ｎ）のＱ出力又は反転Ｑ出力に基づき定電流源８ａ，８ｂからの電流を導通制御する。このようにして、定電流源８ａ、８ｂからの電流出力はＦＩＲフィルタのフィルタ係数で重み付けされかつ加算されて出力される。
【００１０】
ＦＩＲフィルタ４の電流出力は、全差動演算増幅器６ａとその入出力側間に逆極性で接続された帰還抵抗６ｂ、６ｂからなる電流・電圧変換部６で電圧に変換される。電流・電流変換部６の出力段には、シングル変換演算増幅器５ａと図示のような複数の抵抗を含むアプリケーション回路（付属回路）で構成されたＬＰＦ構成の出力回路５が接続されている。
【００１１】
以上の構成において、デルタシグマ変調器２の出力信号は、ＦＩＲフィルタ４で高周波ノイズがカットされて電流値に変換出力され、次に、このようにして得られた出力電流は、電流・電圧変換部６の全差動演算増幅器６ａの帰還抵抗６ｂで電流・電圧変換される。ここで、演算増幅器６ａに全差動演算増幅器を用いたのは同相ノイズを除去するためであり、全差動演算増幅器６ａに差動入力することにより同相ノイズを効率よく除去することができる。
電流・電圧変換部６からの出力はシングル変換演算増幅器５ａ及びそのアプリケーション回路で構成された出力回路５に入力され、ここで更に高周波分がカットされて出力回路５から前記デルタシグマ変調器２の出力信号に対応したアナログ出力が得られる。
【００１２】
以上で説明したとおり、本願発明のＦＩＲフィルタの電流源には定電流源が用いられており従来のように電流電圧変換用の抵抗を用いていないため抵抗の熱ノイズの発生が防止できる。また、出力段にシングル変換演算増幅器５ａを用いているため、増幅量としてのゲインを実際の回路では通常よりも６ｄｂ程度減衰させることができるため、ノイズ特性を更に改善することができる。
【００１３】
【発明の効果】
請求項１に対応する効果；電流源がＦＩＲとして動作するので、急峻なフィルタ特性が得られ、必要な周波数以上のレベルを急峻に落とすことができる。またＦＩＲを構成する電流源に抵抗を使用していないため、ＦＩＲをすべて電流で調整することができ、抵抗によるノイズの発生を防ぐことができる。
請求項２に対応する効果；電流電圧変換を演算増幅器の帰還抵抗で行うため、従来の抵抗回路で行う場合に比べて抵抗が小さい分、発生する熱ノイズを下げることができ、かつ電流電圧変換を全差動演算増幅器で行うことで同相ノイズを除去することができる。
請求項３に対応する効果；出力段を差動シングル変換演算増幅器にすることでノイズレベルを一層改善することができる。
【図面の簡単な説明】
【図１】本発明のデルタシグマ変調器の出力フィルタの１実施形態を示す回路図である。
【図２】従来のデルタシグマ変調器の出力フィルタの回路図である。
【図３】従来の別のデルタシグマ変調器の出力フィルタの回路図である。
【符号の説明】
１…出力フィルタ、２…デルタシグマ変調器、４…アナログＦＩＲフィルタ、５…出力回路、６…電流・電圧変換部、７ａ、７ｂ…電流源用抵抗、８ａ，８ｂ…定電流源

Claims (4)

1. デルタシグマ変調器からの出力データを、縦続接続された複数の遅延素子毎に出力させ、各出力に基づき電流源からの電流を制御することでフィルタ特性で重み付けした電流を得、かつ該電流を加算して出力するＦＩＲフィルタを備えたデルタシグマ変調器の出力フィルタにおいて、
   前記電流源が定電流源であることを特徴とするデルタシグマ変調器の出力フィルタ。
2. 請求項１に記載されたデルタシグマ変調器の出力フィルタにおいて、
   前記ＦＩＲフィルタの出力側に、電流・電圧変換を全差動演算増幅器の帰還抵抗で行う電流・電圧変換部を備えたことを特徴とするデルタシグマ変調器の出力フィルタ。
3. 請求項２に記載されたデルタシグマ変調器の出力フィルタにおいて、
   前記全差動演算増幅器の出力側に差動シングル変換演算増幅器を備えたことを特徴とするデルタシグマ変調器の出力フィルタ。
4. 請求項１ないし３のいずれかに記載されたデルタシグマ変調器の出力フィルタを備えたディジタル信号処理装置。

Images