[go: up one dir, main page]

JP2004179505A - Semiconductor integrated circuit and method of manufacturing the same - Google Patents

Semiconductor integrated circuit and method of manufacturing the same Download PDF

Info

Publication number
JP2004179505A
JP2004179505A JP2002345826A JP2002345826A JP2004179505A JP 2004179505 A JP2004179505 A JP 2004179505A JP 2002345826 A JP2002345826 A JP 2002345826A JP 2002345826 A JP2002345826 A JP 2002345826A JP 2004179505 A JP2004179505 A JP 2004179505A
Authority
JP
Japan
Prior art keywords
circuit
trimming
oscillation
data
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002345826A
Other languages
Japanese (ja)
Inventor
Masanori Kobayashi
正典 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002345826A priority Critical patent/JP2004179505A/en
Publication of JP2004179505A publication Critical patent/JP2004179505A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce manufacturing costs by reducing the number of times of measuring oscillation frequency in the case of trimming resistance values or capacity values in a semiconductor integrated circuit in which a CR oscillation circuit is built. <P>SOLUTION: The semiconductor integrated circuit is provided with a trimming circuit 16 for selecting at least one resistor on the basis of trimming data, a CR oscillation circuit 11 capable of performing oscillation using a resistor selected by the trimming circuit 16, a counter 13 for counting output signals from the CR oscillation circuit, a judgment circuit 14 for judging whether a count value is in a prescribed range or not, a memory 18 for storing trimming data corresponding to a count value included in the prescribed range, and a trimming control circuit 15 for generating trimming data so as to select a plurality of resistors in a prescribed order in a test mode and controlling the trimming circuit 16 by using the trimming data stored in the memory 18 in a normal mode. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、一般的に半導体集積回路に関し、特に、CR発振回路を内蔵する半導体集積回路に関する。さらに、本発明は、そのような半導体集積回路の製造方法に関する。
【0002】
【従来の技術】
CR発振回路を内蔵する半導体集積回路においては、半導体集積回路の製造プロセスの変動等によりコンデンサや抵抗の容量値や抵抗値がばらつくので、CR発振回路の発振周波数にばらつきが生じてしまう。そこで、ウエハやチップの段階等において半導体集積回路の動作チェックを行う際に、抵抗値や容量値のトリミングを行って、発振周波数のばらつきを修正することが行われている。
【0003】
従来のトリミング方法は、シリアルインターフェイスによって半導体集積回路の内部にトリミングデータを入力してトリミングを行いながらCR発振回路の発振周波数を測定して合否を判定する工程を、適切な発振周波数が得られるまで繰り返すものだった。しかしながら、このトリミング方法によれば、周波数を測定するためにかなりの時間を要するので、トリミングの回数が多いほど動作チェックに要する時間が増大し、製造コストが大幅に上昇してしまうという問題があった。
【0004】
【発明が解決しようとする課題】
本発明は、上記のような問題点に鑑みてなされたもので、CR発振回路を内蔵する半導体集積回路において、抵抗値や容量値のトリミングを行う際に発振周波数を測定する回数を低減し、製造コストを削減することを目的とする。
【0005】
【課題を解決するための手段】
以上の課題を解決するため、本発明の第1の観点に係る半導体集積回路は、トリミングデータに基づいて複数の抵抗又はコンデンサの内から少なくとも1つの抵抗又はコンデンサを選択するトリミング回路と、トリミング回路によって選択された少なくとも1つの抵抗又はコンデンサを用いて発振動作を行うCR発振回路と、所定の期間においてCR発振回路の出力信号をカウントするカウンタと、CR発振回路の出力信号のカウント値が所定の範囲内であるか否かを判定する判定回路と、所定の範囲内であると判定回路が判定したカウント値に対応するトリミングデータを記憶するメモリと、テストモードにおいては、トリミング回路が複数の抵抗又はコンデンサを所定の順序で選択するようにトリミングデータを生成し、通常モードにおいては、メモリに記憶されているトリミングデータを用いてトリミング回路を制御するトリミング制御回路とを具備する。
【0006】
ここで、判定回路が、所定の範囲内であると判定したカウント値に対応するトリミングデータをパラレルデータとして出力し、半導体集積回路が、判定回路から出力されるパラレルデータをシリアルデータに変換してメモリに供給するデータ変換回路をさらに具備するようにしても良い。
【0007】
また、本発明の第2の観点に係る半導体集積回路は、トリミングデータに基づいて複数の抵抗又はコンデンサの内から少なくとも1つの抵抗又はコンデンサを選択するトリミング回路と、トリミング回路によって選択された少なくとも1つの抵抗又はコンデンサを用いて発振動作を行うCR発振回路と、所定の期間においてCR発振回路の出力信号をカウントすると共に、その測定回数をカウントするカウンタと、CR発振回路の出力信号のカウント値が所定の範囲内であるか否かを判定する判定回路と、CR発振回路の出力信号のカウント値が所定の範囲内であると判定回路が判定したときの測定回数を記憶するメモリと、テストモードにおいては、トリミング回路が複数の抵抗又はコンデンサを所定の順序で選択するようにトリミングデータを生成し、通常モードにおいては、メモリに記憶されている測定回数に基づいてトリミングデータを生成するトリミング制御回路とを具備する。
【0008】
ここで、半導体集積回路が、判定回路によって得られた判定結果に従って、カウンタから出力される測定回数を表すデータをラッチしてメモリに供給するラッチ回路をさらに具備するようにしても良い。
【0009】
以上において、トリミング制御回路は、テストモードに移行した際に、複数の抵抗の内から所定の抵抗値を有する少なくとも1つの抵抗を選択するようにトリミング回路を制御し、その後、CR発振回路の出力信号のカウント値が所定の範囲の下限値よりも小さい場合に、抵抗値を小さくするようにトリミング回路を制御し、CR発振回路の出力信号のカウント値が所定の範囲の上限値よりも大きい場合に、抵抗値を大きくするようにトリミング回路を制御しても良い。特に、テストモードに移行した際に、2N個の抵抗値の内から第N番目若しくは第(N+1)番目の大きさの抵抗値を有する少なくとも1つの抵抗を選択するか、又は、(2N+1)個の抵抗値の内から第(N+1)番目の大きさの抵抗値を有する少なくとも1つの抵抗を選択するようにトリミング回路を制御することが望ましい。
【0010】
本発明の第1の観点に係る半導体集積回路の製造方法は、トリミングデータに基づいて複数の抵抗又はコンデンサの内から選択された少なくとも1つの抵抗又はコンデンサを用いて発振動作を行うCR発振回路と、カウンタと、判定回路と、メモリと、トリミング制御回路とを含む半導体集積回路の製造方法であって、半導体集積回路をテストモードにして、クロック信号を供給するステップ(a)と、トリミング制御回路の制御の下で複数の抵抗又はコンデンサを所定の順序で選択しながら、クロック信号に基づいて定められる所定の期間において、CR発振回路の出力信号をカウンタによってカウントするステップ(b)と、CR発振回路の出力信号のカウント値が所定の範囲内であるか否かを判定回路によって判定するステップ(c)と、所定の範囲内であると判定したカウント値に対応するトリミングデータを、通常モードにおいて抵抗又はコンデンサを選択するために用いられるデータとしてメモリに記憶するステップ(d)とを具備する。
【0011】
また、本発明の第2の観点に係る半導体集積回路の製造方法は、トリミングデータに基づいて複数の抵抗又はコンデンサの内から選択された少なくとも1つの抵抗又はコンデンサを用いて発振動作を行うCR発振回路と、カウンタと、判定回路と、メモリと、トリミング制御回路とを含む半導体集積回路の製造方法であって、半導体集積回路をテストモードにして、クロック信号を供給するステップ(a)と、トリミング制御回路の制御の下で複数の抵抗又はコンデンサを所定の順序で選択しながら、クロック信号に基づいて定められる所定の期間において、CR発振回路の出力信号をカウンタによってカウントすると共に、その測定回数をカウントするステップ(b)と、CR発振回路の出力信号のカウント値が所定の範囲内であるか否かを判定回路によって判定するステップ(c)と、CR発振回路の出力信号のカウント値が所定の範囲内であると判定回路が判定したときの測定回数を、通常モードにおいて抵抗又はコンデンサを選択するために用いられるデータとしてメモリに記憶するステップ(d)とを具備する。
【0012】
以上において、ステップ(b)が、複数の抵抗の内から所定の抵抗値を有する少なくとも1つの抵抗を選択するステップ(b1)と、CR発振回路の出力信号のカウント値が所定の範囲の下限値よりも小さい場合に、抵抗値を小さくするステップ(b2)と、CR発振回路の出力信号のカウント値が所定の範囲の上限値よりも大きい場合に、抵抗値を大きくするステップ(b3)とを含むようにしても良い。特に、ステップ(b1)において、2N個の抵抗値の内から第N番目若しくは第(N+1)番目の大きさの抵抗値を有する少なくとも1つの抵抗を選択するか、又は、(2N+1)個の抵抗値の内から第(N+1)番目の大きさの抵抗値を有する少なくとも1つの抵抗を選択することが望ましい。
【0013】
本発明によれば、テストモードにおいては、トリミング回路によって抵抗又はコンデンサの値を変化させながらCR発振回路の出力信号をカウントして所定の範囲内であると判定されたカウント値をメモリに記憶し、通常モードにおいては、メモリに記憶されているカウント値に基づいてトリミング回路を制御することにより、抵抗値や容量値のトリミングを行う際に発振周波数を測定する回数を低減し、製造コストを削減することができる。
【0014】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1に、本発明の第1の実施形態に係る半導体集積回路の構成を示す。図1に示すように、半導体集積回路10は、コンデンサと抵抗によって発振周波数が決定されるCR発振回路11を含んでいる。CR発振回路の種類としては、ブリッジ型発振回路や移相型発振回路が知られている。例えば、ウィーンブリッジ発振回路においては、コンデンサの容量Cと抵抗の抵抗値Rを用いて、発振周波数fが次式で与えられる。
=1/(2πCR)
この式で示すように、抵抗値Rが小さくなると発振周波数fが大きくなり、反対に、抵抗値Rが大きくなると発振周波数fが小さくなる。そこで、本実施形態においては、CR発振回路11の発振周波数fを調整するために、抵抗値Rを変化させるトリミング回路16を用いている。トリミング回路16は、トリミングデータに基づいて、複数の抵抗の内から少なくとも1つの抵抗を選択する。CR発振回路11は、トリミング回路16によって選択された少なくとも1つの抵抗を用いて発振動作を行う。
【0015】
また、半導体集積回路10は、ゲート回路12と、カウンタ13と、判定回路14と、トリミングデコーダ15と、データ変換回路17と、トリミング用メモリ18とを含んでいる。テストモード信号が供給されて半導体集積回路10がテストモードになると、トリミングデコーダ15は、トリミング回路16が複数の抵抗を所定の順序で選択するようにトリミングデータを生成する。トリミング回路16によって抵抗値Rが設定されると、ゲート回路12は、外部基準クロック信号を用いて、カウンタ13のカウント期間を設定する。カウンタ13は、このカウント期間において、CR発振回路11の出力信号をカウントする。判定回路14は、カウント値が所定の範囲内であるか否かを判定し、所定の範囲内であると判定したカウント値に対応するトリミングデータをパラレルデータとして出力する。データ変換回路17は、判定回路14から出力されたパラレルデータをシリアルデータに変換してトリミング用メモリ18に供給する。トリミング用メモリ18は、このシリアルデータを記憶する。
【0016】
このようにして、所定の範囲内の発振周波数fを実現するための抵抗値Rが決定されると、半導体集積回路10は、通常モードにおいて使用できるようになる。通常モードにおいては、トリミングデコーダ15が、トリミング用メモリ18に記憶されているトリミングデータを用いてトリミング回路を制御する。
【0017】
次に、本発明の第1の実施形態に係る半導体集積回路の製造方法について、図1及び図2を参照しながら説明する。図2は、本発明の第1の実施形態に係る半導体集積回路の製造方法を示すフローチャートである。図2に示されている工程は、全体の製造工程の最後に行われるものであり、ハードウエアとしては完成したウエハ又はチップに適切な発振周波数を与えるためのデータを記憶させ、実際に発振させて発振周波数を確認するものである。
【0018】
まず、半導体集積回路10にテストモード信号を供給して、半導体集積回路10をテストモードにしておく。ステップS11において、半導体集積回路10に外部基準クロックを供給することにより、ゲート回路12がカウント期間を設定する。このカウント期間において、カウンタ13がCR発振回路11の出力信号をカウントする(ステップS12)。ステップS13において、判定回路14が、カウント値が所定の範囲内に入っているか否かを判定する。判定の結果、カウント値が所定の範囲内に入っていない場合には、ステップS14に進み、トリミング回路16が抵抗値を変更することによりトリミングを行う。その後、ステップS11〜S13を繰り返す。一方、カウント値が所定の範囲内に入っている場合には、ステップS15に進み、カウント値に対応するトリミングデータをトリミング用メモリ18に書き込む。その後、半導体集積回路をテストモードから通常モードに移行させ、ステップS17において、CR発振回路11の発振周波数を測定する。
【0019】
本実施形態によれば、半導体集積回路において適切なトリミングデータを自動的に決定してトリミング用メモリに書き込むので、計測器を用いた発振周波数の測定は最終的に1回だけ行えばよく、半導体集積回路の試験に要する時間を大幅に短縮することができる。
【0020】
次に、本発明の第2の実施形態について説明する。
図3に、本発明の第2の実施形態に係る半導体集積回路の構成を示す。本実施形態においては、半導体集積回路20が、図1に示す判定回路14及びデータ変換回路17の替わりに、判定回路21及びラッチ回路22を含んでいる。
【0021】
カウンタ13は、カウント期間においてCR発振回路11の出力信号をカウントすると共に、その測定回数をカウントする。判定回路21は、CR発振回路11の出力信号のカウント値が所定の範囲内であるか否かを判定し、所定の範囲内であると判定したときに、ラッチ回路22に確定信号を出力する。ラッチ回路22は、この確定信号に応答して、カウンタ13から出力される測定回数を表すデータをラッチしてトリミング用メモリ18に供給する。トリミング用メモリ18は、このデータを記憶する。
【0022】
このようにして、所定の範囲内の発振周波数fを実現するための抵抗値Rが決定されると、半導体集積回路20は、通常モードにおいて使用できるようになる。通常モードにおいては、トリミングデコーダ15が、トリミング用メモリ18に記憶されているデータに基づいてトリミングデータを生成する。
【0023】
次に、本発明の第2の実施形態に係る半導体集積回路の製造方法について、図3及び図4を参照しながら説明する。図4は、本発明の第2の実施形態に係る半導体集積回路の製造方法を示すフローチャートである。
【0024】
まず、半導体集積回路20にテストモード信号を供給して、半導体集積回路20をテストモードにしておく。ステップS21において、トリミングデコーダ15は、複数の抵抗の内から所定の抵抗値を有する少なくとも1つの抵抗を選択する。ここで、所定の抵抗値としては、Nを自然数として、2N個の抵抗値の内で第N番目若しくは第(N+1)番目の大きさの抵抗値か、又は、(2N+1)個の抵抗値の内で第(N+1)番目の大きさの抵抗値であることが望ましい。
【0025】
ステップS22において、半導体集積回路20に外部基準クロックを供給することにより、ゲート回路12がカウント期間を設定する。このカウント期間において、カウンタ13がCR発振回路11の出力信号をカウントする(ステップS23)。ステップS24において、判定回路21が、カウント値が所定の範囲内に入っているか否かを判定する。判定の結果、カウント値が所定の範囲内に入っていない場合には、ステップS25に進む。
【0026】
ステップS25において、トリミングデコーダ15は、カウント値に基づいて抵抗値を変更する。例えば、トリミングデコーダ15は、CR発振回路11の出力信号のカウント値が所定の範囲の下限値よりも小さい場合には、抵抗値を小さくし、CR発振回路11の出力信号のカウント値が所定の範囲の上限値よりも大きい場合には、抵抗値を大きくするようにしても良い。その後、ステップS22〜S24を繰り返す。このようにすれば、ステップS21において2N個の抵抗値の内から第N番目若しくは第(N+1)番目の大きさの抵抗値が設定されているか、又は、(2N+1)個の抵抗値の内から第(N+1)番目の大きさの抵抗値が設定されている場合に、ステップS22〜S24の繰り返し回数を抵抗値の総数の半分程度に制限することができる。
【0027】
一方、カウント値が所定の範囲内に入っている場合には、ステップS26に進み、ラッチ回路22が、測定回数を表すデータをラッチし、必要であればCR発振回路11の出力信号のカウント初期値が大き過ぎたのか小さ過ぎたのかを表す情報と共に、トリミング用メモリ18に書き込む。トリミングデコーダ15は、このデータに基づいて、適切な発振周波数を与えるトリミングデータを求めることができる。その後、半導体集積回路をテストモードから通常モードに移行させ、ステップS27において、CR発振回路11の発振周波数を測定する。
【0028】
以上の実施形態においては、CR発振回路の発振周波数を決定する抵抗をトリミングする場合について説明したが、同様に発振周波数を決定するコンデンサをトリミングするようにしても良い。
【0029】
【発明の効果】
以上に述べたように、本発明によれば、CR発振回路を内蔵する半導体集積回路において、抵抗値や容量値のトリミングを行う際に発振周波数を測定する回数を低減し、製造コストを削減することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体集積回路の構成を示すブロック図である。
【図2】本発明の第1の実施形態に係る半導体集積回路の製造方法を示すフローチャートである。
【図3】本発明の第2の実施形態に係る半導体集積回路の構成を示すブロック図である。
【図4】本発明の第2の実施形態に係る半導体集積回路の製造方法を示すフローチャートである。
【符号の説明】
10、20 半導体集積回路
11 CR発振回路
12 ゲート回路
13 カウンタ
14、21 判定回路
15 トリミングデコーダ
16 トリミング回路
17 データ変換回路
18 トリミング用メモリ
22 ラッチ回路
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention generally relates to a semiconductor integrated circuit, and more particularly, to a semiconductor integrated circuit having a built-in CR oscillation circuit. Further, the present invention relates to a method for manufacturing such a semiconductor integrated circuit.
[0002]
[Prior art]
In a semiconductor integrated circuit having a built-in CR oscillation circuit, capacitance values and resistance values of capacitors and resistors vary due to fluctuations in the manufacturing process of the semiconductor integrated circuit, and the oscillation frequency of the CR oscillation circuit varies. Therefore, when checking the operation of a semiconductor integrated circuit at the stage of a wafer or a chip, trimming of a resistance value or a capacitance value is performed to correct variation in oscillation frequency.
[0003]
The conventional trimming method includes a step of inputting trimming data into a semiconductor integrated circuit through a serial interface and measuring the oscillation frequency of the CR oscillation circuit while performing trimming to determine whether or not the CR oscillation circuit is acceptable until an appropriate oscillation frequency is obtained. It was a repetition. However, according to this trimming method, a considerable amount of time is required to measure the frequency. Therefore, there is a problem that as the number of times of trimming increases, the time required for operation check increases, and the manufacturing cost greatly increases. Was.
[0004]
[Problems to be solved by the invention]
The present invention has been made in view of the above problems, and in a semiconductor integrated circuit having a built-in CR oscillation circuit, the number of times of measuring an oscillation frequency when trimming a resistance value or a capacitance value is reduced, The aim is to reduce manufacturing costs.
[0005]
[Means for Solving the Problems]
In order to solve the above problems, a semiconductor integrated circuit according to a first aspect of the present invention includes a trimming circuit that selects at least one resistor or capacitor from among a plurality of resistors or capacitors based on trimming data, and a trimming circuit. A CR oscillation circuit that performs an oscillating operation using at least one resistor or capacitor selected by the counter, a counter that counts an output signal of the CR oscillation circuit during a predetermined period, and a counter that counts an output signal of the CR oscillation circuit by a predetermined value. A determination circuit for determining whether the current value is within a predetermined range; a memory for storing trimming data corresponding to a count value determined by the determination circuit to be within a predetermined range; and, in a test mode, the trimming circuit includes a plurality of resistors. Or, generate trimming data so that capacitors are selected in a predetermined order, and switch to normal mode. Te comprises a trimming control circuit for controlling the trimming circuit with the trimming data stored in the memory.
[0006]
Here, the determination circuit outputs trimming data corresponding to the count value determined to be within the predetermined range as parallel data, and the semiconductor integrated circuit converts the parallel data output from the determination circuit into serial data. A data conversion circuit for supplying the data to the memory may be further provided.
[0007]
In addition, a semiconductor integrated circuit according to a second aspect of the present invention includes a trimming circuit that selects at least one resistor or capacitor from a plurality of resistors or capacitors based on trimming data, and at least one selected by the trimming circuit. A CR oscillation circuit that performs an oscillating operation using two resistors or capacitors, a counter that counts the output signal of the CR oscillation circuit during a predetermined period, and counts the number of measurements, and a count value of the output signal of the CR oscillation circuit A determination circuit for determining whether the count value is within a predetermined range; a memory for storing the number of measurements when the determination circuit determines that the count value of the output signal of the CR oscillation circuit is within the predetermined range; In such a case, the trimming circuit selects a plurality of resistors or capacitors in a predetermined order. It generates data, in the normal mode, and a trimming control circuit for generating a trimming data based on the number of measurements stored in the memory.
[0008]
Here, the semiconductor integrated circuit may further include a latch circuit that latches data indicating the number of measurements output from the counter and supplies the data to the memory according to the determination result obtained by the determination circuit.
[0009]
In the above, the trimming control circuit controls the trimming circuit so as to select at least one resistor having a predetermined resistance value from among the plurality of resistors when shifting to the test mode, and thereafter outputs the output of the CR oscillation circuit. When the count value of the signal is smaller than the lower limit of the predetermined range, the trimming circuit is controlled to reduce the resistance value, and when the count value of the output signal of the CR oscillation circuit is larger than the upper limit of the predetermined range. Alternatively, the trimming circuit may be controlled so as to increase the resistance value. In particular, when shifting to the test mode, at least one resistor having the Nth or (N + 1) th resistance value is selected from the 2N resistance values, or (2N + 1) resistors are selected. It is desirable to control the trimming circuit so as to select at least one resistor having the (N + 1) th magnitude resistance value from among the above resistance values.
[0010]
A method of manufacturing a semiconductor integrated circuit according to a first aspect of the present invention includes a CR oscillation circuit that performs an oscillating operation using at least one resistor or capacitor selected from a plurality of resistors or capacitors based on trimming data. , A counter, a determination circuit, a memory, and a trimming control circuit, wherein the semiconductor integrated circuit is placed in a test mode and a clock signal is supplied (a); (B) counting the output signal of the CR oscillation circuit by a counter during a predetermined period determined based on a clock signal while selecting a plurality of resistors or capacitors in a predetermined order under the control of (b). (C) determining by a determination circuit whether or not the count value of the output signal of the circuit is within a predetermined range; Comprises a step (d) which stores trimming data in the memory as data used to select a resistor or capacitor in the normal mode corresponding to the count value is determined to be within a predetermined range.
[0011]
Further, in the method of manufacturing a semiconductor integrated circuit according to the second aspect of the present invention, there is provided a CR oscillation device that performs an oscillating operation using at least one resistor or capacitor selected from a plurality of resistors or capacitors based on trimming data. A method for manufacturing a semiconductor integrated circuit including a circuit, a counter, a determination circuit, a memory, and a trimming control circuit, wherein the semiconductor integrated circuit is placed in a test mode and a clock signal is supplied (a); While selecting a plurality of resistors or capacitors in a predetermined order under the control of the control circuit, during a predetermined period determined based on the clock signal, the output signal of the CR oscillation circuit is counted by a counter, and the number of times of measurement is counted. Step (b) of counting, and whether or not the count value of the output signal of the CR oscillation circuit is within a predetermined range (C) determining the number of measurements when the determination circuit determines that the count value of the output signal of the CR oscillation circuit is within a predetermined range by selecting a resistor or a capacitor in the normal mode; (D) storing in a memory as data to be used.
[0012]
In the above, the step (b) is a step (b1) of selecting at least one resistor having a predetermined resistance value from a plurality of resistors, and the count value of the output signal of the CR oscillation circuit is a lower limit value of a predetermined range. The step (b2) of reducing the resistance value when the resistance value is smaller than the threshold value and the step (b3) of increasing the resistance value when the count value of the output signal of the CR oscillation circuit is larger than the upper limit value of the predetermined range. It may be included. In particular, in the step (b1), at least one resistor having an Nth or (N + 1) th magnitude resistance value is selected from the 2N resistance values, or (2N + 1) resistance values are selected. It is desirable to select at least one resistor having a (N + 1) th magnitude resistance value from among the values.
[0013]
According to the present invention, in the test mode, the output signal of the CR oscillation circuit is counted while changing the value of the resistor or the capacitor by the trimming circuit, and the count value determined to be within the predetermined range is stored in the memory. In the normal mode, by controlling the trimming circuit based on the count value stored in the memory, the number of times the oscillation frequency is measured when trimming the resistance value or the capacitance value is reduced, and the manufacturing cost is reduced. can do.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that the same components are denoted by the same reference numerals, and description thereof will be omitted.
FIG. 1 shows a configuration of a semiconductor integrated circuit according to the first embodiment of the present invention. As shown in FIG. 1, the semiconductor integrated circuit 10 includes a CR oscillation circuit 11 whose oscillation frequency is determined by a capacitor and a resistor. As a type of the CR oscillation circuit, a bridge type oscillation circuit and a phase shift type oscillation circuit are known. For example, in the Wien bridge oscillator circuit, with a resistance value R of the capacitor C and a resistor of the capacitor, the oscillation frequency f 0 is given by the following equation.
f 0 = 1 / (2πCR)
As shown in this equation, when the resistance value R decreases, the oscillation frequency f 0 increases, and when the resistance value R increases, the oscillation frequency f 0 decreases. Therefore, in the present embodiment, in order to adjust the oscillation frequency f 0 of the CR oscillation circuit 11 uses a trimming circuit 16 to change the resistance value R. The trimming circuit 16 selects at least one of the plurality of resistors based on the trimming data. The CR oscillation circuit 11 performs an oscillation operation using at least one resistor selected by the trimming circuit 16.
[0015]
In addition, the semiconductor integrated circuit 10 includes a gate circuit 12, a counter 13, a determination circuit 14, a trimming decoder 15, a data conversion circuit 17, and a trimming memory 18. When the test mode signal is supplied and the semiconductor integrated circuit 10 enters the test mode, the trimming decoder 15 generates trimming data so that the trimming circuit 16 selects a plurality of resistors in a predetermined order. When the resistance value R is set by the trimming circuit 16, the gate circuit 12 sets the count period of the counter 13 using the external reference clock signal. The counter 13 counts the output signal of the CR oscillation circuit 11 during this counting period. The determination circuit 14 determines whether or not the count value is within a predetermined range, and outputs trimming data corresponding to the count value determined to be within the predetermined range as parallel data. The data conversion circuit 17 converts the parallel data output from the determination circuit 14 into serial data and supplies the serial data to the trimming memory 18. The trimming memory 18 stores the serial data.
[0016]
Thus, when the resistance value R is determined for realizing the oscillation frequency f 0 within a predetermined range, the semiconductor integrated circuit 10 is to be used in the normal mode. In the normal mode, the trimming decoder 15 controls the trimming circuit using the trimming data stored in the trimming memory 18.
[0017]
Next, a method for manufacturing a semiconductor integrated circuit according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a flowchart illustrating a method for manufacturing a semiconductor integrated circuit according to the first embodiment of the present invention. The process shown in FIG. 2 is performed at the end of the entire manufacturing process. As hardware, data for giving a proper oscillation frequency to a completed wafer or chip is stored and actually oscillated. To check the oscillation frequency.
[0018]
First, a test mode signal is supplied to the semiconductor integrated circuit 10 to put the semiconductor integrated circuit 10 in the test mode. In step S11, the gate circuit 12 sets a count period by supplying an external reference clock to the semiconductor integrated circuit 10. During this counting period, the counter 13 counts the output signal of the CR oscillation circuit 11 (Step S12). In step S13, the determination circuit 14 determines whether the count value is within a predetermined range. If the result of determination is that the count value is not within the predetermined range, the process proceeds to step S14, where the trimming circuit 16 performs trimming by changing the resistance value. Thereafter, steps S11 to S13 are repeated. On the other hand, if the count value is within the predetermined range, the process proceeds to step S15, and trimming data corresponding to the count value is written to the trimming memory 18. After that, the semiconductor integrated circuit is shifted from the test mode to the normal mode, and in step S17, the oscillation frequency of the CR oscillation circuit 11 is measured.
[0019]
According to the present embodiment, the appropriate trimming data is automatically determined in the semiconductor integrated circuit and written into the trimming memory, so that the measurement of the oscillation frequency using the measuring instrument only needs to be performed once finally. The time required for testing an integrated circuit can be significantly reduced.
[0020]
Next, a second embodiment of the present invention will be described.
FIG. 3 shows a configuration of a semiconductor integrated circuit according to the second embodiment of the present invention. In the present embodiment, the semiconductor integrated circuit 20 includes a determination circuit 21 and a latch circuit 22 instead of the determination circuit 14 and the data conversion circuit 17 shown in FIG.
[0021]
The counter 13 counts the output signal of the CR oscillation circuit 11 and counts the number of measurements during the counting period. The determination circuit 21 determines whether or not the count value of the output signal of the CR oscillation circuit 11 is within a predetermined range, and outputs a determination signal to the latch circuit 22 when determining that the count value is within the predetermined range. . The latch circuit 22 latches the data indicating the number of measurements output from the counter 13 and supplies the data to the trimming memory 18 in response to the determination signal. The trimming memory 18 stores this data.
[0022]
Thus, when the resistance value R for realizing the oscillation frequency f 0 within a predetermined range is determined, the semiconductor integrated circuit 20 is to be used in the normal mode. In the normal mode, the trimming decoder 15 generates trimming data based on the data stored in the trimming memory 18.
[0023]
Next, a method for manufacturing a semiconductor integrated circuit according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 4 is a flowchart showing a method for manufacturing a semiconductor integrated circuit according to the second embodiment of the present invention.
[0024]
First, a test mode signal is supplied to the semiconductor integrated circuit 20 to put the semiconductor integrated circuit 20 into the test mode. In step S21, the trimming decoder 15 selects at least one resistor having a predetermined resistance value from among a plurality of resistors. Here, as the predetermined resistance value, assuming that N is a natural number, the resistance value is the Nth or (N + 1) th resistance value out of 2N resistance values, or the (2N + 1) resistance value. It is desirable that the resistance value be the (N + 1) th resistance value.
[0025]
In step S22, the gate circuit 12 sets a count period by supplying an external reference clock to the semiconductor integrated circuit 20. During this counting period, the counter 13 counts the output signal of the CR oscillation circuit 11 (Step S23). In step S24, the determination circuit 21 determines whether the count value is within a predetermined range. If the result of the determination is that the count value is not within the predetermined range, the process proceeds to step S25.
[0026]
In step S25, the trimming decoder 15 changes the resistance value based on the count value. For example, when the count value of the output signal of the CR oscillation circuit 11 is smaller than the lower limit value of the predetermined range, the trimming decoder 15 reduces the resistance value and sets the count value of the output signal of the CR oscillation circuit 11 to the predetermined value. If the resistance value is larger than the upper limit of the range, the resistance value may be increased. Thereafter, steps S22 to S24 are repeated. In this way, in step S21, the Nth or (N + 1) th resistance value is set from among the 2N resistance values, or the (N + 1) th resistance value is selected from among the (2N + 1) resistance values. When the (N + 1) th resistance value is set, the number of repetitions of steps S22 to S24 can be limited to about half of the total number of resistance values.
[0027]
On the other hand, if the count value is within the predetermined range, the process proceeds to step S26, where the latch circuit 22 latches the data indicating the number of measurements, and if necessary, initializes the count of the output signal of the CR oscillation circuit 11. The information is written in the trimming memory 18 together with information indicating whether the value is too large or too small. The trimming decoder 15 can obtain trimming data that gives an appropriate oscillation frequency based on the data. Thereafter, the semiconductor integrated circuit is shifted from the test mode to the normal mode, and in step S27, the oscillation frequency of the CR oscillation circuit 11 is measured.
[0028]
In the above embodiment, the case where the resistor that determines the oscillation frequency of the CR oscillation circuit is trimmed has been described. However, the capacitor that determines the oscillation frequency may be similarly trimmed.
[0029]
【The invention's effect】
As described above, according to the present invention, in a semiconductor integrated circuit having a built-in CR oscillation circuit, the number of times the oscillation frequency is measured when trimming the resistance value or the capacitance value is reduced, and the manufacturing cost is reduced. be able to.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of a semiconductor integrated circuit according to a first embodiment of the present invention.
FIG. 2 is a flowchart illustrating a method for manufacturing a semiconductor integrated circuit according to the first embodiment of the present invention.
FIG. 3 is a block diagram illustrating a configuration of a semiconductor integrated circuit according to a second embodiment of the present invention.
FIG. 4 is a flowchart illustrating a method for manufacturing a semiconductor integrated circuit according to a second embodiment of the present invention.
[Explanation of symbols]
10, 20 Semiconductor integrated circuit 11 CR oscillation circuit 12 Gate circuit 13 Counter 14, 21 Judgment circuit 15 Trimming decoder 16 Trimming circuit 17 Data conversion circuit 18 Trimming memory 22 Latch circuit

Claims (10)

トリミングデータに基づいて複数の抵抗又はコンデンサの内から少なくとも1つの抵抗又はコンデンサを選択するトリミング回路と、
前記トリミング回路によって選択された少なくとも1つの抵抗又はコンデンサを用いて発振動作を行うCR発振回路と、
所定の期間においてCR発振回路の出力信号をカウントするカウンタと、
前記CR発振回路の出力信号のカウント値が所定の範囲内であるか否かを判定する判定回路と、
所定の範囲内であると前記判定回路が判定したカウント値に対応するトリミングデータを記憶するメモリと、
テストモードにおいては、前記トリミング回路が前記複数の抵抗又はコンデンサを所定の順序で選択するようにトリミングデータを生成し、通常モードにおいては、前記メモリに記憶されているトリミングデータを用いて前記トリミング回路を制御するトリミング制御回路と、
を具備する半導体集積回路。
A trimming circuit for selecting at least one resistor or capacitor from the plurality of resistors or capacitors based on the trimming data;
A CR oscillation circuit that performs an oscillation operation using at least one resistor or capacitor selected by the trimming circuit;
A counter for counting an output signal of the CR oscillation circuit during a predetermined period;
A determination circuit for determining whether or not the count value of the output signal of the CR oscillation circuit is within a predetermined range;
A memory for storing trimming data corresponding to the count value determined by the determination circuit to be within a predetermined range,
In a test mode, the trimming circuit generates trimming data so as to select the plurality of resistors or capacitors in a predetermined order. In a normal mode, the trimming circuit uses the trimming data stored in the memory. A trimming control circuit for controlling
A semiconductor integrated circuit comprising:
前記判定回路が、所定の範囲内であると判定したカウント値に対応するトリミングデータをパラレルデータとして出力し、
前記判定回路から出力されるパラレルデータをシリアルデータに変換して前記メモリに供給するデータ変換回路をさらに具備する請求項1記載の半導体集積回路。
The determination circuit outputs trimming data corresponding to the count value determined to be within a predetermined range as parallel data,
2. The semiconductor integrated circuit according to claim 1, further comprising a data conversion circuit that converts parallel data output from the determination circuit into serial data and supplies the serial data to the memory.
トリミングデータに基づいて複数の抵抗又はコンデンサの内から少なくとも1つの抵抗又はコンデンサを選択するトリミング回路と、
前記トリミング回路によって選択された少なくとも1つの抵抗又はコンデンサを用いて発振動作を行うCR発振回路と、
所定の期間においてCR発振回路の出力信号をカウントすると共に、その測定回数をカウントするカウンタと、
前記CR発振回路の出力信号のカウント値が所定の範囲内であるか否かを判定する判定回路と、
前記CR発振回路の出力信号のカウント値が所定の範囲内であると前記判定回路が判定したときの測定回数を記憶するメモリと、
テストモードにおいては、前記トリミング回路が前記複数の抵抗又はコンデンサを所定の順序で選択するようにトリミングデータを生成し、通常モードにおいては、前記メモリに記憶されている測定回数に基づいてトリミングデータを生成するトリミング制御回路と、
を具備する半導体集積回路。
A trimming circuit for selecting at least one resistor or capacitor from the plurality of resistors or capacitors based on the trimming data;
A CR oscillation circuit that performs an oscillation operation using at least one resistor or capacitor selected by the trimming circuit;
A counter that counts the output signal of the CR oscillation circuit during a predetermined period and counts the number of measurements;
A determination circuit for determining whether or not the count value of the output signal of the CR oscillation circuit is within a predetermined range;
A memory for storing the number of measurements when the determination circuit determines that the count value of the output signal of the CR oscillation circuit is within a predetermined range;
In the test mode, the trimming circuit generates trimming data so as to select the plurality of resistors or capacitors in a predetermined order, and in the normal mode, trimming data based on the number of measurements stored in the memory. A trimming control circuit to generate;
A semiconductor integrated circuit comprising:
前記判定回路によって得られた判定結果に従って、前記カウンタから出力される測定回数を表すデータをラッチして前記メモリに供給するラッチ回路をさらに具備する請求項3記載の半導体集積回路。4. The semiconductor integrated circuit according to claim 3, further comprising a latch circuit that latches data indicating the number of measurements output from the counter according to a determination result obtained by the determination circuit and supplies the data to the memory. 前記トリミング制御回路が、テストモードに移行した際に、複数の抵抗の内から所定の抵抗値を有する少なくとも1つの抵抗を選択するように前記トリミング回路を制御し、その後、前記CR発振回路の出力信号のカウント値が所定の範囲の下限値よりも小さい場合に、抵抗値を小さくするように前記トリミング回路を制御し、前記CR発振回路の出力信号のカウント値が所定の範囲の上限値よりも大きい場合に、抵抗値を大きくするように前記トリミング回路を制御する、請求項1〜4のいずれか1項記載の半導体集積回路。The trimming control circuit controls the trimming circuit so as to select at least one resistor having a predetermined resistance value from among a plurality of resistors when a transition is made to a test mode. When the count value of the signal is smaller than the lower limit value of the predetermined range, the trimming circuit is controlled so as to reduce the resistance value, and the count value of the output signal of the CR oscillation circuit is larger than the upper limit value of the predetermined range. The semiconductor integrated circuit according to claim 1, wherein the trimming circuit is controlled to increase the resistance value when the value is larger. 前記トリミング制御回路が、テストモードに移行した際に、2N個の抵抗値の内から第N番目若しくは第(N+1)番目の大きさの抵抗値を有する少なくとも1つの抵抗を選択するか、又は、(2N+1)個の抵抗値の内から第(N+1)番目の大きさの抵抗値を有する少なくとも1つの抵抗を選択するように前記トリミング回路を制御する、請求項5記載の半導体集積回路。When the trimming control circuit shifts to the test mode, the trimming control circuit selects at least one resistor having an Nth or (N + 1) th resistance value from the 2N resistance values, or 6. The semiconductor integrated circuit according to claim 5, wherein the trimming circuit is controlled so as to select at least one resistor having a (N + 1) th resistance value from among (2N + 1) resistance values. トリミングデータに基づいて複数の抵抗又はコンデンサの内から選択された少なくとも1つの抵抗又はコンデンサを用いて発振動作を行うCR発振回路と、カウンタと、判定回路と、メモリと、トリミング制御回路とを含む半導体集積回路の製造方法であって、
前記半導体集積回路をテストモードにして、クロック信号を供給するステップ(a)と、
前記トリミング制御回路の制御の下で前記複数の抵抗又はコンデンサを所定の順序で選択しながら、クロック信号に基づいて定められる所定の期間において、前記CR発振回路の出力信号を前記カウンタによってカウントするステップ(b)と、
前記CR発振回路の出力信号のカウント値が所定の範囲内であるか否かを前記判定回路によって判定するステップ(c)と、
所定の範囲内であると判定したカウント値に対応するトリミングデータを、通常モードにおいて抵抗又はコンデンサを選択するために用いられるデータとして前記メモリに記憶するステップ(d)と、
を具備する製造方法。
Includes a CR oscillation circuit that performs an oscillating operation using at least one resistor or capacitor selected from a plurality of resistors or capacitors based on the trimming data, a counter, a determination circuit, a memory, and a trimming control circuit A method of manufacturing a semiconductor integrated circuit,
Placing the semiconductor integrated circuit in a test mode and supplying a clock signal (a);
Counting the output signal of the CR oscillation circuit by the counter during a predetermined period determined based on a clock signal while selecting the plurality of resistors or capacitors in a predetermined order under the control of the trimming control circuit. (B),
(C) determining by the determination circuit whether or not the count value of the output signal of the CR oscillation circuit is within a predetermined range;
(D) storing trimming data corresponding to the count value determined to be within a predetermined range in the memory as data used for selecting a resistor or a capacitor in a normal mode;
A production method comprising:
トリミングデータに基づいて複数の抵抗又はコンデンサの内から選択された少なくとも1つの抵抗又はコンデンサを用いて発振動作を行うCR発振回路と、カウンタと、判定回路と、メモリと、トリミング制御回路とを含む半導体集積回路の製造方法であって、
前記半導体集積回路をテストモードにして、クロック信号を供給するステップ(a)と、
前記トリミング制御回路の制御の下で前記複数の抵抗又はコンデンサを所定の順序で選択しながら、クロック信号に基づいて定められる所定の期間において、前記CR発振回路の出力信号を前記カウンタによってカウントすると共に、その測定回数をカウントするステップ(b)と、
前記CR発振回路の出力信号のカウント値が所定の範囲内であるか否かを前記判定回路によって判定するステップ(c)と、
前記CR発振回路の出力信号のカウント値が所定の範囲内であると前記判定回路が判定したときの測定回数を、通常モードにおいて抵抗又はコンデンサを選択するために用いられるデータとして前記メモリに記憶するステップ(d)と、
を具備する製造方法。
Includes a CR oscillation circuit that performs an oscillating operation using at least one resistor or capacitor selected from a plurality of resistors or capacitors based on the trimming data, a counter, a determination circuit, a memory, and a trimming control circuit A method of manufacturing a semiconductor integrated circuit,
Placing the semiconductor integrated circuit in a test mode and supplying a clock signal (a);
While selecting the plurality of resistors or capacitors in a predetermined order under the control of the trimming control circuit, during a predetermined period determined based on a clock signal, an output signal of the CR oscillation circuit is counted by the counter. (B) counting the number of measurements,
(C) determining by the determination circuit whether or not the count value of the output signal of the CR oscillation circuit is within a predetermined range;
The number of measurements when the determination circuit determines that the count value of the output signal of the CR oscillation circuit is within a predetermined range is stored in the memory as data used for selecting a resistor or a capacitor in a normal mode. Step (d),
A production method comprising:
ステップ(b)が、
複数の抵抗の内から所定の抵抗値を有する少なくとも1つの抵抗を選択するステップ(b1)と、
前記CR発振回路の出力信号のカウント値が所定の範囲の下限値よりも小さい場合に、抵抗値を小さくするステップ(b2)と、
前記CR発振回路の出力信号のカウント値が所定の範囲の上限値よりも大きい場合に、抵抗値を大きくするステップ(b3)と、
を含む、請求項7又は8記載の製造方法。
Step (b)
(B1) selecting at least one resistor having a predetermined resistance value from among the plurality of resistors;
(B2) reducing the resistance value when the count value of the output signal of the CR oscillation circuit is smaller than a lower limit value of a predetermined range;
(B3) increasing the resistance value when the count value of the output signal of the CR oscillation circuit is larger than an upper limit value of a predetermined range;
The production method according to claim 7, comprising:
ステップ(b1)が、2N個の抵抗値の内から第N番目若しくは第(N+1)番目の大きさの抵抗値を有する少なくとも1つの抵抗を選択するか、又は、(2N+1)個の抵抗値の内から第(N+1)番目の大きさの抵抗値を有する少なくとも1つの抵抗を選択することを含む、請求項9記載の製造方法。Step (b1) selects at least one resistor having an Nth or (N + 1) th magnitude resistance value from the 2N resistance values, or selects (2N + 1) resistance values. The manufacturing method according to claim 9, further comprising selecting at least one resistor having a (N + 1) th magnitude resistance value from among them.
JP2002345826A 2002-11-28 2002-11-28 Semiconductor integrated circuit and method of manufacturing the same Withdrawn JP2004179505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002345826A JP2004179505A (en) 2002-11-28 2002-11-28 Semiconductor integrated circuit and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002345826A JP2004179505A (en) 2002-11-28 2002-11-28 Semiconductor integrated circuit and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2004179505A true JP2004179505A (en) 2004-06-24

Family

ID=32706914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002345826A Withdrawn JP2004179505A (en) 2002-11-28 2002-11-28 Semiconductor integrated circuit and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2004179505A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2253966A1 (en) * 2009-05-18 2010-11-24 Dialog Semiconductor GmbH Self-trim and self-test of on-chip values
JP2013229509A (en) * 2012-04-26 2013-11-07 Renesas Electronics Corp Semiconductor device
CN105790736A (en) * 2015-12-29 2016-07-20 北京自动测试技术研究所 Trimming device for frequency signal generation chip
KR20210081583A (en) * 2019-12-24 2021-07-02 주식회사 실리콘웍스 Integrated circuit with trimming function for components
US11056210B1 (en) 2020-02-13 2021-07-06 Dialog Semiconductor (Uk) Limited Electrical circuit comprising a trim circuit
CN116257105A (en) * 2021-12-10 2023-06-13 圣邦微电子(北京)股份有限公司 Band gap reference source trimming circuit capable of reducing oscillation

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2253966A1 (en) * 2009-05-18 2010-11-24 Dialog Semiconductor GmbH Self-trim and self-test of on-chip values
US8143953B2 (en) 2009-05-18 2012-03-27 Dialog Semiconductor Gmbh Self-trim and self-test of on-chip values
JP2013229509A (en) * 2012-04-26 2013-11-07 Renesas Electronics Corp Semiconductor device
US20150116047A1 (en) * 2012-04-26 2015-04-30 Renesas Electronics Corporation Semiconductor device
US9300245B2 (en) * 2012-04-26 2016-03-29 Renesas Electronics Corporation Semiconductor device
CN105790736A (en) * 2015-12-29 2016-07-20 北京自动测试技术研究所 Trimming device for frequency signal generation chip
CN105790736B (en) * 2015-12-29 2018-11-02 北京自动测试技术研究所 It is a kind of to trim device for frequency signal generation chip
KR20210081583A (en) * 2019-12-24 2021-07-02 주식회사 실리콘웍스 Integrated circuit with trimming function for components
KR102802656B1 (en) 2019-12-24 2025-04-29 주식회사 엘엑스세미콘 Integrated circuit with trimming function for components
US11056210B1 (en) 2020-02-13 2021-07-06 Dialog Semiconductor (Uk) Limited Electrical circuit comprising a trim circuit
CN116257105A (en) * 2021-12-10 2023-06-13 圣邦微电子(北京)股份有限公司 Band gap reference source trimming circuit capable of reducing oscillation

Similar Documents

Publication Publication Date Title
US6695475B2 (en) Temperature sensing circuit and method
JP4925621B2 (en) Power supply potential control circuit, semiconductor integrated circuit device, flash memory, and power supply potential adjustment method
JP2007017158A (en) Test circuit, delay circuit, clock generation circuit, and image sensor
CN101102111B (en) Semiconductor device with A/D conversion circuit
US7804371B2 (en) Systems, modules, chips, circuits and methods with delay trim value updates on power-up
US20030067334A1 (en) Circuit configuration for processing data, and method for identifying an operating state
JP2004179505A (en) Semiconductor integrated circuit and method of manufacturing the same
US7423475B2 (en) Providing optimal supply voltage to integrated circuits
JP5038742B2 (en) Self-refresh control circuit, semiconductor device
TWI427307B (en) Configurable process variation monitor circuit of die and monitor method thereof
JP5047187B2 (en) Calibration apparatus, calibration method, and test apparatus
US7653170B2 (en) Electrical circuit for measuring times and method for measuring times
WO2007029463A1 (en) Test equipment and test method
CN107769774A (en) The oscillator arrangement and correlation technique of precision with raising
CN105988038B (en) The measuring device and method of chip pressure drop
JP4407110B2 (en) Semiconductor integrated circuit and power supply voltage drop measuring method
US7274185B2 (en) Methods of generating internal clock signals from external clock signals and of measuring the frequency of external clock signals and related frequency measuring circuits and semiconductor memory devices
CN110880933B (en) On-chip calibration circuit and method with half-step resolution
US8907732B2 (en) Oscillation frequency regulating circuit and method
US7236109B1 (en) Systems and methods for clock mode determination utilizing operating conditions measurement
JP2008249529A (en) Jitter determination circuit and jitter determination method
US7411467B2 (en) Overtone crystal oscillator automatic calibration system
US7379834B1 (en) Systems and methods for clock mode determination utilizing hysteresis
JP2003218216A (en) Semiconductor integrated circuit device and method of using the same
US7057539B1 (en) Systems and methods for clock mode determination utilizing explicit formulae and lookup tables

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060207