JP2004179189A

JP2004179189A - Manufacturing method of electronic circuit module

Info

Publication number: JP2004179189A
Application number: JP2002339981A
Authority: JP
Inventors: Masahito Sumikawa; 雅人住川; Rina Murayama; 里奈村山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-11-22
Filing date: 2002-11-22
Publication date: 2004-06-24

Abstract

【課題】半導体装置におけるバンプ形成の有無に関らず、半導体装置の回路基板への実装工程を他の受動部品の実装工程と同一に行えることを可能にする。
【解決手段】電子回路モジュール２１は、回路基板２２に設けられるランド２４，２６上に電気的接続に用いられるはんだ部材２７を供給する工程と、ランド上のはんだ部材が供給された位置に導電性を有する球状導電体２８を配置する工程と、ベアチップ２３に設けられるパッド３５が球状導電体に当接するようにベアチップを配設する工程と、回路基板とベアチップとを球状導電体を介して電気的に接続する工程とを含んで製造される。このように製造される電子回路モジュールでは、球状導電体がバンプと同様の機能を発揮するので、ベアチップに対するバンプの形成が不要であり、またバンプの形成されたベアチップと同一の実装工程によって製造することが可能になる。
【選択図】図１An object of the present invention is to enable a semiconductor device to be mounted on a circuit board in the same manner as other passive components, regardless of whether bumps are formed on the semiconductor device.
An electronic circuit module includes a step of supplying a solder member used for electrical connection on lands provided on a circuit board, and a step of supplying a conductive material to a position on the land where the solder member is supplied. Arranging the spherical conductor 28 having the following steps: arranging the bare chip so that the pad 35 provided on the bare chip 23 contacts the sphere conductor; and electrically connecting the circuit board and the bare chip via the sphere conductor. And a step of connecting to In the electronic circuit module manufactured as described above, the spherical conductor exhibits the same function as the bump, so that the formation of the bump on the bare chip is unnecessary, and the electronic circuit module is manufactured by the same mounting process as the bare chip on which the bump is formed. It becomes possible.
[Selection diagram] Fig. 1

Description

【０００１】
【発明の属する技術分野】
本発明は、電子機器に搭載される電子回路モジュールの製造方法に関する。
【０００２】
【従来の技術】
携帯電話機、携帯情報機器などの携帯用電子機器は、その使用態様における利便性を追求するために小型化および軽量化が図られている。携帯用電子機器の小型化および薄型化を実現する一つの手段に、携帯用電子機器に搭載される半導体装置の小型化および高密度化がある。電子機器に搭載される半導体装置の小型化および薄型化を目的として、大規模集積回路（略称ＬＳＩ）チップを直接回路基板上に搭載するベアチップ実装、また形状をＬＳＩチップに極力近づけることによって小型化を図るいわゆるチップサイズパッケージ（略称ＣＳＰ）構造の半導体装置を用いた実装構造が提案されている。さらに、比較的小さな基板に複数の半導体装置および電子部品を３次元的に搭載して１つの機能モジュールを構成し、パッケージ化したシステムインパッケージ（略称ＳＩＰ）も提案されている。
【０００３】
前述のＣＳＰには、ワイヤボンドおよび樹脂モールド技術を活用した従来の形態のものをさらに小型化するべく、ウエハの状態で配線めっき、保護構造形成、外部電極形成などを行ってパッケージングを完了する、いわゆるウエハレベルＣＰＳも実現されるに至っている。このようなウエハの状態で配線めっき、保護構造形成、外部電極形成などを行いパッケージングする手法を用いて作製されるパッケージを総称してウエハレベルパッケージ（略称ＷＬＰ）と呼ぶことがある。ＣＳＰ、ＷＬＰまたはＳＩＰが回路基板に実装された後の実装構造は、その底面にエリアアレイ状に外部接続電極を配し、回路基板と接続することを特徴とする。前述のベアチップ、ＣＳＰ、ＳＩＰ、ＷＬＰなどの種々の形態を有する半導体装置と、コイル、コンデンサ、抵抗（以後ＬＣＲと称する）などの受動部品等とを、同じ回路基板上に実装することによって電子回路モジュールが構成され、その電子回路モジュールが電子機器に搭載されて実用に供される。
【０００４】
種々の半導体装置のうちベアチップの実装においては、パッド電極部（以後、単にパッドと称する）に突起電極を形成したチップを準備し、突起電極の形成されていない電子部品とは異なる工程で実装した後、ベアチップと回路基板とによって形成される間隙に樹脂を注入して動作の長期信頼性を保つ手法が一般的に用いられている。
【０００５】
図７は、ベアチップ３を備える電子回路モジュール１の構成を簡略化して示す斜視図である。図７には、たとえば携帯電話機、個人情報ツール、ＩＣカードなどの小型化および薄型化が必要とされる電子機器に搭載される従来の電子回路モジュール１を例示する（たとえば、非特許文献１参照）。
【０００６】
電子回路モジュール１は、回路基板２と、回路基板２上に搭載されるベアチップ３と、ＬＣＲなどの受動部品４とを含む。なお実用に供される電子回路モジュールには、回路基板上にさらに多くの電子部品、入出力デバイス等が搭載されているけれども、図が煩瑣になることを避けるために図示を省略する。電子回路モジュール１に備わる回路基板２は、搭載されるべき電子機器の主基板であるいわゆるマザーボードであってもよく、また回路基板２自体に外部電極を形成した後、電子機器の主基板に搭載されるいわゆるドーターボードと称されるものであってもよい。
【０００７】
図８は、図７に示す電子回路モジュール１の製造工程を説明する図である。図８（ａ）では、回路基板２の一方の表面２ａ上にランド５，６の設けられている状態を示す。ランド５の設けられる位置には、ベアチップ３が搭載され、ランド６の設けられる位置には受動部品４が搭載される。
【０００８】
図８（ｂ）の工程では、ランド５上に搭載するベアチップ３を準備する。ベアチップ３の回路基板２を臨む側の面３ａには、回路基板２に設けられるランド５に対応するように予めパッド７が設けられる。パッド７には、ランド５を臨みベアチップ３の前記面３ａから突出してバンプと呼ばれる突起電極８（以後、バンプ８と呼ぶ）が設けられる。
【０００９】
バンプ８は、パッド７上に金（Ａｕ）をめっきまたは蒸着することによって形成される。また、Ａｕ製のバンプは、パッド７上にワイヤボンディングに類似の技術を用いて突起を形成するスタッドバンプ法と呼ばれる技術によって形成されてもよい。なおバンプ８の素材は、Ａｕに限定されるものではなく、錫鉛（ＳｎＰｂ）はんだなどであってもよい。バンプ８の素材がＡｕからなるとき、回路基板２に設けられるランド５，６の素材もＡｕが用いられる。
【００１０】
図８（ｃ）の工程では、バンプ８とランド５とを接合させることによって、バンプ８を介してベアチップ３と回路基板２とを電気的に接続する。バンプ８とランド５との接続は、以下のように行われる。バンプ８とランド５とが当接するように、ベアチップ３と回路基板２とを位置決めした後、ベアチップ３の裏面３ｂ側から加圧加熱することによって、バンプ８とランド５との接続を行う。バンプ８とランド５との接続には、フリップチップボンダと呼ばれる装置が用いられる。フリップチップボンダを用い、３５０℃程度で５秒間前後の加熱と、１バンプあたり０．３Ｎ程度の加圧とを行い、さらに超音波による振動付加を併用することによって、Ａｕ同志を固相拡散させてバンプ８とランド５とを接続する。
【００１１】
本工程では、さらに受動部品４の搭載個所に位置するランド６上に、はんだ部材９が供給される。はんだ部材９は、はんだ微粒子とフラックスとを含むはんだペーストである。はんだ部材９は、たとえばステンシル印刷の手法によってランド６上に供給される。
【００１２】
図８（ｄ）の工程では、はんだ部材９の供給されたランド６上に受動部品４を搭載する。受動部品４の搭載には、プラスマイナス（±）５０μｍ程度の搭載精度を有する部品装着装置が用いられる。図８（ｅ）の工程では、受動部品４が搭載された状態でリフロー炉に装入し、はんだ部材９の融点以上の温度に加熱してはんだリフローにより、受動部品４のランド６への接続を行う。
【００１３】
図８（ｆ）の工程では、アンダーフィル部材１０を、ベアチップ３と回路基板２とによって形成される間隙に注入し、その後樹脂硬化を行う。このアンダーフィル部材１０は、電子回路モジュール１が電子機器に搭載されて実用に供されたとき、電子機器の電源のＯＮ／ＯＦＦ切換動作および使用環境温度の変化によって、ベアチップ３と回路基板２との熱膨張差に起因して発生する接続部の応力を緩和するために用いられる。このアンダーフィル部材１０には、エポキシ系樹脂、シリコーン系樹脂などが好適に用いられる。
【００１４】
前述の従来の電子回路モジュール１を製造する工程は、ベアチップ３と回路基板２との接続工程と、受動部品４と回路基板２との接続工程とが、その順序を入換えて実施されることもある。また、ベアチップ３を搭載する前に未硬化の樹脂材料を回路基板２上のランド５付近に供給しておき、ベアチップ３の接続と同時にアンダーフィル部材１０の形成も完了させるという工法が行われることもある。
【００１５】
【非特許文献１】
社団法人ハイブリッドマイクロエレクトロニクス協会編、「エレクトロニク実装技術基礎講座」第４巻「実装組立技術」、第１刷、株式会社工業調査会、１９９４年７月３１日発行、ｐ．１０６−１５５
【００１６】
【発明が解決しようとする課題】
前述の従来技術には、以下の問題がある。ベアチップ３の回路基板２への実装には、フリップチップボンダを用いて搭載と接続とを行う。一方、受動部品４の回路基板２への実装には部品装着装置とリフロー炉とを用いて搭載と接続とを行うので、両者の実装を、全く異なる工程で実施しなければならず、工程数が増大するという問題がある。
【００１７】
また、従来法のフリップチップボンディングによるベアチップ３の回路基板２への実装においては、ベアチップ３のパッド７部にバンプ８を形成しなければならない。バンプ８の仕様は、ベアチップ３を回路基板２へ実装する際の実装条件および実装後の動作信頼性に大きく影響するので、その寸法、材質などが厳密に規定されている。このベアチップ３のパッド７部におけるバンプ８の形成は、蒸着法、メッキ法のいずれによる場合であってもウエハ状態で行う方が、効率よく行うことができるけれども、ウエハ状態のベアチップの流通は未だ充分に実現されておらず、電子回路モジュール製造者（いわゆるセットメーカー）が、ウエハ状態のベアチップを入手して自ら所望のバンプを形成することは難しい状況にある。さらにバンプの仕様に関する規定をセットメーカーが決定することはできないので、セットメーカーが電子回路モジュールを製造するに際しては、非所望の仕様で形成されたバンプを有するベアチップを用いなければならないことが往々にしてあり、電子回路モジュールの製造を困難にする一因となっている。
【００１８】
ベアチップのパッドにバンプを形成する一手法であるスタッドバンプ法は、原理的にチップ状態でのバンプ形成処理も可能であることから、バンプの形成されていないベアチップを入手して所望の仕様に基づくバンプを形成加工することも可能であるけれども、ベアチップに設けられるパッド上にバンプを個別に順次形成しなければならないので、形成するべきバンプ数が増加するのに伴って、バンプ形成に要する工数が増加し生産効率が低下するという問題がある。
【００１９】
ベアチップに形成するバンプの素材に、Ｓｎを主成分とするはんだ部材を用いる手法もある。バンプの素材にＳｎを主成分とするはんだ部材を用いる場合、バンプを形成するはんだ部材と、ベアチップと回路基板との接続時に回路基板に供給されるはんだ部材とが、溶融混合されて電気的接続部を形成する。はんだ部材には、はんだ微粒子とともにフラックス等が含まれるので、溶融凝固後に電気的接続部を形成するはんだの体積が、溶融凝固前におけるはんだ部材の見かけの体積よりも減少し、はんだによる接続部のベアチップと回路基板との間隙が小さくなるという現象が起こりがちである。はんだによる接続部のベアチップと回路基板との間隙が小さくなると、実装後の電気的接続の長期信頼性が劣るばかりでなく、電気的接続の信頼性を保つために用いられるアンダーフィル部材を注入することが難しくなり、注入作業性が悪くなるという問題がある。
【００２０】
また図８に示すような実装構造に対して、温度サイクルが負荷されるとき、ベアチップ３と回路基板２との間には熱膨張率の違いがあるので、バンプ８にひずみが生じる。このような温度サイクルによって発生するひずみは、回路基板２と受動部品４との接続部においても同様に発生するけれども、受動部品４はその寸法が１ｍｍ角前後と小さいので、発生するひずみが小さく、電気的接続の信頼性に影響を与える程ではない。しかしながら、ベアチップ３は、１０ｍｍ角前後の大きい寸法を有するので、温度サイクル負荷に起因するひずみが大きく、このひずみによってバンプ８に亀裂が発生し、やがては断線にいたるという問題を有する。
【００２１】
このような問題を解決するために行われるアンダーフィル部材の充填は、電気的接続の信頼性を向上させることができるけれども、アンダーフィル部材の充填に伴う工程数および材料費を増加させるという問題がある。さらにアンダーフィル部材を注入充填した後では、ベアチップの修理を行うことができないので、回路基板上のベアチップの１つが不良になった場合、回路基板と回路基板に搭載されるベアチップとの全体を廃棄せざるを得ないという問題がある。
【００２２】
本発明の目的は、半導体装置におけるバンプ形成の有無に関らず、半導体装置の回路基板への実装工程を他の受動部品の実装工程と同一に行うことが可能であり、またアンダーフィル部材を用いることなく電気的接続の信頼性を保つことが可能な電子回路モジュールの製造方法を提供することである。
【００２３】
【課題を解決するための手段】
本発明は、回路基板に設けられるランドと、半導体装置に設けられるパッドとを電気的に接続して電子回路モジュールを製造する電子回路モジュール製造方法において、
回路基板に設けられるランド上に電気的接続に用いられる接続部材を供給する工程と、
前記ランド上の前記接続部材が供給された位置に導電性を有する球状導電体を配置する工程と、
半導体装置に設けられるパッドが前記球状導電体に当接するように半導体装置を配設する工程と、
前記回路基板と前記半導体装置とを前記球状導電体を介して電気的に接続する工程とを含むことを特徴とする電子回路モジュールの製造方法である。
【００２４】
本発明に従えば、電子回路モジュールは、回路基板に設けられるランド上に電気的接続に用いられる接続部材を供給する工程と、ランド上の接続部材が供給された位置に導電性を有する球状導電体を配置する工程と、半導体装置に設けられるパッドが球状導電体に当接するように半導体装置を配設する工程と、回路基板と半導体装置とを球状導電体を介して電気的に接続する工程とを含んで製造される。
【００２５】
このように回路基板に対して半導体装置を実装するに際し、回路基板に設けられるランド上に接続部材が供給される位置に配置される球状導電体を介して回路基板と半導体装置とが電気的に接続される。すなわち球状導電体は、バンプの形成される半導体装置におけるバンプと同様の機能を発揮する。したがって、パッドにバンプの形成された半導体装置と、パッドにバンプが形成されていないけれども対向するランド上に球状導電体の配置された状態で接続される半導体装置との、いずれの半導体装置であっても、回路基板に対する実装をその他の受動部品と同一の工程、たとえば部品装着装置とリフロー炉とを用いて接続する工程で製造することができる。また球状導電体を介する半導体装置と回路基板との電気的接続は、接続信頼性に優れるので、アンダーフィル部材を用いることなく電気的接続の信頼性を保つことができる。このことによって、半導体装置の回路基板への実装に要する製造工程数および設備投資金額を抑制することが可能になる。
【００２６】
また本発明は、前記半導体装置は、集積回路の形成されたウエハを個片化したベアチップであることを特徴とする。
【００２７】
また本発明は、前記半導体装置は、集積回路の形成された後、少なくともパッドの再配置と保護構造の形成とが行われたウエハを個片化したウエハレベルパッケージであることを特徴とする。
【００２８】
本発明に従えば、半導体装置には、バンプの形成されていないベアチップまたはウエハレベルパッケージを用いることができる。これらの半導体装置は、回路基板へ実装されたとき、その実装面積とチップ面積とがほぼ等しく、取合いの空間が小さくて済むので、このような電子回路モジュールの搭載される電子機器の小型化および薄型化を実現することができる。
【００２９】
また本発明は、前記球状導電体は、少なくとも内層と外層との２層から構成され、前記内層を構成する素材の融点または熱分解温度が、前記外層を構成する素材の融点または熱分解温度よりも高いことを特徴とする。
【００３０】
本発明に従えば、球状導電体は、少なくとも内層と外層との２層から構成され、内層を構成する素材の融点または熱分解温度が、外層を構成する素材の融点または熱分解温度よりも高い。このように構成される球状導電体は、回路基板と半導体装置とを電気的接続するに際し、たとえばリフロー炉などを用いた加熱によってランド上に供給された接続部材と外層とを溶融混合させるとき、半導体装置の有する重量によって圧壊されることがない。
【００３１】
また本発明は、前記球状導電体の内層は、樹脂であり、前記球状導電体の外層は、金属であることを特徴とする。
【００３２】
本発明に従えば、球状導電体の内層は樹脂であり、球状導電体の外層は、金属である。このように構成される球状導電体は、この球状導電体を介して半導体装置と回路基板とが電気的に接続された電子回路モジュールを電子機器に搭載して実用に供するとき、電子機器の動作温度変化に伴って半導体装置と回路基板との電気的接続部に発生する熱応力を、内層を構成する樹脂の弾性によって緩和することができる。したがって、半導体装置と回路基板とによって形成される間隙に熱応力の緩和を目的とするアンダーフィル部材を注入することなく、半導体装置と回路基板との電気的接続の信頼性向上を実現することができる。またアンダーフィル部材を用いることがないので、電子回路モジュールの修理再生が可能になる。
【００３３】
また本発明は、前記いずれかに記載の電子回路モジュールの製造方法で製造した電子回路モジュールを備えることを特徴とする電子機器である。
【００３４】
本発明に従えば、前記いずれかに記載の電子回路モジュールの製造方法で製造した電子回路モジュールを備える電子機器、たとえば、携帯電話機、個人情報ツール、ＩＣカードなどが提供される。前述のように製造される電子回路モジュールは、半導体装置と回路基板との電気的接続の信頼性に優れ、少ない製造工程および少種の製造装置で製造可能なので、このような電子回路モジュールを備えることによって、動作信頼性に優れて安価な電子機器が実現される。
【００３５】
【発明の実施の形態】
図１は、本発明の実施の一態様である電子回路モジュール２１の製造方法の概略を説明する図である。図１（ａ）は、回路基板２２の一方の表面２２ａ上に、半導体装置２３が搭載されるべき第１ランド２４および受動部品２５が搭載されるべき第２ランド２６が設けられている状態を示す。
【００３６】
図１（ｂ）の工程では、回路基板２２に設けられる第１ランド２４および第２ランド２６上に、回路基板２２と半導体装置２３との電気的接続に用いられる接続部材２７を供給する。本実施の形態では、接続部材２７は、はんだ部材であり、ＳｎＰｂ系はんだ微粒子とフラックス等とを混合したペーストである。なお、はんだ微粒子は、ＳｎＰｂ系に限定されるものではなく、環境対応のために近年用いられるようになっているＳｎＡｇ系、ＳｎＣｕ系、などの無鉛はんだが用いられてもよい。なお、本実施の態様におけるはんだ部材２７に用いたＳｎＰｂ系はんだ微粒子の平均粒径は、２１μｍである。
【００３７】
はんだ部材２７は、ステンシル印刷の手法を用いて第１および第２ランド２４，２６に供給される。ステンシル印刷は、はんだ部材２７を供給する作業時間を短くすることができるとともに、汎用の表面実装設備を活用できるという利点がある。
【００３８】
ステンシル部材には、厚みが１５０μｍ程度のステンレス鋼薄板が好適に用いられる。ステンシル部材には、はんだ部材２７を供給するべき部位、すなわち回路基板２２の一方の表面２２ａに設けられる第１および第２ランド２４，２６に対応する位置にレーザーで開口部が形成される。第１および第２ランド２４，２６に対するはんだ部材２７の供給は、次のように行われる。ステンシル部材を回路基板２２の一方の表面２２ａに当接、もしくは近接させる。このとき、前述のようにステンシル部材には、第１および第２ランド２４，２６に対応する位置に開口部が形成されているので、第１および第２ランド２４，２６の開口部に臨む部分のみは、外方に露出している。この状態で、ステンシル部材の上からはんだ部材２７を塗布し、その後ステンシル部材を回路基板２２の一方の表面２２ａから剥離、もしくは離反させる。このことによって、開口部の形成された第１および第２ランド２４，２６上にのみ、はんだ部材２７が供給される。
【００３９】
なお、回路基板２２の一方の表面２２ａに設けられるランドの寸法が小さい、またはランドのピッチが小さい場合、はんだ部材２７がステンシル部材に形成される開口部から上手く抜けず、第１および第２ランド２４，２６上に適当量のはんだ部材２７を供給することのできないことがある。また、はんだ部材２７がステンシル部材に形成される開口部から抜けるけれども、第１および第２ランド２４，２６上のはんだ部材２７がいわゆるばりを形成し、その後の工程ではんだ部材２７同志が接触しあって短絡不良を生じることがある。このような場合、たとえば厚みが８０〜１２０μｍ程度の薄いステンシル部材を用いるのが好ましい。
【００４０】
本実施の態様では、後述する半導体装置２３に設けられるパッド３５の寸法が、１５０μｍ角で、最小ピッチが３００μｍであるものを用いる。したがって、はんだ部材２７を第１および第２ランド２４，２６に供給する工程に用いるステンシル部材には、厚みが１５０μｍ、形成される開口部の最小ピッチが３００μｍであるものが好ましいけれども、この寸法ではステンシル印刷時にはんだ部材２７が開口部から抜けにくい。したがって、本実施の形態のステンシル部材には、半導体装置２３を搭載するべき第１ランド２４に対応する部分のみ、厚みを８０μｍに設定し、開口部の寸法を１８０μｍφに設定した。この場合、１つのステンシル部材において局所的に厚みを薄くしなければならないので、厚みを薄くする部分のみハーフエッチングを行った。
【００４１】
なお、はんだ部材２７の供給方法は、ステンシル印刷手法に限定されることなく、たとえばディスペンス法であっても良い。はんだ部材の供給装置であるディスペンサと高速ＸＹステージとの組み合わせによって、はんだ部材２７の高速供給が可能であり、マルチノズルを用いることによって一括供給も可能である。
【００４２】
図１（ｃ）の工程では、第２ランド２６にはんだ部材２７が供給された位置に受動部品２５が配設される。受動部品２５の配設は、表面実装に用いられる公知の部品装着装置を用いて行われる。受動部品２５は、いわゆる１００５サイズと呼ばれる１．０ｍｍ×０．５ｍｍサイズのものが多用される。受動部品２５が１００５サイズであるとき、ステンシル部材の開口部の寸法は、０．４ｍｍ角程度に形成されるので、ステンシル部材の厚みが１５０μｍであってもはんだ部材２７の抜けは良好である。
【００４３】
図１（ｄ）の工程では、第１ランド２４上のはんだ部材２７が供給された位置に導電性を有する球状導電体２８を配置する。図２は、球状導電体２８の構成を示す断面図である。ここで、球状とは、真球のみを意味するものではなく、楕円球および１個体内において直径にばらつきを有する球をも含む意味に用いる。前記球状導電体２８は、内層２９であるコアと外層３０との２層から構成され、内層２９を構成する素材の融点または熱分解温度が、外層３０を構成する素材の融点または熱分解温度よりも高いことを特徴とする。本実施の形態では、球状導電体２８の内層２９は樹脂であり、外層３０は金属である。また球状導電体は、図２に示す構成に限定されることなく、内層と外層との間に１層以上の金属からなる中間層を有するように構成されても良い。
【００４４】
内層２９であるコアは、後述の電気的接続工程であるはんだリフロープロセスに耐える耐熱性を有する樹脂であることが好ましく、たとえば外層３０にＳｎを主成分とするはんだを用いる場合には、２５０℃以上の融点あるいは熱分解温度を有することが好ましい。耐熱性を有する樹脂材料には、たとえばエポキシ樹脂、フェノール樹脂、シリコーン樹脂などの熱硬化性樹脂、またはアラミド、ポリイミドなどの各種の高分子重合体を用いることができる。
【００４５】
外層３０の材料には、ＳｎＰｂ系はんだを成分とするはんだ部材２７に対して適度な濡れ性と接続信頼性とを有するＳｎを主成分とするはんだ自体が最も好適である。たとえば６０％Ｓｎ−４０％Ｐｂ合金はんだは、その融点が１８３℃であり、前述の内層２９を構成する樹脂材料よりも低い融点であるので、外層３０の材料として好適に用いられる。
【００４６】
このような複層からなる球状導電体２８の製造は、粒状重合法、溶液重合法などの公知の方法で樹脂球体を形成後、樹脂球体の表面に無電解めっき技術による導電処理の後に電解めっきを行い金属めっきを施すことによって実現される。また外層３０を構成するはんだのさらに表面には、金属酸化防止などの目的のために有機樹脂膜が薄く形成されても良い。このような球状導電体２８の直径を例示すると２００μｍである。
【００４７】
図１に戻って、球状導電体２８は、たとえばボール吸着治具３１を用いて第１ランド２４上に配置される。ボール吸着治具３１は、第１ランド２４に対応するように吸引ノズル孔３２の形成されるノズル部３３と、ノズル部３３が装着される可動部３４であって図示しない移動装置によって３次元的に移動可能に設けられる可動部３４とを含む。ボール吸着治具３１による球状導電体２８の第１ランド２４上への配置は、次のように行われる。
【００４８】
多数の球状導電体２８を収納する容器の底面に形成される微小孔から気体の吐出、または容器に対する超音波振動の付加によって、容器内の球状導電体２８を個々に分離している状態にする。その後ボール吸着治具３１を容器上に位置せしめ、吸引ノズル孔３２から真空吸引することによって、吸引ノズル孔３２に球状導電体２８をそれぞれ吸着させる。球状導電体２８を吸引ノズル孔３２に吸着させた状態で、可動部３４を移動させて回路基板２２の第１ランド２４に対する球状導電体２８の位置決めを行い、吸引ノズル孔３２の真空吸引を停止して球状導電体２８をボール吸着治具３１から離脱させ、第１ランド２４上への球状導電体２８の配置を完了する。
【００４９】
ここで、球状導電体２８を第１ランド２４のはんだ部材２７供給位置に配置する工程における位置決め精度は、±５０μｍ程度でよい。また第１ランド２４に配置された球状導電体２８は、先に第１ランド２４上に供給されているはんだ部材２７の粘性によって仮固定された状態になる。
【００５０】
図１（ｅ）の工程では、半導体装置２３に設けられるパッド３５が球状導電体２８に当接するように半導体装置２３を配設する。本実施の形態における半導体装置２３は、集積回路の形成されたウエハを個片化したベアチップである。図３は、ベアチップ２３の構成を簡略化して示す平面図である。
【００５１】
図３に示すベアチップ２３には、回路基板２２に対向するように配置される面であって半導体素子の形成されるチップ表面３６にパッド３５が設けられる。このパッド３５には、バンプが形成されない。なお前記チップ表面３６のうちパッド３５を除く表面部分にはパシベーション膜３８が形成される。パッド３５の素材には、Ｃｕが用いられる。パシベーション膜３８には、酸化ケイ素、窒化ケイ素膜などの無機材料、ポリイミドなどの有機材料が用いられる。無機材料および有機材料のいずれも、はんだに対する濡れ性がないので、パシベーション膜３８は、はんだに対するレジスト膜としての機能も有する。
【００５２】
図３は半導体素子が形成されている面３６にパッド３５が設けられている例であるけれども、これに限らず、半導体素子が形成されている面３６の反対側の面にパッド３５が設けられていても良い。その場合においてもパッド３５を除くチップ面にはパシベーション膜３８が形成される。
【００５３】
ベアチップ２３に設けられるパッド３５の大きさおよびピッチは、半導体素子の設計の段階において大まかに決定される。パッド３５の大きさは一定になるように決められることが多いけれども、ピッチについては不定であることが多い。本実施の形態におけるベアチップ２３は、パッド３５の大きさが１５０μｍ角であり、最小ピッチが３００μｍである。このようなベアチップ２３は、第１ランド２４上に配置される球状導電体２８に対して位置決めをした上で配設される。
【００５４】
再び図１に戻って、図１（ｆ）の工程では、回路基板２２とベアチップ２３とを球状導電体２８を介して電気的に接続するとともに、回路基板２２と受動部品２５とを電気的に接続する。本実施の形態では、回路基板２２とベアチップ２３との電気的接続および回路基板２２と受動部品２５との電気的接続は、リフロー炉を用いて行われる。前述のように回路基板２２に対してベアチップ２３と受動部品２５とが配設された状態で、回路基板２２を２５０℃程度のピーク温度を有するリフロー炉に装入する。このことによって、第１および第２ランド２４，２６上に供給されたはんだ部材２７と、球状導電体２８の外層３０を構成するＳｎＰｂ系はんだとが、溶融混合した後、降温過程において凝固してはんだ合金部３７が形成され、このはんだ合金部３７を介してベアチップ２３および受動部品２５と回路基板２２との電気的接続が行われる。このようにしてベアチップ２３および受動部品２５の回路基板２２に対する実装が完了する。
【００５５】
この本発明の実施の第１の態様による電子回路モジュール２１の製造方法は、たとえば図１（ｃ）に示す工程と、図１（ｄ）に示す工程とが、逆の順序で行われてもよい。
【００５６】
図４は、実装完了後のベアチップ２３と回路基板２２との電気的接続部の拡大断面図である。図４に示すようにはんだ合金部３７には、球状導電体２８の内層２９を構成する樹脂球体が内包されている状態になる。したがって、電子回路モジュール２１の搭載される電子機器の動作に伴って温度サイクルが負荷されるとき、樹脂球体２９は、その弾性によって、ベアチップ２３と回路基板２２との熱膨張差に起因してはんだ合金部３７に発生する熱応力を緩和させることができる。すなわち樹脂球体２９の素材である樹脂材料は、はんだ合金部３７よりも弾性係数が小さく弾性限界応力も大きいので、電気的接続部であるはんだ合金部３７に熱応力によって生じるひずみを、弾性変形によって緩和させることができる。
【００５７】
またベアチップ２３のパッド３５の配置は、設計の段階で任意に決められることが多く、配置の対称性等の配慮は成されていないので、球状導電体２８がリフロー工程で溶融すると、支持体である球状導電体２８を失ったベアチップ２３に傾きなどの生じる場合がある。しかしながら、本実施の態様のようにＳｎＰｂ系合金はんだからなる外層３０と、外層３０を構成するＳｎＰｂ系合金はんだの融点よりも高く、かつリフロー炉のピーク温度よりも高い融点を有する樹脂材料からなる内層２９との２層からなる球状導電体２８を使用することによって、前述のようなリフロー工程における球状導電体２８の溶融とそれの起因するベアチップ２３の傾きを防止することができる。
【００５８】
このように、樹脂材料からなる内層２９と、ＳｎＰｂ系合金はんだからなる外層３０とによって構成される球状導電体２８を、回路基板２２に対するベアチップ２３の実装に用いることによって、実装工程におけるベアチップ２３の傾きなどのトラブル未然防止と、実装後の電子回路モジュールを電子機器に搭載して動作させるときの電気的接続の長期信頼性確保とが実現される。したがって、本発明によれば、アンダーフィル部材をベアチップと回路基板とによって形成される間隙に注入する必要がない。
【００５９】
以上に述べたように実施の第１の態様におけるベアチップ２３に設けられるパッド３５の素材は、Ｃｕであるけれども、これに限定されることなく、パッドの素材はＡｌであってもよい。しかしながら、Ａｌは、球状導電体２８の外層３０に用いられるＳｎＰｂ系合金はんだに対して濡れを生じないので、ＳｎＰｂ系合金はんだに対して濡れ性を向上させるように、パッドの表面にＮｉ膜を生成する表面処理を施す必要がある。Ａｌ製パッドに対する表面処理は、無電解めっき法により以下のように行われる。
【００６０】
まずパッド表面に形成されているＡｌの自然酸化膜を燐酸や水酸化ナトリウムを用いて除去する。次いでフッ酸を用いた市販のジンケート処理液を用いて、Ａｌ表面の置換反応により薄いＺｎ膜を形成した後、無電解Ｎｉ膜を形成する。無電解Ｎｉ膜形成は、９０℃程度に保温した硫酸ニッケルを主成分とした一般的なめっき液に、Ａｌ製パッドの設けられた半導体ウエハまたはチップを短時間浸漬しておくだけで容易に実現することができる。パッド表面に形成されるＮｉ膜厚は、５μｍ程度で充分である。このような無電解めっき法によるＮｉ膜の生成は、ウエハ状態で行われることが効率的であるけれども、チップ状態であってもよい。
【００６１】
図５は、本発明の実施の第２の態様である電子回路モジュールの製造方法に用いられる球状導電体４１の外観を示す斜視図である。本実施の態様は、実施の第１の態様に類似するので、製造工程の説明は省略する。本実施の態様において注目すべきは、ベアチップ２３と回路基板２２との電気的接続に用いられる球状導電体４１が、単一素材から構成されることである。球状導電体４１の素材は、少なくとも表面がＳｎを主成分とするはんだに濡れる金属、またはＳｎを主成分とするはんだそのものであることが必要である。したがって、球状導電体４１の素材には、Ｓｎを主成分とするはんだ部材２７に対して適度な濡れ性と接続信頼性とを有するＣｕまたはＮｉであることが好ましい。単一素材からなる球状導電体４１は、その製造が簡便である。たとえば溶融金属を噴霧状に分散させて凝固させるアトマイズ法、溶融金属を液体中に滴下して凝固させる液体中滴下法、金型による機械的塑性加工法などの手法によって大量生産される。このような手法によって生産される球状導電体４１は、真球に近く直径も揃ったものが得られる。なおＣｕまたはＮｉからなる球状導電体４１の表面に耐熱プリフラックス剤などの有機材料からなる保護膜を形成することによって、接続部材であるはんだ部材２７との濡れ性を一層向上することができる。
【００６２】
また、単一素材からなる球状導電体４１は、Ｓｎを主成分とするはんだで構成されてもよい。球状導電体４１がＳｎを主成分からなるはんだで構成されることによって、接続部材であるはんだ部材２７との濡れ性に優れ、電気的接続信頼性の高い接続部を得ることができる。しかしながら、電気的接続がリフロー炉を用いて行われる場合、リフロー炉において加熱される際に、接続部材であるはんだ部材２７のみでなく、Ｓｎを主成分とするはんだからなる球状導電体４１も溶融するので、支持体である球状導電体４１を失ったベアチップ２３に傾きの生じることもある。したがって、単一素材からなる球状導電体４１には、はんだ部材２７の融点よりも高い融点を有するＣｕまたはＮｉが好適に用いられる。
【００６３】
図６は、本発明の実施の第３の態様である電子回路モジュールの製造方法に用いられる半導体装置であるＷＬＰ４２の構成を簡略化して示す断面図である。本実施の態様は、実施の第１の態様に類似する。本実施の態様において注目すべきは、半導体装置には、集積回路の形成された後、少なくともパッドの再配置と保護構造の形成とが行われたウエハを個片化したウエハレベルパッケージ（ＷＬＰ）４２が用いられることである。
【００６４】
ＷＬＰ４２は、半導体チップ４３と、パッド４４を再配置するための配線４５（以後、再配線と呼ぶ）と、保護膜４６と、外部接続のために保護膜４６に形成される開口部４７と、開口部４７の再配線４５表面上に形成されるＮｉめっき層４８と、Ｎｉめっき層４８に接してさらに外層に形成されるＡｕめっき層４９とを含んで構成される。なお本実施の態様におけるＷＬＰ４２には、パッド４４の再配線４５に外部接続用突起電極（バンプ）を設ける必要がない。
【００６５】
ＷＬＰ４２は、概略以下のように製造される。パッド４４の設けられた半導体チップ４３を準備する。半導体チップ４３上の再配線４５は、フォトリソグラフィと電解めっき法を利用し、半導体チップ４３に設けられるパッド４４に接続することができるように予め定められる回路に従ってＣｕを付着することにより行われる。次いで、Ｃｕを付着させた半導体チップ４３の表面に感光性ポリイミドをスピンコート法によって厚み５μｍ程度に付着させて保護膜４６を形成し、フォトリソグラフィによって再配線４５の終端部に対応する位置に開口部４７を形成するとともに保護膜４６が硬化される。この保護膜４６は、保護構造を構成する。
【００６６】
保護膜４６に形成された開口部４７において露出している再配線４５に対しては、電解めっき法によってＮｉめっき層４８を形成し、さらにＮｉめっき層４８の上に同じく電解めっき法によってＡｕめっき層４９を形成した。なお電解めっきの際には、保護膜４６が、めっき不要部分のマスクとして機能する。
【００６７】
ＷＬＰ４２では、再配線４５によるパッド４４の再配置によって、電極を半導体チップ４３の中央部付近にエリア状に配置することが可能になる。このことによって外部電極を大サイズ化することができるので、電気的接続信頼性の向上および取扱いの容易さを実現することができる。
【００６８】
前述のように本実施の態様は、実施の第１の態様に類似するので、製造工程において注目すべき点のみ説明する。本実施の態様では、回路基板２２の第１および第２ランド２４，２６にはんだ部材２７を供給する工程において用いられるステンシル部材に、厚みが１５０μｍで均一のものを使用することができる。ＷＬＰ４２は、パッド４４の再配置が行われて再配線４５が形成されるので、電気的接続に用いられる再配線４５電極のピッチを８００μｍに大きくすることができ、また回路基板２２に設けられるランド径も４００μｍφに大きくすることができる。したがって、ステンシル部材に形成される開口部およびそのピッチも大きくすることができるので、ステンシル部材からのはんだ部材２７の抜けが良好であり、ステンシル部材における局所的な薄肉部の形成が不要になる。また球状導電体２８には、球径が５００μｍφの大きなものを用いることができるので、その取扱いすなわちボール吸着治具３１による吸着、搬送および所望位置への配置が容易である。
【００６９】
このように本実施の態様では、球状導電体２８および回路基板２２のランド２４，２６に大きい径のものを使用することができるので、さらに簡便で電気的接続の信頼性に優れた電子回路モジュールを製造することができる。さらに半導体装置であるＷＬＰ４２には、バンプを形成する必要がないので、低コスト化に寄与することができる。
【００７０】
前述したいずれかの態様で製造される電子回路モジュールを搭載する電子機器は、本発明の実施の他の形態である。電子機器としては、たとえば携帯電話機、個人情報ツール、ＩＣカードなどが挙げられる。本発明のいずれかの態様に従って製造される電子回路モジュールは、半導体装置と回路基板との電気的接続の信頼性に優れ、半導体装置におけるバンプ形成の有無に関らず、半導体装置の回路基板への実装工程を他の受動部品の実装工程と同一に行える、すなわち省製造工程および省製造装置により製造されるので、このような電子回路モジュールを備えることによって、動作信頼性に優れて安価な電子機器が実現される。
【００７１】
以上に述べたように本実施の形態では、２層からなる球状導電体２８を構成する内層２９は、樹脂材料であるけれども、これに限定されることなく、樹脂材料の融点以上の融点を有するＦｅなどの金属であってもよく、アルミナ、ジルコニアなどのセラミック材料であってもよい。また２層からなる球状導電体２８を構成する外層３０は、６０％Ｓｎ−４０％Ｐｂ合金はんだが好適に用いられるけれども、これに限定されることなく、９６．５％Ｓｎ−３．５％Ａｇ合金を共晶とするＳｎＡｇ合金系はんだ（共晶組成での融点２２１℃）や、９１％Ｓｎ−９％Ｚｎ合金を共晶とするＳｎＺｎ合金系はんだ（共晶組成での融点１９９℃）など前記以外の組成からなるＳｎを主成分とする合金はんだであってもよく、またＣｕ、Ｎｉなどで構成されるめっき層であってもよい。さらには、内層と外層との間に金属からなる中間層を有していても構わない。
【００７２】
また半導体装置には、ベアチップ２３およびＷＬＰ４３が用いられるけれども、これに限定されることなく、樹脂モールドした形をもつボールグリッドアレイ（ＢＧＡ）、ＣＳＰなどが用いられてもよい。しかしながら、小型化高密度化実装を指向し、それによって電子機器の小型化および薄型化を実現するという本発明の主旨を鑑みれば、半導体装置には、ベアチップおよびＷＬＰのようなＬＳＩのチップ寸法と半導体装置の寸法とがほぼ同一になるものを用いることが好ましい。
【００７３】
【発明の効果】
本発明によれば、電子回路モジュールは、回路基板に設けられるランド上に電気的接続に用いられる接続部材を供給する工程と、ランド上の接続部材が供給された位置に導電性を有する球状導電体を配置する工程と、半導体装置に設けられるパッドが球状導電体に当接するように半導体装置を配設する工程と、回路基板と半導体装置とを球状導電体を介して電気的に接続する工程とを含んで製造される。
【００７４】
このように回路基板に対して半導体装置を実装するに際し、回路基板に設けられるランド上に接続部材が供給される位置に配置される球状導電体を介して回路基板と半導体装置とが電気的に接続される。すなわち球状導電体は、バンプの形成される半導体装置におけるバンプと同様の機能を発揮する。したがって、パッドにバンプの形成された半導体装置と、パッドにバンプが形成されていないけれども対向するランド上に球状導電体の配置された状態で接続される半導体装置との、いずれの半導体装置であっても、回路基板に対する実装をその他の受動部品と同一の工程、たとえば部品装着装置とリフロー炉とを用いて接続する工程で製造することができる。また球状導電体を介する半導体装置と回路基板との電気的接続は、接続信頼性に優れるので、アンダーフィル部材を用いることなく電気的接続の信頼性を保つことができる。このことによって、半導体装置の回路基板への実装に要する製造工程数および設備投資金額を抑制することが可能になる。
【００７５】
また本発明によれば、半導体装置には、バンプの形成されていないベアチップまたはウエハレベルパッケージを用いることができる。これらの半導体装置は、回路基板へ実装されたとき、その実装面積とチップ面積とがほぼ等しく、取合いの空間が小さくて済むので、このような電子回路モジュールの搭載される電子機器の小型化および薄型化を実現することができる。
【００７６】
また本発明によれば、球状導電体は、少なくとも内層と外層との２層から構成され、内層を構成する素材の融点または熱分解温度が、外層を構成する素材の融点または熱分解温度よりも高い。このように構成される球状導電体は、回路基板と半導体装置とを電気的接続するに際し、たとえばリフロー炉などを用いた加熱によってランド上に供給された接続部材と外層とを溶融混合させるとき、半導体装置の有する重量によって圧壊されることがない。
【００７７】
また本発明によれば、球状導電体の内層は樹脂であり、球状導電体の外層は、金属である。このように構成される球状導電体は、この球状導電体を介して半導体装置と回路基板とが電気的に接続された電子回路モジュールを電子機器に搭載して実用に供するとき、電子機器の動作温度変化に伴って半導体装置と回路基板との電気的接続部に発生する熱応力を、内層を構成する樹脂の弾性によって緩和することができる。したがって、半導体装置と回路基板とによって形成される間隙に熱応力の緩和を目的とするアンダーフィル部材を注入することなく、半導体装置と回路基板との電気的接続の信頼性向上を実現することができる。またアンダーフィル部材を用いることがないので、電子回路モジュールの修理再生が可能になる。
【００７８】
また本発明によれば、本発明の態様に示すいずれかの電子回路モジュールの製造方法で製造した電子回路モジュールを備える電子機器、たとえば、携帯電話機、個人情報ツール、ＩＣカードなどが提供される。前述のように製造される電子回路モジュールは、半導体装置と回路基板との電気的接続の信頼性に優れ、少ない製造工程および少種の製造装置で製造可能なので、このような電子回路モジュールを備えることによって、動作信頼性に優れて安価な電子機器が実現される。
【図面の簡単な説明】
【図１】本発明の実施の一態様である電子回路モジュール２１の製造方法の概略を説明する図である。
【図２】球状導電体２８の構成を示す断面図である。
【図３】ベアチップ２３の構成を簡略化して示す平面図である。
【図４】実装完了後のベアチップ２３と回路基板２２との電気的接続部の拡大断面図である。
【図５】本発明の実施の第２の態様である電子回路モジュールの製造方法に用いられる球状導電体４１の外観を示す斜視図である。
【図６】本発明の実施の第３の態様である電子回路モジュールの製造方法に用いられる半導体装置であるＷＬＰ４２の構成を簡略化して示す断面図である。
【図７】ベアチップ３を備える電子回路モジュール１の構成を簡略化して示す斜視図である。
【図８】図７に示す電子回路モジュール１の製造工程を説明する図である。
【符号の説明】
２１電子回路モジュール
２２回路基板
２３ベアチップ
２４第１ランド
２５受動部品
２６第２ランド
２７はんだ部材
２８，４１球状導電体
３５，４４パッド
４２ＷＬＰ
４３半導体チップ
４５再配線
４６保護膜[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing an electronic circuit module mounted on an electronic device.
[0002]
[Prior art]
2. Description of the Related Art Portable electronic devices such as mobile phones and portable information devices have been reduced in size and weight in order to pursue convenience in use. One means for realizing miniaturization and thinning of a portable electronic device is miniaturization and high density of a semiconductor device mounted on the portable electronic device. Bare chip mounting, in which large-scale integrated circuit (LSI) chips are directly mounted on a circuit board for the purpose of miniaturization and thinning of semiconductor devices mounted in electronic devices, and miniaturization by bringing the shape as close as possible to LSI chips There has been proposed a mounting structure using a semiconductor device having a so-called chip size package (CSP) structure. Further, a system-in-package (abbreviated to SIP) in which a plurality of semiconductor devices and electronic components are three-dimensionally mounted on a relatively small substrate to form one functional module and packaged has been proposed.
[0003]
In order to further reduce the size of the conventional CSP utilizing the wire bonding and resin molding techniques, the CSP is completed by performing wiring plating, forming a protective structure, forming external electrodes, and the like on the wafer. , So-called wafer-level CPS has also been realized. Packages manufactured by using a method of packaging by performing wiring plating, formation of a protective structure, formation of external electrodes, and the like in such a wafer state may be collectively referred to as a wafer level package (WLP). The mounting structure after the CSP, WLP or SIP is mounted on the circuit board is characterized in that external connection electrodes are arranged in an area array on the bottom surface and connected to the circuit board. An electronic circuit is formed by mounting semiconductor devices having various forms such as the above-described bare chip, CSP, SIP, and WLP, and passive components such as coils, capacitors, and resistors (hereinafter, referred to as LCRs) on the same circuit board. A module is configured, and the electronic circuit module is mounted on an electronic device and put to practical use.
[0004]
In mounting a bare chip among various semiconductor devices, a chip having a protruding electrode formed on a pad electrode portion (hereinafter, simply referred to as a pad) is prepared and mounted in a different process from an electronic component having no protruding electrode. Thereafter, a technique of injecting a resin into a gap formed by the bare chip and the circuit board to maintain long-term reliability of the operation is generally used.
[0005]
FIG. 7 is a simplified perspective view showing the configuration of the electronic circuit module 1 including the bare chip 3. FIG. 7 illustrates a conventional electronic circuit module 1 mounted on an electronic device that needs to be reduced in size and thickness, such as a mobile phone, a personal information tool, and an IC card (for example, see Non-Patent Document 1). ).
[0006]
The electronic circuit module 1 includes a circuit board 2, a bare chip 3 mounted on the circuit board 2, and a passive component 4 such as an LCR. Although a practical electronic circuit module has more electronic components, input / output devices, and the like mounted on a circuit board, illustration is omitted to avoid complicating the drawing. The circuit board 2 provided in the electronic circuit module 1 may be a so-called mother board which is a main board of an electronic device to be mounted, or after forming external electrodes on the circuit board 2 itself, the circuit board 2 is mounted on the main board of the electronic device. A so-called daughter board may be used.
[0007]
FIG. 8 is a diagram illustrating a manufacturing process of the electronic circuit module 1 shown in FIG. FIG. 8A shows a state in which lands 5 and 6 are provided on one surface 2a of the circuit board 2. The bare chip 3 is mounted at the position where the land 5 is provided, and the passive component 4 is mounted at the position where the land 6 is provided.
[0008]
In the step of FIG. 8B, a bare chip 3 to be mounted on the land 5 is prepared. On the surface 3a of the bare chip 3 facing the circuit board 2, pads 7 are provided in advance so as to correspond to the lands 5 provided on the circuit board 2. The pad 7 is provided with a protruding electrode 8 (hereinafter, referred to as a bump 8) which faces the land 5 and protrudes from the surface 3 a of the bare chip 3 and is called a bump.
[0009]
The bump 8 is formed by plating or evaporating gold (Au) on the pad 7. The Au bump may be formed on the pad 7 by a technique called a stud bump method for forming a projection using a technique similar to wire bonding. The material of the bump 8 is not limited to Au, but may be tin lead (SnPb) solder or the like. When the material of the bump 8 is made of Au, the material of the lands 5 and 6 provided on the circuit board 2 is also made of Au.
[0010]
In the step of FIG. 8C, the bare chip 3 and the circuit board 2 are electrically connected via the bumps 8 by joining the bumps 8 and the lands 5. The connection between the bump 8 and the land 5 is performed as follows. After positioning the bare chip 3 and the circuit board 2 so that the bump 8 and the land 5 are in contact with each other, the bump 8 and the land 5 are connected by applying pressure and heating from the back surface 3 b side of the bare chip 3. A device called a flip chip bonder is used to connect the bump 8 and the land 5. Using a flip chip bonder, heating at about 350 ° C. for about 5 seconds and applying pressure of about 0.3 N per bump, and further using ultrasonic vibration, solid-phase diffusion of Au is performed. The bump 8 and the land 5 are connected.
[0011]
In this step, the solder member 9 is further supplied onto the land 6 located at the place where the passive component 4 is mounted. The solder member 9 is a solder paste containing solder fine particles and flux. The solder member 9 is supplied onto the land 6 by, for example, a stencil printing method.
[0012]
In the step of FIG. 8D, the passive component 4 is mounted on the land 6 to which the solder member 9 has been supplied. For mounting the passive component 4, a component mounting device having a mounting accuracy of about ± 50 μm is used. In the step of FIG. 8E, the passive component 4 is loaded into a reflow furnace in a mounted state, heated to a temperature equal to or higher than the melting point of the solder member 9, and connected to the land 6 by solder reflow. I do.
[0013]
In the step of FIG. 8F, the underfill member 10 is injected into a gap formed by the bare chip 3 and the circuit board 2, and thereafter, the resin is cured. When the electronic circuit module 1 is mounted on an electronic device and put into practical use, the underfill member 10 is connected to the bare chip 3 and the circuit board 2 by an ON / OFF switching operation of the power of the electronic device and a change in the use environment temperature. It is used to alleviate the stress of the connection part caused by the difference in thermal expansion of the connection part. For the underfill member 10, an epoxy resin, a silicone resin, or the like is suitably used.
[0014]
In the above-described process of manufacturing the conventional electronic circuit module 1, the order of the steps of connecting the bare chip 3 and the circuit board 2 and connecting the passive components 4 and the circuit board 2 is performed. There is also. In addition, before the bare chip 3 is mounted, an uncured resin material is supplied to the vicinity of the land 5 on the circuit board 2 so that the formation of the underfill member 10 is completed simultaneously with the connection of the bare chip 3. There is also.
[0015]
[Non-patent document 1]
The Hybrid Microelectronics Association, “Electronic Packaging Technology Basic Lecture,” Vol. 4, “Assembly and Assembly Technology,” First Edition, Industrial Research Council, published July 31, 1994, p. 106-155
[0016]
[Problems to be solved by the invention]
The above-mentioned prior art has the following problems. In mounting the bare chip 3 on the circuit board 2, mounting and connection are performed using a flip chip bonder. On the other hand, when mounting the passive components 4 on the circuit board 2, mounting and connection are performed using a component mounting apparatus and a reflow furnace, so that mounting of both components must be performed in completely different steps. Is increased.
[0017]
In mounting the bare chip 3 on the circuit board 2 by the conventional flip chip bonding, bumps 8 must be formed on the pads 7 of the bare chip 3. The specifications of the bumps 8 greatly affect the mounting conditions when the bare chip 3 is mounted on the circuit board 2 and the operational reliability after mounting, and thus the dimensions, materials, and the like are strictly defined. The formation of the bumps 8 on the pads 7 of the bare chip 3 can be more efficiently performed in a wafer state regardless of the vapor deposition method or the plating method, but the distribution of the bare chip in the wafer state is still available. It has not been realized sufficiently, and it is difficult for an electronic circuit module manufacturer (a so-called set maker) to obtain a bare chip in a wafer state and form a desired bump by himself. Furthermore, since the set maker cannot determine the specifications for the bump specifications, it is often necessary for the set maker to use bare chips having bumps formed with undesired specifications when manufacturing electronic circuit modules. This is one of the factors that makes it difficult to manufacture electronic circuit modules.
[0018]
The stud bump method, which is a method of forming bumps on bare chip pads, is capable of forming a bump in a chip state in principle. Although it is possible to form and process the bumps, the bumps must be formed individually on the pads provided on the bare chip.Therefore, as the number of bumps to be formed increases, the number of steps required to form the bumps increases. There is a problem that the production efficiency increases and the production efficiency decreases.
[0019]
There is also a method of using a solder member mainly composed of Sn as a material of a bump formed on a bare chip. When a solder member mainly composed of Sn is used as the material of the bump, the solder member forming the bump and the solder member supplied to the circuit board when the bare chip is connected to the circuit board are melted and mixed to be electrically connected. Form a part. Since the solder member contains flux and the like together with the solder fine particles, the volume of the solder that forms the electrical connection portion after the melt-solidification is smaller than the apparent volume of the solder member before the melt-solidification, and the connection portion of the solder is not formed. The phenomenon that the gap between the bare chip and the circuit board becomes small tends to occur. When the gap between the bare chip and the circuit board at the connection part by solder becomes small, not only the long-term reliability of the electrical connection after mounting is deteriorated, but also an underfill material used to maintain the reliability of the electrical connection is injected. This makes the injection work difficult.
[0020]
When a temperature cycle is applied to the mounting structure as shown in FIG. 8, the bump 8 is distorted due to the difference in the coefficient of thermal expansion between the bare chip 3 and the circuit board 2. Although the strain generated by such a temperature cycle similarly occurs at the connection portion between the circuit board 2 and the passive component 4, since the size of the passive component 4 is as small as about 1 mm square, the generated strain is small, It does not affect the reliability of the electrical connection. However, since the bare chip 3 has a large dimension of about 10 mm square, there is a problem that the strain caused by the temperature cycle load is large, and the strain causes a crack in the bump 8 and eventually leads to disconnection.
[0021]
Although the filling of the underfill member performed to solve such a problem can improve the reliability of the electrical connection, there is a problem that the number of steps and material cost associated with the filling of the underfill member are increased. is there. Further, after the underfill member is injected and filled, the bare chip cannot be repaired. If one of the bare chips on the circuit board becomes defective, the entire circuit board and the bare chip mounted on the circuit board are discarded. There is a problem that we have to do it.
[0022]
An object of the present invention is to enable a semiconductor device to be mounted on a circuit board in the same manner as other passive components, regardless of whether bumps are formed on the semiconductor device. An object of the present invention is to provide a method of manufacturing an electronic circuit module capable of maintaining the reliability of electrical connection without using it.
[0023]
[Means for Solving the Problems]
The present invention provides an electronic circuit module manufacturing method for manufacturing an electronic circuit module by electrically connecting lands provided on a circuit board and pads provided on a semiconductor device,
A step of supplying a connection member used for electrical connection on a land provided on the circuit board,
Arranging a spherical conductor having conductivity at a position on the land where the connection member is supplied,
Arranging the semiconductor device such that a pad provided on the semiconductor device is in contact with the spherical conductor;
Electrically connecting the circuit board and the semiconductor device via the spherical conductor.
[0024]
According to the present invention, an electronic circuit module includes a step of supplying a connection member used for electrical connection on a land provided on a circuit board, and a step of providing a conductive ball at a position on the land where the connection member is supplied. Arranging the body, arranging the semiconductor device such that pads provided on the semiconductor device are in contact with the spherical conductor, and electrically connecting the circuit board and the semiconductor device via the spherical conductor It is manufactured including
[0025]
When the semiconductor device is mounted on the circuit board as described above, the circuit board and the semiconductor device are electrically connected to each other via the spherical conductor disposed at the position where the connection member is supplied on the land provided on the circuit board. Connected. That is, the spherical conductor exhibits the same function as the bump in the semiconductor device on which the bump is formed. Therefore, the semiconductor device is either a semiconductor device in which a bump is formed on a pad or a semiconductor device in which a bump is not formed on a pad but is connected with a spherical conductor arranged on an opposing land. However, mounting on a circuit board can be performed in the same process as other passive components, for example, in a process of connecting using a component mounting device and a reflow furnace. Further, the electrical connection between the semiconductor device and the circuit board via the spherical conductor is excellent in connection reliability, so that the reliability of the electrical connection can be maintained without using an underfill member. This makes it possible to reduce the number of manufacturing steps and the amount of capital investment required for mounting the semiconductor device on the circuit board.
[0026]
Further, the invention is characterized in that the semiconductor device is a bare chip obtained by singulating a wafer on which an integrated circuit is formed.
[0027]
Further, the present invention is characterized in that the semiconductor device is a wafer level package obtained by singulating a wafer on which at least a pad is rearranged and a protective structure is formed after an integrated circuit is formed.
[0028]
According to the present invention, a bare chip or a wafer-level package without bumps can be used for a semiconductor device. These semiconductor devices, when mounted on a circuit board, have a mounting area and a chip area substantially equal to each other and require only a small space for connection. The thickness can be reduced.
[0029]
Further, in the present invention, the spherical conductor is composed of at least two layers of an inner layer and an outer layer, and the melting point or the thermal decomposition temperature of the material forming the inner layer is higher than the melting point or the thermal decomposition temperature of the material forming the outer layer. It is also characterized by high.
[0030]
According to the present invention, the spherical conductor is composed of at least two layers, an inner layer and an outer layer, and the melting point or the thermal decomposition temperature of the material constituting the inner layer is higher than the melting point or the thermal decomposition temperature of the material constituting the outer layer. . The spherical conductor configured as described above, when electrically connecting the circuit board and the semiconductor device, for example, when melting and mixing the connection member and the outer layer supplied on the land by heating using a reflow furnace or the like, There is no crush due to the weight of the semiconductor device.
[0031]
Further, in the present invention, the inner layer of the spherical conductor is made of a resin, and the outer layer of the spherical conductor is made of a metal.
[0032]
According to the invention, the inner layer of the spherical conductor is a resin and the outer layer of the spherical conductor is a metal. When the electronic circuit module in which the semiconductor device and the circuit board are electrically connected via the spherical conductor is mounted on the electronic device and put into practical use, the operation of the electronic device is performed. Thermal stress generated in the electrical connection between the semiconductor device and the circuit board due to the temperature change can be reduced by the elasticity of the resin forming the inner layer. Therefore, it is possible to improve the reliability of electrical connection between the semiconductor device and the circuit board without injecting an underfill member for relaxing thermal stress into a gap formed between the semiconductor device and the circuit board. it can. Since no underfill member is used, the electronic circuit module can be repaired and reproduced.
[0033]
According to another aspect of the invention, there is provided an electronic apparatus including an electronic circuit module manufactured by any one of the electronic circuit module manufacturing methods described above.
[0034]
According to the present invention, there is provided an electronic device including an electronic circuit module manufactured by any of the electronic circuit module manufacturing methods described above, for example, a mobile phone, a personal information tool, an IC card, and the like. The electronic circuit module manufactured as described above has excellent reliability of electrical connection between the semiconductor device and the circuit board, and can be manufactured with a small number of manufacturing steps and a small number of manufacturing apparatuses. Thus, an inexpensive electronic device having excellent operation reliability is realized.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a diagram schematically illustrating a method for manufacturing an electronic circuit module 21 according to one embodiment of the present invention. FIG. 1A shows a state in which a first land 24 on which a semiconductor device 23 is mounted and a second land 26 on which a passive component 25 is mounted are provided on one surface 22 a of the circuit board 22. Show.
[0036]
In the step of FIG. 1B, a connection member 27 used for electrical connection between the circuit board 22 and the semiconductor device 23 is supplied onto the first land 24 and the second land 26 provided on the circuit board 22. In the present embodiment, the connection member 27 is a solder member, and is a paste in which SnPb-based solder fine particles are mixed with a flux or the like. Note that the solder fine particles are not limited to SnPb-based solder, but may be lead-free solder such as SnAg-based or SnCu-based solder that has recently been used for environmental protection. The average particle size of the SnPb-based solder fine particles used for the solder member 27 in the present embodiment is 21 μm.
[0037]
The solder member 27 is supplied to the first and second lands 24 and 26 using a stencil printing technique. Stencil printing has the advantages that the work time for supplying the solder members 27 can be shortened and that general-purpose surface mounting equipment can be used.
[0038]
As the stencil member, a stainless steel thin plate having a thickness of about 150 μm is suitably used. In the stencil member, an opening is formed by laser at a portion to which the solder member 27 is to be supplied, that is, at a position corresponding to the first and second lands 24 and 26 provided on one surface 22a of the circuit board 22. The supply of the solder member 27 to the first and second lands 24 and 26 is performed as follows. The stencil member is brought into contact with or close to one surface 22a of the circuit board 22. At this time, as described above, the stencil member has openings formed at positions corresponding to the first and second lands 24, 26, so that the portions facing the openings of the first and second lands 24, 26 are formed. Only the outside is exposed. In this state, the solder member 27 is applied from above the stencil member, and then the stencil member is peeled off or separated from one surface 22a of the circuit board 22. Thus, the solder member 27 is supplied only on the first and second lands 24 and 26 where the openings are formed.
[0039]
In the case where the size of the land provided on one surface 22a of the circuit board 22 is small or the pitch of the land is small, the solder member 27 does not come off from the opening formed in the stencil member, and the first and second lands are not removed. In some cases, it is not possible to supply an appropriate amount of the solder member 27 on the reference numerals 24 and 26. Further, although the solder member 27 comes out of the opening formed in the stencil member, the solder member 27 on the first and second lands 24 and 26 forms a so-called burr, and the solder members 27 come into contact with each other in a subsequent step. This may cause a short circuit failure. In such a case, it is preferable to use a thin stencil member having a thickness of, for example, about 80 to 120 μm.
[0040]
In this embodiment, a pad 35 provided on the semiconductor device 23 described later has a size of 150 μm square and a minimum pitch of 300 μm. Therefore, it is preferable that the stencil member used in the step of supplying the solder member 27 to the first and second lands 24 and 26 has a thickness of 150 μm and a minimum pitch of the formed openings of 300 μm. It is difficult for the solder member 27 to fall out of the opening during stencil printing. Therefore, in the stencil member of the present embodiment, only the portion corresponding to the first land 24 on which the semiconductor device 23 is to be mounted is set to a thickness of 80 μm, and the size of the opening is set to 180 μmφ. In this case, since the thickness of one stencil member must be locally reduced, half etching is performed only on the portion where the thickness is reduced.
[0041]
The method of supplying the solder member 27 is not limited to the stencil printing method, but may be, for example, a dispense method. A combination of a dispenser, which is a solder member supply device, and a high-speed XY stage enables high-speed supply of the solder members 27, and collective supply by using a multi-nozzle.
[0042]
In the step of FIG. 1C, the passive component 25 is disposed at a position where the solder member 27 is supplied to the second land 26. The disposition of the passive component 25 is performed using a known component mounting device used for surface mounting. As the passive component 25, a so-called 1005 size having a size of 1.0 mm × 0.5 mm is frequently used. When the passive component 25 has a size of 1005, the size of the opening of the stencil member is formed to be about 0.4 mm square. Therefore, even if the thickness of the stencil member is 150 μm, the solder member 27 is well removed.
[0043]
In the step of FIG. 1D, a conductive spherical conductor 28 is disposed at a position on the first land 24 where the solder member 27 is supplied. FIG. 2 is a cross-sectional view illustrating the configuration of the spherical conductor 28. Here, the term “spherical” does not only mean a true sphere, but also includes an elliptical sphere and a sphere having a variation in diameter within one individual. The spherical conductor 28 is composed of two layers, a core as the inner layer 29 and an outer layer 30, and the melting point or the thermal decomposition temperature of the material forming the inner layer 29 is higher than the melting point or the thermal decomposition temperature of the material forming the outer layer 30. It is also characterized by high. In the present embodiment, the inner layer 29 of the spherical conductor 28 is made of resin, and the outer layer 30 is made of metal. Further, the spherical conductor is not limited to the configuration shown in FIG. 2 and may be configured to have one or more intermediate layers made of metal between the inner layer and the outer layer.
[0044]
The core that is the inner layer 29 is preferably a resin having heat resistance that can withstand a solder reflow process, which is an electrical connection step described later. For example, when a solder containing Sn as a main component is used for the outer layer 30, the core is 250 ° C. It is preferable to have the above melting point or thermal decomposition temperature. As the resin material having heat resistance, for example, a thermosetting resin such as an epoxy resin, a phenol resin, and a silicone resin, or various high-molecular polymers such as aramid and polyimide can be used.
[0045]
The most suitable material for the outer layer 30 is a solder containing Sn as a main component and having appropriate wettability and connection reliability with respect to the solder member 27 containing SnPb-based solder. For example, a 60% Sn-40% Pb alloy solder has a melting point of 183 ° C. and is lower than the resin material forming the inner layer 29, and thus is suitably used as a material of the outer layer 30.
[0046]
The production of the spherical conductor 28 composed of such multiple layers is carried out by forming a resin sphere by a known method such as a granular polymerization method or a solution polymerization method, and then conducting electroplating on the surface of the resin sphere by an electroless plating technique, followed by electrolytic plating. And metal plating. Further, a thin organic resin film may be formed on the surface of the solder constituting the outer layer 30 for the purpose of preventing metal oxidation. The diameter of such a spherical conductor 28 is, for example, 200 μm.
[0047]
Returning to FIG. 1, the spherical conductor 28 is arranged on the first land 24 using, for example, a ball suction jig 31. The ball suction jig 31 is a three-dimensional nozzle unit 33 in which a suction nozzle hole 32 is formed so as to correspond to the first land 24 and a movable unit 34 to which the nozzle unit 33 is attached. And a movable portion 34 movably provided in the first position. The arrangement of the spherical conductor 28 on the first land 24 by the ball suction jig 31 is performed as follows.
[0048]
A state in which the spherical conductors 28 in the container are individually separated by discharging gas from the minute holes formed in the bottom surface of the container accommodating a large number of spherical conductors 28 or by applying ultrasonic vibration to the container. . Thereafter, the ball suction jig 31 is positioned on the container, and vacuum suction is performed through the suction nozzle hole 32, so that the spherical conductor 28 is suctioned to the suction nozzle hole 32, respectively. With the spherical conductor 28 being sucked into the suction nozzle hole 32, the movable portion 34 is moved to position the spherical conductor 28 with respect to the first land 24 of the circuit board 22, and the vacuum suction of the suction nozzle hole 32 is stopped. Then, the spherical conductor 28 is released from the ball suction jig 31, and the arrangement of the spherical conductor 28 on the first land 24 is completed.
[0049]
Here, the positioning accuracy in the step of disposing the spherical conductor 28 at the solder member 27 supply position of the first land 24 may be about ± 50 μm. Further, the spherical conductor 28 disposed on the first land 24 is temporarily fixed by the viscosity of the solder member 27 supplied on the first land 24.
[0050]
In the step of FIG. 1E, the semiconductor device 23 is disposed so that the pad 35 provided on the semiconductor device 23 contacts the spherical conductor 28. The semiconductor device 23 in the present embodiment is a bare chip obtained by singulating a wafer on which an integrated circuit is formed. FIG. 3 is a plan view showing the configuration of the bare chip 23 in a simplified manner.
[0051]
In the bare chip 23 shown in FIG. 3, pads 35 are provided on a chip surface 36 on which a semiconductor element is formed, which is a surface arranged to face the circuit board 22. No bump is formed on this pad 35. A passivation film 38 is formed on the surface of the chip surface 36 except for the pads 35. Cu is used as a material of the pad 35. For the passivation film 38, an inorganic material such as a silicon oxide film or a silicon nitride film, or an organic material such as polyimide is used. Since neither the inorganic material nor the organic material has wettability with respect to solder, the passivation film 38 also has a function as a resist film with respect to solder.
[0052]
FIG. 3 shows an example in which the pad 35 is provided on the surface 36 on which the semiconductor element is formed. However, the present invention is not limited to this, and the pad 35 is provided on the surface opposite to the surface 36 on which the semiconductor element is formed. May be. Also in this case, a passivation film 38 is formed on the chip surface except the pad 35.
[0053]
The size and pitch of the pads 35 provided on the bare chip 23 are roughly determined at the stage of designing a semiconductor device. Although the size of the pad 35 is often determined to be constant, the pitch is often indefinite. In the bare chip 23 in the present embodiment, the size of the pad 35 is 150 μm square, and the minimum pitch is 300 μm. Such a bare chip 23 is disposed after being positioned with respect to the spherical conductor 28 disposed on the first land 24.
[0054]
Returning to FIG. 1 again, in the step of FIG. 1 (f), the circuit board 22 and the bare chip 23 are electrically connected via the spherical conductor 28, and the circuit board 22 and the passive component 25 are electrically connected. Connecting. In the present embodiment, the electrical connection between the circuit board 22 and the bare chip 23 and the electrical connection between the circuit board 22 and the passive component 25 are performed using a reflow furnace. With the bare chip 23 and the passive components 25 disposed on the circuit board 22 as described above, the circuit board 22 is loaded into a reflow furnace having a peak temperature of about 250 ° C. As a result, the solder member 27 supplied on the first and second lands 24 and 26 and the SnPb-based solder forming the outer layer 30 of the spherical conductor 28 are melted and mixed, and then solidified in a cooling process. The solder alloy portion 37 is formed, and the bare chip 23 and the passive component 25 are electrically connected to the circuit board 22 via the solder alloy portion 37. Thus, the mounting of the bare chip 23 and the passive component 25 on the circuit board 22 is completed.
[0055]
In the method of manufacturing the electronic circuit module 21 according to the first embodiment of the present invention, for example, the steps shown in FIG. 1C and the steps shown in FIG. 1D are performed in reverse order. Good.
[0056]
FIG. 4 is an enlarged sectional view of the electrical connection between the bare chip 23 and the circuit board 22 after the mounting is completed. As shown in FIG. 4, the solder alloy portion 37 is in a state in which a resin sphere constituting the inner layer 29 of the spherical conductor 28 is included. Therefore, when a temperature cycle is applied in accordance with the operation of the electronic device on which the electronic circuit module 21 is mounted, the resin sphere 29 is soldered due to the difference in thermal expansion between the bare chip 23 and the circuit board 22 due to its elasticity. Thermal stress generated in the alloy portion 37 can be reduced. That is, since the resin material, which is the material of the resin sphere 29, has a smaller elastic coefficient and a larger elastic limit stress than the solder alloy portion 37, strain generated by thermal stress in the solder alloy portion 37, which is an electrical connection portion, is reduced by elastic deformation. Can be relaxed.
[0057]
Also, the arrangement of the pads 35 of the bare chip 23 is often determined arbitrarily at the design stage, and consideration is not given to the symmetry of the arrangement. Therefore, when the spherical conductor 28 is melted in the reflow process, the support 35 In some cases, the bare chip 23 having lost a certain spherical conductor 28 may be inclined. However, as in the present embodiment, the outer layer 30 made of the SnPb-based alloy solder and the resin material having a melting point higher than the melting point of the SnPb-based alloy solder constituting the outer layer 30 and higher than the peak temperature of the reflow furnace. By using the spherical conductor 28 composed of two layers including the inner layer 29, it is possible to prevent the melting of the spherical conductor 28 and the inclination of the bare chip 23 caused by the melting of the spherical conductor 28 in the reflow process as described above.
[0058]
As described above, by using the spherical conductor 28 composed of the inner layer 29 made of the resin material and the outer layer 30 made of the SnPb-based alloy solder for mounting the bare chip 23 on the circuit board 22, the bare chip 23 in the mounting process is formed. This prevents troubles such as tilting and ensures long-term reliability of electrical connection when the mounted electronic circuit module is mounted on an electronic device and operated. Therefore, according to the present invention, there is no need to inject the underfill member into the gap formed by the bare chip and the circuit board.
[0059]
As described above, the material of the pad 35 provided on the bare chip 23 in the first embodiment is Cu, but is not limited thereto, and the material of the pad may be Al. However, since Al does not wet the SnPb-based alloy solder used for the outer layer 30 of the spherical conductor 28, a Ni film is formed on the pad surface so as to improve the wettability with respect to the SnPb-based alloy solder. It is necessary to perform a surface treatment to generate it. The surface treatment for the Al pad is performed as follows by an electroless plating method.
[0060]
First, the natural oxide film of Al formed on the pad surface is removed using phosphoric acid or sodium hydroxide. Next, using a commercially available zincate treatment solution using hydrofluoric acid, a thin Zn film is formed by a substitution reaction on the Al surface, and then an electroless Ni film is formed. Electroless Ni film formation can be easily achieved by simply immersing a semiconductor wafer or chip provided with an Al pad for a short time in a general plating solution mainly composed of nickel sulfate kept at about 90 ° C. can do. It is sufficient that the Ni film thickness formed on the pad surface is about 5 μm. Although it is efficient that the Ni film is formed by the electroless plating method in a wafer state, it may be in a chip state.
[0061]
FIG. 5 is a perspective view showing an appearance of a spherical conductor 41 used in a method of manufacturing an electronic circuit module according to a second embodiment of the present invention. Since this embodiment is similar to the first embodiment, the description of the manufacturing process will be omitted. It should be noted in the present embodiment that the spherical conductor 41 used for electrical connection between the bare chip 23 and the circuit board 22 is made of a single material. It is necessary that the material of the spherical conductor 41 is a metal whose surface is at least wetted by the solder containing Sn as a main component, or the solder itself containing Sn as a main component. Therefore, the material of the spherical conductor 41 is preferably Cu or Ni having appropriate wettability and connection reliability with respect to the solder member 27 containing Sn as a main component. The production of the spherical conductor 41 made of a single material is simple. For example, it is mass-produced by an atomizing method in which molten metal is dispersed in a spray form and solidified, a dropping method in liquid in which molten metal is dropped in liquid and solidified, and a mechanical plastic working method using a mold. The spherical conductor 41 produced by such a method has a shape close to a true sphere and uniform in diameter. By forming a protective film made of an organic material such as a heat-resistant pre-flux agent on the surface of the spherical conductor 41 made of Cu or Ni, the wettability with the solder member 27 as a connection member can be further improved.
[0062]
Further, the spherical conductor 41 made of a single material may be made of a solder containing Sn as a main component. Since the spherical conductor 41 is made of a solder containing Sn as a main component, a connection portion having excellent wettability with the solder member 27 as a connection member and having high electrical connection reliability can be obtained. However, when the electrical connection is performed using a reflow furnace, when heated in the reflow furnace, not only the solder member 27 serving as a connection member but also the spherical conductor 41 made of solder containing Sn as a main component melts. Therefore, the bare chip 23 having lost the spherical conductor 41 as a support may be inclined. Therefore, Cu or Ni having a melting point higher than the melting point of the solder member 27 is preferably used for the spherical conductor 41 made of a single material.
[0063]
FIG. 6 is a cross-sectional view schematically showing a configuration of a WLP 42 which is a semiconductor device used in a method of manufacturing an electronic circuit module according to a third embodiment of the present invention. This embodiment is similar to the first embodiment. It should be noted in this embodiment that the semiconductor device has a wafer level package (WLP) in which at least the pad is rearranged and the protection structure is formed after the integrated circuit is formed. 42 is used.
[0064]
The WLP 42 includes a semiconductor chip 43, a wiring 45 for rearranging the pad 44 (hereinafter, referred to as a rewiring), a protective film 46, an opening 47 formed in the protective film 46 for external connection, An Ni plating layer 48 formed on the surface of the rewiring 45 in the opening 47 and an Au plating layer 49 formed in an outer layer in contact with the Ni plating layer 48 are further included. In the WLP 42 according to the present embodiment, it is not necessary to provide a protruding electrode (bump) for external connection on the rewiring 45 of the pad 44.
[0065]
The WLP 42 is generally manufactured as follows. A semiconductor chip 43 provided with pads 44 is prepared. The rewiring 45 on the semiconductor chip 43 is performed by using photolithography and electrolytic plating, and depositing Cu according to a predetermined circuit so as to connect to the pads 44 provided on the semiconductor chip 43. Next, photosensitive polyimide is applied to the surface of the semiconductor chip 43 to which Cu is attached to a thickness of about 5 μm by spin coating to form a protective film 46, and an opening is formed at a position corresponding to the terminal end of the rewiring 45 by photolithography. The protection film 46 is cured while forming the portion 47. The protection film 46 forms a protection structure.
[0066]
For the rewiring 45 exposed at the opening 47 formed in the protective film 46, a Ni plating layer 48 is formed by electrolytic plating, and Au plating is further formed on the Ni plating layer 48 by electrolytic plating. Layer 49 was formed. In the case of electrolytic plating, the protective film 46 functions as a mask for a portion that does not require plating.
[0067]
In the WLP 42, the electrodes can be arranged in an area near the center of the semiconductor chip 43 by the rearrangement of the pads 44 by the rewiring 45. As a result, the size of the external electrode can be increased, so that the reliability of electrical connection and the ease of handling can be realized.
[0068]
As described above, this embodiment is similar to the first embodiment, and therefore only the points to be noted in the manufacturing process will be described. In this embodiment, a stencil member having a uniform thickness of 150 μm can be used in the step of supplying the solder member 27 to the first and second lands 24 and 26 of the circuit board 22. In the WLP 42, the pad 44 is rearranged to form the rewiring 45, so that the pitch of the rewiring 45 electrodes used for electrical connection can be increased to 800 μm. The diameter can also be increased to 400 μmφ. Therefore, the opening formed in the stencil member and the pitch thereof can be increased, so that the solder member 27 can be easily removed from the stencil member, and the local formation of a thin portion in the stencil member becomes unnecessary. In addition, since a large spherical conductor having a diameter of 500 μmφ can be used as the spherical conductor 28, the handling thereof, that is, the suction by the ball suction jig 31, the conveyance, and the arrangement at the desired position are easy.
[0069]
As described above, in this embodiment, since the spherical conductor 28 and the lands 24 and 26 of the circuit board 22 can have large diameters, the electronic circuit module is simpler and has excellent electrical connection reliability. Can be manufactured. Further, since it is not necessary to form bumps on the WLP 42 which is a semiconductor device, it is possible to contribute to cost reduction.
[0070]
An electronic device on which the electronic circuit module manufactured in any one of the above-described embodiments is mounted is another embodiment of the present invention. Examples of the electronic device include a mobile phone, a personal information tool, and an IC card. An electronic circuit module manufactured according to any one of the aspects of the present invention has excellent reliability of electrical connection between a semiconductor device and a circuit board, and is capable of connecting to a circuit board of a semiconductor device regardless of whether bumps are formed on the semiconductor device. The mounting process can be performed in the same manner as the mounting process of other passive components. In other words, since it is manufactured by a manufacturing process and a manufacturing device that is reduced in size, by providing such an electronic circuit module, an electronic device having excellent operation reliability and low cost can be provided. Equipment is realized.
[0071]
As described above, in the present embodiment, the inner layer 29 constituting the two-layered spherical conductor 28 is a resin material, but is not limited thereto, and has a melting point higher than the melting point of the resin material. It may be a metal such as Fe or a ceramic material such as alumina or zirconia. The outer layer 30 constituting the two-layered spherical conductor 28 is preferably made of 60% Sn-40% Pb alloy solder, but is not limited to this, and is 96.5% Sn-3.5%. SnAg alloy solder having an eutectic Ag alloy (melting point of 221 ° C. in eutectic composition) or SnZn alloy solder having eutectic 91% Sn-9% Zn alloy (melting point of 199 ° C. in eutectic composition) For example, an alloy solder composed mainly of Sn having a composition other than the above may be used, or a plating layer made of Cu, Ni, or the like may be used. Further, an intermediate layer made of a metal may be provided between the inner layer and the outer layer.
[0072]
Further, although the bare chip 23 and the WLP 43 are used in the semiconductor device, the present invention is not limited to this, and a ball grid array (BGA) having a resin-molded shape, a CSP, or the like may be used. However, in view of the gist of the present invention, which is directed to miniaturization and high-density mounting and thereby realizing miniaturization and thinning of electronic devices, semiconductor devices include bare chip and LSI chip size such as WLP. It is preferable to use a semiconductor device having dimensions substantially the same as those of the semiconductor device.
[0073]
【The invention's effect】
According to the present invention, an electronic circuit module includes a step of supplying a connection member used for electrical connection on a land provided on a circuit board, and a step of supplying a spherical conductive material having conductivity at a position on the land where the connection member is supplied. Arranging the body, arranging the semiconductor device such that pads provided on the semiconductor device are in contact with the spherical conductor, and electrically connecting the circuit board and the semiconductor device via the spherical conductor It is manufactured including
[0074]
When the semiconductor device is mounted on the circuit board as described above, the circuit board and the semiconductor device are electrically connected to each other via the spherical conductor disposed at the position where the connection member is supplied on the land provided on the circuit board. Connected. That is, the spherical conductor exhibits the same function as the bump in the semiconductor device on which the bump is formed. Therefore, the semiconductor device is either a semiconductor device in which a bump is formed on a pad or a semiconductor device in which a bump is not formed on a pad but is connected with a spherical conductor arranged on an opposing land. However, mounting on a circuit board can be performed in the same process as other passive components, for example, in a process of connecting using a component mounting device and a reflow furnace. Further, the electrical connection between the semiconductor device and the circuit board via the spherical conductor is excellent in connection reliability, so that the reliability of the electrical connection can be maintained without using an underfill member. This makes it possible to reduce the number of manufacturing steps and the amount of capital investment required for mounting the semiconductor device on the circuit board.
[0075]
Further, according to the present invention, a bare chip or a wafer-level package without bumps can be used for a semiconductor device. These semiconductor devices, when mounted on a circuit board, have a mounting area and a chip area substantially equal to each other and require only a small space for connection. The thickness can be reduced.
[0076]
According to the present invention, the spherical conductor is composed of at least two layers, an inner layer and an outer layer, and the melting point or the thermal decomposition temperature of the material forming the inner layer is higher than the melting point or the thermal decomposition temperature of the material forming the outer layer. high. The spherical conductor configured as described above, when electrically connecting the circuit board and the semiconductor device, for example, when melting and mixing the connection member and the outer layer supplied on the land by heating using a reflow furnace or the like, There is no crush due to the weight of the semiconductor device.
[0077]
According to the invention, the inner layer of the spherical conductor is made of resin, and the outer layer of the spherical conductor is made of metal. When the electronic circuit module in which the semiconductor device and the circuit board are electrically connected via the spherical conductor is mounted on the electronic device and put into practical use, the operation of the electronic device is performed. Thermal stress generated in the electrical connection between the semiconductor device and the circuit board due to the temperature change can be reduced by the elasticity of the resin forming the inner layer. Therefore, it is possible to improve the reliability of electrical connection between the semiconductor device and the circuit board without injecting an underfill member for relaxing thermal stress into a gap formed between the semiconductor device and the circuit board. it can. Since no underfill member is used, the electronic circuit module can be repaired and reproduced.
[0078]
Further, according to the present invention, there is provided an electronic device including an electronic circuit module manufactured by any of the electronic circuit module manufacturing methods according to the aspect of the present invention, for example, a mobile phone, a personal information tool, an IC card, and the like. The electronic circuit module manufactured as described above has excellent reliability of electrical connection between the semiconductor device and the circuit board, and can be manufactured with a small number of manufacturing steps and a small number of manufacturing apparatuses. Thus, an inexpensive electronic device having excellent operation reliability is realized.
[Brief description of the drawings]
FIG. 1 is a diagram schematically illustrating a method for manufacturing an electronic circuit module 21 according to one embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a configuration of a spherical conductor 28.
FIG. 3 is a plan view schematically showing a configuration of a bare chip 23.
FIG. 4 is an enlarged cross-sectional view of an electrical connection between the bare chip 23 and the circuit board 22 after mounting is completed.
FIG. 5 is a perspective view showing an appearance of a spherical conductor 41 used in a method of manufacturing an electronic circuit module according to a second embodiment of the present invention.
FIG. 6 is a cross-sectional view illustrating a simplified configuration of a WLP 42 which is a semiconductor device used in a method of manufacturing an electronic circuit module according to a third embodiment of the present invention.
FIG. 7 is a simplified perspective view showing a configuration of an electronic circuit module 1 including a bare chip 3;
FIG. 8 is a diagram illustrating a manufacturing process of the electronic circuit module 1 shown in FIG.
[Explanation of symbols]
21 Electronic circuit module
22 Circuit board
23 Bear Chip
24 First Land
25 passive components
26 Second Land
27 Solder member
28,41 Spherical conductor
35,44 pad
42 WLP
43 Semiconductor Chip
45 Rewiring
46 Protective film

Claims

In an electronic circuit module manufacturing method for manufacturing an electronic circuit module by electrically connecting lands provided on a circuit board and pads provided on a semiconductor device,
A step of supplying a connection member used for electrical connection on a land provided on the circuit board,
Arranging a spherical conductor having conductivity at a position on the land where the connection member is supplied,
Arranging the semiconductor device such that a pad provided on the semiconductor device is in contact with the spherical conductor;
Electrically connecting the circuit board and the semiconductor device via the spherical conductor.

The semiconductor device includes:
2. The method for manufacturing an electronic circuit module according to claim 1, wherein the chip is a bare chip obtained by singulating a wafer on which an integrated circuit is formed.

The semiconductor device includes:
2. The method for manufacturing an electronic circuit module according to claim 1, wherein the wafer is a wafer-level package obtained by singulating a wafer on which at least a pad is rearranged and a protective structure is formed after an integrated circuit is formed. .

The spherical conductor is composed of at least two layers of an inner layer and an outer layer,
4. The electronic circuit module according to claim 1, wherein a melting point or a thermal decomposition temperature of the material forming the inner layer is higher than a melting point or a thermal decomposition temperature of the material forming the outer layer. Method.

The inner layer of the spherical conductor is a resin,
The method according to claim 4, wherein the outer layer of the spherical conductor is a metal.

An electronic device comprising an electronic circuit module manufactured by the method for manufacturing an electronic circuit module according to claim 1.