JP2004172158A

JP2004172158A - Design rule decision method

Info

Publication number: JP2004172158A
Application number: JP2002332596A
Authority: JP
Inventors: Toshiyuki Shibuya; 利行澁谷
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-11-15
Filing date: 2002-11-15
Publication date: 2004-06-17
Anticipated expiration: 2022-11-15
Also published as: JP4059067B2

Abstract

【課題】テクノロジの成熟に伴う新しい設計ルールの決定に関し、自動的に最適な設計ルール決める設計ルール決定方法を提供することを目的とする。
【解決手段】歩留りの予測が可能なクリティカルエリアを評価コストと定義し、所定の設計ルールで設計された複数のレイアウトデータに対して所定のダスト分布データを与え配線幅と配線間隔を定められた範囲内で変化させて評価コストを算出し、その中から最小の評価コストとなる配線幅と配線間隔を設計ルールとするように構成する。
【選択図】図１An object of the present invention is to provide a design rule determination method for automatically determining an optimal design rule with respect to determination of a new design rule accompanying technology maturation.
A critical area in which yield can be predicted is defined as an evaluation cost, a predetermined dust distribution data is provided to a plurality of layout data designed according to a predetermined design rule, and a wiring width and a wiring interval are determined. The evaluation cost is calculated while being changed within the range, and the wiring width and the wiring interval that minimize the evaluation cost are set as design rules.
[Selection diagram] Fig. 1

Description

【０００１】
【発明の属する技術分野】
本発明はテクノロジの成熟に伴って生産性を上げるために行われる新しい設計ルールの決定において、自動的に最適な設計ルールを決める設計ルール決定方法に関する。
【０００２】
【従来の技術】
近年の半導体集積回路のプロセステクノロジ（以下、テクノロジと略記する）の進歩は著しいものがあり、テクノロジの世代交代に伴って３年にほぼ４倍のペースで集積度の向上が計られてきた。テクノロジの立ち上げ時における配線幅や配線間隔等を定めた設計ルールは、テクノロジそのものが習熟していないのでその限界がそのまま設計ルールとなっている場合が多い。しかし、ある程度テクノロジが成熟してくると同一テクノロジにおいて生産性や性能向上を意図した設計ルールの見直しが行われる。具体的には、歩留りの向上やタイミング、ノイズ、消費電力などの観点から見直しが行われる。設計ルールの見直しによりより高い競争力を維持することは、ビジネス上大きなインパクトを有するからである。
【０００３】
ここで掲げた歩留りやタイミング、ノイズあるいは消費電力は、設計されたレイアウトデータを用いてシミュレーションによりその値を求めることが可能である。例えば、歩留りに関しては、ランダム故障率を決定するクリティカルエリアを求めることで歩留りの予測ができることが知られている。クリティカルエリアは、製造環境におけるクリーンルームのダスト粒径と個数のダスト分布を求めておいて、ダストが基板上に付着したときレイアウトパターンがショートやオープンの故障を引き起こす面積である。具体的にはクリーンルームのダスト分布を計測あるいは予測し、このダスト分布データとレイアウトパターンを用いてモンテカルロシミュレーション等により求めるものである。（例えば、特許文献１参照）
また、タイミングに関しては配線遅延を表現する方法としてスラックと呼ばれる概念が一般に用いられている。スラック値は信号パスなどが持つ遅延制約に対する余裕度を示す値で、要求されるパルス到着時間から実際に到着したパルス到着時間を引いた値であり、レイアウトデータから求めることができる。（例えば、特許文献２参照）
ノイズや消費電力についてもレイアウトデータをもとに配線に付随する静電容量や抵抗値、素子の充放電電流などからシミュレーションによりそれらの値を求めることができる。（例えば、特許文献３、非特許文献２参照）
しかし上述した設計ルールの見直しにおいては、テクノロジ担当の技術者が経験や試作実験を通じて行われているのが一般的である。
【０００４】
本願発明の設計ルールの見直しの実施形態においては、従来の経験的手法でなく評価関数を定義して既存の設計データから確率的な探索により解を求めるＳｉｍｕｌａｔｅｄＡｎｎｅａｌｉｎｇ（以下、ＳＡと略記する）を用いている。これは、金属を高温から徐々に温度を下げることによりエネルギー順位の低い安定な結晶構造を持つ金属が得られるという過程を模擬したもので、局所最適解につかまらず最適解が得られるアルゴリズムとして知られている（例えば、非特許文献１）。関連する技術として掲げておく。
【０００５】
【特許文献１】特開２００１−３４４３０号公報（第３頁、図１４）
【０００６】
【特許文献２】特開平１０−５６０６７公報（第４頁）
【０００７】
【特許文献３】特開２００１−２１７３１５公報（第３頁）
【０００８】
【非特許文献１】Ｓ．Ｋｉｒｋｐａｔｒｉｃｋ，ＣＤＧｅｌｌａｔｔａｎｄＭＰＶｅｃｃｈｉ， ”Ｏｐｔｉｍｉ−ｚａｔｉｏｎｂｙＳｉｍｕｌａｔｅｄＡｎｎｅａｌｉｎｇ”，ｉｎＳｃｉｅｎｃｅ，Ｖｏｌ．２２０，ｐｐ．６７１−６８０，１９８３．
【０００９】
【非特許文献２】日経エレクトロニクス、１９９６、１０−１４号、第１１７〜１２０頁）
【００１０】
【発明が解決しようとする課題】
上記に示したように、従来の設計ルールの見直しはプロセス技術者の経験や試作実験を通じて行われてきた。これは明確な方法論が存在しなかったためであり、結果としてシステマテックに設計ルールの変更を行うことがなされていなかった。
【００１１】
このように従来の方法は技術者の経験度に依存することから、設計ルール変更による改良度合いはその時々によって大きく異なることが考えられるとともに、改良の合理的な評価が困難であること、また経験豊富な技術者が求められるため技術者が限定されること等の問題がある。また、数回の試作実験によって確認が行われるため多くの時間を要することも考えられる。
【００１２】
本発明は上記の問題を解決するために、技術者の経験に依存することなく自動的に設計ルールを決定する方法の提供にある。また、本発明により試作実験の回数の減少も期待できる。
【００１３】
【課題を解決するための手段】
本発明の請求項１の原理を図１を用いて説明する。本発明は、コスト定義工程１、コスト算出工程２および設計ルール決定工程３から構成する。
コスト定義工程１は、評価関数を定義するもので、複数のレイアウトデータに対してそれぞれクリティカルエリアを求め、求めたクリティカルエリアの総和を評価コストと定義する。
【００１４】
コスト算出工程２は、所定の設計ルールで設計された複数のレイアウトデータ４に対して、与えられた所定のダスト分布データ５の下で配線幅と配線間隔を定められた範囲内で変化させ、コスト定義工程１で定義したクリティカルエリアの総和である評価コストを算出する。ここで所定の設計ルールとは、例えば既存または仮に決定した設計ルールであり、それらは同一の設計ルールである。複数のレイアウトデータは、例えばＧＤＳＩＩフォーマットによるデータである。また、評価コストは変化させた配線幅と配線間隔のそれぞれに対して算出するので、複数（変化させた回数分）の評価コストが算出されることになる。
【００１５】
設計ルール決定工程３は、コスト算出工程２で得られた複数の評価コストの中から最小の評価コストを求め、そのときの評価コストを算出した配線幅と配線間隔とを設計ルールとするものである。
以上の構成により、クリティカルエリアが最も小さいときの配線幅と配線間隔とを設計ルールとするものである。即ち、最も歩留りが高い配線幅と配線間隔が選ばれたことになる。
【００１６】
本発明の請求項２の原理は、評価コストをタイミングスラック値の総和とするもので、所定の設計ルールで設計された複数のレイアウトデータに対して評価コストを求め、以降請求項１と同様に最小の評価コストとなる配線幅と配線間隔とを設計ルールとするものである。本発明により、最もタイミング余裕度のある配線幅と配線間隔を設計ルールとすることができる。
【００１７】
本発明の請求項３の原理は、評価コストをノイズ量の総和とするものである。本発明により、最もノイズ量の少ない配線幅と配線間隔を設計ルールとすることができる。
本発明の請求項４の原理は、クリティカルエリアの総和とタイミングスラック値の総和の２つをそれぞれ第一の評価コストおよび第二の評価コストと定義し、配線幅と配線間隔とを変化させて２つの評価コストを変化毎にそれぞれ算出し、指定された重みをそれぞれの評価コストに与えて全体の評価コストを求め、以降請求項１と同様に最小の評価コストにおける配線幅と配線間隔とを設計ルールとするものである。本発明により、歩留りとタイミングの両方の兼ね合いを図った配線幅と配線間隔とを設計ルールとすることができる。
【００１８】
本発明の請求項５の原理は、第二の評価コストをノイズ量の総和とするものである。
ここで、請求項２〜請求項５のレイアウトデータは、ＧＤＳのデータの他にネットリストや遅延セルライブラリ、ＲＣパラメータ、タイミング制約を含むものである。
【００１９】
【発明の実施の形態】
本発明を用いた実施形態を説明をする。本実施形態では、既存の設計ルールで設計された複数個のレイアウトデータに対して配線幅と配線間隔を変化させる処理を、グリッドサイズの拡縮率（α）と配線幅とグリッドサイズの比率（β）とをパラメータとして変化させている（即ち、β＝配線幅／グリッドサイズ）。このとき、
グリッドサイズ（ｇ）＝配線幅（ｗ）＋配線間隔（ｒ）
である。
【００２０】
また、本実施形態では、最小のコストを求めるときＳＡ法を用いている。これは、個々のパラメータを微小量変化させたとき極めて大きな組合せでコストの評価を行う必要があり、現実的な処理時間で最小のコストを保証するためである。
具体的な実施形態の説明の前に、ＳＡ法について概略を述べる。図２はＳＡ法を説明するもので、初期状態のコスト値であるＣｏｓｔ（Ｓ）を生成し、初期温度Ｔ０および終了温度Ｔｔｅｒｍを設定する。温度が規定の終了温度Ｔｅｒｍに達するまでの間、設定された各温度Ｔにおいてコストの算出式にオペレーションを施すことでコスト値Ｃｏｓｔ（Ｓ’）を求め、状態Ｓから状態Ｓ’に変ったときＣｏｓｔ（Ｓ）を置き替えを行うかどうかを判定する値を次式により求める。
【００２１】
Ｐｒｏｖ＝ｍｉｎ（１，ｅｘｐ（−Ｄ／Ｔ））
但し、Ｄ＝Ｃｏｓｔ（Ｓ’）−Ｃｏｓｔ（Ｓ）
求めた値が０〜１の間で発生するランダム値より大きいときはＣｏｓｔ（Ｓ）をＣｏｓｔ（Ｓ’）に変形することを繰り返し行い、繰り返し回数が規定回数に到達するときに温度ＴをＴｔｅｒｍに向けてコストの最適解を求めていく方法である。
【００２２】
ＳＡ法では、「Ｃｏｓｔ（Ｓ’）＜Ｃｏｓｔ（Ｓ）」のときには、
ｅｘｐ（−Ｄ／Ｔ）＞１
となるので、
Ｐｒｏｖ＝１
となり、ＳはＳ’に必ず変形されることになる。即ち、コストが小さいとき（評価が高くなるとき）にはＣｏｓｔ（Ｓ）はＣｏｓｔ（Ｓ’）に変形されることになる。
【００２３】
これに対して、「Ｃｏｓｔ（Ｓ’）＞Ｃｏｓｔ（Ｓ）」のときには、
ｅｘｐ（−Ｄ／Ｔ）＜１
となるので、
Ｐｒｏｖ＜１
となり、０〜１の間で発生するランダム値に応じて、Ｃｏｓｔ（Ｓ）はＣｏｓｔ（Ｓ’）に変形されたり、されなかったりする。このとき、温度が高いときほど変形される確率を高くなる。
【００２４】
次に実施形態その１を図３〜図５により説明する。実施形態その１は、評価コストを歩留りが予測できるクリティカルエリアの総和とするものである。図３は本願発明の設計ルール決定方法を実施する設計ルール決定装置１０の実施例を示すもので、データ入力部１１、コスト算出部１２、最小コスト決定部１３、レイアウトデータ４およびダスト分布データ５から構成する。設計ルール決定装置１０は、パーソナルコンピュータ等の計算機本体を示し、これにレイアウトデータや初期値の入力を行う入力装置２０、新しく決定した設計ルールの値を表示するディスプレイ等の出力装置３０が接続されている。
【００２５】
データ入力部１１、コスト算出部１２および最小コスト決定部１３は本願発明の設計ルール決定方法を実行する計算機のメモリ上で動作するプログラムである。
データ入力部１１は、入力装置２０から複数回路のレイアウトデータを読み込んで記憶したり、配線幅や配線間隔の値域など指定された初期値データを読み込んで最小コスト決定部１３のプログラムに対して設定する。
【００２６】
コスト算出部１２は、レイアウトデータ４から読み込まれた複数のパターンデータに対してダスト分布データ５を与え、クリティカルエリアの算出を行う。
最小コスト決定部１３は、コスト算出部で算出された複数のコストの中から最小のコストを求めるもので、ＳＡ法による処理を実施する。
レイアウトデータ４は既存の設計ルールで設計されたＧＤＳＩＩフォーマットのパターンデータで複数回路が格納されており、これらのデータは同一の設計ルールで設計されている。
【００２７】
また、ダスト分布データ５はクリーンルームにおけるダスト粒径に対する個数を示すもので、例えば図４に示すものである。図４では、ダスト粒径が０．１μｍのものが１０，０００個、０．２μｍのものは１，２００個、０．３μｍのものは３５０個（以下図４に示す通り）あることを示している。これらの値はダストカウンター等を用いて計測した値の例である。レイアウトデータ４およびダスト分布データ５は、ハードディスク等の記憶装置に格納されている。
【００２８】
次に設計ルール決定装置１０における処理のフローを図５を用いて説明する。まず、グリッドサイズ（ｇ）、配線幅（ｗ）、配線間隔（ｒ）についてそれらの値域である最小寸法および最大寸法を指定させ、設定する。即ち、
Ｇｍｉｎ≦ｇ≦Ｇｍａｘ
Ｗｍｉｎ≦ｗ≦Ｗｍａｘ
Ｒｍｉｎ≦ｒ≦Ｒｍａｘ
次にグリッドサイズ、配線幅、配線間隔に対して初期値を設定する。ここでは初期値としてグリッドサイズを最大値（Ｇｍａｘ）、配線間隔は０〜１の乱数を発生させ、その乱数値がＲｍｉｎとＲｍａｘの間になるよう正規化したときの値、配線幅はグリッドサイズから配線間隔を差し引いた値として設定する。これらの値は、初期の設計ルールの値としてｇｓ、ｗｓ、ｒｓとして記憶しておく。
【００２９】
続いて、ＳＡ法における初期温度（Ｔ）と最終温度（Ｔｔｅｒｍ）を指定させ設定する。ここでは、Ｔ＝１００℃、Ｔｔｅｒｍ＝０．０１℃を設定する。
ここまでの初期設定は、図３のデータ入力部１１でなされる。（Ｓ１０１〜Ｓ１０３）
前ステップで与えた初期値の下で、レイアウトデータ４にダスト分布データ５を与えクリティカルエリアを算出する。クリティカルエリアの算出は複数のレイアウトデータに対して行われ、その総和を初期状態（Ｓ）のコストとする。即ち、初期状態（Ｓ）のコストは次式で表される。
【００３０】
【数１】

ここで、Ｎはレイアウトデータの個数である。クリティカルエリアの算出は図３のコスト算出部１２で実施される。（Ｓ１０４）。
これ以降、温度を段階的に減少させた状態でパラメータαとβを乱数を発生して変化させ、最小のコストを求めることを行う。パラメータαはグリッドサイズの拡縮率であり０〜１の乱数を発生させ値がＧｍｉｎとＧｍａｘの間になるよう正規化されるものである。βは配線幅とグリッドサイズの比（即ち、β＝ｗ／ｇ）である。まず、温度が最終温度に達しているかどうかを確認し、達していなければ次のステップで行うαとβに対する乱数発生の回数が規定回数（ここでは規定回数を１０，０００回としている）を超えているかどうかを確認する。規定回数以下であれば、αとβに対して０〜１の乱数を発生させる。
【００３１】
発生した乱数値のαとβとからｇ、ｗ、ｒがＳ１０１で設定された値域を満足するかどうかを調べる。満足していなければαとβを棄却し、新たに乱数を発生してαとβを求める。値域を満足するようであれば、温度Ｔの状態（Ｓ’）におけるパラメータαとβについて先に初期のコストを求めたときに用いた複数のレイアウトデータ４にダスト分布データ５を与えてコストを算出する。コストの算出は次式である。
【００３２】
【数２】

続いて、コスト評価の判定値を次式により求めておく。
Ｐｒｏｖ＝ｍｉｎ（１，ｅｘｐ（−Ｄ／Ｔ））
但し、Ｄ＝Ｃｏｓｔ（Ｓ’）−Ｃｏｓｔ（Ｓ）
次に、０〜１の乱数を発生させ、発生した乱数Ｒａｎｄｏｍ（０，１）がＰｒｏｖより小さいとき、Ｃｏｓｔ（Ｓ）をＣｏｓｔ（Ｓ’）に置き替える。また、初期状態で設定したｇｓ、ｗｓ、ｒｓをこのときのｇ、ｗおよびｒにそれぞれ置き替える。発生した乱数Ｒａｎｄｏｍ（０，１）がＰｒｏｖより大きいときはＣｏｓｔ（Ｓ）およびｇｓ、ｗｓ、ｒｓの値は維持されることになる。所定の規定回数を同じ温度の下でαとβに乱数を与えて変化させた後に温度を減少させ（ここでは、１０％減少させる。即ち、Ｔ＝０．９Ｔ）、この温度の下で同様に繰り返す。（Ｓ１０５〜Ｓ１１６）。
【００３３】
温度が始めに設定した最終温度に到達すると、Ｃｏｓｔ（Ｓ）は最小コストになっており、このときのｇｓ、ｗｓ、ｒｓには新しい設計ルールであるグリッドサイズ、配線幅、配線間隔が記憶されていることになる。（Ｓ１１７）。
上述した実施形態その１により、評価コストとして歩留りが予測できるクリティカルエリアを算出し、ＳＡ法により最適な（即ち、最小の）コストとなるときの設計ルールを求めることができる。
【００３４】
次に、評価するコストを歩留りとタイミングの観点から最適な設計ルールを求める実施形態その２について説明する。
図６は実施形態その２のフローを示すものであり、評価を行うコストは歩留りを予測できるクリティカルエリアの総和とタイミング余裕度を示すタイミングスラック値の総和の２つとするものである。まず、ｇ、ｗ、ｒの値域とクリティカルエリアの評価コストの重みｋ１とタイミングスラック値の評価コストの重みｋ２とを指定させ設定する。ｇ、ｗ、ｒの値域は前述と同一であり、ｋ１とｋ２は例えば６０％および４０％を指定し設定する。続いて、前述のように初期温度と最終温度を設定し、初期条件の下で複数のレイアウトデータで求めたクリティカルエリアの総和をＣｏｓｔ１（Ｓ）として算出する。ここで、レイアウトデータはタイミングスラック値も求める必要があることから、ＧＤＳのパターンデータの他にネットリスト、遅延セルライブラリ、ＲＣパラメータ、タイミング制約を含んだデータである。
【００３５】
続いて、同様にタイミングスラック値について複数のレイアウトデータに対してそれぞれ求め、その総和をＣｏｓｔ２（Ｓ）として算出する。タイミングスラック値を求めるとき、ダスト分布データ５は不要である。また、Ｃｏｓｔ１（Ｓ）およびＣｏｓｔ２（Ｓ）は初期状態のそれぞれの評価コストの値である。（Ｓ２０１〜Ｓ２０５）。
【００３６】
温度が最終温度に達していないこと、および以降のステップでαとβに対して乱数を発生する回数が規定回数以下であることを確認して、０〜１の乱数をαとβに対して発生させる。αとβの乱数値からｇ、ｗおよびｒが値域内にあることを確認し、αとβのパラメータの下でクリティカルエリアのコストＣｏｓｔ１（Ｓ’）およびＣｏｓｔ２（Ｓ’）を求め、次式のように重み係数を掛けて全体の評価コストを求める。
【００３７】
Ｃｏｓｔ（Ｓ’）＝ｋ１＊Ｃｏｓｔ１（Ｓ’）＋ｋ２＊Ｃｏｓｔ２（Ｓ’）
以降は実施形態その１と同一で、判定値を求めるＰｒｏｖを算出し、Ｐｒｏｖの値が０〜１の間で発生した乱数の値より大きければ初期コストＣｏｓｔ（Ｓ）をＣｏｓｔ（Ｓ’）に、ｇｓ、ｗｓ、ｒｓをｇ、ｗ、ｒの値に置き替える。αとβの乱数発生の回数を規定回数行い、さらに温度を減少させて最終温度になるまで繰り返す。（Ｓ２０６〜Ｓ２１９）。
【００３８】
温度が最終温度に達したときＣｏｓｔ（Ｓ）は最小の値となり、そのときのｇｓ、ｗｓ、ｒｓの値を設計ルールとする。（Ｓ２２０）
以上により、実施形態その２では歩留りとタイミングの観点から最適な設計ルール（ｇ、ｗ、ｒ）を求めることができる。
実施形態その１および実施形態その２においてＳＡ法を用いて評価コストの最適解を求めたが、例えば遺伝的アルゴリズムを用いてもよく本願発明はＳＡ法に限定されるものではない。
【００３９】
上記の実施形態では、評価コストをクリティカルエリアとタイミングスラック値とする場合を示したが、ノイズ量であっても同様である。また、評価コストを消費電力量としてもよい。また、クリティカルエリアとノイズ量、あるいはクリティカルエリアと消費電力量のように２つの評価コストをそれぞれ重み付けを行って最小コストを求めてもよい。さらに、クリティカルエリア、タイミングスラック値、ノイズ量、消費電力量の４つの評価コストに重み付けを行って最小コストを求めてもよい。
【００４０】
なお、消費電力量を評価コストとするときのレイアウトデータは、ＧＤＳデータ、ネットリスト、消費電力セルライブラリ、ＲＣパラメータ、信号遷移率を含むデータとなる。
（付記１）複数のレイアウトデータから求めるクリティカルエリアの総和を評価コストとするコスト定義工程と、
所定の設計ルールで設計された複数の回路のレイアウトデータに対して所定のダスト分布を与え、配線幅と配線間隔とを定められた範囲内で変化させてそれぞれの変化に対する前記評価コストを算出するコスト算出工程と、
算出した評価コストの中から最小の評価コストを求め、求めた最小の評価コストにおける配線幅と配線間隔とを設計ルールとする設計ルール決定工程と
を有することを特徴とする設計ルール決定方法。
（付記２）前記コスト定義工程は、複数のレイアウトデータから求めるタイミングスラック値の総和を評価コストとすること
を特徴とする付記１記載の設計ルール決定方法。
（付記３）前記コスト定義工程は、複数のレイアウトデータから求めるノイズ量の総和を評価コストとすること
を特徴とする付記１記載の設計ルール決定方法。
（付記４）複数のレイアウトデータから求めるクリティカルエリアの総和を第一の評価コストとし、前記複数のレイアウトデータから求めるタイミングスラック値の総和を第二の評価コストとするコスト定義工程と、
所定の設計ルールで設計された複数の回路のレイアウトデータに対して、配線幅と配線間隔とを定められた範囲内で変化させ、それぞれの変化に対する第一の評価コストと第二の評価コストとを算出するコスト算出工程と、
算出した第一の評価コストと第二の評価コストに対して指定された重み付けを行い、重み付けされた第一の評価コストと第二の評価コストの和を評価コストとして、前記評価コストの中から最小の評価コストとなる配線幅と配線間隔とを設計ルールとする設計ルール決定工程と
を有することを特徴とする設計ルール決定方法。
（付記５）前記第二の評価コストは、前記複数のレイアウトデータから求めるノイズ量の総和とすること
を特徴とする付記４記載の設計ルール決定方法。
（付記６）前記コスト定義工程は、複数のレイアウトデータから求める消費電力量の総和を評価コストとすること
を特徴とする付記１記載の設計ルール決定方法。
【００４１】
（付記７）前記第二の評価コストは、前記複数のレイアウトデータから求める消費電力量の総和とすること
を特徴とする付記４記載の設計ルール決定方法。
（付記８）複数のレイアウトデータから求めるクリティカルエリアの総和を第一の評価コストとし、前記複数のレイアウトデータから求めるタイミングスラック値の総和を第二の評価コストとし、前記複数のレイアウトデータから求めるノイズ量の総和を第三の評価コストとし、前記複数のレイアウトデータから求める消費電力量の総和を第四の評価コストとするコスト定義工程と、
所定の設計ルールで設計された複数の回路のレイアウトデータに対して、配線幅と配線間隔を定められた範囲内で変化させ、それぞれの変化に対応した第一の評価コスト，第二の評価コスト、第三の評価コストおよび第四の評価コストとを算出するコスト算出工程と、
算出した第一の評価コスト、第二の評価コスト、第三の評価コストおよび第四の評価コストとに対して指定された重み付けを行い、重み付けされた第一の評価コスト、第二の評価コスト、第三の評価コストおよび第四の評価コストとの和を評価コストとし、前記評価コストの中から最小の評価コストとなる配線幅と配線間隔とを設計ルールとする設計ルール決定工程と
を有することを特徴とする設計ルール決定方法。
【００４２】
【発明の効果】
本願発明の設計ルール決定方法によれば、システマテックに歩留り向上、タイミングなど改善された新しい設計ルールを求めることが可能となる。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】ＳｉｍｕｌａｔｅｄＡｎｎｅａｌｉｎｇの説明図である。
【図３】設計ルール決定方法を実施する設計ルール決定装置の実施例である。
【図４】ダスト分布データの例である
【図５】実施形態その１のフロー例である。
【図６】実施形態その２のフロー例である。
【符号の説明】
１：コスト定義工程
２：コスト算出工程
３：設計ルール決定工程
４：レイアウトデータ
５：ダスト分布データ
１０：設計ルール決定装置
１１：データ入力部
１２：コスト算出部
１３：最小コスト決定部
２０：入力装置
３０：出力装置[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a design rule determining method for automatically determining an optimal design rule in determining a new design rule to increase productivity as technology matures.
[0002]
[Prior art]
2. Description of the Related Art In recent years, there has been a remarkable progress in the process technology of a semiconductor integrated circuit (hereinafter abbreviated as technology). With the generational change of technology, the integration density has been improved almost four times in three years. The design rules that define the wiring width, wiring interval, and the like at the time of launching the technology often have their limits directly as design rules because the technology itself has not been mastered. However, as the technology matures to a certain extent, design rules for the same technology are designed to improve productivity and performance. Specifically, a review is performed from the viewpoint of improvement in yield, timing, noise, power consumption, and the like. Maintaining higher competitiveness by reviewing the design rules has a significant business impact.
[0003]
The values of the yield, timing, noise, or power consumption described here can be obtained by simulation using designed layout data. For example, it is known that the yield can be predicted by obtaining a critical area for determining a random failure rate. The critical area is an area where a dust pattern of a clean room in a manufacturing environment and a dust distribution of the number are obtained, and when dust adheres to a substrate, a layout pattern causes a short-circuit or open failure. Specifically, the dust distribution in the clean room is measured or predicted, and the dust distribution is obtained by Monte Carlo simulation or the like using the dust distribution data and the layout pattern. (For example, see Patent Document 1)
As for the timing, a concept called slack is generally used as a method of expressing a wiring delay. The slack value is a value indicating a margin with respect to a delay constraint of a signal path or the like, and is a value obtained by subtracting an actually arrived pulse arrival time from a required pulse arrival time, and can be obtained from layout data. (For example, see Patent Document 2)
The values of noise and power consumption can be obtained by simulation based on the capacitance and resistance value of the wiring, the charge / discharge current of the element, and the like based on the layout data. (For example, see Patent Document 3 and Non-Patent Document 2)
However, in reviewing the above-described design rules, it is common for a technician in charge of technology to perform through experience and trial production experiments.
[0004]
In the embodiment of the design rule review of the present invention, Simulated Annealing (hereinafter, abbreviated as SA) that defines an evaluation function and obtains a solution by probabilistic search from existing design data is used instead of the conventional empirical method. Used. This simulates the process of gradually lowering the temperature of a metal from a high temperature to obtain a metal with a stable crystal structure with a low energy order. (For example, Non-Patent Document 1). These are listed as related technologies.
[0005]
[Patent Document 1] JP-A-2001-34430 (page 3, FIG. 14)
[0006]
[Patent Document 2] JP-A-10-56067 (page 4)
[0007]
[Patent Document 3] JP-A-2001-217315 (page 3)
[0008]
[Non-Patent Document 1] Kirkpatrick, CD Gellatt and MP Vecchi, "Optimi-zation by Simulated Annealing", in Science, Vol. 220, pp. 671-680, 1983.
[0009]
[Non-Patent Document 2] Nikkei Electronics, 1996, No. 10-14, pp. 117-120)
[0010]
[Problems to be solved by the invention]
As described above, the review of the conventional design rules has been carried out through the experience of the process engineer and the trial production experiment. This was due to the lack of a definitive methodology, and consequently no systematic changes to the design rules.
[0011]
As described above, since the conventional method depends on the level of experience of the engineer, the degree of improvement due to the change of the design rules may vary greatly from time to time, and it is difficult to rationally evaluate the improvement. Since abundant engineers are required, there is a problem that engineers are limited. Further, it is considered that a lot of time is required because confirmation is performed by several trial production experiments.
[0012]
An object of the present invention is to provide a method for automatically determining a design rule without depending on the experience of an engineer in order to solve the above-mentioned problem. Also, the present invention can be expected to reduce the number of trial production experiments.
[0013]
[Means for Solving the Problems]
The principle of claim 1 of the present invention will be described with reference to FIG. The present invention includes a cost definition step 1, a cost calculation step 2, and a design rule determination step 3.
In the cost definition step 1, an evaluation function is defined, a critical area is determined for each of a plurality of layout data, and the total of the determined critical areas is defined as an evaluation cost.
[0014]
In the cost calculation step 2, for a plurality of layout data 4 designed according to a predetermined design rule, a wiring width and a wiring interval are changed within a predetermined range under given predetermined dust distribution data 5, An evaluation cost, which is the sum of the critical areas defined in the cost definition step 1, is calculated. Here, the predetermined design rules are, for example, existing or provisionally determined design rules, which are the same design rule. The plurality of layout data is, for example, data in the GDSII format. In addition, since the evaluation cost is calculated for each of the changed wiring width and the wiring interval, a plurality of evaluation costs (for the number of times of the change) are calculated.
[0015]
The design rule determination step 3 determines the minimum evaluation cost from the plurality of evaluation costs obtained in the cost calculation step 2, and uses the wiring width and the wiring interval for which the evaluation cost was calculated as the design rule. is there.
With the above configuration, the wiring width and the wiring interval when the critical area is the smallest are set as design rules. That is, the wiring width and the wiring interval having the highest yield are selected.
[0016]
According to the principle of claim 2 of the present invention, the evaluation cost is the sum of timing slack values. The evaluation cost is obtained for a plurality of layout data designed according to a predetermined design rule. The wiring width and the wiring interval that have the minimum evaluation cost are used as design rules. According to the present invention, the wiring width and the wiring interval having the maximum timing allowance can be used as design rules.
[0017]
The principle of claim 3 of the present invention is that the evaluation cost is the sum of noise amounts. According to the present invention, the wiring width and the wiring interval with the least amount of noise can be set as design rules.
According to the principle of claim 4 of the present invention, two of the total of the critical area and the total of the timing slack value are defined as a first evaluation cost and a second evaluation cost, respectively, and the wiring width and the wiring interval are changed. Two evaluation costs are calculated for each change, and a designated weight is given to each evaluation cost to obtain an overall evaluation cost. Thereafter, the wiring width and the wiring interval at the minimum evaluation cost are calculated as in claim 1. This is a design rule. According to the present invention, a wiring width and a wiring interval that balance both the yield and the timing can be set as design rules.
[0018]
The principle of claim 5 of the present invention is that the second evaluation cost is a sum of noise amounts.
Here, the layout data of claims 2 to 5 include a netlist, a delay cell library, RC parameters, and timing constraints in addition to GDS data.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment using the present invention will be described. In the present embodiment, the process of changing the wiring width and the wiring interval for a plurality of layout data designed according to the existing design rule is performed by the grid size scaling ratio (α) and the wiring width / grid size ratio (β ) As parameters (that is, β = wiring width / grid size). At this time,
Grid size (g) = wiring width (w) + wiring interval (r)
It is.
[0020]
In the present embodiment, the SA method is used when obtaining the minimum cost. This is because it is necessary to evaluate costs in extremely large combinations when individual parameters are changed by a very small amount, and to guarantee the minimum cost in a practical processing time.
Before describing specific embodiments, the SA method will be outlined. FIG. 2 illustrates the SA method, in which Cost (S) which is a cost value in an initial state is generated, and an initial temperature T0 and an end temperature Tterm are set. Until the temperature reaches the specified end temperature Term, the cost value Cost (S ′) is obtained by performing an operation on the cost calculation formula at each set temperature T, and when the state S changes to the state S ′. A value for determining whether to replace Cost (S) is determined by the following equation.
[0021]
Prov = min (1, exp (-D / T))
Here, D = Cost (S ′) − Cost (S)
When the obtained value is larger than the random value generated between 0 and 1, the transformation of Cost (S) to Cost (S ′) is repeatedly performed, and when the number of repetitions reaches the specified number, the temperature T is set to Tterm. This is a method for finding the optimal cost solution for
[0022]
In the SA method, when “Cost (S ′) <Cost (S)”,
exp (-D / T)> 1
So,
Prov = 1
And S is necessarily transformed into S ′. That is, when the cost is small (when the evaluation is high), Cost (S) is transformed into Cost (S ').
[0023]
On the other hand, when “Cost (S ′)> Cost (S)”,
exp (-D / T) <1
So,
Prov <1
According to the random value generated between 0 and 1, Cost (S) may or may not be transformed into Cost (S '). At this time, the higher the temperature, the higher the probability of deformation.
[0024]
Next, Embodiment 1 will be described with reference to FIGS. In the first embodiment, the evaluation cost is the sum of the critical areas where the yield can be predicted. FIG. 3 shows an embodiment of a design rule determination device 10 for implementing the design rule determination method of the present invention. The data input unit 11, the cost calculation unit 12, the minimum cost determination unit 13, the layout data 4 and the dust distribution data 5 Consists of The design rule determination device 10 is a computer main body such as a personal computer, to which an input device 20 for inputting layout data and initial values and an output device 30 such as a display for displaying newly determined design rule values are connected. ing.
[0025]
The data input unit 11, the cost calculation unit 12, and the minimum cost determination unit 13 are programs that operate on the memory of the computer that executes the design rule determination method of the present invention.
The data input unit 11 reads layout data of a plurality of circuits from the input device 20 and stores the data, or reads initial value data such as a wiring width and a range of wiring intervals, and sets the initial value data for the program of the minimum cost determination unit 13. I do.
[0026]
The cost calculation unit 12 gives the dust distribution data 5 to a plurality of pattern data read from the layout data 4 and calculates a critical area.
The minimum cost determination unit 13 obtains the minimum cost from the plurality of costs calculated by the cost calculation unit, and performs processing by the SA method.
The layout data 4 is a pattern data of the GDSII format designed according to the existing design rule and stores a plurality of circuits, and these data are designed according to the same design rule.
[0027]
The dust distribution data 5 indicates the number of dust particles in the clean room with respect to the particle size, and is, for example, as shown in FIG. In FIG. 4, 10,000 particles having a particle diameter of 0.1 μm, 1,200 particles having a particle diameter of 0.2 μm, and 350 particles having a particle diameter of 0.3 μm (as shown in FIG. 4). ing. These values are examples of values measured using a dust counter or the like. The layout data 4 and the dust distribution data 5 are stored in a storage device such as a hard disk.
[0028]
Next, a flow of processing in the design rule determination device 10 will be described with reference to FIG. First, the grid size (g), the wiring width (w), and the wiring interval (r) are set by designating the minimum size and the maximum size which are their value ranges. That is,
Gmin ≦ g ≦ Gmax
Wmin ≦ w ≦ Wmax
Rmin ≦ r ≦ Rmax
Next, initial values are set for the grid size, wiring width, and wiring interval. Here, the grid size is a maximum value (Gmax) as an initial value, a random number of 0 to 1 is generated for the wiring interval, and the value when the random number value is normalized to be between Rmin and Rmax, the wiring width is the grid size. Is set as the value obtained by subtracting the wiring interval from. These values are stored as gs, ws, and rs as initial design rule values.
[0029]
Subsequently, an initial temperature (T) and a final temperature (Tterm) in the SA method are designated and set. Here, T = 100 ° C. and Tterm = 0.01 ° C. are set.
The initial settings up to this point are made by the data input unit 11 in FIG. (S101 to S103)
Under the initial value given in the previous step, layout data 4 is given dust distribution data 5 to calculate a critical area. The calculation of the critical area is performed for a plurality of layout data, and the total sum is defined as the cost in the initial state (S). That is, the cost in the initial state (S) is expressed by the following equation.
[0030]
(Equation 1)

Here, N is the number of layout data. The calculation of the critical area is performed by the cost calculator 12 in FIG. (S104).
Thereafter, random numbers are generated for the parameters α and β while the temperature is gradually reduced, and the parameters α and β are changed to obtain the minimum cost. The parameter α is a scaling ratio of the grid size, is a random number between 0 and 1, and is normalized so that the value is between Gmin and Gmax. β is a ratio between the wiring width and the grid size (that is, β = w / g). First, it is checked whether or not the temperature has reached the final temperature. If not, the number of random numbers generated for α and β in the next step exceeds the specified number (here, the specified number is set to 10,000). Check if it is. If the number is equal to or less than the specified number, random numbers 0 to 1 are generated for α and β.
[0031]
From the generated random numbers α and β, it is checked whether g, w, and r satisfy the value range set in S101. If they are not satisfied, α and β are rejected, and random numbers are newly generated to obtain α and β. If the value range is satisfied, the dust distribution data 5 is given to the plurality of layout data 4 used when the initial cost was previously obtained for the parameters α and β in the state of the temperature T (S ′), and the cost was reduced. calculate. The cost is calculated by the following equation.
[0032]
(Equation 2)

Subsequently, the judgment value of the cost evaluation is obtained by the following equation.
Prov = min (1, exp (-D / T))
Here, D = Cost (S ′) − Cost (S)
Next, a random number of 0 to 1 is generated, and when the generated random number Random (0, 1) is smaller than Prov, Cost (S) is replaced with Cost (S ′). Also, gs, ws, and rs set in the initial state are replaced with g, w, and r at this time, respectively. When the generated random number Random (0, 1) is larger than Prov, the values of Cost (S) and gs, ws, and rs are maintained. After changing a predetermined number of times by giving random numbers to α and β under the same temperature, the temperature is decreased (here, it is decreased by 10%, that is, T = 0.9T), and the same applies under this temperature. Repeat. (S105 to S116).
[0033]
When the temperature reaches the initially set final temperature, Cost (S) has the minimum cost, and at this time, gs, ws, and rs store the new design rules of grid size, wiring width, and wiring interval. Will be. (S117).
According to the first embodiment described above, it is possible to calculate a critical area in which the yield can be predicted as the evaluation cost, and to find a design rule when the optimal (ie, minimum) cost is obtained by the SA method.
[0034]
Next, a description will be given of an embodiment 2 in which an optimum design rule is determined from the viewpoint of yield and timing for the cost to be evaluated.
FIG. 6 shows a flow of the second embodiment, in which the cost for performing the evaluation is two, that is, the sum of the critical areas for which the yield can be predicted and the sum of the timing slack values indicating the timing margin. First, the weights k1 of the evaluation costs of the g, w, and r and the critical area and the weight k2 of the evaluation cost of the timing slack value are designated and set. The value ranges of g, w, and r are the same as described above, and k1 and k2 are specified and set, for example, to 60% and 40%. Subsequently, the initial temperature and the final temperature are set as described above, and the sum of the critical areas obtained from the plurality of layout data under the initial conditions is calculated as Cost1 (S). Here, the layout data is a data including a netlist, a delay cell library, an RC parameter, and a timing constraint in addition to the GDS pattern data because the timing slack value needs to be obtained.
[0035]
Subsequently, a timing slack value is similarly obtained for each of the plurality of layout data, and the sum thereof is calculated as Cost2 (S). When obtaining the timing slack value, the dust distribution data 5 is unnecessary. Cost1 (S) and Cost2 (S) are the respective evaluation cost values in the initial state. (S201 to S205).
[0036]
Confirm that the temperature has not reached the final temperature and that the number of times that random numbers are generated for α and β in the subsequent steps is equal to or less than a specified number, and that a random number between 0 and 1 is used for α and β. generate. From the random numbers of α and β, it is confirmed that g, w, and r are within the range, and the costs Cost1 (S ′) and Cost2 (S ′) of the critical area are determined under the parameters of α and β. The overall evaluation cost is obtained by multiplying by a weighting factor as shown in FIG.
[0037]
Cost (S ') = k1 * Cost1 (S') + k2 * Cost2 (S ')
Thereafter, the same as in the first embodiment, Prov for determining the determination value is calculated, and if the value of Prov is larger than the value of the random number generated between 0 and 1, the initial cost Cost (S) is changed to Cost (S ′). , Gs, ws, and rs are replaced with the values of g, w, and r. The random number generation of α and β is performed a specified number of times, and the temperature is further reduced until the final temperature is reached. (S206 to S219).
[0038]
When the temperature reaches the final temperature, Cost (S) has a minimum value, and the values of gs, ws, and rs at that time are used as design rules. (S220)
As described above, in the second embodiment, the optimal design rule (g, w, r) can be obtained from the viewpoint of yield and timing.
In the first and second embodiments, the optimal solution of the evaluation cost is obtained by using the SA method. However, for example, a genetic algorithm may be used, and the present invention is not limited to the SA method.
[0039]
In the above embodiment, the case where the evaluation cost is the critical area and the timing slack value has been described, but the same applies to the noise amount. Further, the evaluation cost may be the power consumption. Alternatively, the minimum cost may be obtained by weighting the two evaluation costs, such as the critical area and the noise amount, or the critical area and the power consumption amount. Further, the minimum cost may be obtained by weighting the four evaluation costs of the critical area, the timing slack value, the noise amount, and the power consumption amount.
[0040]
The layout data when the power consumption is used as the evaluation cost is data including GDS data, a netlist, a power consumption cell library, an RC parameter, and a signal transition rate.
(Supplementary Note 1) a cost definition step in which the sum of critical areas determined from a plurality of layout data is used as an evaluation cost;
A predetermined dust distribution is given to layout data of a plurality of circuits designed according to a predetermined design rule, and the evaluation cost for each change is calculated by changing a wiring width and a wiring interval within a predetermined range. A cost calculation process;
A design rule determining method, comprising: determining a minimum evaluation cost from the calculated evaluation costs; and setting a wiring width and a wiring interval at the determined minimum evaluation cost as design rules.
(Supplementary Note 2) The design rule determining method according to Supplementary Note 1, wherein in the cost definition step, a total of timing slack values obtained from a plurality of layout data is used as an evaluation cost.
(Supplementary note 3) The design rule determining method according to supplementary note 1, wherein the cost definition step uses a total of noise amounts obtained from a plurality of layout data as an evaluation cost.
(Supplementary Note 4) A cost definition step in which the sum of the critical areas obtained from the plurality of layout data is set as a first evaluation cost, and the sum of the timing slack values obtained from the plurality of layout data is set as a second evaluation cost;
For layout data of a plurality of circuits designed according to a predetermined design rule, the wiring width and the wiring interval are changed within a predetermined range, and a first evaluation cost and a second evaluation cost for each change are set. A cost calculation step of calculating
Perform the specified weighting for the calculated first evaluation cost and the second evaluation cost, the sum of the weighted first evaluation cost and the second evaluation cost as the evaluation cost, from among the evaluation costs A design rule determining method, comprising: a design rule determining step of setting a wiring width and a wiring interval that minimize the evaluation cost as design rules.
(Supplementary note 5) The design rule determining method according to supplementary note 4, wherein the second evaluation cost is a sum of noise amounts obtained from the plurality of layout data.
(Supplementary Note 6) The design rule determining method according to Supplementary Note 1, wherein the cost definition step uses, as an evaluation cost, a total of power consumption amounts obtained from a plurality of layout data.
[0041]
(Supplementary note 7) The design rule determining method according to supplementary note 4, wherein the second evaluation cost is a total sum of power consumption amounts obtained from the plurality of layout data.
(Supplementary Note 8) The sum of the critical areas obtained from the plurality of layout data is set as a first evaluation cost, the sum of the timing slack values obtained from the plurality of layout data is set as the second evaluation cost, and the noise obtained from the plurality of layout data is set. A cost definition step in which the sum of the amounts is a third evaluation cost, and the sum of the power consumption amounts determined from the plurality of layout data is a fourth evaluation cost;
For layout data of a plurality of circuits designed according to a predetermined design rule, a wiring width and a wiring interval are changed within a predetermined range, and a first evaluation cost and a second evaluation cost corresponding to each change. A cost calculation step of calculating a third evaluation cost and a fourth evaluation cost,
The specified first evaluation cost, the second evaluation cost, the third evaluation cost, and the fourth evaluation cost are designated and weighted, and the weighted first evaluation cost, the second evaluation cost A design rule determining step of setting a sum of the third evaluation cost and the fourth evaluation cost as an evaluation cost, and using a wiring width and a wiring interval that are minimum evaluation costs among the evaluation costs as a design rule. A method for determining design rules, characterized in that:
[0042]
【The invention's effect】
According to the design rule determination method of the present invention, it is possible to obtain a new design rule with improved yield and improved timing in Systematic.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention.
FIG. 2 is an explanatory diagram of Simulated Annealing.
FIG. 3 is an embodiment of a design rule determination device that implements a design rule determination method.
FIG. 4 is an example of dust distribution data. FIG. 5 is an example of a flow of Embodiment 1;
FIG. 6 is an example of a flow of Embodiment 2;
[Explanation of symbols]
1: Cost definition step 2: Cost calculation step 3: Design rule determination step 4: Layout data 5: Dust distribution data 10: Design rule determination device 11: Data input unit 12: Cost calculation unit 13: Minimum cost determination unit 20: Input Device 30: output device

Claims

A cost definition step in which the sum of critical areas determined from a plurality of layout data is used as an evaluation cost;
A predetermined dust distribution is given to layout data of a plurality of circuits designed according to a predetermined design rule, and the evaluation cost for each change is calculated by changing a wiring width and a wiring interval within a predetermined range. A cost calculation process;
A design rule determining method, comprising: determining a minimum evaluation cost from the calculated evaluation costs; and setting a wiring width and a wiring interval at the determined minimum evaluation cost as design rules.

2. The design rule determining method according to claim 1, wherein said cost defining step sets a total sum of timing slack values obtained from a plurality of layout data as an evaluation cost.

2. The design rule determination method according to claim 1, wherein the cost definition step sets a total sum of noise amounts obtained from a plurality of layout data as an evaluation cost.

A cost definition step in which the sum of the critical areas determined from the plurality of layout data is a first evaluation cost, and the sum of the timing slack values determined from the plurality of layout data is a second evaluation cost,
For layout data of a plurality of circuits designed according to a predetermined design rule, the wiring width and the wiring interval are changed within a predetermined range, and a first evaluation cost and a second evaluation cost for each change are set. A cost calculation step of calculating
Perform the specified weighting for the calculated first evaluation cost and the second evaluation cost, and as the evaluation cost the sum of the weighted first evaluation cost and the second evaluation cost, from among the evaluation costs A design rule determining method, comprising: a design rule determining step of setting a wiring width and a wiring interval that minimize the evaluation cost as design rules.

The method according to claim 4, wherein the second evaluation cost is a sum of noise amounts obtained from the plurality of layout data.