JP2004157435A

JP2004157435A - Display device

Info

Publication number: JP2004157435A
Application number: JP2002324915A
Authority: JP
Inventors: Hiroshi Kawamura; 博史川村; Yukio Tojo; 行雄東條
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-11-08
Filing date: 2002-11-08
Publication date: 2004-06-03

Abstract

【課題】二次元的な信号処理を行う演算機能を備えた表示装置を実現することを目的とする。
【解決手段】画素（１，１）…に対応して設けられた駆動素子Ｄと画素（１，１）…に対応して設けられた演算手段Ｃと駆動素子Ｄに表示データ信号を供給するデータ信号線ＤＬと駆動素子Ｄに走査信号を供給する走査信号線ＳＬとを備え、駆動素子Ｄにはデータ信号線ＤＬから演算手段Ｃを介して表示データ信号が供給され、演算手段Ｃは当該演算手段Ｃに対応する画素の表示データ信号と当該演算手段Ｃに対応する画素に対してデータ信号線ＤＬが伸びる方向に配置された少なくとも一つの画素の表示データ信号と当該演算手段Ｃに対応する画素に対して走査信号線ＳＬが伸びる方向に配置された少なくとも一つの画素の表示データ信号とに基づいて演算を行う表示装置とする。
【選択図】図１An object of the present invention is to realize a display device having an arithmetic function for performing two-dimensional signal processing.
A display data signal is supplied to a driving element D provided corresponding to a pixel (1, 1)... And a calculating means C and a driving element D provided corresponding to the pixel (1, 1). A data signal line DL and a scanning signal line SL for supplying a scanning signal to the driving element D; a display data signal is supplied to the driving element D from the data signal line DL via a calculating means C; The display data signal of the pixel corresponding to the arithmetic means C and the display data signal of at least one pixel arranged in the direction in which the data signal line DL extends with respect to the pixel corresponding to the arithmetic means C and the display data signal corresponding to the arithmetic means C The display device performs an operation based on a display data signal of at least one pixel arranged in a direction in which the scanning signal line SL extends with respect to the pixel.
[Selection diagram] Fig. 1

Description

【０００１】
【発明の属する技術分野】
本発明は、演算機能を備えた表示装置に関するものである。
【０００２】
【従来の技術】
従来の演算機能を備えた表示装置として、図３〜５に示すようなものがある（例えば、特許文献１参照。）。なお、図３は液晶表示装置の表示エリアにおける一画素の要部を示す図であり、図４はその装置の一方の基板の構造を示す斜視図であり、図５はその断面図である。
【０００３】
図３〜５に示される液晶表示装置１０１は、対向配置された第１基板１０５と第２基板１０６との間に液晶層１０７が設けられた表示エリア１０３を備え、表示エリア１０３が多数の画素１０２で構成され、各画素１０２における第１基板１０５の液晶層１０７側の面に、それぞれの画素１０２の液晶層１０７を駆動して表示させる素子が設けられてなる構成である。
【０００４】
そして、第１基板１０５の液晶層７側の面には、各画素１０２の液晶層１０７を駆動して表示させる駆動素子や蓄積容量、ソース電極線およびゲート電極線を備えた素子形成層１０８が設けられている。駆動素子および蓄積容量は画素１０２毎に設けられており、またソース電極線およびゲート電極線は、各画素１０２を仕切るようにマトリクス状に設けられている。なお、駆動素子は、活性層がポリシリコンで形成されたポリシリコン薄膜トランジスタ（以下、ポリシリコンＴＦＴと記す）で構成されている。
【０００５】
さらに、各画素１０２における素子形成層１０８には、各画素１０２に演算機能を持たせるべく、駆動素子や蓄積容量等の他に、図３に示すように入力レジスタ回路１２１、メモリ１２２、演算回路１２３、出力レジスタ回路１２４およびデジタル−アナログ変換回路（以下、ＤＡＣ回路と記す）１２５が集積されている。
【０００６】
また、素子形成層１０８には、ソース電極線およびゲート電極線と同様、各画素１０２を仕切るように第１データ入力線１３１、第１データ出力線１３２、入力制御線１３３、出力制御線１３４、演算器制御線１３５、第２データ入力線１３６、第２データ出力線１３７が設けられている。図３では、表示エリア１０３の水平方向、つまりゲート電極線と略平行に入力制御線１３３、出力制御線１３４、演算器制御線１３５が設けられ、表示エリア１０３の垂直方向、つまりソース電極線と略平行に第１データ入力線１３１、第１データ出力線１３２、第２データ入力線１３６、第２データ出力線１３７が設けられている。
【０００７】
入力レジスタ回路１２１は、第１データ入力線１３１と、第２データ入力線１３６とにそれぞれ接続されているとともに入力制御線１３３に接続されている。そして、入力制御線１３３からの制御信号によって、上記の第１データ入力線１３１、第２データ入力線１３６のいずれか一方から、もしくは第１データ入力線１３１と第２データ入力線１３６の双方からデータが入力されるように入力が制御されるものとなっている。
【０００８】
メモリ１２２は、入力されたデータを記憶するＲＡＭ等で構成されている。また演算回路１２３は、外部から入力された画素を表示させるデータ（以下、表示データと記す）を基に所定の演算を行って、得られたデータを出力レジスタ回路１２４に出力する機能を有している。
【０００９】
ここでは、演算回路１２３は、演算器１２３ａと演算器用レジスタ回路１２３ｂとから構成されており、演算器１２３ａがメモリ１２２に記憶されている検知データ等のデータを読み出し、読み出したデータを基に所定の演算を行う機能を有している。また、演算器用レジスタ回路１２３ｂが演算器制御線１３５に接続されており、演算器制御線１３５からの制御信号が演算器用レジスタ回路１２３ｂを介して演算器１２３ａに送られるようになっている。そして、演算器１２３ａは、制御信号にしたがって、所定の演算を行って得られたデータを出力レジスタ回路１２４に出力し、あるいは演算を行わずにデータを出力レジスタ回路１２４に出力するようになっている。
【００１０】
出力レジスタ回路１２４は、演算器１２３ａにて演算処理されたデータを基に表示データ等を出力する機能を有している。ここでは、出力レジスタ回路１２４は、第１データ出力線１３２、第２データ出力線１３７、ＤＡＣ回路１２５に接続されているとともに出力制御線１３４に接続されている。よって、出力制御線１３４からの制御信号によって、上記の第１データ出力線１３２、第２データ出力線１３７、ＤＡＣ回路１２５のいずれかに、演算器１２３ａからのデータを出力するよう出力が制御されるものとなっている。また、ＤＡＣ回路１２５は、出力レジスタ回路１２４からのデジタルデータをアナログ変換し、画素電極１１０へと出力する機能を有している。
【００１１】
第１データ入力線１３１は入力回路１３８に接続されており、第２データ入力線１３６は隣接する他の画素１０２の出力レジスタ回路１２４に接続されている。また、第１データ出力線１３２は最終出力回路１３９に接続されており、第２データ出力線１３７は隣接する他の画素１０２の入力レジスタ回路１２１に接続されている。また、入力制御線１３３、出力制御線１３４、演算器制御線１３５はそれぞれ、コントロールレジスタ回路１４０、制御回路１４１に接続されている。
【００１２】
このような各種の機能回路等が設けられた素子形成層１０８の液晶層１０７側には、図３および図５に示すように、画像を表示するための画素電極１１０が絶縁膜１０９を介して設けられている。この画素電極１１０は、表示エリア１０３に入射した光を反射する反射板を兼ねたアルミニウム等の金属層で形成されており、画素１０２毎にパターン形成されている。また、第２電極１０６も、その液晶層１０７側の面にカラーフィルタ層（図示略）や共通電極１１１等が設けられている。
【００１３】
また、周辺エリア１０４には、ソース電極線、ゲート電極線それぞれの走査回路（図示略）が設けられているとともに、図４に示すごとく、入力回路１３８、最終出力回路１３９、コントロールレジスタ回路１４０および制御回路１４１が設けられている。入力回路１３８は、外部から入力されたデジタル信号からなる表示データを一時保管し、第１データ入力線１３２に出力する機能を有している。また最終出力回路１３９は、演算回路１２３にて演算されて得られたデータをまとめて外部に出力する機能を有している。
【００１４】
コントロールレジスタ回路１４０および制御回路１４１は、入力制御線１３３を介して各画素１０２の入力レジスタ回路１２１へのデータ入力を制御し、また出力制御線１３４を介して各画素の出力レジスタ回路１２４からのデータ出力を制御し、さらに演算器制御線１３５を介して演算回路１２３における演算処理を制御するものとなっている。
【００１５】
このように構成された液晶表示装置１０１では、入力レジスタ回路１２１が、入力制御線１３３からの制御信号にしたがって、第１データ入力線１３１より外部からの表示データを入力し、または第２データ入力線１３６より隣接する他の画素１０２からのデータを入力する。または、第１データ入力線１３１と第２データ入力線１３６とからそれぞれデータを入力する。この入力されたデータはデジタル信号からなる。そして、入力したデータをメモリ１２２に出力する。
【００１６】
次いで、演算器１２３ａはメモリ１２２に記憶されているデータを読み出す。そして、演算器１２３ａは、演算器制御線１３５から演算器用レジスタ回路１２３ｂを介して送られてきた制御信号にしたがって、読み出したデータを基に所定の演算を行い、得られたデータを出力レジスタ回路１２４に出力する。あるいは演算を行わずにデータを出力レジスタ回路１２４に出力する。
【００１７】
出力レジスタ回路１２４は、出力制御線１３４からの制御信号にしたがって、例えば演算器１２３ａからのデータを基に表示データをＤＡＣ回路１２５に出力する。ＤＡＣ回路１２５は、出力レジスタ回路１２４からのデジタルな表示データをアナログ変換し、これを画素電極１１０側に出力して、この画素１０２を表示させる。または出力レジスタ回路１２４は、出力制御線１３４からの制御信号にしたがって、演算器１２３ａからのデータを第１データ出力線１３２あるいは第２データ出力線１３７に出力する。
【００１８】
以上のように、液晶表示装置１０１では、各画素１０２に演算回路１２３が設けられて各画素１０２が演算機能を有しているため、外部ＬＳＩを用意しなくても、画素１０２に入力されたデータに様々な演算処理を施すことができる。この結果、外部ＬＳＩの用意とその取り付けを不要とすることができる。
【００１９】
また、素子形成層１０８に駆動素子等とともに演算手段１２３等を形成でき、しかも駆動素子と同じポリシリコンＴＦＴを用いて演算手段１２３等を形成するため、素子形成層１０８の工程数が多少増加しても、素子形成層１０８の形成を効率良く行える。したがって、実装工程数および構成材料を削減することができ、かつ素子形成層１０８を効率良く形成できることから、液晶表示装置１０１の生産性の向上と製造コストの大幅な低減とを図ることができる。さらに、外部ＬＳＩの外付けが不要であるため、小型化および軽量化も図ることができる。
【００２０】
【特許文献】
特開平１１−２８２００６号公報
【００２１】
【発明が解決しようとする課題】
映像品質の改善法として輪郭の強調や雑音の除去などが行われるが、このような処理は、これまでは、ＮＴＳＣのビデオ信号に対して行われていたため、走査方向にのみの処理が行われてきた。このような方法では、輪郭強調などではこのような方法では、横方向の輪郭のみしか強調できず、縦方向の輪郭を改善することはできない。
【００２２】
輪郭抽出や雑音除去を行うのに上記従来技術の構成を適用とすると、隣接する画素との信号処理が、一方向に配置されている画素への映像信号間でのみ行われるため、２次元的な映像信号に対する信号処理を行うことが困難である。
【００２３】
また、上記従来技術では、画素を駆動するための駆動素子、表示データ信号線であるソース電極線、および走査信号線であるゲート信号線以外に、データ入出力線や回路が別途独立して設けねばならない。
【００２４】
例えば、駆動素子用表示データ信号線に供給するのと同じような表示データを入力レジスタ回路１２１に供給するのに、ソース電極駆動用の回路や駆動素子用表示データ信号線とは別に設けた入力回路１３８や第１データ信号線１３１を必要とする。
【００２５】
よって、上記従来技術の構成で二次元的な信号処理を行うようにするには、構成が複雑化してしまうことが予想される。
【００２６】
本発明は、上記のような課題を解決するためになされたものであって、二次元的な信号処理を行う演算機能を備えた表示装置を実現することを目的とする。
【００２７】
【課題を解決するための手段】
上記課題を解決するため、本発明では、マトリクス状に配列された複数の画素のそれぞれに対応して設けられた駆動素子と、前記複数の画素のそれぞれに対応して設けられた演算手段と、前記駆動素子に表示データ信号を供給するデータ信号線と、前記駆動素子に走査信号を供給する走査信号線とを備え、前記駆動素子には、前記データ信号線から前記演算手段を介して表示データ信号が供給され、前記演算手段は、当該演算手段に対応する画素の表示データ信号と、当該演算手段に対応する画素に対してマトリクス配列の一方の方向に配置された少なくとも一つの他の画素の表示データ信号と、当該演算手段に対応する画素に対してマトリクス配列の他方の方向に配置された少なくとも一つの他の画素の表示データ信号とに基づいて演算を行うこととしている。
【００２８】
これによれば、複数の画素にそれぞれ対応して設けられた演算手段が、当該演算手段に対応する画素の表示データ信号と、当該演算手段に対応する画素に対してマトリクス配列の一方の方向に配置された少なくとも一つの他の画素の表示データ信号と、当該演算手段に対応する画素に対してマトリクス配列の他方の方向に配置された少なくとも一つの他の画素の表示データ信号とに基づいて演算を行うので、それぞれの画素で二次元的な信号処理を行う演算機能を備えた表示装置を実現できる。
【００２９】
これによれば、輪郭強調や雑音除去などを二次元的な信号処理で行えるので、より効果的な映像品質の改善が可能となる。
【００３０】
さらに、本発明では、上記の表示装置において、前記演算手段は、入力部と該入力部に入力された信号に基づいて演算を行う演算部と前記入力部又は前記演算部からの出力を前記駆動素子に出力する出力部とを含み、前記入力部には、前記データ信号線が接続されると共に表示データ信号の入力制御用の制御信号を供給する入力制御線が接続されて、前記入力部に接続された複数のデータ信号線から供給される複数の表示データに基づいて前記演算部で演算を行うこととしている。
【００３１】
ここで、演算手段の入力部に複数のデータ信号線を接続すると共に入力制御線を接続しているので、入力制御線からの制御信号にしたがって、表示データ信号線から供給される表示データ信号をそのまま表示する場合には、例えば、入力部では演算部を介することなくデータ信号線から入力された表示データ信号を出力部に出力し、出力部では入力部から入力された表示データ信号を駆動素子に供給する。一方、演算結果に基づく表示を行う場合には、入力部ではデータ信号線から入力された表示データ信号を演算部に供給し、演算部では供給された複数の表示データ信号に基づく演算を行い出力部に出力し、出力部では演算部から入力された信号を駆動素子に表示データ信号として供給する。
【００３２】
このようにして、演算手段への表示データ信号入力用として駆動素子用データ信号線を共用して、二次元的な信号処理の演算が可能な表示装置を簡単な構成で実現できる。
【００３３】
また、本発明では、上記のいずれかの表示装置において、前記演算手段の出力部は、当該演算手段に対応する画素の駆動素子に表示データ信号を供給するデータ信号線へ、演算結果に基づく表示データ信号を出力することとしている。
【００３４】
これによれば、演算手段で演算されたデータがデータ信号線を介して他の画素の演算手段に入力することができ、演算結果をフィードバックして再び演算を繰り返して、収束計算も可能となる。
【００３５】
また、本発明では、上記のいずれかの表示装置において、前記出力部に前記走査信号線が接続されるものとしている。
【００３６】
これによれば、出力部からの出力のタイミングを駆動素子用走査信号線からの走査信号に基づくようにしているので、別途信号線を設けなくとも、適切なタイミングで駆動素子に表示データ信号を供給することができる。
【００３７】
また、本発明では、上記のいずれかの表示装置において、前記演算手段の少なくとも一部は前記駆動素子が形成された基板に形成されているものとしている。
【００３８】
これによれば、同一基板に演算手段の少なくとも一部と駆動素子とを形成することにより、形成プロセスを共通化でき、生産性を向上させることができる。
【００３９】
また、本発明では、上記のいずれかの表示装置において、前記演算手段の入力部には、当該演算手段に対応する画素の駆動素子に供給される表示データ信号と他の少なくとも一つの画素の駆動素子に供給される表示データ信号とが入力され、該入力された複数の表示データ信号に基づいて当該演算手段の演算部で閾値演算、平均演算又は比較演算を行うものとしている。
【００４０】
これによれば、複数の表示データに基づく閾値演算を行うことによって、近傍の同色の画素表示データ信号とのレベルの最大値を閾値演算して輪郭抽出などの演算処理を行うことができる。また、複数の表示データに基づく平均演算を行うことによって、周囲の画素表示データ信号と平均演算してノイズ除去などの演算処理を行うことができる。また、複数の表示データに基づく比較演算を行うことによって、近傍の同色の画素表示データ信号とのレベルを比較演算して色抽出などの演算処理を行うことができる。なお、閾値演算、平均演算、比較演算のうち複数の演算を行うようにしても良い。
【００４１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
〔実施の形態１〕
本実施形態では、対向配置された２枚の基板間に液晶層が設けられた構成の液晶表示装置に本発明を適用したものについて説明する。なお、本発明は、これに限定されるものではなく、例えば有機エレクトロルミネセンス表示装置に適用できるものである。
【００４２】
図１に、本実施形態の一方の基板の概略構造を示す平面図を示す。
【００４３】
図１に示すように、この基板１の液晶層側には、マトリクス状に配置された複数の画素のそれぞれに対応して駆動素子Ｄ及び演算回路Ｃ（演算手段）が形成されている。そして、基板１には、駆動素子Ｄに映像を表示させるための表示データ信号を供給するデータ信号線ＤＬ１，ＤＬ２，ＤＬ３，…ＤＬｍ（以下、データ信号線を総称するときには符号をＤＬと記す）と、駆動素子Ｄに走査信号を供給するための走査信号線ＳＬ１，ＳＬ２，ＳＬ３，…ＳＬｎ（以下、データ信号線を総称するときには符号をＳＬと記す）とが、各画素を仕切るようにマトリクス状に形成されている。さらに、基板１には、データ信号線ＤＬに表示データを出力するデータ信号線駆動回路２と、走査信号線ＳＬに走査信号を出力する走査信号線駆動回路３とが形成されている。
【００４４】
そして、演算手段である演算回路Ｃの入力部（詳細は後述）での表示データ信号の入力等の制御を行う入力制御信号を出力する入力制御回路４も基板１に形成されており、同じく基板１に形成された入力制御線ＩＬ１，ＩＬ２，ＩＬ３，…ＩＬｎ（以下、入力部制御線を総称するときには符号をＩＬと記載する）を介して、入力制御信号が入力部に供給されるように接続されている。
【００４５】
特に、本実施形態においては、データ信号線ＤＬが演算回路Ｃを介して駆動素子Ｄに接続されており、データ信号線ＤＬからの表示データ信号が演算回路Ｃを介して駆動素子Ｄに供給されるように構成されている。さらに、演算回路Ｃには、それに対応したデータ信号線だけでなく、その近傍のデータ信号線も接続されている。また、走査信号線ＳＬは、駆動素子Ｄにだけ接続されているのではなく、演算回路Ｃにも接続されている。そして、演算回路Ｃからの出力がその画素に対応するデータ信号線に供給されるような接続となっている。
【００４６】
図２に演算手段である演算回路Ｃのブロック図を示す。この演算回路Ｃは、データ信号線が接続されて表示データ信号が入力される入力部５と、入力部５に入力された表示データ信号を記憶する記憶部６と、記憶部６に記憶された表示データ信号に基づいて演算を行う演算部７と、入力部５又は演算部７から出力された信号を駆動素子Ｄに出力して供給する出力部８とを含んでいる。
【００４７】
図２において、Ｉｎ１，Ｉｎ２，Ｉｎ３は、表示データ信号の入力を示し、その画素の駆動素子Ｄに表示データ信号を供給するデータ信号線とそのデータ信号線とは異なる他の２本のデータ信号線とが入力部５に接続されて、それらのデータ信号線からの表示データ信号が入力されるものである。なお、例えば図１の画素（１，１）、画素（１，２）、画素（１，３）のように、表示領域の角部、走査信号線駆動回路３側端部、入力制御回路４側端部に配置された画素においては、入力部５には、その画素の駆動素子Ｄに表示データ信号を供給するデータ信号線とそのデータ信号線とは異なる他の１本のデータ信号線とが入力されることになる。
【００４８】
また、Ｏｕｔ１，Ｏｕｔ２は、表示データ信号の出力を示し、その画素の駆動素子Ｄとその駆動素子Ｄに表示データ信号を供給するデータ信号線とに出力部８が接続されて、表示データ信号が出力されるものである。
【００４９】
そして、Ｃｏｎｔは、制御信号の入力を示し、入力部５に入力部制御線が接続されて、入力部５の入力動作等に用いられる制御信号が入力されるものである。また、Ｓｃａｎは、走査信号の入力を示し、出力部８に走査信号線が接続されて、出力部８から表示データ信号を出力するタイミングを取るのに用いられる走査信号が入力されるものである。
【００５０】
なお、図２に示したものでは、入力部５には、その画素に対応するデータ信号線以外に、その画素の最も近くに位置する二つのデータ信号線が接続されている。
【００５１】
本実施形態の基板１において、基板材料としてガラスや石英等を用い、例えば特開平７−１６１６３４号公報に示されるような技術やその他のポリシリコンなどの結晶性シリコン技術を用いて、薄膜トランジスタ（以下、ＴＦＴと記す）を形成し、そのようなＴＦＴを用いて駆動素子Ｄや演算回路Ｃを構成することができる。さらに、図１に示したものでは、そのようなＴＦＴを用いて、データ信号線駆動回路２、走査信号線駆動回路３及び入力制御回路４も、同一の基板１に形成しているが、これら又はこれらの一部は必ずしも同一基板に形成しなくとも良い。なお、図示はしないが、画素毎に補助容量を駆動素子Ｄに接続して設けても良い。
【００５２】
また、表示装置の構成としては、前述の従来技術と同様に、図５に示されるような反射型としても良いし、図５の１１０画素電極をＩＴＯ等の透明電極により形成して透過型としても良い。また、前述の従来技術と同様に、カラーフィルタ、共通電極を基板１に対向する基板に設けても良い。
【００５３】
ここで、一例として、図１に示した画素（２，２）において、画素（２，１）、画素（１，２）、画素（２，２）、画素（３，２）及び画素（２，３）の表示データ信号に基づき、演算処理を行う場合の動作について説明する。
【００５４】
まず、データ信号線駆動回路２からデータ信号線ＤＬ２へ画素（２，１）の表示データ信号が出力されているときに、入力制御線ＩＬ２からの制御信号にしたがって、画素（２，２）の演算回路Ｃの入力部５ではデータ信号線ＤＬ２から表示データ信号を取り込んで記憶部６に出力し、記憶部６でその表示データ信号を記憶する。なお、ここでは、入力部５から出力部８への出力動作は行わない。
【００５５】
次に、データ信号線駆動回路２からデータ信号線ＤＬ１へ画素（１，２）の表示データ信号が出力されているときに、入力制御線ＩＬ２からの制御信号にしたがって、画素（２，２）の演算回路Ｃの入力部５ではデータ信号線ＤＬ１から表示データ信号を取り込んで記憶部６に出力し、記憶部６でその表示データ信号を記憶する。なお、ここでは、入力部５から出力部８への出力動作は行わない。
【００５６】
次に、データ信号線駆動回路２からデータ信号線ＤＬ２へデータ信号線画素（２，２）の表示データ信号が出力されているときに、入力制御線ＩＬ２からの制御信号にしたがって、画素（２，２）の演算回路Ｃの入力部５ではデータ信号線ＤＬ２から表示データ信号を取り込んで記憶部６に出力し、記憶部６でその表示データ信号を記憶する。また、入力部５では、入力制御線ＩＬ２からの制御信号に基づいて、入力された表示データ信号を出力部８にも出力する。出力部８では、入力部５からの入力があると、入力部５から入力された表示データ信号を駆動素子Ｄに出力するが、その表示データ信号をデータ信号線ＤＬ２には出力しない。
【００５７】
そして、走査信号線駆動回路３から走査信号線ＳＬ２への走査信号にしたがって、画素（２，２）では、出力部６から駆動素子Ｄに表示データ信号が出力され、駆動素子Ｄによる画素（２，２）での表示駆動が行われる。
【００５８】
次に、データ信号線駆動回路２からデータ信号線ＤＬ３へ画素（３，２）の表示データ信号が出力されているときに、入力制御線ＩＬ２からの制御信号にしたがって、画素（２，２）の演算回路Ｃの入力部５ではデータ信号線ＤＬ３から表示データ信号を取り込んで記憶部６に出力し、記憶部６でその表示データ信号を記憶する。なお、ここでは、入力部５から出力部８への出力動作は行わない。
【００５９】
なお、画素（１，２）、画素（２，２）及び画素（３，２）の表示データ信号の入力について、ここでは点順次駆動方式の場合について説明しているが、線順次駆動方式の場合、これら三つの表示データ信号の入力をほぼ同時に行っても良い。
【００６０】
次に、データ信号線駆動回路２からデータ信号線ＤＬ２へ画素（２，３）の表示データ信号が出力されているときに、入力制御線ＩＬ２からの制御信号にしたがって、画素（２，２）の演算回路Ｃの入力部５ではデータ信号線ＤＬ２から表示データ信号を取り込んで記憶部６に出力し、記憶部６でその表示データ信号を記憶する。なお、ここでは、入力部５から出力部８への出力動作は行わない。
【００６１】
画素（２，２）の演算部７では、記憶部６に記憶された画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）の表示データ信号に基づき演算処理を行い、その結果を出力部８に出力する。
【００６２】
次の走査信号線ＳＬ２についての走査期間において、走査信号線駆動回路３から走査信号線ＳＬ２への走査信号にしたがって、画素（２，２）では、出力部６から駆動素子Ｄに表示データ信号が出力され、駆動素子Ｄによって画素（２，２）での表示駆動が行われる。なお、ここで、画素（２，２）の入力部５では、出力部８の出力動作を行わない。
【００６３】
このようにして、画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）の表示データ信号に基づく演算結果を、画素（２，２）に表示させることができる。
【００６４】
なお、ここでは画素（２，２）のみについて説明したが、他の画素においても、同様にして演算結果を表示することができる。ただし、表示領域の角部、走査信号線駆動回路３側端部、入力制御回路４側端部（図１の画素（１，１）、画素（１，２）、画素（１，３）など）では、入力部５の入力に接続されるデータ信号線が少なく、入力される表示データ信号数も少ないが、表示データ信号数が減るだけでほぼ同様にして演算表示を行うことができる。
【００６５】
次いで、収束計算を行う場合について、上述の説明に引き続き説明する。
【００６６】
ここでは、いずれの画素においても同様の演算が行われ、次の走査期間において、データ信号線駆動回路２から表示データ信号の出力が行われないものとする。
【００６７】
初めに、演算回路Ｃの出力部８の動作について説明する。演算回路Ｃにおいて、出力部８では、入力部５から出力部８への出力があると、演算部７から出力部８への出力があっても、入力部５からの表示データ信号を駆動素子Ｄに出力し、出力部８に接続されたデータ信号線に出力を行わない。一方、入力部５から出力部８への出力がないと、演算部７から出力８への表示データ信号の出力があれば、その信号を駆動素子Ｄに出力すると共に出力部８に接続されたデータ信号線にも出力する。
【００６８】
したがって、ここでは、まず、画素（２，１）の演算回路Ｃにおいて、入力制御信号線ＩＬ１から制御信号を用いて、入力部５から出力部８への出力動作を行わせず、演算部７で演算した表示データ信号を出力部８から駆動素子Ｄとデータ信号線ＤＬ２とに出力させるようにする。これにより、画素（２，１）では、走査信号線ＳＬ１からの走査信号にしたがって、演算結果に基づく表示動作を行うと共に、その演算結果に基づく表示データ信号をデータ信号線ＤＬ２へ出力することができる。
【００６９】
このとき、データ線信号駆動回路２からの出力がないので、画素（２，２）の演算回路Ｃの入力部５では、入力部制御信号線ＩＬ２からの制御信号にしたがって、データ信号線ＤＬ２から表示データ信号を取り込めば、画素（２，１）の演算表示された表示データ信号を取り込むことができる。そして、画素（２，２）の入力部５ではその表示データ信号を記憶部６に出力して、記憶部６ではその表示データ信号を記憶する。なお、ここでは、画素（２，２）において、入力部５から出力部８への出力動作は行わない。
【００７０】
次に、画素（１，２）においても、画素（２，１）と同様にして、その演算回路Ｃでは、出力部６から駆動素子Ｄ及びデータ信号線ＤＬ１に演算された表示データ信号が出力される。そのときに、画素（２，２）の演算回路Ｃの入力では、入力制御信号線ＩＬ２からの制御信号にしたがって、画素（１，２）で演算表示された表示データ信号をデータ信号線ＤＬ１から取り込む。そして、画素（２，２）の入力部５ではその表示データ信号を記憶部６に出力して、記憶部６ではその表示データ信号を記憶する。なお、ここでは、画素（２，２）において、入力部５から出力部８への出力動作は行わない。
【００７１】
次に、画素（２，２）においても、画素（２，１）や画素（１，２）と同様に、その演算回路Ｃでは、出力部８から駆動素子Ｄ及びデータ信号線ＤＬ２に演算された表示データ信号が出力される。そのときに、画素（２，２）の演算回路Ｃの入力部５では、入力制御信号線ＩＬ２からの制御信号にしたがって、画素（２，２）で演算表示された表示データ信号をデータ信号線ＤＬ２から取り込む。そして、画素（２，２）の入力部５ではその表示データ信号を記憶部６に出力して、記憶部６ではその表示データ信号を記憶する。なお、ここで入力部５に入力された表示データ信号について、入力部５から出力部８への出力動作は行わない。また、ここでは、データ信号線ＤＬ２からの表示データ信号の取込みを行わずに、演算部７から駆動素子Ｄ及びデータ信号線ＤＬ１に出力されたのと同じ表示データ信号を、演算部７又は記憶部６に記憶しておいて、この後の演算に用いるようにしても良い。
【００７２】
次に、画素（３，２）においても、画素（２，１）や画素（１，２）や画素（２，２）と同様にして、その演算回路Ｃで、出力部８から駆動素子Ｄ及びデータ信号線ＤＬ３に表示データ信号が出力される。そのときに、画素（２，２）の演算回路Ｃの入力部５では、入力制御信号線ＩＬ２からの制御信号にしたがって、画素（３，２）で演算表示された表示データ信号をデータ信号線ＤＬ３から取り込む。そして、画素（２，２）の入力部５ではその表示データ信号を記憶部６に出力して、記憶部６ではその表示データ信号を記憶する。なお、ここでは、画素（２，２）において、入力部５から出力部８への出力動作は行わない。
【００７３】
なお、画素（１，２）、画素（２，２）及び画素（３，２）の表示データ信号の入力について、ここでは点順次駆動方式の場合について説明しているが、線順次駆動方式の場合、これら三つの表示データ信号の入力をほぼ同時に行っても良い。
【００７４】
次に、画素（２，３）においても、画素（２，１）や画素（１，２）や画素（２，２）や画素（３，２）と同様にして、その演算回路Ｃでは、出力部８から駆動素子Ｄ及びデータ信号線ＤＬ１に表示データ信号が出力される。そのときに、画素（２，２）の演算回路Ｃの入力では、入力制御信号線ＩＬ２からの制御信号にしたがって、画素（２，３）で演算表示された表示データ信号をデータ信号線ＤＬ２から取り込む。そして、画素（２，２）の入力部５ではその表示データ信号を記憶部６に出力して、記憶部６ではその表示データ信号を記憶する。なお、ここでは、画素（２，２）において、入力部５から出力部８への出力動作は行わない。
【００７５】
画素（２，２）の演算部７では、記憶部６又は演算部７に記憶された画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）の表示データ信号に基き演算処理を行い、その結果を出力部８に出力する。
【００７６】
走査信号線ＳＬ２について一巡後次にめぐってくる走査期間において、走査信号線駆動回路３から走査信号線ＳＬ２への走査信号にしたがって、画素（２，２）では、出力部６から駆動素子Ｄに表示データ信号が出力され、駆動素子Ｄによる画素（２，２）での表示駆動が行われる。なお、ここで、画素（２，２）の入力部５では、出力部８への出力動作を行わない。
【００７７】
これらの動作を繰り返すことにより、画素（２，２）では、画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）の表示データ信号に基づく演算を繰り返し、その結果を画素（２，２）に表示させて、収束計算を行うことができる。
【００７８】
なお、演算結果に基づく表示を中止して、データ信号線駆動回路２からの表示データ信号による表示を行うには、次のようにすれば良い。入力制御回路４から入力制御線ＩＬを介して入力部５に供給する制御信号にしたがって、各画素の演算回路Ｃの入力部５は、その画素の駆動素子Ｄに表示データ信号を供給する表示データ信号線からの入力を、出力部８に出力する。すると、前述のとおり、出力部８では、入力部５から表示データ信号が入力されるので、演算部７からの信号ではなく、入力部５からの信号を駆動素子Ｄに出力すると共に、データ信号線への出力動作は行わない。このような動作により、演算結果に基づく表示動作を中止して、データ信号線回路２からの表示データ信号に基づく表示に切り替えることができる。
【００７９】
また、本実施形態では、画素（２，２）で、画素（２，１）、画素（１，２）、画素（２，２）、画素（３，２）及び画素（２，３）の五つの表示データ信号に基づいて演算を行うものについて説明したが、本発明はある画素とそれ以外の少なくとも一つの画素との最低で二つの表示データ信号に基づく演算を行うものに適用できるものであり、演算の対象とする画素の信号数を上記説明よりも少なくしても又は多くしても良い。したがって、例えば、演算回路Ｃの入力部５への入力を増やして、ある画素の周囲の八つの画素の表示データ信号を含んで九つの表示データ信号に基づく演算を行っても良い。
【００８０】
以上のように、本実施形態によれば、演算回路Ｃへの表示データ信号入力用として駆動素子用データ信号線ＤＬを共用して、二次元的な信号処理の演算が可能な表示装置を簡単な構成で実現できる。
【００８１】
さらに、上述の説明でいえば、画素（２，２）で演算を行う場合に、画素（２，１）や画素（２，３）の表示データ信号をも単一のデータ信号線ＤＬ２から演算回路Ｃの入力部５に入力することにより、単一の駆動素子用データ信号線から入力される複数の表示データに基づく演算を行うことができる。
【００８２】
また、上述の説明でいえば、画素（２，２）で演算を行う場合に、画素（１，２）や画素（３，２）の表示データ信号をデータ信号線ＤＬ１やデータ信号線ＤＬ２から演算回路Ｃの入力部５に入力することにより、相異なる駆動素子用データ信号線から入力される複数の表示データ信号に基づく演算を行うことができる。
【００８３】
そして、演算回路Ｃの出力部８が、その演算回路Ｃに対応する画素の駆動素子Ｄに表示データ信号を供給するデータ信号線に表示データ信号を出力するので、演算回路Ｃで演算されたデータを、データ信号線を介して他の画素の演算回路に入力させることができ、演算結果をフィードバックして再び演算を繰り返して、収束計算させることも可能となる。
【００８４】
また、演算回路Ｃの出力部８に走査信号線ＳＬを接続して、出力部８からの出力のタイミングを駆動素子用走査信号線ＳＬからの走査信号に基づくようにしているので、別途信号線を設けなくとも、適切なタイミングで駆動素子Ｄに表示データ信号を供給することができる。
【００８５】
さらに、演算回路Ｃは駆動素子Ｄが形成された基板に形成されているので、形成プロセスを共通化でき、生産性を向上させることができる。
【００８６】
なお、本実施形態においては、演算回路Ｃでの演算結果を外部に出力する構成ではないが、演算回路Ｃでの演算結果を外部に出力するのであれば、例えば、データ信号線ＤＬとほぼ同方向に伸びる出力線を形成して演算回路Ｃの出力部８と接続して、その演算結果を外部に出力する構成としても良い。さらに、出力制御線を走査信号線とほぼ同方向に伸びる出力制御線を形成して、その出力制御線を上述の走査信号線ＳＬに代えて出力部８に接続して、任意のタイミングで演算結果を出力するようにしても良い。
〔実施の形態２〕
以降の実施形態では、前述の実施の形態１で説明した表示装置を用いた具体的な演算について説明する。
【００８７】
実施の形態２では、輪郭抽出を行うものについて説明する。
【００８８】
本実施形態は、ある画素と同色でその画素の最も近くに位置する四方向の画素との表示データ信号を用い、演算回路Ｃの演算部７において、ある画素とその周囲の四つの画素とで、表示データ信号の電位差のうちの最大値のものに対して閾値演算を行い、その結果に基づき表示を行うものである。
【００８９】
単純な輪郭抽出の場合には閾値演算の結果で１か０かの２値を結果とする。単なる輪郭抽出でなく、輪郭や微妙な濃淡を調べることのできる微分画像を求める場合には、隣接データ信号の電位差の最大値に一定の係数をかけたものを出力する。さらに、輪郭強調の場合には、元のデータにある一定の係数をかけたものに、電位差の最大値に一定の係数をかけたものを加えることにより、元の画像の輪郭を強調することができる。これらのデータは各色ごとに得ることができる。これらの輪郭抽出や微分画像は色ごとに独立に演算することも可能であるし、各色の結果から、その最大値や平均値を求めることも可能である。或いは、ＲＧＢの三原色の隣接する画素の表示データの最大値や平均値を求めて輝度データとし、隣接する輝度データ間で、同様の輪郭抽出や微分画像、輪郭強調などを行うことも可能である。
【００９０】
なお、図１に図示したものでは画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）が隣り合うような配置となっているが、本実施形態の場合、Ｒ，Ｂ，Ｇの三原色の画素が存在し、図１に図示したように隣り合う配置とはならず、ある画素と同色でその画素のその画素の最も近くに位置する四方向の画素を用いて合計五つの画素で上述のような演算動作を行えば良い。
【００９１】
また、本実施形態では、五つの画素での演算について説明したが、演算回路Ｃの入力部５への入力を増やして、ある画素の周囲の八つの画素の表示データ信号を含んで九つの表示データ信号に基づく演算を行っても良い。
〔実施の形態３〕
実施の形態３では、ノイズ除去を行うものについて説明する。
【００９２】
本実施形態は、ある画素と同色でその画素の最も近くに位置する四方向の画素との表示データ信号を用い、演算回路Ｃの演算部７において、ある画素とその周囲の四つの画素とで、表示データ信号の平均を取る演算を行い、その結果に基づき表示を行うものである。
【００９３】
平均を取ることにより、ノイズを除去することは可能であるが、それにより、輪郭がボケた画像となる。そこで、ノイズ除去の平均化の計算を行った後に、実施の形態２で示される輪郭強調の演算を行うことにより、ノイズの少ない、かつ、輪郭のボケない画像を得ることができる。平均化の場合にも色ごとに行う、三原色のデータより輝度データを作成し、そのデータについて行うなどが考えられる。
【００９４】
なお、図１に図示したものでは画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）が隣り合うような配置となっているが、本実施形態の場合、Ｒ，Ｂ，Ｇの三原色の画素が存在し、図１に図示したように隣り合う配置とはならず、ある画素と同色でその画素の最も近くに位置する四方向の画素を用いて合計五つの画素で上述のような演算動作を行えば良い。
【００９５】
また、本実施形態では、五つの画素での演算について説明したが、演算回路Ｃの入力部５への入力を増やして、ある画素の周囲の八つの画素の表示データ信号を含んで九つの表示データ信号に基づく演算を行っても良い。
〔実施の形態４〕
実施の形態４では、特定の色抽出を行うものについて説明する。
【００９６】
各画素に送られてきたデータと事前に記憶部に記憶させたデータと比較し、記憶部に記憶させたデータの範囲に入っている場合、演算回路から特定の値を出力する。Ｒ，Ｇ，Ｂの三原色の画素データをそれぞれ接続し、全てのデータが先の特定の値になっていた画素のみ駆動回路へデータを送ることにより、特定の色の部分のみを表示することが可能となる。
【００９７】
【発明の効果】
以上のように、本発明によれば、複数の画素にそれぞれ対応して設けられた演算手段が、当該演算手段に対応する画素の表示データ信号と、当該演算手段に対応する画素に対してデータ信号線が伸びる方向に配置された少なくとも一つの画素の表示データ信号と、当該演算手段に対応する画素に対して走査信号線が伸びる方向に配置された少なくとも一つの画素の表示データ信号とに基づいて演算を行うので、それぞれの画素で二次元的な信号処理を行う演算機能を備えた表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態の表示装置を構成する一方の基板の概略構図を示す平面図である。
【図２】演算手段のブロック図である。
【図３】従来の表示装置の表示領域の一画素の要部を示す斜視図である。
【図４】従来の表示装置を構成する一方の基板の構成を示す斜視図である。
【図５】従来の表示装置の要部断面図である。
【符号の説明】
１基板
５入力部
７記憶部
８出力部
Ｃ演算回路（演算手段）
Ｄ駆動素子
ＤＬ１，ＤＬ２，ＤＬ３データ信号線
ＳＬ１，ＳＬ２，ＳＬ３走査信号線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a display device having an arithmetic function.
[0002]
[Prior art]
As a conventional display device having an arithmetic function, there is one as shown in FIGS. 3 to 5 (for example, see Patent Document 1). FIG. 3 is a diagram showing a main part of one pixel in a display area of the liquid crystal display device, FIG. 4 is a perspective view showing a structure of one substrate of the device, and FIG. 5 is a sectional view thereof.
[0003]
The liquid crystal display device 101 shown in FIGS. 3 to 5 includes a display area 103 in which a liquid crystal layer 107 is provided between a first substrate 105 and a second substrate 106 which are opposed to each other. An element for driving and displaying the liquid crystal layer 107 of each pixel 102 is provided on the surface of the first substrate 105 of each pixel 102 on the liquid crystal layer 107 side.
[0004]
On the surface of the first substrate 105 on the liquid crystal layer 7 side, a driving element for driving and displaying the liquid crystal layer 107 of each pixel 102, an element forming layer 108 including a storage capacitor, a source electrode line, and a gate electrode line are provided. Is provided. A driving element and a storage capacitor are provided for each pixel 102, and a source electrode line and a gate electrode line are provided in a matrix so as to partition each pixel 102. The driving element is formed of a polysilicon thin film transistor (hereinafter, referred to as a polysilicon TFT) in which an active layer is formed of polysilicon.
[0005]
Further, the element forming layer 108 in each pixel 102 includes an input register circuit 121, a memory 122, and an arithmetic circuit as shown in FIG. 123, an output register circuit 124, and a digital-analog conversion circuit (hereinafter, referred to as a DAC circuit) 125 are integrated.
[0006]
Similarly to the source electrode line and the gate electrode line, the element forming layer 108 includes a first data input line 131, a first data output line 132, an input control line 133, an output control line 134, An operation unit control line 135, a second data input line 136, and a second data output line 137 are provided. In FIG. 3, an input control line 133, an output control line 134, and a computing unit control line 135 are provided in a horizontal direction of the display area 103, that is, substantially in parallel with the gate electrode line. A first data input line 131, a first data output line 132, a second data input line 136, and a second data output line 137 are provided substantially in parallel.
[0007]
The input register circuit 121 is connected to the first data input line 131 and the second data input line 136, respectively, and is also connected to the input control line 133. Then, according to a control signal from the input control line 133, the signal is transmitted from one of the first data input line 131 and the second data input line 136 or from both the first data input line 131 and the second data input line 136. The input is controlled so that data is input.
[0008]
The memory 122 is configured by a RAM or the like that stores input data. Further, the arithmetic circuit 123 has a function of performing a predetermined arithmetic operation based on data (hereinafter, referred to as display data) for displaying pixels input from the outside, and outputting the obtained data to the output register circuit 124. ing.
[0009]
Here, the arithmetic circuit 123 includes an arithmetic unit 123a and an arithmetic unit register circuit 123b. The arithmetic unit 123a reads data such as detection data stored in the memory 122, and performs a predetermined operation based on the read data. Has the function of calculating The arithmetic unit register circuit 123b is connected to the arithmetic unit control line 135, and a control signal from the arithmetic unit control line 135 is sent to the arithmetic unit 123a via the arithmetic unit register circuit 123b. The arithmetic unit 123a outputs data obtained by performing a predetermined operation according to the control signal to the output register circuit 124, or outputs data to the output register circuit 124 without performing the operation. I have.
[0010]
The output register circuit 124 has a function of outputting display data or the like based on the data processed by the calculator 123a. Here, the output register circuit 124 is connected to the first data output line 132, the second data output line 137, the DAC circuit 125, and to the output control line 134. Therefore, the output is controlled by the control signal from the output control line 134 to output the data from the arithmetic unit 123a to one of the first data output line 132, the second data output line 137, and the DAC circuit 125. It has become something. Further, the DAC circuit 125 has a function of converting the digital data from the output register circuit 124 into an analog signal and outputting the digital data to the pixel electrode 110.
[0011]
The first data input line 131 is connected to the input circuit 138, and the second data input line 136 is connected to the output register circuit 124 of another adjacent pixel 102. The first data output line 132 is connected to the final output circuit 139, and the second data output line 137 is connected to the input register circuit 121 of another adjacent pixel 102. The input control line 133, the output control line 134, and the arithmetic unit control line 135 are connected to the control register circuit 140 and the control circuit 141, respectively.
[0012]
On the liquid crystal layer 107 side of the element formation layer 108 provided with such various functional circuits and the like, a pixel electrode 110 for displaying an image is provided via an insulating film 109, as shown in FIGS. Is provided. The pixel electrode 110 is formed of a metal layer such as aluminum that also serves as a reflector that reflects light incident on the display area 103, and is patterned for each pixel 102. In addition, the second electrode 106 is also provided with a color filter layer (not shown), a common electrode 111, and the like on the surface on the liquid crystal layer 107 side.
[0013]
In the peripheral area 104, a scanning circuit (not shown) for each of the source electrode line and the gate electrode line is provided, and as shown in FIG. 4, an input circuit 138, a final output circuit 139, a control register circuit 140, A control circuit 141 is provided. The input circuit 138 has a function of temporarily storing display data including a digital signal input from the outside and outputting the display data to the first data input line 132. Further, the final output circuit 139 has a function of collectively outputting data obtained by the arithmetic operation of the arithmetic circuit 123 to the outside.
[0014]
The control register circuit 140 and the control circuit 141 control data input to the input register circuit 121 of each pixel 102 via the input control line 133, and output data from the output register circuit 124 of each pixel via the output control line 134. It controls the data output and further controls the arithmetic processing in the arithmetic circuit 123 via the arithmetic unit control line 135.
[0015]
In the liquid crystal display device 101 configured as described above, the input register circuit 121 inputs display data from the outside through the first data input line 131 according to the control signal from the input control line 133, or inputs the second data input signal. Data from another pixel 102 adjacent to the line 136 is input. Alternatively, data is input from the first data input line 131 and the second data input line 136, respectively. This input data consists of digital signals. Then, the input data is output to the memory 122.
[0016]
Next, the arithmetic unit 123a reads the data stored in the memory 122. The operation unit 123a performs a predetermined operation based on the read data in accordance with the control signal transmitted from the operation unit control line 135 via the operation unit register circuit 123b, and outputs the obtained data to an output register circuit. 124. Alternatively, the data is output to the output register circuit 124 without performing the operation.
[0017]
The output register circuit 124 outputs display data to the DAC circuit 125 based on, for example, data from the arithmetic unit 123a according to a control signal from the output control line 134. The DAC circuit 125 converts the digital display data from the output register circuit 124 into an analog signal, and outputs the analog signal to the pixel electrode 110 to display the pixel 102. Alternatively, the output register circuit 124 outputs data from the arithmetic unit 123a to the first data output line 132 or the second data output line 137 according to a control signal from the output control line 134.
[0018]
As described above, in the liquid crystal display device 101, since the arithmetic circuit 123 is provided in each pixel 102 and each pixel 102 has an arithmetic function, the input to the pixel 102 can be performed without preparing an external LSI. Various arithmetic processing can be performed on the data. As a result, it is not necessary to prepare and mount the external LSI.
[0019]
In addition, the arithmetic unit 123 and the like can be formed together with the driving element and the like in the element forming layer 108. Further, since the arithmetic unit 123 and the like are formed using the same polysilicon TFT as the driving element, the number of steps of the element forming layer 108 is slightly increased. However, the element formation layer 108 can be formed efficiently. Accordingly, the number of mounting steps and constituent materials can be reduced, and the element formation layer 108 can be formed efficiently, so that the productivity of the liquid crystal display device 101 can be improved and the manufacturing cost can be significantly reduced. Further, since no external LSI is required, reduction in size and weight can be achieved.
[0020]
[Patent Document]
JP-A-11-282006
[0021]
[Problems to be solved by the invention]
As a method for improving the image quality, contour enhancement and noise removal are performed. However, such processing has been performed on the NTSC video signal so far, so processing is performed only in the scanning direction. Have been. In such a method, in a contour enhancement or the like, only a horizontal contour can be enhanced by such a method, and a vertical contour cannot be improved.
[0022]
When the configuration of the above-described conventional technique is applied to perform contour extraction and noise removal, signal processing with adjacent pixels is performed only between video signals to pixels arranged in one direction. It is difficult to perform signal processing on a complicated video signal.
[0023]
In addition, in the above conventional technology, a data input / output line and a circuit are separately provided separately from a driving element for driving a pixel, a source electrode line serving as a display data signal line, and a gate signal line serving as a scanning signal line. I have to.
[0024]
For example, in order to supply the same display data to the input register circuit 121 as to be supplied to the display data signal line for the drive element, an input circuit provided for the source electrode drive circuit or the display data signal line for the drive element is provided separately. The circuit 138 and the first data signal line 131 are required.
[0025]
Therefore, in order to perform two-dimensional signal processing with the configuration of the related art, the configuration is expected to be complicated.
[0026]
The present invention has been made to solve the above-described problem, and has as its object to realize a display device having an arithmetic function for performing two-dimensional signal processing.
[0027]
[Means for Solving the Problems]
In order to solve the above problems, in the present invention, a driving element provided corresponding to each of a plurality of pixels arranged in a matrix, and a computing unit provided corresponding to each of the plurality of pixels, A data signal line for supplying a display data signal to the driving element; and a scanning signal line for supplying a scanning signal to the driving element. The driving element includes a display signal from the data signal line via the arithmetic unit. A signal is supplied, and the arithmetic unit includes a display data signal of a pixel corresponding to the arithmetic unit, and a display data signal of at least one other pixel arranged in one direction of the matrix array with respect to the pixel corresponding to the arithmetic unit. An operation is performed based on the display data signal and the display data signal of at least one other pixel arranged in the other direction of the matrix arrangement with respect to the pixel corresponding to the operation means. It is set to Ukoto.
[0028]
According to this, the calculation means provided for each of the plurality of pixels is used to display the display data signal of the pixel corresponding to the calculation means and the pixel corresponding to the calculation means in one direction of the matrix arrangement. Calculation is performed based on the display data signal of at least one other pixel arranged and the display data signal of at least one other pixel arranged in the other direction of the matrix arrangement with respect to the pixel corresponding to the operation means. Therefore, a display device having an arithmetic function of performing two-dimensional signal processing with each pixel can be realized.
[0029]
According to this, contour enhancement, noise removal, and the like can be performed by two-dimensional signal processing, so that more effective image quality can be improved.
[0030]
Further, according to the present invention, in the display device described above, the calculation unit includes an input unit, a calculation unit that performs a calculation based on a signal input to the input unit, and an output from the input unit or the calculation unit. An output unit for outputting to the element, and the input unit is connected to the data signal line and an input control line for supplying a control signal for input control of a display data signal is connected to the input unit. The calculation unit performs calculation based on a plurality of display data supplied from a plurality of connected data signal lines.
[0031]
Here, since a plurality of data signal lines are connected to the input portion of the arithmetic means and the input control line is connected, the display data signal supplied from the display data signal line is supplied according to the control signal from the input control line. In the case of displaying as it is, for example, the input unit outputs the display data signal input from the data signal line to the output unit without passing through the arithmetic unit, and the output unit outputs the display data signal input from the input unit to the driving element. To supply. On the other hand, when performing display based on the calculation result, the input unit supplies the display data signal input from the data signal line to the calculation unit, and the calculation unit performs calculation based on the plurality of supplied display data signals and outputs the result. The output unit supplies a signal input from the calculation unit to the drive element as a display data signal.
[0032]
In this manner, a display device capable of performing two-dimensional signal processing calculations can be realized with a simple configuration by sharing the drive element data signal lines for inputting display data signals to the calculation means.
[0033]
Further, according to the present invention, in any one of the display devices described above, the output unit of the arithmetic unit outputs a display based on the arithmetic result to a data signal line that supplies a display data signal to a driving element of a pixel corresponding to the arithmetic unit. It outputs a data signal.
[0034]
According to this, the data calculated by the calculation means can be input to the calculation means of another pixel via the data signal line, the calculation result is fed back, and the calculation is repeated again, thereby enabling the convergence calculation. .
[0035]
Further, according to the present invention, in any of the above display devices, the scanning signal line is connected to the output unit.
[0036]
According to this, since the output timing from the output unit is based on the scanning signal from the driving element scanning signal line, the display data signal is transmitted to the driving element at an appropriate timing without providing a separate signal line. Can be supplied.
[0037]
Further, according to the present invention, in any of the above display devices, at least a part of the arithmetic unit is formed on a substrate on which the driving element is formed.
[0038]
According to this, by forming at least a part of the arithmetic unit and the driving element on the same substrate, the formation process can be shared and the productivity can be improved.
[0039]
Further, according to the present invention, in any one of the display devices described above, the input unit of the arithmetic unit includes a display data signal supplied to a driving element of a pixel corresponding to the arithmetic unit and a driving signal of another at least one pixel. A display data signal supplied to the element is input, and a threshold operation, an average operation, or a comparison operation is performed by an operation unit of the operation unit based on the plurality of input display data signals.
[0040]
According to this, by performing a threshold value calculation based on a plurality of pieces of display data, it is possible to perform a threshold value calculation on a maximum value of a level with a neighboring pixel display data signal of the same color to perform a calculation process such as contour extraction. Further, by performing an averaging operation based on a plurality of display data, it is possible to perform an averaging operation with surrounding pixel display data signals and perform an arithmetic process such as noise removal. In addition, by performing a comparison operation based on a plurality of display data, it is possible to perform a comparison operation on the level of a neighboring pixel display data signal of the same color to perform an operation process such as color extraction. Note that a plurality of calculations among the threshold calculation, the average calculation, and the comparison calculation may be performed.
[0041]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[Embodiment 1]
In the present embodiment, a liquid crystal display device in which the present invention is applied to a liquid crystal display device having a configuration in which a liquid crystal layer is provided between two substrates arranged opposite to each other will be described. The present invention is not limited to this, but can be applied to, for example, an organic electroluminescent display device.
[0042]
FIG. 1 is a plan view showing a schematic structure of one substrate of the present embodiment.
[0043]
As shown in FIG. 1, on the liquid crystal layer side of the substrate 1, a driving element D and an arithmetic circuit C (arithmetic means) are formed corresponding to each of a plurality of pixels arranged in a matrix. The substrate 1 has data signal lines DL1, DL2, DL3,... DLm for supplying a display data signal for displaying an image on the driving element D (hereinafter, the data signal lines are collectively referred to as DL). And scanning signal lines SL 1, SL 2, SL 3,... SLn for supplying a scanning signal to the driving element D (hereinafter, the data signal lines are collectively referred to as SL). It is formed in a shape. Further, on the substrate 1, a data signal line driving circuit 2 for outputting display data to the data signal lines DL and a scanning signal line driving circuit 3 for outputting a scanning signal to the scanning signal lines SL are formed.
[0044]
An input control circuit 4 for outputting an input control signal for controlling input of a display data signal and the like at an input section (details will be described later) of the arithmetic circuit C as the arithmetic means is also formed on the substrate 1. The input control signal is supplied to the input unit through input control lines IL1, IL2, IL3,... ILn (hereinafter, the symbol IL is referred to when the input unit control lines are collectively referred to). It is connected.
[0045]
In particular, in the present embodiment, the data signal line DL is connected to the drive element D via the arithmetic circuit C, and the display data signal from the data signal line DL is supplied to the drive element D via the arithmetic circuit C. It is configured to: Further, the arithmetic circuit C is connected not only to the corresponding data signal line, but also to a data signal line in the vicinity thereof. Further, the scanning signal line SL is connected not only to the driving element D but also to the arithmetic circuit C. The connection is such that the output from the arithmetic circuit C is supplied to the data signal line corresponding to the pixel.
[0046]
FIG. 2 shows a block diagram of the arithmetic circuit C as the arithmetic means. The arithmetic circuit C is connected to a data signal line and receives a display data signal. The input unit 5 receives the display data signal. The storage unit 6 stores the display data signal input to the input unit 5. It includes an operation unit 7 that performs an operation based on the display data signal, and an output unit 8 that outputs a signal output from the input unit 5 or the operation unit 7 to the driving element D and supplies the same.
[0047]
In FIG. 2, In1, In2, and In3 indicate input of a display data signal, and a data signal line for supplying a display data signal to the driving element D of the pixel and another two data signals different from the data signal line. Are connected to the input unit 5, and display data signals from those data signal lines are input. For example, like the pixel (1, 1), the pixel (1, 2), and the pixel (1, 3) in FIG. 1, the corner of the display area, the end on the side of the scanning signal line driving circuit 3, the input control circuit 4 In the pixel arranged at the side end, the input section 5 includes a data signal line for supplying a display data signal to the driving element D of the pixel and another data signal line different from the data signal line. Will be input.
[0048]
Out1 and Out2 indicate output of a display data signal, and the output unit 8 is connected to the driving element D of the pixel and a data signal line for supplying a display data signal to the driving element D, so that the display data signal is output. What is output.
[0049]
Cont indicates an input of a control signal, and an input unit control line is connected to the input unit 5 to input a control signal used for an input operation of the input unit 5 and the like. Scan indicates an input of a scanning signal. A scanning signal line is connected to the output unit 8, and a scanning signal used for setting a timing for outputting a display data signal from the output unit 8 is input. .
[0050]
In the configuration shown in FIG. 2, the input unit 5 is connected to two data signal lines closest to the pixel in addition to the data signal line corresponding to the pixel.
[0051]
In the substrate 1 of the present embodiment, a thin film transistor (hereinafter, referred to as “glass” or “quartz”) is used as a substrate material by using a technology as disclosed in Japanese Patent Application Laid-Open No. , TFT), and the driving element D and the arithmetic circuit C can be configured using such TFTs. 1, the data signal line driving circuit 2, the scanning signal line driving circuit 3, and the input control circuit 4 are formed on the same substrate 1 using such TFTs. Alternatively, some of them may not necessarily be formed on the same substrate. Although not shown, an auxiliary capacitance may be connected to the driving element D for each pixel.
[0052]
The display device may be of a reflective type as shown in FIG. 5 as in the case of the above-mentioned conventional technology, or may be formed as a transmissive type by forming the 110 pixel electrode of FIG. 5 with a transparent electrode such as ITO. Is also good. Further, similarly to the above-described related art, a color filter and a common electrode may be provided on a substrate facing the substrate 1.
[0053]
Here, as an example, in the pixel (2, 2) shown in FIG. 1, the pixel (2, 1), the pixel (1, 2), the pixel (2, 2), the pixel (3, 2), and the pixel (2) , 3), the operation when the arithmetic processing is performed based on the display data signal will be described.
[0054]
First, when the display data signal of the pixel (2, 1) is being output from the data signal line driving circuit 2 to the data signal line DL2, the pixel (2, 2) is controlled according to the control signal from the input control line IL2. The input unit 5 of the arithmetic circuit C takes in the display data signal from the data signal line DL2 and outputs it to the storage unit 6, and the storage unit 6 stores the display data signal. Here, the output operation from the input unit 5 to the output unit 8 is not performed.
[0055]
Next, when the display data signal of the pixel (1, 2) is being output from the data signal line driving circuit 2 to the data signal line DL1, the pixel (2, 2) is output in accordance with the control signal from the input control line IL2. The input unit 5 of the arithmetic circuit C takes in the display data signal from the data signal line DL1 and outputs it to the storage unit 6, and the storage unit 6 stores the display data signal. Here, the output operation from the input unit 5 to the output unit 8 is not performed.
[0056]
Next, when the display data signal of the data signal line pixel (2, 2) is being output from the data signal line driving circuit 2 to the data signal line DL2, the pixel (2) is output according to the control signal from the input control line IL2. , 2), the input section 5 of the arithmetic circuit C takes in the display data signal from the data signal line DL2 and outputs it to the storage section 6, and the storage section 6 stores the display data signal. Further, the input unit 5 also outputs the input display data signal to the output unit 8 based on the control signal from the input control line IL2. When there is an input from the input unit 5, the output unit 8 outputs the display data signal input from the input unit 5 to the drive element D, but does not output the display data signal to the data signal line DL2.
[0057]
Then, in accordance with the scanning signal from the scanning signal line driving circuit 3 to the scanning signal line SL2, in the pixel (2, 2), a display data signal is output from the output unit 6 to the driving element D, and the pixel (2) , 2).
[0058]
Next, when the display data signal of the pixel (3, 2) is being output from the data signal line driving circuit 2 to the data signal line DL3, the pixel (2, 2) is output according to the control signal from the input control line IL2. The input unit 5 of the arithmetic circuit C takes in the display data signal from the data signal line DL3 and outputs it to the storage unit 6, and the storage unit 6 stores the display data signal. Here, the output operation from the input unit 5 to the output unit 8 is not performed.
[0059]
Note that the input of display data signals for the pixels (1, 2), (2, 2), and (3, 2) has been described in the case of the dot sequential driving method. In this case, these three display data signals may be input almost simultaneously.
[0060]
Next, when the display data signal of the pixel (2, 3) is being output from the data signal line driving circuit 2 to the data signal line DL2, the pixel (2, 2) is output according to the control signal from the input control line IL2. In the input unit 5 of the arithmetic circuit C, the display data signal is fetched from the data signal line DL2 and output to the storage unit 6, and the display data signal is stored in the storage unit 6. Here, the output operation from the input unit 5 to the output unit 8 is not performed.
[0061]
In the calculation unit 7 for the pixel (2, 2), the pixel (1, 2), the pixel (2, 1), the pixel (2, 2), the pixel (2, 3), and the pixel (3) stored in the storage unit 6 are stored. , 2), based on the display data signal, and outputs the result to the output unit 8.
[0062]
In the scanning period for the next scanning signal line SL2, in the pixel (2, 2), a display data signal is output from the output unit 6 to the driving element D in accordance with the scanning signal from the scanning signal line driving circuit 3 to the scanning signal line SL2. The display is driven by the drive element D and the pixel (2, 2) is driven. Note that the output operation of the output unit 8 is not performed in the input unit 5 of the pixel (2, 2).
[0063]
In this way, the calculation result based on the display data signal of the pixel (1, 2), the pixel (2, 1), the pixel (2, 2), the pixel (2, 3), and the pixel (3, 2) (2, 2) can be displayed.
[0064]
Although only the pixel (2, 2) has been described here, the calculation result can be similarly displayed in other pixels. However, the corners of the display area, the end on the side of the scanning signal line drive circuit 3 and the end on the side of the input control circuit 4 (pixels (1,1), (1,2), (1,3), etc. in FIG. 1) In (2), although the number of data signal lines connected to the input of the input unit 5 is small and the number of input display data signals is small, the calculation display can be performed in substantially the same manner only by reducing the number of display data signals.
[0065]
Next, the case of performing the convergence calculation will be described following the above description.
[0066]
Here, it is assumed that the same operation is performed in any pixel, and the display data signal is not output from the data signal line driving circuit 2 in the next scanning period.
[0067]
First, the operation of the output unit 8 of the arithmetic circuit C will be described. In the arithmetic circuit C, in the output unit 8, if there is an output from the input unit 5 to the output unit 8, even if there is an output from the arithmetic unit 7 to the output unit 8, the display data signal from the input unit 5 is output to the driving element. D, and does not output to the data signal line connected to the output unit 8. On the other hand, if there is no output from the input unit 5 to the output unit 8, and if there is an output of the display data signal from the arithmetic unit 7 to the output 8, the signal is output to the drive element D and connected to the output unit 8. Also output to the data signal line.
[0068]
Therefore, here, first, in the arithmetic circuit C of the pixel (2, 1), the output operation from the input unit 5 to the output unit 8 is not performed using the control signal from the input control signal line IL1, but the arithmetic unit 7 Is output from the output unit 8 to the drive element D and the data signal line DL2. Accordingly, in the pixel (2, 1), the display operation based on the operation result is performed in accordance with the scanning signal from the scanning signal line SL1, and the display data signal based on the operation result is output to the data signal line DL2. it can.
[0069]
At this time, since there is no output from the data line signal drive circuit 2, the input unit 5 of the arithmetic circuit C of the pixel (2, 2) outputs the data signal from the data signal line DL2 according to the control signal from the input unit control signal line IL2. By taking in the display data signal, it is possible to take in the display data signal calculated and displayed for the pixel (2, 1). The input unit 5 of the pixel (2, 2) outputs the display data signal to the storage unit 6, and the storage unit 6 stores the display data signal. Here, the output operation from the input unit 5 to the output unit 8 is not performed in the pixel (2, 2).
[0070]
Next, in the pixel (1, 2), similarly to the pixel (2, 1), the arithmetic circuit C outputs the display data signal calculated from the output unit 6 to the drive element D and the data signal line DL1. Is done. At that time, at the input of the arithmetic circuit C of the pixel (2, 2), the display data signal calculated and displayed by the pixel (1, 2) is transmitted from the data signal line DL1 according to the control signal from the input control signal line IL2. take in. The input unit 5 of the pixel (2, 2) outputs the display data signal to the storage unit 6, and the storage unit 6 stores the display data signal. Here, the output operation from the input unit 5 to the output unit 8 is not performed in the pixel (2, 2).
[0071]
Next, in the pixel (2, 2), similarly to the pixel (2, 1) and the pixel (1, 2), in the arithmetic circuit C, the operation is performed from the output unit 8 to the driving element D and the data signal line DL2. The output display data signal is output. At this time, in the input unit 5 of the arithmetic circuit C of the pixel (2, 2), the display data signal calculated and displayed by the pixel (2, 2) is displayed on the data signal line according to the control signal from the input control signal line IL2. Import from DL2. The input unit 5 of the pixel (2, 2) outputs the display data signal to the storage unit 6, and the storage unit 6 stores the display data signal. Note that the output operation from the input unit 5 to the output unit 8 is not performed for the display data signal input to the input unit 5 here. Also, here, the display data signal output from the arithmetic unit 7 to the driving element D and the data signal line DL1 is not taken in from the data signal line DL2, and the same display data signal is output to the arithmetic unit 7 or the storage unit. The information may be stored in the unit 6 and used for subsequent calculations.
[0072]
Next, in the pixel (3, 2), similarly to the pixel (2, 1), the pixel (1, 2), and the pixel (2, 2), the operation circuit C outputs the driving element D from the output unit 8 in the same manner. And a display data signal is output to the data signal line DL3. At this time, in the input unit 5 of the arithmetic circuit C of the pixel (2, 2), the display data signal calculated and displayed by the pixel (3, 2) is displayed on the data signal line according to the control signal from the input control signal line IL2. Import from DL3. The input unit 5 of the pixel (2, 2) outputs the display data signal to the storage unit 6, and the storage unit 6 stores the display data signal. Here, in the pixel (2, 2), the output operation from the input unit 5 to the output unit 8 is not performed.
[0073]
Note that the input of display data signals for the pixels (1, 2), (2, 2), and (3, 2) has been described in the case of the dot sequential driving method. In this case, these three display data signals may be input almost simultaneously.
[0074]
Next, in the pixel (2, 3), similarly to the pixel (2, 1), the pixel (1, 2), the pixel (2, 2), and the pixel (3, 2), in the arithmetic circuit C, A display data signal is output from the output unit 8 to the drive element D and the data signal line DL1. At that time, at the input of the arithmetic circuit C of the pixel (2, 2), the display data signal calculated and displayed by the pixel (2, 3) is transmitted from the data signal line DL2 according to the control signal from the input control signal line IL2. take in. The input unit 5 of the pixel (2, 2) outputs the display data signal to the storage unit 6, and the storage unit 6 stores the display data signal. Here, the output operation from the input unit 5 to the output unit 8 is not performed in the pixel (2, 2).
[0075]
In the calculation unit 7 of the pixel (2, 2), the pixel (1, 2), the pixel (2, 1), the pixel (2, 2), the pixel (2, 3) stored in the storage unit 6 or the calculation unit 7 Then, arithmetic processing is performed based on the display data signal of the pixel (3, 2) and the result is output to the output unit 8.
[0076]
In the next scanning period after one round of the scanning signal line SL2, in the pixel (2, 2), from the output unit 6 to the driving element D, according to the scanning signal from the scanning signal line driving circuit 3 to the scanning signal line SL2. The display data signal is output, and the display driving of the pixel (2, 2) by the driving element D is performed. Here, the output operation to the output unit 8 is not performed in the input unit 5 of the pixel (2, 2).
[0077]
By repeating these operations, in the pixel (2, 2), the pixel (1, 2), the pixel (2, 1), the pixel (2, 2), the pixel (2, 3), and the pixel (3, 2) The calculation based on the display data signal is repeated, and the result is displayed on the pixel (2, 2) to perform the convergence calculation.
[0078]
In order to stop the display based on the calculation result and perform the display using the display data signal from the data signal line driving circuit 2, the following may be performed. In accordance with a control signal supplied from the input control circuit 4 to the input unit 5 via the input control line IL, the input unit 5 of the arithmetic circuit C of each pixel supplies display data for supplying a display data signal to the driving element D of the pixel. The input from the signal line is output to the output unit 8. Then, as described above, since the display data signal is input from the input unit 5 to the output unit 8, the signal from the input unit 5 is output to the drive element D instead of the signal from the arithmetic unit 7, and the data signal is output. No output operation to the line is performed. By such an operation, the display operation based on the calculation result can be stopped, and the display can be switched to the display based on the display data signal from the data signal line circuit 2.
[0079]
In the present embodiment, the pixel (2, 2) includes the pixel (2, 1), the pixel (1, 2), the pixel (2, 2), the pixel (3, 2), and the pixel (2, 3). Although the description has been given of the case where the calculation is performed based on the five display data signals, the present invention is applicable to the case where the calculation is performed based on at least two display data signals of a certain pixel and at least one other pixel. Yes, the number of signals of the pixel to be operated may be smaller or larger than the above description. Therefore, for example, the number of inputs to the input unit 5 of the arithmetic circuit C may be increased, and arithmetic based on nine display data signals including display data signals of eight pixels around a certain pixel may be performed.
[0080]
As described above, according to the present embodiment, a display device capable of performing a two-dimensional signal processing operation by sharing the drive element data signal line DL for inputting a display data signal to the operation circuit C is simplified. It can be realized with a simple configuration.
[0081]
Further, in the above description, when the calculation is performed on the pixel (2, 2), the display data signal of the pixel (2, 1) or the pixel (2, 3) is also calculated from the single data signal line DL2. By inputting to the input unit 5 of the circuit C, it is possible to perform an operation based on a plurality of display data input from a single driving element data signal line.
[0082]
In addition, in the above description, when the calculation is performed at the pixel (2, 2), the display data signal of the pixel (1, 2) or the pixel (3, 2) is transmitted from the data signal line DL1 or the data signal line DL2. By inputting to the input unit 5 of the arithmetic circuit C, arithmetic based on a plurality of display data signals input from different drive element data signal lines can be performed.
[0083]
Then, the output unit 8 of the arithmetic circuit C outputs the display data signal to the data signal line that supplies the display data signal to the driving element D of the pixel corresponding to the arithmetic circuit C. Can be input to the arithmetic circuit of another pixel via the data signal line, and the convergence calculation can be performed by repeating the operation again by feeding back the operation result.
[0084]
Further, the scanning signal line SL is connected to the output section 8 of the arithmetic circuit C, and the output timing from the output section 8 is based on the scanning signal from the driving element scanning signal line SL. , The display data signal can be supplied to the driving element D at an appropriate timing.
[0085]
Further, since the arithmetic circuit C is formed on the substrate on which the drive element D is formed, the formation process can be shared and the productivity can be improved.
[0086]
In the present embodiment, the configuration is not such that the operation result of the operation circuit C is output to the outside. However, if the operation result of the operation circuit C is to be output to the outside, for example, it is substantially the same as the data signal line DL. An output line extending in the direction may be formed and connected to the output unit 8 of the arithmetic circuit C to output the arithmetic result to the outside. Further, the output control line is formed as an output control line extending substantially in the same direction as the scanning signal line, and the output control line is connected to the output section 8 in place of the above-described scanning signal line SL, and the operation is performed at an arbitrary timing. The result may be output.
[Embodiment 2]
In the following embodiments, specific calculations using the display device described in Embodiment 1 will be described.
[0087]
In the second embodiment, description will be given of a case where contour extraction is performed.
[0088]
The present embodiment uses a display data signal of a pixel in the same color and the four directions of pixels located closest to the pixel, and in the arithmetic unit 7 of the arithmetic circuit C, a certain pixel and the four surrounding pixels are used. The threshold value is calculated for the maximum value of the potential differences of the display data signal, and the display is performed based on the result.
[0089]
In the case of simple contour extraction, a binary value of 1 or 0 is obtained as a result of the threshold value calculation. In order to obtain a differential image capable of examining outlines and subtle shadings instead of simply extracting outlines, a value obtained by multiplying the maximum value of the potential difference between adjacent data signals by a constant coefficient is output. Further, in the case of contour emphasis, the contour of the original image can be emphasized by adding a coefficient obtained by multiplying the original data by a certain coefficient and a coefficient obtained by multiplying the maximum value of the potential difference by a certain coefficient. it can. These data can be obtained for each color. These contour extraction and differential images can be calculated independently for each color, and the maximum value and average value can be obtained from the result of each color. Alternatively, it is also possible to obtain the maximum value or the average value of the display data of the adjacent pixels of the three primary colors of RGB to obtain luminance data, and perform similar contour extraction, differential image, contour emphasis, etc. between the adjacent luminance data. .
[0090]
In the arrangement shown in FIG. 1, the pixel (1, 2), the pixel (2, 1), the pixel (2, 2), the pixel (2, 3), and the pixel (3, 2) are arranged adjacently. However, in the case of the present embodiment, pixels of the three primary colors of R, B, and G exist, and the pixels are not arranged adjacent to each other as shown in FIG. The above-described calculation operation may be performed on a total of five pixels by using pixels in the four directions closest to each other.
[0091]
Further, in the present embodiment, the calculation using five pixels has been described. However, the number of inputs to the input unit 5 of the arithmetic circuit C is increased to include nine display data signals including display data signals of eight pixels around a certain pixel. The calculation based on the data signal may be performed.
[Embodiment 3]
In the third embodiment, a description will be given of a device that performs noise removal.
[0092]
The present embodiment uses a display data signal of a pixel in the same color and the four directions of pixels located closest to the pixel, and in the arithmetic unit 7 of the arithmetic circuit C, a certain pixel and the four surrounding pixels are used. , An arithmetic operation for averaging the display data signals, and displaying based on the result.
[0093]
By taking the average, it is possible to remove the noise, but this results in an image with a blurred outline. Therefore, by performing the calculation of the edge enhancement shown in Embodiment 2 after calculating the averaging for noise removal, it is possible to obtain an image with less noise and without blurring of the edge. In the case of averaging, it is conceivable that luminance data is created from the data of the three primary colors, and the luminance data is created for each data.
[0094]
In the arrangement shown in FIG. 1, the pixel (1, 2), the pixel (2, 1), the pixel (2, 2), the pixel (2, 3), and the pixel (3, 2) are arranged adjacently. However, in the case of the present embodiment, pixels of the three primary colors of R, B, and G exist, and they are not arranged adjacent to each other as shown in FIG. 1. The above-described arithmetic operation may be performed on a total of five pixels using the four pixels located in four directions.
[0095]
Further, in the present embodiment, the calculation using five pixels has been described. However, the number of inputs to the input unit 5 of the arithmetic circuit C is increased to include nine display data signals including display data signals of eight pixels around a certain pixel. The calculation based on the data signal may be performed.
[Embodiment 4]
In the fourth embodiment, a specific color extraction will be described.
[0096]
The data sent to each pixel is compared with the data stored in the storage unit in advance, and when the data is within the range of the data stored in the storage unit, a specific value is output from the arithmetic circuit. By connecting pixel data of the three primary colors of R, G, and B, and sending data to the drive circuit only for pixels for which all data has a specific value, only a specific color portion can be displayed. It becomes possible.
[0097]
【The invention's effect】
As described above, according to the present invention, the arithmetic means provided for each of the plurality of pixels is used to display the display data signal of the pixel corresponding to the arithmetic means and the data corresponding to the pixel corresponding to the arithmetic means. A display data signal of at least one pixel arranged in a direction in which the signal line extends, and a display data signal of at least one pixel arranged in a direction in which the scanning signal line extends with respect to a pixel corresponding to the arithmetic unit. Therefore, a display device having an arithmetic function of performing two-dimensional signal processing with each pixel can be realized.
[Brief description of the drawings]
FIG. 1 is a plan view showing a schematic composition of one substrate constituting a display device according to an embodiment of the present invention.
FIG. 2 is a block diagram of a calculation unit.
FIG. 3 is a perspective view showing a main part of one pixel of a display area of a conventional display device.
FIG. 4 is a perspective view showing a configuration of one substrate constituting a conventional display device.
FIG. 5 is a sectional view of a main part of a conventional display device.
[Explanation of symbols]
1 substrate
5 Input section
7 Storage unit
8 Output section
C operation circuit (operation means)
D drive element
DL1, DL2, DL3 data signal lines
SL1, SL2, SL3 scanning signal line

Claims

Driving elements provided corresponding to each of the plurality of pixels arranged in a matrix,
Computing means provided for each of the plurality of pixels;
A data signal line for supplying a display data signal to the driving element;
A scanning signal line for supplying a scanning signal to the driving element,
A display data signal is supplied to the drive element from the data signal line via the arithmetic unit,
The computing means, a display data signal of a pixel corresponding to the computing means, a display data signal of at least one other pixel arranged in one direction of the matrix arrangement for the pixel corresponding to the computing means, A display device which performs an operation on a pixel corresponding to the operation means based on a display data signal of at least one other pixel arranged in the other direction of the matrix arrangement.

The display device according to claim 1,
The arithmetic unit includes an input unit, an arithmetic unit that performs an arithmetic operation based on a signal input to the input unit, and an output unit that outputs an output from the input unit or the arithmetic unit to the drive element,
A plurality of data signal lines are connected to the input unit, and an input control line that supplies a control signal for input control of a display data signal is connected to the input unit, and a plurality of data signal lines are connected to the input unit. A display device, wherein the calculation unit performs a calculation based on a plurality of display data supplied.

The display device according to claim 1, wherein
A display device, wherein the output unit of the arithmetic unit outputs a display data signal based on the arithmetic result to a data signal line that supplies a display data signal to a driving element of a pixel corresponding to the arithmetic unit.

4. The display device according to claim 1, wherein the scan line signal line is connected to an output unit of the calculation unit. 5.

5. The display device according to claim 1, wherein at least a part of the arithmetic unit is formed on a substrate on which the driving element is formed. 6.

6. The display device according to claim 1, wherein an input unit of the arithmetic unit includes a display data signal supplied to a driving element of a pixel corresponding to the arithmetic unit and at least one other pixel. 7. And a display data signal supplied to the driving element of
A display device, wherein a threshold value operation, an average operation, or a comparison operation is performed by an operation unit of the operation means based on the plurality of input display data signals.