[go: up one dir, main page]

JP2004140210A - System - Google Patents

System Download PDF

Info

Publication number
JP2004140210A
JP2004140210A JP2002303933A JP2002303933A JP2004140210A JP 2004140210 A JP2004140210 A JP 2004140210A JP 2002303933 A JP2002303933 A JP 2002303933A JP 2002303933 A JP2002303933 A JP 2002303933A JP 2004140210 A JP2004140210 A JP 2004140210A
Authority
JP
Japan
Prior art keywords
power supply
filter
wiring
stub
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002303933A
Other languages
Japanese (ja)
Other versions
JP4260456B2 (en
Inventor
Atsushi Nakamura
中村 篤
Motohiro Suwa
諏訪 元大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002303933A priority Critical patent/JP4260456B2/en
Publication of JP2004140210A publication Critical patent/JP2004140210A/en
Application granted granted Critical
Publication of JP4260456B2 publication Critical patent/JP4260456B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguides (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a system composed of semiconductor devices mounted on a substrate by which no electric power is wasted, noise can be effectively reduced up to high frequencies and power source decoupling for a semiconductor device such as a microcomputer can be achieved. <P>SOLUTION: The system is composed of an LSI package 1, a bypass capacitor 3, a filter 5 and the like which are mounted on the substrate. The filter 5 includes stub wiring 4 (λ/4) which is connected between the bypass capacitor 3 and a backbone power source and is composed of circuits which exhibit an impedance lower than that of the power source path. In this way, when noise is generated from the LSI package 1, the noise current is allowed to flow into the filter 5, is reflected from an open end of the stub wiring 4 and returns. Noise current from the LSI package 1 after λ/2 is canceled at a branch point of the stub wiring 4 by this action. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置を実装したシステムに関し、特に不要電磁放射(EMI:Electro−Magnetic Interference)低減対策に好適なマイクロコンピュータなどの半導体装置を実装基板上に実装したシステムに適用して有効な技術に関する。
【0002】
【従来の技術】
本発明者が検討したところによれば、マイクロコンピュータなどの半導体装置を実装基板上に実装したシステムに関しては、以下のような技術が考えられる。
【0003】
たとえば、マイクロコンピュータの半導体装置を実装基板上に実装したシステムでは、EMI低減対策のために、実装部品のバイパスコンデンサを、半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続し、マイクロコンピュータの動作電流(特にその高調波成分)を基幹電源から引き込みにくいようにノイズ対策を行っている。さらに、バイパスコンデンサに加えて、電源フィルタを電源経路の電源電圧や基準電圧に直列に挿入する場合もある。
【0004】
また、EMI低減対策のために、半導体装置に基幹電源から電源を供給する電源経路の電源配線の長さを、電源配線の特定周波数に対し基板素材の波長短縮率をかけた値とし、電源経路の電源電圧と基準電圧との間にコンデンサを接続したプリント基板の技術が開示されている(たとえば、特許文献1参照)。
【0005】
【特許文献1】
特開2001−119110号公報(第1頁の要約など)
【0006】
【発明が解決しようとする課題】
ところで、前記のようなマイクロコンピュータなどの半導体装置を実装基板上に実装したシステムについて、本発明者が検討した結果、以下のようなことが明らかとなった。
【0007】
たとえば、前記のように、バイパスコンデンサを、半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続した構成(図1参照、但しフィルタ5がない状態)では、電流Cではバイパスコンデンサ3からの電流Bが100%にならず、基幹電源2からの電流Aを完全には阻止できない。これは、電流Aと電流Bの大きさがそれぞれの経路インピーダンスの逆比で決まることによる。経路Aに対して経路Bのインピーダンスを1/10程度にしかできないため、電流Bの約1/10のノイズ電流が経路Aを流れる。経路Aは電源ケーブルなど、放射効率の高い部分(アンテナとして作用)に接続されるため、1/10の電流といえどもEMIを引き起こす。
【0008】
さらに、バイパスコンデンサに加えて、チップビーズやT型フィルタを利用すると、電流A、電流Bの経路インピーダンス比は1000:1近くまで高めることができる。しかし、これらは比較的低い周波数帯域でしか得られないことと、避けられない直流抵抗分(0.2〜0.6Ω)により無駄な消費電力と半導体装置の電流変化に伴う電源電圧の変動を発生する問題がある。
【0009】
また、前記特許文献1の技術は、半導体装置に基幹電源から電源を供給する電源経路の電源配線の長さを規定するものであり、本発明のように、他端がオープン状態であるような配線の一端を電源経路に接続する技術ではない。
【0010】
そこで、本発明の目的は、無駄な消費電力がなく、高周波までノイズ低減の効果の高い、マイクロコンピュータなどの半導体装置用の電源デカップリングが実現できる、半導体装置を実装基板上に実装したシステムを提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0013】
すなわち、本発明は、半導体装置とキャパシタを実装基板上に実装したシステムに、低インピーダンス回路を付加した構成とされ、キャパシタは半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続され、低インピーダンス回路はキャパシタと基幹電源との間に接続され、一端は電源経路の電源電圧と基準電圧とにそれぞれ接続し、他端はオープン状態である一対の配線、いわゆるスタブ配線を含み、電源経路よりも低いインピーダンスの回路としたものである。これにより、ノイズ電流が流れる電源経路に低インピーダンスの回路を設けることにより、低インピーダンスの回路から電源経路にノイズ電流を相殺する逆位相の電流を注入することができるようになる。
【0014】
この構成において、一対のスタブ配線のそれぞれは、半導体装置の動作周波数の実装基板中の波長の1/4となるような長さに形成されたり、あるいは半導体装置の動作周波数の整数倍の1/4波長となるような長さに形成されたり、さらにはこれらを組み合わせて構成されるものである。これにより、スタブ配線から給電系に注入する逆位相の電流は、スタブ配線長がちょうど1/4波長となる周波数の奇数倍となる周波数成分のみを発生するため、ノイズ電流が低減され、EMI低減効果を十分に得ることができるようになる。
【0015】
また、低インピーダンス回路は、10μm〜0.2μmの厚さの誘電体を一対のスタブ配線で挟んで構成され、実装基板内に形成されたり、あるいは実装基板への実装部品として形成されるものである。これにより、実装基板内に形成する場合でも実装基板の大きさに影響を与えることなく、また実装部品として形成する場合には、個別部品として各種機器に対応させることができるようになる。
【0016】
尚、この低インピーダンスの回路のインピーダンスが低いほど、該回路に流れ込むノイズ電流が大きくすることができるため、ノイズを打ち消す効果が高くなる。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0018】
図1により、本発明の一実施の形態のシステムの構成の一例を説明する。図1は本実施の形態のシステムにおいて、実装基板上に実装される半導体装置への供給電源系の概略回路図を示す。
【0019】
本実施の形態のシステムは、特に限定されるものではないが、たとえば一例として、マイクロコンピュータのLSIパッケージ(半導体装置)1と、このLSIパッケージ1に基幹電源2から電源を供給する電源経路の電源電圧Vccと基準電圧Vssとの間に接続されるバイパスコンデンサ(キャパシタ)3と、このバイパスコンデンサ3と基幹電源2との間に接続され、一端は電源経路の電源電圧Vccと基準電圧Vssとにそれぞれ接続し、他端はオープン状態である一対のスタブ配線4を含み、電源経路よりも低いインピーダンスの回路であるフィルタ5などからなり、これらのLSIパッケージ1、バイパスコンデンサ3、フィルタ5などは実装基板上に実装されて構成される。
【0020】
このシステムにおいて、基幹電源2とバイパスコンデンサ3の接続点までの電源電圧Vccおよび基準電圧Vssの電源経路、バイパスコンデンサ3とLSIパッケージ1までの電源電圧Vccおよび基準電圧Vssの電源経路にはそれぞれインダクタンス成分を有する。また、LSIパッケージ1からの出力経路にはそれぞれ次段の負荷容量成分を有する。
【0021】
LSIパッケージ1は、チップ6を内蔵し、このチップ6にはマイクロコンピュータを構成する複数のモジュール7が形成される。各モジュール7には、実装基板上の電源経路から電源電圧Vccと基準電圧Vssとが供給される。また、チップ6上には、LSIパッケージ1の外部に設けられた水晶発振器8からの発振信号を入力として基準となるクロック信号を発生するCPG9が形成され、クロック信号がバッファ回路10を通じて各モジュール7に供給される。さらに、チップ6上には、LSIパッケージ1の外部に信号を出力するバッファ回路11が形成されている。
【0022】
このLSIパッケージ1において、内部の電源電圧Vccおよび基準電圧Vssの電源経路にもそれぞれ、前記システムと同様にインダクタンス成分を有する。
【0023】
バイパスコンデンサ3は、LSIパッケージ1の近傍に設けられ、実装基板上の電源経路の電源電圧Vccと基準電圧Vssとの間に接続される。
【0024】
フィルタ5は、バイパスコンデンサ3よりも基幹電源2側に設けられ、実装基板上の電源経路の電源電圧Vccと基準電圧Vssとにそれぞれ接続される。このフィルタ5は、誘電体を挟む一対のスタブ配線4からなり、この一対のスタブ配線4の一端は電源経路の電源電圧Vccと基準電圧Vssとの配線途中にそれぞれ挿入されて接続され、他端はオープン状態となっている。このフィルタ5では、特に低いインピーダンスを実現するために極薄誘電体(膜厚10μm〜0.2μm程度)が用いられる。このスタブ配線4の形状についての詳細は後述するが、ここではつづら折れパターンを図示している。
【0025】
次に、図2により、本実施の形態のシステムにおいて、フィルタの接続およびそれによるノイズ相殺の概念の一例を説明する。図2はフィルタの接続およびそれによるノイズ相殺の概念図を示す。
【0026】
図2においては、帯パターンのスタブ配線4によるフィルタ5を例に示している。この帯パターンは、前述のように一端は電源経路の電源電圧Vccと基準電圧Vssとにポート1及びポート2を介してそれぞれ接続され、他端はオープン状態となっており、ノイズ電流の基本周波数の1/4波長(λ/4)の長さに形成されている。
【0027】
本実施の形態のシステムにおいて、LSIパッケージ1からノイズが発生すると、このノイズ電流はバイパスコンデンサ3に一部吸収され、コンデンサより先のフィルタ5に流れる。このフィルタ5に流れたノイズ電流は、スタブ配線4のオープン状態の他端で反射して一端の分岐点に戻り、後続のノイズ電流と合流する。これにより、スタブ配線4の分岐点で、スタブ配線4からの反射波が、LSIパッケージ1からのλ/2後のノイズ電流を相殺するように作用する。すなわち、基幹電源2からの給電系に、LSIパッケージ1からのノイズ電流を流さなくすることができる。なお、この効果は基本周波数の奇数倍の高調波全てに対して効果がある。
【0028】
次に、図3〜図7により、フィルタのスタブ配線の一例を説明する。図3は帯パターン、図4および図5は帯パターンの変形例、図6は渦巻きパターン、図7はつづら折れパターンのパターン図をそれぞれ示す。各フィルタは図2に示すように、一端は電源経路の電源電圧Vccと基準電圧Vssとにポート1及びポート2を介してそれぞれ接続されている。
【0029】
図3に示すように、スタブ配線4aが帯パターンによるフィルタ5aは、このフィルタ5aのポート1,2間に、スタブ配線4aが所定の幅で、所定の長さで帯状に形成されている。この例は、たとえばBluetoothなどの2.4GHzの周波数に対応することができる。
【0030】
また、帯パターンによるフィルタは、図4に示すように、先端の中央部を凸状態にしたスタブ配線4bとすることで、フィルタ5bは効果のある帯域幅を拡大することができる。あるいは、図5に示すように、スタブ配線5cの先端を段差状態にしたフィルタ5cにおいても、同様に効果のある帯域幅を拡大できる。このように、スタブ配線4の先端を変形することにより、広い帯域幅で効果が得られるフィルタ5を実現することができるようになる。
【0031】
図6に示すように、スタブ配線4dが渦巻きパターンによるフィルタ5dは、このフィルタ5dのポート1,2間に、スタブ配線4dが所定の幅で、所定の長さで渦巻き状に形成されている。この形状では、先端までの距離を維持して折り曲げることで、面積の縮小を図ることができる。なお、スタブ配線4dの幅は、反射波が減衰(抵抗ロス)して効果をなさなくならない範囲で狭くすることができる。
【0032】
図7に示すように、スタブ配線4eがつづら折れパターンによるフィルタ5eは、このフィルタ5eのポート1,2間に、スタブ配線4eが所定の幅で、所定の長さでつづら折れ状に形成され、渦巻きパターンと同様に先端までの距離を維持して折り曲げることで、面積の縮小を図ることができる。
【0033】
次に、図8〜図13により、フィルタを実装基板内に形成する場合の一例を説明する。図8は実装基板の断面図、図9〜図12は実装基板の各層のレイアウト図を示し、それぞれ図9は信号配線層(表面層)、図10はスタブ配線層、図11は基準電圧層、図12は電源電圧層を示し、図13はスタブ配線層の変形例を示す。
【0034】
図8に示すように、実装基板20は、信号配線層(表面層)21、絶縁層22、スタブ配線層23、誘電体層24、基準電圧層25、絶縁層26、電源電圧層27、絶縁層(裏面層)28からなる多層構造で形成されている。この実装基板20の内部にフィルタ5が形成され、一対のスタブ配線4は、誘電体層24を、この上層に積層したスタブ配線層23と下層に積層した基準電圧層25のベタパターン(プレーン状のパターン)の一部を共有する配線とで挟んで構成される。たとえば、スタブ配線層23および基準電圧層25にアルミニウムを用いた場合には、誘電体層24は10μm〜0.2μm程度、好ましくは1μm以下、0.2μm程度の非常に薄いアルミニウム酸化膜が用いられる。
【0035】
図9に示すように、実装基板20の信号配線層21は、LSIパッケージ1が搭載される各パッド31a〜31dから、信号、電源電圧、基準電圧の各配線パターン32a〜32dが引き回される。電源電圧Vccの配線パターン32bは、電源電圧のパッド31bから電源電圧用の一対のうち、一方のスルーホール33aまで引き回され、この一方のスルーホール33aと対となる他方のスルーホール33bは電源電圧層27につながれる。基準電圧Vssの配線パターン32cは、基準電圧のパッド31cから基準電圧用のスルーホール33cまで引き回されている。
【0036】
図10に示すように、スタブ配線層23は、電源電圧用の一対のスルーホール33a,33bにつながる配線パターンがスタブ配線4としてつづら折れパターン(図7に対応する例)で形成されている。
【0037】
図11に示すように、基準電圧層25は、基準電圧用のスルーホール33cにつながるベタパターンで形成されている。このベタパターンの一部をスタブ配線4として共有して、スタブ配線層23のスタブ配線4と対で誘電体層24を挟んでフィルタ5を構成する。なお、電源電圧用の一対のスルーホール33a,33bはベタパターンにはつながらないようになっている。
【0038】
図12に示すように、電源電圧層27は、電源電圧用の一対のうち、他方のスルーホール33bにつながるベタパターンで形成されている。このベタパターンは、基幹電源2につながるようになっている。なお、電源電圧用の一対のうち、一方のスルーホール33a、基準電圧用のスルーホール33cはベタパターンにはつながらないようになっている。
【0039】
また、実装基板20のレイアウトの関係上、スタブ配線層23を前記図10に示すようなつづら折れパターンで形成できない場合は、たとえば図13に示すように、スルーホールを避けるようにつづら折れパターンを曲げて、スタブ配線4fを引き回すことも可能である。
【0040】
次に、図14〜図19により、フィルタを実装基板への実装部品として形成する場合の一例を説明する。図14〜図16は実装部品を示し、それぞれ図14は斜視図、図15は底面図、図16はスタブ配線の説明図を示し、図17〜図19は別の実装部品を示し、それぞれ図17は斜視図、図18は断面図、図19はスタブ配線の説明図を示す。
【0041】
図14および図15に示すように、実装部品40は、四角柱形状に形成され、底面に電源電圧Vcc1,Vcc2の端子41,42、基準電圧Vss1,Vss2の端子43,44が設けられている。各端子41〜44のうち、電源経路に対し、電源電圧Vcc1と基準電圧Vss1の端子41,43はLSIパッケージ1側、電源電圧Vcc2と基準電圧Vss2の端子42,44は基幹電源2側にそれぞれ接続される。
【0042】
この四角柱形状の実装部品40の内部には、図16に示すように、誘電体を挟んだ帯パターンのスタブ配線4gが、オープン端を中心に巻物状にして内蔵される。また、巻物状にする代わりに、つづら折れ状に内蔵することも可能である。たとえば、スタブ配線4gの長さは、60MHzに合わせると約280mmとなり、基材を含めて薄くしないと小型化ができないが、巻物状、つづら折れ状にすることで、60MHzで約28mmと小型化が可能となる。携帯電話の使用帯域へのノイズ混入を防ぐ目的(1.5GHz)では、長さ約11mmで効果が得られる。全長の短いスタブ配線の場合、反射波が減衰しにくいので、スタブ配線の幅を狭めてもよい。全長、幅の低減で部品サイズは小型化できる。
【0043】
また、別の実装部品50は、図17に示すように、円柱形状に形成され、底面に電源電圧Vcc1,Vcc2のリード51,52、基準電圧Vss1,Vss2のリード53,54が設けられ、電源経路に対し電源電圧Vcc1と基準電圧Vss1のリード51,53はLSIパッケージ1側、電源電圧Vcc2と基準電圧Vss2のリード52,54は基幹電源2側にそれぞれ接続される。
【0044】
この円柱形状の実装部品50の内部には、図18および図19に示すように、誘電体を挟んだつづら折れパターンのスタブ配線4hが、絶縁材を芯にして図示しない絶縁シートを挟んで巻物状にして内蔵される。たとえば、スタブ配線4hは、10回の折り返しでは長さが約29mm、幅が約1.8mmとなる。この場合に、実装部品50の外形は、直径が約1mm、長さが約2mmにすることができる。
【0045】
以上のように構成されるフィルタ5について、代表的な応用分野とフィルタ5の構成方法についてまとめると、以下のようになる。
【0046】
たとえば、車載機器用では、マイクロコンピュータの動作周波数が40MHz、80MHzなどの場合に、フィルタ5の基本周波数はマイクロコンピュータの動作周波数に設定し、実装基板20に内蔵したり、または実装部品40,50として構成できる。また、携帯機器用では、マイクロコンピュータの動作周波数が160MHzなどの場合に、フィルタ5の基本周波数は機器の通信周波数に設定し、小型の実装部品40,50として構成できる。さらに、Bluetoothなどでも、携帯機器の場合と同様に対応できる。
【0047】
次に、図20〜図24により、フィルタにおける各スタブ配線の特性評価および依存性評価のシミュレーション結果の一例を説明する。図20は誘電体厚の比較による特性評価、図21はパターンの依存性評価、図22はスタブ配線の組み合わせパターン、図23は複数のスタブ配線の組み合わせ評価、図24は複数のスタブ配線の組み合わせをそれぞれ示す。
【0048】
誘電体厚の比較による特性評価は、前記図7に示したつづら折れパターン(スタブ配線長は15mm×15の例)のスタブ配線4eについて、誘電体の厚さを400μm、0.2μmに設定した場合の周波数(Frequency(MHz))の変化に対する減衰値(Magnitude(dB))を測定したシミュレーション結果である。図20に示すように、フィルタ5のポート間の透過特性は、誘電体厚=0.2μmで、通常の誘電体厚=400μmでは得られないような優れた減衰特性が得られる。
【0049】
パターンの依存性評価は、例えば誘電体厚0.2μmである場合の前記図6に示した渦巻きパターンのスタブ配線4d、前記図7に示したつづら折れパターンのスタブ配線4eについて、周波数の変化に対する減衰値を測定したシミュレーション結果である。図21に示すように、渦巻きパターン、つづら折れパターンのどちらにおいても、同じような特性が得られる。
【0050】
複数のスタブ配線の組み合わせ評価は、前記図7に示したつづら折れパターンのスタブ配線4e、前記図7に示したつづら折れパターンとこのつづら折れパターンの1/2の配線長によるつづら折れパターンのスタブ配線4iとの組み合わせパターン(図22)について、周波数の変化に対する減衰値を測定したシミュレーション結果である。図23に示すように、整数倍でのつづら折れパターンでは1次、3次、5次、7次、…というように奇数次の高調波に対して優れた減衰特性が得られ、また組み合わせパターンでは1次、2次、3次、5次、6次、7次、…というような高調波に対して優れた減衰特性が得られる。
【0051】
このような結果から、さらにつづら折れパターンの1/3の配線長によるつづら折れパターン、1/4の配線長によるつづら折れパターンを組み合わせることで、図24に示すように、つづら折れパターン1と1/2の配線長によるつづら折れパターン2との組み合わせでは4n次以外、つづら折れパターン1と1/2と1/3の配線長によるつづら折れパターン2,3との組み合わせでは8n次以外、つづら折れパターン1と1/2と1/3と1/4の配線長によるつづら折れパターン2,3,4との組み合わせでは16n次以外の高調波は全て阻止することができる。
【0052】
以上説明したように、本実施の形態のシステムによれば、フィルタ5のスタブ配線4を電源経路から分岐させる接続、スタブ配線4で挟む誘電体の薄膜化(低誘電率)、適用機器に対応した特定の周波数への作用、という特徴があり、以下のような効果を得ることができる。
【0053】
(1)ノイズ電流が流れる電源経路に、動作周波数の1/4波長となるようなスタブ配線4によるフィルタ5を作り込むことで、基幹電源2からの給電系にスタブ配線4からノイズ電流を相殺する逆位相の電流を注入できる。この逆位相の電流は、スタブ配線長がちょうど1/4波長の奇数倍となる周波数成分のみを発生する。これによって、ノイズ電流が低減され、EMI低減効果を得ることができる。
【0054】
(2)シミュレーションの結果、スタブ配線4を誘電体が極薄(1μm程度)のマイクロストリップライン構造(GND幅が狭い構造も含む)で作製すると、給電系の特性インピーダンスに対する比を大きくとれる。このため、給電系を流れる大半のノイズ電流がスタブ配線4に流入することになり、これがスタブ配線4のオープン状態の他端で全反射してきて流入点でノイズ電流を相殺することができる。
【0055】
(3)マイクロコンピュータのノイズは動作周波数の高調波にピークがあり、スタブ配線4からなるフィルタ5のように、設計周波数の奇数倍にのみ効果があるフィルタ5でも主要ピークを効果的に低減することができる。さらに、偶数倍のピークも消したい場合は、動作周波数の整数倍に配線長を調整した複数のスタブ配線4からなるフィルタ5を組み合わせることで実現することができる。
【0056】
(4)携帯機器、Bluetoothなどを適用する通信機器においても、各機器の通信周波数にスタブ配線長(1/4波長)を合わせたフィルタ5を用いることで、ノイズ電流を効果的に低減することができる。
【0057】
(5)フィルタ5を、酸化膜などの極めて薄い誘電体層24をスタブ配線層23と基準電圧層25で挟んで実装基板20内に形成できるので、実装基板20の厚さおよび大きさなどの寸法的な増加を抑えることができる。
【0058】
(6)フィルタ5を、実装基板20への実装部品40,50として形成する場合には、各種機器の周波数特性などに基づいて個別に作製できるので、各種機器に対応させることができる。
【0059】
(7)無駄な消費電力(ロス)がなく(直流抵抗0Ω)、高周波(携帯電話の通信周波数帯をカバー)までノイズ低減の効果の高い半導体装置用の電源デカップリングが実現できる。この結果、低ノイズ、低消費電力のシステムが実現できる。また、動作周波数が高いほどフィルタが小型化できるため、従来技術に対するコストメリットが高まる。
【0060】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0061】
たとえば、前記実施の形態においては、マイクロコンピュータを例に説明したが、低EMI性が強く要求されているLSI製品全般に適用可能であり、特に車載用マイクロコンピュータ、携帯機器用プロセッサなどを実装する回路基板の電源系に良好に適用することができる。
【0062】
また、本発明は、高周波回路(非電源系)に極薄の誘電体を利用して減衰効果向上とロス改善を行うことも可能である。このフィルタを部品化して、ノイズ対策部品(電源系、非電源系)とすることにも適用できる。また、従来のフィルタ(チップビーズやT型フィルタ)と組み合わせて、特定ノイズピーク(高周波)を対策することにも適用することができる。
【0063】
更に、本発明では、誘電体膜はアルミニウム酸化膜に限定されることなく、極薄膜の誘電体膜が形成されるものであれば、例えば、有機絶縁体等の誘電体膜であっても良い。
【0064】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0065】
(1)キャパシタと基幹電源との間に、電源経路よりも低いインピーダンスの回路であり、該回路の一端は電源経路の電源電圧と基準電圧とにそれぞれ接続し、他端はオープン状態である一対のスタブ配線を含み、該低インピーダンス回路を電源経路に接続することで、スタブ配線から電源経路にノイズ電流を相殺する逆位相の電流を注入することができるので、ノイズ電流を低減してEMI低減効果を得ることが可能となる。
【0066】
(2)特に、マイクロコンピュータの基本動作周波数とその整数倍の動作周波数にスタブ配線長(1/4波長)を合わせた複数の低インピーダンス回路を組み合わせることで、ノイズ電流の奇数次の高調波と偶数次の高調波を阻止することができるので、EMI低減効果を十分に得ることが可能となる。
【0067】
(3)特に、携帯機器、Bluetoothなどを適用する通信機器においても、各機器の通信周波数にスタブ配線長(1/4波長)を合わせた低インピーダンス回路を用いることで、ノイズ電流を阻止してEMI低減効果を十分に得ることが可能となる。
【0068】
(4)特に、低インピーダンス回路を実装基板内に形成する場合でも実装基板の大きさに影響を与えることなく、また実装部品として形成する場合には、個別部品として各種機器に対応させることが可能となる。
【0069】
(5)無駄な消費電力がなく、高周波までノイズ低減の効果の高いマイクロコンピュータなどの半導体装置用の電源デカップリングが実現できるので、低ノイズ、低消費電力のシステムを実現することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態のシステムにおいて、実装基板上に実装される半導体装置への供給電源系を示す概略回路図である。
【図2】本発明の一実施の形態のシステムにおいて、フィルタの接続およびそれによるノイズ相殺を示す概念図である。
【図3】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の帯パターンを示すパターン図である。
【図4】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の帯パターンの変形例を示すパターン図である。
【図5】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の帯パターンの他の変形例を示すパターン図である。
【図6】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の渦巻きパターンを示すパターン図である。
【図7】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線のつづら折れパターンを示すパターン図である。
【図8】本発明の一実施の形態のシステムにおいて、実装基板を示す断面図である。
【図9】本発明の一実施の形態のシステムにおいて、実装基板の信号配線層(表面層)を示すレイアウト図である。
【図10】本発明の一実施の形態のシステムにおいて、実装基板のスタブ配線層を示すレイアウト図である。
【図11】本発明の一実施の形態のシステムにおいて、実装基板の基準電圧層を示すレイアウト図である。
【図12】本発明の一実施の形態のシステムにおいて、実装基板の電源電圧層を示すレイアウト図である。
【図13】本発明の一実施の形態のシステムにおいて、実装基板のスタブ配線層の変形例を示すレイアウト図である。
【図14】本発明の一実施の形態のシステムにおいて、実装部品を示す斜視図である。
【図15】本発明の一実施の形態のシステムにおいて、実装部品を示す底面図である。
【図16】本発明の一実施の形態のシステムにおいて、実装部品のスタブ配線を示す説明図である。
【図17】本発明の一実施の形態のシステムにおいて、別の実装部品を示す斜視図である。
【図18】本発明の一実施の形態のシステムにおいて、別の実装部品を示す断面図である。
【図19】本発明の一実施の形態のシステムにおいて、別の実装部品のスタブ配線を示す説明図である。
【図20】本発明の一実施の形態のシステムにおけるフィルタにおいて、誘電体厚の比較による特性評価を示す説明図である。
【図21】本発明の一実施の形態のシステムにおけるフィルタにおいて、パターンの依存性評価を示す説明図である。
【図22】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の組み合わせパターンを示すパターン図である。
【図23】本発明の一実施の形態のシステムにおけるフィルタにおいて、複数のスタブ配線の組み合わせ評価を示す説明図である。
【図24】本発明の一実施の形態のシステムにおけるフィルタにおいて、複数のスタブ配線の組み合わせを示す説明図である。
【符号の説明】
1 LSIパッケージ
2 基幹電源
3 バイパスコンデンサ
4,4a,4b,4c,4d,4e,4f,4g,4h,4i スタブ配線
5,5a,5b,5c,5d,5e フィルタ
6 チップ
7 モジュール
8 水晶発振器
9 CPG
10 入力バッファ
11 出力バッファ
20 実装基板
21 信号配線層
22,26,28 絶縁層
23 スタブ配線層
24 誘電体層
25 基準電圧層
27 電源電圧層
31a〜31d パッド
32a〜32d 配線パターン
33a〜33c スルーホール
40 実装部品
41〜44 端子
50 実装部品
51〜54 リード
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a system in which a semiconductor device is mounted, and particularly to a technology effective when applied to a system in which a semiconductor device such as a microcomputer suitable for reducing unnecessary electromagnetic radiation (EMI: Electro-Magnetic Interference) is mounted on a mounting substrate. About.
[0002]
[Prior art]
According to the study by the present inventors, the following technology can be considered for a system in which a semiconductor device such as a microcomputer is mounted on a mounting board.
[0003]
For example, in a system in which a semiconductor device of a microcomputer is mounted on a mounting board, in order to reduce EMI, a bypass capacitor of a mounted component is connected to a power supply voltage and a reference voltage of a power supply path for supplying power from a main power supply to the semiconductor device. And measures against noise so that the operating current of the microcomputer (particularly its harmonic components) is hardly drawn from the main power supply. Further, in addition to the bypass capacitor, a power supply filter may be inserted in series with the power supply voltage or the reference voltage of the power supply path.
[0004]
In order to reduce EMI, the length of the power supply line of the power supply path for supplying power from the main power supply to the semiconductor device is set to a value obtained by multiplying the specific frequency of the power supply wiring by the wavelength reduction ratio of the substrate material. (Patent Document 1) discloses a technique of a printed circuit board in which a capacitor is connected between a power supply voltage and a reference voltage.
[0005]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2001-119110 (Summary on page 1)
[0006]
[Problems to be solved by the invention]
By the way, the present inventor has studied the system in which the above-described semiconductor device such as the microcomputer is mounted on the mounting board, and as a result, the following has become clear.
[0007]
For example, as described above, in the configuration in which the bypass capacitor is connected between the power supply voltage of the power supply path for supplying power from the main power supply to the semiconductor device and the reference voltage (see FIG. 1, but without the filter 5), With the current C, the current B from the bypass capacitor 3 does not reach 100%, and the current A from the main power supply 2 cannot be completely blocked. This is because the magnitudes of the current A and the current B are determined by the reciprocal ratio of the respective path impedances. Since the impedance of the path B can be made only about 1/10 of that of the path A, a noise current of about 1/10 of the current B flows through the path A. Since the path A is connected to a high radiation efficiency portion (acting as an antenna) such as a power cable, even a current of 1/10 causes EMI.
[0008]
Furthermore, if chip beads or a T-type filter is used in addition to the bypass capacitor, the path impedance ratio of the current A and the current B can be increased to nearly 1000: 1. However, since these can be obtained only in a relatively low frequency band and the unavoidable DC resistance (0.2 to 0.6Ω), unnecessary power consumption and fluctuations in the power supply voltage due to changes in the current of the semiconductor device are reduced. There are problems that occur.
[0009]
Further, the technique of Patent Document 1 defines the length of a power supply line of a power supply path for supplying power from a basic power supply to a semiconductor device, and as in the present invention, the other end is in an open state. This is not a technique for connecting one end of the wiring to a power supply path.
[0010]
Therefore, an object of the present invention is to provide a system in which a semiconductor device is mounted on a mounting board, which can realize power supply decoupling for a semiconductor device such as a microcomputer without wasteful power consumption and having a high noise reduction effect at high frequencies. To provide.
[0011]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0012]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0013]
That is, the present invention has a configuration in which a low-impedance circuit is added to a system in which a semiconductor device and a capacitor are mounted on a mounting board, and the capacitor has a power supply voltage and a reference voltage of a power supply path for supplying power from a main power supply to the semiconductor device. The low impedance circuit is connected between the capacitor and the main power supply, one end is connected to the power supply voltage and the reference voltage of the power supply path, respectively, and the other end is a pair of wires in an open state, so-called The circuit includes stub wiring and has a lower impedance than the power supply path. By providing a low-impedance circuit in the power supply path through which the noise current flows, it becomes possible to inject a current having an opposite phase to cancel the noise current from the low-impedance circuit into the power supply path.
[0014]
In this configuration, each of the pair of stub wires is formed to have a length that is 1 / of the wavelength of the operating frequency of the semiconductor device in the mounting substrate, or is 1 / 1 / of an integral multiple of the operating frequency of the semiconductor device. It is formed to have a length of four wavelengths, or a combination of these. As a result, the current of the opposite phase injected from the stub wiring into the power supply system generates only a frequency component that is an odd multiple of the frequency at which the stub wiring length becomes exactly 1/4 wavelength, so that the noise current is reduced and the EMI is reduced. The effect can be obtained sufficiently.
[0015]
Further, the low impedance circuit is configured by sandwiching a dielectric having a thickness of 10 μm to 0.2 μm between a pair of stub wirings, and is formed in a mounting substrate or formed as a mounting component on the mounting substrate. is there. As a result, the size of the mounting board is not affected even when it is formed in the mounting board, and when it is formed as a mounting component, it can be made to correspond to various devices as an individual component.
[0016]
It should be noted that the lower the impedance of this low impedance circuit, the greater the noise current flowing into the circuit, and thus the higher the effect of canceling noise.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and repeated description thereof will be omitted.
[0018]
An example of the configuration of the system according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a schematic circuit diagram of a power supply system for a semiconductor device mounted on a mounting board in the system according to the present embodiment.
[0019]
Although the system of the present embodiment is not particularly limited, for example, as an example, an LSI package (semiconductor device) 1 of a microcomputer and a power supply of a power supply path for supplying power from the main power supply 2 to the LSI package 1 A bypass capacitor (capacitor) 3 connected between the voltage Vcc and the reference voltage Vss; a bypass capacitor (capacitor) 3 connected between the bypass capacitor 3 and the main power supply 2; one end of which is connected to the power supply voltage Vcc and the reference voltage Vss of the power supply path; The LSI package 1, the bypass capacitor 3, the filter 5, etc., which are connected to each other and include a pair of stub wirings 4 in an open state and a filter 5 having a lower impedance than the power supply path, are mounted. It is configured to be mounted on a substrate.
[0020]
In this system, the power supply path of the power supply voltage Vcc and the reference voltage Vss up to the connection point between the main power supply 2 and the bypass capacitor 3 and the power supply path of the power supply voltage Vcc and the reference voltage Vss up to the bypass capacitor 3 and the LSI package 1 have inductances, respectively. With components. Each output path from the LSI package 1 has a load capacitance component at the next stage.
[0021]
The LSI package 1 has a built-in chip 6 on which a plurality of modules 7 constituting a microcomputer are formed. Each module 7 is supplied with a power supply voltage Vcc and a reference voltage Vss from a power supply path on a mounting board. On the chip 6, a CPG 9 that generates a reference clock signal by using an oscillation signal from a crystal oscillator 8 provided outside the LSI package 1 as an input is formed. Supplied to Further, a buffer circuit 11 for outputting a signal to the outside of the LSI package 1 is formed on the chip 6.
[0022]
In the LSI package 1, the power supply paths of the internal power supply voltage Vcc and the reference voltage Vss each have an inductance component similarly to the above system.
[0023]
The bypass capacitor 3 is provided near the LSI package 1 and is connected between the power supply voltage Vcc and the reference voltage Vss of the power supply path on the mounting board.
[0024]
The filter 5 is provided closer to the main power supply 2 than the bypass capacitor 3 and connected to the power supply voltage Vcc and the reference voltage Vss of the power supply path on the mounting board. The filter 5 includes a pair of stub wires 4 sandwiching a dielectric. One end of each of the pair of stub wires 4 is inserted and connected in the middle of the wiring between the power supply voltage Vcc and the reference voltage Vss in the power supply path. Is open. In the filter 5, an extremely thin dielectric (thickness of about 10 μm to 0.2 μm) is used to realize a particularly low impedance. The details of the shape of the stub wiring 4 will be described later, but here, the stub wiring pattern is illustrated.
[0025]
Next, with reference to FIG. 2, an example of the concept of connection of filters and noise cancellation by the connection in the system of the present embodiment will be described. FIG. 2 shows a conceptual diagram of the connection of the filter and the noise cancellation by the connection.
[0026]
FIG. 2 shows an example of the filter 5 using the band pattern stub wiring 4. As described above, this band pattern has one end connected to the power supply voltage Vcc and the reference voltage Vss of the power supply path via the ports 1 and 2 respectively, and the other end in an open state. Is formed at a length of 1/4 wavelength (λ / 4).
[0027]
In the system of the present embodiment, when noise is generated from the LSI package 1, this noise current is partially absorbed by the bypass capacitor 3 and flows to the filter 5 ahead of the capacitor. The noise current flowing through the filter 5 is reflected at the other end of the stub wiring 4 in the open state, returns to the branch point at one end, and joins the subsequent noise current. Thus, at the branch point of the stub wiring 4, the reflected wave from the stub wiring 4 acts so as to cancel the noise current after λ / 2 from the LSI package 1. That is, it is possible to prevent the noise current from the LSI package 1 from flowing to the power supply system from the main power supply 2. This effect is effective for all odd harmonics of the fundamental frequency.
[0028]
Next, an example of the stub wiring of the filter will be described with reference to FIGS. FIG. 3 shows a band pattern, FIGS. 4 and 5 show modified examples of the band pattern, FIG. 6 shows a spiral pattern, and FIG. As shown in FIG. 2, one end of each filter is connected to the power supply voltage Vcc and the reference voltage Vss of the power supply path via the ports 1 and 2, respectively.
[0029]
As shown in FIG. 3, in the filter 5a in which the stub wiring 4a has a band pattern, the stub wiring 4a is formed in a band shape with a predetermined width and a predetermined length between the ports 1 and 2 of the filter 5a. This example may correspond to a frequency of 2.4 GHz, for example Bluetooth.
[0030]
In addition, as shown in FIG. 4, the filter using the band pattern is a stub wiring 4b having a central portion at the tip in a convex state, so that the filter 5b can increase the effective bandwidth. Alternatively, as shown in FIG. 5, the bandwidth of the filter 5c in which the tip of the stub wiring 5c is in a stepped state can also be expanded similarly. As described above, by deforming the tip of the stub wiring 4, it becomes possible to realize the filter 5 that can obtain an effect with a wide bandwidth.
[0031]
As shown in FIG. 6, in a filter 5d in which the stub wiring 4d has a spiral pattern, the stub wiring 4d is formed in a spiral shape with a predetermined width and a predetermined length between the ports 1 and 2 of the filter 5d. . In this shape, the area can be reduced by bending while maintaining the distance to the tip. Note that the width of the stub wiring 4d can be reduced within a range where the reflected wave is not attenuated (resistance loss) and the effect is not lost.
[0032]
As shown in FIG. 7, in the filter 5e, the stub wiring 4e is formed by a broken pattern, and the stub wiring 4e is formed to have a predetermined width and a predetermined length between the ports 1 and 2 of the filter 5e. As in the case of the spiral pattern, by bending while maintaining the distance to the tip, the area can be reduced.
[0033]
Next, an example in which a filter is formed in a mounting substrate will be described with reference to FIGS. 8 is a cross-sectional view of the mounting board, FIGS. 9 to 12 show layout diagrams of each layer of the mounting board, FIG. 9 shows a signal wiring layer (surface layer), FIG. 10 shows a stub wiring layer, and FIG. 11 shows a reference voltage layer. FIG. 12 shows a power supply voltage layer, and FIG. 13 shows a modification of the stub wiring layer.
[0034]
As shown in FIG. 8, the mounting substrate 20 includes a signal wiring layer (surface layer) 21, an insulating layer 22, a stub wiring layer 23, a dielectric layer 24, a reference voltage layer 25, an insulating layer 26, a power supply voltage layer 27, and an insulating layer. It is formed in a multilayer structure composed of a layer (back surface layer) 28. The filter 5 is formed inside the mounting board 20. The pair of stub wirings 4 are composed of a dielectric layer 24 and a solid pattern (plain pattern) of a stub wiring layer 23 laminated on the upper layer and a reference voltage layer 25 laminated on the lower layer. Is partially sandwiched between the shared wirings. For example, when aluminum is used for the stub wiring layer 23 and the reference voltage layer 25, the dielectric layer 24 is formed of an extremely thin aluminum oxide film having a thickness of about 10 μm to 0.2 μm, preferably 1 μm or less, and about 0.2 μm. Can be
[0035]
As shown in FIG. 9, in the signal wiring layer 21 of the mounting substrate 20, wiring patterns 32a to 32d of signals, power supply voltages, and reference voltages are routed from pads 31a to 31d on which the LSI package 1 is mounted. . The wiring pattern 32b of the power supply voltage Vcc is routed from the power supply voltage pad 31b to one of the pair of power supply voltage through holes 33a, and the other through hole 33b paired with the one through hole 33a is connected to the power supply voltage. It is connected to the voltage layer 27. The wiring pattern 32c of the reference voltage Vss is routed from the reference voltage pad 31c to the reference voltage through hole 33c.
[0036]
As shown in FIG. 10, in the stub wiring layer 23, a wiring pattern connected to the pair of through holes 33a and 33b for the power supply voltage is formed as a stub wiring 4 in a serpentine pattern (an example corresponding to FIG. 7).
[0037]
As shown in FIG. 11, the reference voltage layer 25 is formed in a solid pattern connected to the reference voltage through hole 33c. A part of the solid pattern is shared as the stub wiring 4, and the filter 5 is configured with the stub wiring 4 of the stub wiring layer 23 and the dielectric layer 24 interposed therebetween. The pair of through holes 33a and 33b for power supply voltage are not connected to a solid pattern.
[0038]
As shown in FIG. 12, the power supply voltage layer 27 is formed in a solid pattern that is connected to the other through hole 33b of the power supply voltage pair. This solid pattern is connected to the main power supply 2. Note that, of the pair for the power supply voltage, one through hole 33a and the reference voltage through hole 33c are not connected to a solid pattern.
[0039]
Further, when the stub wiring layer 23 cannot be formed in the meandering pattern as shown in FIG. 10 due to the layout of the mounting board 20, for example, as shown in FIG. It is also possible to bend and route the stub wiring 4f.
[0040]
Next, an example in which a filter is formed as a component mounted on a mounting board will be described with reference to FIGS. 14 to 16 show mounted components, FIG. 14 is a perspective view, FIG. 15 is a bottom view, FIG. 16 is an explanatory view of stub wiring, and FIGS. 17 to 19 show another mounted component. 17 is a perspective view, FIG. 18 is a sectional view, and FIG. 19 is an explanatory view of a stub wiring.
[0041]
As shown in FIGS. 14 and 15, the mounted component 40 is formed in a square pole shape, and has terminals 41 and 42 of power supply voltages Vcc1 and Vcc2 and terminals 43 and 44 of reference voltages Vss1 and Vss2 provided on the bottom surface. . Of the terminals 41 to 44, the terminals 41 and 43 of the power supply voltage Vcc1 and the reference voltage Vss1 are on the LSI package 1 side, and the terminals 42 and 44 of the power supply voltage Vcc2 and the reference voltage Vss2 are on the side of the main power supply 2 with respect to the power supply path. Connected.
[0042]
As shown in FIG. 16, a stub wiring 4g of a band pattern sandwiching a dielectric material is incorporated inside the quadrangular prism-shaped mounting component 40 in a roll shape around the open end. Further, instead of being formed in a roll shape, it is also possible to incorporate it in a broken shape. For example, the length of the stub wiring 4g is about 280 mm when adjusted to 60 MHz, and the size cannot be reduced unless the thickness is reduced including the base material. Becomes possible. For the purpose of preventing noise from entering the band used by the mobile phone (1.5 GHz), an effect can be obtained with a length of about 11 mm. In the case of a stub wiring having a short overall length, the width of the stub wiring may be reduced because the reflected wave is not easily attenuated. Part size can be reduced by reducing the overall length and width.
[0043]
As shown in FIG. 17, another mounting component 50 is formed in a columnar shape, and provided with leads 51 and 52 for power supply voltages Vcc1 and Vcc2 and leads 53 and 54 for reference voltages Vss1 and Vss2 on the bottom surface. The leads 51 and 53 for the power supply voltage Vcc1 and the reference voltage Vss1 are connected to the LSI package 1 side, and the leads 52 and 54 for the power supply voltage Vcc2 and the reference voltage Vss2 are connected to the main power supply 2 side.
[0044]
As shown in FIGS. 18 and 19, a stub wiring 4h in a zigzag pattern sandwiching a dielectric is wound inside the cylindrical mounting component 50 with an insulating material as a core and an insulating sheet (not shown). It is built in the shape. For example, the stub wiring 4h has a length of about 29 mm and a width of about 1.8 mm in ten turns. In this case, the outer shape of the mounted component 50 can be about 1 mm in diameter and about 2 mm in length.
[0045]
With respect to the filter 5 configured as described above, typical application fields and a configuration method of the filter 5 are summarized as follows.
[0046]
For example, in the case of an in-vehicle device, when the operating frequency of the microcomputer is 40 MHz, 80 MHz, or the like, the basic frequency of the filter 5 is set to the operating frequency of the microcomputer, and the filter 5 is built in the mounting substrate 20 or mounted on the mounting board 40 or 50, 50 Can be configured as In the case of a portable device, when the operating frequency of the microcomputer is 160 MHz or the like, the basic frequency of the filter 5 is set to the communication frequency of the device. Further, Bluetooth and the like can be used in the same manner as in the case of a portable device.
[0047]
Next, with reference to FIGS. 20 to 24, an example of a simulation result of the characteristic evaluation and the dependency evaluation of each stub wiring in the filter will be described. 20 is a characteristic evaluation by comparing dielectric thicknesses, FIG. 21 is a pattern dependency evaluation, FIG. 22 is a combination pattern of stub wirings, FIG. 23 is a combination evaluation of a plurality of stub wirings, and FIG. 24 is a combination of a plurality of stub wirings Are respectively shown.
[0048]
In the evaluation of the characteristics by comparing the dielectric thickness, the thickness of the dielectric was set to 400 μm and 0.2 μm for the stub wiring 4 e having the serpentine pattern (the stub wiring length was 15 mm × 15) shown in FIG. It is the simulation result which measured the attenuation value (Magnitude (dB)) with respect to the change of the frequency (Frequency (MHz)) in the case. As shown in FIG. 20, as for the transmission characteristics between the ports of the filter 5, an excellent attenuation characteristic that cannot be obtained with a dielectric thickness of 0.2 μm and a normal dielectric thickness of 400 μm is obtained.
[0049]
The evaluation of the pattern dependence is performed, for example, on the stub wiring 4d of the spiral pattern shown in FIG. 6 and the stub wiring 4e of the serpentine pattern shown in FIG. 7 when the dielectric thickness is 0.2 μm. It is the simulation result which measured the attenuation value. As shown in FIG. 21, similar characteristics are obtained in both the spiral pattern and the serpentine pattern.
[0050]
The evaluation of the combination of the plurality of stub wirings is performed by the stub wiring 4e of the serpentine pattern shown in FIG. 7, the stub of the serpentine pattern shown in FIG. 7, and the stub of the serpentine pattern by the wiring length of 1/2 of the serpentine pattern. It is the simulation result which measured the attenuation value with respect to the frequency change about the combination pattern (FIG. 22) with the wiring 4i. As shown in FIG. 23, in the meandering pattern of integral multiples, excellent attenuation characteristics can be obtained with respect to odd harmonics such as first, third, fifth, seventh,. In this case, excellent attenuation characteristics can be obtained with respect to the first, second, third, fifth, sixth, seventh,... Harmonics.
[0051]
From these results, by further combining the zigzag pattern with the wiring length of 1 / of the zigzag pattern and the zigzag pattern with the wiring length of 4, the zigzag patterns 1 and 1 as shown in FIG. Other than the 4nth order in combination with the zigzag pattern 2 due to the wiring length of / 2, the zigzag pattern other than 8nth order in combination with the zigzag pattern 1 and the zigzag patterns 2 and 3 with the wiring lengths of 1/2 and 1/3. In the combination of the serpentine patterns 2, 3, and 4 with the wiring lengths of patterns 1, 1/2, 1/3, and 1/4, all harmonics other than the 16n-th order can be blocked.
[0052]
As described above, according to the system of the present embodiment, the connection for branching the stub wiring 4 of the filter 5 from the power supply path, the thinning of the dielectric sandwiched between the stub wirings 4 (low dielectric constant), and the applicable equipment are supported. Thus, the following effects can be obtained.
[0053]
(1) By providing a filter 5 with a stub wiring 4 having a quarter wavelength of the operating frequency in a power supply path through which a noise current flows, the noise current is canceled from the stub wiring 4 to a power supply system from the main power supply 2. Currents of opposite phases can be injected. The current having the opposite phase generates only a frequency component whose stub wiring length is an odd multiple of exactly 1/4 wavelength. Thus, the noise current is reduced, and an EMI reduction effect can be obtained.
[0054]
(2) As a result of the simulation, when the stub wiring 4 is manufactured with a microstrip line structure (including a structure with a narrow GND width) in which the dielectric is extremely thin (about 1 μm), the ratio to the characteristic impedance of the power supply system can be increased. For this reason, most of the noise current flowing through the power supply system flows into the stub wiring 4, and this is totally reflected at the other end of the stub wiring 4 in the open state, so that the noise current can be canceled at the inflow point.
[0055]
(3) The noise of the microcomputer has a peak at the higher harmonic of the operating frequency, and the filter 5 effective only at an odd multiple of the design frequency, such as the filter 5 including the stub wiring 4, effectively reduces the main peak. be able to. Further, when it is desired to eliminate even-numbered peaks, it can be realized by combining a filter 5 including a plurality of stub wirings 4 whose wiring length is adjusted to an integral multiple of the operating frequency.
[0056]
(4) In a mobile device, a communication device to which Bluetooth is applied, and the like, a noise current can be effectively reduced by using a filter 5 in which a stub wiring length (1/4 wavelength) is matched to a communication frequency of each device. Can be.
[0057]
(5) Since the filter 5 can be formed in the mounting substrate 20 with an extremely thin dielectric layer 24 such as an oxide film interposed between the stub wiring layer 23 and the reference voltage layer 25, the thickness and size of the mounting substrate 20 can be reduced. Dimensional increase can be suppressed.
[0058]
(6) When the filter 5 is formed as the mounting components 40 and 50 on the mounting board 20, it can be individually manufactured based on the frequency characteristics of various devices and the like, so that it can be adapted to various devices.
[0059]
(7) Power supply decoupling for a semiconductor device without wasteful power consumption (loss) (DC resistance of 0Ω) and high noise reduction effect at high frequencies (covering a communication frequency band of a mobile phone) can be realized. As a result, a system with low noise and low power consumption can be realized. Further, since the filter can be downsized as the operating frequency is higher, the cost merit over the prior art is increased.
[0060]
As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and can be variously modified without departing from the gist thereof. Needless to say.
[0061]
For example, in the above-described embodiment, a microcomputer has been described as an example. However, the present invention can be applied to all LSI products for which low EMI characteristics are strongly required. It can be suitably applied to a power supply system of a circuit board.
[0062]
Further, according to the present invention, the attenuation effect can be improved and the loss can be improved by using an extremely thin dielectric in a high-frequency circuit (non-power supply system). This filter can also be applied as a component for noise suppression (power supply system, non-power supply system). Further, the present invention can be applied to a measure against a specific noise peak (high frequency) in combination with a conventional filter (chip bead or T-type filter).
[0063]
Further, in the present invention, the dielectric film is not limited to the aluminum oxide film, and may be a dielectric film such as an organic insulator, for example, as long as an extremely thin dielectric film is formed. .
[0064]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0065]
(1) A circuit having a lower impedance than the power supply path between the capacitor and the main power supply. One end of the circuit is connected to the power supply voltage and the reference voltage of the power supply path, and the other end is a pair of open circuits. By connecting the low-impedance circuit to the power supply path, it is possible to inject a current having an opposite phase to cancel the noise current from the stub wiring to the power supply path, thereby reducing the noise current and reducing the EMI. The effect can be obtained.
[0066]
(2) In particular, by combining a plurality of low impedance circuits in which the stub wiring length (1/4 wavelength) is combined with the basic operating frequency of the microcomputer and an operating frequency that is an integral multiple of the fundamental operating frequency, odd-numbered harmonics of the noise current can be reduced. Since even-order harmonics can be blocked, a sufficient EMI reduction effect can be obtained.
[0067]
(3) In particular, even in mobile devices and communication devices to which Bluetooth or the like is applied, noise current is prevented by using a low impedance circuit in which the stub wiring length (1/4 wavelength) is adjusted to the communication frequency of each device. A sufficient EMI reduction effect can be obtained.
[0068]
(4) In particular, even when a low impedance circuit is formed in a mounting substrate, it does not affect the size of the mounting substrate, and when it is formed as a mounting component, it can be adapted to various devices as individual components. It becomes.
[0069]
(5) Since power supply decoupling for a semiconductor device such as a microcomputer having high noise reduction effect at high frequencies without wasteful power consumption can be realized, a low noise and low power consumption system can be realized. .
[Brief description of the drawings]
FIG. 1 is a schematic circuit diagram showing a power supply system for a semiconductor device mounted on a mounting board in a system according to an embodiment of the present invention;
FIG. 2 is a conceptual diagram illustrating connection of a filter and noise cancellation by the connection in the system according to the embodiment of the present invention;
FIG. 3 is a pattern diagram showing a band pattern of a stub wiring in the filter in the system according to the embodiment of the present invention;
FIG. 4 is a pattern diagram showing a modification of the band pattern of the stub wiring in the filter in the system according to the embodiment of the present invention.
FIG. 5 is a pattern diagram showing another modification of the band pattern of the stub wiring in the filter in the system according to the embodiment of the present invention.
FIG. 6 is a pattern diagram showing a spiral pattern of a stub wiring in the filter in the system according to the embodiment of the present invention.
FIG. 7 is a pattern diagram showing a serpentine pattern of a stub wiring in the filter in the system according to the embodiment of the present invention.
FIG. 8 is a sectional view showing a mounting board in the system according to the embodiment of the present invention;
FIG. 9 is a layout diagram showing a signal wiring layer (surface layer) of the mounting board in the system according to the embodiment of the present invention;
FIG. 10 is a layout diagram showing a stub wiring layer of a mounting board in the system according to the embodiment of the present invention;
FIG. 11 is a layout diagram showing a reference voltage layer of the mounting board in the system according to the embodiment of the present invention;
FIG. 12 is a layout diagram showing a power supply voltage layer of a mounting board in the system according to the embodiment of the present invention;
FIG. 13 is a layout diagram showing a modification of the stub wiring layer of the mounting board in the system according to the embodiment of the present invention;
FIG. 14 is a perspective view showing a mounted component in the system according to the embodiment of the present invention.
FIG. 15 is a bottom view showing a mounted component in the system according to the embodiment of the present invention.
FIG. 16 is an explanatory diagram showing stub wiring of a mounted component in the system according to the embodiment of the present invention.
FIG. 17 is a perspective view showing another mounted component in the system according to the embodiment of the present invention;
FIG. 18 is a cross-sectional view showing another mounted component in the system according to the embodiment of the present invention.
FIG. 19 is an explanatory diagram showing stub wiring of another mounted component in the system according to the embodiment of the present invention.
FIG. 20 is an explanatory diagram showing characteristic evaluation by comparing dielectric thicknesses in the filter in the system according to one embodiment of the present invention.
FIG. 21 is an explanatory diagram showing pattern dependency evaluation in a filter in the system according to an embodiment of the present invention.
FIG. 22 is a pattern diagram showing a combination pattern of stub wiring in the filter in the system according to the embodiment of the present invention.
FIG. 23 is an explanatory diagram showing a combination evaluation of a plurality of stub wirings in the filter in the system according to the embodiment of the present invention.
FIG. 24 is an explanatory diagram showing a combination of a plurality of stub wirings in a filter in the system according to an embodiment of the present invention.
[Explanation of symbols]
1 LSI package
2 Basic power supply
3 Bypass capacitor
4,4a, 4b, 4c, 4d, 4e, 4f, 4g, 4h, 4i Stub wiring
5,5a, 5b, 5c, 5d, 5e filter
6 chips
7 Module
8 Crystal oscillator
9 CPG
10 Input buffer
11 Output buffer
20 Mounting board
21 signal wiring layer
22, 26, 28 insulating layer
23 Stub wiring layer
24 Dielectric layer
25 Reference voltage layer
27 Power supply voltage layer
31a-31d pad
32a-32d wiring pattern
33a-33c Through hole
40 mounted components
41-44 terminals
50 mounted parts
51-54 lead

Claims (9)

半導体装置と、
前記半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続されるキャパシタと、
前記キャパシタと前記基幹電源との間に接続され、一端は前記電源経路の電源電圧と基準電圧とにそれぞれ接続し、他端はオープン状態である一対の配線を含み、前記電源経路よりも低いインピーダンスの回路と、
前記半導体装置と前記キャパシタと前記回路とを実装する実装基板とを有することを特徴とするシステム。
A semiconductor device;
A capacitor connected between a power supply voltage of a power supply path for supplying power from a main power supply to the semiconductor device and a reference voltage,
One end is connected between the capacitor and the main power supply, one end is connected to a power supply voltage and a reference voltage of the power supply path, and the other end includes a pair of wires in an open state, and has a lower impedance than the power supply path. Circuit and
A system comprising: a mounting board on which the semiconductor device, the capacitor, and the circuit are mounted.
請求項1記載のシステムにおいて、
前記一対の配線のそれぞれは、前記半導体装置の動作周波数の実装基板中の波長の1/4となるような長さに形成されることを特徴とするシステム。
The system according to claim 1,
The system according to claim 1, wherein each of the pair of wires is formed to have a length such that the operating frequency of the semiconductor device is 1 / of a wavelength in a mounting substrate.
請求項1記載のシステムにおいて、
前記一対の配線のそれぞれは、前記半導体装置の動作周波数の整数倍の実装基板中の波長の1/4となるような長さに形成されることを特徴とするシステム。
The system according to claim 1,
The system according to claim 1, wherein each of the pair of wirings is formed to have a length that is 波長 of a wavelength in a mounting substrate that is an integral multiple of an operating frequency of the semiconductor device.
請求項3記載のシステムにおいて、
前記回路は、前記半導体装置の動作周波数とその整数倍の波長の1/4波長となるような長さの複数の前記一対の配線を組み合わせて構成されることを特徴とするシステム。
The system according to claim 3,
The system is characterized in that the circuit is configured by combining a plurality of the pair of wires having a length such that the operating frequency of the semiconductor device is 1 / wavelength of an integral multiple of the operating frequency.
請求項4記載のシステムにおいて、
前記一対の配線は、帯状または渦巻き状またはつづら折れ状に形成されることを特徴とするシステム。
The system according to claim 4,
The system according to claim 1, wherein the pair of wires are formed in a strip shape, a spiral shape, or a serpentine shape.
請求項1記載のシステムにおいて、
前記回路は、10μm〜0.2μmの厚さの誘電体を前記一対の配線で挟んで構成され、前記実装基板内に形成されることを特徴とするシステム。
The system according to claim 1,
The system is characterized in that the circuit is formed by sandwiching a dielectric having a thickness of 10 μm to 0.2 μm between the pair of wirings, and is formed in the mounting substrate.
請求項1記載のシステムにおいて、
前記回路は、10μm〜0.2μmの厚さの誘電体を前記一対の配線で挟んで構成され、前記実装基板への実装部品として形成されることを特徴とするシステム。
The system according to claim 1,
The system is characterized in that the circuit is formed by sandwiching a dielectric having a thickness of 10 μm to 0.2 μm between the pair of wirings, and is formed as a component mounted on the mounting board.
請求項1記載のシステムにおいて、
前記回路の電源電圧側に接続された配線は細線であり、
基準電位側に接続された配線はプレーン状であることを特徴とするシステム。
The system according to claim 1,
The wiring connected to the power supply voltage side of the circuit is a thin wire,
A system according to claim 1, wherein the wiring connected to the reference potential side is a plane.
請求項2記載のシステムにおいて、
前記回路は、10μm〜0.2μmの厚さの誘電体を前記一対の配線で挟んで構成され、前記実装基板内に形成されることを特徴とするシステム。
The system according to claim 2,
The system is characterized in that the circuit is formed by sandwiching a dielectric having a thickness of 10 μm to 0.2 μm between the pair of wirings, and is formed in the mounting substrate.
JP2002303933A 2002-10-18 2002-10-18 system Expired - Fee Related JP4260456B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002303933A JP4260456B2 (en) 2002-10-18 2002-10-18 system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002303933A JP4260456B2 (en) 2002-10-18 2002-10-18 system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008000394A Division JP5017126B2 (en) 2008-01-07 2008-01-07 system

Publications (2)

Publication Number Publication Date
JP2004140210A true JP2004140210A (en) 2004-05-13
JP4260456B2 JP4260456B2 (en) 2009-04-30

Family

ID=32451523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002303933A Expired - Fee Related JP4260456B2 (en) 2002-10-18 2002-10-18 system

Country Status (1)

Country Link
JP (1) JP4260456B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115963A (en) * 2005-10-21 2007-05-10 Alps Electric Co Ltd Circuit module
WO2007114126A1 (en) * 2006-03-31 2007-10-11 Matsushita Electric Industrial Co., Ltd. Circuit and method for reducing noise
JP2008022543A (en) * 2006-06-14 2008-01-31 Mitsubishi Electric Corp Band stop filter
JP2008227366A (en) * 2007-03-15 2008-09-25 Nec Corp Power supply apparatus
JP2010010183A (en) * 2008-06-24 2010-01-14 Nec Corp Waveguide structure and printed-circuit board
JP2011035222A (en) * 2009-08-04 2011-02-17 Mitsubishi Electric Corp Electronic equipment and printed wiring board thereof
WO2011058720A1 (en) 2009-11-11 2011-05-19 Canon Kabushiki Kaisha Semiconductor device
WO2012176933A1 (en) * 2011-06-22 2012-12-27 日本電気株式会社 Noise suppression device and multilayer printed circuit board carrying same
JP2013251565A (en) * 2013-07-26 2013-12-12 Nec Corp Waveguide structure, printed wiring board and electronic device
US8890761B2 (en) 2008-08-01 2014-11-18 Nec Corporation Structure, printed circuit board, antenna, transmission line to waveguide converter, array antenna, and electronic device
US9219299B2 (en) 2012-08-27 2015-12-22 Nec Tokin Corporation Resonator, multilayer board and electronic device
US9653767B2 (en) 2009-02-24 2017-05-16 Nec Corporation Antenna and printed-circuit board using waveguide structure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022599A (en) * 2012-11-28 2013-04-03 杨磊 PCB (Printed Circuit Board) filter

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137314A (en) * 1982-02-09 1983-08-15 Matsushita Electric Ind Co Ltd Microwave power amplifier
JPS63108666U (en) * 1986-12-27 1988-07-13
JPH054602U (en) * 1991-06-27 1993-01-22 京セラ株式会社 Band elimination filter
JPH08288714A (en) * 1995-04-19 1996-11-01 Matsushita Electric Ind Co Ltd Dielectric resonator and band elimination filter using the same
JPH09260522A (en) * 1996-03-21 1997-10-03 Toshiba Corp Semiconductor device
JP2000173283A (en) * 1998-12-08 2000-06-23 Hitachi Ltd Semiconductor storage device and data processing device
JP2001119110A (en) * 1999-10-15 2001-04-27 Nec Corp Printed board
JP2002057422A (en) * 2000-08-10 2002-02-22 Nippon Soken Inc Electronic apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137314A (en) * 1982-02-09 1983-08-15 Matsushita Electric Ind Co Ltd Microwave power amplifier
JPS63108666U (en) * 1986-12-27 1988-07-13
JPH054602U (en) * 1991-06-27 1993-01-22 京セラ株式会社 Band elimination filter
JPH08288714A (en) * 1995-04-19 1996-11-01 Matsushita Electric Ind Co Ltd Dielectric resonator and band elimination filter using the same
JPH09260522A (en) * 1996-03-21 1997-10-03 Toshiba Corp Semiconductor device
JP2000173283A (en) * 1998-12-08 2000-06-23 Hitachi Ltd Semiconductor storage device and data processing device
JP2001119110A (en) * 1999-10-15 2001-04-27 Nec Corp Printed board
JP2002057422A (en) * 2000-08-10 2002-02-22 Nippon Soken Inc Electronic apparatus

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115963A (en) * 2005-10-21 2007-05-10 Alps Electric Co Ltd Circuit module
WO2007114126A1 (en) * 2006-03-31 2007-10-11 Matsushita Electric Industrial Co., Ltd. Circuit and method for reducing noise
US8290451B2 (en) 2006-03-31 2012-10-16 Panasonic Corporation Noise reduction circuit for canceling leakage signal
JP2008022543A (en) * 2006-06-14 2008-01-31 Mitsubishi Electric Corp Band stop filter
JP2008227366A (en) * 2007-03-15 2008-09-25 Nec Corp Power supply apparatus
US8779874B2 (en) 2008-06-24 2014-07-15 Nec Corporation Waveguide structure and printed-circuit board
JP2010010183A (en) * 2008-06-24 2010-01-14 Nec Corp Waveguide structure and printed-circuit board
US9634370B2 (en) 2008-06-24 2017-04-25 Nec Corporation Waveguide structure and printed-circuit board
US9634369B2 (en) 2008-06-24 2017-04-25 Nec Corporation Waveguide structure and printed-circuit board
US8890761B2 (en) 2008-08-01 2014-11-18 Nec Corporation Structure, printed circuit board, antenna, transmission line to waveguide converter, array antenna, and electronic device
US9653767B2 (en) 2009-02-24 2017-05-16 Nec Corporation Antenna and printed-circuit board using waveguide structure
JP2011035222A (en) * 2009-08-04 2011-02-17 Mitsubishi Electric Corp Electronic equipment and printed wiring board thereof
US8786071B2 (en) 2009-11-11 2014-07-22 Canon Kabushiki Kaisha Wiring pattern having a stub wire
WO2011058720A1 (en) 2009-11-11 2011-05-19 Canon Kabushiki Kaisha Semiconductor device
WO2012176933A1 (en) * 2011-06-22 2012-12-27 日本電気株式会社 Noise suppression device and multilayer printed circuit board carrying same
US9219299B2 (en) 2012-08-27 2015-12-22 Nec Tokin Corporation Resonator, multilayer board and electronic device
JP2013251565A (en) * 2013-07-26 2013-12-12 Nec Corp Waveguide structure, printed wiring board and electronic device

Also Published As

Publication number Publication date
JP4260456B2 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
JP5931851B2 (en) Circuit board having noise suppression structure
US6137376A (en) Printed BALUN circuits
JP3232562B2 (en) Electromagnetic interference suppression component and electromagnetic interference suppression circuit
EP0949754B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
JP6593552B2 (en) Wireless communication device
JP6461437B2 (en) Noise filter circuit
US20020176236A1 (en) Printed wiring board
JP2004140210A (en) System
US8330552B2 (en) Sandwich structure for directional coupler
JP2970660B1 (en) Printed board
JP2002335107A (en) Transmission line type components
US20050016746A1 (en) Ground shield structure
US8203396B2 (en) Thin film balun
WO2014199591A1 (en) Microwave circuit
CN207559958U (en) The circuit board and electronic equipment of band filter circuit
JP5357907B2 (en) system
KR100369086B1 (en) Compact Hybrid Microwave Chokes
JP5017126B2 (en) system
JP2014003090A (en) Circuit board
JP2002016368A (en) Multilayer wiring board
JP2002057422A (en) Electronic apparatus
JP2007208671A (en) Package for microwave module
KR20090010611A (en) MIM capacitor
JP2000357774A (en) Multiple conductor lines, inductor element and monolithic microwave integrated circuit
JP2001111184A (en) Multilayer board, electronic component using the same and electronic apparatus using the component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees