JP2004031530A - 集積回路装置 - Google Patents
集積回路装置 Download PDFInfo
- Publication number
- JP2004031530A JP2004031530A JP2002183867A JP2002183867A JP2004031530A JP 2004031530 A JP2004031530 A JP 2004031530A JP 2002183867 A JP2002183867 A JP 2002183867A JP 2002183867 A JP2002183867 A JP 2002183867A JP 2004031530 A JP2004031530 A JP 2004031530A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- integrated circuit
- signal line
- wiring
- ground plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】導体層(グランドプレーン)5上に絶縁体層6を介した第1の信号線7と、この第1の信号線7を絶縁層9及び10を介して覆う第2の配線8及び10並びに12とを備えることを特徴とする集積回路装置。これにより、第2の配線に第1の信号線の差動信号を流す、もしくはグランドとして扱うことで、信号線1の高周波成分の減衰を抑えることができる。また、低周波信号を第1の信号線に伝送し、高周波信号を断面の周の長さが長い第2の配線に伝送させることで、高周波信号の減衰を抑えることもできる。
【選択図】図2
Description
【発明の属する技術分野】
本発明は、集積回路装置の配線に関する。
【0002】
【従来の技術】
LSI、ICパッケージ、プリント配線板等の集積回路において使用されている周波数は年々高くなっている。高周波成分は低周波成分よりも減衰しやすいため、集積回路に高周波信号を伝送させると、信号の高周波成分の減衰が顕著に現れる。このため、必要な情報が正確に伝送されないことが考えられる。
【0003】
これを防ぐために、図1に示すように、信号線3の下にグランドプレーン(導体層)1を設けて信号線3とグランドプレーン1の電磁的結合を強めたマイクロストリップラインが集積回路において用いられたり、信号線の下方にグランドプレーンを設けるだけでなく、信号線の両側にグランド線を設けることで伝送波をよりTEMモード(電界と磁界が信号の伝送方向に対して変化がない安定した状態)に近づけたマイクロストリップラインのコプレナー化などによって、高周波成分の減衰を抑えようとしている。
【0004】
【発明が解決しようとしている課題】
上記したマイクロストリップラインや、マイクロストリップラインのコプレナー化を行っても、信号線からの電磁放射を受け止める導体が回りを覆っていないため、伝送と共に高周波成分は減衰してしまい、高周波信号の長距離伝送ができない。
【0005】
そこで、本発明は、高周波信号を使用する場合、信号を長距離間伝送させることができ、信頼性の高い集積回路装置を提供することを課題とする。
【0006】
【課題を解決するための手段】
本発明において上記の課題を達成するために、まず請求項1の発明では、導体層(グランドプレーン)上に絶縁体層を介した第1の信号線と、この第1の信号線を絶縁層を介して覆う第2の配線とを備えることを特徴とする集積回路装置としたものである。
【0007】
また請求項2の発明では、前記第2の配線の上に絶縁層を介して導体層(グランドプレーン)をさらに具備することを特徴とする請求項1に記載の集積回路装置としたものである。
【0008】
また請求項3の発明では、第1の信号線と、この第1の信号線を絶縁層を介して覆う第2の配線とを備え、導体層(グランドプレーン)が無いことを特徴とする集積回路装置としたものである。
【0009】
また請求項4の発明では、前記第2の配線が第1の信号線を完全に囲うことを特徴とする請求項1〜3の何れか1項に記載の集積回路装置としたものである。
【0010】
また請求項5の発明では、前記第2の配線をグランド線が覆うことを特徴とする請求項1〜4の何れか1項に記載の集積回路装置としたものである。
【0011】
【発明の実施の形態】
本発明は、例えば、グランドプレーン(導体層)の上部に誘電体層を設け、その上部に第1の信号線を設けることでマイクロストリップラインを形成し、第1の信号線を囲うように第2の配線を形成するものである(図2参照)。
【0012】
このようにグランドプレーン(導体層)の上部に誘電体層を設け、その上部に第1の信号線を設けることでマイクロストリップラインを形成し、第1の信号線を囲うように第2の配線を形成することにより、集積回路装置において、高周波信号を長く伝送させる必要があった場合、その信号の減衰を抑えることができるため、正確なデータの伝送が可能となる。
【0013】
【実施例】
以下、本発明の実施例について図面を参照して説明することで、本発明の実施の形態を説明する。
【0014】
図2及び3は、本発明にかかる集積回路の一実施例の概略を示すものである。図2に集積回路の断面素子構造を、図3に信号線の取り出し機構を示す。なお、図3の(a)は側面の断面図、(b)はグランドプレーン5に水平で配線12の高さでの断面図をそれぞれ示している。
【0015】
すなわち、この集積回路は高周波信号を使用する半導体基板に形成されたグランドプレーン5、このグランドプレーン5の上に形成された誘電体層6、この誘電体層6の上に形成された第1の信号線7、この信号線7を絶縁層9、11を介して覆うように形成されている第2の配線8、10、12、それらの上に形成された誘電体層13からなっている。第2の配線8、10、12をグランド線で覆っても良い。
【0016】
ここで、上述した集積回路の製造方法について説明する。
まず、通常の工程、例えばスパッタ法などによりCu(銅)を堆積してグランドプレーン5を形成する。次いで、CVD法などを用いて誘電体層6を形成する。さらにスパッタ法などによりCuを堆積する。そして、これをパターニングして、上記信号線7、8を形成する。
【0017】
また、プリプレグ材(誘電体層の両面にCuを堆積させた板)をパタ−ニングして信号線7、8を形成する方法でもよい。
【0018】
このとき、信号線7の両サイドに、信号線7と並列するように信号線8が配置されている。
次いで、誘電体層9をCVD法などにより形成する。その後、スパッタ法などによりCuを堆積する。そして、これをパターニングして、上記配線10を形成する。誘電体層9と同様にして、誘電体層11を形成する。次いで、スルーホール14をPEP技術などを用いて形成する。
【0019】
また、信号線7、8の上に誘電体層9、11をCVD法などにより堆積させ、レーザなどを用いて配線10、スルーホール14を形成させてもよい。
【0020】
信号線7と同様にして配線12、入力用ランド15を形成する。次いで、誘電体層13をCVD法などにより形成し、スルーホール16、17をPEP技術などを用いて形成する。
このとき、信号線7は配線8、10、12に覆われるようにする。
【0021】
信号線7の入力もしくは出力は,図3のように、配線8、10、12もしくはグランドプレーン5に、スルーホールなどを設けて形成する。また、配線8、110、12も信号線7と同様にスルーホールなどを設けて形成する。
【0022】
すなわち、この集積回路においては、主信号を扱う信号線7の上部ならびに両サイドが配線8、10、12で覆われており、信号線7の下部にグランドプレーン5によって囲まれた構成となっている。
【0023】
したがって、このような構造、つまり主信号を扱う信号線7とその差動信号を扱う配線8、10、12の下部にグランドプレーン5を設けることで、主信号を扱う信号線7とその差動信号を扱う配線8、10、12を伝送する信号の減衰を抑え、かつ主信号7が差動信号で覆われているため、主信号の減衰をさらに抑える働きがある。
【0024】
この結果、高周波信号の減衰を抑えるため、この集積回路を用いることで、正確なデータを伝送する情報技術機器の開発が可能である。
【0025】
なお、上記実施例において、配線の原料をCuに限定しているが、Alなどでもよい。
【0026】
また、グランドプレーン5を信号線7の下部に設けた場合について説明したが、信号線7の下部だけでなく上部にも設け、グランドプレーン5で、2線(信号線7と配線8、10、12)を上下からはさむ形でもよい。この構造は、具体例として説明した図2の集積回路を重ねたときにもできる(図4参照)。
【0027】
また、図2のグランドプレーン5がなく、信号線7を、配線8、10、12が覆っているものでもよい(図示せず)。
【0028】
また、信号線7を、図5のように、配線8、10、12、19、20で完全に隙間無く囲った形状であっても良い。
また、信号線7を、配線8、10、12、19、20で完全に隙間無く囲い、この配線8、10、12、19、20の上下にグランドプレーン5があるものでも(図示せず)、上部にも下部にもグランドプレーン5がないものでも良い(図示せず)。
さらに、配線8、10、12、19、20をグランド線で覆っても良い。
【0029】
【発明の効果】
本発明は、第2の配線に第1の信号線の差動信号を流す、もしくはグランドとして扱うことで、信号線1の高周波成分の減衰を抑えることができる。また、低周波信号を第1の信号線に伝送し、高周波信号を断面の周の長さが長い第2の配線に伝送させることで、高周波信号の減衰を抑えることもできる構成となっている。
【0030】
以上より、本発明は、高周波信号を用いる集積回路において、高周波信号の減衰を抑えることができるため、信頼性の高い半導体集積回路装置を提供できる。
【図面の簡単な説明】
【図1】従来技術とその問題点を説明するために示した集積回路の断面図。
【図2】本発明の一実施例である集積回路を概略的に示した断面図。
【図3】(a)は、図2に実施例を示した集積回路で、信号の入出力部を説明する側面断面図。
(b)は、図2に実施例を示した集積回路で、信号の入出力部を説明する水平断面図。
【図4】本発明の一実施例である集積回路を簡略的に示した断面図。
【図5】本発明の一実施例である集積回路を簡略的に示した断面図。
【符号の説明】
1、5…グランドプレーン
2、4、6、9、11、13、18、21…誘電体層
3、7…信号線
8、10、12、19、20…配線(信号線、グランド線、電源線)
14、16、17…入出力用スルーホール(ビア)
15…入出力用ランド
Claims (5)
- 導体層(グランドプレーン)上に絶縁体層を介した第1の信号線と、この第1の信号線を絶縁層を介して覆う第2の配線とを備えることを特徴とする集積回路装置。
- 前記第2の配線の上に絶縁層を介して導体層(グランドプレーン)をさらに具備することを特徴とする請求項1に記載の集積回路装置。
- 第1の信号線と、この第1の信号線を絶縁層を介して覆う第2の配線とを備え、導体層(グランドプレーン)が無いことを特徴とする集積回路装置。
- 前記第2の配線が第1の信号線を完全に囲うことを特徴とする請求項1〜3の何れか1項に記載の集積回路装置。
- 前記第2の配線をグランド線が覆うことを特徴とする請求項1〜4の何れか1項に記載の集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183867A JP2004031530A (ja) | 2002-06-25 | 2002-06-25 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183867A JP2004031530A (ja) | 2002-06-25 | 2002-06-25 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004031530A true JP2004031530A (ja) | 2004-01-29 |
Family
ID=31179900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002183867A Pending JP2004031530A (ja) | 2002-06-25 | 2002-06-25 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004031530A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153174A (ja) * | 2008-12-25 | 2010-07-08 | Honda Motor Co Ltd | 燃料電池スタックの組み立て方法 |
| JP2023068413A (ja) * | 2021-11-02 | 2023-05-17 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体装置 |
-
2002
- 2002-06-25 JP JP2002183867A patent/JP2004031530A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153174A (ja) * | 2008-12-25 | 2010-07-08 | Honda Motor Co Ltd | 燃料電池スタックの組み立て方法 |
| JP2023068413A (ja) * | 2021-11-02 | 2023-05-17 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体装置 |
| JP7715010B2 (ja) | 2021-11-02 | 2025-07-30 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体装置 |
| US12463131B2 (en) | 2021-11-02 | 2025-11-04 | Shinko Electric Industries Co., Ltd. | Interconnect substrate with layers constituting stripline and semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100370887C (zh) | 多层电子设备载体中的改进层叠通路结构 | |
| US8633395B2 (en) | Multilayer wiring board | |
| JP3732927B2 (ja) | 多層配線基板 | |
| US20070273026A1 (en) | Semiconductor package substrate | |
| US20090096082A1 (en) | High speed electrical interconnects and method of manufacturing thereof | |
| US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
| TW200423848A (en) | High speed circuit board and method for fabrication | |
| JP2010506380A (ja) | 多層基板 | |
| JP2013538019A (ja) | モノリシックマイクロ波集積回路 | |
| JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
| US6781236B2 (en) | Semiconductor device using a multilayer wiring structure | |
| US7015574B2 (en) | Electronic device carrier adapted for transmitting high frequency signals | |
| US7349196B2 (en) | Composite distributed dielectric structure | |
| JP4659087B2 (ja) | 差動平衡信号伝送基板 | |
| US7170361B1 (en) | Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JP2004031530A (ja) | 集積回路装置 | |
| JP4830539B2 (ja) | 多層プリント回路基板 | |
| JP2006042098A (ja) | 高周波用配線基板 | |
| US12177965B2 (en) | Component carrier and method of manufacturing a component carrier | |
| JP3935638B2 (ja) | 多層配線基板 | |
| JP4161577B2 (ja) | 電気配線板 | |
| JP4377725B2 (ja) | 高周波用配線基板 | |
| US12507342B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| US20230011786A1 (en) | Wiring substrate and method for manufacturing wiring substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050324 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051005 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060718 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Effective date: 20061208 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |