JP2004031043A

JP2004031043A - プラズマディスプレイパネル

Info

Publication number: JP2004031043A
Application number: JP2002183897A
Authority: JP
Inventors: Toru Nakajima; 徹中島; Kiyoshi Hamada; 潔濱田; Shigeyuki Okumura; 茂行奥村
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-06-25
Filing date: 2002-06-25
Publication date: 2004-01-29

Abstract

【課題】プラズマディスプレイ装置において、ガラス面積を小さくしコストダウンを図るとともに、表示領域の大きさをそのままの状態でパネルの面積を小さくすることを目的とする。
【解決手段】前面板２２の表示電極の配列方向と直交する方向の辺部に表示ドライバ回路に接続するための電極引出部２４を形成するとともに、背面板２３のアドレス電極の配列方向と直交する方向の辺部にアドレスドライバ回路に接続するための電極引出部２７を形成してパネル本体２１を構成し、かつパネル本体２１のアドレス電極側の電極引出部２７を背面板２３の一辺にのみ形成した。
【選択図】　図５

Description

【０００１】
【発明の属する技術分野】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイパネル（以下、ＰＤＰという）に関するものである。
【０００２】
【従来の技術】
ＰＤＰは、液晶パネルに比べて高速の表示が可能であり視野角が広いこと、大型化が容易であること、自発光型であるため表示品質が高いことなどの理由から、フラットパネルディスプレイ技術の中で最近特に注目を集めている。
【０００３】
一般に、このＰＤＰでは、ガス放電により紫外線を発生させ、この紫外線で蛍光体を励起して発光させカラー表示を行っている。そして、基板上に隔壁によって区画された表示セルが設けられており、これに蛍光体層が形成されている構成を有する。
【０００４】
このＰＤＰには、大別して、駆動的にはＡＣ型とＤＣ型があり、放電形式では面放電型と対向放電型の２種類があるが、高精細化、大画面化および製造の簡便性から、現状では、ＰＤＰの主流は、３電極構造の面放電型のもので、その構造は、一方の基板上に平行に隣接した表示電極を有し、もう一方の基板上に表示電極と交差する方向に配列されたアドレス電極と、隔壁、蛍光体層を有するもので、比較的蛍光体層を厚くすることができ、蛍光体によるカラー表示に適している。
【０００５】
【発明が解決しようとする課題】
ところで、ＡＣ型として代表的な交流面放電型ＰＤＰは、一般的に、面放電を行う表示電極を配列して形成したガラス基板からなる前面板とアドレス電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置され、その外周部をガラスフリットなどの封着材によって封着することによりパネル本体が構成されている。そして、前記前面板、背面板から電極端子の引出しを行う場合は、それぞれの電極に外部から電圧が印加できるようにガラス基板の端面近傍まで形成された電極引出部を設け、この電極引出部を通して外部回路と接続することにより行っている。また、この電極引出部と外部回路との接続は、電極引出部にフレキシブル配線板を異方性を有する異方導電性接着材を介して圧着することにより接続を行っている。
【０００６】
本発明はこのようなＰＤＰにおいて、ガラス面積を小さくしコストダウンを図るとともに、表示領域の大きさをそのままの状態でパネルの面積を小さくすることを目的とするものである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明のプラズマディスプレイ装置は、背面板の電極引出部を形成しない側の辺部は、前面板の電極引出部を形成しない辺部とほぼ面一としたものである。
【０００８】
この構成により、ガラス面積を小さくしコストダウンをはかるとともに、表示領域の大きさはそのままの状態で、パネルの面積を減少させることができる。
【０００９】
【発明の実施の形態】
すなわち、本発明の請求項１記載の発明は、複数の表示電極を配列して形成した前面板と、この前面板に間に放電空間が形成されるように対向配置されるとともに外周部が封着されかつ前記表示電極に交差するように複数のアドレス電極を配列して形成した背面板とを有し、前記前面板の表示電極の配列方向と直交する方向の辺部に表示ドライバ回路に接続するための電極引出部を形成するとともに、前記背面板のアドレス電極の配列方向と直交する方向の辺部にアドレスドライバ回路に接続するための電極引出部を形成してパネル本体を構成し、かつ前記パネル本体のアドレス電極側の電極引出部を背面板の一辺にのみ形成したことを特徴とするプラズマディスプレイパネルである。
【００１０】
また、請求項２に記載の発明は、背面板の電極引出部を形成しない側の辺部は、前面板の電極引出部を形成しない辺部とほぼ面一であることを特徴とする請求項１に記載のプラズマディスプレイパネルである。
【００１１】
以下、本発明の一実施の形態によるプラズマディスプレイ装置について、図１〜図６を用いて説明するが、本発明の実施の態様はこれに限定されるものではない。
【００１２】
まず、プラズマディスプレイ装置におけるプラズマディスプレイパネルの構造について図１を用いて説明する。図１に示すように、ガラス基板などの透明な前面側の基板１上には、スキャン電極とサステイン電極とで対をなすストライプ状の表示電極２が複数列形成され、そしてその電極群を覆うように誘電体層３が形成され、その誘電体層３上には保護膜４が形成されている。
【００１３】
また、前記前面側の基板１に対向配置される背面側の基板５上には、スキャン電極及びサステイン電極の表示電極２と交差するように、オーバーコート層６で覆われた複数列のストライプ状のアドレス電極７が形成されている。このアドレス電極７間のオーバーコート層６上には、アドレス電極７と平行に複数の隔壁８が配置され、この隔壁８間の側面およびオーバーコート層６の表面に蛍光体層９が設けられている。
【００１４】
これらの基板１と基板５とは、スキャン電極およびサステイン電極の表示電極２とアドレス電極７とがほぼ直交するように、微小な放電空間を挟んで対向配置されるとともに、周囲が封着材により封止され、そして前記放電空間には、ヘリウム、ネオン、アルゴン、キセノンのうちの一種または混合ガスが放電ガスとして封入されている。また、放電空間は、隔壁８によって複数の区画に仕切ることにより、表示電極２とアドレス電極７との交点が位置する複数の放電セルが設けられ、その各放電セルには、赤色、緑色及び青色となるように蛍光体層９が一色ずつ順次配置されている。
【００１５】
図２にこのプラズマディスプレイパネルの電極配列を示しており、図２に示すようにスキャン電極およびサステイン電極とアドレス電極とは、Ｍ行×Ｎ列のマトリックス構成であり、行方向にはＭ行のスキャン電極ＳＣＮ１〜ＳＣＮＭおよびサステイン電極ＳＵＳ１〜ＳＵＳＭが配列され、列方向にはＮ列のアドレス電極Ｄ１〜ＤＮが配列されている。
【００１６】
このような電極構成のプラズマディスプレイパネルにおいては、アドレス電極とスキャン電極の間に書き込みパルスを印加することにより、アドレス電極とスキャン電極の間でアドレス放電を行い、放電セルを選択した後、スキャン電極とサステイン電極との間に、交互に反転する周期的な維持パルスを印加することにより、スキャン電極とサステイン電極との間で維持放電を行い、所定の表示を行うものである。
【００１７】
図３に、本実施の形態におけるプラズマディスプレイ装置の表示駆動回路の構成を示している。図３に示すように、図１に示す構成のプラズマディスプレイパネル（ＰＤＰ）１０、アドレスドライバ回路１１、スキャンドライバ回路１２、サステインドライバ回路１３、放電制御タイミング発生回路１４、電源回路１５、１６、Ａ／Ｄコンバータ（アナログ・デジタル変換器）１７、走査数変換部１８、及びサブフィールド変換部１９を備えている。
【００１８】
図３の回路において、まず、映像信号ＶＤは、Ａ／Ｄコンバータ１７に入力される。また、水平同期信号Ｈ及び垂直同期信号Ｖは放電制御タイミング発生回路１４、Ａ／Ｄコンバータ１７、走査数変換部１８、サブフィールド変換部１９に与えられる。Ａ／Ｄコンバータ１７は、映像信号ＶＤをデジタル信号に変換し、その画像データを走査数変換部１８に与える。
【００１９】
走査数変換部１８は、画像データをＰＤＰ１０の画素数に応じたライン数の画像データに変換し、各ラインごとの画像データをサブフィールド変換部１９に与える。サブフィールド変換部１９は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドごとに各画素データの各ビットをアドレスドライバ回路１１にシリアルに出力する。アドレスドライバ回路１１は、電源回路１５に接続されており、サブフィールド変換部１９から各サブフィールドごとにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて複数のアドレス電極に電圧を供給する。
【００２０】
放電制御タイミング発生回路１４は、水平同期信号Ｈおよび垂直同期信号Ｖを基準として、放電制御タイミング信号ＳＣ、ＳＵを発生し、各々スキャンドライバ回路１２およびサステインドライバ回路１３に与える。スキャンドライバ回路１２は、出力回路１２１及びシフトレジスタ１２２を有する。また、サステインドライバ回路１３は、出力回路１３１及びシフトレジスタ１３２を有する。これらのスキャンドライバ回路１２及びサステインドライバ回路１３は共通の電源回路１６に接続されている。
【００２１】
スキャンドライバ回路１２のシフトレジスタ１２２は、放電制御タイミング発生回路１４から与えられる放電制御タイミング信号ＳＣを垂直走査方向にシフトしつつ出力回路１２１に与える。出力回路１２１は、シフトレジスタ１２２から与えられる放電制御タイミング信号ＳＣに応答して複数のスキャン電極に順に駆動信号電圧を供給する。
【００２２】
サステインドライバ回路１３のシフトレジスタ１３２は、放電制御タイミング発生回路１４から与えられる放電制御タイミング信号ＳＵを垂直走査方向にシフトしつつ出力回路１３１に与える。出力回路１３１は、シフトレジスタ１３２から与えられる放電制御タイミング信号ＳＵに応答して複数のサステイン電極に順に駆動信号電圧を供給する。
【００２３】
図４にこのプラズマディスプレイ装置の表示駆動回路のタイミングチャートの一例を示しており、図４に示すように、書き込み期間では、全てのサステイン電極ＳＵＳ１〜ＳＵＳＭを０（Ｖ）に保持した後に、第１行目の表示する放電セルに対応する所定のアドレス電極Ｄ１〜ＤＮに正の書き込みパルス電圧＋Ｖｗ（Ｖ）を、第１行目のスキャン電極ＳＣＮ１に負の走査パルス電圧−Ｖｓ（Ｖ）をそれぞれに印加すると、所定のアドレス電極Ｄ１〜ＤＮと第１行目のスキャン電極ＳＣＮ１との交点部において、書き込み放電が起こる。
【００２４】
次に、第２行目の表示する放電セルに対応する所定のアドレス電極Ｄ１〜ＤＮに正の書き込みパルス電圧＋Ｖｗ（Ｖ）を、第２行目のスキャン電極ＳＣＮ２に負の走査パルス電圧−Ｖｓ（Ｖ）をそれぞれに印加すると、所定のアドレス電極Ｄ１〜ＤＮと第２行目のスキャン電極ＳＣＮ２との交点部において書き込み放電が起こる。
【００２５】
上記同様の動作が順次に行われて、最後に第Ｍ行目の表示する放電セルに対応する所定のアドレス電極Ｄ１〜ＤＮに正の書き込みパルス電圧＋Ｖｗ（Ｖ）を、第Ｍ行目のスキャン電極ＳＣＮＭに負の走査パルス電圧−Ｖｓ（Ｖ）をそれぞれに印加すると、所定のアドレス電極Ｄ１〜ＤＮと第Ｍ行目のスキャン電極ＳＣＮＭとの交点部において書き込み放電が起こる。
【００２６】
次の維持期間では、全てのスキャン電極ＳＣＮ１〜ＳＣＮＭを一旦０（Ｖ）に保持すると共に、全てのサステイン電極ＳＵＳ１〜ＳＵＳＭに負の維持パルス電圧−Ｖｍ（Ｖ）を印加すると、書き込み放電を起こした前記交点部におけるスキャン電極ＳＣＮ１〜ＳＣＮＭとサステイン電極ＳＵＳ１〜ＳＵＳＭとの間に維持放電が起こる。次に全てのスキャン電極ＳＣＮ１〜ＳＣＮＭと全てのサステイン電極ＳＵＳ１〜ＳＵＳＭとに負の維持パルス電圧−Ｖｍ（Ｖ）を交互に印加することにより、表示する放電セルにおいて維持放電が継続して起こる。この維持放電の発光によりパネル表示が行われる。
【００２７】
次の消去期間において、全てのスキャン電極ＳＣＮ１〜ＳＣＮＭを一旦０（Ｖ）に保持すると共に、全てのサステイン電極ＳＵＳ１〜ＳＵＳＭに消去パルス電圧−Ｖｅ（Ｖ）を印加すると、消去放電を起こして放電が停止する。
【００２８】
以上の動作により、プラズマディスプレイ装置において、一画面が表示される。
【００２９】
図５はＰＤＰ１０のパネル本体を示す平面図、図６はフレキシブルプリント配線板（ＦＰＣ）を取り付ける前のパネル本体を示す図で、図６（ａ）、（ｂ）はそれぞれパネル本体を背面側、前面側から見た図である。
【００３０】
パネル本体２１の前面板２２および背面板２３はほぼ矩形状であり、長辺と短辺を有している。図６（ａ）に示すように、前面板２２の短辺である左右両端部の封着材より外側の縁部には、スキャン電極またはサステイン電極それぞれに接続された複数本の端子が複数のブロックに分けられて形成され、これにより電極引出部２４が形成されている。すなわち、電極引出部２４には、所定の複数本の端子で１ブロックが構成された端子ブロック２５が複数設けられており、各々の端子ブロック２５に図５に示すように、ＦＰＣ２６が接続される。
【００３１】
また、図６（ｂ）に示すように、背面板２３の長辺である下端部の封着材より外側の縁部には、アドレス電極に接続された複数本の端子が複数のブロックに分けられて形成され、これにより電極引出部２７が形成されている。すなわち、電極引出部２７には、所定の複数本の端子で１ブロックが構成された端子ブロック２８が複数設けられており、各々の端子ブロック２８に同じく図５に示すように、ＦＰＣ２９が接続される。さらに、背面板２３の電極引出部２７を形成しない側の辺部である上端部は、前面板２２の電極引出部２４を形成しない長辺部とほぼ面一とし、パネル本体２１のアドレス電極側の電極引出部２７を背面板２３の一辺にのみ形成している。
【００３２】
すなわち、本発明においては、複数の表示電極を配列して形成した前面板２２と、この前面板２２に間に放電空間が形成されるように対向配置されるとともに外周部が封着されかつ前記表示電極に交差するように複数のアドレス電極を配列して形成した背面板２３とを有し、前記前面板２２の表示電極の配列方向と直交する方向の辺部に表示ドライバ回路に接続するための電極引出部２４を形成するとともに、前記背面板２３のアドレス電極の配列方向と直交する方向の辺部にアドレスドライバ回路に接続するための電極引出部２７を形成してパネル本体２１を構成し、かつ前記パネル本体２１のアドレス電極側の電極引出部２７を背面板２３の一辺にのみ形成したもので、背面板２３のガラス基板の面積を小さくすることができ、これによりコストを削減することができるとともに、パネルの占有面積を減少させることができる。
【００３３】
【発明の効果】
以上の説明から明らかなように本発明によれば、背面板２３のガラス基板の面積を小さくすることができ、これによりコストを削減することができるとともに、パネルの占有面積を減少させることができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるＰＤＰのパネルの概略構成を示す斜視図
【図２】同ＰＤＰの電極配列を示す説明図
【図３】同ＰＤＰの表示駆動回路の一例を示すブロック回路図
【図４】同ＰＤＰの駆動方法の一例を示す信号波形図
【図５】同ＰＤＰのＦＰＣ取り付け後のパネル本体を示す平面図
【図６】（ａ），（ｂ）は同ＰＤＰのＦＰＣ取り付け前のパネル本体を示す平面図
【符号の説明】
１、５　基板
２　表示電極
７　アドレス電極
１０　プラズマディスプレイパネル
２１　パネル本体
２２　前面板
２３　背面板
２４、２７　電極引出部

Claims

複数の表示電極を配列して形成した前面板と、この前面板に間に放電空間が形成されるように対向配置されるとともに外周部が封着されかつ前記表示電極に交差するように複数のアドレス電極を配列して形成した背面板とを有し、前記前面板の表示電極の配列方向と直交する方向の辺部に表示ドライバ回路に接続するための電極引出部を形成するとともに、前記背面板のアドレス電極の配列方向と直交する方向の辺部にアドレスドライバ回路に接続するための電極引出部を形成してパネル本体を構成し、かつ前記パネル本体のアドレス電極側の電極引出部を背面板の一辺にのみ形成したことを特徴とするプラズマディスプレイパネル。
背面板の電極引出部を形成しない側の辺部は、前面板の電極引出部を形成しない辺部とほぼ面一であることを特徴とする請求項１に記載のプラズマディスプレイパネル。