[go: up one dir, main page]

JP2004023514A - Facsimile relay transmitter - Google Patents

Facsimile relay transmitter Download PDF

Info

Publication number
JP2004023514A
JP2004023514A JP2002176830A JP2002176830A JP2004023514A JP 2004023514 A JP2004023514 A JP 2004023514A JP 2002176830 A JP2002176830 A JP 2002176830A JP 2002176830 A JP2002176830 A JP 2002176830A JP 2004023514 A JP2004023514 A JP 2004023514A
Authority
JP
Japan
Prior art keywords
facsimile
data
ecm
hdlc
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002176830A
Other languages
Japanese (ja)
Inventor
Tsugumitsu Tomotake
友竹 世光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2002176830A priority Critical patent/JP2004023514A/en
Publication of JP2004023514A publication Critical patent/JP2004023514A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Facsimiles In General (AREA)
  • Facsimile Transmission Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a facsimile relay transmitter capable of preventing a delay in response to a facsimile terminal and having high transmission efficiency, and capable of preventing an abnormality of communication and having high reliability. <P>SOLUTION: The transmitter is provided with a control means for interpolating jitter in flag data when receiving an image signal which is formed into an ECM-HDLC data format stipulated in ITU-T recommendations T.30. The control means may determine an interpolation time on the basis of a data amount stored in a facsimile signal storing buffer 25, or may insert the flag data at the header or a connection portion of an ECM-HDLC frame. The interpolation time may be fixed or may be changed one by one. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、ファクシミリ中継伝送装置(または、ファクシミリリレー伝送装置)に関し、特に、インターネット回線等で中継伝送する際の処理遅延挿入によるECM−HDLCパケットのジッタを制御する手段を備えたファクシミリ中継伝送装置に関する。
【0002】
【従来の技術】
ファクシミリ中継伝送装置は、ファクシミリ端末から出力された信号を符号化して送出し、相手先のファクシミリ中継伝送装置で復号した後、ファクシミリ端末へデータを転送する装置である。送信側ファクシミリ端末は、ITU−T(国際電気通信連合電気通信標準化部門)等に記載されているように、変調した信号を送出するので、これを復調してバイナリデータに置き替える。
【0003】
このデータを任意の回線を経由して通信相手先(バイナリデータの送り先)へ伝送し、これを受信したファクシミリ中継伝送装置がファクシミリモデムにより変調処理を施す。そして、ファクシミリ端末へ引き渡すことでファクシミリ信号の中継が行われる。
【0004】
従来、インターネット回線等を介してファクシミリデータを転送するため、図5に示すようなファクシミリ中継伝送装置が使用されている。このファクシミリ中継伝送装置は、ファクシミリデータの送信を行う場合には、A/D変換回路5でA/D変換した信号を、ファクシミリモデム4で復調し、ファクシミリデータ格納バッファ3に格納する。そして、格納されたデータをファクシミリパケット生成回路2にてパケット化してIP回線1へ送出する。
【0005】
一方、ファクシミリデータを受信する場合には、IP回線1から伝送されたファクシミリパケットを、パケットデータ分離回路8によって、変調側ファクシミリモデム処理に必要なデータのみを抽出する。また、パケットデータ分離回路8は、パケット受信順序を整えるとともに、IP回線1でのデータの揺らぎを制御する。
【0006】
次に、抽出されたファクシミリデータをデータ格納バッファ9に一旦格納する。ファクシミリモデム制御回路7の指示によって、格納されたデータをデータ格納バッファ9から読み出し、ファクシミリモデム4で変調し、D/A変換回路10を経由してファクシミリ端末6で出力する。
【0007】
ここで、図6に示すように、パケット受信側ファクシミリ中継伝送装置に入力されるパケット1とパケット2の間でジッタ(jt)が発生すると、受信側で、ITU−T T.30勧告に定められたECM−HDLCパケットの先頭に遅延を設け、ジッタ(jt)の発生を処理の遅れを利用して吸収する。これによって、パケット2の到達が遅れたとしても、パケット1の処理を行っている間にパケット2を受信することができれば、連続的に処理することができる。しかしながら、データ受信側ファクシミリ中継装置の出力は、パケット到達よりジッタ(jt)吸収分遅れる。
【0008】
尚、上述の例では、分かりやすくするため、パケット送出側ファクシミリ中継伝送装置の入力を、ECM−HDLC1フレームを1パケット化して、パケット受信側ファクシミリ中継伝送装置の出力するまでの信号の遅延を示したものである。ところで、各ファクシミリ中継装置内でECM−HDLCフレームのパケット化及び、パケットからECM−HDLC信号への分離のための遅延は考慮しないものとする。
【0009】
また、上記説明において、ECM−HDLCの直前に送信する/送信されるトレーニング信号は省略されている。ITU−T T.38勧告では、トレーニング信号は、全体で1つのパケットでIP回線へ送出される。従って、このトレーニングパケットのジッタが存在しても、多少遅れて本パケットを受信する側へ到達するだけであるため、本発明の説明の都合上無視した。また、同期用フラグシーケンスについても説明を省略している。
【0010】
インターネット回線等を介してファクシミリデータを転送するファクシミリ中継伝送装置において、例えば、図2に示すようなECM−HDLCフォーマット化されたファクシミリ画信号をIPパケット化する場合には、上述のように、IP網伝送装置端末間のジッタ制御、すなわち、データ揺らぎの吸収制御が十分に機能していれば問題ない。しかし、データの欠損が発生すると、ファクシミリモデムの変調データが滞り、データエラーを起こすことになる。特に、ITU−TT.38勧告の場合には、ファクシミリ端末とのデータ受け渡しをリアルタイム(実時間)で行う必要があり、データ欠損が発生すると通信異常に発展する。
【0011】
ここで、ファクシミリ信号伝送中は、任意にデータを補間することはできないので、ジッタ制御用バッファ量を大きくして、遅延を増やすようにするのが最も簡単な方法であるが、ジッタ制御において、バッファサイズを安易に大きくし過ぎると、遅延が増加し、ファクシミリ端末への応答が遅くなる。このため、ファクシミリ端末が余計な再送要求のコマンドを送信する場合がある。
【0012】
この再送要求コマンドの送信は、ファクシミリ通信において規定された手順であって、ファクシミリ端末自体の問題ではないが、実際には、ファクシミリ中継伝送装置内で生じたファクシミリデータの遅れの吸収のための遅延により、ファクシミリ信号データの遅れが発生し、送信側ファクシミリ端末が既にデータを発信しているにも拘わらず、受信側ファクシミリ端末が再送要求のコマンドを送信側ファクシミリ端末に発送してしまうことになる。
【0013】
通常、ファクシミリ通信は、半二重通信で行われるので、この余計な再送要求のコマンドの発信により、全二重通信状態に至る可能性がある。そして、両信号が衝突し、各々の通信データを通信相手先ファクシミリ端末が受信できない状態になり、ファクシミリ端末間でのファクシミリ信号データの受け渡しの障害が発生するおそれがある。
【0014】
【発明が解決しようとする課題】
上述のように、従来のファクシミリ中継伝送装置においては、ジッタ制御において、バッファサイズを安易に大きくし過ぎると伝送遅延が増加するため、ファクシミリ端末への応答が遅くなるという問題があった。
【0015】
また、第2の問題点として、ファクシミリ伝送は、通常、半二重通信であるが、伝送遅延の影響で、余計な再送要求のコマンドが発信されて全二重通信状態に至る場合があり、これによって、信号が衝突し合って、各々の通信データを相手方のファクシミリ端末が受信できず、通信に異常が発生する場合があるという問題があった。
【0016】
そこで、本発明は、上記従来のファクシミリ中継伝送装置における問題点に鑑みてなされたものであって、ファクシミリ端末への応答の遅れを防止することができて伝送効率が高く、通信の異常を防止することができて信頼性の高いファクシミリ中継伝送装置を提供することを目的とする。
【0017】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ファクシミリ中継伝送装置であって、ITU−T T.30勧告に定められたECM−HDLCデータフォーマット化された画信号を受信する際に、ジッタ分をフラグデータにて補間する制御手段を備えることを特徴とする。
【0018】
そして、本発明によれば、フラグデータによってジッタ分を補間することにより、ファクシミリ復調信号の連続性を保ち、ファクシミリ端末への応答の遅れを防止することができる。また、伝送遅延の影響で、余計な再送要求のコマンドが発信されて全二重通信状態に至って信号が衝突し合うこともなく、通信の異常を防止することができる。
【0019】
上記ファクシミリ中継伝送装置において、前記制御手段は、ファクシミリ信号格納バッファに保管されたデータ量に基づいて前記補間時間を決定するようにしてもよい。また、前記制御手段は、ECM−HDLCフレームの先頭または、接続部でフラグデータを挿入するようにすることもできる。さらに、前記補間時間を固定してもよいし、逐次変更するように構成することもできる。
【0020】
【発明の実施の形態】
図1は、本発明にかかるファクシミリ中継伝送装置を示し、このファクシミリ中継伝送装置は、パケットデータ分離回路21と、ECM−HDLCデータ量検出回路22と、ファクシミリモデム24と、ファクシミリモデム制御回路23と、データ格納バッファ25と、D/A変換回路26とで構成される。これらは、ディジタル・シグナル・プロセッサまたはマルチプロセッサ(MPC)等によって実現することができる。
【0021】
IP回線20でパケットの受け渡しを行うIP網伝送装置に該当する部分は、ファクシミリパケット分離回路21及びファクシミリパケット生成回路2(図5参照)に含まれるものとする。ここでいうIP網伝送装置は、パケット化や、パケットからファクシミリ信号を分離する他、シーケンス番号(=パケットの順序を示す番号)等でパケットの到達順に並べ替えを行う装置をいう。
【0022】
また、同図には、ファクシミリパケットを受信する側、すなわち、ファクシミリ信号復調側のみを示し、ファクシミリ信号送出側の回路と処理方法は、図5に示した従来例と同様であるため省略している。
【0023】
次に、上記構成を有するファクシミリ中継伝送装置の動作について説明する。
【0024】
まず、IP回線20から伝送されたファクシミリパケットをパケットデータ分離回路21にて、変調側ファクシミリモデム処理に必要なデータのみを抽出する。パケットデータ分離回路21は、パケット受信順序を整えるとともに、ECM−HDLC以外のファクシミリデータの場合には、IP回線20でのデータの揺らぎを制御する。
【0025】
ここで、ECM−HDLCフレームの概要について説明する。ECM−HDLCフレームは、図2に示すように、フラグとフラグに挟まれた複数のバイナリデータで構成される。尚、このECM−HDLCフレームについては、ITU−T
T.30で勧告されているので詳細説明は省略する。
【0026】
ECM−HDLCフレームの転送を開始する時は、全てのバイナリ(フレーム情報)の送信に先立ってフラグだけで構成される同期シーケンスを送出する。すなわち、
[F] [F] [F] …[F] [F] [F] [ECM−HDLC][ECM−HDLC][ ” ]…・・
のように行う。同期シーケンスは、公称値200ms(許容値+100ms)の連続したフラグシーケンスである。フレーム間には、最低1つ以上のフラグが入っていればよく、また、連続したECM−HDLCフレームの場合には、直前フレームの最後のフラグを最初のフラグとして兼用することができる。
【0027】
次に、抽出されたファクシミリデータをデータ格納バッファ25に一旦格納する。格納されたデータがECM−HDLCフレームデータ以外の場合には、ファクシミリモデム制御回路23の指示で、データ格納バッファ25からデータを読み出し、ファクシミリモデム24で変調処理し、D/A変換回路26を経由してファクシミリ端末27で出力する。
【0028】
一方、ECM−HDLCフレームデータをECM−HDLCデータ量検出回路22で検出した場合には、ファクシミリモデム制御回路23に通知する。そして、ファクシミリモデム制御回路23によってフラグ送出制御を行い、ファクシミリモデム24よりフラグの送出を開始する。
【0029】
ここで、図3に示すように、パケット受信側ファクシミリ中継装置の入力のパケット1とパケット2の間でジッタ(jt)が発生したとする。パケット2の到達が遅れた場合には、フラグパターン(F)を挿入することによって、ファクシミリ復調信号の連続性を保つ。パケット受信側ファクシミリ変調処理の入力では、パケット0を受信した直後のフラグ(F)の送出は、予め設定したデータ量を確保するまでの時間に相当する。
【0030】
尚、図3においても、図6に示した従来例と同様、分かりやすくするため、パケット送出側ファクシミリ中継伝送装置の入力を、ECM−HDLC1フレームを1パケット化して、パケット受信側ファクシミリ中継伝送装置の出力するまでの信号の遅延を示している。また、各ファクシミリ中継装置内でECM−HDLCフレームのパケット化、及びパケットからECM−HDLC信号への分離のための遅延は考慮しない。さらに、ECM−HDLCの直前に送信する/送信されるトレーニング信号も省略している。ところで、同期シーケンスは、本発明にかかるファクシミリ中継伝送装置を用いると規格勧告からはずれる可能性があるが、これによる不具合はないと思われる。
【0031】
次に、図1のECM−HDLCデータ量検出回路22は、ECM−HDLCデータが予め設定した変調時間分のデータを蓄積した時にファクシミリモデム制御回路23へその旨通知する。そして、フラグの送出を中止して1フレーム分のECM−HDLCをデータ格納バッファ25より読み出し、ファクシミリモデム24で変調処理を施し、D/A変換回路26を経由してファクシミリ端末27で出力する。
【0032】
但し、ECM−HDLCフレームの変調を開始すると、順次送られてくるECM−HDLCフレームを変調するまで、変調側のファクシミリモデム24を作動させ続ける必要がある。従って、連続する次のECM−HDLCフレームについても同様に、1フレーム変調処理毎に予め設定した変調時間分のデータを蓄積するまで転送を待つ。また、転送を待つ間は、ファクシミリモデム制御回路23の指示で、ファクシミリモデム24がフラグパターンを出力するように制御する。
【0033】
フラグとは、先に記載したECM−HDLCフレームの始めと終わりを示し、フレームの同期を確立するためのものである。このフラグの送出時間を調整して、ジッタ吸収分の遅延時間を確保する。
【0034】
ところで、待ち時間は一定でも、フレームデータのフォーマットタイプ(例えば、ITU−T勧告T.30またはT.38の変調方式V17やV29等)と伝送速度によって、データ量は異なるので、データタイプに適した遅延時間を確保するように、データ設定に適応したデータ数を設定しておく。
【0035】
次に、本発明にかかるファクシミリ中継伝送装置の一実施例の動作について、図4のフローチャートを参照しながら詳細に説明する。
【0036】
図4は、ファクシミリ中継伝送装置のファクシミリ信号受信側(ファクシミリモデム変調側処理)における処理フローを示す。本処理は、パケット化されるデータの時間(例えば、10ms)毎に行うものとする。
【0037】
まず、ステップS601において、ファクシミリモデム制御回路23によってファクシミリデータが存在するかどうかの確認を行う。ファクシミリデータが存在しない場合には、ファクシミリ信号の生成は行わないので、ステップS607に移行する。一方、ファクシミリデータが存在する場合には、ステップS602へ進み、ECM−HDLCフレームの先頭を見つける。ここでは検出のみを行い、まだECM−HDLCフレームの先頭データをデータ格納バッファ25から読み出さない。これは、次回の処理で、ECM−HDLCデータを設定量分蓄積していないのにも拘わらず、ステップS602にて、”No”方向へ移動するのを防止するためである。
【0038】
ステップS603にて予め設定した分のECM−HDLCデータが蓄積されていない場合には、ECM−HDLCフレームデータを使用することなくステップS605へ移動する。
【0039】
一方、蓄積量が設定値以上の場合には、ステップS604にて、フラグ挿入を行うようにファクシミリモデム24を制御し、さらにステップS605へ移動し、フラグデータをファクシミリモデム変調処理して出力する。
【0040】
ところで、ステップS602で、ファクシミリデータがECM−HDLC信号ではない場合や、ECM−HDLCフレームの先頭ではない場合には、ステップS605へ移動する。この後は、ステップS605で示した部分でECM−HDLC以外の各種ファクシミリ信号に対応したファクシミリ変調処理を行う。
【0041】
次に、本発明の変形例として、図4に補足して説明する。
【0042】
ステップS603では、ECM−HDLCデータが設定量以上か否かを判定しているが、実際のECM−HDLCフレームはフレーム長が常に一定ではなく、バイト数が比較的少ない複数のフレームが連続した固まりで送られてくる場合もあるので、設定データ量以下でも、次の1フレーム分及びデータが全て揃っていれば、補間によるフラグ(F)生成を行わなくてもよい。
【0043】
また、ECM−HDLCデータが、予め設定された変調時間分のデータとなるのを待つ場合には、設定値を固定化するのではなく、IP回線20での状態をファクシミリパケット分離回路21(図1参照)に付随するIP回線20の状態検出回路を設けて、逐次、この検出結果に基づいて適応的に調整してもよい。
【0044】
【発明の効果】
以上説明したように、本発明によれば、ファクシミリ端末への応答の遅れを防止することができて伝送効率が高く、通信の異常を防止することができて信頼性の高いファクシミリ中継伝送装置を提供することができる。
【図面の簡単な説明】
【図1】本発明にかかるファクシミリ中継伝送装置の一実施例を示すブロック図である。
【図2】ECM−HDLCフレームの概要を示す図である。
【図3】本発明における遅延によるジッタ吸収例を示す図である。
【図4】本発明にかかるファクシミリ中継伝送装置のファクシミリモデム復調側の制御処理を示すフローチャートである。
【図5】従来のファクシミリ中継装置の一例を示すブロック図である。
【図6】従来の遅延によるジッタ吸収例を示す図である。
【符号の説明】
20  IP回線
21  パケットデータ分離回路
22  ECM−HDLCデータ量検出回路
23  ファクシミリモデム制御回路
24  ファクシミリモデム(変調時)
25  データ格納バッファ
26  D/A変換回路
27  ファクシミリ端末
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a facsimile relay transmission apparatus (or a facsimile relay transmission apparatus), and more particularly, to a facsimile relay transmission apparatus including a unit for controlling jitter of an ECM-HDLC packet due to insertion of a processing delay when relaying transmission via an Internet line or the like. About.
[0002]
[Prior art]
A facsimile relay transmission device is a device that encodes and outputs a signal output from a facsimile terminal, decodes the signal with a destination facsimile relay transmission device, and then transfers the data to the facsimile terminal. The transmitting-side facsimile terminal transmits a modulated signal as described in ITU-T (International Telecommunication Union Telecommunication Standardization Sector) or the like, and demodulates it and replaces it with binary data.
[0003]
This data is transmitted to a communication destination (a destination of binary data) via an arbitrary line, and a facsimile relay transmission device that receives the data performs modulation processing by a facsimile modem. Then, the facsimile signal is relayed by handing over to the facsimile terminal.
[0004]
Conventionally, a facsimile relay transmission device as shown in FIG. 5 has been used to transfer facsimile data via an Internet line or the like. When transmitting facsimile data, the facsimile relay transmission device demodulates the signal subjected to A / D conversion by the A / D conversion circuit 5 by the facsimile modem 4 and stores the demodulated signal in the facsimile data storage buffer 3. Then, the stored data is packetized by the facsimile packet generation circuit 2 and transmitted to the IP line 1.
[0005]
On the other hand, when facsimile data is received, the facsimile packet transmitted from the IP line 1 is extracted by the packet data separation circuit 8 to extract only data necessary for the facsimile modem processing on the modulation side. Further, the packet data separation circuit 8 adjusts the packet reception order and controls data fluctuation on the IP line 1.
[0006]
Next, the extracted facsimile data is temporarily stored in the data storage buffer 9. In accordance with an instruction from the facsimile modem control circuit 7, the stored data is read from the data storage buffer 9, modulated by the facsimile modem 4, and output by the facsimile terminal 6 via the D / A conversion circuit 10.
[0007]
Here, as shown in FIG. 6, when jitter (jt) occurs between the packet 1 and the packet 2 input to the facsimile relay transmission apparatus on the packet receiving side, the ITU-TT. A delay is provided at the head of the ECM-HDLC packet specified in Recommendation 30, and the occurrence of jitter (jt) is absorbed by utilizing the processing delay. Thereby, even if the arrival of the packet 2 is delayed, if the packet 2 can be received while the processing of the packet 1 is being performed, the packet 2 can be processed continuously. However, the output of the facsimile relay apparatus on the data receiving side is delayed from the packet arrival by the amount of jitter (jt) absorption.
[0008]
In the above-described example, for the sake of simplicity, the input of the facsimile relay transmission device on the packet transmission side is shown as a signal delay until the ECM-HDLC1 frame is converted into one packet and output from the facsimile relay transmission device on the packet reception side. It is a thing. By the way, it is assumed that the delay for packetizing the ECM-HDLC frame in each facsimile relay apparatus and for separating the ECM-HDLC signal from the packet is not considered.
[0009]
In the above description, the training signal transmitted / transmitted immediately before the ECM-HDLC is omitted. ITU-TT. According to Recommendation 38, the training signal is transmitted to the IP line in one packet in total. Therefore, even if the jitter of the training packet exists, it arrives at the receiving side of the packet with some delay, and is ignored for the sake of explanation of the present invention. The description of the synchronization flag sequence is also omitted.
[0010]
In a facsimile relay transmission apparatus for transferring facsimile data via an Internet line or the like, for example, when an ECM-HDLC formatted facsimile image signal as shown in FIG. There is no problem if the jitter control between the network transmission device terminals, that is, the data fluctuation absorption control functions sufficiently. However, when data loss occurs, the modulated data of the facsimile modem is delayed, causing a data error. In particular, ITU-TT. In the case of Recommendation 38, it is necessary to transfer data to and from a facsimile terminal in real time (real time).
[0011]
Here, during facsimile signal transmission, since data cannot be arbitrarily interpolated, the easiest method is to increase the amount of buffer for jitter control and increase the delay, but in jitter control, If the buffer size is easily increased too much, the delay increases and the response to the facsimile terminal becomes slow. For this reason, the facsimile terminal may transmit an unnecessary retransmission request command.
[0012]
The transmission of the retransmission request command is a procedure specified in the facsimile communication, and is not a problem of the facsimile terminal itself, but is actually a delay for absorbing a delay of the facsimile data generated in the facsimile relay transmission device. As a result, the delay of the facsimile signal data occurs, and the receiving facsimile terminal sends out the retransmission request command to the transmitting facsimile terminal even though the transmitting facsimile terminal has already transmitted data. .
[0013]
Normally, facsimile communication is performed by half-duplex communication. Therefore, transmission of this extra retransmission request command may lead to a full-duplex communication state. Then, the two signals collide with each other and the communication destination facsimile terminal cannot receive the communication data, so that there is a possibility that a failure in the transfer of the facsimile signal data between the facsimile terminals may occur.
[0014]
[Problems to be solved by the invention]
As described above, the conventional facsimile relay transmission apparatus has a problem that the response to the facsimile terminal becomes slow because the transmission delay increases when the buffer size is too large in the jitter control.
[0015]
Also, as a second problem, facsimile transmission is normally half-duplex communication, but due to the effect of transmission delay, an extra retransmission request command may be transmitted and a full-duplex communication state may be reached. As a result, signals collide with each other, and the other communication data cannot be received by the other facsimile terminal.
[0016]
Therefore, the present invention has been made in view of the above-mentioned problems in the conventional facsimile relay transmission apparatus, and can prevent a delay in response to a facsimile terminal, thereby increasing transmission efficiency and preventing communication abnormalities. It is an object of the present invention to provide a facsimile relay transmission device which can be performed and has high reliability.
[0017]
[Means for Solving the Problems]
In order to achieve the above object, the present invention relates to a facsimile repeater transmission apparatus, which comprises: When receiving an image signal in the ECM-HDLC data format defined in Recommendation 30, the control unit interpolates a jitter component with flag data.
[0018]
According to the present invention, the continuity of the facsimile demodulated signal can be maintained by interpolating the amount of jitter with the flag data, and a delay in response to the facsimile terminal can be prevented. Also, due to the influence of the transmission delay, an unnecessary retransmission request command is transmitted, the signal does not collide with each other in the full-duplex communication state, and communication abnormalities can be prevented.
[0019]
In the facsimile relay transmission device, the control unit may determine the interpolation time based on an amount of data stored in a facsimile signal storage buffer. Further, the control means may insert the flag data at the head of the ECM-HDLC frame or at the connection. Further, the interpolation time may be fixed or may be changed sequentially.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows a facsimile relay transmission apparatus according to the present invention. The facsimile relay transmission apparatus includes a packet data separation circuit 21, an ECM-HDLC data amount detection circuit 22, a facsimile modem 24, and a facsimile modem control circuit 23. , A data storage buffer 25, and a D / A conversion circuit 26. These can be realized by a digital signal processor or a multiprocessor (MPC) or the like.
[0021]
The portion corresponding to the IP network transmission device that transfers packets on the IP line 20 is included in the facsimile packet separation circuit 21 and the facsimile packet generation circuit 2 (see FIG. 5). The IP network transmission device referred to here is a device that performs packetization, separates a facsimile signal from a packet, and rearranges the arrival order of packets using a sequence number (= a number indicating the order of packets).
[0022]
Also, FIG. 1 shows only the facsimile packet receiving side, that is, only the facsimile signal demodulation side, and the circuit and processing method on the facsimile signal transmission side are the same as in the conventional example shown in FIG. I have.
[0023]
Next, the operation of the facsimile relay transmission device having the above configuration will be described.
[0024]
First, the facsimile packet transmitted from the IP line 20 is extracted by the packet data separation circuit 21 only for data necessary for the modulation-side facsimile modem processing. The packet data separation circuit 21 adjusts the packet reception order and controls the fluctuation of data on the IP line 20 in the case of facsimile data other than ECM-HDLC.
[0025]
Here, an outline of the ECM-HDLC frame will be described. As shown in FIG. 2, the ECM-HDLC frame includes a flag and a plurality of binary data sandwiched between the flags. The ECM-HDLC frame is described in ITU-T
T. Since the recommendation is made in S.30, the detailed description is omitted.
[0026]
When transmission of an ECM-HDLC frame is started, a synchronization sequence consisting of only a flag is transmitted prior to transmission of all binaries (frame information). That is,
[F] [F] [F] ... [F] [F] [F] [ECM-HDLC] [ECM-HDLC] ["] ...
Do as follows. The synchronization sequence is a continuous flag sequence with a nominal value of 200 ms (tolerance value +100 ms). It is sufficient that at least one flag is inserted between frames. In the case of continuous ECM-HDLC frames, the last flag of the immediately preceding frame can also be used as the first flag.
[0027]
Next, the extracted facsimile data is temporarily stored in the data storage buffer 25. If the stored data is other than the ECM-HDLC frame data, the data is read out from the data storage buffer 25 according to the instruction of the facsimile modem control circuit 23, modulated by the facsimile modem 24, and passed through the D / A conversion circuit 26. And output it at the facsimile terminal 27.
[0028]
On the other hand, when the ECM-HDLC data amount detection circuit 22 detects the ECM-HDLC frame data, it notifies the facsimile modem control circuit 23 of the detection. Then, flag transmission control is performed by the facsimile modem control circuit 23, and transmission of the flag from the facsimile modem 24 is started.
[0029]
Here, as shown in FIG. 3, it is assumed that jitter (jt) has occurred between packet 1 and packet 2 input to the facsimile relay apparatus on the packet receiving side. When the arrival of the packet 2 is delayed, the continuity of the facsimile demodulated signal is maintained by inserting the flag pattern (F). In the input of the facsimile modulation process on the packet receiving side, the transmission of the flag (F) immediately after the reception of the packet 0 corresponds to the time until a preset data amount is secured.
[0030]
In FIG. 3, similarly to the conventional example shown in FIG. 6, for the sake of simplicity, the input of the facsimile relay transmission device on the packet sending side is converted into one packet of the ECM-HDLC1 frame, and the facsimile relay transmission device on the packet receiving side is input. Shows the delay of the signal until the signal is output. Also, the delay for packetizing the ECM-HDLC frame in each facsimile relay device and separating the ECM-HDLC signal from the packet is not considered. Further, a training signal transmitted / transmitted immediately before ECM-HDLC is also omitted. By the way, the use of the facsimile relay transmission apparatus according to the present invention may cause the synchronization sequence to deviate from the standard recommendations, but it is considered that there is no problem due to this.
[0031]
Next, the ECM-HDLC data amount detection circuit 22 of FIG. 1 notifies the facsimile modem control circuit 23 when the ECM-HDLC data has accumulated data for a preset modulation time. Then, the transmission of the flag is stopped, the ECM-HDLC for one frame is read from the data storage buffer 25, subjected to modulation processing by the facsimile modem 24, and output by the facsimile terminal 27 via the D / A conversion circuit 26.
[0032]
However, when the modulation of the ECM-HDLC frame is started, it is necessary to keep operating the facsimile modem 24 on the modulation side until the sequentially transmitted ECM-HDLC frame is modulated. Accordingly, the transfer of the next successive ECM-HDLC frame is similarly waited until data for a preset modulation time is accumulated for each frame modulation process. Further, while waiting for the transfer, the facsimile modem control circuit 23 controls the facsimile modem 24 to output the flag pattern.
[0033]
The flag indicates the start and end of the ECM-HDLC frame described above, and is for establishing frame synchronization. By adjusting the transmission time of this flag, a delay time for jitter absorption is secured.
[0034]
By the way, although the waiting time is constant, the amount of data differs depending on the format type of frame data (for example, the modulation method V17 or V29 of ITU-T Recommendation T.30 or T.38) and the transmission speed. The number of data adapted to the data setting is set so as to secure the delay time.
[0035]
Next, the operation of the facsimile relay transmission apparatus according to one embodiment of the present invention will be described in detail with reference to the flowchart of FIG.
[0036]
FIG. 4 shows a processing flow on the facsimile signal receiving side (processing on the facsimile modem modulation side) of the facsimile relay transmission apparatus. This processing is performed every time (for example, 10 ms) of data to be packetized.
[0037]
First, in step S601, the facsimile modem control circuit 23 checks whether facsimile data exists. If no facsimile data exists, no facsimile signal is generated, and the process proceeds to step S607. On the other hand, if facsimile data exists, the process proceeds to step S602 to find the beginning of the ECM-HDLC frame. Here, only the detection is performed, and the head data of the ECM-HDLC frame is not yet read from the data storage buffer 25. This is to prevent the movement in the “No” direction in step S602 in the next process, even though the set amount of ECM-HDLC data is not accumulated.
[0038]
If the preset amount of ECM-HDLC data has not been stored in step S603, the process moves to step S605 without using the ECM-HDLC frame data.
[0039]
On the other hand, if the accumulated amount is equal to or greater than the set value, the facsimile modem 24 is controlled to insert a flag in step S604, and the process proceeds to step S605, where the flag data is subjected to facsimile modem modulation processing and output.
[0040]
By the way, if the facsimile data is not the ECM-HDLC signal or the facsimile data is not the head of the ECM-HDLC frame in step S602, the process moves to step S605. Thereafter, in the portion shown in step S605, facsimile modulation processing corresponding to various facsimile signals other than ECM-HDLC is performed.
[0041]
Next, a modified example of the present invention will be described with reference to FIG.
[0042]
In step S603, it is determined whether or not the ECM-HDLC data is equal to or larger than the set amount. However, the actual ECM-HDLC frame has a frame length that is not always constant, and a plurality of frames having a relatively small number of bytes are continuously grouped. In some cases, even if the data amount is smaller than the set data amount, the generation of the flag (F) by interpolation is not necessary if all the data for the next one frame and all the data are available.
[0043]
When waiting for the ECM-HDLC data to become data for a preset modulation time, instead of fixing the set value, the state of the IP line 20 is changed to a facsimile packet separation circuit 21 (see FIG. 1) may be provided and a state detection circuit for the IP line 20 may be provided, and the state of the IP line 20 may be sequentially adjusted adaptively based on the detection result.
[0044]
【The invention's effect】
As described above, according to the present invention, a highly reliable facsimile relay transmission device that can prevent a delay in response to a facsimile terminal, has a high transmission efficiency, and can prevent a communication abnormality. Can be provided.
[Brief description of the drawings]
FIG. 1 is a block diagram showing one embodiment of a facsimile relay transmission apparatus according to the present invention.
FIG. 2 is a diagram showing an outline of an ECM-HDLC frame.
FIG. 3 is a diagram showing an example of jitter absorption due to delay in the present invention.
FIG. 4 is a flowchart showing a control process on a facsimile modem demodulation side of the facsimile relay transmission apparatus according to the present invention.
FIG. 5 is a block diagram illustrating an example of a conventional facsimile relay apparatus.
FIG. 6 is a diagram showing an example of jitter absorption by a conventional delay.
[Explanation of symbols]
Reference Signs List 20 IP line 21 Packet data separation circuit 22 ECM-HDLC data amount detection circuit 23 Facsimile modem control circuit 24 Facsimile modem (at the time of modulation)
25 Data storage buffer 26 D / A conversion circuit 27 Facsimile terminal

Claims (4)

ITU−T T.30勧告に定められたECM−HDLCデータフォーマット化された画信号を受信する際に、ジッタ分をフラグデータにて補間する制御手段を備えることを特徴とするファクシミリ中継伝送装置。ITU-T @ T. A facsimile relay transmission device, comprising: control means for interpolating a jitter component with flag data when receiving an image signal in the ECM-HDLC data format specified in Recommendation 30. 前記制御手段は、ファクシミリ信号格納バッファに保管されたデータ量に基づいて前記補間時間を決定することを特徴とする請求項1記載のファクシミリ中継伝送装置。2. The facsimile relay transmission device according to claim 1, wherein the control unit determines the interpolation time based on an amount of data stored in a facsimile signal storage buffer. 前記制御手段は、ECM−HDLCフレームの先頭または、接続部でフラグデータを挿入することを特徴とする請求項1または2記載のファクシミリ中継伝送装置。3. The facsimile relay transmission device according to claim 1, wherein the control unit inserts flag data at the beginning of an ECM-HDLC frame or at a connection unit. 前記制御手段は、前記補間時間を逐次変更可能であることを特徴とする請求項1、2または3記載のファクシミリ中継伝送装置。4. The facsimile relay transmission device according to claim 1, wherein the control unit is capable of sequentially changing the interpolation time.
JP2002176830A 2002-06-18 2002-06-18 Facsimile relay transmitter Pending JP2004023514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002176830A JP2004023514A (en) 2002-06-18 2002-06-18 Facsimile relay transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002176830A JP2004023514A (en) 2002-06-18 2002-06-18 Facsimile relay transmitter

Publications (1)

Publication Number Publication Date
JP2004023514A true JP2004023514A (en) 2004-01-22

Family

ID=31175031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002176830A Pending JP2004023514A (en) 2002-06-18 2002-06-18 Facsimile relay transmitter

Country Status (1)

Country Link
JP (1) JP2004023514A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342700C (en) * 2005-01-26 2007-10-10 华为技术有限公司 A method for T.38 gateway to adaptively adjust downlink buffer length for V.21 frames
JP2009017149A (en) * 2007-07-04 2009-01-22 Nec Commun Syst Ltd Transfer device and frame endless relay method used therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342700C (en) * 2005-01-26 2007-10-10 华为技术有限公司 A method for T.38 gateway to adaptively adjust downlink buffer length for V.21 frames
JP2009017149A (en) * 2007-07-04 2009-01-22 Nec Commun Syst Ltd Transfer device and frame endless relay method used therefor

Similar Documents

Publication Publication Date Title
US7548332B2 (en) Network facsimile apparatus, facsimile communication system, and method that can efficiently transport packets
US6600750B1 (en) Email to fax processing when no secondary storage is available
US8526048B1 (en) Systems and methods for the reliable transmission of facsimiles over packet networks
EP0828394B1 (en) A device and method for converting data transfer rate in communication of digital audio/video data
JP3589343B2 (en) Frame transmission method and frame transmission device
US7042833B1 (en) Modem transmission over packet networks
EP1850578A1 (en) Method for transmitting dnc signals to fax machine ensured by t.38 gateway
JP5019984B2 (en) Communication device and source clock recovery method
US20040042467A1 (en) Method to improve fax transmission quality over packet based networks with high packet jitter by means of sending &#34;Fill&#34; at the end of a scan line
JP2004023514A (en) Facsimile relay transmitter
US8717873B2 (en) Modem adaptation control for facsimile over internet protocol
US7796584B2 (en) Method for connection between communication networks of different types and gateway apparatus
US6937709B2 (en) Fax transmission over congested or corrupted wideband network, or narrowband network, using ECM error block flow control
EP1279279B1 (en) Real time fax-over-packet packet loss compensation
US5946347A (en) Low latency transport of signals in an error correcting data modem
JP6501589B2 (en) Communication device, control method of communication device, and program
US20020037003A1 (en) Method to control data conversion in the transfer of a connection between a packet-switched and a line-switched communications network
EP1853030B1 (en) Methods for t.38 gateway processing of non-standard frame (nsf) signals
US9094560B2 (en) Facsimile system that packetizes and transmits coded image data
US8379675B2 (en) Jitter buffering control for controlling storage locations of a jitter buffer, and a method therefor
JP3694451B2 (en) Gateway and data transfer method
JP2009212998A (en) Facsimile gateway and data transfer method in facsimile gateway
EP1072148B1 (en) Method for improving transmission between terminals in a telecommunication system
JP4213530B2 (en) FAX communication system and communication method thereof
JP2569493B2 (en) Transfer fluctuation absorption processing method in packet communication

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070522