【０００１】
【発明の属する技術分野】
本発明は、単純マトリクス駆動方式を用いたＥＬＤ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）やＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などの表示装置に関するものであり、特に電子または正孔を注入することにより発光する発光表示装置の高速応答化、低消費電力化を可能とする特徴を有するものである。
【０００２】
【従来の技術】
現在、フラットパネルディスプレイとして、ＬＣＤ（液晶ディスプレイ）をはじめ、プラズマディスプレイ、ＥＬディスプレイ（ＥＬＤ）、ＦＥディスプレイ（ＦＥＤ）等が実用化されている。中でもＥＬＤおよびＦＥＤは自発光型のディスプレイで高精細化が可能なため、ＣＲＴ（ブラウン管）に代わる次世代のテレビ受像機として開発が進められている。これらのディスプレイの駆動方法として単純マトリクス駆動が提案されている。単純マトリクス駆動は、ＴＦＴ（薄膜電解効果トランジスタ）などの駆動素子を画素内に作る必要がないため、安価に製造出来る。
図１にＥＬ素子の構造を示す。同図のようにＥＬ素子は、ガラス板等の透明基盤１００上に形成された透明電極１０１と、ＥＬ発光層１０２と、金属電極１０３が積層された構造である。透明電極１０１に正、金属電極１０３に負の電圧の直流電圧を印加することでＥＬ発光層１０２が発光する。この時のＥＬ素子の等価回路は図２のようになり、ダイオード特性を示す部分Ｅと容量性成分Ｃで置きかえることができる。またＥＬ素子に順方向電圧が発光閾値電圧を超えるとＥＬ素子に電流が流れ始め、その電流に比例して発光する。
【０００３】
このＥＬ素子に順方向電圧Ｖを印加した時に流れる電流Ｉと発光輝度Ｌの関係を図３に示す。閾値電圧Ｖｔ以下の電圧では電流Ｉは極めて小さく、閾値電圧Ｖｔ以上の電圧になると急激に電流Ｉは増え、電流Ｉに比例した発光輝度を呈する。
【０００４】
かかるＥＬ素子を複数用い、駆動方式として単純マトリクス駆動を行った場合の表示装置の一例を図４に示す。同図において１は走査回路でｎ本の走査線Ｂ１からＢｎを出力し、２はデータ駆動回路でｍ本のデータ線Ａ１〜Ａｍを出力し、それぞれの走査線とデータ線の交差部にＥＬ素子Ｅ１．１〜Ｅｍ・ｎが接続されている。４は入力された画像データから画像データと同期信号に分離し、データ駆動回路２と走査回路１に画像データと同期信号を出力する信号処理回路である。
【０００５】
走査回路１は各走査線Ｂ１〜Ｂｎの電位をそれぞれに定める走査スイッチ５１〜５ｎを有し、各走査線Ｂ１〜Ｂｎを電源電圧Ｖｃｃと接地電位（０Ｖ）のいずれか一方に接続する。データ駆動回路２は各データ線Ａ１〜Ａｍを通じて個々のＥＬ素子に電流を供給する定電流源２１〜２ｍと駆動スイッチ６１〜６ｍを有し、駆動スイッチ６１〜６ｍにより各データ線Ａ１〜Ａｍを定電流源２１〜２ｍと接地電位（０Ｖ）のいづれか一方に接続することで各データ線Ａ１〜Ａｍに流す電流をオンオフ制御する。以下に表示動作について図４と図５を用いて説明する。図４は走査線Ｂ１を走査しＥＬ素子Ｅ１．１とＥ２．１を発光させた状態を示し、図５は走査線Ｂ２を走査しＥＬ素子Ｅ２．２とＥ２．１を発光させた状態を示したものである。また発光しているＥＬ素子はダイオードで表示し、光っていないＥＬ素子はコンデンサで表示している。
【０００６】
図４においては、走査スイッチ５１のみが接地電位に接続され、走査線Ｂ１が走査され、他の走査線Ｂ２〜Ｂｎは走査スイッチ５２〜５ｎによってＶｃｃに接続されている。この時、データ線Ａ１とＡ２は、駆動スイッチ６１と６２により定電流源２１と２２にそれぞれ接続され、他のデータ線Ａ３〜Ａｍは駆動スイッチ６３〜６ｍにより接地電位に接続されている。したがってこの場合、ＥＬ素子Ｅ１．１とＥ２．１のみが順方向にバイアスされ発光する。この状態においては、非発光のＥＬ素子のうち、ハッチングで示されるＥＬ素子Ｅ３．２〜Ｅｍ．ｎについては同図に示す極性で逆バイアスＶｃｃが印加されることになる。
【０００７】
図５に、図４の状態から、走査が走査線Ｂ２に移った状態を示す。この時はデータ線Ａ２とＡ３が定電流源２２と２３に、データ線Ａ１、Ａ４〜Ａｍが接地電位にそれぞれ接続されている。この状態においてはＥＬ素子Ｅ２．２〜Ｅ３．２のみが順方向にバイアスされ発光し、ハッチングで示されるＥＬ素子については同図に示す極性で逆バイアスＶｃｃが印加されることになる。
【０００８】
以上のような走査を走査線Ｂｎまで繰返すことで１画面の走査が完了する。この単純マトリクス表示装置において走査線とデータ線の電圧印加レベルをタイミングチャートで示すと図６のようになる。このこの駆動法においてはＥＬ素子の発光輝度を制御する方法として、１走査期間内にデータ線Ａｉ（１≦ｉ≦ｍ）に定電流源を接続する期間、即ちＥＬ素子を発光させる期間を変化させることにより発光輝度を制御している。すなわち、定電流源への接続時間のパルス幅変調として、データ線Ａｉに発光電圧ＶＡＡと接地電位（０Ｖ）の２値に対応したパルスを印加するようにし、パルス幅を変化させることで各ＥＬ素子の発光輝度を制御している。
【０００９】
【発明が解決しようとする課題】
各ＥＬ素子に印加されるバイアス値を考えると、例えばＥｍ．１では図４においては０バイアスされ、図５においてはＶｃｃで逆バイアスされ、さらに発光時においてはＶＡＡなる順方向バイアスがなされ、結局ＥＬ素子Ｅｍ．１には３状態のバイアスモードが存在することになる。他の各ＥＬ素子についても同様に３状態のバイアスモードが存在し、図３にこれら３状態のバイアスモードにおける動作点を×印で図示する。また、ＥＬ素子だけでなく、同じ自発光デバイスであるＦＥＤ素子についても同様であるが、素子には必ず並列に寄生容量が付く。前記３状態のバイアスモード間の遷移については、その寄生容量への充電電流が必要になり、その充電電流は発光には寄与しない無効電力を発生することになる。さらに前記３状態のバイアスモード間の電位差が大きいので無効電力の増大、つまり消費電力の増大を招くという問題があった。
【００１０】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の表示装置は、表示に寄与しない複数のダミー画素を表示パネル内に設け、走査期間の始めにこのダミー画素を駆動することにより、寄生容量への充電電流を低下させることを特徴とした走査回路を有する。
【００１１】
【発明の実施の形態】
請求項１に記載の表示装置は、表示に寄与する複数の有効画素と表示に寄与しない複数のダミー画素とで構成される表示パネルと、前記複数の有効画素と前記複数のダミー画素にそれぞれ接続される複数のデータ線及び複数の走査線と、前記複数の有効画素及びダミー画素に表示させないための第１の電位と表示させるための第２の電位とを前記走査線にそれぞれ出力する走査回路と、入力された画像信号を駆動信号に変換し前記駆動信号を開閉スイッチと前記データ線に出力するデータ駆動回路とを有し、走査の開始時に前記第１の電位を有効画素の走査線に出力するとともに前記第２の電位をダミー画素の走査線に出力した後、前記第１の電位を前記ダミー画素の走査線に出力することを特徴とする走査回路を特徴とする表示装置である。
【００１２】
全ての走査期間を通じて、発光する有効画素の自発光素子と、発光しない有効画素の自発光素子は、全て順方向にバイアスされるが、自発光素子が発光するかしないかは、バイアス値が自発光素子の発光閾値を超えるか超えないかにより決まる。このとき走査線に与える表示位置ではないことを示す第２の電位を自発光素子の発光閾値電位よりもわずかに低い値に設定しておくことで、各画素に付く寄生容量への充放電電流は必要最小限に抑えられ、低消費電力化を図ることができる。
【００１３】
また、ダミー画素の走査を行う時に、全駆動信号線の電位が等しくなるまで十分な期間を確保すれば、全有効画素に付く寄生容量は等しく充電される。これにより次の走査が開始される時にその走査線上の各画素の両端の初期電位がそれぞれ等しくなり、各走査の開始時における画素の初期状態を等しくすることができる。その結果、前走査の残留電荷が次の走査の初期状態を決めるクロストーク現象を無くすることができる。
【００１４】
請求項２に記載の表示装置は、請求項１において、前記データ駆動回路は１走査期間内の有効画素への通電時間を階調に応じた時間分解能を１周期とするクロックで前記開閉スイッチを制御することで入力信号レベルに応じた階調制御を行うことを特徴とする表示装置であり、通電時間が正確に決定され、正確な輝度制御が可能となる。
【００１５】
請求項３に記載の表示装置は、請求項１において、前記データ駆動回路は１走査期間内に、有効画素に対し前記入力信号に応じた電流または電圧を前記データ線に通電することで階調制御を行うことを特徴とする表示装置であり、１走査期間のほとんどを通電期間に割り当てておけば、画素に付く前記寄生容量が大きく、前記データ線の応答が悪い場合でも良好に階調制御ができるという効果を有する。
【００１６】
請求項４に記載の表示装置は、請求項１〜３において、前記データ駆動回路は、前記ダミー画素への走査時には全ダミー画素に対して同一階調で表示される信号を出力することを特徴とする表示装置であり、全ダミー画素への信号を有効画素表示時の信号レベルと同じレベルに選択すれば、前記ダミー画素の走査時における各有効画素の寄生容量は全て同一電位で充電されるようになり、かつ次の有効画素の走査時に有効画素が定常発光するまでに要する立上り時間を短縮することができるという効果を有する。
【００１７】
請求項５に記載の表示装置は、請求項１〜３において、前記データ駆動回路は、前記ダミー画素への走査時には前記開閉スイッチを開き、全データ線をハイインピーダンス状態にすることを特徴とする表示装置であり、各データ線の電位が発光閾値電圧以上であればダミー画素の発光素子を経由し各データ線の寄生容量に残留している電荷が放電され、データ線の電位は下がり、発光閾値電圧付近で収束する。その結果、次の有効画素の走査開始時には全有効画素とも発光閾値からの発光開始となり、黒レベルを下げることができコントラスト改善に効果を有する。
【００１８】
請求項６に記載の表示装置は、表示に寄与する複数の有効画素と表示に寄与しない複数のダミー画素とで構成される表示パネルと、前記複数の有効画素と前記複数のダミー画素にそれぞれ接続される複数のデータ線及び複数の走査線と、前記複数の有効画素及びダミー画素に表示させないための第１の電位と表示させるための第２の電位とを前記走査線にそれぞれ出力する走査回路と、入力された画像信号に応じた制御信号を前記データ線に出力するデータ駆動回路とを有し、走査の開始時に前記第１の電位を有効画素の走査線に出力するとともに前記第２の電位をダミー画素の走査線に出力した後、前記第１の電位を前記ダミー画素の走査線に出力することを特徴とする走査回路を特徴とする表示装置であり、これにより開閉スイッチが不要となり、回路構成を簡略化することができる。
【００１９】
請求項７に記載の表示装置は、請求項６において、前記データ駆動回路は１走査期間内に、有効画素に対し前記入力信号に応じた電流または電圧を前記データ線に通電することで階調制御を行うことを特徴とする表示装置であり、１走査期間のほとんどを通電期間に割り当てておけば、画素に付く前記寄生容量が大きく、前記データ線の応答が悪い場合でも良好に階調制御ができるという効果を有する。
【００２０】
請求項８に記載の表示装置は、請求項１および６において、前記ダミー画素は有効画素の外部に配置し、発光面側の電極として透明電極を用いず非透明電極を用いるか、発光を遮断する材料を発光面側に塗布することで発光が外部に漏れない構造としたことを特徴とする表示装置であり、ダミー画素の発光を外部から観測できないようにすることができる。
【００２１】
請求項９に記載の表示装置は、請求項１および６において、フィールド・エミッション・ディスプレイでは前記ダミー画素は有効画素の外部に配置し、前記ダミー画素には蛍光体を塗布しないことで発光させない構造としたことを特徴とする表示装置であり、ダミー画素が発光しないので、ダミー画素を覆うための遮光部を不要とすることができる。
【００２２】
（実施の形態１）
以下に、本発明の請求項１及び請求項２及び請求項４及び請求項９に記載された発明の実施の形態について、図７、図８、図９、図１０、図１１、図１２、図１３を用いて説明する。
【００２３】
図７は自発光素子であるＦＥ素子を用いたＦＥＤの構造を示す断面図であり、１０と１１はパネル基盤、１４はエミッタ電極でエミッタ１７に接続され、エミッタ１７に対し引出電極１６が絶縁層１５を挟み配置され、さらにアノード電極１２と蛍光体１３がエミッタ１７に対向して配置されている。エミッタ１７とアノード電極１２に数百〜数ＫＶのアノード電圧がアノード電源１８により印加されている状態で、引出電極１６に閾値電圧を越える電圧が引出電源１９により印加されることで、エミッタから電子が放出され蛍光体１３に衝突し発光する。ＦＥ素子は厳密には３極管構造であるが、引き出し電極１６とエミッタ電極１４の間に電圧をかけることでエミッション電流が流れ、電流に比例して発光するということで図８に示すような等価回路でおきかえることができる。同図に示すように引出電極１６とエミッタ電極１４間には寄生容量Ｃが並列に付く。
【００２４】
図９に引出電源電圧Ｖとエミッション電流Ｉの関係を示す。また、発光輝度Ｌはエミッション電流Ｉに比例する。以上のように自発光素子に印加する電圧／電流を制御することで発光を制御できるという点でＦＥ素子はＥＬ素子と同様であると言える。
【００２５】
図１０と図１２は、ＦＥ素子を自発光素子として用いた場合の、画素数ｍ×ｎ画素の表示装置を示しており、図１０はダミー画素が走査されている場合、図１２は走査線Ｂ２が走査されている場合を示している。両図において１は走査回路でｎ＋１本の走査線Ｂ１〜ＢｎおよびＢｄを出力し、２はデータ駆動回路でｍ本のデータ線Ａ１〜Ａｍを出力し、それぞれの走査線とデータ線の交差部にＦＥ素子Ｅ１．１〜Ｅｍ．ｎおよびＥ１．ｄ〜Ｅｍ．ｄが接続されている。Ｅ１．１〜Ｅｍ．ｎは有効画素内のＦＥ素子であり、Ｅ１．ｄ〜Ｅｍ．ｄはダミー画素のＦＥ素子である。走査線Ｂ１〜ＢｎおよびＢｄは各ＦＥ素子の引出電極に、データ線Ａ１〜Ａｍは各ＦＥ素子のエミッタ電極にそれぞれ接続されている。４は入力された画像データから画像データと同期信号に分離し、データ駆動回路２と走査回路１に画像データと同期信号を出力する信号処理回路である。
【００２６】
走査回路１は各走査線Ｂ１〜ＢｎおよびＢｄの電位をそれぞれに定める走査スイッチ５１〜５ｎおよび５ｄを有し、各走査線Ｂ１〜ＢｎおよびＢｄを表示位置ではないことを示す電位であるＶｘか表示位置であることを示す電位であるＶｇのいづれか一方に接続する。データ駆動回路２は定電流源２１〜２ｍを有し、開閉スイッチ６１〜６ｍと各データ線Ａ１〜Ａｍを通じて個々のＥＬ素子に電流を供給する。一走査期間内において前記開閉スイッチ６１〜６ｍを制御し、それらの閉期間を変えることで発光時間を変え、その発光輝度を制御する。なお図１０と図１２において発光中のＦＥ素子はダイオードの記号で、非発光中のＦＥ素子は容量の記号で示されている。
【００２７】
図１１に図１０と図１２の表示装置における走査線とデータ線の電圧印加レベルをタイミングチャートで示す。１つの走査期間は２つのモードで構成される。第１のモードは、図１０に示すダミー画素走査モードであり、図１１のＴ１で示す時点の状態である。第２のモードは、図１２に示す有効画素が走査されるモードで、図１２は図１１におけるＴ２での状態を示している。
【００２８】
図１０が示すダミー画素走査モードでは、走査線Ｂ１〜ＢｎはＶｘに走査線ＢｄはＶｇに接続される。電流源２１〜２ｍは電流値Ｉ１の定電流源として動作させ、開閉スイッチ６１〜６ｍが閉じられデータ線Ａ１〜ＡｍにはＶＡなる電位が生じている。したがって、ダミー画素走査モードではダミー画素のＦＥ素子Ｅ１．ｄ〜Ｅｍ．ｄに電流が流れ、有効画素内の各ＥＬ素子は全て図１０に示すような順方向極性にＶｘ−ＶＡで充電される。このとき、ダミー画素のＦＥ素子Ｅ１．ｄ〜Ｅｍ．ｄには蛍光体１３が付いていないため発光しない。
【００２９】
図１３に、各ＦＥ素子の動作点を示す。ダミー画素走査モードでは、ダミー画素のＥＬ素子Ｅ１．ｄ〜Ｅｍ．ｄは動作点３１で発光状態にあり、有効画素内の各ＥＬ素子は全て動作点３２で非発光状態にある。
【００３０】
図１２の有効画素走査モードであるＴ２の状態では、走査線Ｂ２がＶｇに、他の走査線はＶｘに接続される。また、データ線Ａ１は開閉スイッチ６１が開くためハイインピーダンス状態になり、データ線Ａ２Ａ３は定電流源に接続されている。この時、Ｅ１．２は既に発光は停止し、Ｅ２．２とＥ３．２はまだ発光中であり、Ｅ１．２より高輝度な画素として認識される。有効画素走査モードにおける各画素のＦＥ素子の動作点は、走査線とデータ線の電位の組み合わせで４種類に分けられる。
【００３１】
第１の動作点はＦＥ素子Ｅ２．２とＥ３．２のようにＶｇ−ＶＡが印加された発光中のＦＥ素子の動作点で、図１３の３１で示される。第２の動作点は、Ｔ２時点のＥ１．２のように発光が終わりデータ線がハイインピーダンスになっているＦＥ素子の動作点で、図１３の３３で示されるように発光閾値電圧Ｖｔが印加されている。第３の動作点は、発光中のＦＥ素子Ｅ２．２とＥ３．２が存在するデータ線上の非発光走査線上のＦＥ素子例えばＥ２．１とＥ３．１の動作点で、図１３の３２で示されるようにＶｘ−ＶＡが印加されている。第４の動作点は、非発光走査線上かつ非発光データ線上のＦＥ素子例えばＥ１．１の動作点で、図１３の３４で示されるようにＶｘ−（Ｖｇ−Ｖｔ）が印加されている。第４の動作点３４については、第３の動作点３２が発光閾値Ｖｔを超えないようにＶｘを設定することで、大きくすることができ、第４の動作点３４と第１の動作点３１の電位差を小さくすることが望ましい。それにより発光に寄与しない寄生容量への充放電電流を下げることができるため低消費電力化でき、動作点間の移動幅も小さくなるので各モード間の応答を高速化することができる。
【００３２】
（実施の形態２）
以下に、本発明の請求項１及び請求項３及び請求項５及び請求項８に記載された発明の実施の形態について、図１３、図１４、図１５、図１６を用いて説明する。
【００３３】
図１４と図１６は、ＦＥ素子を自発光素子として用いた場合の、画素数ｍ×ｎ画素の表示装置を示しており、両図は図１０と図１２におけるデータ駆動回路２内の開閉スイッチ６１〜６ｍの状態が異なる点と、ダミー画素の発光面側に非透明カバーを貼り付け、ダミー画素の発光が外部に漏れないようにしておく点、以外は同じ構成であるので構成の説明は省略する。
【００３４】
図１５に図１４の表示装置における走査線とデータ線の電圧印加レベルをタイミングチャートで示す。１つの走査期間は２つのモードで構成される。第１のモードは、図１４に示した走査線Ｂｄが走査されているダミー画素走査モードで、図１５においてＴ１で示す状態、つまり走査線ＢｄがＶｇの状態である。第２のモードは有効画素が走査されるモードで、走査線Ｂ１〜Ｂｎのうちのどれかの走査線が走査される有効画素走査モードであり、例えば図１５においてＴ２で示す状態である。走査モードである走査線Ｂ１〜Ｂｎ、ＢｄはＶｇに接続され、それ以外の走査モードでない走査線はＶｘに接続される。
【００３５】
図１５に示すように各走査は、まず最初にダミー画素走査モードで始まり、走査線Ｂ１〜ＢｎはＶｘに走査線ＢｄはＶｇに接続される。この状態においてはデータ駆動回路２内の開閉スイッチ６１〜６ｍは図１４に示すようにオープンとなり、データ線Ａ１〜Ａｍには前の走査時の残留電荷がダミー画素のＦＥ素子Ｅ１．ｄ〜Ｅｍ．ｄを通じて放電され、Ｅ１．ｄ〜Ｅｍ．ｄの両端電圧が発光閾値電圧Ｖｔになるまで放電が継続する。
【００３６】
ダミー画素走査モードの終了時には有効画素内の各ＦＥ素子は全て図１４に示すような順方向極性でＶｘ−（Ｖｇ−Ｖｔ）で充電される。ダミー画素走査モード終了時の動作点は、図１３において、ダミー画素のＦＥ素子Ｅ１．ｄ〜Ｅｍ．ｄは動作点３３で、有効画素内の各ＦＥ素子は全て動作点３４である。
一方、ダミー画素走査モードが終了し、有効画素走査モードに移った時の状態を図１６に示す。図１６では走査線Ｂ２がＶｇに、他の走査線はＶｘに接続される。また、データ線Ａ１〜ＡｍにはＦＥ素子Ｅ１．２〜Ｅｍ．２それぞれに画像データに対応する電流が出力され、それらに応じた電位が生じる。この時、ＦＥ素子Ｅ１．２〜Ｅｍ．２には発光輝度に応じて、Ｖｔ（非発光）〜ＶＡｆｓ（最大輝度）の電位が印加される。その他の発光しない画素のＦＥ素子には各データ線の電位と走査線の電位の差（Ｖｔ−Ｖｘ〜ＶＡｆｓ−Ｖｘ）が印加される。有効画素走査モードでの各ＦＥ素子は、図１３において、発光中のＦＥ素子Ｅ１．２〜Ｅｍ．２は発光輝度に応じて動作点３１と３３の間で動作し、それ以外の非発光ＦＥ素子は動作点３２と３４の間で動作する。
【００３７】
ここで走査線が表示位置ではないことを示す電位であるＶｘの決め方について説明する。上記に述べたように非発光時のＦＥ素子に印加される電圧はＶｔ−Ｖｘ〜ＶＡｆｓ−Ｖｘであり、その最大値ＶＡｆｓ−Ｖｘが発光閾値Ｖｔを超えないことが誤発光を避けるための条件であり、次式が第１の条件となる。
【００３８】
ＶＡｆｓ−Ｖｘ≦Ｖｔ （１）
次に、消費電力化の観点からＦＥ素子に並列に付く寄生容量への充放電電流を抑える必要があり、これを抑えるためにダミー画素走査モード、有効画素走査モードの間で各寄生容量の動作点電位変動を最小にする必要がある。寄生容量に印加される最大電位はＶＡｆｓで、最小電位はＶｔ−Ｖｘである。ＶＡｆｓは最大発光輝度により決定されるので、電位変動を最小にするには非発光時の動作点の最小値Ｖｔ−Ｖｘをできるかぎり大きくする必要がある。これより次が第２の条件となる。
【００３９】
Ｖｘをできるだけ小さくする。 （２）
（１）と（２）の条件からＶｘは次式で導かれる。
【００４０】
Ｖｘ＝ＶＡｆｓ−Ｖｔ （３）
ただし、実際には発光閾値ＶｔはＦＥ素子により多少ばらつくため、ばらつき幅の最大値をαとして次式でＶｘを設定するのが望ましい。
【００４１】
Ｖｘ＝ＶＡｆｓ−Ｖｔ＋α （４）
（実施の形態３）
以下に、本発明の請求項６及び請求項７及び請求項９に記載された発明の実施の形態について、図１３、図１４、図１６、図１７、図１８を用いて説明する。図１７に本発明のデータ駆動回路の回路構成を示す。同図の回路構成は、図１４、図１６におけるデータ駆動回路２の回路構成から開閉スイッチ６１〜６ｍを取除き、常時、定電流源２１〜２ｍの出力がデータ線Ａ１〜Ａｍに接続されるように変更されているだけで、それ以外の構成要素については図１４、図１６と同一であるので構成の説明は省略する。
【００４２】
図１８に本発明の表示装置における走査線とデータ線の電圧印加レベルをタイミングチャートで示す。１つの走査期間は２つのモードで構成される。第１のモードは、図１４に示した走査線Ｂｄが走査されているダミー画素走査モードで、図１８においてＴ１で示す状態、つまり走査線ＢｄがＶｇの状態である。第２のモードは有効画素が走査されるモードで、走査線Ｂ１〜Ｂｎが走査される有効画素走査モードであり、図１８においてＴ２で示す状態である。走査モードになる走査線Ｂ１〜Ｂｎ、ＢｄはＶｇに接続され、それ以外の走査モードでない走査線はＶｘに接続される。
【００４３】
まず、ダミー画素走査モードにおいて、定電流源２１〜２ｍの値はフルスケール電流の例えば１／２にしておく。この時のダミー画素の各ＦＥ素子Ｅ１．ｄ〜Ｅｍ．ｄは図１３の４１で示す動作点で動作する。動作点４１で決まる電位が次の有効画素走査モードに移行した時の発光すべきＦＥ素子に加わる初期電位になる。したがって、その電位からＶｔ〜ＶＡｆｓ間のどの電位に収束するにしても電位変化量を小さくすることができ、平均的な応答時間を短縮することができる。ダミー画素への走査が終了した後の有効画素走査モードにおいては実施の形態２と全く同様な動作であるので説明を省略する。
【００４４】
【発明の効果】
以上説明したように、本発明は、以下に記載されるような効果を有する。
請求項１の効果として、全ての走査期間を通じて、発光する有効画素の自発光素子と、発光しない有効画素の自発光素子は、全て順方向にバイアスされるが、自発光素子が発光するかしないかは、バイアス値が自発光素子の発光閾値を超えるか超えないかにより決まる。このとき走査線に与える表示位置ではないことを示す第２の電位を自発光素子の発光閾値よりもわずかに低い値に設定しておくことで、各画素に付く寄生容量への充放電電流は必要最小限に抑えられ、低消費電力化を図ることができる。
【００４５】
また、ダミー画素の走査を行う時に、全駆動信号線の電位が等しくなるまで十分な期間を確保すれば、全有効画素に付く寄生容量は等しく充電される。これにより次の走査が開始される時にその走査線上の各画素の両端の初期電位がそれぞれ等しくなり、各走査の開始時における画素の初期状態を等しくすることができる。その結果、前走査の残留電荷が次の走査の初期状態を決めるクロストーク現象を無くすることができる。
【００４６】
請求項２の効果として、データ駆動回路が１走査期間内の有効画素への通電時間を階調に応じた時間分解能を１周期とするクロックで前記開閉スイッチを制御するため、入力信号レベルに応じた階調制御を行う通電時間が正確に決定され、正確な輝度制御が可能となる。
【００４７】
請求項３の効果として、発光素子に付く寄生容量が大きく、データ線の応答が悪い場合でも１走査期間の大部分を応答期間に割り当てることができるので、良好に階調制御ができるという効果を有する。
【００４８】
請求項４の効果として、データ駆動回路は、ダミー画素走査モードでは全ダミー画素に対して同一階調で表示されるデータ信号を出力する。この時、データ信号を有効画素走査モードと同じデータ信号に選択すれば、前記ダミー画素走査モードにおける各有効画素の寄生容量は全て同一電位で充電されるようになり、かつ次の有効画素走査モードにおいて対象画素が定常発光するまでに要する応答時間を最短とすることができるという効果を有する。
【００４９】
請求項５の効果として、ダミー画素走査モードにおいて、各データ線の電位が発光閾値電圧以上であればダミー画素の発光素子を経由し各データ線の寄生容量に残留している電荷が放電され、データ線の電位は下がり、発光閾値電圧付近で収束する。その結果、次の有効画素の走査開始時には全有効画素とも発光閾値からの発光開始となり、黒レベルを下げることができコントラスト改善する事ができるという効果を有する。
【００５０】
請求項６の効果として、データ駆動回路内の開閉スイッチを省略することができ、回路構成の簡略化を図ることができるという効果を有する。
【００５１】
請求項７の効果として、発光素子に付く寄生容量が大きく、データ線の応答が悪い場合でも１走査期間の大部分を応答期間に割り当てることができるので、良好に階調制御ができるという効果を有する。
【００５２】
請求項８の効果として、ダミー画素は有効画素の外部に配置し、発光面側の電極として透明電極を用いず非透明電極を用いるか、発光を遮断する材料を発光面側に塗布することで発光が外部に漏れない構造としたことで、ダミー画素の発光を外部から観測できないようにすることができる。
【００５３】
請求項９の効果として、フィールド・エミッション・ディスプレイでは前記ダミー画素は有効画素の外部に配置し、前記ダミー画素には蛍光体を塗布しないことで発光させない構造とすることで、ダミー画素が発光しないので、ダミー画素を覆うための遮光部を不要とすることができる。
【図面の簡単な説明】
【図１】ＥＬの構造を示す構成図
【図２】ＥＬの等価回路図
【図３】ＥＬの電気的及び発光特性を示す特性図
【図４】従来の表示装置の動作を説明する構成図
【図５】従来の表示装置の動作を説明する構成図
【図６】従来の表示装置の動作を説明するタイミング図
【図７】ＦＥ素子の構造を示す断面図
【図８】ＦＥ素子の等価回路図
【図９】ＦＥ素子の電気的及び発光特性を示す特性図
【図１０】本発明の実施の形態１の表示装置のダミー画素表示モードにおける構成図
【図１１】本発明の実施の形態１の表示装置の動作を説明するタイミング図
【図１２】本発明の実施の形態１の表示装置の有効画素表示モードにおける構成図
【図１３】本発明の実施の形態１における各ＦＥ素子の動作点を示した図
【図１４】本発明の実施の形態２の表示装置のダミー画素表示モードにおける構成図
【図１５】本発明の実施の形態２における表示装置の動作を説明するタイミング図
【図１６】本発明の実施の形態２の表示装置の有効画素表示モードにおける構成図
【図１７】本発明の実施の形態３におけるにおけるデータ駆動回路の構成図
【図１８】本発明の実施の形態３における表示装置の動作を説明するタイミング図
【符号の説明】
１ 走査回路
２ データ駆動回路
４ 信号処理回路
１０ パネル基盤
１１ 透明パネル基盤
１２ アノード電極
１３ 蛍光体
１４ エミッタ電極
１５ 絶縁層
１６ 引出電極
１７ エミッタ
１８ アノード電源
１９ 引出電源
２１ 発光時の動作点
２２ 非発光時の動作点
３０ データ駆動回路
３１ 発光時の動作点
３２ 非発光時の動作点
３３ 非発光時の動作点
３４ 非発光時の動作点
４１ 発光時の動作点
１００透明パネル基盤
１０１ 透明電極
１０２ ＥＬ層
１０３ 金属電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a display device such as an ELD (Electro Luminescence Display) or a FED (Field Emission Display) using a simple matrix driving method, and more particularly to a high-speed light emitting display device that emits light by injecting electrons or holes. It has features that enable responsiveness and low power consumption.
[0002]
[Prior art]
Currently, as a flat panel display, an LCD (Liquid Crystal Display), a plasma display, an EL display (ELD), an FE display (FED), and the like have been put to practical use. Among them, ELDs and FEDs are self-luminous displays capable of high definition, and therefore are being developed as next-generation television receivers replacing CRTs (CRTs). Simple matrix driving has been proposed as a driving method for these displays. Simple matrix driving does not require a driving element such as a TFT (thin film field effect transistor) in a pixel, and can be manufactured at low cost.
FIG. 1 shows the structure of the EL element. As shown in the figure, the EL element has a structure in which a transparent electrode 101 formed on a transparent substrate 100 such as a glass plate, an EL light emitting layer 102, and a metal electrode 103 are stacked. When a positive DC voltage is applied to the transparent electrode 101 and a negative voltage is applied to the metal electrode 103, the EL light emitting layer 102 emits light. The equivalent circuit of the EL element at this time is as shown in FIG. 2, and can be replaced by a portion E showing the diode characteristic and a capacitive component C. When the forward voltage of the EL element exceeds the light emission threshold voltage, a current starts flowing through the EL element, and light is emitted in proportion to the current.
[0003]
FIG. 3 shows the relationship between the current I flowing when the forward voltage V is applied to the EL element and the light emission luminance L. When the voltage is equal to or lower than the threshold voltage Vt, the current I is extremely small. When the voltage becomes equal to or higher than the threshold voltage Vt, the current I sharply increases, and the light emission luminance is proportional to the current I.
[0004]
FIG. 4 shows an example of a display device when a plurality of such EL elements are used and simple matrix driving is performed as a driving method. In FIG. 1, reference numeral 1 denotes a scanning circuit which outputs n scanning lines B1 to Bn, 2 denotes a data driving circuit which outputs m data lines A1 to Am, and an EL is provided at the intersection of each scanning line and the data line. Elements E1.1 to Em · n are connected. Reference numeral 4 denotes a signal processing circuit that separates the input image data into image data and a synchronization signal, and outputs the image data and the synchronization signal to the data driving circuit 2 and the scanning circuit 1.
[0005]
The scanning circuit 1 has scanning switches 51 to 5n for respectively setting the potentials of the scanning lines B1 to Bn, and connects the scanning lines B1 to Bn to one of the power supply voltage Vcc and the ground potential (0 V). The data drive circuit 2 includes constant current sources 21 to 2m for supplying current to the individual EL elements through the data lines A1 to Am and drive switches 61 to 6m, and the drive switches 61 to 6m connect the data lines A1 to Am. By connecting to one of the constant current sources 21 to 2m and the ground potential (0V), the current flowing to each of the data lines A1 to Am is controlled to be on / off. The display operation will be described below with reference to FIGS. FIG. 4 shows a state where the scanning line B1 is scanned and the EL elements E1.1 and E2.1 emit light, and FIG. 5 shows a state where the scanning line B2 is scanned and the EL elements E2.2 and E2.1 emit light. It is shown. EL elements that emit light are indicated by diodes, and EL elements that do not emit light are indicated by capacitors.
[0006]
In FIG. 4, only the scanning switch 51 is connected to the ground potential, the scanning line B1 is scanned, and the other scanning lines B2 to Bn are connected to Vcc by the scanning switches 52 to 5n. At this time, the data lines A1 and A2 are connected to the constant current sources 21 and 22 by the drive switches 61 and 62, respectively, and the other data lines A3 to Am are connected to the ground potential by the drive switches 63 to 6m. Therefore, in this case, only the EL elements E1.1 and E2.1 are forward-biased and emit light. In this state, among the non-light-emitting EL elements, the EL elements E3.2 to Em. For n, a reverse bias Vcc is applied with the polarity shown in FIG.
[0007]
FIG. 5 shows a state where the scanning has shifted to the scanning line B2 from the state of FIG. At this time, the data lines A2 and A3 are connected to the constant current sources 22 and 23, and the data lines A1 and A4 to Am are connected to the ground potential. In this state, only the EL elements E2.2 to E3.2 are forward-biased to emit light, and a reverse bias Vcc having the polarity shown in FIG.
[0008]
The scanning of one screen is completed by repeating the above scanning up to the scanning line Bn. FIG. 6 is a timing chart showing the voltage application levels of the scanning lines and the data lines in this simple matrix display device. In this driving method, as a method of controlling the light emission luminance of the EL element, a period during which a constant current source is connected to the data line Ai (1 ≦ i ≦ m) within one scanning period, that is, a period during which the EL element emits light is changed. By doing so, the light emission luminance is controlled. That is, as a pulse width modulation of the connection time to the constant current source, a pulse corresponding to the binary value of the light emitting voltage VAA and the ground potential (0 V) is applied to the data line Ai, and the pulse width is changed to change each EL. The light emission luminance of the element is controlled.
[0009]
[Problems to be solved by the invention]
Considering the bias value applied to each EL element, for example, Em. 1 is 0 bias in FIG. 4, is reverse biased at Vcc in FIG. 5, and is forward biased at VAA during light emission. Eventually, the EL element Em. 1 has three bias modes. Each of the other EL elements also has a three-state bias mode, and FIG. 3 shows operating points in these three-state bias modes with crosses. The same applies to not only the EL element but also the FED element which is the same self-luminous device, but the element always has a parasitic capacitance in parallel. The transition between the three states of the bias mode requires a charging current to the parasitic capacitance, and the charging current generates reactive power that does not contribute to light emission. Further, since the potential difference between the three states of the bias mode is large, there is a problem that the reactive power, that is, the power consumption increases.
[0010]
[Means for Solving the Problems]
In order to solve the conventional problem, the display device of the present invention provides a plurality of dummy pixels that do not contribute to display in a display panel, and drives the dummy pixels at the beginning of a scanning period to reduce parasitic capacitance. A scanning circuit characterized in that the charging current is reduced.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
The display device according to claim 1, wherein the display panel includes a plurality of effective pixels that contribute to display and a plurality of dummy pixels that do not contribute to display, and is connected to the plurality of effective pixels and the plurality of dummy pixels, respectively. A plurality of data lines and a plurality of scanning lines, and a first potential for not displaying the plurality of effective pixels and the dummy pixels and a second potential for displaying the scanning lines. And a data drive circuit that converts an input image signal into a drive signal and outputs the drive signal to an open / close switch and the data line, and applies the first potential to a scan line of an effective pixel at the start of scanning. A display circuit for outputting the second potential to the scanning line of the dummy pixel, and then outputting the first potential to the scanning line of the dummy pixel.
[0012]
During the entire scanning period, the self-luminous elements of the effective pixels that emit light and the self-luminous elements of the effective pixels that do not emit light are all biased in the forward direction. It is determined depending on whether or not the light emission threshold of the light emitting element is exceeded. At this time, by setting the second potential indicating that the position is not the display position given to the scanning line to a value slightly lower than the light emission threshold potential of the self-light emitting element, the charge / discharge current to the parasitic capacitance attached to each pixel is set. Can be minimized, and power consumption can be reduced.
[0013]
Also, when scanning the dummy pixels, if a sufficient period is secured until the potentials of all the drive signal lines become equal, the parasitic capacitances attached to all the effective pixels are charged equally. As a result, when the next scan starts, the initial potentials at both ends of each pixel on the scan line become equal, and the initial state of the pixel at the start of each scan can be made equal. As a result, it is possible to eliminate the crosstalk phenomenon in which the residual charge in the previous scan determines the initial state of the next scan.
[0014]
According to a second aspect of the present invention, in the display device according to the first aspect, the data drive circuit operates the open / close switch with a clock having a time resolution corresponding to a gray scale as one cycle for energizing time to an effective pixel in one scanning period. This is a display device that performs gradation control in accordance with an input signal level by controlling, and the energization time is accurately determined, thereby enabling accurate luminance control.
[0015]
According to a third aspect of the present invention, in the display device according to the first aspect, the data drive circuit supplies a current or a voltage corresponding to the input signal to the effective pixel to the data line within one scanning period to thereby perform gradation. The display device is characterized in that control is performed, and if most of one scanning period is allocated to the energizing period, the parasitic capacitance attached to the pixel is large, and good gradation control is performed even when the response of the data line is poor. It has the effect of being able to.
[0016]
According to a fourth aspect of the present invention, in the display device according to the first to third aspects, the data drive circuit outputs a signal displayed at the same gradation to all the dummy pixels when scanning the dummy pixels. If the signals to all the dummy pixels are selected at the same level as the signal level at the time of displaying the effective pixels, the parasitic capacitance of each of the effective pixels at the time of scanning of the dummy pixels is all charged at the same potential. As a result, there is an effect that the rise time required for the effective pixel to emit steady light at the time of scanning the next effective pixel can be shortened.
[0017]
According to a fifth aspect of the present invention, in the display device according to the first to third aspects, the data drive circuit opens the open / close switch when scanning the dummy pixel, and sets all data lines to a high impedance state. If the potential of each data line is equal to or higher than the light emission threshold voltage, the charge remaining in the parasitic capacitance of each data line is discharged through the light emitting element of the dummy pixel, and the potential of the data line decreases, and It converges near the threshold voltage. As a result, at the start of scanning of the next effective pixel, light emission starts from the light emission threshold for all effective pixels, and the black level can be reduced, which is effective in improving contrast.
[0018]
The display device according to claim 6, wherein the display panel includes a plurality of effective pixels that contribute to display and a plurality of dummy pixels that do not contribute to display, and is connected to the plurality of effective pixels and the plurality of dummy pixels, respectively. A plurality of data lines and a plurality of scanning lines, and a first potential for not displaying the plurality of effective pixels and the dummy pixels and a second potential for displaying the scanning lines. And a data drive circuit for outputting a control signal corresponding to an input image signal to the data line, outputting the first potential to a scan line of an effective pixel at the start of scanning, and A display device comprising a scanning circuit, which outputs a potential to a scanning line of a dummy pixel and then outputs the first potential to a scanning line of the dummy pixel. Next, it is possible to simplify the circuit configuration.
[0019]
7. The display device according to claim 6, wherein the data drive circuit supplies a current or a voltage corresponding to the input signal to the effective pixel to the data line within one scanning period so as to perform gradation. The display device is characterized in that control is performed, and if most of one scanning period is allocated to the energizing period, the parasitic capacitance attached to the pixel is large, and good gradation control is performed even when the response of the data line is poor. It has the effect of being able to.
[0020]
The display device according to claim 8 is the display device according to claims 1 and 6, wherein the dummy pixel is disposed outside the effective pixel, and a non-transparent electrode is used instead of a transparent electrode as a light emitting surface side electrode, or light emission is blocked. The display device has a structure in which light emission does not leak to the outside by applying a material to the light emitting surface side, and light emission of dummy pixels can be prevented from being observed from outside.
[0021]
The display device according to claim 9, wherein in the field emission display, the dummy pixels are arranged outside the effective pixels and the dummy pixels are not coated with a phosphor to prevent light emission. Since the dummy pixel does not emit light, a light-shielding portion for covering the dummy pixel can be eliminated.
[0022]
(Embodiment 1)
Hereinafter, embodiments of the present invention described in claims 1, 2, 4, and 9 of the present invention will be described with reference to FIG. 7, FIG. 8, FIG. 9, FIG. This will be described with reference to FIG.
[0023]
FIG. 7 is a sectional view showing the structure of an FED using an FE element which is a self-luminous element. 10 and 11 are panel substrates, 14 is an emitter electrode connected to the emitter 17, and the extraction electrode 16 is insulated from the emitter 17. The anode 15 and the phosphor 13 are arranged to face the emitter 17 with the layer 15 interposed therebetween. When an anode voltage of several hundreds to several KV is applied to the emitter 17 and the anode electrode 12 by the anode power supply 18 and a voltage exceeding the threshold voltage is applied to the extraction electrode 16 by the extraction power supply 19, electrons are emitted from the emitter. Is emitted and collides with the phosphor 13 to emit light. Strictly speaking, the FE element has a triode structure. However, when a voltage is applied between the extraction electrode 16 and the emitter electrode 14, an emission current flows and emits light in proportion to the current, as shown in FIG. It can be replaced by an equivalent circuit. As shown in the figure, a parasitic capacitance C is provided between the extraction electrode 16 and the emitter electrode 14 in parallel.
[0024]
FIG. 9 shows the relationship between the extraction power supply voltage V and the emission current I. The light emission luminance L is proportional to the emission current I. As described above, the FE element is similar to the EL element in that light emission can be controlled by controlling the voltage / current applied to the self-luminous element.
[0025]
10 and 12 show a display device having m × n pixels when the FE element is used as a self-luminous element. FIG. 10 shows a case where dummy pixels are scanned, and FIG. A case where B2 is being scanned is shown. In both figures, 1 is a scanning circuit that outputs n + 1 scanning lines B1 to Bn and Bd, 2 is a data driving circuit that outputs m data lines A1 to Am, and the intersection of each scanning line and the data line. FE elements E1.1 to Em. n and E1. d to Em. d is connected. E1.1-Em. n is an FE element in the effective pixel, and E1. d to Em. d is the FE element of the dummy pixel. The scanning lines B1 to Bn and Bd are connected to extraction electrodes of each FE element, and the data lines A1 to Am are connected to emitter electrodes of each FE element. Reference numeral 4 denotes a signal processing circuit that separates the input image data into image data and a synchronization signal, and outputs the image data and the synchronization signal to the data driving circuit 2 and the scanning circuit 1.
[0026]
The scanning circuit 1 has scanning switches 51 to 5n and 5d for respectively setting the potentials of the scanning lines B1 to Bn and Bd. The potential Vx is a potential indicating that each of the scanning lines B1 to Bn and Bd is not a display position. It is connected to one of Vg, which is a potential indicating the display position. The data drive circuit 2 has constant current sources 21 to 2m, and supplies current to the individual EL elements through the open / close switches 61 to 6m and the data lines A1 to Am. The light emitting time is changed by controlling the open / close switches 61 to 6m within one scanning period, and the light emitting luminance is controlled by changing the closed time. In FIGS. 10 and 12, the FE element emitting light is indicated by a diode symbol, and the FE element not emitting light is indicated by a capacitance symbol.
[0027]
FIG. 11 is a timing chart showing voltage application levels of scanning lines and data lines in the display devices of FIGS. 10 and 12. One scanning period is composed of two modes. The first mode is the dummy pixel scanning mode shown in FIG. 10, which is the state at the time indicated by T1 in FIG. The second mode is a mode in which the effective pixels shown in FIG. 12 are scanned, and FIG. 12 shows a state at T2 in FIG.
[0028]
In the dummy pixel scanning mode shown in FIG. 10, the scanning lines B1 to Bn are connected to Vx, and the scanning line Bd is connected to Vg. The current sources 21 to 2m are operated as constant current sources having a current value I1, the on / off switches 61 to 6m are closed, and a potential VA is generated on the data lines A1 to Am. Therefore, in the dummy pixel scanning mode, the FE elements E1. d to Em. A current flows through d, and all the EL elements in the effective pixel are charged with Vx-VA in the forward polarity as shown in FIG. At this time, the FE elements E1. d to Em. d does not emit light because the phosphor 13 is not attached.
[0029]
FIG. 13 shows operating points of each FE element. In the dummy pixel scanning mode, the EL elements E1. d to Em. d is a light emitting state at the operating point 31, and all the EL elements in the effective pixel are in a non-light emitting state at the operating point 32.
[0030]
In the state of T2, which is the effective pixel scanning mode in FIG. 12, the scanning line B2 is connected to Vg, and the other scanning lines are connected to Vx. The data line A1 is in a high impedance state because the open / close switch 61 is open, and the data line A2A3 is connected to a constant current source. At this time, light emission is already stopped in E1.2, and light emission in E2.2 and E3.2 is still in progress, and is recognized as a pixel having a higher luminance than E1.2. The operating points of the FE elements of each pixel in the effective pixel scanning mode are classified into four types according to combinations of potentials of the scanning lines and the data lines.
[0031]
The first operating point is the operating point of the light emitting FE element to which Vg-VA is applied like the FE elements E2.2 and E3.2, and is indicated by 31 in FIG. The second operating point is the operating point of the FE element where the light emission ends and the data line becomes high impedance as at E1.2 at time T2, and the light emission threshold voltage Vt is applied as indicated by 33 in FIG. Have been. The third operating point is the operating point of the FE element on the non-light-emitting scanning line on the data line where the FE elements E2.2 and E3.2 that are emitting light are present, for example, E2.1 and E3.1. Vx-VA is applied as shown. The fourth operating point is an operating point of the FE element on the non-light-emitting scanning line and the non-light-emitting data line, for example, E1.1, and Vx- (Vg-Vt) is applied as indicated by 34 in FIG. The fourth operating point 34 can be increased by setting Vx such that the third operating point 32 does not exceed the light emission threshold Vt, and the fourth operating point 34 and the first operating point 31 can be increased. It is desirable to reduce the potential difference between the two. As a result, the charge / discharge current to the parasitic capacitance that does not contribute to light emission can be reduced, so that power consumption can be reduced, and the movement width between operating points is reduced, so that the response between each mode can be sped up.
[0032]
(Embodiment 2)
Hereinafter, embodiments of the invention described in claims 1, 3, 5, and 8 of the present invention will be described with reference to FIGS. 13, 14, 15, and 16. FIG.
[0033]
FIGS. 14 and 16 show a display device having m × n pixels when the FE element is used as a self-luminous element. FIGS. 14 and 16 show an open / close switch in the data drive circuit 2 in FIGS. The configuration is the same except that the state of 61 to 6 m is different and that a non-transparent cover is attached to the light emitting surface side of the dummy pixel so that the light emission of the dummy pixel does not leak outside. Omitted.
[0034]
FIG. 15 is a timing chart showing voltage application levels of scanning lines and data lines in the display device of FIG. One scanning period is composed of two modes. The first mode is a dummy pixel scanning mode in which the scanning line Bd shown in FIG. 14 is scanned, and is a state indicated by T1 in FIG. 15, that is, a state in which the scanning line Bd is at Vg. The second mode is a mode in which the effective pixels are scanned, and is an effective pixel scanning mode in which any one of the scanning lines B1 to Bn is scanned, for example, a state indicated by T2 in FIG. The scanning lines B1 to Bn and Bd in the scanning mode are connected to Vg, and the other scanning lines not in the scanning mode are connected to Vx.
[0035]
As shown in FIG. 15, each scan first starts in a dummy pixel scanning mode, and the scanning lines B1 to Bn are connected to Vx and the scanning line Bd is connected to Vg. In this state, the open / close switches 61 to 6m in the data drive circuit 2 are opened as shown in FIG. 14, and the residual charges from the previous scan are applied to the data lines A1 to Am of the FE elements E1. d to Em. d, and discharged through E1.d. d to Em. The discharge continues until the voltage across d reaches the light emission threshold voltage Vt.
[0036]
At the end of the dummy pixel scanning mode, all the FE elements in the effective pixel are charged with Vx- (Vg-Vt) with the forward polarity as shown in FIG. The operating point at the end of the dummy pixel scanning mode is the FE element E1. d to Em. d is an operating point 33, and each FE element in an effective pixel is an operating point 34.
On the other hand, FIG. 16 shows a state when the dummy pixel scanning mode is completed and the mode is shifted to the effective pixel scanning mode. In FIG. 16, the scanning line B2 is connected to Vg, and the other scanning lines are connected to Vx. The data lines A1 to Am are connected to the FE elements E1.2 to Em. A current corresponding to the image data is output to each of them, and a potential corresponding thereto is generated. At this time, the FE elements E1.2 to Em. A potential of Vt (non-emission) to VAfs (maximum luminance) is applied to 2 according to the emission luminance. The difference (Vt−Vx to VAfs−Vx) between the potential of each data line and the potential of the scanning line is applied to the FE elements of the other pixels that do not emit light. In FIG. 13, each of the FE elements in the effective pixel scanning mode includes FE elements E1.2 to Em. 2 operates between operating points 31 and 33 according to the light emission luminance, and the other non-light emitting FE elements operate between operating points 32 and 34.
[0037]
Here, how to determine Vx, which is a potential indicating that the scanning line is not at the display position, will be described. As described above, the voltage applied to the FE element at the time of non-light emission is Vt-Vx to VAfs-Vx, and the condition for avoiding false light emission is that the maximum value VAfs-Vx does not exceed the light emission threshold Vt. And the following equation is the first condition.
[0038]
VAfs−Vx ≦ Vt (1)
Next, from the viewpoint of power consumption, it is necessary to reduce the charge / discharge current to the parasitic capacitance attached to the FE element in parallel. To suppress this, the operation of each parasitic capacitance between the dummy pixel scanning mode and the effective pixel scanning mode is required. It is necessary to minimize point potential fluctuations. The maximum potential applied to the parasitic capacitance is VAfs, and the minimum potential is Vt-Vx. Since VAfs is determined by the maximum light emission luminance, it is necessary to make the minimum value Vt-Vx of the operating point at the time of non-light emission as large as possible to minimize the potential fluctuation. Thus, the following is the second condition.
[0039]
Vx is made as small as possible. (2)
From the conditions (1) and (2), Vx is derived by the following equation.
[0040]
Vx = VAfs-Vt (3)
However, since the light emission threshold Vt actually varies somewhat depending on the FE element, it is desirable to set Vx by the following equation with the maximum value of the variation width being α.
[0041]
Vx = VAfs−Vt + α (4)
(Embodiment 3)
Embodiments of the present invention described in claims 6, 7, and 9 of the present invention will be described below with reference to FIGS. 13, 14, 16, 17, and 18. FIG. FIG. 17 shows a circuit configuration of the data drive circuit of the present invention. In the circuit configuration of FIG. 14, the open / close switches 61 to 6m are removed from the circuit configuration of the data drive circuit 2 in FIGS. 14 and 16, and the outputs of the constant current sources 21 to 2m are always connected to the data lines A1 to Am. The other components are the same as those shown in FIGS. 14 and 16 except for the above-described changes, and thus the description of the configuration is omitted.
[0042]
FIG. 18 is a timing chart showing voltage application levels of scanning lines and data lines in the display device of the present invention. One scanning period is composed of two modes. The first mode is a dummy pixel scanning mode in which the scanning line Bd shown in FIG. 14 is scanned, and is a state indicated by T1 in FIG. 18, that is, a state in which the scanning line Bd is at Vg. The second mode is a mode in which the effective pixels are scanned, and is an effective pixel scanning mode in which the scanning lines B1 to Bn are scanned, which is a state indicated by T2 in FIG. The scanning lines B1 to Bn and Bd which enter the scanning mode are connected to Vg, and the other scanning lines which are not in the scanning mode are connected to Vx.
[0043]
First, in the dummy pixel scanning mode, the values of the constant current sources 21 to 2m are set to, for example, １ ／ of the full-scale current. At this time, each FE element E1. d to Em. d operates at the operating point indicated by 41 in FIG. The potential determined by the operating point 41 becomes the initial potential applied to the FE element to emit light when the mode shifts to the next effective pixel scanning mode. Therefore, even when the potential converges to any potential between Vt and VAfs, the amount of potential change can be reduced, and the average response time can be reduced. In the effective pixel scanning mode after the scanning of the dummy pixels is completed, the operation is completely the same as that of the second embodiment, and the description is omitted.
[0044]
【The invention's effect】
As described above, the present invention has the following effects.
As an effect of claim 1, the self-light-emitting element of the effective pixel that emits light and the self-light-emitting element of the effective pixel that does not emit light are biased in the forward direction throughout the entire scanning period. This depends on whether the bias value exceeds or does not exceed the light emission threshold of the self-luminous element. At this time, by setting the second potential indicating that it is not the display position given to the scanning line to a value slightly lower than the light emission threshold of the self light emitting element, the charge / discharge current to the parasitic capacitance attached to each pixel is reduced. The power consumption can be reduced to the minimum necessary and the power consumption can be reduced.
[0045]
Also, when scanning the dummy pixels, if a sufficient period is secured until the potentials of all the drive signal lines become equal, the parasitic capacitances attached to all the effective pixels are charged equally. As a result, when the next scan starts, the initial potentials at both ends of each pixel on the scan line become equal, and the initial state of the pixel at the start of each scan can be made equal. As a result, it is possible to eliminate the crosstalk phenomenon in which the residual charge in the previous scan determines the initial state of the next scan.
[0046]
The data drive circuit controls the on / off switch with a clock having a time resolution of one cycle corresponding to a gray scale for energizing time to an effective pixel within one scanning period according to an effect of the data drive circuit. The energization time for performing the gradation control is accurately determined, and accurate luminance control can be performed.
[0047]
According to the third aspect of the present invention, even when the parasitic capacitance attached to the light emitting element is large and the response of the data line is poor, most of one scanning period can be allocated to the response period, so that good gradation control can be performed. Have.
[0048]
According to the fourth aspect of the present invention, in the dummy pixel scanning mode, the data driving circuit outputs a data signal displayed with the same gradation to all dummy pixels. At this time, if the data signal is selected to be the same as that in the effective pixel scanning mode, the parasitic capacitance of each effective pixel in the dummy pixel scanning mode is all charged at the same potential, and the next effective pixel scanning mode is selected. Has the effect that the response time required for the target pixel to emit light steadily can be minimized.
[0049]
As an effect of claim 5, in the dummy pixel scanning mode, if the potential of each data line is equal to or higher than the light emission threshold voltage, the charge remaining in the parasitic capacitance of each data line via the light emitting element of the dummy pixel is discharged, The potential of the data line decreases and converges near the light emission threshold voltage. As a result, at the start of scanning of the next effective pixel, light emission starts from the light emission threshold for all effective pixels, and the black level can be reduced and the contrast can be improved.
[0050]
According to the sixth aspect of the present invention, an open / close switch in the data drive circuit can be omitted, and the circuit configuration can be simplified.
[0051]
According to a seventh aspect of the present invention, even when the parasitic capacitance attached to the light emitting element is large and the response of the data line is poor, most of one scanning period can be allocated to the response period, so that good gradation control can be performed. Have.
[0052]
As an effect of claim 8, the dummy pixel is disposed outside the effective pixel, and a non-transparent electrode is used as the light emitting surface side electrode without using a transparent electrode, or a material that blocks light emission is applied to the light emitting surface side. With a structure in which light emission does not leak to the outside, light emission of the dummy pixel can be prevented from being observed from the outside.
[0053]
As an effect of the ninth aspect, in the field emission display, the dummy pixels are arranged outside the effective pixels, and the dummy pixels do not emit light by applying no phosphor to the dummy pixels, so that the dummy pixels do not emit light. This eliminates the need for a light-shielding portion for covering the dummy pixels.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing a structure of an EL.
FIG. 2 is an equivalent circuit diagram of EL.
FIG. 3 is a characteristic diagram showing electrical and luminescent characteristics of an EL.
FIG. 4 is a configuration diagram illustrating an operation of a conventional display device.
FIG. 5 is a configuration diagram illustrating an operation of a conventional display device.
FIG. 6 is a timing chart illustrating an operation of a conventional display device.
FIG. 7 is a sectional view showing the structure of the FE element.
FIG. 8 is an equivalent circuit diagram of the FE element.
FIG. 9 is a characteristic diagram showing electric and light emission characteristics of the FE element.
FIG. 10 is a configuration diagram in a dummy pixel display mode of the display device according to the first embodiment of the present invention;
FIG. 11 is a timing chart illustrating an operation of the display device according to Embodiment 1 of the present invention.
FIG. 12 is a configuration diagram in an effective pixel display mode of the display device according to the first embodiment of the present invention;
FIG. 13 is a diagram showing operating points of each FE element according to the first embodiment of the present invention.
FIG. 14 is a configuration diagram of a display device according to a second embodiment of the present invention in a dummy pixel display mode.
FIG. 15 is a timing chart illustrating operation of the display device in Embodiment 2 of the present invention.
FIG. 16 is a configuration diagram in the effective pixel display mode of the display device according to the second embodiment of the present invention.
FIG. 17 is a configuration diagram of a data drive circuit in Embodiment 3 of the present invention.
FIG. 18 is a timing chart illustrating operation of a display device in Embodiment 3 of the present invention.
[Explanation of symbols]
1 Scanning circuit
2 Data drive circuit
4 Signal processing circuit
10 Panel base
11 Transparent panel base
12 Anode electrode
13 Phosphor
14 Emitter electrode
15 Insulation layer
16 Extraction electrode
17 Emitter
18 Anode power supply
19 Drawer power supply
21 Operating point when emitting light
22 Operating point when no light is emitted
30 Data drive circuit
31 Operating point during flash
32 Operating point when no light is emitted
33 Operating point when no light is emitted
34 Operating point when no light is emitted
41 Operating point when emitting light
100 transparent panel base
101 Transparent electrode
102 EL layer
103 metal electrode