JP2004007085A - 帰還増幅器 - Google Patents
帰還増幅器 Download PDFInfo
- Publication number
- JP2004007085A JP2004007085A JP2002158146A JP2002158146A JP2004007085A JP 2004007085 A JP2004007085 A JP 2004007085A JP 2002158146 A JP2002158146 A JP 2002158146A JP 2002158146 A JP2002158146 A JP 2002158146A JP 2004007085 A JP2004007085 A JP 2004007085A
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- circuit
- amplifier
- signal
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 claims abstract description 57
- 230000003321 amplification Effects 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 17
- 230000007423 decrease Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】高感度、高利得、かつ広帯域、広ダイナミックレンジの特性を実現する帰還増幅器を得る。
【解決手段】分離回路部２０２により増幅信号経路２０３と帰還信号経路２０４が分離され、増幅回路部２１０は、抵抗負荷のソース接地型のＦＥＴと、レベル調整用ダイオード並びにソースフォロワ回路から構成される。分離回路部２０２はソースフォロワ回路にて構成され、この出力部に抵抗からなる帰還回路部２０１が接続され、増幅回路部２１０の入力端子への帰還信号経路２０４が形成される。信号分離回路により増幅信号経路と帰還信号経路が分離され、それぞれ信号経路の負荷が低減する。このため、増幅信号経路２０３と帰還信号経路２０４の負荷が低減される。また、分離回路部２０２で加わる遅延時間を調整し、負帰還から正帰還に変化する周波数領域を、負帰還増幅部の利得低下の周波数領域と一致させることで、利得の広帯域化が実現できる。
【選択図】 図１
【解決手段】分離回路部２０２により増幅信号経路２０３と帰還信号経路２０４が分離され、増幅回路部２１０は、抵抗負荷のソース接地型のＦＥＴと、レベル調整用ダイオード並びにソースフォロワ回路から構成される。分離回路部２０２はソースフォロワ回路にて構成され、この出力部に抵抗からなる帰還回路部２０１が接続され、増幅回路部２１０の入力端子への帰還信号経路２０４が形成される。信号分離回路により増幅信号経路と帰還信号経路が分離され、それぞれ信号経路の負荷が低減する。このため、増幅信号経路２０３と帰還信号経路２０４の負荷が低減される。また、分離回路部２０２で加わる遅延時間を調整し、負帰還から正帰還に変化する周波数領域を、負帰還増幅部の利得低下の周波数領域と一致させることで、利得の広帯域化が実現できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、帰還増幅器に関し、例えば、フォトダイオード等から出力された電流信号を電圧信号に変換し、増幅する電流帰還型の増幅器等を対象とする帰還増幅器に関する。
【０００２】
【従来の技術】
従来、帰還増幅器は一般に、入力信号を帰還増幅する帰還型の増幅器として適用される。帰還増幅器とは、入力信号を増幅し、その出力信号の一部を入力端子に戻して、元の信号と重ね合せることにより、増幅器の電気特性を改善した回路のことである。ここでは、近年情報通信の高度化に伴い、開発の進展が著しい光通信システムに用いられる電流帰還型増幅器（前置増幅器）を従来技術例として取り上げ、その詳細を以下に説明する。
【０００３】
光通信システムの受信器では、光ファイバーを介した光信号は、光電気変換素子であるフォトダイオード等により微弱な電流信号に変換される。この電流信号を、電流−電圧変換し、増幅するのが前置増幅器であり、その特性は高感度、高利得、かつ広帯域、さらに広いダイナミックレンジという特性が要求される。このような要求を満たすため、従来の技術では、トランスインピーダンス型前置増幅器と呼ばれる電流帰還型増幅器を用いるのが最も一般的である。
【０００４】
図１２は、この帰還増幅器の従来例として、電界効果型トランジスタ（ＦＥＴ）を用いたトランスインピーダンス型増幅器の構成例を示している。本図１２から判るように、入力端子には光電気変換素子からの入力電流４０５が入力され、前置増幅器はこの入力電流信号を電圧信号にインピーダンス変換し、信号の増幅（４０３の増幅信号経路）を行う。ここで、トランスインピーダンス型増幅器に入力する入力電流４０５と、トランスインピーダンス型前置増幅器の増幅回路部４１０の出力電圧との間には、帰還抵抗４０１の抵抗値と、入力電流４０５との積に比例する関係がある。従って本従来技術では、この前置増幅器の帰還抵抗４０１の値を大きくし、高利得特性とすることで、微小な入力電流に対する高い感度特性を実現している。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来回路では、利得と帯域はトレードオフの関係に有り、高感度すなわち高利得を実現するために帰還抵抗値を増加させると、帯域が低下するという問題がある。さらに、利得向上のために帰還抵抗値を増加させると、この抵抗を流れる入力電流による電圧振幅が大きくなり、出力振幅が飽和し、出力波形が歪んだり、不良動作を引き起こすという問題がある。
【０００６】
本発明は、以上の点を鑑みてなされたものであり、高感度、高利得、かつ広帯域、広ダイナミックレンジの特性を実現する帰還増幅器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
かかる目的を達成するため、本発明の帰還増幅器では、上記課題を解決するため、帰還増幅器を、増幅回路部、帰還回路部、信号分離回路部、出力回路部から構成し、増幅回路部は、入力信号の増幅を行うトランジスタ部と抵抗素子、並びに増幅信号を次段の回路部へ接続するためのレベル調整回路からなり、増幅回路部のレベル調整回路の出力信号が、次段の出力回路部と信号分離回路部に接続され、さらに、この信号分離回路部の出力が帰還回路部に接続され、帰還回路部の出力が増幅回路部のトランジスタに入力されていることを特徴とする回路構成となっている。
【０００８】
また、第２の発明では、上記課題を解決するため、帰還増幅器を、増幅回路部、帰還回路部、信号分離回路部、出力回路部から構成し、増幅回路部は、入力信号の増幅を行うトランジスタ部と抵抗素子、並びに増幅信号を次段の回路部へ接続するためのレベル調整回路からなり、増幅回路部のレベル調整回路の出力信号が、次段の出力回路部と信号分離回路部に接続されており、さらに、この信号分離回路部の出力が帰還回路部に接続され、帰還回路部の出力が増幅回路部のトランジスタに入力されることで、電流帰還型の帰還増幅器を構成していることを特徴としている。
【０００９】
また、第３の発明では、上記課題を解決するため、帰還増幅器を、増幅回路部、帰還回路部、信号分離回路部、出力回路部から構成し、増幅回路部は、入力信号の増幅を行うトランジスタ部と抵抗素子、並びに増幅信号を次段の回路部へ接続するためのレベル調整回路からなり、増幅回路部のレベル調整回路の出力信号が、次段の出力回路部と、レベルシフト回路、もしくはトランジスタ部と抵抗素子とレベルシフト回路からなる多段構成の信号分離回路部に接続され、さらに、この信号分離回路の少なくとも２つ以上の信号出力部が帰還回路部に接続され、さらにこの少なくとも２つ以上の帰還回路部の出力が、増幅回路部のトランジスタに入力されていることを特徴とする回路構成としている。
【００１０】
また、第４の発明では、上記課題を解決するため、帰還増幅器を、増幅回路部、帰還回路部、信号分離回路部、出力回路部から構成し、増幅回路部は、入力信号の増幅を行うトランジスタ部と抵抗素子、並びに増幅信号を次段の回路部へ接続するためのレベル調整回路からなり、増幅回路部のレベル調整回路の出力信号が、次段の出力回路部と、レベルシフト回路、もしくはトランジスタ部と抵抗素子とレベルシフト回路からなる多段構成の信号分離回路部に接続され、さらに、この信号分離回路部の少なくとも２つ以上の信号出力部が、少なくとも１つ以上のダイオードが含まれる帰還回路部に接続され、この出力が増幅回路部のトランジスタに入力されていることを特徴とする回路構成としている。
【００１１】
また、第５の発明では、上記課題を解決するため、第１〜第４の発明における信号分離回路部が、少なくとも１つ以上のレベルシフト回路からなることを特徴とする回路構成としている。
【００１２】
さらに、第６の発明では、上記課題を解決するため、第１〜第５の発明における信号分離回路部に制御端子を設け、これにより帰還信号を制御することを特徴とする回路構成としている。
【００１３】
【発明の実施の形態】
次に、添付図面を参照して本発明による帰還増幅器の実施の形態を詳細に説明する。図１から図１１を参照すると、本発明の帰還増幅器の一実施形態が示されている。以下、本発明に係る帰還増幅器に関して、電界効果型トランジスタ（ＦＥＴ）を使用して回路を構成する場合について、図面を参照しながら具体的に説明する。
【００１４】
（第１の実施形態）
図１は、第１、第２、第５の発明に係る帰還増幅器の、第１の実施形態の回路図である。図１の帰還増幅器は、入力電流２０５を増幅する増幅回路部２１０、増幅回路部２１０の出力部に接続された分離回路部２０２と出力回路部２１１、並びに分離回路部２０２の出力部と入力端子に接続された帰還回路部２０１から構成されており、分離回路部２０２により増幅信号経路２０３と帰還信号経路２０４が分離されていることを特徴とする。なお、本実施例の増幅回路部２１０は、抵抗負荷のソース接地型のＦＥＴと、レベル調整用ダイオード並びにソースフォロワ回路から構成される。また、分離回路部２０２は、ソースフォロワ回路にて構成され、この出力部に抵抗からなる帰還回路部２０１が接続され、増幅回路部２１０の入力端子への帰還信号経路２０４が形成されている。
【００１５】
本実施例では分離回路部２０２により、増幅信号経路２０３と帰還信号経路２０４が分離されている。このため、図１２に示した従来回路と比べ、増幅信号経路２０３と帰還信号経路２０４のそれぞれにおける負荷が低減され、広帯域特性が実現できる。また、分離回路部２０２で加わる遅延時間を調整し、負帰還から正帰還に変化する周波数領域を、負帰還増幅部の利得低下の周波数領域と一致させることで、更なる利得の広帯域化が実現できる。
【００１６】
また、入力電流２０５による電圧変動（帰還抵抗２０１と入力電流２０５の積）が、増幅信号経路２０３と分離されている。このため、高電流入力による出力波形の歪みや不良動作が抑制でき、広ダイナミックレンジ特性が実現できる。図５は、本実施例１の回路と図１２の従来回路に、フォトダイオードのモデルとして入力容量２５０ｆＦ（フェムト・ファラッド／１×１０−１５Ｆ）、入力抵抗２０Ωを付加し、その利得の周波数特性を比較したものである。本実施例により、従来回路と比べ利得及び帯域特性の両方が改善できる。またダイナミックレンジ特性に関しても、最大許容入力電流が従来回路よりも５％以上向上させることができる。
【００１７】
このように第１の実施形態は、上記回路構成をとることで、従来回路と比べて高感度、高利得、かつ広帯域、広ダイナミックレンジの特性を実現することが出来る。
【００１８】
（第２の実施形態）
図２は、第１〜第３、第５、第６の発明に係る帰還増幅器の第２の実施形態の回路図である。図２の帰還増幅器は、入力電流３０５を増幅する増幅回路部３１０、増幅回路部３１０の出力部に接続された分離回路部３０２と出力回路部３１１、並びに分離回路部３０２の出力部と入力端子に接続された帰還回路部３０１ａ、３０１ｂから構成されており、分離回路部３０２により増幅信号経路３０３と帰還信号経路３０４が分離されていることを特徴とする。
【００１９】
なお、本実施例の増幅回路部３１０は、抵抗負荷のソース接地型のＦＥＴと、レベル調整用ダイオード並びにソースフォロワ回路から構成される。また分離回路部３０２は、カスケード接続されたソースフォロワ回路にて構成され、この２つの出力部に抵抗からなる帰還回路部１（３０１ａ）と帰還回路部２（３０１ｂ）が接続され、増幅回路部３１０の入力端子への２つの帰還信号経路３０４が形成されている。
【００２０】
本実施例では、分離回路部３０２により、増幅信号経路３０３と帰還信号経路３０４が分離されている。このため、図１２に示した従来回路と比べ、増幅信号経路３０３と帰還信号経路３０４のそれぞれにおける負荷が低減され、広帯域特性が実現できる。また、分離回路部３０２で加わる遅延時間を調整することで、負帰還から正帰還に変化する周波数領域を、負帰還増幅部の利得低下の周波数領域と一致させ、更なる利得の広帯域化が実現できる。
【００２１】
また、入力電流３０５による電圧変動（帰還抵抗３０１ａ／３０１ｂと入力電流３０５の積）が、増幅信号経路３０３と分離されている上、２つの帰還抵抗で分散されている。このため、高電流入力による出力波形の歪みや不良動作が抑制でき、広ダイナミックレンジ特性が実現できる。さらに、分離回路部３０２に設けた制御端子３０８により、端子３０９の電位を変化させ、入力電流３０５による帰還抵抗３０１ａ、３０１ｂにおける電圧変動量、及び負帰還から正帰還に変化する周波数特性を可変することができる。
【００２２】
本実施例により、従来回路と比べ利得及び帯域特性の両方が５％以上改善できる。またダイナミックレンジ特性に関しても、最大許容入力電流が従来回路よりも１０％以上向上させることができる。さらに制御端子により、特性の異なる受光素子に対して、利得と帯域特性を調整し、均一な出力特性を持つ受信回路を構成することができる。
【００２３】
（第３の実施形態）
図３は、第１〜第６の発明に係る帰還増幅器の第３の実施形態の回路図である。図３の帰還増幅器は、入力電流１０５を増幅する増幅回路部１１０、増幅回路部１１０の出力部に接続された分離回路部１０２と出力回路部１１１、並びに分離回路部１０２の出力部と入力端子に接続された帰還回路部１０１ａ、１０１ｂから構成されており、分離回路部１０２により増幅信号経路１０３と帰還信号経路１０４が分離されていることを特徴とする。
【００２４】
なお、本実施例の増幅回路部１１０は、抵抗負荷のソース接地型のＦＥＴと、レベル調整用ダイオード並びにソースフォロワ回路から構成される。また分離回路部１０２は、カスケード接続されたソースフォロワ回路にて構成され、この２つの出力部に抵抗からなる帰還回路部１（１０１ａ）と、ダイオードと抵抗からなる帰還回路部２（１０７／１０１ｂ）が接続され、増幅回路部１１０の入力端子への２つの帰還信号経路１０４が形成されている。
【００２５】
本実施例では、分離回路部１０２により、増幅信号経路１０３と帰還信号経路１０４が分離されている。このため図１２に示した従来回路と比べ、増幅信号経路１０３と帰還信号経路１０４のそれぞれにおける負荷が低減され、広帯域特性が実現できる。また、分離回路部１０２で加わる遅延時間を調整することで、負帰還から正帰還に変化する周波数領域を、負帰還増幅部の利得低下の周波数領域と一致させ、更なる利得の広帯域化が実現できる。また、入力電流１０５による電圧変動（帰還抵抗１０１ａと入力電流１０５の積）が、増幅信号経路１０３と分離されているため、高電流入力による出力波形の歪みや不良動作が抑制でき、ダイナミックレンジを広くすることができる。
【００２６】
さらに、ダイオード１０７のターンオフ領域では、主に帰還抵抗１０１ａによる利得、ダイオード１０７のターンオン領域では、帰還抵抗１０１ａと１０１ｂによる利得と、入力電流の量により帰還量が自動的に切り替わることで、入力電流の増加に対して動作余裕のある特性を実現できる。また、分離回路部１０２に設けた制御端子１０８により、端子１０９の電位を変化させ、帰還回路部２のダイオード１０７のターンオンする入力電流１０５を調整することができる。
【００２７】
図６は、本実施例３の回路と図１２の従来回路に、フォトダイオードのモデルとして入力容量２８０ｆＦ、入力抵抗２０Ωを付加した場合の利得の周波数特性を比較したものである。また図７及び図８は、本実施例３の回路と図１２の従来回路に、上記フォトダイオードモデルを付加し、入力電流１０５をそれぞれ３ｍＡ、４ｍＡ流した場合の利得の周波数特性を比較したものである。
【００２８】
この図６から判るように、本実施例では従来回路と比べ、低周波側の利得とその周波数に対する平坦正が改善できるうえ、帯域も１０％以上向上させることができる。また、図７と図８から判るように、入力電流が３ｍＡ、４ｍＡの場合でも、利得の周波数特性劣化は殆ど見られず、極めて広いダイナミックレンジ特性が実現できる。さらに、制御端子１０８を用いて端子１０９の電位を制御し、ダイオードがターンオンする入力電流、及び利得と帯域特性を、受光素子に合せて調整することができる。従って、より均一な出力特性を持つ受信回路システムを構築することができる。
【００２９】
（第４の実施形態）
図４は、第１〜第６の発明に係る帰還増幅器の第４の実施形態の回路図である。図１２の帰還増幅器は、入力電流５０５を増幅する増幅回路部５１０、増幅回路部５０の出力部に接続された分離回路部５０２と出力回路部５１１、並びに分離回路５０２の出力部と入力端子に接続された帰還回路部５０１ａ、５０１ｂ、５０１ｃから構成されており、分離回路部５０２により増幅信号経路と帰還信号経路が分離されていることを特徴とする。
【００３０】
なお、本実施例の増幅回路部５１０は、抵抗負荷のソース接地型のＦＥＴと、レベル調整用ダイオード並びにソースフォロワ回路から構成される。また分離回路部５０２は、カスケード接続されたソースフォロワ回路にて構成され、この３つの出力部に、抵抗からなる帰還回路部１（５０１ａ）と、ダイオードと抵抗からなる帰還回路部２（５０１ｂ）及び帰還回路部３（５０１ｃ）が接続され、増幅回路部５１０の入力端子への３つの帰還信号経路が形成されている。
【００３１】
本実施例では分離回路５０２により、増幅信号経路と帰還信号経路が分離されている。このため図１２に示した従来回路と比べ、増幅信号経路と帰還信号経路のそれぞれにおける負荷が低減され、広帯域特性が実現できる。また、分離回路部５０２で加わる遅延時間を各々調整することで、負帰還から正帰還に変化する周波数帯を、負帰還増幅部の利得低下の周波数帯と一致させ、更なる利得の広帯域化が実現できる。また、入力電流５０５による電圧変動（帰還抵抗と入力電流５０５の積）が、増幅信号経路５０３と分離されている。このため、高電流入力による出力波形の歪みや不良動作が抑制でき、ダイナミックレンジを広くすることができる。
【００３２】
さらに、入力電流の量により、帰還回路部５０１ｂ、５０１ｃのダイオードのターンオフとターンオンが自動的に切り替わり、帰還回路部５０１ａ、５０１ｂ、５０１ｃの帰還量も自動的に変化する。また、分離回路部５０２に設けた制御端子５０８により、端子５０９の電位を変化させ、帰還回路部３（５０１ｃ）のダイオードのターンオンする入力電流５０５の量を細かく調整することができる。このような回路構成により、入力電流の増加に対して動作余裕のある特性が実現できると共に、その利得・帯域特性と最大許容入力電流が制御端子５０８で制御可能となる。
【００３３】
図９は、本実施例４の回路と図１２の従来回路に、フォトダイオードのモデルとして入力容量２７０ｆＦ、入力抵抗３０Ωを付加した場合の利得の周波数特性を比較したものである。また図１０及び図１１は、本実施例４の回路と図１２の従来回路に、上記フォトダイオードモデルを付加し、入力電流５０５をそれぞれ３ｍＡ、４ｍＡ流した場合の利得の周波数特性を比較したものである。
【００３４】
この図９から判るように、本実施例では従来回路と比べ、帯域が５％以上向上する。また、図１０と図１１から判るように、入力電流が３ｍＡ、４ｍＡの場合でも、利得の周波数特性の劣化は殆ど見られず、極めて広いダイナミックレンジ特性が実現できる。さらに、制御端子５０８を用いて端子５０９の電位を制御し、ダイオードがターンオンする入力電流、及び利得と帯域特性を、受光素子に合せてより広い範囲で調整することができる。従って、より均一な出力特性を持つ受信回路システムを構築することが可能となる。
【００３５】
なお実施例１〜４では、電界効果型トランジスタ（ＦＥＴ）を使用した場合の回路を示したが、本発明の帰還増幅器の回路構成素子は、バイポーラトランジスタ、ヘテロ接合バイポーラトランジスタ、ＭＯＳトランジスタの何れでも構わない。
また本実施例では、分離回路部としてソースフォロワ回路を示したが、この分離回路部はソースフォロワ回路、及び負荷とトランジスタからなる増幅器の複数の組み合わせで構成することもできる。
【００３６】
なお、上述の実施形態は、本発明の好適な実施の一例である。ただし、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施が可能である。
【００３７】
【発明の効果】
以上の説明より明らかなように、本発明の帰還増幅器によれば、分離回路部により、増幅信号経路と帰還信号経路が分離されるため、従来回路と比べ、増幅信号経路と帰還信号経路のそれぞれにおける負荷が低減され、広帯域特性が実現できる。
【００３８】
また、分離回路部で加わる遅延時間を調整し、負帰還から正帰還に変化する周波数領域を、負帰還増幅部の利得低下の周波数領域と一致させることで、利得の広帯域化が実現できる。また、入力電流による電圧変動（帰還抵抗と入力電流の積）が、増幅信号経路と分離されているため、高電流入力による出力波形の歪みや不良動作が抑制でき、ダイナミックレンジを広くすることができる。また、ダイオードを含む帰還回路部を構成することで、入力電流による帰還量を自動的に切り替え、より広いダイナミックレンジ特性を実現することができる。
【００３９】
さらに、分離回路部に設けた制御端子により、受光素子の特性に合わせて増幅器特性を調整し、均一な出力特性を持つ受信回路を実現することもできる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態の回路図である。
【図２】本発明に係る第２の実施形態の回路図である。
【図３】本発明の帰還増幅器に係る第３の実施形態の回路図である。
【図４】本発明に係る第４の実施形態の回路図である。
【図５】第１の実施形態の回路と従来回路における利得の周波数特性を示す図である。
【図６】第３の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流１０μＡ）である。
【図７】第３の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流３ｍＡ）である。
【図８】第３の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流４ｍＡ）である。
【図９】第４の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流１０μＡ）である。
【図１０】第４の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流３ｍＡ）である。
【図１１】第４の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流４ｍＡ）である。
【図１２】
従来の電流帰還型増幅器の構成例を示す回路図である。
【符号の説明】
１０１ａ、３０１ａ 帰還回路部１の帰還抵抗
１０１ｂ、３０１ｂ 帰還回路部２の帰還抵抗
１０２、２０２、３０２ 分離回路部
１０３、２０３、３０３、４０３ 増幅信号経路
１０４、２０４、３０４、４０４ 帰還信号経路
１０５、２０５、３０５、４０５、５０５ 入力電流
１０６ａ、１０６ｂ、３０６ａ、３０６ｂ ソースフォロワ回路
１０７ ダイオード
１０８、３０８、５０８ 制御端子
１０９、３０９、５０９ 端子
１１０、２１０、３１０、４１０、５１０ 増幅回路部
１１１、２１１、３１１、４１１、５１１ 出力回路部
２０１ 帰還抵抗
４０１ 帰還回路部の帰還抵抗
５０１ａ 帰還回路部１の帰還抵抗
５０１ｂ 帰還回路部２のダイオード／帰還抵抗
５０１ｃ 帰還回路部３のダイオード／帰還抵抗
５０２ 分離回路部
【発明の属する技術分野】
本発明は、帰還増幅器に関し、例えば、フォトダイオード等から出力された電流信号を電圧信号に変換し、増幅する電流帰還型の増幅器等を対象とする帰還増幅器に関する。
【０００２】
【従来の技術】
従来、帰還増幅器は一般に、入力信号を帰還増幅する帰還型の増幅器として適用される。帰還増幅器とは、入力信号を増幅し、その出力信号の一部を入力端子に戻して、元の信号と重ね合せることにより、増幅器の電気特性を改善した回路のことである。ここでは、近年情報通信の高度化に伴い、開発の進展が著しい光通信システムに用いられる電流帰還型増幅器（前置増幅器）を従来技術例として取り上げ、その詳細を以下に説明する。
【０００３】
光通信システムの受信器では、光ファイバーを介した光信号は、光電気変換素子であるフォトダイオード等により微弱な電流信号に変換される。この電流信号を、電流−電圧変換し、増幅するのが前置増幅器であり、その特性は高感度、高利得、かつ広帯域、さらに広いダイナミックレンジという特性が要求される。このような要求を満たすため、従来の技術では、トランスインピーダンス型前置増幅器と呼ばれる電流帰還型増幅器を用いるのが最も一般的である。
【０００４】
図１２は、この帰還増幅器の従来例として、電界効果型トランジスタ（ＦＥＴ）を用いたトランスインピーダンス型増幅器の構成例を示している。本図１２から判るように、入力端子には光電気変換素子からの入力電流４０５が入力され、前置増幅器はこの入力電流信号を電圧信号にインピーダンス変換し、信号の増幅（４０３の増幅信号経路）を行う。ここで、トランスインピーダンス型増幅器に入力する入力電流４０５と、トランスインピーダンス型前置増幅器の増幅回路部４１０の出力電圧との間には、帰還抵抗４０１の抵抗値と、入力電流４０５との積に比例する関係がある。従って本従来技術では、この前置増幅器の帰還抵抗４０１の値を大きくし、高利得特性とすることで、微小な入力電流に対する高い感度特性を実現している。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来回路では、利得と帯域はトレードオフの関係に有り、高感度すなわち高利得を実現するために帰還抵抗値を増加させると、帯域が低下するという問題がある。さらに、利得向上のために帰還抵抗値を増加させると、この抵抗を流れる入力電流による電圧振幅が大きくなり、出力振幅が飽和し、出力波形が歪んだり、不良動作を引き起こすという問題がある。
【０００６】
本発明は、以上の点を鑑みてなされたものであり、高感度、高利得、かつ広帯域、広ダイナミックレンジの特性を実現する帰還増幅器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
かかる目的を達成するため、本発明の帰還増幅器では、上記課題を解決するため、帰還増幅器を、増幅回路部、帰還回路部、信号分離回路部、出力回路部から構成し、増幅回路部は、入力信号の増幅を行うトランジスタ部と抵抗素子、並びに増幅信号を次段の回路部へ接続するためのレベル調整回路からなり、増幅回路部のレベル調整回路の出力信号が、次段の出力回路部と信号分離回路部に接続され、さらに、この信号分離回路部の出力が帰還回路部に接続され、帰還回路部の出力が増幅回路部のトランジスタに入力されていることを特徴とする回路構成となっている。
【０００８】
また、第２の発明では、上記課題を解決するため、帰還増幅器を、増幅回路部、帰還回路部、信号分離回路部、出力回路部から構成し、増幅回路部は、入力信号の増幅を行うトランジスタ部と抵抗素子、並びに増幅信号を次段の回路部へ接続するためのレベル調整回路からなり、増幅回路部のレベル調整回路の出力信号が、次段の出力回路部と信号分離回路部に接続されており、さらに、この信号分離回路部の出力が帰還回路部に接続され、帰還回路部の出力が増幅回路部のトランジスタに入力されることで、電流帰還型の帰還増幅器を構成していることを特徴としている。
【０００９】
また、第３の発明では、上記課題を解決するため、帰還増幅器を、増幅回路部、帰還回路部、信号分離回路部、出力回路部から構成し、増幅回路部は、入力信号の増幅を行うトランジスタ部と抵抗素子、並びに増幅信号を次段の回路部へ接続するためのレベル調整回路からなり、増幅回路部のレベル調整回路の出力信号が、次段の出力回路部と、レベルシフト回路、もしくはトランジスタ部と抵抗素子とレベルシフト回路からなる多段構成の信号分離回路部に接続され、さらに、この信号分離回路の少なくとも２つ以上の信号出力部が帰還回路部に接続され、さらにこの少なくとも２つ以上の帰還回路部の出力が、増幅回路部のトランジスタに入力されていることを特徴とする回路構成としている。
【００１０】
また、第４の発明では、上記課題を解決するため、帰還増幅器を、増幅回路部、帰還回路部、信号分離回路部、出力回路部から構成し、増幅回路部は、入力信号の増幅を行うトランジスタ部と抵抗素子、並びに増幅信号を次段の回路部へ接続するためのレベル調整回路からなり、増幅回路部のレベル調整回路の出力信号が、次段の出力回路部と、レベルシフト回路、もしくはトランジスタ部と抵抗素子とレベルシフト回路からなる多段構成の信号分離回路部に接続され、さらに、この信号分離回路部の少なくとも２つ以上の信号出力部が、少なくとも１つ以上のダイオードが含まれる帰還回路部に接続され、この出力が増幅回路部のトランジスタに入力されていることを特徴とする回路構成としている。
【００１１】
また、第５の発明では、上記課題を解決するため、第１〜第４の発明における信号分離回路部が、少なくとも１つ以上のレベルシフト回路からなることを特徴とする回路構成としている。
【００１２】
さらに、第６の発明では、上記課題を解決するため、第１〜第５の発明における信号分離回路部に制御端子を設け、これにより帰還信号を制御することを特徴とする回路構成としている。
【００１３】
【発明の実施の形態】
次に、添付図面を参照して本発明による帰還増幅器の実施の形態を詳細に説明する。図１から図１１を参照すると、本発明の帰還増幅器の一実施形態が示されている。以下、本発明に係る帰還増幅器に関して、電界効果型トランジスタ（ＦＥＴ）を使用して回路を構成する場合について、図面を参照しながら具体的に説明する。
【００１４】
（第１の実施形態）
図１は、第１、第２、第５の発明に係る帰還増幅器の、第１の実施形態の回路図である。図１の帰還増幅器は、入力電流２０５を増幅する増幅回路部２１０、増幅回路部２１０の出力部に接続された分離回路部２０２と出力回路部２１１、並びに分離回路部２０２の出力部と入力端子に接続された帰還回路部２０１から構成されており、分離回路部２０２により増幅信号経路２０３と帰還信号経路２０４が分離されていることを特徴とする。なお、本実施例の増幅回路部２１０は、抵抗負荷のソース接地型のＦＥＴと、レベル調整用ダイオード並びにソースフォロワ回路から構成される。また、分離回路部２０２は、ソースフォロワ回路にて構成され、この出力部に抵抗からなる帰還回路部２０１が接続され、増幅回路部２１０の入力端子への帰還信号経路２０４が形成されている。
【００１５】
本実施例では分離回路部２０２により、増幅信号経路２０３と帰還信号経路２０４が分離されている。このため、図１２に示した従来回路と比べ、増幅信号経路２０３と帰還信号経路２０４のそれぞれにおける負荷が低減され、広帯域特性が実現できる。また、分離回路部２０２で加わる遅延時間を調整し、負帰還から正帰還に変化する周波数領域を、負帰還増幅部の利得低下の周波数領域と一致させることで、更なる利得の広帯域化が実現できる。
【００１６】
また、入力電流２０５による電圧変動（帰還抵抗２０１と入力電流２０５の積）が、増幅信号経路２０３と分離されている。このため、高電流入力による出力波形の歪みや不良動作が抑制でき、広ダイナミックレンジ特性が実現できる。図５は、本実施例１の回路と図１２の従来回路に、フォトダイオードのモデルとして入力容量２５０ｆＦ（フェムト・ファラッド／１×１０−１５Ｆ）、入力抵抗２０Ωを付加し、その利得の周波数特性を比較したものである。本実施例により、従来回路と比べ利得及び帯域特性の両方が改善できる。またダイナミックレンジ特性に関しても、最大許容入力電流が従来回路よりも５％以上向上させることができる。
【００１７】
このように第１の実施形態は、上記回路構成をとることで、従来回路と比べて高感度、高利得、かつ広帯域、広ダイナミックレンジの特性を実現することが出来る。
【００１８】
（第２の実施形態）
図２は、第１〜第３、第５、第６の発明に係る帰還増幅器の第２の実施形態の回路図である。図２の帰還増幅器は、入力電流３０５を増幅する増幅回路部３１０、増幅回路部３１０の出力部に接続された分離回路部３０２と出力回路部３１１、並びに分離回路部３０２の出力部と入力端子に接続された帰還回路部３０１ａ、３０１ｂから構成されており、分離回路部３０２により増幅信号経路３０３と帰還信号経路３０４が分離されていることを特徴とする。
【００１９】
なお、本実施例の増幅回路部３１０は、抵抗負荷のソース接地型のＦＥＴと、レベル調整用ダイオード並びにソースフォロワ回路から構成される。また分離回路部３０２は、カスケード接続されたソースフォロワ回路にて構成され、この２つの出力部に抵抗からなる帰還回路部１（３０１ａ）と帰還回路部２（３０１ｂ）が接続され、増幅回路部３１０の入力端子への２つの帰還信号経路３０４が形成されている。
【００２０】
本実施例では、分離回路部３０２により、増幅信号経路３０３と帰還信号経路３０４が分離されている。このため、図１２に示した従来回路と比べ、増幅信号経路３０３と帰還信号経路３０４のそれぞれにおける負荷が低減され、広帯域特性が実現できる。また、分離回路部３０２で加わる遅延時間を調整することで、負帰還から正帰還に変化する周波数領域を、負帰還増幅部の利得低下の周波数領域と一致させ、更なる利得の広帯域化が実現できる。
【００２１】
また、入力電流３０５による電圧変動（帰還抵抗３０１ａ／３０１ｂと入力電流３０５の積）が、増幅信号経路３０３と分離されている上、２つの帰還抵抗で分散されている。このため、高電流入力による出力波形の歪みや不良動作が抑制でき、広ダイナミックレンジ特性が実現できる。さらに、分離回路部３０２に設けた制御端子３０８により、端子３０９の電位を変化させ、入力電流３０５による帰還抵抗３０１ａ、３０１ｂにおける電圧変動量、及び負帰還から正帰還に変化する周波数特性を可変することができる。
【００２２】
本実施例により、従来回路と比べ利得及び帯域特性の両方が５％以上改善できる。またダイナミックレンジ特性に関しても、最大許容入力電流が従来回路よりも１０％以上向上させることができる。さらに制御端子により、特性の異なる受光素子に対して、利得と帯域特性を調整し、均一な出力特性を持つ受信回路を構成することができる。
【００２３】
（第３の実施形態）
図３は、第１〜第６の発明に係る帰還増幅器の第３の実施形態の回路図である。図３の帰還増幅器は、入力電流１０５を増幅する増幅回路部１１０、増幅回路部１１０の出力部に接続された分離回路部１０２と出力回路部１１１、並びに分離回路部１０２の出力部と入力端子に接続された帰還回路部１０１ａ、１０１ｂから構成されており、分離回路部１０２により増幅信号経路１０３と帰還信号経路１０４が分離されていることを特徴とする。
【００２４】
なお、本実施例の増幅回路部１１０は、抵抗負荷のソース接地型のＦＥＴと、レベル調整用ダイオード並びにソースフォロワ回路から構成される。また分離回路部１０２は、カスケード接続されたソースフォロワ回路にて構成され、この２つの出力部に抵抗からなる帰還回路部１（１０１ａ）と、ダイオードと抵抗からなる帰還回路部２（１０７／１０１ｂ）が接続され、増幅回路部１１０の入力端子への２つの帰還信号経路１０４が形成されている。
【００２５】
本実施例では、分離回路部１０２により、増幅信号経路１０３と帰還信号経路１０４が分離されている。このため図１２に示した従来回路と比べ、増幅信号経路１０３と帰還信号経路１０４のそれぞれにおける負荷が低減され、広帯域特性が実現できる。また、分離回路部１０２で加わる遅延時間を調整することで、負帰還から正帰還に変化する周波数領域を、負帰還増幅部の利得低下の周波数領域と一致させ、更なる利得の広帯域化が実現できる。また、入力電流１０５による電圧変動（帰還抵抗１０１ａと入力電流１０５の積）が、増幅信号経路１０３と分離されているため、高電流入力による出力波形の歪みや不良動作が抑制でき、ダイナミックレンジを広くすることができる。
【００２６】
さらに、ダイオード１０７のターンオフ領域では、主に帰還抵抗１０１ａによる利得、ダイオード１０７のターンオン領域では、帰還抵抗１０１ａと１０１ｂによる利得と、入力電流の量により帰還量が自動的に切り替わることで、入力電流の増加に対して動作余裕のある特性を実現できる。また、分離回路部１０２に設けた制御端子１０８により、端子１０９の電位を変化させ、帰還回路部２のダイオード１０７のターンオンする入力電流１０５を調整することができる。
【００２７】
図６は、本実施例３の回路と図１２の従来回路に、フォトダイオードのモデルとして入力容量２８０ｆＦ、入力抵抗２０Ωを付加した場合の利得の周波数特性を比較したものである。また図７及び図８は、本実施例３の回路と図１２の従来回路に、上記フォトダイオードモデルを付加し、入力電流１０５をそれぞれ３ｍＡ、４ｍＡ流した場合の利得の周波数特性を比較したものである。
【００２８】
この図６から判るように、本実施例では従来回路と比べ、低周波側の利得とその周波数に対する平坦正が改善できるうえ、帯域も１０％以上向上させることができる。また、図７と図８から判るように、入力電流が３ｍＡ、４ｍＡの場合でも、利得の周波数特性劣化は殆ど見られず、極めて広いダイナミックレンジ特性が実現できる。さらに、制御端子１０８を用いて端子１０９の電位を制御し、ダイオードがターンオンする入力電流、及び利得と帯域特性を、受光素子に合せて調整することができる。従って、より均一な出力特性を持つ受信回路システムを構築することができる。
【００２９】
（第４の実施形態）
図４は、第１〜第６の発明に係る帰還増幅器の第４の実施形態の回路図である。図１２の帰還増幅器は、入力電流５０５を増幅する増幅回路部５１０、増幅回路部５０の出力部に接続された分離回路部５０２と出力回路部５１１、並びに分離回路５０２の出力部と入力端子に接続された帰還回路部５０１ａ、５０１ｂ、５０１ｃから構成されており、分離回路部５０２により増幅信号経路と帰還信号経路が分離されていることを特徴とする。
【００３０】
なお、本実施例の増幅回路部５１０は、抵抗負荷のソース接地型のＦＥＴと、レベル調整用ダイオード並びにソースフォロワ回路から構成される。また分離回路部５０２は、カスケード接続されたソースフォロワ回路にて構成され、この３つの出力部に、抵抗からなる帰還回路部１（５０１ａ）と、ダイオードと抵抗からなる帰還回路部２（５０１ｂ）及び帰還回路部３（５０１ｃ）が接続され、増幅回路部５１０の入力端子への３つの帰還信号経路が形成されている。
【００３１】
本実施例では分離回路５０２により、増幅信号経路と帰還信号経路が分離されている。このため図１２に示した従来回路と比べ、増幅信号経路と帰還信号経路のそれぞれにおける負荷が低減され、広帯域特性が実現できる。また、分離回路部５０２で加わる遅延時間を各々調整することで、負帰還から正帰還に変化する周波数帯を、負帰還増幅部の利得低下の周波数帯と一致させ、更なる利得の広帯域化が実現できる。また、入力電流５０５による電圧変動（帰還抵抗と入力電流５０５の積）が、増幅信号経路５０３と分離されている。このため、高電流入力による出力波形の歪みや不良動作が抑制でき、ダイナミックレンジを広くすることができる。
【００３２】
さらに、入力電流の量により、帰還回路部５０１ｂ、５０１ｃのダイオードのターンオフとターンオンが自動的に切り替わり、帰還回路部５０１ａ、５０１ｂ、５０１ｃの帰還量も自動的に変化する。また、分離回路部５０２に設けた制御端子５０８により、端子５０９の電位を変化させ、帰還回路部３（５０１ｃ）のダイオードのターンオンする入力電流５０５の量を細かく調整することができる。このような回路構成により、入力電流の増加に対して動作余裕のある特性が実現できると共に、その利得・帯域特性と最大許容入力電流が制御端子５０８で制御可能となる。
【００３３】
図９は、本実施例４の回路と図１２の従来回路に、フォトダイオードのモデルとして入力容量２７０ｆＦ、入力抵抗３０Ωを付加した場合の利得の周波数特性を比較したものである。また図１０及び図１１は、本実施例４の回路と図１２の従来回路に、上記フォトダイオードモデルを付加し、入力電流５０５をそれぞれ３ｍＡ、４ｍＡ流した場合の利得の周波数特性を比較したものである。
【００３４】
この図９から判るように、本実施例では従来回路と比べ、帯域が５％以上向上する。また、図１０と図１１から判るように、入力電流が３ｍＡ、４ｍＡの場合でも、利得の周波数特性の劣化は殆ど見られず、極めて広いダイナミックレンジ特性が実現できる。さらに、制御端子５０８を用いて端子５０９の電位を制御し、ダイオードがターンオンする入力電流、及び利得と帯域特性を、受光素子に合せてより広い範囲で調整することができる。従って、より均一な出力特性を持つ受信回路システムを構築することが可能となる。
【００３５】
なお実施例１〜４では、電界効果型トランジスタ（ＦＥＴ）を使用した場合の回路を示したが、本発明の帰還増幅器の回路構成素子は、バイポーラトランジスタ、ヘテロ接合バイポーラトランジスタ、ＭＯＳトランジスタの何れでも構わない。
また本実施例では、分離回路部としてソースフォロワ回路を示したが、この分離回路部はソースフォロワ回路、及び負荷とトランジスタからなる増幅器の複数の組み合わせで構成することもできる。
【００３６】
なお、上述の実施形態は、本発明の好適な実施の一例である。ただし、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施が可能である。
【００３７】
【発明の効果】
以上の説明より明らかなように、本発明の帰還増幅器によれば、分離回路部により、増幅信号経路と帰還信号経路が分離されるため、従来回路と比べ、増幅信号経路と帰還信号経路のそれぞれにおける負荷が低減され、広帯域特性が実現できる。
【００３８】
また、分離回路部で加わる遅延時間を調整し、負帰還から正帰還に変化する周波数領域を、負帰還増幅部の利得低下の周波数領域と一致させることで、利得の広帯域化が実現できる。また、入力電流による電圧変動（帰還抵抗と入力電流の積）が、増幅信号経路と分離されているため、高電流入力による出力波形の歪みや不良動作が抑制でき、ダイナミックレンジを広くすることができる。また、ダイオードを含む帰還回路部を構成することで、入力電流による帰還量を自動的に切り替え、より広いダイナミックレンジ特性を実現することができる。
【００３９】
さらに、分離回路部に設けた制御端子により、受光素子の特性に合わせて増幅器特性を調整し、均一な出力特性を持つ受信回路を実現することもできる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態の回路図である。
【図２】本発明に係る第２の実施形態の回路図である。
【図３】本発明の帰還増幅器に係る第３の実施形態の回路図である。
【図４】本発明に係る第４の実施形態の回路図である。
【図５】第１の実施形態の回路と従来回路における利得の周波数特性を示す図である。
【図６】第３の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流１０μＡ）である。
【図７】第３の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流３ｍＡ）である。
【図８】第３の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流４ｍＡ）である。
【図９】第４の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流１０μＡ）である。
【図１０】第４の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流３ｍＡ）である。
【図１１】第４の実施形態の回路と従来回路における利得の周波数特性を示す図（入力電流４ｍＡ）である。
【図１２】
従来の電流帰還型増幅器の構成例を示す回路図である。
【符号の説明】
１０１ａ、３０１ａ 帰還回路部１の帰還抵抗
１０１ｂ、３０１ｂ 帰還回路部２の帰還抵抗
１０２、２０２、３０２ 分離回路部
１０３、２０３、３０３、４０３ 増幅信号経路
１０４、２０４、３０４、４０４ 帰還信号経路
１０５、２０５、３０５、４０５、５０５ 入力電流
１０６ａ、１０６ｂ、３０６ａ、３０６ｂ ソースフォロワ回路
１０７ ダイオード
１０８、３０８、５０８ 制御端子
１０９、３０９、５０９ 端子
１１０、２１０、３１０、４１０、５１０ 増幅回路部
１１１、２１１、３１１、４１１、５１１ 出力回路部
２０１ 帰還抵抗
４０１ 帰還回路部の帰還抵抗
５０１ａ 帰還回路部１の帰還抵抗
５０１ｂ 帰還回路部２のダイオード／帰還抵抗
５０１ｃ 帰還回路部３のダイオード／帰還抵抗
５０２ 分離回路部
Claims (6)
- 増幅器の出力信号の一部を入力端子に戻す帰還増幅器において、
前記帰還増幅器は、増幅回路部、帰還回路部、信号分離回路部、出力回路部を備え、
前記増幅回路部は、入力信号の増幅を行うトランジスタ部と抵抗素子、並びに増幅信号を次段の回路部へ接続するためのレベル調整回路から成り、
前記増幅回路部のレベル調整回路の出力信号が、次段の出力回路部と信号分離回路部に接続され、
前記信号分離回路部の出力が前記帰還回路部に接続され、該帰還回路部の出力が前記増幅回路部のトランジスタに接続され構成されていることを特徴とする帰還増幅器。 - 電流帰還型の帰還増幅器となっていることを特徴とする請求項１記載の帰還増幅器。
- 前記帰還増幅器の信号分離回路部が、レベルシフト回路、もしくはトランジスタ部と抵抗素子、及びレベルシフト回路からなる多段構成となっており、該信号分離回路部の少なくとも２つ以上の信号出力部が前記帰還回路部に接続され、さらに少なくとも２つの該帰還回路部の出力が、前記増幅回路部のトランジスタに接続されていることを特徴とする請求項１または２記載の帰還増幅器。
- 前記信号分離回路部の少なくとも２つ以上の信号出力部に接続された帰還回路部の少なくとも１つにダイオードが挿入されていることを特徴とする請求項３記載の帰還増幅器。
- 前記信号分離回路部は、少なくとも１つ以上のレベルシフト回路からなることを特徴とする請求項１から４の何れかに記載の帰還増幅器。
- 前記信号分離回路部に設けた制御端子により、帰還信号を制御することを特徴とする請求項１から５の何れかに記載の帰還増幅器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158146A JP2004007085A (ja) | 2002-05-30 | 2002-05-30 | 帰還増幅器 |
| AU2003241941A AU2003241941A1 (en) | 2002-05-30 | 2003-05-30 | Feedback amplifier having amplified signal path and feedback signal path separated |
| EP03730699A EP1508966A4 (en) | 2002-05-30 | 2003-05-30 | AMPLIFIED SIGNAL PATH REFERENCE AMPLIFIER AND RETROACTION SIGNAL PATH |
| CNB038181428A CN100424993C (zh) | 2002-05-30 | 2003-05-30 | 放大信号通路和反馈信号通路彼此分开的反馈放大器 |
| PCT/JP2003/006800 WO2003103139A1 (ja) | 2002-05-30 | 2003-05-30 | 増幅信号経路と帰還信号経路が分離された帰還増幅器 |
| US10/516,102 US7183853B2 (en) | 2002-05-30 | 2003-05-30 | Feedback amplifier having amplified signal path and feedback signal path separated |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158146A JP2004007085A (ja) | 2002-05-30 | 2002-05-30 | 帰還増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004007085A true JP2004007085A (ja) | 2004-01-08 |
Family
ID=29706480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002158146A Pending JP2004007085A (ja) | 2002-05-30 | 2002-05-30 | 帰還増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7183853B2 (ja) |
| EP (1) | EP1508966A4 (ja) |
| JP (1) | JP2004007085A (ja) |
| CN (1) | CN100424993C (ja) |
| AU (1) | AU2003241941A1 (ja) |
| WO (1) | WO2003103139A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015201841A (ja) * | 2014-03-21 | 2015-11-12 | トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | 低雑音増幅器ドレインスイッチ回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7541958B2 (en) * | 2006-12-30 | 2009-06-02 | Teradyne, Inc. | Error reduction for parallel, time-interleaved analog-to-digital converter |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02199934A (ja) * | 1989-01-27 | 1990-08-08 | Hitachi Cable Ltd | 変換利得切り換え型光受信回路 |
| JPH03250803A (ja) * | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 増幅回路 |
| US5025226A (en) * | 1990-03-02 | 1991-06-18 | Triquint Semiconductor, Inc. | High-gain low-noise amplifier |
| US5030925A (en) | 1990-03-15 | 1991-07-09 | Triquint Semiconductor, Inc. | Transimpedance amplifier |
| US5343160A (en) | 1992-10-21 | 1994-08-30 | Triquint Semiconductor, Inc. | Fully balanced transimpedance amplifier with low noise and wide bandwidth |
| CN1103519A (zh) * | 1994-08-22 | 1995-06-07 | 高林 | 电信号放大器 |
| JPH09153745A (ja) | 1995-09-13 | 1997-06-10 | Toshiba Corp | 半導体増幅回路 |
| KR0176094B1 (ko) * | 1995-12-15 | 1999-04-01 | 양승택 | 병렬 궤환 트랜지스터를 이용한 광대역 증폭기 구조 |
| JPH09246878A (ja) * | 1996-03-04 | 1997-09-19 | Oki Electric Ind Co Ltd | 電流電圧変換増幅回路 |
| JP3844544B2 (ja) | 1996-09-05 | 2006-11-15 | 日本オプネクスト株式会社 | 光受信回路 |
| JP3215055B2 (ja) | 1996-10-08 | 2001-10-02 | 沖電気工業株式会社 | 増幅装置 |
| JPH10290127A (ja) | 1997-04-17 | 1998-10-27 | Rohm Co Ltd | 電流／電圧変換ｉｃ及び光電気変換ｉｃ |
| JP2001217657A (ja) * | 2000-02-01 | 2001-08-10 | Oki Electric Ind Co Ltd | 光通信用前置増幅器 |
| IT1319142B1 (it) * | 2000-11-28 | 2003-09-23 | St Microelectronics Srl | Amplificatore a basso rumore |
| US6750712B1 (en) * | 2001-06-14 | 2004-06-15 | Artisan Components Inc. | Method and apparatus for voltage clamping in feedback amplifiers using resistors |
-
2002
- 2002-05-30 JP JP2002158146A patent/JP2004007085A/ja active Pending
-
2003
- 2003-05-30 WO PCT/JP2003/006800 patent/WO2003103139A1/ja not_active Ceased
- 2003-05-30 CN CNB038181428A patent/CN100424993C/zh not_active Expired - Fee Related
- 2003-05-30 EP EP03730699A patent/EP1508966A4/en not_active Withdrawn
- 2003-05-30 AU AU2003241941A patent/AU2003241941A1/en not_active Abandoned
- 2003-05-30 US US10/516,102 patent/US7183853B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015201841A (ja) * | 2014-03-21 | 2015-11-12 | トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | 低雑音増幅器ドレインスイッチ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1672323A (zh) | 2005-09-21 |
| AU2003241941A8 (en) | 2003-12-19 |
| EP1508966A1 (en) | 2005-02-23 |
| EP1508966A4 (en) | 2005-07-06 |
| AU2003241941A1 (en) | 2003-12-19 |
| CN100424993C (zh) | 2008-10-08 |
| US7183853B2 (en) | 2007-02-27 |
| US20050253653A1 (en) | 2005-11-17 |
| WO2003103139A1 (ja) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5906818B2 (ja) | 差動増幅回路および光受信装置 | |
| US11309845B2 (en) | Reconfigurable optical receivers for extended maximum input signals | |
| JP2013115562A (ja) | トランスインピーダンスアンプ | |
| US10326416B2 (en) | Amplifier | |
| AU679791B2 (en) | Transimpedance amplifier circuit with feedback and load resistor variable circuits | |
| CN108429541B (zh) | 用于对放大器的线性度进行补偿的前置补偿器 | |
| US7439805B1 (en) | Enhancement-depletion Darlington device | |
| US7400195B2 (en) | Variable-gain differential amplifier | |
| JP2009260972A (ja) | 可変利得ｒｆ増幅器 | |
| US12149219B2 (en) | Transconductor circuitry with adaptive biasing | |
| JP2014116851A (ja) | 増幅器および光受信器 | |
| US7405626B2 (en) | Distributed amplifier having a variable terminal resistance | |
| US20060066399A1 (en) | Amplifier arrangement having an adjustable gain, and use thereof | |
| WO2005093946A1 (ja) | 前置増幅器 | |
| US20030042975A1 (en) | Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier | |
| JP2014103499A (ja) | 利得可変差動増幅器 | |
| EP1352466B1 (en) | A fully differential, variable-gain amplifier and a multidimensional amplifier arrangement | |
| JP2004007085A (ja) | 帰還増幅器 | |
| JP2012028859A (ja) | 利得可変差動増幅回路 | |
| CN115940847A (zh) | 功率放大器 | |
| US7049891B2 (en) | Amplifier bias enhancement technique | |
| US12119792B2 (en) | Variable gain amplifier circuit and semiconductor integrated circuit | |
| JP4422245B2 (ja) | 光受信装置 | |
| JP3922906B2 (ja) | 広帯域差動増幅回路 | |
| EP1124326A1 (en) | An operational amplifier with high gain and sysmmetrical output-current capabilty |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040519 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |