JP2004006820A

JP2004006820A - Semiconductor device and manufacturing method thereof

Info

Publication number: JP2004006820A
Application number: JP2003112625A
Authority: JP
Inventors: Takashi Noma; 野間　崇; Hiroyuki Shinoki; 篠木　裕之; Nobuyuki Takai; 高井　信行; Katsuhiko Kitagawa; 北川　勝彦; Toshimichi Tokushige; 徳重　利洋智; Takayasu Otagaki; 太田垣　貴康; Tatsuya Ando; 安藤　達也; Mitsuru Okikawa; 沖川　満
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-04-23
Filing date: 2003-04-17
Publication date: 2004-01-08

Abstract

【課題】ボール状の導電端子を有するＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）型の半導体装置の低コスト化及び信頼性向上を図る。
【解決手段】半導体チップ２の表面に絶縁膜６ａが形成され、その絶縁膜６ａ上に第１の配線５ａが形成されている。半導体チップ２の表面には、ガラス基板３が接着され、半導体チップ３の側面及び裏面を絶縁膜１６ａが覆っている。そして、第１の配線５ａの側面に接続され、半導体チップ２の裏面に延在する第２の配線９ａが設けられている。さらに、第２の配線９ａ上にはバンプ等の導電端子８が形成されている。
【選択図】　　図１An object of the present invention is to reduce the cost and improve the reliability of a BGA (Ball Grid Array) type semiconductor device having ball-shaped conductive terminals.
An insulating film is formed on a surface of a semiconductor chip, and a first wiring is formed on the insulating film. The glass substrate 3 is adhered to the front surface of the semiconductor chip 2, and the side and back surfaces of the semiconductor chip 3 are covered with the insulating film 16 a. Further, a second wiring 9a connected to the side surface of the first wiring 5a and extending on the back surface of the semiconductor chip 2 is provided. Further, a conductive terminal 8 such as a bump is formed on the second wiring 9a.
[Selection diagram] Fig. 1

Description

【０００１】
【発明の属する技術分野】
本発明は、ボール状の導電端子を有するＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）型の半導体装置に関するものである。
【０００２】
【従来の技術】
近年、三次元実装技術として、また新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
【０００３】
従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
【０００４】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００５】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【０００６】
図２２は、従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図２２（Ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図２２（Ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００７】
このＢＧＡ型の半導体装置１０１は、第１及び第２のガラス基板１０２、１０３の間に半導体チップ１０４がエポキシ樹脂１０５、１０５を介して封止されている。第２のガラス基板１０３の一主面上、即ちＢＧＡ型の半導体装置１０１の裏面上には、ボール状端子１０６が格子状に複数配置されている。
【０００８】
この導電端子１０６は、第２の配線１１０を介して半導体チップ１０４へと接続される。複数の第２の配線１１０には、それぞれ半導体チップ１０４の内部から引き出されたアルミニウム配線が接続されており、各ボール状端子１０６と半導体チップ１０４との電気的接続がなされている。
【０００９】
このＢＧＡ型の半導体装置１０１の断面構造について図２１を参照して更に詳しく説明する。図２１はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１０１の断面図を示している。
【００１０】
半導体チップ１０４の表面に配置された絶縁膜１０８上に第１の配線１０７が設けられている。この半導体チップ１０４は樹脂１０５によって第１のガラス基板１０２と接着されている。また、この半導体チップ１０４の裏面は、樹脂１０５によって第２のガラス基板１０３と接着されている。
【００１１】
そして、第１の配線１０７の一端は第２の配線１１０と接続されている。この第２の配線１１０は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線１１０上には、ボール状の導電端子１０６が形成されている。
【００１２】
次に、半導体装置１０１の製造工程を、図１７乃至図２１を参照にしながら順次説明する。
【００１３】
図１７に示すように、複数の半導体チップ１０４を有する半導体ウエハを用意し、その表面にＳｉＯ２のような絶縁物で形成した絶縁膜１０８を形成する。そして、絶縁膜１０８上に、複数の半導体チップ１０４を個々のチップに切断するための境界（ダイシングライン）Ｓに跨るように第１の配線１０７を形成する。この境界Ｓは複数の半導体チップ１０４の境界である。
【００１４】
続いて、第１の配線１０７が形成された半導体チップ１０４の表面に、半導体チップ１０４を支持するための第１のガラス基板１０２を透明のエポキシ材の樹脂１０５を用いて接着する。
【００１５】
そして、半導体チップ１０４をバックグラインドしてチップ厚を薄くした後、半導体チップ１０４の裏面及び絶縁膜１０８を境界Ｓに沿ってエッチングし、第１の配線１０７を露出させる。
【００１６】
続いて、図１８に示すように、エッチングされた半導体チップ１０４、絶縁膜１０８の側面及び第１の配線１０７の露出部分をエポキシ材の樹脂１０５で覆い、この樹脂１０５を接着剤として、半導体チップ１０４の裏面に第２のガラス基板１０３を接着する。
【００１７】
次に、図１９に示すように、第２のガラス基板１０３側を境界Ｓに沿って、Ｖ字形にノッチングを施す。このノッチングは、ブレード等の切削器具を用いた切削加工である。このとき、ノッチングによって形成されたＶ字型の溝の深さは、第１の基板１０２に達する。これにより、第１の配線１０７は２つに分断され、その側面が露出される。
【００１８】
続いて、図２０に示すように、第２のガラス基板１０３及びノッチングで形成された切削面を覆うようにアルミニウム層を形成する。これにより、第１の配線１０７の露出面とアルミニウム層とが接続される。その後、アルミ配線を所定の配線パターンとなるようにパターニングして、第２の配線１１０を形成する。
【００１９】
次に、図２１に示すように、第２の配線１１０上に、ソルダーマスク等の保護膜１１１を形成する。その後、半田等の金属から成るボール状の導電端子１０６を保護膜１１１の開口部を介して第２の配線１１０上に形成する。続いて境界Ｓに沿ってダイシングを行う。これにより、図２２に示す従来のＢＧＡ型の半導体装置１０１が完成する。
【００２０】
上述した技術は、例えば以下の特許文献に記載されている。
【００２１】
【特許文献】
特表２００２−５１２４３６号公報
【００２２】
【発明が解決しようとする課題】
しかしながら、上述したＢＧＡ型の半導体装置１０１及びその製造プロセスにおいて、以下の欠点があった。
【００２３】
第１に、従来のＢＧＡ型の半導体装置１０１の製造プロセスは、第１のガラス基板１０２及び第２のガラス基板１０３という２枚の基板を用いているので、製造工程が複雑化すると共に、製造コストが高いという問題があった。
【００２４】
第２に、半導体チップ１０４の裏面に第２のガラス基板１０３を接着しているので、第１の配線１０７を分断するために、ノッチングという特殊な切削加工を行う必要があった。このため、第１の配線１０７の端部では、ノッチングを施した切削断面に異常（例えば、異物混入やコンタミネーション（汚染）の生成等）が生じていた。
【００２５】
第３に、第１の配線１０７の側面と第２の配線１１０との接触部分の長さがわずか２μｍ〜３μｍ程度しか設けられていないため、外部からストレス等が加わった場合、第１の配線１０７の側面と第２の配線１１０とが断線するおそれがあった。さらに、第１の配線１０７の側面はノッチングによる切削面となるため、第１の配線１０７の側面は荒れており、第２の配線１１０との接着性が悪い。
【００２６】
本発明は、以上の欠点に鑑み成されたものであり、低コストのＢＧＡ型の半導体装置１０１を提供するものである。また、第１の配線１０７と第２の配線１１０との接続を良好にし、信頼性の高いＢＧＡ型の半導体装置１０１を提供するものである。
【００２７】
【課題を解決するための手段】
本発明の半導体装置は、半導体チップの表面に第１の絶縁膜が形成され、その第１の絶縁膜上に第１の配線が形成されている。半導体チップの表面には、支持基板が接着され、半導体チップの側面及び裏面を第２の絶縁膜が覆っている。そして、第１の配線に接続され、半導体チップの裏面に延在する第２の配線が設けられている。さらに、第２の配線上にはバンプ等の導電端子が形成されている。
【００２８】
また、本発明の半導体装置の製造方法は、複数の半導体チップを有する半導体ウエハを準備し、半導体ウエハの表面に第１の絶縁膜を介して第１の配線を形成する。そして、半導体ウエハの表面に支持基板を接着する。次に、半導体ウエハの裏面を複数の半導体チップの境界に沿ってエッチングし、前記第１の配線の一部を露出させる。次に、半導体チップの側面及び裏面を第２の絶縁膜で覆う。次に、第１の配線をエッチングして第１の配線を２つに分断する。次に、第１の配線に接続され、第２の絶縁膜を介して半導体チップの裏面に延在する第２の配線を形成する。次に、第２の配線上に導電端子を形成する。そして、複数の半導体チップの境界に沿ってダイシングを行う、というものである。
【００２９】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照しながら説明する。
図１（Ａ）は本発明の第１の実施形態に係るＢＧＡ型の半導体装置１ａを示した断面図である。
【００３０】
図１（Ａ）は一枚の半導体ウエハに形成されたＢＧＡ型の複数の半導体チップ２を境界Ｓに沿ってダイシングした状態を示したものである。ダイシング後の個々のＢＧＡ型の半導体装置１ａは、すべて同じものである。そこで、以下では、１個のＢＧＡ型の半導体装置１ａの構成について説明する。
【００３１】
半導体チップ２の表面に絶縁膜６ａが形成されており、この絶縁膜６ａ上に第１の配線５ａが形成されている。そして、その半導体チップ２の表面に、接着剤として樹脂４を用いてガラス基板３が接着されている。絶縁膜６ａは、例えば、シリコン酸化膜（ＳｉＯ_２）、シリコン窒化膜（ＳｉＮ）、有機絶縁膜（ポリイミド等）等で形成されている。
【００３２】
半導体チップ２は、半導体ウエハ上に半導体製造プロセスによって複数形成されたものであり、例えばＣＣＤイメージセンサチップなどの集積回路チップである。ガラス基板３は、厚さ４００μｍ程度の透明性を有するガラス材の基板である。樹脂４は、例えば熱硬化性樹脂であるエポキシ樹脂であり、主に半導体チップ２とガラス基板３とを接着するための接着剤として、半導体チップ２の表面側の全面に塗布されたものであり、絶縁性を有するものである。
【００３３】
第１の配線５ａはアルミニウムやアルミニウム合金から成る金属パッドであり、半導体チップ２内の回路素子と電気的に接続されている。この第１の配線５ａは、複数の半導体チップ２の境界Ｓまで延在しているので、エクステンションパッド（Ｅｘｔｅｎｓｉｏｎ　Ｐａｄ）とも呼ばれる。
【００３４】
絶縁膜１６ａは、半導体チップ２の側面及び裏面を被覆する絶縁膜であり、例えば、シリコン酸化膜（ＳｉＯ_２）、シリコン窒化膜（ＳｉＮ）、有機絶縁膜（ポリイミド等）等で形成されている。
【００３５】
また、半導体チップ２の裏面の絶縁膜１６ａ上の所定位置に、緩衝部材７が複数形成されている。この緩衝部材７は後述する導電端子８の下方に重なるように配置されるものであり、第２の配線９ａに導電端子８を形成する際の衝撃を緩和する。また、緩衝部材７導電端子８の高さをある程度高くするという機能も有している。
【００３６】
第２の配線９ａは、絶縁膜１６ａ及び緩衝部材７の表面に形成されたアルミニウム又はアルミニウム合金から成る金属配線であり、第１の配線５ａの側面に第２の配線９ａが接続されている。
【００３７】
第１の配線５ａの側面と第２の配線９ａとの接触部分の長さは２μｍ〜３μｍ程度である。第１の配線５ａは、平面で見ると、幅広に形成されているためその接触部分の幅を広くとることができる。
【００３８】
そして、第２の配線９ａ上には保護膜１０ａが形成されており、保護膜１０ａの開口部を介してボール状の導電端子８が第２の配線９ａ上に形成されている。
【００３９】
次に第２の実施形態について、図１（Ｂ）を参照して説明する。この実施形態と第１の実施形態の相違点は、第２の配線と第１の配線との接触部分の構造状にある。即ち、第１の実施形態によれば、第１の配線５ａの側面が第２の配線９ａと接触することで、これと電気的に接続されているのに対して、本実施形態によれば、第１の配線５ｂの裏面の一部が第２の配線９ｂと接触し、これと電気的に接続されている。ここで、第２の配線９ｂの表面と第１の配線５ｂの裏面の一部との接触部分の長さは２μｍ〜３μｍ程度である。
【００４０】
なお、本実施形態における絶縁膜６ｂ、１６ｂ、保護膜１０ｂはそれぞれ第１の実施形態における絶縁膜６ａ、１６ａ、保護膜１０ａに相当するものである。
【００４１】
第１及び第２の実施形態によれば、第２のガラス基板１０３を設けていないので、その分、従来例よりも低コストで、薄型の半導体装置が実現できる。
【００４２】
そして、第２のガラス基板１０３を削除したため、従来のようなブレードを用いた切削工程ではなくエッチング処理により第１の配線５ａ，５ｂを分割できる。従って、第２の配線９ａ，９ｂが接触する第１の配線５ａ，５ｂの側面は、滑らかでかつクリーンな状態となり、接触部分の長さが２μｍ〜３μｍであっても、両者の電気的及び機械的な接続性が向上する。
【００４３】
次に、本発明の第３の実施形態について図２を参照して説明する。同図において、図１と同一の構成要素には、同一符号を付し、その説明を省略する。
【００４４】
本実施形態は、前述した第２の実施形態に比して第１の配線５ｃと第２の配線９ｃとの接触部分が広く形成されている。例えばその接触部分の長さは、４μｍ〜６μｍ程度である。即ち、第１の配線５ｃの裏面における第２の配線９ｃとの接触部分を広く取るために、第１の配線５ｃは、その一部が絶縁膜１６ｃよりも半導体チップ２の外側に突出した突出部２０ｃを有している。
【００４５】
そして、第２の配線９ｃは半導体チップ２の側面から突出部２０ｃに延在して、Ｌ字形を成すように突出部２０ｃに広がって接触している。ここで、第２の配線９ｃと突出部２０ｃとの接着部の長さは、第１の配線５ｃの側面の長さよりも大きいことが好ましい。このため、第１の配線５ｃと第２の配線９ｃとの電気的及び機械的な接続性を更に向上させることができる。なお、本実施形態における絶縁膜６ｃ、１６ｃ、保護膜１０ｃはそれぞれ第１の実施形態における絶縁膜６ａ、１６ａ、保護膜１０ａに相当するものである。
【００４６】
次に、本発明の第４の実施形態について、図３を参照しながら説明する。
図３において、図１と同一の構成要素には、同一符号を付し、その説明を省略する。
【００４７】
本実施形態では、第１の配線５ｄの突出部２０ｄを設けることで、第１の配線５ｄと第２の配線９ｄとの接触部分を広く形成することに加えて、第１の配線５ｄの側面に第２の配線９ｄと接触する部分（以下、接触部ＳＣと称す）を構成することで、第１の配線５ｄと第２の配線９ｄとの電気的及び機械的な接続性を更に向上させることができる。
【００４８】
即ち、本実施形態によれば、第１の配線５ｄの裏面の一部と第２の配線９ｄとの接触面の長さは４μｍ〜６μｍ程度と広く形成され、これに加えて第２の配線９ｄは第１の配線５ｄの側面に接触している。なお、第２の配線９ｄが第１の配線５ｄの側面の全体に接触しても良い。
【００４９】
なお、第１及び第２の実施形態において、第２の配線９ａ，９ｂが第１の配線５ａ，５ｂの側面の一部又は全部に接触しても良い。
【００５０】
次に本発明の第１の実施形態に係る半導体装置の製造方法について、図４〜図８を参照しながら説明する。
【００５１】
まず、図４に示すように、複数の半導体チップ２を有する半導体ウエハを用意する。この半導体チップ２は例えばＣＣＤイメージセンサチップ等である。続いて、半導体チップ２の表面上の絶縁膜６ａを介して、半導体チップ２の境界（ダイシングライン）Ｓに跨るように第１の配線５ａを形成する。
【００５２】
続いて、図５に示すように、第１の配線５ａが形成された半導体チップ２上の絶縁膜６ａの表面にガラス基板３を透明なエポキシ材の樹脂４を用いて接着する。ガラス基板３は半導体チップ２の支持基板として機能する。そして、半導体チップ２の裏面をバックグラインドしてチップ厚を薄くすると共に、半導体チップ２の裏面側から境界Ｓに沿って、半導体チップ２及び絶縁膜６ａをエッチングし、第１の配線５ａの裏面の一部、好ましくはその中央部分を露出させる。なお、バックグラインドは本実施形態では必ずしも必要な処理ではない。
【００５３】
このように本工程では、従来のように半導体チップ２の裏面側にガラス基板を有する構成ではないため、コストダウンが図れる。また、製造工程数の削減が図れ、更に半導体装置自体の薄膜化が図れる。
【００５４】
続いて、図６に示すように、エッチングされた半導体チップ２の側面及び第１の配線５ａの露出部分を覆うように絶縁膜１６ａを形成する。この絶縁膜１６ａは、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長法）等により形成したシリコン酸化膜（ＳｉＯ_２）やシリコン窒化膜（ＳｉＮ）、あるいは有機絶縁膜（ポリイミド等）等である。その膜厚は２μｍ程度である。
【００５５】
次に、図７（Ａ）に示すように、絶縁膜１６ａの表面にレジスト１１を塗布し、露光・現像処理を行い、レジスト１１をマスクとして絶縁膜１６ａに異方性エッチングを行う。絶縁膜１６ａに境界Ｓを中心とした幅ｄ１の開口部１２を設け、第１の配線５ａの中央部分を露出させる。
【００５６】
その後、図７（Ｂ）に示すように、レジスト１１及び絶縁膜１６ａをマスクとして、再度異方性エッチングにて第１の配線５ａを完全にエッチングして第１の配線５ａを２つ分断させる。これにより、分断された第１の配線５ａの側面が露出される。
【００５７】
ここで、絶縁膜１６ａ及び第１の配線５ａをエッチングする際に２度のエッチングを行っているが、これに限らず、絶縁膜１６ａ及び第１の配線５ａを同じエッチングガスを用いて連続的にエッチングしてもよい。
【００５８】
続いて、レジスト１１を除去した後に半導体チップ２の裏面側の絶縁膜１６ａ上の所望位置に、緩衝部材７を複数形成する。説明上、緩衝部材７は１個の半導体チップ２に１つだけ図示した。この緩衝部材７は導電端子８が形成される位置に配置したものである。
【００５９】
その後、図８（Ａ）に示すように、半導体チップ２の裏面側から全体を被うようにアルミニウム又はアルミニウム合金をスパッタ法等にて金属層を形成する。
【００６０】
そして、図８（Ｂ）に示すように、金属層上にレジスト（不図示）を形成し、これに露光・現像処理を施す。そして、そのレジストをマスクとして、樹脂４が露出するように、金属層をエッチングして、開口部１２（幅ｄ１）よりも幅の小さい開口部１３（幅ｄ２）を形成する（ｄ１＞ｄ２）。これにより、第１の配線５ａの側面に第２の配線９ａが接触され、両者は電気的及び機械的に接続される。ここで、第２の配線９ａの膜厚は２μｍ〜３μｍ程度となるように形成した。第１の配線５ａと第２の配線９ａとの接触部分の長さは、上述したように２μｍ〜３μｍ程度となる。
【００６１】
そして、図１（Ａ）に示すように、第２の配線９ａ上に、ソルダーマスク等の保護膜１０ａを形成し、保護膜１０ａに開口部を形成し、この開口部を介してスクリーン印刷等により半田を塗布し、第２の配線９ａ上に導電端子８を形成する。続いて境界Ｓに沿ってダイシングを行う。これより、図１（Ａ）に示す本発明の第１の実施形態に係るＢＧＡ型の半導体装置１ａが完成する。
【００６２】
次に、本発明の第２の実施形態に係る半導体装置の製造方法について、図９及び図１０を参照しながら説明する。なお、図４、図５、図６に対応する工程については、本実施形態の製造方法と同様のため、その後の工程について説明する。
【００６３】
図９（Ａ）に示すように、半導体チップ２の裏面にレジスト１９を塗布し、これに露光・現像処理を行い、開口幅ｄ３を有する開口部２０を形成する。
【００６４】
その後、図９（Ｂ）に示すように、レジスト１９をマスクにして、第１の配線５ｂをエッチングして、第１の配線５ｂを２つに分断すると共に、開口幅ｄ３の開口部１４を形成する。そして、レジスト１９を除去する。ここで、
図９（Ｂ）中の開口部１４の幅ｄ３は、図７（Ａ）の開口部１２の幅ｄ１よりも小さい。
【００６５】
その後、図１０に示すように、緩衝部材７を絶縁膜１６ｂ上の所定位置に形成した後、第２の配線９ｂを絶縁膜１６ｂの表面、第１の配線５ｂの裏面の一部及び側面、及び樹脂４の露出面及び緩衝部材７上に形成する。
【００６６】
そして、レジスト（不図示）を形成し、露光・現像処理を施し、開口部１４と同じ幅ｄ３の開口部を形成するように第２の配線９ｂをエッチングをする。これにより、図１（Ｂ）に示すように、第１の配線５ｂの裏面の一部と第２の配線９ｂとは接触部分の長さが２μｍ〜３μｍとなるように接触され、両者は電気的に接続される。ここで、第２の配線９ｂの膜厚は２μｍ〜３μｍ程度となるように形成した。
【００６７】
そして、第２の配線９ｂ上に保護膜１０ｂを形成し、その保護膜１０ｂの所定位置に開口部を形成して、スクリーン印刷等により半田を開口部に塗布し、第２の配線９ｂ上に導電端子８を形成する。続いて、複数の半導体チップ２の境界Ｓに沿ってダイシングを行う。これより、図１（Ｂ）に示す本発明の第２の実施形態に係るＢＧＡ型の半導体装置１ｂが完成する。
【００６８】
上述した第１、２の実施形態の各製造方法では、従来例のようにブレードを用いたノッチングを行っていないので、第１の配線５ａ、５ｂの端部表面が荒れることがなく、またクリーンな状態を維持できる。従って、第１の配線５ａ、５ｂと第２の配線９ａ、９ｂとの接着性が向上する。
【００６９】
また、第１、第２の実施形態の製造方法では、第２の配線９ａ、９ｂを一旦広い範囲にスパッタ形成し、その後これをエッチングして２つに分断するという方法を採用した。これにより、第１の配線５ａ、５ｂと第２の配線９ａ、９ｂの接触する部分は２μｍ〜３μｍと従来例と同程度であっても、両者の電気的及び機械的な接続性が向上する。
【００７０】
なお、上述した第１、第２の実施形態の製造方法では、第１の配線５ａ、５ｂをエッチングして２つに分断した後に、これらに第２の配線９ａ、９ｂを接続しているが、第１の配線５ａ、５ｂと第２の配線９ａ、９ｂとを接続した後に、第１の配線５ａ、５ｂと第２の配線９ａ、９ｂとを共にエッチングして分断するものであってもよい。
【００７１】
次に本発明の半導体装置に係る第３の実施形態の製造方法について図１１乃至図１６を参照にしながら説明する。
【００７２】
複数の半導体チップ２を有する半導体ウエハを用意し、半導体チップ２の表面上の絶縁膜６ｃを介して、半導体チップ２の境界Ｓを挟んで第１の配線５ｃ、５ｃを一定の幅ｄ１１だけ離間して形成する。第１の配線５ｃ、５ｃは例えば半導体チップ２の最上層配線である。
【００７３】
続いて図１２に示すように、第１の配線５ｃ及び絶縁膜６ｃを介して、半導体チップ２上に透明なエポキシ材の樹脂４を塗布する。そして、樹脂４を接着剤として用いて、半導体チップ２の表面にガラス基板３を接着する。
【００７４】
そして、半導体チップ２をバックグラインドしてチップ厚を薄くすると共に、半導体チップ２の裏面側から境界Ｓに沿って、半導体チップ２及び絶縁膜６ｃをエッチングし、第１の配線５ｃ、５ｃの一部、及び樹脂４の一部を露出させる。ただし、このバックグラインドは本実施形態では必ずしも必要な処理ではない。
【００７５】
次に、図１３に示すように、半導体チップ２の裏面、半導体チップ２のエッチングされた側面、絶縁膜６ｃの側面、第１の配線５ｃ、５ｃ、及び露出された樹脂４上に、絶縁膜１６ｃをＣＶＤ法を用いて形成する。
【００７６】
次に、図１４（Ａ）に示すように、絶縁膜１６ｃの表面にレジスト１２を塗布し、露光・現像処理を行い、レジスト１２をマスクとして、絶縁膜１６ｃに異方性エッチングを施し、絶縁膜１６ｃに開口部１５を設ける。ここで、開口部１５内の第１の配線５ｃ、５ｃの露出面を突出部２０ｃと称す。開口部１５の幅をｄ１２とすると、幅ｄ１２は、第１の配線５ｃ，５ｃの間の間隔ｄ１１よりも広くなるように形成する。また、境界Ｓは開口部１５の略中央に位置する。
【００７７】
ここで、図１４（Ｂ）は、図１４（Ａ）の絶縁膜１６ｃをエッチングする際に、離間した第１の配線５ｃ、５ｃ間に存在する樹脂４の一部がエッチングされたときの図である。この図１４（Ｂ）については後述する。
【００７８】
そして、レジスト１２を除去した後、図１５に示すように絶縁膜１６ｃ上に緩衝部材７を形成する。その後、絶縁膜１６ｃの表面、緩衝部材７の表面、第１の配線５ｃ、５ｃの露出面、樹脂４の露出面、にアルミニウム又はアルミニウム合金から成る金属をスパッタ法により形成する。そして、レジスト１８を金属層上に塗布し、露光・現像処理を行う。
【００７９】
その後、図１６に示すように、レジスト１８をマスクとして金属膜をエッチングして、開口部１７を設ける。ここで、開口部１７の幅をｄ１３とすると、幅ｄ１３は図１４（Ａ）（Ｂ）に示される開口部１５の幅ｄ１２よりも小さくなり、幅ｄ１３と間隔ｄ１１とは同じになる。つまり、突出部２０ｃの端部側面と第２の配線９ｃの端部側面とが一致する。
【００８０】
この後は、第１の実施形態に係る半導体装置の製造方法と同様の工程を経て、図２に示した本実施形態の半導体装置１ｃが完成する。
【００８１】
本実施形態では、第１の配線５ｃ、５ｃの間隙の幅ｄ１１よりも広い幅ｄ１２を有する開口部１５を形成し、これによって、第１の配線５ｃ、５ｃの突出部２０ｃの裏面を露出させる。そして、突出部２０ｃの裏面と第２の配線９ｃが広い接着面、例えば４〜６μｍ程度の長さを有するようにしている。なお、前記接着面が、６μｍ以上あれば更に接着強度が増すことになる。
【００８２】
次に本発明の半導体装置に係る第４の実施形態の製造方法について図１４（Ｂ）を参照しながら説明する。
【００８３】
本実施形態は、上述した第３の実施形態における図１４（Ａ）のエッチング方法について更に検討を加えたものである。
【００８４】
図１４（Ｂ）は、レジスト１２をマスクとして、絶縁膜１６ｄをエッチングした様子を示す断面図である。このエッチングの際に、オーバーエッチングを行うと、離間した第１の配線５ｄ、５ｄ間にある樹脂４の一部もエッチングされる。このエッチングはウエットエッチング又はドライエッチングであり、第１の配線５ｄ、５ｄをエッチングしないエッチャントを用いる。
【００８５】
この結果、第１の配線５ｄ、５ｄの側面の一部又は全部が露出される。その後、レジスト１２を除去し、第３の実施形態と同じ工程を施すことで、図３に示す第２の配線９ｄが第１の配線５ｄ、５ｄの裏面及び側面に接触した構造の半導体装置１ｄが完成する。
【００８６】
なお、上記第１，第２，第３，第４の実施形態において、ガラス基板３の代わりに、プラスチックから成る板材を用いても良い。ただし、半導体チップ２がＣＣＤイメージセンサチップである場合には、光を透過する板材であることが必要である。
【００８７】
【発明の効果】
本発明によれば、半導体チップを支持する支持基板を１枚としたので、低コストで製造工程が少ないＢＧＡ型の半導体装置を得ることが可能になる。
【００８８】
また、半導体チップと支持基板上に形成される導電端子との良好な電気的接続を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１及び第２の実施形態に係る半導体装置を示す断面図である。
【図２】本発明の第３の実施形態に係る半導体装置を示す断面図である。
【図３】本発明の第４の実施形態に係る半導体装置を示す断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１１】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１２】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１３】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１４】本発明の第３及び第４の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１５】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１６】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１７】従来の半導体装置の製造方法を示す断面図である。
【図１８】従来の半導体装置の製造方法を示す断面図である。
【図１９】従来の半導体装置の製造方法を示す断面図である。
【図２０】従来の半導体装置の製造方法を示す断面図である。
【図２１】従来の半導体装置の製造方法を示す断面図である。
【図２２】従来の半導体装置を示す斜視図である。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a BGA (Ball Grid Array) type semiconductor device having ball-shaped conductive terminals.
[0002]
[Prior art]
In recent years, CSP (Chip Size Package) has attracted attention as a three-dimensional packaging technology and a new packaging technology. The CSP refers to a small package having an outer size substantially the same as the outer size of a semiconductor chip.
[0003]
Conventionally, a BGA type semiconductor device has been known as a kind of CSP. In this BGA type semiconductor device, a plurality of ball-shaped conductive terminals made of a metal member such as solder are arranged in a grid on one main surface of a package, and electrically connected to a semiconductor chip mounted on another surface of the package. Connected to.
[0004]
When this BGA type semiconductor device is incorporated into an electronic device, each conductive terminal is crimped to a wiring pattern on a printed circuit board to electrically connect the semiconductor chip and an external circuit mounted on the printed circuit board. Connected.
[0005]
Such a BGA type semiconductor device is provided with a larger number of conductive terminals than other CSP type semiconductor devices such as SOP (Small Outline Package) and QFP (Quad Flat Package) having lead pins protruding from the side. And has the advantage that it can be miniaturized. This BGA type semiconductor device is used, for example, as an image sensor chip of a digital camera mounted on a mobile phone.
[0006]
FIG. 22 shows a schematic configuration of a conventional BGA type semiconductor device, and FIG. 22 (A) is a front perspective view of the BGA type semiconductor device. FIG. 22B is a perspective view of the back side of this BGA type semiconductor device.
[0007]
In the BGA type semiconductor device 101, a semiconductor chip 104 is sealed between first and second glass substrates 102 and 103 via epoxy resins 105 and 105. On one main surface of the second glass substrate 103, that is, on the back surface of the BGA type semiconductor device 101, a plurality of ball-shaped terminals 106 are arranged in a lattice.
[0008]
The conductive terminal 106 is connected to the semiconductor chip 104 via the second wiring 110. The plurality of second wirings 110 are connected to aluminum wirings drawn out from the inside of the semiconductor chip 104, respectively, and each ball-shaped terminal 106 is electrically connected to the semiconductor chip 104.
[0009]
The sectional structure of the BGA type semiconductor device 101 will be described in more detail with reference to FIG. FIG. 21 is a sectional view of a BGA type semiconductor device 101 divided into individual chips along a dicing line.
[0010]
The first wiring 107 is provided on the insulating film 108 provided on the surface of the semiconductor chip 104. The semiconductor chip 104 is bonded to the first glass substrate 102 with a resin 105. The back surface of the semiconductor chip 104 is bonded to the second glass substrate 103 by the resin 105.
[0011]
One end of the first wiring 107 is connected to the second wiring 110. The second wiring 110 extends from one end of the first wiring 107 to the surface of the second glass substrate 103. Then, ball-shaped conductive terminals 106 are formed on the second wirings 110 extending on the second glass substrate 103.
[0012]
Next, the manufacturing process of the semiconductor device 101 will be sequentially described with reference to FIGS.
[0013]
As shown in FIG. 17, a semiconductor wafer having a plurality of semiconductor chips 104 is prepared, and an insulating film 108 made of an insulator such as SiO2 is formed on the surface of the semiconductor wafer. Then, a first wiring 107 is formed on the insulating film 108 so as to cross a boundary (dicing line) S for cutting the plurality of semiconductor chips 104 into individual chips. This boundary S is a boundary between the plurality of semiconductor chips 104.
[0014]
Subsequently, a first glass substrate 102 for supporting the semiconductor chip 104 is bonded to the surface of the semiconductor chip 104 on which the first wiring 107 is formed, using a transparent epoxy resin 105.
[0015]
After the semiconductor chip 104 is back ground to reduce the chip thickness, the back surface of the semiconductor chip 104 and the insulating film 108 are etched along the boundary S to expose the first wiring 107.
[0016]
Subsequently, as shown in FIG. 18, the etched semiconductor chip 104, the side surface of the insulating film 108, and the exposed portion of the first wiring 107 are covered with an epoxy resin 105, and the resin chip 105 is used as an adhesive. The second glass substrate 103 is bonded to the back surface of the substrate 104.
[0017]
Next, as shown in FIG. 19, V-shaped notching is applied along the boundary S on the second glass substrate 103 side. This notching is a cutting process using a cutting instrument such as a blade. At this time, the depth of the V-shaped groove formed by the notching reaches the first substrate 102. Thus, the first wiring 107 is divided into two, and the side surface is exposed.
[0018]
Subsequently, as shown in FIG. 20, an aluminum layer is formed so as to cover the second glass substrate 103 and the cut surface formed by the notching. Thereby, the exposed surface of the first wiring 107 is connected to the aluminum layer. Thereafter, the second wiring 110 is formed by patterning the aluminum wiring to have a predetermined wiring pattern.
[0019]
Next, as shown in FIG. 21, a protective film 111 such as a solder mask is formed on the second wiring 110. Then, a ball-shaped conductive terminal 106 made of a metal such as solder is formed on the second wiring 110 through the opening of the protective film 111. Subsequently, dicing is performed along the boundary S. Thereby, the conventional BGA type semiconductor device 101 shown in FIG. 22 is completed.
[0020]
The above-described technique is described in, for example, the following patent documents.
[0021]
[Patent Document]
JP-T-2002-512436
[0022]
[Problems to be solved by the invention]
However, the above-described BGA type semiconductor device 101 and its manufacturing process have the following disadvantages.
[0023]
First, the manufacturing process of the conventional BGA type semiconductor device 101 uses two substrates, a first glass substrate 102 and a second glass substrate 103, so that the manufacturing process becomes complicated and the manufacturing process becomes complicated. There was a problem that the cost was high.
[0024]
Second, since the second glass substrate 103 is bonded to the back surface of the semiconductor chip 104, it is necessary to perform a special cutting process called notching in order to divide the first wiring 107. For this reason, at the end of the first wiring 107, an abnormality (for example, entry of a foreign substance, generation of contamination (contamination), or the like) has occurred in the notched cut cross section.
[0025]
Third, since the length of the contact portion between the side surface of the first wiring 107 and the second wiring 110 is only about 2 μm to 3 μm, when the stress or the like is applied from the outside, the first wiring There is a risk that the side surface of 107 and the second wiring 110 will be disconnected. Further, since the side surface of the first wiring 107 is a cut surface by notching, the side surface of the first wiring 107 is rough, and the adhesiveness to the second wiring 110 is poor.
[0026]
The present invention has been made in view of the above-described drawbacks, and provides a low-cost BGA type semiconductor device 101. Further, the present invention improves the connection between the first wiring 107 and the second wiring 110, and provides a highly reliable BGA type semiconductor device 101.
[0027]
[Means for Solving the Problems]
In the semiconductor device of the present invention, a first insulating film is formed on a surface of a semiconductor chip, and a first wiring is formed on the first insulating film. A support substrate is adhered to the front surface of the semiconductor chip, and the second insulating film covers the side surface and the back surface of the semiconductor chip. Then, a second wiring connected to the first wiring and extending on the back surface of the semiconductor chip is provided. Further, conductive terminals such as bumps are formed on the second wiring.
[0028]
In the method of manufacturing a semiconductor device according to the present invention, a semiconductor wafer having a plurality of semiconductor chips is prepared, and a first wiring is formed on a surface of the semiconductor wafer via a first insulating film. Then, the support substrate is bonded to the surface of the semiconductor wafer. Next, the back surface of the semiconductor wafer is etched along a boundary between the plurality of semiconductor chips to expose a part of the first wiring. Next, the side and back surfaces of the semiconductor chip are covered with a second insulating film. Next, the first wiring is etched to divide the first wiring into two. Next, a second wiring connected to the first wiring and extending to the back surface of the semiconductor chip via the second insulating film is formed. Next, a conductive terminal is formed over the second wiring. Then, dicing is performed along the boundary between the plurality of semiconductor chips.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
FIG. 1A is a sectional view showing a BGA type semiconductor device 1a according to the first embodiment of the present invention.
[0030]
FIG. 1A shows a state in which a plurality of BGA-type semiconductor chips 2 formed on one semiconductor wafer are diced along a boundary S. The individual BGA type semiconductor devices 1a after dicing are all the same. Therefore, the configuration of one BGA type semiconductor device 1a will be described below.
[0031]
An insulating film 6a is formed on the surface of the semiconductor chip 2, and a first wiring 5a is formed on the insulating film 6a. The glass substrate 3 is bonded to the surface of the semiconductor chip 2 by using a resin 4 as an adhesive. The insulating film 6a is, for example, a silicon oxide film (SiO ₂ ), A silicon nitride film (SiN), an organic insulating film (polyimide or the like), or the like.
[0032]
The plurality of semiconductor chips 2 are formed on a semiconductor wafer by a semiconductor manufacturing process, and are, for example, integrated circuit chips such as CCD image sensor chips. The glass substrate 3 is a glass substrate having a thickness of about 400 μm and having transparency. The resin 4 is, for example, an epoxy resin which is a thermosetting resin, and is applied to the entire surface of the semiconductor chip 2 as an adhesive mainly for bonding the semiconductor chip 2 and the glass substrate 3. Having insulating properties.
[0033]
The first wiring 5a is a metal pad made of aluminum or an aluminum alloy, and is electrically connected to a circuit element in the semiconductor chip 2. Since the first wiring 5a extends to the boundary S of the plurality of semiconductor chips 2, it is also called an extension pad (Extension Pad).
[0034]
The insulating film 16a is an insulating film that covers the side surface and the back surface of the semiconductor chip 2, and is, for example, a silicon oxide film (SiO 2). ₂ ), A silicon nitride film (SiN), an organic insulating film (polyimide or the like), or the like.
[0035]
In addition, a plurality of buffer members 7 are formed at predetermined positions on the insulating film 16a on the back surface of the semiconductor chip 2. The buffer member 7 is disposed so as to overlap below a conductive terminal 8 described later, and reduces shock when the conductive terminal 8 is formed on the second wiring 9a. Further, it also has a function of increasing the height of the conductive member 8 to some extent.
[0036]
The second wiring 9a is a metal wiring made of aluminum or an aluminum alloy formed on the surfaces of the insulating film 16a and the buffer member 7, and the second wiring 9a is connected to a side surface of the first wiring 5a.
[0037]
The length of the contact portion between the side surface of the first wiring 5a and the second wiring 9a is about 2 μm to 3 μm. The first wiring 5a is formed wide when viewed in a plane, so that the width of the contact portion can be widened.
[0038]
A protective film 10a is formed on the second wiring 9a, and a ball-shaped conductive terminal 8 is formed on the second wiring 9a through an opening of the protective film 10a.
[0039]
Next, a second embodiment will be described with reference to FIG. The difference between this embodiment and the first embodiment lies in the structure of the contact portion between the second wiring and the first wiring. That is, according to the first embodiment, the side surface of the first wiring 5a is electrically connected to the second wiring 9a by being in contact with the second wiring 9a. A part of the back surface of the first wiring 5b is in contact with and electrically connected to the second wiring 9b. Here, the length of the contact portion between the front surface of the second wiring 9b and a part of the back surface of the first wiring 5b is about 2 μm to 3 μm.
[0040]
Note that the insulating films 6b and 16b and the protective film 10b in this embodiment correspond to the insulating films 6a and 16a and the protective film 10a in the first embodiment, respectively.
[0041]
According to the first and second embodiments, since the second glass substrate 103 is not provided, a thinner semiconductor device can be realized at a lower cost than that of the conventional example.
[0042]
Since the second glass substrate 103 is removed, the first wirings 5a and 5b can be divided by an etching process instead of a cutting process using a conventional blade. Therefore, the side surfaces of the first wirings 5a and 5b with which the second wirings 9a and 9b are in contact are in a smooth and clean state. The mechanical connectivity is improved.
[0043]
Next, a third embodiment of the present invention will be described with reference to FIG. In the figure, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
[0044]
In the present embodiment, the contact portion between the first wiring 5c and the second wiring 9c is formed wider than in the above-described second embodiment. For example, the length of the contact portion is about 4 μm to 6 μm. That is, in order to increase the contact area between the back surface of the first wiring 5c and the second wiring 9c, the first wiring 5c has a part of which protrudes outside the semiconductor chip 2 beyond the insulating film 16c. It has a portion 20c.
[0045]
The second wiring 9c extends from the side surface of the semiconductor chip 2 to the protruding portion 20c, and spreads and contacts the protruding portion 20c so as to form an L-shape. Here, the length of the bonding portion between the second wiring 9c and the protruding portion 20c is preferably larger than the length of the side surface of the first wiring 5c. Therefore, the electrical and mechanical connectivity between the first wiring 5c and the second wiring 9c can be further improved. Note that the insulating films 6c and 16c and the protective film 10c in the present embodiment correspond to the insulating films 6a and 16a and the protective film 10a in the first embodiment, respectively.
[0046]
Next, a fourth embodiment of the present invention will be described with reference to FIG.
3, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
[0047]
In the present embodiment, by providing the protruding portion 20d of the first wiring 5d, the contact portion between the first wiring 5d and the second wiring 9d is formed widely, and in addition to the side surface of the first wiring 5d. By forming a portion (hereinafter, referred to as a contact portion SC) that comes into contact with the second wiring 9d, the electrical and mechanical connectivity between the first wiring 5d and the second wiring 9d is further improved. be able to.
[0048]
That is, according to the present embodiment, the length of the contact surface between the part of the back surface of the first wiring 5d and the second wiring 9d is formed as wide as about 4 μm to 6 μm, and in addition to this, the second wiring 9d is in contact with the side surface of the first wiring 5d. Note that the second wiring 9d may be in contact with the entire side surface of the first wiring 5d.
[0049]
In the first and second embodiments, the second wirings 9a and 9b may be in contact with part or all of the side surfaces of the first wirings 5a and 5b.
[0050]
Next, a method for manufacturing the semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.
[0051]
First, as shown in FIG. 4, a semiconductor wafer having a plurality of semiconductor chips 2 is prepared. The semiconductor chip 2 is, for example, a CCD image sensor chip or the like. Subsequently, the first wiring 5a is formed so as to extend over the boundary (dicing line) S of the semiconductor chip 2 via the insulating film 6a on the surface of the semiconductor chip 2.
[0052]
Subsequently, as shown in FIG. 5, the glass substrate 3 is bonded to the surface of the insulating film 6a on the semiconductor chip 2 on which the first wiring 5a is formed, using a transparent epoxy resin 4. The glass substrate 3 functions as a support substrate for the semiconductor chip 2. Then, the back surface of the semiconductor chip 2 is back ground to reduce the chip thickness, and the semiconductor chip 2 and the insulating film 6a are etched along the boundary S from the back surface side of the semiconductor chip 2 to remove the back surface of the first wiring 5a. Is exposed, preferably a central portion thereof. Note that back grinding is not always necessary processing in this embodiment.
[0053]
As described above, this step does not have a configuration in which a glass substrate is provided on the back surface side of the semiconductor chip 2 as in the related art, so that the cost can be reduced. Further, the number of manufacturing steps can be reduced, and the thickness of the semiconductor device itself can be reduced.
[0054]
Subsequently, as shown in FIG. 6, an insulating film 16a is formed so as to cover the etched side surfaces of the semiconductor chip 2 and the exposed portions of the first wiring 5a. The insulating film 16a is, for example, a silicon oxide film (SiO 2) formed by CVD (Chemical Vapor Deposition: chemical vapor deposition) or the like. ₂ ), A silicon nitride film (SiN), or an organic insulating film (such as polyimide). Its film thickness is about 2 μm.
[0055]
Next, as shown in FIG. 7A, a resist 11 is applied to the surface of the insulating film 16a, exposed and developed, and anisotropic etching is performed on the insulating film 16a using the resist 11 as a mask. An opening 12 having a width d1 centering on the boundary S is provided in the insulating film 16a to expose a central portion of the first wiring 5a.
[0056]
Thereafter, as shown in FIG. 7B, using the resist 11 and the insulating film 16a as a mask, the first wiring 5a is completely etched again by anisotropic etching to divide the first wiring 5a into two. . Thereby, the side surface of the divided first wiring 5a is exposed.
[0057]
Here, the etching is performed twice when the insulating film 16a and the first wiring 5a are etched. However, the etching is not limited to this, and the insulating film 16a and the first wiring 5a are continuously etched using the same etching gas. May be etched.
[0058]
Subsequently, after removing the resist 11, a plurality of buffer members 7 are formed at desired positions on the insulating film 16a on the back surface side of the semiconductor chip 2. For explanation, only one buffer member 7 is shown for one semiconductor chip 2. The buffer member 7 is arranged at a position where the conductive terminal 8 is formed.
[0059]
Thereafter, as shown in FIG. 8A, a metal layer is formed of aluminum or an aluminum alloy by a sputtering method or the like so as to cover the entire back surface of the semiconductor chip 2.
[0060]
Then, as shown in FIG. 8B, a resist (not shown) is formed on the metal layer, and this is subjected to exposure and development processing. Then, using the resist as a mask, the metal layer is etched so that the resin 4 is exposed to form an opening 13 (width d2) smaller in width than the opening 12 (width d1) (d1> d2). . Thereby, the second wiring 9a is brought into contact with the side surface of the first wiring 5a, and both are electrically and mechanically connected. Here, the thickness of the second wiring 9a was formed to be about 2 μm to 3 μm. The length of the contact portion between the first wiring 5a and the second wiring 9a is about 2 μm to 3 μm as described above.
[0061]
Then, as shown in FIG. 1A, a protective film 10a such as a solder mask is formed on the second wiring 9a, an opening is formed in the protective film 10a, and screen printing or the like is performed through the opening. To form a conductive terminal 8 on the second wiring 9a. Subsequently, dicing is performed along the boundary S. Thus, the BGA type semiconductor device 1a according to the first embodiment of the present invention shown in FIG. 1A is completed.
[0062]
Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. Note that the steps corresponding to FIGS. 4, 5 and 6 are the same as those in the manufacturing method of the present embodiment, and thus the subsequent steps will be described.
[0063]
As shown in FIG. 9A, a resist 19 is applied to the back surface of the semiconductor chip 2 and exposed and developed to form an opening 20 having an opening width d3.
[0064]
Thereafter, as shown in FIG. 9B, the first wiring 5b is etched by using the resist 19 as a mask to divide the first wiring 5b into two, and the opening 14 having the opening width d3 is formed. Form. Then, the resist 19 is removed. here,
The width d3 of the opening 14 in FIG. 9B is smaller than the width d1 of the opening 12 in FIG.
[0065]
Thereafter, as shown in FIG. 10, after forming the buffer member 7 at a predetermined position on the insulating film 16b, the second wiring 9b is formed on the front surface of the insulating film 16b, a part and the side surface of the back surface of the first wiring 5b, And on the exposed surface of the resin 4 and the cushioning member 7.
[0066]
Then, a resist (not shown) is formed, exposed and developed, and the second wiring 9b is etched so as to form an opening having the same width d3 as the opening. Thereby, as shown in FIG. 1B, a part of the back surface of the first wiring 5b and the second wiring 9b are brought into contact with each other so that the length of the contact portion becomes 2 μm to 3 μm, and both are electrically connected. Connected. Here, the film thickness of the second wiring 9b was formed to be about 2 μm to 3 μm.
[0067]
Then, a protective film 10b is formed on the second wiring 9b, an opening is formed at a predetermined position of the protective film 10b, solder is applied to the opening by screen printing or the like, and The conductive terminals 8 are formed. Subsequently, dicing is performed along the boundary S between the plurality of semiconductor chips 2. Thus, the BGA type semiconductor device 1b according to the second embodiment of the present invention shown in FIG. 1B is completed.
[0068]
In each of the manufacturing methods of the first and second embodiments described above, notching using a blade as in the conventional example is not performed, so that the end surfaces of the first wirings 5a and 5b are not roughened and clean. Condition can be maintained. Therefore, the adhesion between the first wirings 5a and 5b and the second wirings 9a and 9b is improved.
[0069]
Further, in the manufacturing methods of the first and second embodiments, a method is employed in which the second wirings 9a and 9b are formed by sputtering once over a wide area, and then are etched and divided into two parts. Thereby, even if the contact portion between the first wirings 5a, 5b and the second wirings 9a, 9b is about 2 μm to 3 μm, which is about the same as the conventional example, the electrical and mechanical connectivity between them is improved. .
[0070]
In the manufacturing methods of the first and second embodiments described above, the first wirings 5a and 5b are etched and divided into two, and then the second wirings 9a and 9b are connected thereto. After connecting the first wirings 5a, 5b and the second wirings 9a, 9b, the first wirings 5a, 5b and the second wirings 9a, 9b are also etched and divided. Good.
[0071]
Next, a manufacturing method according to a third embodiment of the semiconductor device of the present invention will be described with reference to FIGS.
[0072]
A semiconductor wafer having a plurality of semiconductor chips 2 is prepared, and the first wirings 5c, 5c are separated by a fixed width d11 via the insulating film 6c on the surface of the semiconductor chip 2 with the boundary S of the semiconductor chip 2 interposed therebetween. Formed. The first wirings 5c and 5c are, for example, uppermost wirings of the semiconductor chip 2.
[0073]
Subsequently, as shown in FIG. 12, a transparent epoxy resin 4 is applied onto the semiconductor chip 2 via the first wiring 5c and the insulating film 6c. Then, the glass substrate 3 is bonded to the surface of the semiconductor chip 2 using the resin 4 as an adhesive.
[0074]
Then, the semiconductor chip 2 is back-ground to reduce the chip thickness, and the semiconductor chip 2 and the insulating film 6c are etched along the boundary S from the back surface side of the semiconductor chip 2 to form one of the first wirings 5c, 5c. The part and a part of the resin 4 are exposed. However, this back grinding is not always necessary processing in this embodiment.
[0075]
Next, as shown in FIG. 13, an insulating film is formed on the back surface of the semiconductor chip 2, the etched side surface of the semiconductor chip 2, the side surface of the insulating film 6c, the first wirings 5c, 5c, and the exposed resin 4. 16c is formed using a CVD method.
[0076]
Next, as shown in FIG. 14A, a resist 12 is applied to the surface of the insulating film 16c, exposed and developed, and the insulating film 16c is anisotropically etched using the resist 12 as a mask. An opening 15 is provided in the film 16c. Here, the exposed surfaces of the first wirings 5c, 5c in the opening 15 are referred to as protrusions 20c. Assuming that the width of the opening 15 is d12, the width d12 is formed to be wider than the distance d11 between the first wirings 5c. Further, the boundary S is located substantially at the center of the opening 15.
[0077]
Here, FIG. 14B is a diagram when a part of the resin 4 existing between the separated first wirings 5c and 5c is etched when the insulating film 16c in FIG. 14A is etched. It is. FIG. 14B will be described later.
[0078]
Then, after removing the resist 12, the buffer member 7 is formed on the insulating film 16c as shown in FIG. Thereafter, a metal made of aluminum or an aluminum alloy is formed on the surface of the insulating film 16c, the surface of the buffer member 7, the exposed surfaces of the first wirings 5c and 5c, and the exposed surface of the resin 4 by a sputtering method. Then, a resist 18 is applied on the metal layer, and exposure and development are performed.
[0079]
Thereafter, as shown in FIG. 16, the metal film is etched using the resist 18 as a mask to provide an opening 17. Here, assuming that the width of the opening 17 is d13, the width d13 is smaller than the width d12 of the opening 15 shown in FIGS. 14A and 14B, and the width d13 is equal to the interval d11. That is, the end side surface of the protruding portion 20c matches the end side surface of the second wiring 9c.
[0080]
Thereafter, the semiconductor device 1c of the present embodiment shown in FIG. 2 is completed through the same steps as in the method of manufacturing the semiconductor device according to the first embodiment.
[0081]
In the present embodiment, the opening 15 having a width d12 wider than the width d11 of the gap between the first wirings 5c, 5c is formed, thereby exposing the back surface of the protrusion 20c of the first wirings 5c, 5c. . The rear surface of the protrusion 20c and the second wiring 9c have a wide bonding surface, for example, a length of about 4 to 6 μm. If the bonding surface is 6 μm or more, the bonding strength is further increased.
[0082]
Next, a manufacturing method according to a fourth embodiment of the semiconductor device of the present invention will be described with reference to FIG.
[0083]
This embodiment is obtained by further studying the etching method of FIG. 14A in the third embodiment.
[0084]
FIG. 14B is a cross-sectional view showing a state where the insulating film 16d is etched using the resist 12 as a mask. If overetching is performed during this etching, part of the resin 4 between the separated first wirings 5d and 5d is also etched. This etching is wet etching or dry etching, and uses an etchant that does not etch the first wirings 5d, 5d.
[0085]
As a result, part or all of the side surfaces of the first wirings 5d, 5d are exposed. After that, the resist 12 is removed, and the same process as in the third embodiment is performed, whereby the semiconductor device 1d having a structure in which the second wiring 9d shown in FIG. Is completed.
[0086]
In the first, second, third, and fourth embodiments, a plate made of plastic may be used instead of the glass substrate 3. However, when the semiconductor chip 2 is a CCD image sensor chip, it must be a plate material that transmits light.
[0087]
【The invention's effect】
According to the present invention, since the number of support substrates supporting the semiconductor chip is one, it is possible to obtain a BGA-type semiconductor device at low cost and with a small number of manufacturing steps.
[0088]
Further, good electrical connection between the semiconductor chip and the conductive terminals formed on the supporting substrate can be obtained.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a semiconductor device according to first and second embodiments of the present invention.
FIG. 2 is a sectional view showing a semiconductor device according to a third embodiment of the present invention.
FIG. 3 is a sectional view showing a semiconductor device according to a fourth embodiment of the present invention.
FIG. 4 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 5 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 6 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 7 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 8 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 9 is a sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
FIG. 10 is a sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
FIG. 11 is a sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment of the present invention.
FIG. 12 is a sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment of the present invention.
FIG. 13 is a sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment of the present invention.
FIG. 14 is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the third and fourth embodiments of the present invention.
FIG. 15 is a sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment of the present invention.
FIG. 16 is a sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment of the present invention.
FIG. 17 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
FIG. 18 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
FIG. 19 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
FIG. 20 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
FIG. 21 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
FIG. 22 is a perspective view showing a conventional semiconductor device.

Claims

A first insulating film formed on a surface of the semiconductor chip;
A first wiring formed on the first insulating film;
A support substrate adhered to the surface of the semiconductor chip,
A second insulating film covering a side surface and a back surface of the semiconductor chip;
A second wiring connected to the first wiring and extending to the back surface of the semiconductor chip via the second insulating film;
A conductive terminal formed on the second wiring.

2. The semiconductor device according to claim 1, wherein said second wiring is connected to a side surface of said first wiring.

2. The semiconductor device according to claim 1, wherein said second wiring is connected to a back surface of said first wiring.

4. The semiconductor device according to claim 3, wherein a length of a bonding portion between the back surface of the first wiring and the second wiring is longer than a length of a side surface of the first wiring. 5.

2. The semiconductor device according to claim 1, wherein said second wiring is connected to a side surface and a back surface of said first wiring.

6. The semiconductor device according to claim 5, wherein a length of a bonding portion between a back surface of the first wiring and the second wiring is larger than a length of a side surface of the first wiring.

2. The semiconductor device according to claim 1, wherein a buffer member is provided between said second wiring and said second insulating film.

Prepare a semiconductor wafer having a plurality of semiconductor chips,
Forming a first wiring on a surface of the semiconductor wafer via a first insulating film;
Bonding a support substrate to the surface of the semiconductor wafer,
Etching a back surface of the semiconductor wafer along a boundary between the plurality of semiconductor chips to expose a part of the first wiring;
Covering a side surface and a back surface of the semiconductor chip with a second insulating film;
Etching the first wiring to divide the first wiring into two,
Forming a second wiring connected to the first wiring and extending to the back surface of the semiconductor chip via the second insulating film;
Forming a conductive terminal on the second wiring;
Dicing the semiconductor wafer along boundaries of the plurality of semiconductor chips;
A method for manufacturing a semiconductor device, comprising:

9. The method according to claim 8, wherein the second wiring is connected to a side surface of the first wiring.

9. The method according to claim 8, wherein the second wiring is connected to a back surface of the first wiring.

9. The method according to claim 8, wherein the second wiring is connected to a back surface and a side surface of the first wiring.

Prepare a semiconductor wafer having a plurality of semiconductor chips,
Forming a pair of first wirings on a surface of the semiconductor wafer via a first insulating film;
Bonding a support substrate to the surface of the semiconductor wafer,
Etching a back surface of the semiconductor wafer along a boundary between the plurality of semiconductor chips to expose a part of the pair of first wirings;
Covering a side surface and a back surface of the semiconductor chip with a second insulating film;
Forming a second wiring connected to the first wiring and extending to the back surface of the semiconductor chip via the second insulating film;
Forming a conductive terminal on the second wiring;
Dicing along the boundaries of the plurality of semiconductor chips;
A method for manufacturing a semiconductor device, comprising:

13. The method according to claim 12, wherein the second wiring is connected to a back surface of the first wiring.

13. The method according to claim 12, wherein the second wiring is connected to a back surface and a side surface of the first wiring.