JP2004096919A

JP2004096919A - 二次電池の保護回路装置

Info

Publication number: JP2004096919A
Application number: JP2002256559A
Authority: JP
Inventors: Yusuke Watarai; 渡会　祐介; Satoru Higano; 日向野　哲
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 2002-09-02
Filing date: 2002-09-02
Publication date: 2004-03-25

Abstract

【課題】装置の小型化を維持した状態で高電流に対する耐久性を向上する。
【解決手段】二次電池１０と放電用端子１０ｃに接続された第１サイリスタ１１と、二次電池１０の放電電圧と放電基準電圧とを比較する第１電圧比較手段１２と、第１電圧比較手段１２が放電基準電圧以上の放電電圧を検出するとき第１サイリスタ１１にゲート電流を流し第１電圧比較手段１２が放電基準電圧未満の放電電圧を検出するときゲート電流を遮断するように構成された第１制御回路１３と、第１電圧比較手段１２が放電基準電圧未満の放電電圧を検出したとき第１サイリスタ１１に逆電圧を印加するように構成された第１逆電圧印加回路１４とを備える。二次電池１０と充電用端子１０ｄの間に第２サイリスタ１６を接続し、充電基準電圧以上の充電電圧を検出したとき第２サイリスタ１６に逆電圧を印加する第２逆電圧印加回路１９とを備えることが好ましい。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、二次電池の充放電に対する保護回路装置に関する。更に詳しくは、比較的充放電の容量が大きな二次電池の保護回路装置に関するものである。
【０００２】
【従来の技術】
従来から、リチウムイオン電池など非水系の二次電池は定電流・定電圧充電が行われる。この充電方法では、二次電池を充電する際に、充電初期はある設定した電流で定電流充電を行い、これにより二次電池電圧がある設定値に達すると、次にその設定値電圧で定電圧充電を行って満充電になるまで充電を行うのが一般的である。このような定電圧充電方式に適した電池では、充電時に適正な電圧（充電禁止電圧）を越えて充電すると、電解液が分解しガスが発生して、性能劣化、電極の損傷、電池内部の短絡などが起こり、特に密閉型電池の場合は電池が破裂に至ることもある。更に、このような電池は放電時に適正な電圧（放電禁止電圧）以下になっても放電を続けると、著しく電池性能が劣化し、非回復放電電圧（例えば、電池１個当たり１Ｖ）まで放電すると、その後充電しても場合によっては全く使用できなくなることがあった。
【０００３】
このような不具合を避けるための電池保護手段として、充放電回路にＦＥＴスイッチを接続するとともに、電池の端子電圧（電池電圧）を常時監視し、充電時の電池電圧が充電禁止電圧を越えたときそのＦＥＴスイッチをオフすることにより充放電回路を遮断してその充電を停止させ、放電時の電池電圧が放電禁止電圧より下がったとき放電を停止させる方法が提案されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１１−１２７５４３号公報。
【０００５】
【発明が解決しようとする課題】
しかし、ＦＥＴスイッチは放電容量が比較的低いために、比較的高電流の二次電池にこのＦＥＴスイッチを設けた場合には、複数のＦＥＴスイッチを並列に排泄しなければならない不具合がある。そしてＦＥＴスイッチを複数設けると、それら複数のＦＥＴスイッチを有することに起因して装置自体が大型化する不具合がある。また、それら複数のＦＥＴスイッチ間に電流値に関するアンバランスが生じると、いずれか一のＦＥＴスイッチに比較的大きな電流が流れてそのＦＥＴスイッチが発熱し、そのスイッチが破損する事態を生じさせる。
本発明の目的は、装置の小型化を維持した状態で高電流に対する耐久性が向上しうる二次電池の保護回路装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に係る発明は、図１に示すように、二次電池１０とその二次電池１０の放電用端子１０ｃとの間に二次電池１０の放電方向にその順方向が一致するように接続された第１サイリスタ１１と、二次電池１０の放電電圧と放電基準電圧とを比較する第１電圧比較手段１２と、第１電圧比較手段１２が放電基準電圧以上の放電電圧を検出するとき第１サイリスタ１１のゲートにゲート電流を流し第１電圧比較手段１２が放電基準電圧未満の放電電圧を検出するときゲート電流を遮断するように構成された第１制御回路１３と、第１電圧比較手段１２が放電基準電圧未満の放電電圧を検出したとき第１サイリスタ１１に逆電圧を印加するように構成された第１逆電圧印加回路１４とを備えたことを特徴とする過放電を回避するための二次電池の保護回路装置である。
【０００７】
この請求項１に係る二次電池の保護回路装置では、比較的高電流に耐えうるサイリスタ１１を用いるので、二次電池１０がたとえ高電流であっても単一のサイリスタ１１を用いるだけて足りる。このため、従来の複数のＦＥＴを並列に接続する場合に比較して、二次電池１０自体が大型化することはない。
一方、サイリスタは、一度オン状態になるとオフ状態にし難い特性を持つけれども、放電基準電圧未満の放電電圧を検出したときに第１逆電圧印加回路１４により第１サイリスタ１１に逆電圧を印加することにより、第１サイリスタ１１を確実にオフ状態にして、過放電を有効に防止することができる。
【０００８】
請求項２に係る発明は、二次電池１０とその二次電池１０の充電用端子１０ｄとの間に二次電池１０の充電方向にその順方向が一致するように接続された第２サイリスタ１６と、二次電池１０の充電電圧と充電基準電圧とを比較する第２電圧比較手段１７と、第２電圧比較手段１７が充電基準電圧未満の充電電圧を検出するとき第２サイリスタ１６のゲートにゲート電流を流し第１電圧比較手段１７が充電基準電圧以上の充電電圧を検出するときゲート電流を遮断するように構成された第２制御回路１８と、第２電圧比較手段１７が充電基準電圧以上の充電電圧を検出したとき第２サイリスタ１６に逆電圧を印加するように構成された第２逆電圧印加回路１９とを備えたことを特徴とする過充電を回避するための二次電池の保護回路装置である。
【０００９】
この請求項２に係る二次電池の保護回路装置では、比較的高電流に耐えうるサイリスタ１１を用いるので、比較的高い電流を用いて二次電池を充電できる。このため、従来の複数のＦＥＴを並列に接続する場合に比較して、二次電池１０自体が大型化することはない。
一方、サイリスタは、一度オン状態になるとオフ状態にし難い特性を持つけれども、充電基準電圧以上の充電電圧を検出したときに第２逆電圧印加回路１９により第２サイリスタ１６に逆電圧を印加することにより、第２サイリスタ１６を確実にオフ状態にして、過充電を有効に防止することができる。
【００１０】
請求項３に係る発明は、二次電池１０とその二次電池１０の放電用端子１０ｃとの間に二次電池１０の放電方向にその順方向が一致するように接続された第１サイリスタ１１と、二次電池１０の放電電圧と放電基準電圧とを比較する第１電圧比較手段１２と、第１電圧比較手段１２が放電基準電圧以上の放電電圧を検出するとき第１サイリスタ１１のゲートにゲート電流を流し第１電圧比較手段１２が放電基準電圧未満の放電電圧を検出するときゲート電流を遮断するように構成された第１制御回路１３と、第１電圧比較手段１２が放電基準電圧未満の放電電圧を検出したとき第１サイリスタ１１に逆電圧を印加するように構成された第１逆電圧印加回路１４と、二次電池１０とその二次電池１０の充電用端子１０ｄとの間に二次電池１０の充電方向にその順方向が一致するように接続された第２サイリスタ１６と、二次電池１０の充電電圧と充電基準電圧とを比較する第２電圧比較手段１７と、第２電圧比較手段１７が充電基準電圧未満の充電電圧を検出するとき第２サイリスタ１６のゲートにゲート電流を流し第１電圧比較手段１７が充電基準電圧以上の充電電圧を検出するときゲート電流を遮断するように構成された第２制御回路１８と、第２電圧比較手段１７が充電基準電圧以上の充電電圧を検出したとき第２サイリスタ１６に逆電圧を印加するように構成された第２逆電圧印加回路１９とを備えたことを特徴とする過放電及び過充電を回避するための二次電池の保護回路装置である。
【００１１】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
図１に示すように、この実施の形態における二次電池１０はリチウム二次電池のような非水溶媒系二次電池や鉛蓄電池などの定電圧充電方式で充電するのに適した電池である。この二次電池１０は直列に接続された複数の電池セル１０ａを有し、直列に接続された複数の電池セル１０ａの両端にはグランド端子１０ｂ及び放電用端子１０ｃ並びに充電用端子１０ｄが接続される。そして本発明の保護回路装置は充電時における過充電を回避するための回路と、放電時における過放電を回避するための回路を有する。
【００１２】
過放電を回避する回路は、二次電池１０とその二次電池１０の放電用端子１０ｃとの間に二次電池１０の放電方向にその順方向が一致するように接続された第１サイリスタ１１と、その二次電池１０の放電電圧と放電基準電圧とを比較する第１電圧比較手段１２と、その第１電圧比較手段１２の検出出力により第１サイリスタ１１を制御する第１制御回路１３と、第１電圧比較手段１２が放電基準電圧未満の端子電圧を検出したとき第１サイリスタ１１に逆電圧を印加するように構成された第１逆電圧印加回路１４とを有する。第１サイリスタ１１のカソードは放電用端子１０ｃに接続され、第１サイリスタ１１のアノードは複数の電池セル１０ａの内最も正極側に位置する電池セル１０ａに接続される。そして第１サイリスタ１１のゲートが第１制御回路１３の放電用端子に接続される。なお、第１サイリスタ１１としてはオフ電圧上昇率が１０〜３０Ｖ／μｓｅｃのものを使用することが好ましい。
【００１３】
第１電圧比較手段１２は直列に接続された複数の電池セル１０ａの、各電池セル１０ａの両端にそれらの電池セル１０ａと並列に接続され、内部に二次電池１０の放電電圧に関する図示しない基準電源が設けられる。そしてこの第１電圧比較手段１２は各電池セル１０ａの両端における電圧と放電基準電圧とを比較して、各電池セル１０ａの両端における電圧がいずれも放電基準電圧以上である場合にはロウレベルの信号を出力し、各電池セル１０ａの両端における電圧のいずれかが放電基準電圧未満である場合にはハイレベルの信号を出力するように構成される。そして、第１電圧比較手段１２の出力は第１制御回路１３及び第１逆電圧印加回路１４にそれぞれ接続される。
【００１４】
一方、過充電を回避する回路は、二次電池１０と二次電池１０の充電用端子１０ｄとの間に二次電池１０の充電方向にその順方向が一致するように接続された第２サイリスタ１６と、その二次電池１０の充電電圧と充電基準電圧とを比較する第２電圧比較手段１７と、その第２電圧比較手段１７の検出出力により第２サイリスタ１６を制御する第２制御回路１８と、第２電圧比較手段１７が充電基準電圧以上の端子電圧を検出したとき第２サイリスタ１６に逆電圧を印加するように構成された第２逆電圧印加回路１９とを有する。第２サイリスタ１６のカソードは電池セル１０ａに接続され、第２サイリスタ１６のアノードは充電用端子１０ｄに接続される。そして第２サイリスタ１６のゲートが第２制御回路１８の放電用端子に接続される。なお、第２サイリスタ１６としては第１サイリスタ１１と同様にオフ電圧上昇率が１０〜３０Ｖ／μｓｅｃのものを使用することが好ましい。
【００１５】
第２電圧比較手段１７は直列に接続された複数の電池セル１０ａの、各電池セル１０ａの両端にそれらの電池セル１０ａと並列に接続され、内部に二次電池１０の充電電圧に関する基準電源が設けられる。そしてこの第２電圧比較手段１７は各電池セル１０ａの両端における電圧と充電基準電圧とを比較して、各電池セル１０ａの両端における電圧がいずれも充電基準電圧未満である場合にはロウレベルの信号を出力し、各電池セル１０ａの両端における電圧のいずれかが充電基準電圧以上である場合にはハイレベルの信号を出力するように構成される。そして、第２電圧比較手段１７の出力は第２制御回路１８及び第２逆電圧印加回路１９にそれぞれ接続される。
ここで、第１及び第２制御回路１３，１８、並びに第１及び第２逆電圧印加回路１４，１９はそれぞれ同一構造であり、代表して第１制御回路１３の詳細を図２に、並びに代表して第１逆電圧印加回路１４の詳細を図３にそれぞれ示す。
【００１６】
図１及び図２に詳しく示すように、第１及び第２制御回路１３，１８は、第１抵抗Ｒ１を介して第２電圧比較手段１７にゲートが接続されたｐチャンネル・エンハンスメント型ＦＥＴ１３ａ，１８ａと、そのｐ型ＦＥＴ１３ａ，１８ａのドレイン及び電池セル１０ａとグランド端子１６ｂを連結するグランド回路１０ｇに第２〜第４抵抗Ｒ２〜４を介してゲートが接続されたｎチャンネル・ディプレッション型ＦＥＴ１３ｂ，１８ｂとを備える。そして、そのｎ型ＦＥＴ１３ｂ，１８ｂのドレインはｐ型ＦＥＴ１３ａ，１８ａのソース及び電池セル１０ａの出力端に接続され、そのｎ型ＦＥＴ１３ｂ，１８ｂのソースが第１及び第２サイリスタ１３，１８のゲートに第５抵抗Ｒ５を介してそれぞれ接続される。
【００１７】
この第１制御回路１３では、第１電圧比較手段１２が放電基準電圧以上の端子電圧を検出するとき、即ち、第１電圧比較手段１２からロウレベルの信号の出力がなされたときには、ｐ型ＦＥＴ１３ａ及びｎ型ＦＥＴ１３ｂの双方がオン状態となり、第１サイリスタ１１にゲート電流が流れるように構成される。一方、第１電圧比較手段１２が放電基準電圧未満の端子電圧を検出したとき、即ち、第１電圧比較手段１２からハイレベルの信号の出力がなされたときには、ｐ型ＦＥＴ１３ａ及びｎ型ＦＥＴ１３ｂの双方がオフ状態となり、第１サイリスタ１１のゲート電流が遮断されるように構成される。
【００１８】
同様に、第２制御回路１８では、第２電圧比較手段１７が充電基準電圧未満の端子電圧を検出するとき、即ち、第２電圧比較手段１７からロウレベルの信号の出力がなされたときには、ｐ型ＦＥＴ１８ａ及びｎ型ＦＥＴ１８ｂの双方がオン状態となり、第２サイリスタ１１にゲート電流が流れるように構成される。一方、第２電圧比較手段１７が充電基準電圧以上の端子電圧を検出したとき、即ち、第２電圧比較手段１７からハイレベルの信号の出力がなされたときには、ｐ型ＦＥＴ１８ａ及びｎ型ＦＥＴ１８ｂの双方がオフ状態となり、第２サイリスタ１６のゲート電流が遮断されるように構成される。
【００１９】
図１及び図３に示すように、第１及び第２逆電圧印加回路１４，１９は、単一のｎチャンネル・エンハンスメント型ＦＥＴ１４ａ，１９ａと、２つのｐチャンネル・エンハンスメント型ＦＥＴ１４ｂ，１４ｃ，１９ｂ，１９ｃをそれぞれ備える。ｎ型ＦＥＴ１４ａ，１９ａのソースと及び一方のｐ型ＦＥＴ１４ｂ，１９ｂのドレインとは接続されてそのｎ型ＦＥＴ１４ａ，１９ａ及びｐ型ＦＥＴ１４ｂ，１９ｂは直列にそれぞれ接続され、ｎ型ＦＥＴ１４ａ，１９ａのドレイン及びｐ型ＦＥＴ１４ｂ，１９ｂのソースが二次電池の出力側及びグランド側に接続されてその電池セル１０ａに並列に接続される。他方のｐ型ＦＥＴ１４ｃ，１９ｃのソースはキャパシタ１４ｄ，１９ｄを介しｎＮ型ＦＥＴ１４ａ，１９ａ及び一方のｐ型ＦＥＴ１４ｂ，１９ｂの中間に接続され、他方のｐ型ＦＥＴ１４ｃ，１９ｃのドレインが抵抗Ｒ９を介して第１及び第２サイリスタ１１，１６のカソードにそれぞれ接続される。
【００２０】
ｎ型ＦＥＴ１４ａ，１９ａ及び２つのｐ型ＦＥＴ１４ｂ，１４ｃ，１９ｂ，１９ｃにおけるそれぞれのゲートは抵抗Ｒ６〜８及び単安定マルチバイブレータ１４ｅ，１９ｅを介して第１及び第２電圧比較手段１２，１７にそれぞれ接続され、それらの単安定マルチバイブレータ１４ｅ，１９ｅは、入力がロウレベルの信号からハイレベルの信号に移行した時点から所定の期間だけ所定の電圧をそれぞれ出力するように構成される。
【００２１】
次に、本実施の形態の保護回路装置における放電時の動作を図６のタイムチャートを用いて説明する。図６における符号は図１のグランド回路１０ｇを基準とした図１の×印における部分の電位であり、その（ａ）は電池１０の電圧、（ｂ）は第１電圧比較手段１２における出力電圧、（ｃ）は第１制御回路１３の出力電圧、（ｄ）及び（ｅ）は単安定マルチバイブレータ１４ｅの出力電圧、（ｆ）は第１サイリスタ１１と放電用端子１０ｃの間における放電回路１０ｅにおける電圧をそれぞれ示す。
【００２２】
電池セル１０ａが充電されている場合には、その両端における電圧は放電基準電圧Ｖ_１以上である。この状態をｔ_０とすると、このｔ_０の状態では、第１電圧比較手段１２からロウレベルの信号が出力され、第１制御回路１３におけるｐ型ＦＥＴ１３ａ及びｎ型ＦＥＴ１３ｂの双方がオン状態となり、第１サイリスタ１１にゲート電流が流れる。従って、グランド端子１０ｂ及び放電用端子１０ｅ間に図示しない負荷が接続されると、第１サイリスタ１１を介して放電が開始される。このとき第１電圧比較手段１２からロウレベルの信号が出力されることにより、図６（ｄ）及び（ｅ）に示すように、第１逆電圧印加回路１４における単安定マルチバイブレータ１４ｅからはｎ型ＦＥＴ１４ａ及び一方のｐ型ＦＥＴ１４ｂに電圧が印加され、他方のｐ型ＦＥＴ１４ｃへの電圧は印加されない。このため図４に示すように、ｎ型ＦＥＴ１４ａと他方のｐ型ＦＥＴ１４ｃが開き、一方のｐ型ＦＥＴ１４ｂが閉じる状態となる。ここで、他方のｐ型ＦＥＴ１４ｃはその構造上サブストレートゲートがソースと接合されているため、どのドレインとゲートの間にＰＮ接合のいわゆる寄生ダイオードが形成される。よって，他方のｐ型ＦＥＴ１４ｃは開いているにもかかわらず、それに含まれる寄生ダイオードによりキャパシタ１４ｄには電池１０の両端における電圧が印加されることになり、キャパシタ１４ｄは電池電圧まで充電される。
【００２３】
図６（ａ）に示すように、放電に伴って電池電圧は徐々に低下する。放電が進んでその電圧が放電基準電圧Ｖ_１未満になったことを検出したｔ_１の時点で、図６（ｂ）に示すように、第１電圧比較手段１２はハイレベルの信号を出力する。すると第１制御回路１３におけるｐ型ＦＥＴ１３ａ及びｎ型ＦＥＴ１３ｂの双方はオフ状態となり、図６（ｃ）に示すように、第１サイリスタ１１に流れていた電流が遮断される。この段階で第１サイリスタ１１はその特性によりオフ状態にはならず、放電は継続される。
【００２４】
一方、第１電圧比較手段１２からハイレベルの信号が出力されることにより、図６（ｄ）及び（ｅ）に示すように、第１逆電圧印加回路１４における単安定マルチバイブレータ１４ｅからは、一定時間、即ちｔ_１からｔ_２までｎ型ＦＥＴ１４ａ及び一方のｐ型ＦＥＴ１４ｂに電圧が印加されず、他方のｐ型ＦＥＴ１４ｃへ電圧が印加される。このため図５に示すように、ｎ型ＦＥＴ１４ａ及び他方のｐ型ＦＥＴ１４ｃが閉じ、一方のｐ型ＦＥＴ１４ｂが開く状態となり，キャパシタ１４ｄに充電された電圧が第１サイリスタ１１のカソード及びアノード間に逆電圧として一定時間印加される。この逆電圧の印加により第１サイリスタ１１はオフ状態になり、放電が停止される。
放電が遮断されると電池電圧は徐々に上昇し、その電圧が図６（ａ）のｔ_３に示すように放電復帰電圧Ｖ_２に達すると、図６（ｂ）に示すように第１電圧比較手段１２からロウレベルの信号が出力され、第１制御回路１３におけるｐ型ＦＥＴ１３ａ及びｎ型ＦＥＴ１３ｂの双方が再びオン状態となり、第１サイリスタ１１にゲート電流が流れる。これにより第１サイリスタ１１はオン状態に復帰し、再び放電が開始される。
【００２５】
また、図７に本実施の形態の保護回路装置における充電時の動作を図７のタイムチャートを用いて説明する。図７における符号は図１のグランド回路１０ｇを基準とした図１の×印における部分の電位であり、その（ａ）は電池１０の電圧、（ｇ）は第２電圧比較手段１７における出力電圧、（ｈ）は第２制御回路１８の出力電圧、（ｊ）及び（ｋ）は単安定マルチバイブレータ１８ｅの出力波形、（ｍ）は第２サイリスタ１６と電池セル１０ａの間における充電回路１０ｆにおける電圧をそれぞれ示す。
【００２６】
電池セル１０ａが放電されている場合には、その両端における電圧は充電基準電圧Ｖ_３未満である。この状態ｔ_４とすると、このｔ_４の状態では、第２電圧比較手段１７からロウレベルの信号が出力され、第２制御回路１８におけるｐ型ＦＥＴ１８ａ及びｎ型ＦＥＴ１８ｂの双方がオン状態となり、第２サイリスタ１６にゲート電流が流れる。従って、グランド端子１０ｂ及び充電用端子１０ｄ間に図示しない充電器が接続されると、第２サイリスタ１６を介して充電が開始される。このとき第２電圧比較手段１７からロウレベルの信号が出力されることにより、図７（ｄ）及び（ｅ）に示すように、第２逆電圧印加回路１９における単安定マルチバイブレータ１９ｅからはｎ型ＦＥＴ１９ａ及び一方のｐ型ＦＥＴ１９ｂに電圧が印加され、他方のｐ型ＦＥＴ１９ｃへの電圧は印加されない。このためｎ型ＦＥＴ１９ａと他方のｐ型ＦＥＴ１９ｃが開き、一方のｐ型ＦＥＴ１９ｂが閉じる状態となり，他方のｐ型ＦＥＴ１９ｃに含まれる寄生ダイオードによりキャパシタ１９ｄには電池電圧まで充電される。
【００２７】
図７（ａ）に示すように、充電に伴って電池電圧は徐々に増加する。充電が進んでその電圧が充電基準電圧Ｖ_３に達したことを検出したｔ_５の時点で、図７（ｇ）に示すように、第２電圧比較手段１７はハイレベルの信号を出力する。すると第２制御回路１８におけるｐ型ＦＥＴ１８ａ及びｎ型ＦＥＴ１８ｂの双方はオフ状態となり、図７（ｈ）に示すように、第２サイリスタ１６に流れていた電流が遮断される。この段階で第２サイリスタ１６はその特性によりオフ状態にはならず、充電は継続される。
【００２８】
一方、第２電圧比較手段１７からハイレベルの信号が出力されることにより、図７（ｊ）及び（ｋ）に示すように、第２逆電圧印加回路１９における単安定マルチバイブレータ１９ｅからは、一定時間、即ちｔ_５からｔ_６の時点までｎ型ＦＥＴ１９ａ及び一方のｐ型ＦＥＴ１９ｂに電圧が印加されず、他方のｐ型ＦＥＴ１９ｃへ電圧が印加される。これにより、ｎ型ＦＥＴ１９ａ及び他方のｐ型ＦＥＴ１９ｃが閉じ、一方のｐ型ＦＥＴ１９ｂが開く状態となり，キャパシタ１９ｄに充電された電圧が第２サイリスタ１６のカソード及びアノード間に逆電圧として一定時間印加される。この逆電圧の印加により第２サイリスタ１６はオフ状態になり、充電が停止される。
【００２９】
充電が遮断されると電池電圧は徐々に下降し、その電圧が図７（ａ）のｔ_７に示すように充電復帰電圧Ｖ_４にまで低下すると、図７（ｂ）に示すように第２電圧比較手段１７からロウレベルの信号が出力され、第２制御回路１８におけるｐ型ＦＥＴ１８ａ及びｎ型ＦＥＴ１８ｂの双方が再びオン状態となり、第２サイリスタ１６にゲート電流が流れる。これにより第２サイリスタ１６はオン状態に復帰し、再び充電が開始される。
なお、上述した実施の形態では、直列に接続された複数の電池セル１０ａを有する二次電池１０を用いて説明したが、二次電池は単一の電池セルからなるものであっても良く、複数の電池セルを並列に接続したものであっても良い。並列に接続された複数の電池セルからなる集合物を更に直列に接続したものであっても良い。
【００３０】
【発明の効果】
以上述べたように、本発明によれば、二次電池と放電用端子との間に二次電池の放電方向にその順方向が一致するように比較的高電流に耐え得る第１サイリスタを接続し、又は二次電池と充電用端子との間に二次電池の充電方向にその順方向が一致するように比較的高電流に耐え得る第２サイリスタを接続するので、複数のＦＥＴを並列に接続する従来品に比較して、二次電池自体を小型化することができる。
一方、サイリスタは、一度オン状態になるとオフ状態にし難い特性を持つけれども、放電基準電圧未満の放電電圧を検出したとき第１サイリスタに逆電圧を印加する第１逆電圧印加回路、又は充電基準電圧以上の充電電圧を検出したとき第２サイリスタに逆電圧を印加するように構成された第２逆電圧印加回路を備えるので、過放電時における第１サイリスタ又は過充電時における第２サイリスタを確実にオフ状態にすることができる。この結果、装置の小型化を維持した状態で高電流に対する耐久性を従来より向上することができる。
【図面の簡単な説明】
【図１】本発明の保護回路装置を示す回路図。
【図２】その装置における制御回路の詳細図。
【図３】その装置における逆電圧印加回路の詳細図。
【図４】放電中における逆電圧印加回路の動作状態を示す図。
【図５】放電が遮断された逆電圧印加回路の動作状態を示す図。
【図６】その装置が放電を遮断する動作を示すタイムチャート。
【図７】その装置が充電を遮断する動作を示すタイムチャート。
【符号の説明】
１０　二次電池
１０ｃ　放電用端子
１０ｄ　充電用端子
１１　第１サイリスタ
１２　第１電圧比較手段
１３　第１制御回路
１４　第１逆電圧印加回路
１６　第２サイリスタ
１７　第２電圧比較手段
１８　第２制御回路
１９　第２逆電圧印加回路

Claims

二次電池（１０）と前記二次電池（１０）の放電用端子（１０ｃ）との間に前記二次電池（１０）の放電方向にその順方向が一致するように接続された第１サイリスタ（１１）と、
前記二次電池（１０）の放電電圧と放電基準電圧とを比較する第１電圧比較手段（１２）と、
前記第１電圧比較手段（１２）が前記放電基準電圧以上の放電電圧を検出するとき前記第１サイリスタ（１１）のゲートにゲート電流を流し前記第１電圧比較手段（１２）が前記放電基準電圧未満の放電電圧を検出するとき前記ゲート電流を遮断するように構成された第１制御回路（１３）と、
前記第１電圧比較手段（１２）が前記放電基準電圧未満の放電電圧を検出したとき前記第１サイリスタ（１１）に逆電圧を印加するように構成された第１逆電圧印加回路（１４）と
を備えたことを特徴とする過放電を回避するための二次電池の保護回路装置。
二次電池（１０）と前記二次電池（１０）の充電用端子（１０ｄ）との間に前記二次電池（１０）の充電方向にその順方向が一致するように接続された第２サイリスタ（１６）と、
前記二次電池（１０）の充電電圧と充電基準電圧とを比較する第２電圧比較手段（１７）と、
前記第２電圧比較手段（１７）が前記充電基準電圧未満の充電電圧を検出するとき前記第２サイリスタ（１６）のゲートにゲート電流を流し前記第２電圧比較手段（１７）が前記充電基準電圧以上の充電電圧を検出するとき前記ゲート電流を遮断するように構成された第２制御回路（１８）と、
前記第２電圧比較手段（１７）が前記充電基準電圧以上の充電電圧を検出したとき前記第２サイリスタ（１６）に逆電圧を印加するように構成された第２逆電圧印加回路（１９）と
を備えたことを特徴とする過充電を回避するための二次電池の保護回路装置。
二次電池（１０）と前記二次電池（１０）の放電用端子（１０ｃ）との間に前記二次電池（１０）の放電方向にその順方向が一致するように接続された第１サイリスタ（１１）と、
前記二次電池（１０）の放電電圧と放電基準電圧とを比較する第１電圧比較手段（１２）と、
前記第１電圧比較手段（１２）が前記放電基準電圧以上の放電電圧を検出するとき前記第１サイリスタ（１１）のゲートにゲート電流を流し前記第１電圧比較手段（１２）が前記放電基準電圧未満の放電電圧を検出するとき前記ゲート電流を遮断するように構成された第１制御回路（１３）と、
前記第１電圧比較手段（１２）が前記放電基準電圧未満の放電電圧を検出したとき前記第１サイリスタ（１１）に逆電圧を印加するように構成された第１逆電圧印加回路（１４）と、
二次電池（１０）と前記二次電池（１０）の充電用端子（１０ｄ）との間に前記二次電池（１０）の充電方向にその順方向が一致するように接続された第２サイリスタ（１６）と、前記二次電池（１０）の充電電圧と充電基準電圧とを比較する第２電圧比較手段（１７）と、
前記第２電圧比較手段（１７）が前記充電基準電圧未満の充電電圧を検出するとき前記第２サイリスタ（１６）のゲートにゲート電流を流し前記第２電圧比較手段（１７）が前記充電基準電圧以上の充電電圧を検出するとき前記ゲート電流を遮断するように構成された第２制御回路（１８）と、
前記第２電圧比較手段（１７）が前記充電基準電圧以上の充電電圧を検出したとき前記第２サイリスタ（１６）に逆電圧を印加するように構成された第２逆電圧印加回路（１９）と
を備えたことを特徴とする過放電及び過充電を回避するための二次電池の保護回路装置。