【０００１】
【発明の属する技術分野】
本発明は、化合物半導体装置に関し、特に高周波電力増幅器をヘテロ接合型バイポーラトランジスタ（以下、単にトランジスタと称する）で構成した化合物半導体装置に関する。
【０００２】
【従来の技術】
近年、携帯電話を代表として携帯端末装置に、この種の化合物半導体装置が用いられているが、携帯端末装置の小型化に伴い、この化合物半導体装置も小型化が進められている。そのため、化合物半導体装置をモジュール基板などの回路基板に実装する際には、従来の金ワイヤを用いた方法から、金ワイヤの代わりにバンプを使用したフリップチップ実装が用いられるようになってきている。
【０００３】
このようなフリップチップ実装によれば、回路基板は金ワイヤをボンディングするために必要なボンディング領域が不用になり、化合物半導体装置とほぼ同じ面積があればよく小型化が可能となる。
【０００４】
しかし、このようなフリップチップ実装においては、熱抵抗の増大という問題がある。すなわち化合物半導体装置は、小型化が進む一方で同じ性能を維持する必要があるため、トランジスタの電力密度は増加の一途をたどっている。その結果として、トランジスタの電力消費に伴って発生した熱を効率よく放熱すること、すなわち熱抵抗を低減することが重要な課題となっている。
【０００５】
この様な問題を解決するための化合物半導体装置の一例が、特開２０００−１０６３８６号公報に開示されている。この化合物半導体装置は、発熱源である個々のトランジスタの各エミッタ電極直上にバンプを形成し、このバンプを回路基板に接合することにより、トランジスタの熱抵抗の低減を図り、安定動作を実現するようにしたものである。しかし、以下のような問題がある。
【０００６】
その第一の問題は、個々のトランジスタの熱抵抗の不均一性があげられる。
【０００７】
つまり個々のトランジスタの各エミッタ直上に設けられたバンプは、放熱の面では有効であるが、多数のバンプが個々に存在しているために、化合物半導体装置が実装される回路基板の実装表面の平坦性が極めて良くなければ化合物半導体装置と回路基板との接合状態にばらつきが発生する。しかし、回路基板の平坦性は、その製造技術によって左右され、実際には数μｍから１０μｍ程度の凹凸の存在は避けられない。
【０００８】
また、多数のバンプを一様な高さに形成することは極めて困難で、バンプの高さはばらついている。従って、フリップチップ実装時の押圧によりバンプが変形し、バンプの高さのばらつき、および回路基板の実装表面の多少の凹凸は吸収できるものの、化合物半導体装置のバンプと回路基板との接合状態にばらつきは避けられず、この結果、個々のトランジスタの熱抵抗にばらつきが生じ、最も熱抵抗の高いトランジスタの動作が回路性能を律捉してしまうという問題が生じる。
【０００９】
第二の問題は、バンプと回路基板の接合部の機械的強度の不均一性があげられる。
【００１０】
つまり、上記第一の問題で述べたように、化合物半導体装置におけるバンプ高さのばらつき、および回路基板の実装表面の凹凸によりバンプ回路基板との接合強度にはばらつきが生じてしまうことは避けられない。また、はんだ実装持の加熱や個々のトランジスタの発熱により、化合物半導体装置と回路基板は熱膨張と熱収縮を繰り返しており、化合物半導体装置の材料であるＧａＡｓ熱膨張係数は５．０×１０−６／℃で、回路基板の材料であるアルミナの熱膨張係数は７．０×１０−６／℃と異なっている。そのためバンプにはせん断応力が絶えず加わっている。
【００１１】
この結果、化合物半導体装置のバンプと回路基板との接合部の機械的強度にばらつきがあれば、最も弱い接合部から破壊が進むことは容易に想像される。また、破壊にまで至らなくとも、接合部が弱くなれば熱的な接合も弱まり、さらに上記第一の問題である熱的不均一性を増長することとなる。これは、熱抵抗の不均一性を増長し、さらにせん断応力が大きくなるという悪循環を起こし、最終的には破壊に至るものである。
【００１２】
【発明が解決しようとする課題】
上述したように、従来の化合物半導体装置では、回路基板との実装において化合物半導体装置のバンプと回路基板との接合の不均一性が生ずる。そのため、個々のトランジスタの熱抵抗の不均一性による化合物半導体装置の回路動作不具合と、機械的な接合強度の不均一性による化合物半導体装置の破壊の問題がある。
【００１３】
本発明は、上記問題を解決するためになされたもので、個々のトランジスタの熱抵抗を均一に低減でき、かつ、化合物半導体装置のバンプと回路基板との接合部の機械的強度を向上することができる化合物半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明の化合物半導体装置は、半絶縁性基板上に複数の単位トランジスタからなる高周波電力増幅トランジスタが形成された化合物半導体装置において、前記隣接する複数の単位トランジスタを１ユニットとして複数ユニットに区分し、各ユニットにおける複数の単位トランジスタのエミッタ直上に共通のバンプを、隣接するユニットのバンプ周縁部が互いに接するように設けてなることを特徴としている。
【００１５】
本発明によれば、前記隣接する複数の単位トランジスタの熱抵抗を均一に低減することができ、且つ前記化合物半導体装置のバンプと回路基板との接合部の機械的強度を向上させることができる。
【００１６】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を説明する。
【００１７】
（第１の実施の形態）
まず、本発明の化合物半導体装置に係る第１の実施の形態を図１乃至図５を参照して説明する。ここで、第１の実施の形態の化合物半導体装置としては、ＧａＡｓ基板上にＩｎＧａＰエミッタからなるヘテロ接合バイポーラトランジスタにより、出力１ワット級の高周波電力増幅器を形成した例である。また、この高周波電力増幅器は、二段の増幅器で構成されており、前段増幅器は６個のトランジスタ、後段増幅器は４８個のトランジスタで構成されている。
【００１８】
図１はその化合物半導体装置におけるパッド配置図である。
【００１９】
図１に示すように、半絶縁性基板１上の周辺部には、給電用パッド２、入力パッド３、制御信号用パッド４、ダミーパッド５、出力パッド６、整合回路用パッド７などが配置されている。
【００２０】
また、半絶縁性基板１上の一辺側で周辺部より一段内側には、６個の単位トランジスタ２０より構成される前段トランジスタ８が配置されて、対向辺の一段内側には、４個の単位トランジスタ２０を１ユニットとし、且つ１２ユニットより構成される後段トランジスタ９が２行６列のマトリックス状に配置され、前段トランジスタ８および後段トランジスタ９の各ユニット上に接地用パッド１０ｂが配置されている。
【００２１】
そして、給電用パッド２は前段トランジスタ８のコレクタ電極に接続され、入力パッド３は前段トランジスタ８のベース電極に接続され、出力パッド６は後段トランジスタ９のコレクタ電極に接続されている。また、制御信号用パッド４はバイアス供給回路を介して前段トランジスタ８と後段トランジスタ９のベース電極に接続され、整合回路用パッド７はキャパシタを介して前段トランジスタ８のコレクタ電極と、同じくキャパシタを介して後段トランジスタ９と接続されている。
【００２２】
また、接地用パッド１０ｂは前段トランジスタ８および後段トランジスタ９のエミッタ電極１１と電気的に接続されている。なお、各パッドの寸法は約１００μｍ角の形状を有し、各パッド上にはバンプ１２が形成されている。
【００２３】
図２は図１における後段トランジスタ９のうちＡ−ａに沿った行方向の２ユニットの一部を示す概略断面図である。
【００２４】
各ユニットの単位トランジスタ２０は、図２に示すように、半絶縁性基板１上にｎ型コレクタ層１３ａ、ｐ型ベース層１４ａ、ｎ型エミッタ層１１ａが順次形成されている。
【００２５】
このｎ型コレクタ層１３ａの両側にはコレクタ電極１３が、ｐ型ベース層１４ａの両側にはベース電極１４がそれぞれ形成され、ｎ型エミッタ層１１ａ直上にはエミッタ電極１１が形成されている。
【００２６】
そして、ここでは、２行２列の４個の単位トランジスタ２０からなる各ユニットは素子分離１５により電気的に絶縁されている。
【００２７】
さらに、半絶縁性基板１の表面にはポリイミド等を材料とする第一の表面保護層１６ａが形成されている。この第一の表面保護層１６ａには、エミッタ電極１１とのコンタクトのためのコンタクトホール１７が形成されている。
【００２８】
そして、この第一の表面保護層１６ａ上には単位トランジスタ２０の４個を１ユニットとした各ユニットを覆うように金等を材料とする接地用パッド１０ｂが選択的に形成されている。この接地用パッド１０ｂはコンタクトホール１７によりエミッタ電極１１と電気的に接続されている。接地用パッド１０ｂの上面にはコンタクトホール１７の形状にならい凹部１８が形成される。接地用パッド１０ｂの上には、パッドとその他の配線を保護するためのポリイミド等を材料とする第二の表面保護層１６ｂが形成され、接地用パッド１０ｂ上に接地用パッド開孔部（約８０ｕｍ）１０ａが設けられる。
【００２９】
さらに、接地用パッド開孔部１０ａ上には化合物半導体装置を回路基板（図示せず）に接合するためのバンプ１２が形成されている。
【００３０】
なお、給電用パッド２、入力パッド３、制御信号用パッド４、ダミーパッド５、出力パッド６、整合回路用パッド７も同様に金等の材料からなり、第一の表面保護層１６ａ上に選択的に形成されて第一の表面保護層１６ａの内部の配線と接続され、各パッド上にはバンプ１２が形成されている。
【００３１】
図３（ａ）はフリップチップ実装前の後段トランジスタ９部分の平面図である。図３（ｂ）はフリップチップ実装後の後段トランジスタ９部分の平面図である。図４は図３（ａ）のＢ−ｂに沿った概略断面図である。図５は図３（ｂ）のＣ−ｃに沿った概略断面図である。
【００３２】
図３（ａ）および図４に示すように、後段トランジスタの各ユニットの各接地用パッド開孔部１０ａ上には、バンプ１２が形成されている。
【００３３】
このバンプ１２は直径約８５μｍの金ワイヤの先端をボール状に加工し、各パッドにそのボール状の金ボールを接合後、金ワイヤと切り離すことで形成される。この金ボールは接合時の圧着により変形し、圧着後の形状は直径約１００μｍ、高さ約２０μｍの円盤状となり、これがバンプ１２となる。
【００３４】
また、後段トランジスタ９の接地用パッド開孔部１０ａは約１００μｍ間隔で形成されており、この接地用パッド開孔部１０ａ上に形成されたバンプ１２は、図３（ａ）および図４に示すように、互いに隣接するバンプ１２の周辺部が接した状態になっている。
【００３５】
また、前段トランジスタ８にも同様に接地用パッド開孔部１０ａ上にバンプ１２を設けているが、前段トランジスタ８では通常は大きな発熱は見られないことから、従来と同様に前段トランジスタ８の位置とは別に半絶縁性基板１上に接地用パッド開孔部１０ａを設けておいても構わない。
【００３６】
このような化合物半導体装置１を回路基板にフリップチップ実装した場合、実装時の押圧により互いに隣接するバンプ１２の周辺部が接した円盤状の各バンプ１２は、さらに上下に潰され横方向、すなわち半絶縁性基板１平面と水平方向に押し広げられる。その結果、図３（ｂ）および図５に示すように、周辺部が接した状態だけの各バンプ１２は、４個のバンプ１２ａに囲まれた中央領域に隙間１９を残して互いに結合し、略一体化した一枚の板状となる。
【００３７】
上記第１の実施の形態の化合物半導体装置によれば、後段トランジスタ９を構成する複数の単位トランジスタ２０のうち４個を１ユニットとして１２ユニットに区分し、各ユニットに共通の接地用パッド開孔部１０ａを介して１個のバンプ１２を形成している。そのため、単位トランジスタ２０の各々に接地用パッドを形成する場合に比較してバンプ数が少なくなりバンプ高さの均一性の向上が図れ、回路基板の平坦性の影響も受けにくくなる。そのため、バンプ１２と回路基板との接合部の均一性が向上している。
【００３８】
しかも、化合物半導体装置と回路基板をフリップチップ実装する前にバンプ１２の周辺部が互いに接するように形成しているため、実装後は略一体化した板状バンプ１２ａになる。
【００３９】
そのため、隣接するバンプ１２の周辺部の結合部分も放熱に対して有効に作用するため、後段トランジスタ９の個々の単位トランジスタ２０の熱抵抗は低減している。
【００４０】
また、後段トランジスタ９は、略一体化した一枚の板状バンプ１２ａで全体が覆われた構造であるため、回路基板側の凹凸によりバンプ１２ａと回路基板との接合が不均一となったとしても、バンプ１２ａの半導体チップ１に水平方向の熱抵抗も低減していることから、後段トランジスタ９の個々の単位トランジスタ２０の熱抵抗の均一性が図られる。
【００４１】
さらに，バンプ１２ａと回路基板との接合部の機械的強度についても、バンプ１２ａが一体化した一枚の板状の大きな面でバンプ１２ａと回路基板が接合された状態となっているため、一部のバンプが破損することは極めて少ない。
【００４２】
また、半絶縁性基板１内の周辺部より一段内側に後段トランジスタ９を設け、且つバンプ１２を多量に設けているので、フリップチップ実装時に半絶縁性基板１を押圧する際の安定度が増し、半絶縁性基板１自体の機械的強度も向上し、押圧時に半絶縁性基板１が破壊する恐れも少なくなる。
【００４３】
さらには、図３（ｂ）に示したように、隣接する４個のバンプ１２ａの隙間１９は、放熱面においては、一見すると不利なように思われるが、本発明者による熱抵抗モデルを用いた計算では、隙間のない板状構造との差は殆ど見られないことがわかった。
【００４４】
しかも、マイクロ波のような高周波では金属中を流れる電流に表皮効果が現れるため、かえってバンプ１２ａの隙間１９により表面積が増し、電流を流す経路として有効に働き、高周波で発生する寄生抵抗を低減することができる。
【００４５】
また、隙間１９を持った板状構造を金メッキなどの方法を用いて形成することは可能であろうが、厚さ２０μｍもの金メッキを形成し、かつ、隙間１９を精度良く形成するには高度な技術を必要とし、容易に実現することはできないが、本発明によればワイヤ先端部にボールを形成し、これをパッド上に接合させた後、ワイヤから切り離すことにより円盤状で隙間１９を持ったバンプ構造を安価でしかも簡単に形成できる。
【００４６】
さらには、接地用パッド開孔部１０ａ上にエミッタ電極１１のコンタクトホール１７にならって生じた凹部１８をそのまま残しているため、この凹部１８にバンプ１２ａが食い込むことにより接地用パッド１０ｂとバンプ１２ａの接合部の機会的強度が向上し、せん断応力に抗する十分な強度を有する。従って、化合物半導体装置を回路基板にフリップチップ実装する際の押圧時に、後段トランジスタ９の接地用パッド１０ｂ上のバンプ１２同士が互いに押し合うことにより、バンプ１２に大きなせん断応力が加わっても、バンプ１２が一体化する前に半絶縁性基板からとれてしまう恐れはない。
【００４７】
しかも、この凹部１８は接地用パッド１０ｂとバンプ１２ａの接続面積を増大させることにもつながるため、熱的な結合が増大し放熱効果が向上する。
【００４８】
なお、上記第１の実施の形態において、接地用パッド開孔部１０ａ表面に周知の光リソグラフィ法により微細な凹凸を意識的に形成してもよい。
【００４９】
（第２の実施の形態）
次に、本発明の化合物半導体装置に係る第２の実施の形態を図６を参照して説明する。この第２の実施の形態が、第１の実施の形態と異なる点は、第１の実施の形態と同じく高周波用電力増幅器であるが、出力が４ワット級と大きな出力電力を出力できる設計となっていることである。
【００５０】
図６はその高周波電力増幅器における半絶縁性基板１上のパッド配置図である。この第２の実施の形態の各部について、図１の第１の実施の形態に係るパッド配置図の各部と同一部分は同一符号で示し、その説明は省略する。
【００５１】
図６に示すように、第１の実施の形態と同じく前段トランジスタ８ａと後段トランジスタ９ａを有した二段増幅器であるが、大電力を出力するため前段トランジスタ８ａは８個の単位トランジスタからなり、後段トランジスタ９ａは９６個の単位トランジスタからなり、単位トランジスタ２０の数が第１の実施の形態より増加している。
【００５２】
そして、後段トランジスタ９ａは、単位トランジスタ２０の６個を１ユニットとして共通の接地用パット開孔部１０ａ上にバンプ１２を配置しているが、後段トランジスタ９ａは単位トランジスタが９６個あるため、各ユニットが２行８列のマトリックス状の配置となり列の端部におけるトランジスタユニットおよび放熱を兼ねたバンプ１２の一部が半絶縁性基板１上の周辺部に位置することになる。
【００５３】
そのため、後段トランジスタ９ａの各ユニットの接地用パッド開孔部１０ａ上にはバンプ１２が配置されているが、多数のバンプ１２のうち、半絶縁性基板１の一段内側に設けられているバンプ１２は、バンプ１２を回路基板にフリップチップ実装する際の安定性や半絶縁性基板１の機械的強度の向上に有効であるが、半絶縁性基板１の周辺部に位置するバンプ１２は、バンプ１２を回路基板にフリップチップ実装する際の押圧時に不均一に押圧されるため半絶縁性基板１が傾いてしまうということが考えられる。
【００５４】
この場合、半絶縁性基板１の周辺部の傾いた方のバンプ１２が過度に潰れてしまい、回路基板の隣接する配線パターン（図示せず）と短絡不良を起こすか、あるいは最悪の場合、半絶縁性基板１が破断するなどの問題が起こる。
【００５５】
この問題に対応するため、半絶縁性基板１の四隅には、例えば図６で示すように、紙面上で左上に給電用パッド２、左下に制御信号用パッド４、右上にダミーパッド５、右下にダミーパッド５と必ず孤立したバンプ１２を形成し、さらに、半絶縁性基板１の対向する少なくとも二辺上の片側には後段トランジスタ９ａを配置しないようにしてある。
【００５６】
さらに、バンプ１２は半絶縁性基板１の出力パッド６の配置された辺の中心軸に対して少なくとも一軸対称性を有するように配置してある。
【００５７】
このようにバンプ１２を配置することにより、少なくとも高密度に配置されたバンプ１２の殆どは実装冶具の下に入ることになる上、バンプ１２の一軸対称性、四隅の孤立したバンプ１２により、フリップチップ実装時に半絶縁性基板１が傾くという問題は回避できる。
【００５８】
上述した第２の実施の形態においても、第１の実施の形態と同様に、大電力を出力するために、後段トランジスタ９ａの単位トランジスタ２０が多数形成され、半絶縁性基板１上の周辺部まで形成されていても、隣接するバンプ１２の周辺部の接合部分も放熱に対して有効に作用するため、後段トランジスタ９ａの個々の単位トランジスタ２０の熱抵抗は低減させることができる。
【００５９】
また、後段トランジスタ９ａは、略一体化した一枚の板状のバンプで全体が覆われた構造であるため、回路基板側の凹凸によりバンプ１２と回路基板との接合が不均一となったとしても、バンプ１２の水平方向の熱抵抗も低減していることから、前記後段トランジスタ９ａの個々の単位トランジスタ２０の熱抵抗の均一性が図れる。
【００６０】
さらに，バンプ１２ａと回路基板との接合部の機械的強度についても、バンプ１２ａが一体化した一枚の板状の大きな面でバンプ１２ａと回路基板が接合された状態となっているため、一部のバンプが破損する恐れは極めて少ない。
【００６１】
（第３の実施の形態）
次に、本発明の化合物半導体装置に係る第３の実施の形態を図７を参照して説明する。図７はその半絶縁性基板１上のパッド配置図である。この第３の実施の形態の各部について、図６の第２の実施の形態に係るパッド配置図の各部と同一部分は同一符号で示し、その説明は省略する。
【００６２】
図７に示すように、この第３の実施の形態が、第２の実施の形態と異なる点は、大きな出力電力を出力するための後段トランジスタ９ｂの単位トランジスタ２０が６個で構成される各ユニットを２行８列のマトリックス状に配置にするのではなく、半絶縁性基板１上の中央部に後段トランジスタ９ｂの各ユニットを４行４列のマトリックス状の配置すなわち略正方形状に形成したことである。
【００６３】
このように、後段トランジスタ９ｂを半絶縁性基板１の中央部に略正方形状に配置することにより、バンプ１２と回路基板をフリップチップ実装する際に、後段トランジスタ９ｂにおけるバンプ１２は均一に押圧される。その結果、実装する際の半絶縁性基板の安定性やバンプ１２と回路基板の接合部の機械的強度がさらに向上する。
【００６４】
上述した第３の実施の形態においても、第２の実施の形態と同様に、大電力を出力するために、後段トランジスタ９ｂの単位トランジスタ２０が多数形成されていても、隣接するバンプ１２が放熱に対して有効に作用するため、後段トランジスタ９ａの個々の単位トランジスタ２０の熱抵抗は低減させることができる。
【００６５】
また、後段トランジスタ９ｂは、略一体化した一枚の板状のバンプで全体が覆われた構造であるため、回路基板側の凹凸によりバンプ１２と回路基板との接合が不均一となったとしても、バンプ１２の水平方向の熱抵抗も低減していることから、前記後段トランジスタ９ａの個々の単位トランジスタ２０の熱抵抗の均一性が図れる。
【００６６】
さらに，バンプ１２ａと回路基板との接合部の機械的強度についても、バンプ１２ａが一体化した一枚の板状の大きな面でバンプ１２ａと回路基板が接合された状態となっているため、一部のバンプが破損する恐れは極めて少ない。
【００６７】
【発明の効果】
以上述べたように、本発明によれば、個々の単位トランジスタの熱抵抗を均一に低減することができ、且つ、バンプと回路基板との接合部の機械的強度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の化合物半導体装置に係る第１の実施の形態のパッド配置図。
【図２】図１における後段トランジスタ９のうちＡ−ａに沿った行方向の２ユニットの一部を示す概略断面図。
【図３】フリップチップ実装前の後段トランジスタ９部分の平面図およびフリップチップ実装後の後段トランジスタ９部分の平面図。
【図４】図３（ａ）のＢ−ｂに沿った概略断面図。
【図５】図３（ｂ）のＣ−ｃに沿った概略断面図。
【図６】本発明の化合物半導体装置に係る第２の実施の形態のパッド配置図。
【図７】本発明の化合物半導体装置に係る第３の実施の形態のパッド配置図。
【符号の説明】
１ 半絶縁性基板
２ 給電用パッド
３ 入力パッド
４ 制御信号用パッド
５ ダミー用パッド
６ 出力パッド
７ 整合回路用パッド
８、８ａ 前段トランジスタ
９、９ａ、９ｂ 後段トランジスタ
１０ａ 接地用パッド開孔部
１０ｂ 接地用パッド
１１ エミッタ電極
１１ａ ｎ型エミッタ層
１２ バンプ（フリップチップ実装前）
１２ａ バンプ（フリップチップ実装後）
１３ コレクタ電極
１３ａ ｎ型コレクタ層
１４ ベース電極
１４ａ ｐ型ベース層
１５ 素子分離
１６ａ 第一の表面保護層
１６ｂ 第二の表面保護層
１７ コンタクトホール
１８ 凹部
１９ 隙間
２０ 単位トランジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a compound semiconductor device, and more particularly to a compound semiconductor device in which a high-frequency power amplifier is constituted by a heterojunction bipolar transistor (hereinafter simply referred to as a transistor).
[0002]
[Prior art]
In recent years, this type of compound semiconductor device has been used in a portable terminal device such as a mobile phone as a representative. However, with the miniaturization of the portable terminal device, the size of the compound semiconductor device has been reduced. Therefore, when mounting a compound semiconductor device on a circuit board such as a module substrate, flip chip mounting using bumps instead of gold wires has been used instead of the conventional method using gold wires. .
[0003]
According to such flip-chip mounting, the circuit board does not require a bonding area required for bonding gold wires, and the circuit board can be reduced in size as long as it has substantially the same area as the compound semiconductor device.
[0004]
However, such flip-chip mounting has a problem that thermal resistance increases. That is, since the compound semiconductor device needs to maintain the same performance while progressing in miniaturization, the power density of the transistor is steadily increasing. As a result, it is important to efficiently dissipate the heat generated due to the power consumption of the transistor, that is, to reduce the thermal resistance.
[0005]
One example of a compound semiconductor device for solving such a problem is disclosed in JP-A-2000-106386. In this compound semiconductor device, a bump is formed directly on each emitter electrode of an individual transistor that is a heat source, and the bump is bonded to a circuit board to reduce the thermal resistance of the transistor and realize stable operation. It was made. However, there are the following problems.
[0006]
The first problem is that the thermal resistance of each transistor is non-uniform.
[0007]
In other words, the bumps provided immediately above the emitters of the individual transistors are effective in terms of heat dissipation, but because a large number of bumps are present individually, the bumps on the mounting surface of the circuit board on which the compound semiconductor device is mounted If the flatness is not very good, the bonding state between the compound semiconductor device and the circuit board varies. However, the flatness of the circuit board depends on the manufacturing technology, and in reality, the presence of irregularities of about several μm to 10 μm is inevitable.
[0008]
Further, it is extremely difficult to form a large number of bumps at a uniform height, and the heights of the bumps vary. Therefore, the bumps are deformed by the pressing during flip-chip mounting, and the bump height variation and some irregularities on the mounting surface of the circuit board can be absorbed, but the bonding state between the bumps of the compound semiconductor device and the circuit board varies. Is inevitable, and as a result, the thermal resistance of each transistor varies, and the operation of the transistor having the highest thermal resistance determines the circuit performance.
[0009]
The second problem is the non-uniformity of the mechanical strength of the joint between the bump and the circuit board.
[0010]
That is, as described in the first problem, it is avoided that the bump height in the compound semiconductor device and the unevenness of the mounting surface of the circuit board cause the bonding strength with the bump circuit board to vary. Absent. In addition, the compound semiconductor device and the circuit board repeatedly undergo thermal expansion and thermal contraction due to heating during solder mounting and heat generation of individual transistors, and the GaAs thermal expansion coefficient of the material of the compound semiconductor device is 5.0 × 10 − At 6 / ° C., the thermal expansion coefficient of alumina, which is a material of the circuit board, is different from 7.0 × 10 −6 / ° C. Therefore, a shear stress is constantly applied to the bump.
[0011]
As a result, if the mechanical strength of the junction between the bump of the compound semiconductor device and the circuit board varies, it is easy to imagine that the destruction proceeds from the weakest junction. Further, even if the fracture does not occur, if the bonding portion is weakened, the thermal bonding is also weakened, and the thermal non-uniformity which is the first problem is further increased. This leads to a vicious cycle of increasing the non-uniformity of the thermal resistance and further increasing the shear stress, which eventually leads to destruction.
[0012]
[Problems to be solved by the invention]
As described above, in the conventional compound semiconductor device, when the semiconductor device is mounted on a circuit board, the bonding between the bumps of the compound semiconductor device and the circuit board becomes non-uniform. Therefore, there is a problem of circuit operation failure of the compound semiconductor device due to non-uniformity of thermal resistance of each transistor, and destruction of the compound semiconductor device due to non-uniformity of mechanical bonding strength.
[0013]
The present invention has been made in order to solve the above-mentioned problems, and it is an object of the present invention to uniformly reduce the thermal resistance of each transistor and to improve the mechanical strength of a junction between a bump and a circuit board of a compound semiconductor device. It is an object of the present invention to provide a compound semiconductor device capable of performing the following.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, a compound semiconductor device according to the present invention is a compound semiconductor device in which a high-frequency power amplifier transistor including a plurality of unit transistors is formed on a semi-insulating substrate. The unit is divided into a plurality of units, and a common bump is provided immediately above the emitters of a plurality of unit transistors in each unit such that peripheral portions of the bumps of adjacent units are in contact with each other.
[0015]
According to the present invention, the thermal resistance of the adjacent plurality of unit transistors can be reduced uniformly, and the mechanical strength of the junction between the bump of the compound semiconductor device and the circuit board can be improved.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0017]
(First Embodiment)
First, a first embodiment of the compound semiconductor device of the present invention will be described with reference to FIGS. Here, the compound semiconductor device according to the first embodiment is an example in which a high-frequency power amplifier having an output of 1 watt is formed on a GaAs substrate by using a heterojunction bipolar transistor including an InGaP emitter. Further, this high-frequency power amplifier is composed of two-stage amplifiers. The former-stage amplifier is composed of six transistors, and the latter-stage amplifier is composed of 48 transistors.
[0018]
FIG. 1 is a pad layout diagram of the compound semiconductor device.
[0019]
As shown in FIG. 1, a power supply pad 2, an input pad 3, a control signal pad 4, a dummy pad 5, an output pad 6, a matching circuit pad 7, and the like are arranged in a peripheral portion on the semi-insulating substrate 1. Have been.
[0020]
Further, on one side of the semi-insulating substrate 1 and one step inside from the peripheral part, a front-stage transistor 8 including six unit transistors 20 is arranged, and inside one step of the opposite side, four unit transistors are arranged. Transistor transistors 9 each including one transistor 20 and 12 units are arranged in a matrix of 2 rows and 6 columns, and a ground pad 10b is arranged on each unit of front transistor 8 and rear transistor 9. .
[0021]
The power supply pad 2 is connected to the collector electrode of the preceding transistor 8, the input pad 3 is connected to the base electrode of the preceding transistor 8, and the output pad 6 is connected to the collector electrode of the following transistor 9. The control signal pad 4 is connected to the base electrodes of the pre-stage transistor 8 and the post-stage transistor 9 via a bias supply circuit, and the matching circuit pad 7 is connected to the collector electrode of the pre-stage transistor 8 via a capacitor, and also via a capacitor. Connected to the subsequent transistor 9.
[0022]
The ground pad 10b is electrically connected to the emitter electrodes 11 of the first and second transistors 8 and 9. The dimensions of each pad are approximately 100 μm square, and bumps 12 are formed on each pad.
[0023]
FIG. 2 is a schematic cross-sectional view showing a part of two units in the row direction along the line Aa of the post-stage transistor 9 in FIG.
[0024]
In the unit transistor 20 of each unit, as shown in FIG. 2, an n-type collector layer 13a, a p-type base layer 14a, and an n-type emitter layer 11a are sequentially formed on a semi-insulating substrate 1.
[0025]
A collector electrode 13 is formed on both sides of the n-type collector layer 13a, a base electrode 14 is formed on both sides of the p-type base layer 14a, and the emitter electrode 11 is formed immediately above the n-type emitter layer 11a.
[0026]
Here, each unit including four unit transistors 20 in two rows and two columns is electrically insulated by the element isolation 15.
[0027]
Further, a first surface protective layer 16a made of polyimide or the like is formed on the surface of the semi-insulating substrate 1. A contact hole 17 for contact with the emitter electrode 11 is formed in the first surface protection layer 16a.
[0028]
A ground pad 10b made of gold or the like is selectively formed on the first surface protection layer 16a so as to cover each unit of four unit transistors 20 as one unit. This ground pad 10b is electrically connected to the emitter electrode 11 through the contact hole 17. A concave portion 18 is formed on the upper surface of the grounding pad 10b according to the shape of the contact hole 17. On the grounding pad 10b, a second surface protection layer 16b made of polyimide or the like for protecting the pad and other wiring is formed, and a grounding pad opening (about 80um) 10a is provided.
[0029]
Further, a bump 12 for joining the compound semiconductor device to a circuit board (not shown) is formed on the ground pad opening 10a.
[0030]
The power supply pad 2, the input pad 3, the control signal pad 4, the dummy pad 5, the output pad 6, and the matching circuit pad 7 are also made of a material such as gold, and are selected on the first surface protection layer 16a. A bump 12 is formed on each pad and is connected to a wiring inside the first surface protection layer 16a.
[0031]
FIG. 3A is a plan view of the rear transistor 9 before flip-chip mounting. FIG. 3B is a plan view of the rear transistor 9 after flip-chip mounting. FIG. 4 is a schematic sectional view taken along line B-b of FIG. FIG. 5 is a schematic cross-sectional view along C-c in FIG.
[0032]
As shown in FIGS. 3A and 4, a bump 12 is formed on each ground pad opening 10a of each unit of the subsequent transistor.
[0033]
The bumps 12 are formed by processing the tip of a gold wire having a diameter of about 85 μm into a ball shape, bonding the ball-shaped gold ball to each pad, and then cutting off the gold wire. The gold ball is deformed by the pressure bonding at the time of bonding, and the shape after the pressure bonding becomes a disk shape having a diameter of about 100 μm and a height of about 20 μm, which becomes the bump 12.
[0034]
The grounding pad openings 10a of the rear transistor 9 are formed at intervals of about 100 μm. The bumps 12 formed on the grounding pad openings 10a are shown in FIGS. Thus, the peripheral portions of the adjacent bumps 12 are in contact with each other.
[0035]
Similarly, the bumps 12 are provided on the grounding pad openings 10a in the pre-stage transistor 8 as well, but since the pre-stage transistor 8 does not normally generate a large amount of heat, the position of the pre-stage transistor 8 is the same as in the prior art. Separately, the ground pad opening 10a may be provided on the semi-insulating substrate 1.
[0036]
When such a compound semiconductor device 1 is flip-chip mounted on a circuit board, the disc-shaped bumps 12 in which the peripheral portions of the adjacent bumps 12 are in contact with each other by pressing during mounting are further crushed up and down in the lateral direction, that is, The semi-insulating substrate 1 is pushed and spread in the horizontal direction. As a result, as shown in FIG. 3B and FIG. 5, the bumps 12 only in the state where the peripheral portions are in contact with each other are bonded to each other while leaving a gap 19 in the central region surrounded by the four bumps 12a. It becomes a single plate that is substantially integrated.
[0037]
According to the compound semiconductor device of the first embodiment, four out of the plurality of unit transistors 20 constituting the rear-stage transistor 9 are divided into 12 units as one unit, and a common ground pad opening is provided for each unit. One bump 12 is formed via the portion 10a. Therefore, the number of bumps is reduced as compared with the case where a grounding pad is formed on each of the unit transistors 20, the uniformity of the bump height can be improved, and the flatness of the circuit board is less affected. Therefore, the uniformity of the joint between the bump 12 and the circuit board is improved.
[0038]
In addition, since the compound semiconductor device and the circuit board are formed so that the peripheral portions of the bumps 12 are in contact with each other before flip-chip mounting, the bumps 12a become substantially integrated after mounting.
[0039]
For this reason, the joint portion of the peripheral portion of the adjacent bump 12 also effectively acts on heat dissipation, so that the thermal resistance of each unit transistor 20 of the subsequent transistor 9 is reduced.
[0040]
In addition, since the rear-stage transistor 9 has a structure in which the entire surface is covered by a single plate-like bump 12a which is substantially integrated, it is assumed that the bonding between the bump 12a and the circuit board becomes uneven due to unevenness on the circuit board side. In addition, since the thermal resistance of the bumps 12a in the semiconductor chip 1 in the horizontal direction is also reduced, the uniform thermal resistance of each unit transistor 20 of the subsequent transistor 9 is achieved.
[0041]
Further, the mechanical strength of the joint between the bump 12a and the circuit board is also low because the bump 12a and the circuit board are joined on a single large plate-like surface on which the bump 12a is integrated. It is extremely unlikely that the bumps in the part will be damaged.
[0042]
Further, since the post-stage transistor 9 is provided one step inside from the peripheral portion in the semi-insulating substrate 1 and a large number of bumps 12 are provided, the stability when the semi-insulating substrate 1 is pressed during flip chip mounting is increased. Also, the mechanical strength of the semi-insulating substrate 1 itself is improved, and the possibility that the semi-insulating substrate 1 is broken when pressed is reduced.
[0043]
Further, as shown in FIG. 3B, the gap 19 between the four adjacent bumps 12a seems to be disadvantageous at first glance on the heat dissipation surface, but the heat resistance model by the present inventor is used. According to the calculations, it was found that there was almost no difference from the plate-like structure having no gap.
[0044]
Moreover, at high frequencies such as microwaves, a skin effect appears in the current flowing through the metal, so that the surface area is increased by the gaps 19 of the bumps 12a, which effectively acts as a path for flowing the current, and reduces the parasitic resistance generated at high frequencies. be able to.
[0045]
Although it is possible to form a plate-like structure having the gap 19 by using a method such as gold plating, it is difficult to form a gold plating having a thickness of 20 μm and form the gap 19 with high precision. Although it requires technology and cannot be easily realized, according to the present invention, a ball is formed at the tip of the wire, which is bonded to the pad, and then separated from the wire to form a disk-shaped gap 19. Bump structure can be easily formed at low cost.
[0046]
Further, since the concave portion 18 formed following the contact hole 17 of the emitter electrode 11 is left as it is on the ground pad opening portion 10a, the bump 12a cuts into the concave portion 18 so that the ground pad 10b and the bump 12a The joint strength of the joint is improved, and the joint has sufficient strength to resist shear stress. Therefore, even when a large shear stress is applied to the bump 12 by pressing the bumps 12 on the ground pad 10b of the subsequent transistor 9 when pressing the flip-chip mounting the compound semiconductor device on the circuit board, the bump 12 There is no danger of being removed from the semi-insulating substrate before the 12 is integrated.
[0047]
In addition, since the concave portion 18 also increases the connection area between the ground pad 10b and the bump 12a, the thermal coupling increases and the heat radiation effect improves.
[0048]
In the first embodiment, fine irregularities may be intentionally formed on the surface of the ground pad opening 10a by a known photolithography method.
[0049]
(Second embodiment)
Next, a second embodiment of the compound semiconductor device of the present invention will be described with reference to FIG. The second embodiment is different from the first embodiment in that a high-frequency power amplifier is used as in the first embodiment, but the design is such that the output can be as large as 4 watts. It is becoming.
[0050]
FIG. 6 is a layout diagram of pads on the semi-insulating substrate 1 in the high-frequency power amplifier. Regarding each part of the second embodiment, the same parts as those of the pad layout diagram according to the first embodiment of FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted.
[0051]
As shown in FIG. 6, as in the first embodiment, a two-stage amplifier having a front-stage transistor 8a and a rear-stage transistor 9a is used. However, in order to output a large power, the front-stage transistor 8a includes eight unit transistors. The rear-stage transistor 9a is composed of 96 unit transistors, and the number of the unit transistors 20 is larger than that of the first embodiment.
[0052]
The rear-stage transistor 9a has six unit transistors 20 as one unit and the bumps 12 are arranged on the common ground pad opening 10a. However, since the rear-stage transistor 9a has 96 unit transistors, each of the rear-stage transistors 9a has 96 units. The units are arranged in a matrix of 2 rows and 8 columns, and the transistor units and a part of the bumps 12 serving as heat dissipation at the ends of the columns are located in the peripheral portion on the semi-insulating substrate 1.
[0053]
Therefore, the bumps 12 are arranged on the ground pad opening 10a of each unit of the post-stage transistor 9a. Of the many bumps 12, the bumps 12 provided on one side inside the semi-insulating substrate 1 are provided. Is effective in improving the stability of flip-chip mounting of the bumps 12 on the circuit board and in improving the mechanical strength of the semi-insulating substrate 1. However, the bumps 12 located in the peripheral portion of the semi-insulating substrate 1 It is conceivable that the semi-insulating substrate 1 may be tilted because it is non-uniformly pressed when the flip-flop 12 is flip-chip mounted on the circuit board.
[0054]
In this case, the inclined bumps 12 in the peripheral portion of the semi-insulating substrate 1 are excessively crushed, and short-circuit failure occurs with an adjacent wiring pattern (not shown) on the circuit board. Problems such as breakage of the insulating substrate 1 occur.
[0055]
In order to cope with this problem, at the four corners of the semi-insulating substrate 1, for example, as shown in FIG. 6, a power supply pad 2 at the upper left, a control signal pad 4 at the lower left, a dummy pad 5 at the upper right, and a right A bump 12 which is always isolated from the dummy pad 5 is formed below, and further, the rear-stage transistor 9a is not arranged on at least one of two opposing sides of the semi-insulating substrate 1.
[0056]
Further, the bumps 12 are arranged so as to have at least one axial symmetry with respect to the central axis of the side of the semi-insulating substrate 1 where the output pads 6 are arranged.
[0057]
By arranging the bumps 12 in this manner, at least most of the bumps 12 arranged at a high density enter under the mounting jig. The problem that the semi-insulating substrate 1 tilts during chip mounting can be avoided.
[0058]
In the second embodiment described above, similarly to the first embodiment, in order to output large power, a large number of unit transistors 20 of the post-stage transistor 9a are formed, and the peripheral portion on the semi-insulating substrate 1 is formed. Even if formed, the junction at the periphery of the adjacent bump 12 also effectively acts on heat dissipation, so that the thermal resistance of each unit transistor 20 of the subsequent transistor 9a can be reduced.
[0059]
Further, since the rear-stage transistor 9a has a structure in which the whole is covered with one substantially plate-shaped bump which is substantially integrated, it is assumed that the bonding between the bump 12 and the circuit board becomes uneven due to unevenness on the circuit board side. In addition, since the horizontal thermal resistance of the bump 12 is also reduced, the uniform thermal resistance of the individual unit transistors 20 of the post-stage transistor 9a can be achieved.
[0060]
Further, the mechanical strength of the joint between the bump 12a and the circuit board is also low because the bump 12a and the circuit board are joined on a single large plate-like surface on which the bump 12a is integrated. There is very little possibility that the bumps in the part will be damaged.
[0061]
(Third embodiment)
Next, a third embodiment of the compound semiconductor device of the present invention will be described with reference to FIG. FIG. 7 is a layout diagram of the pads on the semi-insulating substrate 1. Regarding each part of the third embodiment, the same parts as those of the respective parts of the pad layout diagram according to the second embodiment of FIG. 6 are denoted by the same reference numerals, and description thereof will be omitted.
[0062]
As shown in FIG. 7, the third embodiment is different from the second embodiment in that each of the rear-stage transistors 9b for outputting large output power includes six unit transistors 20. Instead of arranging the units in a matrix of 2 rows and 8 columns, each unit of the post-stage transistor 9b is formed in the center of the semi-insulating substrate 1 in a matrix of 4 rows and 4 columns, that is, in a substantially square shape. That is.
[0063]
By arranging the post-stage transistor 9b in a substantially square shape at the center of the semi-insulating substrate 1 as described above, the bumps 12 in the post-stage transistor 9b are uniformly pressed when the bump 12 and the circuit board are flip-chip mounted. You. As a result, the stability of the semi-insulating substrate during mounting and the mechanical strength of the joint between the bump 12 and the circuit board are further improved.
[0064]
In the above-described third embodiment, as in the second embodiment, even if a large number of unit transistors 20 of the post-stage transistor 9b are formed, the adjacent bumps 12 dissipate heat even if a large number of unit transistors 20 are formed. Therefore, the thermal resistance of each unit transistor 20 of the subsequent transistor 9a can be reduced.
[0065]
Further, since the rear-stage transistor 9b has a structure in which the whole is covered with one substantially plate-shaped bump which is substantially integrated, it is assumed that unevenness of the circuit board side causes uneven bonding between the bump 12 and the circuit board. In addition, since the horizontal thermal resistance of the bump 12 is also reduced, the uniform thermal resistance of the individual unit transistors 20 of the post-stage transistor 9a can be achieved.
[0066]
Further, the mechanical strength of the joint between the bump 12a and the circuit board is also low because the bump 12a and the circuit board are joined on a single large plate-like surface on which the bump 12a is integrated. There is very little possibility that the bumps in the part will be damaged.
[0067]
【The invention's effect】
As described above, according to the present invention, the thermal resistance of each unit transistor can be reduced uniformly, and the mechanical strength of the joint between the bump and the circuit board can be improved.
[Brief description of the drawings]
FIG. 1 is a pad layout diagram of a first embodiment according to a compound semiconductor device of the present invention.
FIG. 2 is a schematic cross-sectional view showing a part of two units in the row direction along A-a in the post-stage transistor 9 in FIG.
FIG. 3 is a plan view of a rear-stage transistor 9 portion before flip-chip mounting and a plan view of a rear-stage transistor 9 portion after flip-chip mounting.
FIG. 4 is a schematic sectional view taken along the line Bb in FIG.
FIG. 5 is a schematic cross-sectional view taken along the line CC of FIG. 3B.
FIG. 6 is a pad layout diagram of a second embodiment according to the compound semiconductor device of the present invention.
FIG. 7 is a pad layout diagram of a third embodiment according to the compound semiconductor device of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Semi-insulating substrate 2 Power supply pad 3 Input pad 4 Control signal pad 5 Dummy pad 6 Output pad 7 Matching circuit pad 8, 8a Pre-stage transistor 9, 9a, 9b Post-stage transistor 10a Ground pad opening 10b Ground Pad 11 Emitter electrode 11a N-type emitter layer 12 Bump (before flip chip mounting)
12a Bump (after flip chip mounting)
Reference Signs List 13 collector electrode 13a n-type collector layer 14 base electrode 14a p-type base layer 15 element isolation 16a first surface protection layer 16b second surface protection layer 17 contact hole 18 recess 19 gap 20 unit transistor