[go: up one dir, main page]

JP2004093705A - Mask pattern correction method - Google Patents

Mask pattern correction method Download PDF

Info

Publication number
JP2004093705A
JP2004093705A JP2002252163A JP2002252163A JP2004093705A JP 2004093705 A JP2004093705 A JP 2004093705A JP 2002252163 A JP2002252163 A JP 2002252163A JP 2002252163 A JP2002252163 A JP 2002252163A JP 2004093705 A JP2004093705 A JP 2004093705A
Authority
JP
Japan
Prior art keywords
correction
block
pattern
mask pattern
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002252163A
Other languages
Japanese (ja)
Inventor
Yuji Setsuda
説田 雄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002252163A priority Critical patent/JP2004093705A/en
Publication of JP2004093705A publication Critical patent/JP2004093705A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce constriction while suppressing corner rounding of a pattern having a line width wider than before by an easy method. <P>SOLUTION: The mask pattern is corrected with two blocks which are a 1st block 2 incorporated at least in a corner for correction and a 2nd block 5 correcting a corner outline part of the mask pattern. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明はマスクパターンの補正方法に関するものであり、特に、ルールベース近接効果補正(OPC:Optical Proximity Correct)に基づいて露光用マスクに設けるマスクパターンを簡便に且つ精度良く補正するためのセリフ(serif)に特徴のあるマスクパターンの補正方法に関するものである。
【0002】
【従来の技術】
半導体装置の微細化の進展に伴い半導体製造装置に対する微細化対応への要求は絶え間なく続いており、近年では半導体装置の製造プロセスで用いる露光用光源の波長以下となる線幅のパターンが要求されるようになった。
【0003】
これに伴い、露光プロセスで用いる露光用マスクとこの露光用マスクを使用して得られる転写パターン、即ち、レジストパターンの形状の差異が顕著化するようになったので、この形状の差異を図13を用いて説明する。
【0004】
図13(a)及び(b)参照
図13(a)は設計パターンを示しており、A21,A22は、線幅が140nm、A23,A24は、線幅が110nmの場合を示している。
図13(b)は、図13(a)に示した設計パターン通りの露光用マスクを用いて露光・現像した場合のレジストの転写パターンであり、コーナラウンディングが顕著に生じている。
例えば、内角即ち凹部では脹らみが生じ、外角即ち凸部では丸みが生ずる。
【0005】
この様な形状の差異は近接効果による影響であり、これを補正する方法の1つに近接効果補正(OPC)があり、とりわけパターンの凸部及び凹部の形状の差異には主にセリフと呼ばれる補正パターンを導入し適当な論理処理を経て、補正されたマスクパターンを製作し、それを露光プロセスに用いていたので、ここで、図14を参照して従来の補正パターン露光による転写パターンを説明する(必要ならば、特開2001−100389号公報参照)。
【0006】
図14(a)参照
図14(a)は、正方形のセリフ、即ち、補正用ブロック21,22を用いて設計パターンを補正したマスクパターンを示しており、設計パターンの凹部に補正用ブロック21を用いて重なり部を除去し、一方、設計パターンの凸部においては、補正用ブロック22を用いて補正用ブロック22の非重なり部を補填する。
【0007】
図14(b)参照
図14(b)は、図14(a)に示した設計パターン通りの露光用マスクを用いて露光・現像した場合のレジストの転写パターンであり、マスクパターンのコーナーの除去或いは補填によりコーナーラウンディングを改善している。
【0008】
この従来の補正方法は、予め指定されたルールに従い、マスクパターン上の凸部もしくは凹部の適切な位置に2つ以上の補正矩形(セリフ)を導入し、所望のレジスト形状を得る為に必要なマスクパターンを高速に且つ忠実に実現することを目的としているルールベースOPCによるものであり、予め決められた値や法則に則り、補正されたマスクパターン図形を取得する手法である。
【0009】
【発明が解決しようとする課題】
しかし、この従来の補正技術に用いる補正用ブロック21,22には、補正量のサイズ依存性があり、その範疇に無いものに対しては不具合が生じる。
即ち、フォトリソグラフィーにおける近接効果がもたらすラウンディングや先端後退の影響を抑制もしくは低減する目的で、補正用ブロック21,22のような四角形を種々のパターン線幅に対して適用すると、場合によっては抑制もしくは低減の効果が期待以上のものとなり、対象となるパターン形状のコーナー部における括れ、断線、短絡を招くという問題を生じる。
【0010】
例えば、補正量が過少な場合は、忠実に補正の目的を達成できず、また補正量が過多の場合には、マスクパターンや延いてはレジストパターンに括れ、断線等の不具合が発生していた。
【0011】
再び、図14(b)参照
補正用ブロック21,22のサイズを固定して種々の線幅のパターンに適用することを考慮すると、A31,A32に示すように補正量が有効なマスクパターン線幅と比較して、A33,A34に示すように相対的に細いマスクパターンに対し、同じ大きさの補正用ブロック21,22を適用すると、近接効果抑制の程度が過大となり、線幅が設計値よりも細くなり括れやパターンショートを招いていた。
【0012】
これは、A31,A32に示す線幅が140nm世代にパターンに最適化された大きさの補正用ブロック21,22を、それより細い110nm世代にA33,A34にもそのまま適用した結果である。
【0013】
図7参照
図7を借用して説明すると、補正なしの場合に比べてラウンディング量は大幅に改善されるものの、線幅がパターンA33,A34のように110nmになると、マイナスになり、補正が過大になり配線抵抗の増大等の問題が発生する。
【0014】
図8参照
また、図8を借用して説明すると、設計値からの最大減少量、即ち、最大括れ量が、−10nm程度になっており、図から明らかなように、180nm世代やや140nm世代と比較して110nm世代において大きな括れが発生しており、補正が過大であることが明らかである。
なお、ここでは、便宜上、当世代の線幅を140nm、次世代、次々世代の線幅を110nm、そして旧世代の線幅を180nmとする。
【0015】
当世代の製造技術においても、旧世代が混在していることは常であると共に、次世代、次々世代の開発要素やモニターを目的とする直近世代の最小線幅よりさらに微細なパターンを含むことがあるが、従来、補正用ブロック21,22の最適値は一番の律則となる当世代のルールを基に設計されており、今日の世代で最適化された補正形状は、次世代、次々世代のルールに対しては過剰な補正をもたらし、結果として括れを発生させることになる。
【0016】
また、この様な補正用ブロック21,22の適用により相互に近接したパターンが存在した場合に、不所望な接続部が形成される場合があるので、その様子を図15を参照して説明する。
図15(a)及び(b)参照
図15(a)は設計パターンであり、また、図15(b)は、図15(a)に示した設計パターン通りの露光用マスクを用いて露光した場合の転写パターンである。
パターンB25,B26に示すように、半導体装置の微細化に伴い、近接効果に伴う先端後退は無視できない状況になっている。
【0017】
これを補正するため、矩形パターンの先端部のコーナに矩形状の補正パターンを用いて、設計データをA35,A36の形状へと補正した場合、単純矩形パターンA35の場合には、先端後退が抑制された転写パターンB35が得られる。
【0018】
しかし、パターンA36のように矩形パターンの長辺に対して直角に対向する近接パターンが存在する場合、補正パターンによる補正形状が負の効果をもたらし、B36に示すように、矩形パターンと近接パターンとの間に接続部が残存し、両パターンの分離が行われないという問題が発生する。
【0019】
また、フォトマスクの製造時の歪み・変形を考慮してさらに微細補正を行うことも提案されているので、図16を参照して説明する(必要ならば、特開2001−324794号公報参照)。
図16(a)参照
矩形の設計パターン41に対して、4つのコーナーに従来の補正パターンと同様の一次補正用ブロック42による補填処理を行うとともに、フォトマスクの製造時の歪みを補正するために、一次補正用ブロック42の3つのコーナーに微小な二次補正用ブロック43を補填処理したものであり、これによって、コーナーにおけるラウンディングの発生がより抑制される。
【0020】
図16(b)参照
図16(b)の場合には、パターンの粗密により、粗の部分の幅が細くなることを補償するために、中央の矩形の設計パターン51の上部、即ち、近接パターンの存在しない部分に大きな一次補正用ブロック54による補填処理を施すとともに、この大きな一次補正用ブロック54のフォトマスクの製造時の歪み・変形を補償するために、コーナーに二次補正用ブロック55を設け、且つ、外周部にも二次補正用ブロック56を補填処理する。
【0021】
なお、設計パターン51の底辺部においても若干の一次補正用ブロック54及び二次補正用ブロック55による補填処理を行うとともに、隣接する矩形状の設計パターン52,53に対しても一次補正用ブロック54及び二次補正用ブロック55による補填処理を行う。
【0022】
しかし、この様なモデルベース的なOPCはシミュレーション技術に基づき忠実なマスクパターン図形を取得することが可能であるが、適切な計算用パラメーターの設定が必要と同時に、補正されたマスクパターン図形を得るにはかなり長い計算時間が必要であるという問題がある。
【0023】
したがって、本発明は、従来よりも広範な線幅のパターンにおけるコーナーラウンディングを簡単な手法により抑制するとともに、括れを低減することを目的とする。
【0024】
【課題を解決するための手段】
図1は本発明の原理的構成の説明図であり、この図1を参照して本発明における課題を解決するための手段を説明する。
図1参照
上記の目的を達成するため、本発明は、マスクパターンの補正方法において、マスクパターンの少なくともコーナー内部に組み込まれる形で補正する第1のブロック2と、前記マスクパターンのコーナー輪郭部分の形状を補正する第2のブロック5の2つのブロックによって補正することを特徴とする。
【0025】
この様に各世代のパターンに対して共通のルールを適用するルールベースOPCに基づいて、マスクパターンのコーナー内部に組み込まれる形で補正する第1のブロック2と、マスクパターンのコーナー輪郭部分の形状を補正する第2のブロック5の2つのブロックを用いることによって、過度の補正を防止してラウンディング量がマイナスになることなく、且つ、最大括れ量を極力低減することができる。
【0026】
上述の補正をする場合、マスクパターンのコーナー内部に組み込まれる形で補正する際に、第1のブロック2を用いて設計パターン1との排他処理して第1の補正パターン4を形成するとともに、マスクパターンのコーナー輪郭部分の形状を補正する際に、第2のブロック5を用いて設計パターン1との排他処理して第2の補正パターン6を形成し、次いで、両者のマスクパターン4,6の共通部分を統合処理することによって補正マスクパターン7を形成すれば良い。
【0027】
また、コーナー外部に組み込まれる第3のブロック3を用いてコーナー外部も補正することが望ましく、その場合にもコーナー外部の輪郭部分は第2のブロック5によって補正する。
この場合、コーナー内部に組み込まれる第1のブロック2の面積を、コーナー外部に組み込まれる第3のブロック3の面積より大きくすることが望ましい。
【0028】
また、コーナー外部を補正する場合には、コーナー外部においては、第1の補正パターン4を形成する際に、第3のブロック3を用いて付加処理を行い、また、第2の補正パターン6を形成する際に、第2のブロックを用いて付加処理を行い、両者のマスクパターン4,6の共通部分を統合処理することによって補正マスクパターン7を形成すれば良い。
【0029】
また、少なくとも先端部が長辺状の矩形部を有するマスクパターンの先端コーナー部を補正する場合には、先端コーナー部に組み込まれる第1のブロック2と、先端コーナー部のコーナー輪郭部分の形状を補正する第2のブロック5によって補正すれば良く、それによって、コーナー先端部の後退或いは隣接するパターンとの間の短絡を防止することができる。
【0030】
或いは、相対的に大きな第1のブロック2と相対的に小さな第2のブロック5を重ね合わせた複合補正用ブロックを予め形成し、この複合補正用ブロックを用いてマスクパターンのコーナー内部及び外部を補正しても良いものである。
【0031】
この場合の論理処理は、マスクパターンのコーナー内部を補正する際に、複合補正用ブロックを用いて排他処理する一度の論理処理で良くなり、工程が簡素化される。
【0032】
また、この様な複合補正用ブロックを用いて、少なくとも先端部が長辺状の矩形部を有するマスクパターンの先端コーナー部を補正しても良いものである。
【0033】
また、以上の処理における第1のブロック2と第2のブロック5との位置関係は、第1のブロック2の対角線と第2のブロック5の対角線とが一部において互いに重なるようにすることが望ましく、それによって、コーナー部の形状を過度に補正することなく、適切に補正することが可能になる。
【0034】
【発明の実施の形態】
ここで、図2乃至図10を参照して、本発明の第1の実施の形態のマスクパターンの補正方法を説明する。
図2参照
図2は、本発明の第1の実施の形態のマスクパターンの補正方法のフロー図であり、ルールベースOPCに基づいて、まず、設計データ原図に対して線幅補正を目的としたOPCを施した第1ステップの後に、大補正用ブロック12を用いて内角の場合は排他処理し外角の場合は付加処理する第2ステップを経て、次いで、小補正用ブロック13を用い、内角の場合は排他処理し外角の場合は付加処理する第3ステップによってマスク描画データを作製する。
【0035】
図3参照
図3は、本発明の第1の実施の形態に用いる補正パターン及び重なり量の説明図であり、140nmの当世代の露光条件を考慮すると、小補正用ブロック13と大補正用ブロック12とを重ね合わせた補正用ブロック11の1辺の長さd1 は、内角用の場合には80〜120nmが適当であり、外角用には40〜60nmが適当である。
【0036】
なお、この場合の補正用ブロック11のサイズは、従来の補正用パターン21,22のサイズと同等になるように設定するものであり、設計パターンとの重なり量としては内角用の場合には15〜35nmが適当であり、外角用の場合には30〜40nmが適当である。
【0037】
例えば、半導体装置用MASK製造技術を考慮する必要があるが、小補正用ブロック13に関しては、シミュレーションの結果、その大きさはd3 =20〜30nm、例えば30□nm(d3 =30nm)とし、一方、大補正用ブロック12のサイズとしては、内角用が85□nm(d2 =85nm)、外角用として45nm(d2 =45nm)とする。
【0038】
図4参照
図4は、本発明の第1の実施の形態に用いる補正パターンにおける補正パターンの重合わせ量の説明図である。
大補正用ブロック12に関しては、設計パターンと重なることに対して2つの要素があり、それらはコーナー部に対して水平方向及び垂直方向の重なり量であるが、同様にシミュレーションにて効果を確認すると垂直方向の重なり量Hとしては、H=15〜20nm、水平方向の重なり量Wとしては、W=75〜95nmが適当と考えられる。
【0039】
上述の110nm〜180nmまでの3つの3世代に対しての内角用の最適値は、30nm□の小補正用ブロック13をコーナー部に埋め込み、85nm□の大補正用ブロック12を互いに15nm重なるように配置して、全体として100nmになるようにすることが最適と判断した。
【0040】
また外角用の補正パターンの最適値としては、30nm□の小補正用ブロック13をコーナー部に埋め込み、45nm□の大補正用ブロック12を互いに15nm重なるように配置して全体として60nmとなるようにすることが最適と判断した。
【0041】
次に、図5を参照して、本発明の補正方法の評価基準となるラウンディング量の定義について説明するが、ここでは、説明を簡単にするために、内角用、即ち、インナーセリフの場合について説明する。
図5参照
図に示すように、転写パターン15の内角及び外角において設計パターン14から膨らんだラウンディング部16,17が発生するが、内角のラウンディング部16のラウンディング量Rは、設計パターン14の内角コーナーから50nm離れた位置における設計値からの変化量で定義する。
【0042】
図6(a)及び(b)参照
図6(a)は設計パターンを示しており、A11,A12は、線幅が140nm、A13,A14は、線幅が110nmの場合を示している。
図6(b)は、図6(a)に示した設計パターン通りの露光用マスクを用いて露光・現像した場合のレジストの転写パターンであり、設計パターンA11,A12,A13,A14に対応する転写パターンB11,B12,B13,B14を示している。
【0043】
図7参照
図7は、本発明の第1の実施の形態のマスクパターン補正方法におけるラウンディング量の説明図であり、補正形状を採用していない補正なしのラウンデイング量と比較すると、ラウンディング量が低減していることが分かる。
また、方形の補正パターンのみを用いる従来例と比べてマイナスのラウンディング量が発生することなく、旧世代の180nmルールに対しては補正程度が緩やかな感があった。
【0044】
図8参照
図8は、本発明の第1の実施の形態のマスクパターン補正方法における最大括れ量の説明図であり、補正形状を採用していない補正なしの場合の最大括れ量と同様に殆ど括れが発生せず、大きな括れ量が発生する従来例に比べて大幅な改善が見られた。
【0045】
以上、説明したように、大補正用ブロック12及び小補正用ブロック13とを組み合わせて、予め決めたルールに従って設計パターンに適用することによって、ラウンディング低減という主たる目的に加えて、過剰補正がもたらす括れ問題も抑制することが可能であり、加えて幅広い線幅に対して適用することが可能となった。
【0046】
また、大補正用ブロック12及び小補正用ブロック13自体のサイズ、更には、大補正用ブロック12及び小補正用ブロック13の重なりのサイズを調整することが可能であり、従来の補正用ブロック21,22よりも所望のパターンに容易に、高速に、且つ、忠実に近づけることが可能になる。
【0047】
また、上述の図16において説明したように、半導体装置の微細化に伴い、近接効果に伴う先端後退は無視できない状況になってきており、図16のB36に示すように長辺に対して直角に対向するパターンが存在する場合、補正形状が負の効果をもたらし、パターン同士が接続し、配線の場合には短絡が生ずることになる。
【0048】
図9(a)及び(b)参照
図9は、矩形パターンA15に対して本発明の第1の実施の形態のマスクパターンの補正方法を適用した場合であり、図9(a)は設計パターンを示しており、図9(b)は、図9(a)に示した設計パターン通りの露光用マスクを用いて露光・現像した場合のレジストの転写パターンを示している。
【0049】
図15のB25に示すように、補正前のパターンではリソグラフィーがもたらす近接効果によりレジストパターンの先端後退を生じていたが、図9(b)に示すように、矩形パターンB15の先端部の後退は大幅に抑制されており、本発明による複数の補正用ブロックを用いる手法は外角のみに対しても有効である。
【0050】
図10(a)及び(b)参照
図10は、矩形パターンA15に対して直角に対向するパターンA16が存在する場合に、本発明の第1の実施の形態のマスクパターンの補正方法を矩形パターンA15に対して適用したものであり、図10(a)は設計パターンを示しており、図10(b)は、図10(a)に示した設計パターン通りの露光用マスクを用いて露光・現像した場合のレジストの転写パターンを示している。
【0051】
図10(b)に示すように、矩形パターンB15の先端部の後退は大幅に抑制されるとともに、近接するパターンB16における膨張部は小さくなっているので、両者の間の接続・短絡が防止されることが理解され、本発明の補正パターンの適用により隣接するパターンB16との短絡を意図的に抑えることが可能になる。
【0052】
次に、図11を参照して、本発明の第2の実施の形態を説明する。
図11参照
図11は、本発明の第2の実施の形態のマスクパターンの補正方法のフロー図であり、ルールベースOPCに基づいて、まず、設計データ原図に対して線幅補正を目的としたOPCを施した第1ステップの後に、大補正用ブロック12と小補正用ブロック13を用いて形成した複合補正用ブロック18を用いて、内角の場合は排他処理し外角の場合は付加処理する第2ステップによってマスク描画データを作製する。
【0053】
図12参照
図12は、本発明の第2の実施の形態に用いる複合補正用ブロックの説明図であり、大補正用ブロック12と小補正用ブロック13とを互いの対角線が一部において重なるように重ね合わせて複合補正用ブロック18を形成したものである。
【0054】
本発明の第2の実施の形態においては、予め形成した複合補正用ブロック18を用いているので、補正の際の論理処理は一度で良くなり、補正処理がより簡素化される。
【0055】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の第1の実施の形態の説明においては、大補正用ブロックを用いて論理処理を行って補正マスクパターンを作製し、この補正マスクパターンに対して小補正用ブロックを用いて論理処理を行って最終補正マスクパターンを作製しているが、必ずしも、この様な手順に限られるものではない。
【0056】
例えば、設計パターンに対する大補正用ブロックを用いた論理処理と、小補正用ブロックを用いた論理処理とを別個に並列に行ったのち、両方の補正マスクパターンどうしの共通エリアを内角部においては排他処理し、外角部においては付加処理して、最終補正マスクパターンとして発生させても良いものである。
【0057】
また、上記の各実施の形態においては、一つの大補正用ブロックに対して一つの小補正用ブロックを重ね合わせているが、一つの大補正用ブロックに対して複数の小補正用ブロックを重ね合わせても良いものである。
【0058】
また、上記の各実施の形態においては、小補正用ブロックの大きさを内角に対しても外角に対しても同じにしていたが、互いに異なる大きさの小補正用ブロックを用いても良いものである。
【0059】
また、上記の各実施の形態においては、大補正用ブロック及び小補正用ブロックを正方形としているが、正方形に限られるものではなく、長方形を用いても良いものであり、さらには、設計パターンのコーナー部の形状に応じて平行四辺形状のパターンを用いても良いものである。
【0060】
ここで、再び、図1を参照して、改めて本発明の詳細な特徴を説明する。
再び、図1参照
(付記1) マスクパターンの少なくともコーナー内部に組み込まれる形で補正する第1のブロック2と、前記マスクパターンのコーナー輪郭部分の形状を補正する第2のブロック5の2つのブロックによって補正することを特徴とするマスクパターンの補正方法。
(付記2) 上記マスクパターンのコーナー内部に組み込まれる形で補正する際に、上記第1のブロック2を用いて排他処理するとともに、上記マスクパターンのコーナー輪郭部分の形状を補正する際に、上記第2のブロック5を用いて排他処理し、次いで、前記の両者のマスクパターンエリアの共通部分を統合処理することを特徴とする付記1記載のマスクパターンの補正方法。
(付記3) 上記マスクパターンのコーナー外部に組み込まれる第3のブロック3によってコーナー外部を補正することを特徴とする付記1または2に記載のマスクパターンの補正方法。
(付記4) 上記第1の補正ブロックの面積が、上記の第3のブロックの面積より大きいことを特徴とする付記3記載のマスクパターンの補正方法。
(付記5) 少なくとも先端部が長辺状の矩形部を有するマスクパターンの先端コーナー部に組み込まれる第1のブロック2と、先端コーナー部のコーナー輪郭部分の形状を補正する第2のブロック5によって補正することを特徴とするマスクパターンの補正方法。
(付記6) 相対的に大きな第1のブロック2と相対的に小さな第2のブロック5を重ね合わせた複合補正用ブロックを用いてマスクパターンの少なくともコーナー内部を補正することを特徴とするマスクパターンの補正方法。
(付記7) 上記マスクパターンのコーナー内部を補正する際に、上記複合補正用ブロックを用いて排他処理することを特徴とする付記6記載のマスクパターンの補正方法。
(付記8) 少なくとも先端部が長辺状の矩形部を有するマスクパターンの先端コーナー部を、相対的に大きな第1のブロック2と相対的に小さな第2のブロック5を重ね合わせた複合補正用ブロックを用いて補正することを特徴とするマスクパターンの補正方法。
(付記9) 上記第1のブロック2の対角線と、上記第2のブロック5の対角線とが一部において互いに重なることを特徴とする付記1乃至8のいずれか1に記載のマスクパターンの補正方法。
【0061】
【発明の効果】
本発明によれば、マスクパターンを補正する際に、コーナーの内外角部に組み込まれる形で補正する第1のブロックと、コーナーの輪郭部分の補正を行う第2のブロックを用いているので、リソグラフィーがもたらす近接効果によるパターンのコーナーラウンディングや先端後退の程度を抑制もしくは低減することができ、それによって、過度な抑制や低減がもたらす不具合を解決でき、且つ、従来よりも広範囲なパターンに対して適用できるので、露光工程の精度を向上することができ、ひいては、半導体装置の性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施の形態のマスクパターンの補正方法のフロー図である。
【図3】本発明の第1の実施の形態に用いる補正パターン及び重なり量の説明図である。
【図4】本発明の第1の実施の形態のマスクパターン補正方法における補正パターンの重合わせ量の説明図である。
【図5】本発明の第1の実施の形態のマスクパターン補正方法によるラウンディング量の定義の説明図である。
【図6】本発明の第1の実施の形態のマスクパターンの補正方法の説明図である。。
【図7】本発明の第1の実施の形態のマスクパターン補正方法におけるラウンディング量の説明図である。
【図8】本発明の第1の実施の形態のマスクパターン補正方法における最大括れ量の説明図である。
【図9】本発明の第1の実施の形態のマスクパターン補正方法による矩形パターンにおける先端部後退改善効果の説明図である。
【図10】本発明の第1の実施の形態のマスクパターン補正方法による相互近接パターンの短絡改善効果の説明図である。
【図11】本発明の第2の実施の形態のマスクパターンの補正方法のフロー図である。ある。
【図12】本発明の第2の実施の形態のマスクパターンの補正方法に用いる複合補正用ブロックの説明図である。
【図13】従来の補正なし露光による転写パターンの説明図である。
【図14】従来の補正パターン露光による転写パターンの説明図である。
【図15】従来の補正パターンによる露光における近接パターンの影響の説明図である。
【図16】従来の他のマスクパターンの補正方法の説明図である。
【符号の説明】
1 設計パターン
2 第1のブロック
3 第3のブロック
4 第1の補正パターン
5 第2のブロック
6 第2の補正パターン
7 補正マスクパターン
11 補正用ブロック
12 大補正用ブロック
13 小補正用ブロック
14 設計パターン
15 転写パターン
16 ラウンディング部
17 ラウンディング部
18 複合補正用ブロック
21 補正用ブロック
22 補正用ブロック
41 設計パターン
42 一次補正用ブロック
43 二次補正用ブロック
51 設計パターン
52 設計パターン
53 設計パターン
54 一次補正用ブロック
55 二次補正用ブロック
56 二次補正用ブロック
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for correcting a mask pattern, and more particularly to a serif for easily and accurately correcting a mask pattern provided on an exposure mask based on rule-based proximity effect correction (OPC: Optical Proximity Correct). ) Relates to a method of correcting a mask pattern which is characterized by
[0002]
[Prior art]
With the advancement of miniaturization of semiconductor devices, the demand for miniaturization of semiconductor manufacturing equipment has been continually continued.In recent years, a pattern having a line width smaller than the wavelength of an exposure light source used in a semiconductor device manufacturing process has been required. It became so.
[0003]
Along with this, the difference in the shape of the exposure mask used in the exposure process and the transfer pattern obtained by using the exposure mask, that is, the shape of the resist pattern has become remarkable. This will be described using FIG.
[0004]
See FIGS. 13A and 13B
FIG. 13A shows a design pattern, and A 21 , A 22 Has a line width of 140 nm and A 23 , A 24 Indicates the case where the line width is 110 nm.
FIG. 13B shows a transfer pattern of the resist when exposed and developed using the exposure mask according to the design pattern shown in FIG. 13A, in which corner rounding is remarkably generated.
For example, bulging occurs at inner corners or depressions, and rounding occurs at outer angles or projections.
[0005]
Such a difference in shape is the influence of the proximity effect, and one method of correcting the proximity effect is proximity effect correction (OPC). In particular, the difference in the shape of the convex portion and the concave portion of the pattern is mainly called serif. Since a corrected mask pattern was manufactured by introducing a correction pattern and performing appropriate logical processing, and the corrected mask pattern was used in the exposure process, a transfer pattern by the conventional correction pattern exposure will be described with reference to FIG. (If necessary, see Japanese Patent Application Laid-Open No. 2001-100389).
[0006]
See FIG. 14 (a)
FIG. 14A shows a square pattern, that is, a mask pattern in which the design pattern is corrected using the correction blocks 21 and 22, and the overlapping portion is removed by using the correction block 21 in the concave portion of the design pattern. On the other hand, in the convex portion of the design pattern, the non-overlapping portion of the correction block 22 is compensated by using the correction block 22.
[0007]
See FIG. 14 (b)
FIG. 14B shows a transfer pattern of the resist when exposed and developed using the exposure mask according to the design pattern shown in FIG. 14A, and corner rounding is performed by removing or filling corners of the mask pattern. Has been improved.
[0008]
According to this conventional correction method, two or more correction rectangles (serifs) are introduced at appropriate positions of a convex portion or a concave portion on a mask pattern in accordance with a rule specified in advance, and necessary to obtain a desired resist shape. This is based on rule-based OPC aiming at realizing a mask pattern at high speed and with high fidelity, and is a method of acquiring a corrected mask pattern figure according to a predetermined value or rule.
[0009]
[Problems to be solved by the invention]
However, the correction blocks 21 and 22 used in the conventional correction technique have a size dependence of the correction amount, and a defect occurs in a correction block other than the category.
In other words, when a quadrangle such as the correction blocks 21 and 22 is applied to various pattern line widths in order to suppress or reduce the influence of the rounding and the tip retreat caused by the proximity effect in photolithography, the suppression may be suppressed in some cases. Alternatively, the effect of the reduction is higher than expected, causing a problem that a corner portion of a target pattern shape is broken, disconnected, or short-circuited.
[0010]
For example, when the correction amount is too small, the purpose of the correction cannot be achieved faithfully, and when the correction amount is too large, defects such as disconnection and the like have occurred due to being confined to the mask pattern and eventually the resist pattern. .
[0011]
Again, see FIG.
Considering that the sizes of the correction blocks 21 and 22 are fixed and applied to patterns of various line widths, A 31 , A 32 As shown in the figure, the correction amount is compared with the effective mask pattern line width. 33 , A 34 When the correction blocks 21 and 22 of the same size are applied to a relatively thin mask pattern as shown in FIG. 12, the degree of suppression of the proximity effect becomes excessive, the line width becomes thinner than the design value, and constriction and pattern short-circuiting occur. I was invited.
[0012]
This is A 31 , A 32 The correction blocks 21 and 22 having the line width optimized for the pattern in the 140 nm generation shown in FIG. 33 , A 34 This is the result of applying this method as is.
[0013]
See FIG.
Referring to FIG. 7, the rounding amount is significantly improved as compared with the case without correction, but the line width is smaller than that of the pattern A. 33 , A 34 When the thickness is 110 nm, the value becomes minus, the correction becomes excessive, and problems such as an increase in wiring resistance occur.
[0014]
See FIG.
In addition, referring to FIG. 8, the maximum reduction amount from the design value, that is, the maximum constriction amount is about −10 nm, and as is apparent from the figure, compared with the 180 nm generation and the 140 nm generation. It is clear that large constriction occurs in the 110 nm generation, and the correction is excessive.
Here, for convenience, it is assumed that the line width of the current generation is 140 nm, the line width of the next and subsequent generations is 110 nm, and the line width of the old generation is 180 nm.
[0015]
Even in this generation's manufacturing technology, the old generation is always mixed, and the next generation, the next generation's development elements and the finer pattern than the latest generation's minimum line width for monitoring purposes must be included. However, conventionally, the optimal values of the correction blocks 21 and 22 have been designed based on the rules of the current generation, which is the most disciplined. Over-correction is applied to the rules of the next generation, resulting in squeezing.
[0016]
In addition, when there are patterns that are close to each other due to the application of the correction blocks 21 and 22, an undesired connection portion may be formed. This will be described with reference to FIG. .
See FIGS. 15A and 15B
FIG. 15A shows a design pattern, and FIG. 15B shows a transfer pattern when exposure is performed using an exposure mask according to the design pattern shown in FIG.
Pattern B 25 , B 26 As shown in (1), with the miniaturization of the semiconductor device, the retreat of the tip caused by the proximity effect cannot be ignored.
[0017]
To correct this, the design data is converted to A using a rectangular correction pattern at the corner at the tip of the rectangular pattern. 35 , A 36 Is corrected to a simple rectangular pattern A 35 In the case of, the transfer pattern B in which the tip retreat is suppressed 35 Is obtained.
[0018]
However, pattern A 36 When there is an adjacent pattern that is perpendicular to the long side of the rectangular pattern as shown in FIG. 36 As shown in (1), there is a problem that a connection portion remains between the rectangular pattern and the adjacent pattern, and the two patterns are not separated.
[0019]
Further, since it has been proposed to further perform fine correction in consideration of distortion and deformation at the time of manufacturing a photomask, a description will be given with reference to FIG. 16 (see Japanese Patent Application Laid-Open No. 2001-324794 if necessary). .
See FIG. 16 (a)
The four corners of the rectangular design pattern 41 are filled with the same primary correction block 42 as the conventional correction pattern, and the primary correction block 42 is used to correct distortion during photomask manufacturing. These three corners are supplemented with minute secondary correction blocks 43, whereby the occurrence of rounding at the corners is further suppressed.
[0020]
See FIG. 16 (b)
In the case of FIG. 16B, in order to compensate for the narrowing of the rough portion due to the pattern density, a large portion is provided above the central rectangular design pattern 51, that is, a portion where no adjacent pattern exists. A secondary correction block 55 is provided at the corner to compensate for the large primary correction block 54 and to compensate for distortion and deformation of the photomask at the time of manufacturing the photomask. In addition, the secondary correction block 56 is supplemented.
[0021]
In addition, a small primary correction block 54 and a secondary correction block 55 are used to perform a supplementary process even at the bottom of the design pattern 51, and the primary correction block 54 is also used for adjacent rectangular design patterns 52 and 53. And a supplementary process by the secondary correction block 55 is performed.
[0022]
However, such a model-based OPC can obtain a faithful mask pattern figure based on a simulation technique. However, it is necessary to set appropriate calculation parameters and obtain a corrected mask pattern figure. Has a problem that it requires a considerably long calculation time.
[0023]
Therefore, an object of the present invention is to suppress corner rounding in a pattern having a wider line width than in the past by using a simple method, and to reduce constriction.
[0024]
[Means for Solving the Problems]
FIG. 1 is an explanatory diagram of the basic configuration of the present invention, and means for solving the problems in the present invention will be described with reference to FIG.
See FIG.
In order to achieve the above object, the present invention provides a method for correcting a mask pattern, comprising: a first block 2 for correcting the mask pattern so as to be incorporated at least inside the corner; and correcting the shape of a corner contour portion of the mask pattern. The correction is performed by two blocks of the second block 5 to be performed.
[0025]
In this manner, based on the rule base OPC that applies a common rule to the patterns of each generation, the first block 2 that is corrected so as to be incorporated inside the corners of the mask pattern, and the shape of the corner contour of the mask pattern By using the two blocks of the second block 5 that corrects, the rounding amount can be prevented from being excessively reduced, the rounding amount does not become negative, and the maximum amount of constriction can be reduced as much as possible.
[0026]
In the case of performing the above-described correction, when performing correction so as to be incorporated inside the corner of the mask pattern, exclusive processing with the design pattern 1 is performed using the first block 2 to form the first correction pattern 4, When correcting the shape of the corner contour portion of the mask pattern, the second block 5 is used to perform an exclusion process with the design pattern 1 to form a second correction pattern 6, and then the two mask patterns 4, 6 In this case, the correction mask pattern 7 may be formed by integrating the common parts.
[0027]
It is also desirable to correct the outside of the corner using the third block 3 incorporated outside the corner. In this case, the outline outside the corner is corrected by the second block 5.
In this case, it is desirable that the area of the first block 2 incorporated inside the corner is larger than the area of the third block 3 incorporated outside the corner.
[0028]
When correcting the outside of the corner, an additional process is performed using the third block 3 when forming the first correction pattern 4 outside the corner, and the second correction pattern 6 is formed. When forming, the correction mask pattern 7 may be formed by performing an additional process using the second block and integrating the common portion of the two mask patterns 4 and 6.
[0029]
When correcting the tip corner of a mask pattern having at least the tip having a long-sided rectangular portion, the shape of the first block 2 incorporated in the tip corner and the shape of the corner contour of the tip corner are determined. The correction may be performed by the second block 5 to be corrected, and thereby, it is possible to prevent a retreat of the front end of the corner or a short circuit between the adjacent pattern.
[0030]
Alternatively, a composite correction block in which the relatively large first block 2 and the relatively small second block 5 are overlapped is formed in advance, and the inside and outside of the corner of the mask pattern are formed using the composite correction block. It may be corrected.
[0031]
The logical processing in this case can be a single logical processing of performing exclusive processing using the composite correction block when correcting the inside of the corner of the mask pattern, and the process is simplified.
[0032]
In addition, such a composite correction block may be used to correct a tip corner of a mask pattern having at least a tip having a rectangular shape with a long side.
[0033]
The positional relationship between the first block 2 and the second block 5 in the above processing may be such that the diagonal of the first block 2 and the diagonal of the second block 5 partially overlap each other. Desirably, thereby, the shape of the corner portion can be appropriately corrected without excessively correcting the shape.
[0034]
BEST MODE FOR CARRYING OUT THE INVENTION
Here, a method of correcting a mask pattern according to the first embodiment of the present invention will be described with reference to FIGS.
See FIG.
FIG. 2 is a flowchart of a method of correcting a mask pattern according to the first embodiment of the present invention. First, OPC for the purpose of line width correction is performed on an original design data based on rule-based OPC. After the first step described above, a second step is performed in which the large angle correction block 12 is used to perform an exclusion process for an inner angle and an outer angle is used for an additional process. Then, a small correction block 13 is used. In the case where the outside angle is processed, mask drawing data is produced by a third step of adding processing.
[0035]
See FIG.
FIG. 3 is an explanatory diagram of the correction pattern and the amount of overlap used in the first embodiment of the present invention. In consideration of the exposure condition of the current generation of 140 nm, the small correction block 13 and the large correction block 12 are different from each other. Length d of one side of superimposed correction block 11 1 For the inner angle, 80 to 120 nm is appropriate, and for the outer angle, 40 to 60 nm is appropriate.
[0036]
The size of the correction block 11 in this case is set so as to be equal to the size of the conventional correction patterns 21 and 22, and the overlapping amount with the design pattern is 15 in the case of the inside angle. The thickness is suitably from 35 to 35 nm, and in the case of an external angle, from 30 to 40 nm.
[0037]
For example, although it is necessary to consider the MASK manufacturing technology for a semiconductor device, the size of the small correction block 13 is set to d 3 = 20 to 30 nm, for example, 30 nm (d 3 = 30 nm), while the size of the large correction block 12 is 85 □ nm (d 2 = 85 nm), 45 nm (d 2 = 45 nm).
[0038]
See FIG.
FIG. 4 is an explanatory diagram of the amount of overlap of the correction patterns in the correction patterns used in the first embodiment of the present invention.
Regarding the large correction block 12, there are two factors for overlapping with the design pattern, and these are the amounts of overlap in the horizontal and vertical directions with respect to the corners. It is considered that the vertical overlap amount H is suitably H = 15 to 20 nm, and the horizontal overlap amount W is W = 75 to 95 nm.
[0039]
The optimum value for the inner angle for the three generations from 110 nm to 180 nm is such that the small correction block 13 of 30 nm □ is embedded in the corner portion and the large correction block 12 of 85 nm □ overlaps each other by 15 nm. It was determined that it was optimal to arrange them so that the total thickness was 100 nm.
[0040]
The optimum value of the correction pattern for the outer angle is such that the small correction block 13 of 30 nm square is embedded in the corner portion, and the large correction blocks 12 of 45 nm square are arranged so as to overlap each other by 15 nm so that the total is 60 nm. It was determined that it was optimal to do so.
[0041]
Next, with reference to FIG. 5, the definition of the rounding amount as an evaluation standard of the correction method of the present invention will be described. Here, for the sake of simplicity, the case of the inner angle, that is, the case of the inner serif, is described. Will be described.
See FIG.
As shown in the figure, rounding portions 16 and 17 bulging out of the design pattern 14 occur at the inner and outer corners of the transfer pattern 15. It is defined by the amount of change from the design value at a position 50 nm away from.
[0042]
See FIGS. 6A and 6B
FIG. 6A shows a design pattern, and A 11 , A 12 Has a line width of 140 nm and A Thirteen , A 14 Indicates the case where the line width is 110 nm.
FIG. 6B shows a transfer pattern of the resist when exposed and developed using the exposure mask according to the design pattern shown in FIG. 11 , A 12 , A Thirteen , A 14 Transfer pattern B corresponding to 11 , B 12 , B Thirteen , B 14 Is shown.
[0043]
See FIG.
FIG. 7 is an explanatory diagram of the rounding amount in the mask pattern correction method according to the first embodiment of the present invention. The rounding amount is reduced as compared with the rounding amount without correction that does not employ the correction shape. You can see that it is doing.
Further, compared to the conventional example using only a square correction pattern, a negative rounding amount did not occur, and there was a feeling that the degree of correction was gentle with respect to the 180 nm rule of the old generation.
[0044]
See FIG.
FIG. 8 is an explanatory diagram of the maximum amount of constriction in the mask pattern correction method according to the first embodiment of the present invention. However, a significant improvement was observed as compared with the conventional example in which a large amount of squeezing occurred.
[0045]
As described above, by combining the large correction block 12 and the small correction block 13 and applying them to the design pattern according to a predetermined rule, excessive correction is brought about in addition to the main purpose of reducing rounding. The constriction problem can be suppressed, and in addition, it can be applied to a wide line width.
[0046]
In addition, the size of the large correction block 12 and the small correction block 13 itself, and the size of the overlap between the large correction block 12 and the small correction block 13 can be adjusted. , 22 more easily, quickly, and faithfully.
[0047]
In addition, as described in FIG. 16 described above, with the miniaturization of the semiconductor device, the retreat of the tip due to the proximity effect has become a situation that cannot be ignored. 36 As shown in (1), when there is a pattern facing at right angles to the long side, the correction shape has a negative effect, and the patterns are connected to each other.
[0048]
See FIGS. 9A and 9B
FIG. 9 shows a rectangular pattern A Fifteen FIG. 9 (a) shows a design pattern, and FIG. 9 (b) shows a case where the mask pattern correction method of the first embodiment of the present invention is applied. 3 shows a transfer pattern of a resist when exposed and developed using an exposure mask according to the design pattern shown in FIG.
[0049]
FIG. 15B 25 As shown in FIG. 9B, in the pattern before correction, the tip of the resist pattern receded due to the proximity effect caused by lithography. However, as shown in FIG. Fifteen The retreat of the front end portion is greatly suppressed, and the method of using a plurality of correction blocks according to the present invention is effective only for the outer angle.
[0050]
See FIGS. 10A and 10B
FIG. 10 shows a rectangular pattern A Fifteen A that faces at right angles to 16 Is present, the mask pattern correction method according to the first embodiment of the present invention is applied to the rectangular pattern A. Fifteen FIG. 10A shows a design pattern, and FIG. 10B shows exposure / development using an exposure mask according to the design pattern shown in FIG. 10A. 3 shows a transfer pattern of the resist in the case where the transfer is performed.
[0051]
As shown in FIG. Fifteen The retreat of the tip of the pattern is greatly suppressed, and the pattern B 16 It is understood that since the expansion portion at the bottom is small, connection / short circuit between the two is prevented, and by applying the correction pattern of the present invention, the adjacent pattern B 16 Can be intentionally suppressed.
[0052]
Next, a second embodiment of the present invention will be described with reference to FIG.
See FIG.
FIG. 11 is a flowchart of a method of correcting a mask pattern according to the second embodiment of the present invention. First, OPC for the purpose of line width correction is performed on an original design data based on rule-based OPC. After the first step described above, by using the composite correction block 18 formed by using the large correction block 12 and the small correction block 13, a second step is performed in which exclusive processing is performed for an inner angle and additional processing is performed for an outer angle. Create mask drawing data.
[0053]
See FIG.
FIG. 12 is an explanatory diagram of a composite correction block used in the second embodiment of the present invention. The large correction block 12 and the small correction block 13 are overlapped so that their diagonals partially overlap. Thus, a composite correction block 18 is formed.
[0054]
In the second embodiment of the present invention, since the composite correction block 18 formed in advance is used, the logical processing at the time of correction can be performed only once, and the correction processing is further simplified.
[0055]
The embodiments of the present invention have been described above. However, the present invention is not limited to the configurations described in the embodiments, and various modifications are possible.
For example, in the description of the first embodiment, the logical processing is performed by using the large correction block to produce a correction mask pattern, and the logical processing is performed on the correction mask pattern by using the small correction block. Is performed to produce the final correction mask pattern, but the present invention is not necessarily limited to such a procedure.
[0056]
For example, after the logical processing using the large correction block and the logical processing using the small correction block for the design pattern are separately performed in parallel, the common area between both correction mask patterns is excluded at the inner corner. After the processing, the outer corners may be subjected to additional processing to generate a final correction mask pattern.
[0057]
Further, in each of the above embodiments, one small correction block is superimposed on one large correction block, but a plurality of small correction blocks are superimposed on one large correction block. They can be combined.
[0058]
In each of the above embodiments, the size of the small correction block is the same for both the inner angle and the outer angle. However, small correction blocks having different sizes may be used. It is.
[0059]
Further, in each of the above-described embodiments, the large correction block and the small correction block are squares. However, the present invention is not limited to squares, and rectangles may be used. A parallelogram pattern may be used according to the shape of the corner.
[0060]
Here, the detailed features of the present invention will be described again with reference to FIG. 1 again.
Again, see FIG.
(Supplementary Note 1) The correction is performed by two blocks, that is, a first block 2 that corrects the mask pattern so as to be incorporated at least inside the corner, and a second block 5 that corrects the shape of the corner contour of the mask pattern. A method for correcting the characteristic mask pattern.
(Supplementary Note 2) When performing correction in a form incorporated in the corner of the mask pattern, exclusive processing is performed using the first block 2, and when correcting the shape of the corner contour portion of the mask pattern, 2. The method of claim 1, further comprising performing an exclusion process using the second block 5, and then integrating the common portion of the two mask pattern areas.
(Supplementary note 3) The mask pattern correction method according to Supplementary note 1 or 2, wherein the outside of the corner is corrected by a third block 3 incorporated outside the corner of the mask pattern.
(Supplementary Note 4) The mask pattern correction method according to supplementary note 3, wherein the area of the first correction block is larger than the area of the third block.
(Supplementary Note 5) The first block 2 incorporated at the tip corner of the mask pattern having at least the tip having a long-sided rectangular portion, and the second block 5 for correcting the shape of the corner contour of the tip corner. A method for correcting a mask pattern, wherein the correction is performed.
(Supplementary Note 6) A mask pattern characterized in that at least the inside of a corner of the mask pattern is corrected by using a composite correction block in which a relatively large first block 2 and a relatively small second block 5 are overlapped. Correction method.
(Supplementary note 7) The mask pattern correction method according to supplementary note 6, wherein exclusive processing is performed using the composite correction block when correcting the inside of the corner of the mask pattern.
(Supplementary Note 8) For compound correction in which a relatively large first block 2 and a relatively small second block 5 are overlapped with a relatively large first block 2 at a top corner of a mask pattern having at least a top portion having a long-sided rectangular portion. A method for correcting a mask pattern, wherein the correction is performed using blocks.
(Supplementary note 9) The mask pattern correction method according to any one of Supplementary notes 1 to 8, wherein a diagonal line of the first block 2 and a diagonal line of the second block 5 partially overlap each other. .
[0061]
【The invention's effect】
According to the present invention, when the mask pattern is corrected, the first block for correcting the corner pattern inside and outside the corner and the second block for correcting the contour of the corner are used. It is possible to suppress or reduce the degree of corner rounding and tip retreat of the pattern due to the proximity effect brought about by lithography, thereby solving the problem caused by excessive suppression and reduction, and for a wider range of patterns than before. Therefore, the accuracy of the exposure step can be improved, and the performance of the semiconductor device can be greatly improved.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
FIG. 2 is a flowchart of a mask pattern correction method according to the first embodiment of the present invention.
FIG. 3 is an explanatory diagram of a correction pattern and an overlap amount used in the first embodiment of the present invention.
FIG. 4 is an explanatory diagram of the amount of overlap of correction patterns in the mask pattern correction method according to the first embodiment of the present invention.
FIG. 5 is an explanatory diagram of a definition of a rounding amount by a mask pattern correction method according to the first embodiment of the present invention.
FIG. 6 is an explanatory diagram of a method of correcting a mask pattern according to the first embodiment of the present invention. .
FIG. 7 is an explanatory diagram of a rounding amount in the mask pattern correction method according to the first embodiment of the present invention.
FIG. 8 is an explanatory diagram of a maximum constriction amount in the mask pattern correction method according to the first embodiment of the present invention.
FIG. 9 is an explanatory diagram of the effect of improving the receding end portion of the rectangular pattern by the mask pattern correction method according to the first embodiment of the present invention.
FIG. 10 is an explanatory diagram of an effect of improving short-circuiting of mutually adjacent patterns by the mask pattern correction method according to the first embodiment of the present invention.
FIG. 11 is a flowchart of a mask pattern correction method according to the second embodiment of the present invention. is there.
FIG. 12 is an explanatory diagram of a composite correction block used for a mask pattern correction method according to a second embodiment of the present invention.
FIG. 13 is an explanatory diagram of a transfer pattern by conventional exposure without correction.
FIG. 14 is an explanatory diagram of a transfer pattern by conventional correction pattern exposure.
FIG. 15 is an explanatory diagram of the influence of a proximity pattern on exposure by a conventional correction pattern.
FIG. 16 is an explanatory diagram of another conventional mask pattern correction method.
[Explanation of symbols]
1 Design pattern
2 First block
3 Third block
4 First correction pattern
5 Second block
6 Second correction pattern
7 Correction mask pattern
11 Correction block
12 Large correction block
13 Small correction block
14 Design Pattern
15 Transfer pattern
16 Rounding part
17 Rounding part
18 Composite correction block
21 Correction block
22 Correction block
41 Design Pattern
42 Primary correction block
43 Secondary correction block
51 design patterns
52 design patterns
53 design patterns
54 Primary correction block
55 Secondary correction block
56 Secondary correction block

Claims (5)

マスクパターンの少なくともコーナー内部に組み込まれる形で補正する第1のブロックと、前記マスクパターンのコーナー輪郭部分の形状を補正する第2のブロックの2つのブロックによって補正することを特徴とするマスクパターンの補正方法。The mask pattern is characterized in that the correction is performed by two blocks, that is, a first block that is corrected so as to be incorporated at least inside the corner of the mask pattern, and a second block that corrects the shape of the corner contour of the mask pattern. Correction method. 上記マスクパターンのコーナー内部に組み込まれる形で補正する際に、上記第1のブロックを用いて排他処理するとともに、上記マスクパターンのコーナー輪郭部分の形状を補正する際に、上記第2のブロックを用いて排他処理し、次いで、前記の両者のマスクパターンエリアの共通部分を統合処理することを特徴とする請求項1のマスクパターンの補正方法。Exclusive processing is performed using the first block when correcting in a form incorporated into the corner of the mask pattern, and the second block is corrected when correcting the shape of the corner contour of the mask pattern. 2. A method according to claim 1, wherein the exclusive processing is performed by using the mask pattern area, and then the common part of the two mask pattern areas is integrated. 少なくとも先端部が長辺状の矩形部を有するマスクパターンの先端コーナー部に組み込まれる第1のブロックと、先端コーナー部のコーナー輪郭部分の形状を補正する第2のブロックによって補正することを特徴とするマスクパターンの補正方法。The correction is performed by a first block that is incorporated at a tip corner of a mask pattern having at least a tip having a long-sided rectangular portion, and a second block that corrects a shape of a corner contour of the tip corner. Correction method of the mask pattern to be used. 相対的に大きな第1のブロックと相対的に小さな第2のブロックを重ね合わせた複合補正用ブロックを用いてマスクパターンの少なくともコーナー内部を補正することを特徴とするマスクパターンの補正方法。A method of correcting a mask pattern, comprising correcting at least the inside of a corner of a mask pattern using a composite correction block in which a relatively large first block and a relatively small second block are overlapped. 上記マスクパターンのコーナー内部を補正する際に、上記複合補正用ブロックを用いて排他処理することを特徴とする請求項4記載のマスクパターンの補正方法。5. The method according to claim 4, wherein when the inside of the corner of the mask pattern is corrected, exclusive processing is performed using the composite correction block.
JP2002252163A 2002-08-29 2002-08-29 Mask pattern correction method Pending JP2004093705A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002252163A JP2004093705A (en) 2002-08-29 2002-08-29 Mask pattern correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002252163A JP2004093705A (en) 2002-08-29 2002-08-29 Mask pattern correction method

Publications (1)

Publication Number Publication Date
JP2004093705A true JP2004093705A (en) 2004-03-25

Family

ID=32058510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002252163A Pending JP2004093705A (en) 2002-08-29 2002-08-29 Mask pattern correction method

Country Status (1)

Country Link
JP (1) JP2004093705A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006119475A (en) * 2004-10-22 2006-05-11 Toppan Printing Co Ltd Proximity effect correction method, photomask, device, proximity effect correction apparatus
JP2008076724A (en) * 2006-09-21 2008-04-03 Toppan Printing Co Ltd Photomask for color filter, method for producing color filter, color filter, and liquid crystal display device
US7452825B2 (en) 2006-08-29 2008-11-18 Samsung Electronics Co., Ltd. Method of forming a mask structure and method of forming a minute pattern using the same
US7863753B2 (en) 2006-09-20 2011-01-04 Panasonic Corporation Semiconductor device and manufacturing method thereof
JP2011248347A (en) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd Photomask
JP2015106264A (en) * 2013-11-29 2015-06-08 凸版印刷株式会社 Photo-mask for manufacturing wiring film and method for manufacturing wiring film
CN106019815A (en) * 2016-07-13 2016-10-12 武汉华星光电技术有限公司 Photomask with exposure correction function
CN106200257A (en) * 2016-07-13 2016-12-07 武汉华星光电技术有限公司 A kind of light shield with exposure correction
US10042245B2 (en) 2016-07-13 2018-08-07 Wuhan China Star Optoelectronics Technology Co., Ltd. Photomask having an exposure correction function
CN117930580A (en) * 2024-01-23 2024-04-26 福建省晋华集成电路有限公司 A mask pattern, optical proximity correction method and device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006119475A (en) * 2004-10-22 2006-05-11 Toppan Printing Co Ltd Proximity effect correction method, photomask, device, proximity effect correction apparatus
US7452825B2 (en) 2006-08-29 2008-11-18 Samsung Electronics Co., Ltd. Method of forming a mask structure and method of forming a minute pattern using the same
US7863753B2 (en) 2006-09-20 2011-01-04 Panasonic Corporation Semiconductor device and manufacturing method thereof
JP2008076724A (en) * 2006-09-21 2008-04-03 Toppan Printing Co Ltd Photomask for color filter, method for producing color filter, color filter, and liquid crystal display device
JP2011248347A (en) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd Photomask
JP2015106264A (en) * 2013-11-29 2015-06-08 凸版印刷株式会社 Photo-mask for manufacturing wiring film and method for manufacturing wiring film
CN106019815A (en) * 2016-07-13 2016-10-12 武汉华星光电技术有限公司 Photomask with exposure correction function
CN106200257A (en) * 2016-07-13 2016-12-07 武汉华星光电技术有限公司 A kind of light shield with exposure correction
WO2018010227A1 (en) * 2016-07-13 2018-01-18 武汉华星光电技术有限公司 Photo mask with exposure compensation function
WO2018010228A1 (en) * 2016-07-13 2018-01-18 武汉华星光电技术有限公司 Photo mask with exposure compensation function
US10042245B2 (en) 2016-07-13 2018-08-07 Wuhan China Star Optoelectronics Technology Co., Ltd. Photomask having an exposure correction function
CN117930580A (en) * 2024-01-23 2024-04-26 福建省晋华集成电路有限公司 A mask pattern, optical proximity correction method and device

Similar Documents

Publication Publication Date Title
CN110456610B (en) Auxiliary Graphics and Method for Optimizing Process Window of Through Hole Layer
US8788983B2 (en) Method for correcting layout pattern and mask thereof
US20190033702A1 (en) Opc method for a pattern corner
US8775978B2 (en) Selective shielding for multiple exposure masks
KR101264114B1 (en) Method of creating photomask layout, computer readable media including a sequence of programmed instructions stored thereon for implementing the same and mask imaging system
JP2007293297A (en) Mask layout forming method and mask layout
CN113495425A (en) Optical proximity correction method and device
JP2011059513A (en) Pattern forming method, method for manufacturing mask, and method for manufacturing semiconductor device
CN109407460B (en) Exposure auxiliary pattern adding method
JP2004093705A (en) Mask pattern correction method
CN114077155B (en) Optical proximity correction method for corner diagonal structure in layout
JP2005026360A (en) Photomask defect inspection method, semiconductor device manufacturing method, and photomask manufacturing method
TWI588595B (en) Method of optical proximity correction
US7818709B2 (en) Circuit-pattern-data correction method and semiconductor-device manufacturing method
JP2010026420A (en) Method for creating pattern
US8701052B1 (en) Method of optical proximity correction in combination with double patterning technique
JP5810642B2 (en) Mask data generation method and mask manufacturing method using the same
CN115685663A (en) OPC correction method with SRAF
US20180143529A1 (en) Method of forming photomask
US20090288867A1 (en) Circuit structure and photomask for defining the same
JP4383752B2 (en) Mask pattern generation method and mask pattern generation apparatus
US8617797B2 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
US20050074679A1 (en) Method of manufacturing semiconductor device
CN109696796B (en) Photomask optimization method and optical proximity correction method
US20240427230A1 (en) Method of forming photomask, layout pattern and system for patterning semiconductor substrate by using photomask

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080327

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090623