JP2004093777A - 発光駆動回路及び表示装置並びにその駆動制御方法 - Google Patents
発光駆動回路及び表示装置並びにその駆動制御方法 Download PDFInfo
- Publication number
- JP2004093777A JP2004093777A JP2002253448A JP2002253448A JP2004093777A JP 2004093777 A JP2004093777 A JP 2004093777A JP 2002253448 A JP2002253448 A JP 2002253448A JP 2002253448 A JP2002253448 A JP 2002253448A JP 2004093777 A JP2004093777 A JP 2004093777A
- Authority
- JP
- Japan
- Prior art keywords
- current
- write
- current path
- light emitting
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】既に確立された安価な製造技術を適用しつつ、良好な発光特性を実現することができる発光駆動回路を提供し、以て、高精細化が可能な安価な表示パネルを備えた表示装置並びにその駆動制御方法を提供する。
【解決手段】発光駆動回路は、所定の電流値を有する書込電流を薄膜トランジスタＴｒ３に流す制御を行う薄膜トランジスタＴｒ１及びＴｒ２と、書込電流が流れるのに応じて、該書込電流の所定数倍の電流値を有する搬送電流を流す制御を行う薄膜トランジスタＴｒ４及びＴｒ５と、薄膜トランジスタＴｒ３に付設され、書込電流に応じた電荷を蓄積するコンデンサと、コンデンサに蓄積された電荷に基づいて、書込電流と同等の電流値を有する駆動電流を発光素子に供給する制御を行う薄膜トランジスタＴｒ３と、を備えた構成を有している。
【選択図】 図１
【解決手段】発光駆動回路は、所定の電流値を有する書込電流を薄膜トランジスタＴｒ３に流す制御を行う薄膜トランジスタＴｒ１及びＴｒ２と、書込電流が流れるのに応じて、該書込電流の所定数倍の電流値を有する搬送電流を流す制御を行う薄膜トランジスタＴｒ４及びＴｒ５と、薄膜トランジスタＴｒ３に付設され、書込電流に応じた電荷を蓄積するコンデンサと、コンデンサに蓄積された電荷に基づいて、書込電流と同等の電流値を有する駆動電流を発光素子に供給する制御を行う薄膜トランジスタＴｒ３と、を備えた構成を有している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、発光駆動回路及び表示装置並びにその駆動制御方法に関し、特に、画像信号に応じた電流を供給することにより所定の輝度階調で発光する光学要素（発光素子）を、複数配列してなる表示パネル（画素アレイ）に適用可能な発光駆動回路、及び、該表示パネルを備えた表示装置並びにその駆動制御方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置（ＣＲＴ）に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（表示素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の本格的な実用化が期待されている。
【０００４】
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイは、近年普及が著しい液晶表示装置（ＬＣＤ）に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置の場合のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
ここで、上述した各種の発光素子を備えたディスプレイにおいては、発光素子の動作（発光状態）を制御するための駆動制御機構や制御方法が種々提案されている。例えば、表示パネルを構成する各表示画素ごとに、上記発光素子に加えて、該発光素子を発光制御するための複数のスイッチング手段からなる駆動回路（以下、便宜的に、「画素駆動回路」と記す）を備えたものが知られている。
【０００５】
以下に、上述した各種の発光素子のうち、近年、実用化に向けて研究開発が盛んに行われている有機化合物を発光材料とする有機ＥＬ素子を備えたディスプレイの表示画素に適用される画素駆動回路の回路構成について、図面を参照して説明する。
図１１は、有機ＥＬ素子を備えた発光素子型ディスプレイにおける、従来技術の各表示画素の回路構成例を示す等価回路である。
【０００６】
従来技術における表示画素は、例えば、図１１に示すように、表示パネルにマトリクス状に配設された複数の選択ライン（走査ライン）ＳＬ及びデータライン（信号ライン）ＤＬの各交点近傍に、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１１に各々接続された薄膜トランジスタ（ＴＦＴ）Ｔｒ１１と、ゲート端子が接点Ｎ１１に、ソース端子が電源ラインＶＬに各々接続された薄膜トランジスタＴｒ１２とを備えた画素駆動回路ＤＰ１、及び、画素駆動回路ＤＰ１の薄膜トランジスタＴｒ１２のドレイン端子にアノード端子が接続され、カソード端子が接地電位に接続された有機ＥＬ素子ＯＥＬを有して構成されている。ここで、図１１において、Ｃ１１は、薄膜トランジスタＴｒ１２のゲート−ソース間に形成される寄生容量である。
【０００７】
すなわち、図１１に示した画素駆動回路ＤＰ１においては、薄膜トランジスタＴｒ１１及びＴｒ１２からなる２個のトランジスタ（スイッチング手段）をオン、オフ制御することにより、以下に示すように、有機ＥＬ素子ＯＥＬを発光制御するように構成されている。ここで、図１１において、薄膜トランジスタＴｒ１１はｎチャンネル型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）により構成され、薄膜トランジスタＴｒ１２はｐチャンネル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）により構成されている。
【０００８】
画素駆動回路ＤＰ１において、図示を省略した走査ドライバにより、選択ラインＳＬにハイレベルの走査信号を印加して表示画素を選択状態に設定すると、薄膜トランジスタＴｒ１１がオン動作して、図示を省略したデータドライバによりデータラインＤＬに印加された、表示データ（画像信号）に応じた信号電圧（階調電圧）が薄膜トランジスタＴｒ１１を介して、薄膜トランジスタＴｒ１２のゲート端子に印加される。これにより、薄膜トランジスタＴｒ１２が上記信号電圧に応じた導通状態でオン動作して、電源ラインＶＬから薄膜トランジスタＴｒ１２を介して所定の駆動電流が流れ、有機ＥＬ素子ＯＥＬが表示データに応じた輝度階調で発光する。
【０００９】
次いで、選択ラインＳＬにローレベルの走査信号を印加して表示画素を非選択状態に設定すると、薄膜トランジスタＴｒ１１がオフ動作することにより、データラインＤＬと画素駆動回路ＤＰ１とが電気的に遮断される。これにより、薄膜トランジスタＴｒ１２のゲート端子に印加された電圧が寄生容量Ｃ１１により保持されて、薄膜トランジスタＴｒ１２は、オン状態を維持することになり、電源ラインＶＬから薄膜トランジスタＴｒ１２を介して有機ＥＬ素子ＯＥＬに所定の駆動電流が流れて、発光動作が継続される。この発光動作は、次の表示データに応じた信号電流が各表示画素に書き込まれるまで、例えば、１フレーム期間継続されるように制御される。
このような駆動制御方法は、各表示画素（薄膜トランジスタＴｒ１２）に印加する電圧を調整することにより、有機ＥＬ素子に流す駆動電流を制御して、所定の輝度階調で発光動作させていることから、電圧駆動方式又は電圧印加方式と呼ばれている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述したような画素駆動回路を表示画素に備えた表示装置においては、以下に示すような問題を有していた。
すなわち、電圧印加方式を採用した画素駆動回路（図１１参照）においては、２個の薄膜トランジスタＴｒ１１及びＴｒ１２の素子特性（チャネル抵抗等）が、周囲の温度や使用時間に依存して変化した場合には、発光素子に供給される駆動電流に影響を与えるため、長期間にわたり安定的に所望の発光特性（所定の輝度階調での表示）を実現することが困難になるという問題を有していた。
また、表示画質の高精細化を図るために、表示パネルを構成する各表示画素を微細化すると、画素駆動回路を構成する薄膜トランジスタＴｒ１１及びＴｒ１２の動作特性（ソース−ドレイン間電流等）のバラツキが大きくなるため、適正な階調制御が行えなくなり、各表示画素の表示特性にバラツキが生じて画質の劣化を招くという問題を有していた。
【００１１】
さらに、図１１に示した画素駆動回路においては、回路構成上、有機ＥＬ素子に駆動電流を供給する薄膜トランジスタＴｒ１２のソース端子に電源ラインＶＬが接続されているため、これらの薄膜トランジスタを良好に動作させるためには、ＰＭＯＳトランジスタを適用する必要がある。
ここで、一般に、既に製造技術が確立されたアモルファスシリコンを用いてＰＭＯＳトランジスタを形成した場合、十分な動作特性や機能を実現することができないため、画素駆動回路にＰＭＯＳトランジスタを混在させた構成を有する場合にあっては、ポリシリコンや単結晶シリコンの製造技術を用いなければならなかった。しかしながら、ポリシリコンや単結晶シリコンを用いた製造技術においては、アモルファスシリコンを用いた製造技術に比較して、製造プロセスが煩雑なうえ、製造コストも高価であるため、画素駆動回路を備えた表示装置等の製品コストの高騰を招くという問題を有していた。
【００１２】
そこで、本発明は、上述した種々の問題点に鑑み、発光素子を所望の輝度階調で発光動作させるディスプレイにおいて、既に確立された安価な製造技術を適用しつつ、良好な発光特性を実現することができる発光駆動回路を提供し、以て、高精細化が可能な安価な表示パネルを備えた表示装置並びにその駆動制御方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載の発光駆動回路は、発光素子に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する第１の書込電流を流し、該第１の書込電流に伴う電荷を蓄積する電荷蓄積手段を備え、該電荷蓄積手段に蓄積された電荷に基づく駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記第１の書込電流を流す制御を行う第１の書込制御手段と、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流す制御を行う第２の書込制御手段と、前記第１の電流路及び第２の電流路に電気的に接続され、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する信号電流が流れる第３の電流路と、を備えたことを特徴としている。
【００１４】
請求項２記載の発光駆動回路は、請求項１記載の発光駆動回路において、前記電荷蓄積手段は、前記第１の電流路に付設された容量素子からなることを特徴としている。
請求項３記載の発光駆動回路は、請求項１記載の発光駆動回路において、前記発光駆動回路は、第１の動作タイミングで、前記第１の書込制御手段により前記第１の電流路に前記第１の書込電流が流れ、前記電荷蓄積手段に前記第１の書込電流に応じた所定の電荷が蓄積され、前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記発光制御手段により前記電荷蓄積手段に蓄積された電荷に応じて前記駆動電流が前記発光素子に供給されることを特徴としている。
【００１５】
請求項４記載の発光駆動回路は、請求項１記載の発光駆動回路において、前記第１の書込制御手段は、前記第１の電流路及び前記第３の電流路間に設けられ、前記第１の書込電流が流れて、前記第１の電流路へ前記第１の書込電流を流す第４の電流路を備えることを特徴としている。
請求項５記載の発光駆動回路は、請求項４記載の発光駆動回路において、前記第１の書込制御手段は、前記第４の電流路に設けられ、該第４の電流路に流れる電流を制御する電流制御手段を備えることを特徴としている。
【００１６】
請求項６記載の発光駆動回路は、請求項５記載の発光駆動回路において、前記発光制御手段は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の書込電流の値を制御する第１のスイッチング素子を備え、前記電荷蓄積手段は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記第１の書込制御手段は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、前記電流制御手段は、前記第４の電流路に設けられ、該第４の電流路に流れる電流を制御する第３のスイッチング素子を備え、前記第２の書込制御手段は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の書込電流の値を制御する第５のスイッチング素子と、を備えることを特徴としている。
【００１７】
請求項７記載の発光駆動回路は、請求項６記載の発光駆動回路において、前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴としている。
請求項８記載の発光駆動回路は、請求項１乃至７のいずれかに記載の発光駆動回路において、前記第１の書込電流に対する前記第２の書込電流の電流値の倍率は、前記第１の書込制御手段及び前記第２の書込制御手段を構成するトランジスタのサイズに基づいて設定されることを特徴としている。
請求項９記載の発光駆動回路は、請求項６乃至８のいずれかに記載の発光駆動回路において、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴としている。
【００１８】
請求項１０記載の発光駆動回路は、請求項６乃至９のいずれかに記載の発光駆動回路において、前記電荷蓄積手段における前記容量素子は、少なくとも、前記第１のスイッチング素子と前記第１の電流路間に形成された寄生容量を含むことを特徴としている。
請求項１１記載の発光駆動回路は、請求項１乃至１０のいずれかに記載の発光駆動回路において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴としている。
請求項１２記載の発光駆動回路は、請求項１乃至１１のいずれかに記載の発光駆動回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴としている。
【００１９】
請求項１３記載の表示装置は、マトリクス状に配列された複数の表示画素を有する表示パネルを備え、前記各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記各表示画素は、発光素子と、前記発光素子の発光動作を制御する画素駆動回路を備え、該画素駆動回路は、前記発光素子に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する第１の書込電流を流し、該第１の書込電流に応じた電荷を蓄積する電荷蓄積手段を備え、該電荷蓄積手段に蓄積された電荷に基づく駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記第１の書込電流を流す制御を行う第１の書込制御手段と、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流す制御を行う第２の書込制御手段と、を備え、前記表示パネルは、前記各表示画素を行単位で選択するための走査信号が印加される走査線と、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する信号電流が流れる信号線と、を備えることを特徴としている。
【００２０】
請求項１４記載の表示装置は、請求項１３記載の表示装置において、前記電荷蓄積手段は、前記第１の電流路に付設された容量素子からなることを特徴としている。
請求項１５記載の表示装置は、請求項１３又は１４記載の表示装置において、前記表示装置は、少なくとも、前記走査線に前記走査信号を印加する走査駆動手段と、前記信号線に前記信号電流を流すための電流引き込み回路を有する信号駆動手段と、を備えることを特徴としている。
【００２１】
請求項１６記載の表示装置は、請求項１３乃至１５のいずれかに記載の表示装置において、前記画素駆動回路は、第１の動作タイミングで、前記第１の書込制御手段により前記第１の電流路に前記第１の書込電流が流れ、前記電荷蓄積手段に前記第１の書込電流に応じた所定の電荷が蓄積され、前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記発光制御手段により前記電荷蓄積手段に蓄積された電荷に応じて前記駆動電流が前記発光素子に供給されることを特徴としている。
請求項１７記載の表示装置は、請求項１３乃至１６のいずれかに記載の表示装置において、前記第１の書込制御手段は、前記第１の電流路及び前記信号線間に設けられ、前記第１の書込電流が流れて、前記第１の電流路へ前記第１の書込電流を流す第３の電流路と、該第３の電流路に設けられ、前記第３の電流路に流れる電流を制御する電流制御手段と、を備えることを特徴としている。
【００２２】
請求項１８記載の表示装置は、請求項１３乃至１７のいずれかに記載の表示装置において、前記発光制御手段は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の書込電流の値を制御する第１のスイッチング素子を備え、前記電荷蓄積手段は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記第１の書込制御手段は、前記第１のスイッチング素子を制御する第２のスイッチング素子を備え、前記電流制御手段は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備え、前記第２の書込制御手段は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の書込電流の値を制御する第５のスイッチング素子と、を備えたことを特徴としている。
【００２３】
請求項１９記載の表示装置は、請求項１８記載の表示装置において、前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴としている。
請求項２０記載の表示装置は、請求項１９記載の表示装置において、前記第１の書込電流に対する前記第２の書込電流の電流値の倍率は、前記第１の書込制御手段における前記第１のスイッチング素子及び前記第２の書込制御手段における前記第５のスイッチング素子を構成する薄膜トランジスタのサイズに基づいて設定され、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴としている。
請求項２１記載の表示装置は、請求項１３乃至２０のいずれかに記載の表示装置において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴としている。
【００２４】
請求項２２記載の表示装置の駆動制御方法は、マトリクス状に配列された複数の表示画素を有する表示パネルを備え、該各表示画素は発光素子を備え、各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置の駆動制御方法において、前記各表示画素の選択期間中に、前記発光素子に接続される第１の電流路に第１の書込電流を流すステップと、前記第１の書込電流に応じた所定の電荷を蓄積するステップと、前記第１の電流路に並列的に設けられる第２の電流路に、前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流すステップと、前記第１の電流路及び第２の電流路に電気的に接続される第３の電流路に、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する前記信号電流を流すステップと、前記各表示画素の非選択期間中に、前記蓄積された電荷に応じた駆動電流を前記発光素子に供給するステップと、を備えることを特徴としている。
請求項２３記載の表示装置の駆動制御方法は、請求項２２記載の表示装置の駆動制御方法において、前記表示装置の駆動制御方法における前記選択期間中においては、前記発光素子は非発光状態とされ、前記非選択期間中において、前記発光素子は発光状態とされることを特徴としている。
【００２５】
すなわち、本発明に係る発光駆動回路は、有機ＥＬ素子や発光ダイオード等のように、供給される電流値に応じて所定の輝度で自己発光する発光素子に対して、所望の輝度階調での発光動作を実行させるための電流を供給する駆動回路であって、第１の電流路に流す信号電流（第１の書込電流、駆動電流）の電流値を規定する第１のスイッチング素子及び容量素子を備えた発光制御手段と、第１のスイッチング素子の動作状態を制御して第１の書込電流（書込電流）を第１の電流路に流す制御を行う第２のスイッチング素子を備えた第１の書込制御手段と、第１の電流路に並列的に設けられた第２の電流路に第１の書込電流の所定数倍（ｋ倍；ｋは１以上の任意の数）の電流値を有する第２の書込電流（搬送電流）を流す制御を行う第４及び第５のスイッチング素子を備えた第２の書込制御手段と、第１及び第２の書込電流の合計となる電流値を有する信号電流（階調電流）が流れる第３の電流路（データライン）と第１の電流路との間に設けられた第４の電流路に第１の書込電流を流すことにより、第１の電流路に第１の書込電流を流す制御を行う第３のスイッチング素子を備えた電流制御手段と、を有し、書込動作期間（選択期間；第１の動作タイミング）においては、上記第１及び第３のスイッチング素子を介して、第１の電流路に第１の書込電流（書込電流）が流れ、第４及び第５のスイッチング素子を介して、第２の電流路に第２の書込電流（搬送電流）が流れるように制御されて、第１のスイッチング素子に付設された容量素子に第１の書込電流に応じた所定の電荷が蓄積されるとともに、発光素子は非発光状態に設定され、一方、書込動作期間後の発光動作期間（非選択期間；第２の動作タイミング）においては、容量素子に蓄積された電荷に基づいて第１のスイッチング素子により上記第１の書込電流と同等の駆動電流が流れ、発光素子に供給されるように制御されて、該発光素子が所定の輝度階調で発光動作するように構成されている。
【００２６】
これにより、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流を供給し、該階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができ、また、上記書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を第１のスイッチング素子（単一の薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性（各薄膜トランジスタの動作特性）のバラツキの影響を大幅に抑制して長期間にわたり安定的に所望の発光特性を実現することができる。
【００２７】
また、本発明に係る発光駆動回路において、書込動作期間においては、発光素子を所望の輝度階調で発光動作させるために必要な電流（駆動電流＝書込電流）に対して、書込電流と搬送電流の合計となる大きな電流値（換言すれば、書込電流の所定数倍以上の電流値）を有する階調電流を、データラインを介して発光駆動回路に供給することができるので、微小な駆動電流を発光素子に供給して発光動作させる場合であっても、データラインの寄生容量を迅速に充電することができ、階調電流に対応する書込電流を発光駆動回路に短時間で良好に書き込む（電圧成分として保持する）ことができる。
【００２８】
さらに、本発明に係る発光駆動回路を構成する第１乃至第５のスイッチング素子は、全てｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができ、また、上記書込電流と搬送電流の電流値の関係を設定する手法として、第１及び第５のスイッチング素子のトランジスタサイズ（トランジスタのチャネル幅に対するチャネル長の比）の比が上述した所定数倍になるように構成することもできる。これにより、発光駆動回路を構成する全てのスイッチング素子を、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができるので、すでに確立された製造技術を適用して、簡易かつ比較的安価に書込電流と搬送電流の電流値を規定することができるとともに、動作特性が良好で安定した発光駆動回路を実現することができる。
【００２９】
また、本発明に係る表示装置及びその駆動制御方法は、上述したような発光駆動回路を画素駆動回路として適用し、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、画素駆動回路及び発光素子からなる表示画素をマトリクス状に配列してなる表示パネルを備えたディスプレイにおいて、上記表示パネルの所定の行に配列された表示画素群の選択期間（書込動作期間）中に、該各表示画素の発光素子を所望の輝度階調で発光動作させるための階調電流として、各発光素子に供給される駆動電流を規定する書込電流と、書込電流の所定数倍の電流値を有する搬送電流の電流値の合計となる大電流を、データラインを介して各表示画素に供給するとともに、各表示画素（容量素子）に上記書込電流に対応する電圧成分のみを保持させ、表示画素群の非選択期間（発光動作期間）中に、各表示画素に保持された電圧成分に応じた駆動電流を各発光素子に供給することにより、発光素子を所望の輝度階調で発光動作させるように構成されている。
【００３０】
これにより、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができるとともに、書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を単一のスイッチング素子（薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性のバラツキを抑制して適正な階調制御を行うことができ、各表示画素の表示特性を均一化して表示画質の向上を図ることができる。
【００３１】
また、本発明に係る表示装置及びその駆動制御方法において、選択期間においては、データドライバ（信号駆動手段）により表示データ（表示信号）に応じた書込電流と搬送電流の合計となる階調電流を、各データラインを介して表示画素（画素駆動回路）に供給することができるので、比較的下位の輝度階調で発光素子を発光動作させる場合や表示パネルの高精細化に伴って発光素子が微細化された場合のように駆動電流が微小電流となる場合、あるいは、各表示画素の選択期間が短く設定された場合であっても、データラインに大きな電流値を有する階調電流を供給して寄生容量を迅速に充電して、該階調電流に対応する書込電流を早期に安定化させて、該書込電流に基づく電圧成分を選択期間内に良好に書き込む（保持する）ことができる。
【００３２】
一方、非選択期間においては、各表示画素（画素駆動回路）に保持された書込電流に基づく上記電圧成分により、書込電流と同等の電流値を有する駆動電流を発光素子に供給することができるので、発光素子を表示データに応じた所望の輝度階調で良好に発光動作させることができる。したがって、表示パネルの高精細化に伴う表示画素数（走査線数）の増加により、発光素子が微細化され、選択期間が短く設定された場合であっても、良好に表示データの書込動作及び発光動作を実行することができるので、高精細化された表示パネルを備えつつ、表示画質が良好な表示装置を実現することができる。
【００３３】
【発明の実施の形態】
以下、本発明に係る発光駆動回路及び表示装置並びにその駆動制御方法について、実施の形態を示して詳しく説明する。
＜発光駆動回路＞
まず、本発明に係る発光駆動回路について説明する。ここでは、説明を簡明にするために、まず、本発明に係る発光駆動回路の一実施形態の構成を示し、次いで、本発明に係る発光駆動回路の基本となる構成及びその動作並びにその問題点について説明した後、本実施形態に係る発光駆動回路の動作及びその有効性について説明するものとする。
【００３４】
（発光駆動回路の一実施形態）
図１は、本発明に係る発光駆動回路の一実施形態を示す回路構成図である。
図１（ａ）に示すように、一実施形態に係る発光駆動回路ＤＣＡは、例えば、相互に直交するように配設された選択ライン（走査ライン）ＳＬとデータラインＤＬとの交点近傍に、ゲート端子が選択ラインＳＬに、ソース端子が電源ラインＶＬに、ドレイン端子が接点Ｎ１に各々接続された薄膜トランジスタ（第２のスイッチング素子）Ｔｒ１と、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータライン（第３の電流路）ＤＬ及び接点Ｎ２に各々接続された薄膜トランジスタ（第３のスイッチング素子）Ｔｒ２と、ゲート端子が接点Ｎ１に、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎ２に各々接続された薄膜トランジスタ（第１のスイッチング素子）Ｔｒ３と、接点Ｎ１及び接点Ｎ２間に接続されたコンデンサ（電荷蓄積手段、容量素子）Ｃｓと、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ３に各々接続された薄膜トランジスタ（第４のスイッチング素子）Ｔｒ４と、ゲート端子が接点Ｎ１（薄膜トランジスタＴｒ３のゲート端子）に、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎ３に各々接続された薄膜トランジスタ（第５のスイッチング素子）Ｔｒ５と、が設けられた構成を有している。
【００３５】
ここで、薄膜トランジスタＴｒ１乃至Ｔｒ５は、いずれもｎチャネル型のアモルファスシリコンにより構成されている。また、有機ＥＬ素子（発光素子）ＯＥＬは、上記発光駆動回路の接点Ｎ２にアノード端子が、接地電位にカソード端子が各々接続されている。
すなわち、上述したような構成を有する発光駆動回路ＤＣＡにおいて、薄膜トランジスタＴｒ３が設けられる電源ラインＶＬと接点Ｎ２間の電流路は、本発明に係る第１の電流路を構成し、該第１の電流路、薄膜トランジスタＴｒ３及びコンデンサＣｓを含む回路構成は、本発明に係る発光制御手段を構成する。また、上記薄膜トランジスタＴｒ１を含む回路構成は、本発明に係る第１の書込制御手段を構成する。また、薄膜トランジスタＴｒ２が設けられる接点Ｎ２とデータラインＤＬ間の電流路は、本発明に係る第４の電流路を構成し、該第４の電流路及び薄膜トランジスタＴｒ２を含む回路構成は、本発明に係る電流制御手段を構成する。さらに、薄膜トランジスタＴｒ４及びＴｒ５が設けられる電源ラインＶＬとデータラインＤＬ間の電流路は、本発明に係る第２の電流路を構成し、該第２の電流路及び薄膜トランジスタＴｒ４、Ｔｒ５を含む回路構成は、本発明に係る第２の書込制御手段を構成する。
【００３６】
そして、上述したような回路構成を有する発光駆動回路ＤＣＡにおいて、本実施形態においては特に、薄膜トランジスタＴｒ５のトランジスタサイズが、薄膜トランジスタＴｒ３に対して、任意の所定数倍の大きさになるように構成されている。具体的には、薄膜トランジスタＴｒ３を構成するチャネル領域の寸法比（チャネル長／チャネル幅；「Ｌ／Ｗ（Ｔｒ３）」と記す）に対して、薄膜トランジスタＴｒ５を構成するチャネル領域の寸法比（「Ｌ／Ｗ（Ｔｒ５）」と記す）が１以上の任意の所定数倍ｋ（ｋは１以上の任意の正の数）になるように設計されている。これにより、薄膜トランジスタＴｒ３及びＴｒ５のゲート端子に共通に接続される接点Ｎ１の電位により、次式（１）に示すように、薄膜トランジスタＴｒ３のソース−ドレイン間（すなわち、第１の電流路）に流れる電流（以下、便宜的に「書込電流」と記す；第１の書込電流）Ｉ１に対して、所定数倍ｋの大きな電流（以下、便宜的に「搬送電流」と記す；第２の書込電流）Ｉ２が薄膜トランジスタＴｒ５のソース−ドレイン間（すなわち、第２の電流路）に流れることになる。
Ｌ／Ｗ（Ｔｒ３）：Ｌ／Ｗ（Ｔｒ５）＝１：ｋ＝Ｉ１：Ｉ２
∴ Ｉ２＝ｋ×Ｉ１ ・・・（１）
【００３７】
なお、本発明に係る発光駆動回路の他の実施形態は、図１（ｂ）に示すように、図１（ａ）に示した回路構成に、さらに薄膜トランジスタＴｒ１のゲート端子とソース端子（接点Ｎ１）間にコンデンサ（電荷蓄積手段）Ｃｐを付加した構成を有しているものであってもよい。ここで、コンデンサＣｐは、薄膜トランジスタＴｒ１のゲート−ソース間に形成される寄生容量であってもよい。この場合、薄膜トランジスタＴｒ１のゲート−ソース間に形成される寄生容量（コンデンサＣｐ）は、一般に、薄膜トランジスタの素子特性に影響を及ぼし、画素駆動回路の動作特性を劣化させるため、薄膜トランジスタＴｒ３に付設されるコンデンサＣｓに対して、無視できる程度に極力小さくなるように設計されている。
【００３８】
次いで、上述したような構成を有する発光駆動回路における駆動制御方法について説明する。ここでは、上述した実施形態に示した発光駆動回路の動作を説明するに先立って、該発光駆動回路の基本構成となるべき回路を示して、その動作の特徴について説明する。
（基本構成に係る回路）
図２は、本発明に係る発光駆動回路の基本構成を示す回路構成図であり、図３は、基本構成に係る回路における動作を示す概念図である。ここで、上述した実施形態に係る発光駆動回路と同等の構成については、同一の符号を付して、その説明を簡略化する。なお、ここで示す基本構成に係る回路は、単独でも発光駆動回路としての機能を有するものである。
【００３９】
本発明に係る発光駆動回路の基本回路ＤＣｘは、図２に示すように、上述した図１に示した回路構成のうち、第２の電流路及び薄膜トランジスタＴｒ４、Ｔｒ５を含む第２の書込制御手段を除外し、薄膜トランジスタＴｒ１、Ｔｒ２、Ｔｒ３及びコンデンサＣｓからなる発光制御手段及び第１の書込制御手段、電流制御手段のみを備えた構成を有している。
【００４０】
このような構成を有する基本回路ＤＣｘにおける発光素子（有機ＥＬ素子）の駆動制御動作は、基本回路ＤＣｘに発光素子の発光状態（輝度階調）に対応する所定の電流（書込電流）を書き込み、電圧成分として保持する書込動作期間（第１の動作タイミング、選択期間）と、該書込動作期間に保持された電圧成分に基づいて、上記発光状態に応じた駆動電流を発光素子に供給して、所定の輝度階調で発光動作させる発光動作期間（第２の動作タイミング、非選択期間）と、を設定することにより実行される。ここで、書込動作期間と発光動作期間は、相互に時間的に重ならないように設定される。
【００４１】
以下、具体的に説明する。
（基本回路の書込動作期間）
まず、書込動作期間においては、選択ラインＳＬに対して、例えば、ハイレベルの選択信号Ｖｓｅｌ（Ｖｓｌｈ）が印加されるとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖｓｃｌが印加される。また、このタイミングに同期して、発光素子を所定の輝度階調で発光動作させるために必要な所定の信号電流をデータラインＤＬに供給する。ここでは、信号電流として、負極性の階調電流（−Ｉｐｉｘ）を供給し、基本回路ＤＣｘ側からデータラインＤＬ方向に信号電流（Ｉｐｉｘ）が引き込まれるようにする。
【００４２】
これにより、図３（ａ）に示すように、基本回路ＤＣｘを構成する薄膜トランジスタＴｒ１及びＴｒ２がオン動作して、ローレベルの電源電圧Ｖｓｃｌが接点Ｎ１（すなわち、薄膜トランジスタＴｒ３のゲート端子及びコンデンサＣｓの一端）に印加されるとともに、データラインＤＬに負極性の階調電流（−Ｉｐｉｘ）が引き込まれる動作が行われることにより、薄膜トランジスタＴｒ２を介してローレベルの電源電圧Ｖｓｃｌよりも低電位の電圧レベルが接点Ｎ２（すなわち、薄膜トランジスタＴｒ３のソース端子及びコンデンサＣｓの他端）に印加される。
【００４３】
このように、接点Ｎ１及びＮ２間（薄膜トランジスタＴｒ３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ３がオン動作して、図３（ａ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ３、接点Ｎ２、薄膜トランジスタＴｒ２を介して、データラインＤＬ方向に階調電流Ｉｐｉｘに対応した書込電流Ｉａが流れる。
このとき、コンデンサＣｓには、接点Ｎ１及びＮ２間（薄膜トランジスタのＴｒ３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、電源ラインＶＬには、接地電位以下の電圧レベルを有する電源電圧Ｖｓｃｌが印加され、さらに、書込電流Ｉａが薄膜トランジスタＴｒ２を介して、データラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２）に印加される電位は、カソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されていることになるため、有機ＥＬ素子ＯＥＬには駆動電流が流れず、発光動作は行われない。
【００４４】
（基本回路の発光動作期間）
次いで、書込動作期間終了後の有機ＥＬ素子の発光動作期間においては、選択ラインＳＬに対して、ローレベルの選択信号Ｖｓｅｌ（Ｖｓｌｌ）が印加されるとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖｓｃｈが印加される。また、このタイミングに同期して、データラインＤＬにおける信号電流（書込電流Ｉａ）の引き込み動作を停止する。
【００４５】
これにより、図３（ｂ）に示すように、基本回路ＤＣｘを構成する薄膜トランジスタＴｒ１及びＴｒ２がオフ動作して、接点Ｎ１（すなわち、薄膜トランジスタＴｒ３のゲート端子及びコンデンサＣｓの一端）への電源電圧Ｖｓｃの印加が遮断されるとともに、薄膜トランジスタＴｒ２を介して接点Ｎ２からデータラインＤＬへ流れる書込電流Ｉａが遮断されるので、コンデンサＣｓは、上述した書込動作において蓄積された電荷を保持する。
【００４６】
このように、コンデンサＣｓが書込動作時の充電電圧を保持することにより、接点Ｎ１及びＮ２間（薄膜トランジスタのＴｒ３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖｓｃｈが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２）に印加される電位は、カソード端子の電位（接地電位）よりも高くなる。
【００４７】
したがって、図３（ｂ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ３、接点Ｎ２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に駆動電流Ｉｂが流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。ここで、コンデンサＣｓにより保持される電位差（充電電圧）は、薄膜トランジスタＴｒ３において階調電流（−Ｉｐｉｘ）に対応する書込電流Ｉａを流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる駆動電流Ｉｂは、上記書込電流Ｉａと同等の電流値（Ｉｂ≒Ｉａ）を有することになる。これにより、書込動作期間後の発光動作期間においては、書込動作期間に書き込まれた電圧成分に基づいて、薄膜トランジスタＴｒ３を介して、所定の発光状態（輝度階調）に対応する駆動電流Ｉｂが継続的に供給されることになり、有機ＥＬ素子ＯＥＬは所望の輝度階調で継続的に発光する。
【００４８】
ここで、上述したような基本回路ＤＣｘを構成する各薄膜トランジスタＴｒ１〜Ｔｒ３については、全てｎチャネル型ＭＯＳトランジスタを適用することにより、上記駆動制御動作を良好に実行させることができるので、アモルファスシリコンを用いた単一型の薄膜トランジスタを、上記基本回路に良好に適用することができる。したがって、すでに確立された製造技術を適用して、動作特性の安定した回路構成を比較的安価に実現することができる。
【００４９】
また、上述したような基本回路ＤＣｘにおいては、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流（書込電流）を供給し、その電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流を制御することにより、所定の輝度階調で発光動作させる電流指定方式が適用され、さらに、所望の輝度階調に応じた信号電流の電流レベルを電圧レベルに変換する機能（すなわち、電流／電圧変換用トランジスタとしての機能）と、有機ＥＬ素子ＯＥＬに所定の電流値の駆動電流Ｉｂを供給する機能（すなわち、発光駆動用トランジスタとしての機能）を単一の薄膜トランジスタＴｒ３により実現しているので、基本回路ＤＣｘを構成する各薄膜トランジスタの動作特性（ソース−ドレイン間電流等）のバラツキの影響を受けることなく、長期間にわたり安定的に所望の発光特性を実現することができるという利点を有している。
【００５０】
ところで、上述したような基本回路ＤＣｘにより駆動制御される発光素子（有機ＥＬ素子や発光ダイオード等）は、基本回路ＤＣｘにより供給される駆動電流Ｉｂ（より詳しくは、データラインＤＬに供給される階調電流Ｉｐｉｘに対応する書込電流Ｉａ）の電流値に依存して発光動作時の輝度階調が制御されるので、例えば、最低階調で発光動作を行う場合等には、書込電流Ｉａ（すなわち、階調電流Ｉｐｉｘ）の電流値が最小となる微小な値に設定される。
この場合、基本回路ＤＣｘに階調電流Ｉｐｉｘを供給する（上述した駆動制御方法においては、基本回路ＤＣｘからデータラインＤＬ方向に階調電流Ｉｐｉｘを引き込む）ということは、所定の電流値を有する階調電流ＩｐｉｘによりデータラインＤＬに付加された寄生容量（配線容量）を充電することを意味するので、階調電流Ｉｐｉｘの電流値が小さくなるほど、上記データラインＤＬの充電に要する時間が長くなり、上記基本回路ＤＣｘにおける書込動作に要する時間が長くなる傾向があった。
【００５１】
一方、有機ＥＬ素子や発光ダイオード等の発光素子において、所定の輝度階調で発光動作させるために必要な電流値は、周知のように、発光素子の寸法に依存するので、例えば、上述したような基本回路ＤＣｘからなる発光駆動回路を備えた表示画素を複数個マトリクス状に配列して表示パネルを構成した場合においては、パネルサイズと解像度に応じて上記駆動電流Ｉｂの電流値が規定される。すなわち、走査線（選択ライン）数を増加させて解像度を向上させるほど、駆動電流（すなわち、階調電流）は小さな電流値でよいことになる。そのため、発光動作に必要な比較的小さな電流値からなる階調電流ＩｐｉｘをデータラインＤＬを介して供給する（引き込む）場合には、各表示画素（すなわち、発光駆動回路）への書込動作に要する時間が長くなり、表示パネルに画像情報を表示するために設定される所定の動作期間（走査期間又は選択期間）内に発光動作が可能な表示画素数（走査線数）に限界が生じ、表示パネルの解像度の向上に制約が生じるという問題があった。
【００５２】
そこで、本発明に係る発光駆動回路おいては、図１に示したように、第１の電流路に書込電流（第１の書込電流）を流す書込制御手段（第１の書込制御手段）と、該電流路に並列的に設けられた第２の電流路に、書込電流の所定数倍の搬送電流（第２の書込電流）を流す書込制御手段（第２の書込制御手段）を設け、発光駆動回路への書込動作時には、上記書込電流と搬送電流の合計となる比較的大きな電流値を有する信号電流を、上記階調電流として第３の電流路であるデータラインに供給するとともに、第４の電流路を介して書込電流を流すことにより、発光素子を非発光状態に維持しつつ、該書込電流に応じた電荷をコンデンサ（電荷蓄積手段）に蓄積し、発光動作時には、上記書込動作時に蓄積された電荷に基づく電圧に応じた電流値を有する駆動電流を発光素子に供給して、該発光素子を所定の輝度階調で発光動作させる発光状態に移行するように制御する。
【００５３】
図４は、本実施形態に係る発光駆動回路における駆動制御動作を示す概念図である。ここで、上述した基本回路と同等の動作については、その説明を簡略化する。
（発光駆動回路の書込動作期間）
図１（ａ）に示した本実施形態に係る発光駆動回路の書込動作期間においては、ハイレベルの選択信号（後述する表示装置においては、走査信号に相当する）Ｖｓｅｌが選択ラインＳＬに印加されることにより、図４（ａ）に示すように、薄膜トランジスタＴｒ１、Ｔｒ２及びＴｒ４がオン動作する。このとき、有機ＥＬ素子ＯＥＬの発光状態（輝度階調）に応じた負極性の階調電流（−Ｉｐｉｘ）がデータラインＤＬに供給されるとともに、ローレベルの電源電圧Ｖｓｃｌが電源ラインＶＬに印加される。
【００５４】
これにより、上述した基本回路ＤＣｘと同様に、接点Ｎ１に電源電圧Ｖｓｃｌが印加されるとともに、発光駆動回路ＤＣＡ側からデータラインＤＬ方向に階調電流Ｉｐｉｘが引き込まれるように流れることにより、各々、薄膜トランジスタＴｒ２及びＴｒ４を介して、薄膜トランジスタＴｒ３及びＴｒ５の各ソース端子（すなわち、接点Ｎ２及び接点Ｎ３）に、ローレベルの電源電圧Ｖｓｃｌよりも低電位の所定の電圧レベルが印加されて、薄膜トランジスタＴｒ３及びＴｒ５がオン動作する。
【００５５】
したがって、電源ラインＶＬから薄膜トランジスタＴｒ３、接点Ｎ２、薄膜トランジスタＴｒ２を介してデータラインＤＬ方向に、薄膜トランジスタＴｒ３のトランジスタサイズに応じた書込電流Ｉ１が引き込まれるように流れるとともに、電源ラインＶＬから薄膜トランジスタＴｒ５及びＴｒ４を介してデータラインＤＬ方向に、薄膜トランジスタＴｒ５のトランジスタサイズに応じた搬送電流Ｉ２が引き込まれるように流れる。ここで、データラインＤＬに供給される階調電流（−Ｉｐｉｘ）は、上記書込電流Ｉ１と搬送電流Ｉ２の合計値になるように設定されているので、上式（１）に基づいて、次式（２）に示すように、書込電流Ｉ１の所定数倍（ｋ倍）以上の電流値となるように設定される。
Ｉｐｉｘ＝Ｉ１＋Ｉ２＝（１＋ｋ）×Ｉ１ ・・・（２）
【００５６】
このような書込動作によれば、最低階調で発光動作を行う場合等のように、微小な電流値からなる階調電流を発光駆動回路ＤＣＡに供給して書き込みを行う際においても、上式（２）に示したように、薄膜トランジスタＴｒ３に流れる書込電流Ｉ１に比較して、大きな階調電流Ｉｐｉｘ（＝（１＋ｋ）×Ｉ１）をデータラインＤＬに流すことができるので、データラインＤＬに付加された寄生容量を迅速に充電することができる。これにより、発光駆動回路ＤＣＡに流れる書込電流を早期に安定化させて良好に書込動作を行うことができ、当該書込動作に要する時間を短縮することができる。
【００５７】
また、このとき、薄膜トランジスタＴｒ３のゲート電圧（接点Ｎ１の電位）は、薄膜トランジスタＴｒ３のドレイン−ソース間に書込電流Ｉ１を流すために必要な電圧値になり、このゲート電圧が薄膜トランジスタＴｒ３のゲート−ソース間に設けられたコンデンサ（寄生容量＋付加蓄積容量）Ｃｓに電圧成分として充電される。さらに、図１（ｂ）に示した発光駆動回路ＤＣＢにおいては、薄膜トランジスタＴｒ３のドレイン−ソース間に書込電流Ｉ１が流れて、ゲート電圧が保持された状態においては、薄膜トランジスタＴｒ１のゲート電圧（ハイレベルの選択信号Ｖｓｅｌ）とソース電圧（薄膜トランジスタＴｒ３のゲート電圧）間の電位差がコンデンサ（寄生容量）Ｃｐに電圧成分として充電される。なお、この書込動作状態においては、上述した基本回路ＤＣｘに示した場合と同様に、電源ラインＶＬに接地電位以下の電圧レベルを有する電源電圧Ｖｓｃｌが印加され、さらに、書込電流Ｉ１が薄膜トランジスタＴｒ２を介して、データラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬには逆バイアス電圧が印加されることになり、有機ＥＬ素子ＯＥＬは発光しない。
【００５８】
（発光駆動回路の発光動作期間）
次いで、書込動作期間終了後の発光動作期間においては、ローレベルの選択信号Ｖｓｅｌが選択ラインＳＬに印加されることにより、図４（ｂ）に示すように、薄膜トランジスタＴｒ１、Ｔｒ２及びＴｒ４がオフ動作する。このとき、ハイレベルの電源電圧Ｖｓｃｈが電源ラインＶＬに印加されるとともに、階調電流Ｉｐｉｘの引き込み動作が停止される。
【００５９】
これにより、接点Ｎ１及びＮ２への特定の電圧レベルの印加が遮断されて、コンデンサＣｓに充電された電圧がそのまま保持されることにより、薄膜トランジスタＴｒ３はオン状態を維持し、また、電源ラインＶＬには、接地電位よりも高い電圧レベル（ハイレベル）を有する電源電圧Ｖｓｃｈが印加されるので、有機ＥＬ素子ＯＥＬには順方向にバイアス電圧が印加されることになり、薄膜トランジスタＴｒ３を介して駆動電流Ｉ３が継続的に供給されて、該駆動電流Ｉ３に基づく所望の輝度階調で有機ＥＬ素子ＯＥＬが継続的に発光する。このとき、有機ＥＬ素子ＯＥＬに供給される駆動電流Ｉ３は、厳密には、上記書込動作において薄膜トランジスタＴｒ３を流れる書込電流Ｉ１から、薄膜トランジスタＴｒ１のゲート−ソース間に設けられたコンデンサ（寄生容量）Ｃｐに充電された電圧に対応する電流分を差し引いた電流値に設定される。
【００６０】
ここで、コンデンサＣｓとＣｐの関係について検討すると、上述したように、書込動作時において薄膜トランジスタＴｒ１のゲート−ソース間に付加されたコンデンサ（寄生容量）Ｃｐ、及び、薄膜トランジスタＴｒ３のゲート−ソース間に付加されたＣｓ（寄生容量＋付加蓄積容量）に充電された電荷は、電荷保存の法則により、発光動作時においても保持されることから、次式（３）に示す関係が得られる。
【００６１】
ここで、Ｖｇ１は書込動作時における接点Ｎ１の電位（薄膜トランジスタＴｒ３のゲート電圧）であり、Ｖｇ２は発光動作時における接点Ｎ１の電位である。また、Ｖｓｌｈは書込動作時におけるハイレベルの選択信号であり、Ｖｓｌｌは発光動作時におけるローレベルの選択信号である。Ｖｓ１は書込動作時における接点Ｎ２の電位（薄膜トランジスタＴｒ３のソース電圧）であり、Ｖｓ２は発光動作時における接点Ｎ２（有機ＥＬ素子のアノード端子）の電位である。
【００６２】
上式（３）により、書込動作時と発光動作時における薄膜トランジスタＴｒ３のゲート電圧の変化量ΔＶｇ（＝Ｖｇ１−Ｖｇ２）は、次式（４）のように表すことができる。
ΔＶｇ＝（Ｃｐ×ΔＶｓｅｌ＋Ｃｓ×ΔＶｓ）／（Ｃｓ＋Ｃｐ） ・・・（４）
ここで、ΔＶｓは薄膜トランジスタＴｒ３のソース電圧の変化量であって、ΔＶｓ＝Ｖｓ１−Ｖｓ２であり、ΔＶｓｅｌは選択信号の電圧変化であって、ΔＶｓｅｌ＝Ｖｓｌｈ−Ｖｓｌｌである。
【００６３】
上式（４）において、薄膜トランジスタＴｒ１のコンデンサ（寄生容量）Ｃｐを極力抑制するために、薄膜トランジスタＴｒ３のコンデンサＣｓに比較して十分小さい値になるように設定した場合（Ｃｓ≫Ｃｐ）には、次式（５）のように表すことができる。
ΔＶｇ≒（Ｃｓ×ΔＶｓ）／（Ｃｓ）＝ΔＶｓ ・・・（５）
【００６４】
したがって、書込動作時と発光動作時における薄膜トランジスタＴｒ３のゲート電圧の変化量とソース電圧の変化量は略同等となるので、次式（６）に示すように、薄膜トランジスタＴｒ３のゲート−ソース間電圧Ｖｇｓも変化しないことになる。
ΔＶｇｓ＝ΔＶｇ−ΔＶｓ≒０ ・・・（６）
このことから、書込動作時に薄膜トランジスタＴｒ３のゲート端子に印加された電圧（コンデンサＣｓに充電された電圧）が、発光動作時においてもそのまま印加されることになり、発光動作時に有機ＥＬ素子ＯＥＬに供給される駆動電流Ｉ３は、書込動作時に発光駆動回路ＤＣＡを流れる書込電流Ｉ１と同等になる。
【００６５】
このように、本実施形態に係る発光駆動回路ＤＣＡによれば、書込動作期間内に所望の輝度階調に応じた書込電流Ｉ１と、該書込電流Ｉ１の所定数倍の搬送電流Ｉ２の合計値からなる大きな電流値を有する階調電流Ｉｐｉｘを、データラインＤＬを介して引き込むように流して、データラインＤＬの配線容量を迅速に充電することにより、有機ＥＬ素子ＯＥＬを発光動作させるための発光制御トランジスタ（薄膜トランジスタＴｒ３）に付設されたコンデンサＣｓに、書込電流Ｉ１に基づく電荷を迅速かつ良好に蓄積することができ、また、発光動作期間に上記蓄積された電荷（充電電圧）に基づいて、書込電流Ｉ１と同等の電流値を有する駆動電流Ｉ３を有機ＥＬ素子ＯＥＬに良好に供給することができるので、表示データの書込速度を向上させて、表示応答特性の改善を図ることができる。また、本実施形態に係る発光駆動回路によれば、上述した基本回路と同等の作用効果を得ることもできる。
【００６６】
なお、上述した実施形態においては、発光駆動回路ＤＣＡ、ＤＣＢとして５個の薄膜トランジスタＴｒ１乃至Ｔｒ５を備えた回路構成を示して説明したが、本発明はこの実施形態に限定されるものではなく、電流指定方式を適用した発光駆動回路であって、発光素子への駆動電流の供給を制御する発光制御トランジスタを有し、書込動作期間（選択期間）において、所望の輝度階調に応じた書込電流を各制御トランジスタに付設されたコンデンサ（又は、寄生容量）に電圧成分として充電した後、発光動作期間（非選択期間）において、該充電電圧に応じて、上記発光制御トランジスタをオン動作させて書込電流と同等の駆動電流を供給して、発光素子を所定の輝度階調で発光させるものであれば、他の回路構成を有するものであってもよい。
【００６７】
＜表示装置＞
次に、上述した発光駆動回路を表示画素の画素駆動回路として適用し、該表示画素を複数マトリクス状に配列してなる表示パネルを備えた表示装置について、図面を参照して説明する。
図５は、本発明に係る表示装置の全体構成の一例を示す概略ブロック図であり、図６は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【００６８】
図５、図６に示すように、本実施形態に係る表示装置１００は、概略、相互に並行して配設された複数の走査ライン（走査線；上述した選択ラインに相当する）ＳＬ及び電源ライン（電源線）ＶＬと複数のデータライン（信号線）ＤＬとの各交点近傍に、上述した発光駆動回路と同等の回路構成を有する画素駆動回路ＤＣ及び有機ＥＬ素子（発光素子）ＯＥＬを備えた複数の表示画素がマトリクス状に配列された表示パネル１１０と、表示パネル１１０の選択ラインＳＬに接続され、各走査ラインＳＬに所定のタイミングで順次ハイレベルの走査信号（上述した選択信号に相当する）Ｖｓｅｌを印加することにより、行ごとの表示画素群を選択状態に制御する走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０のデータラインＤＬに接続され、データラインＤＬへの表示データに応じた信号電流（階調電流）の供給状態を制御するデータドライバ（信号駆動手段）１３０と、表示パネル１１０の走査ラインＳＬに並行して配設された電源ラインＶＬに接続され、各電源ラインＶＬに所定のタイミングで順次ハイレベル又はローレベルの電源電圧Ｖｓｃを印加することにより、表示画素群に表示データに応じた所定の信号電流（書込電流、駆動電流）を流す電源ドライバ１４０と、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０、電源ドライバ１４０の動作状態を制御する走査制御信号及びデータ制御信号、電源制御信号を生成、出力するシステムコントローラ１５０と、表示装置１００の外部から供給される映像信号に基づいて、表示データを生成してデータドライバ１３０に供給するとともに、該表示データを表示パネル１１０に画像表示するためのタイミング信号（システムクロック等）を生成、又は、抽出してシステムコントローラ１５０に供給する表示信号生成回路１６０と、を備えて構成されている。
【００６９】
以下、上記各構成について具体的に説明する。
図７は、本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図であり、図８は、本実施形態に係るデータドライバに適用される電圧電流変換・階調電流引き込み回路の一例を示す回路構成図である。また、図９は、本実施形態に係る表示装置の駆動制御方法の一動作タイミングを示すタイミングチャートである。さらに、図１０は、本発明に係る表示装置に適用される走査ドライバの他の例を示す概略構成図である。
【００７０】
（表示パネル）
表示パネル１１０にマトリクス状に配列された表示画素は、図６に示すように、走査ドライバ１２０から走査ラインＳＬに印加される走査信号Ｖｓｅｌ、及び、信号ドライバ１３０からデータラインＤＬに供給される信号電流（階調電流Ｉｐｉｘ）、電源ドライバ１４０から電源ラインＶＬに印加される電源電圧Ｖｓｃに基づいて、上述した発光駆動回路ＤＣＡと同様に、表示画素への書込動作及び発光動作を制御する画素駆動回路ＤＣと、供給される駆動電流の電流値に応じて発光時の輝度階調が制御される有機ＥＬ素子ＯＥＬや発光ダイオード等の発光素子と、を有して構成されている。なお、本実施形態においては、発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示す。
ここで、画素駆動回路ＤＣは、上述した発光駆動回路と同様に、走査信号に基づいて選択状態又は非選択状態に設定され、選択状態において表示データに応じた階調電流を取り込んで電圧レベルとして保持し、非選択状態において保持した電圧レベルに応じた駆動電流を発光素子に流して、所定の輝度階調で継続的に発光させる機能を有している。
【００７１】
（走査ドライバ）
走査ドライバ１２０Ａは、システムコントローラ１５０から供給される走査制御信号に基づいて、各走査ラインＳＬにハイレベルの走査信号Ｖｓｅｌを順次印加することにより、各行ごとの表示画素を選択状態とし、データドライバ１３０により表示データに基づく大電流からなる負極性の階調電流（−Ｉｐｉｘ）をデータラインＤＬに供給して、各表示画素に所定の書込電流を書き込むように制御する。
【００７２】
走査ドライバ１２０Ａは、具体的には、図６に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各走査ラインＳＬごとに対応して複数段備え、システムコントローラから供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト信号が、バッファを介して所定の電圧レベル（ハイレベル）を有する走査信号Ｖｓｅｌとして各走査ラインＳＬに印加される。
【００７３】
（データドライバ）
データドライバ１３０は、システムコントローラ１５０から供給されるデータ制御信号（出力イネーブル信号ＯＥ、データラッチ信号ＳＴＢ、サンプリングスタート信号ＳＴＲ、シフトクロック信号ＣＬＫ等）に基づいて、表示信号生成回路１６０から供給される表示データを所定のタイミングで取り込んで保持し、該表示データに対応する階調電圧を電流成分に変換して、階調電流（−Ｉｐｉｘ）として各データラインＤＬに供給する。
【００７４】
データドライバ１３０は、具体的には、図７に示すように、システムコントローラ１５０からデータ制御信号として供給されるシフトクロック信号ＣＬＫに基づいて、サンプリングスタート信号ＳＴＲを順次シフトしつつシフト信号を出力するシフトレジスタ回路１３１と、該シフト信号の入力タイミングに基づいて、表示信号生成回路１６０から供給される１行分の表示データＤ０〜Ｄｎ（デジタルデータ）を順次取り込むデータレジスタ回路１３２と、データラッチ信号ＳＴＢに基づいて、データレジスタ回路１３２により取り込まれた１行分の表示データＤ０〜Ｄｎを保持するデータラッチ回路１３３と、図示を省略した電源供給手段から供給される階調生成電圧Ｖ０〜Ｖｎに基づいて、上記保持された表示データＤ０〜Ｄｎを所定のアナログ信号電圧（階調電圧Ｖｐｉｘ）に変換するＤ／Ａコンバータ１３４と、アナログ信号電圧に変換された表示データに対応する階調電流（−Ｉｐｉｘ）を生成し、システムコントローラ１５０から供給される出力イネ−ブル信号ＯＥに基づいて、該階調電流（−Ｉｐｉｘ）を表示パネル１１０に配設された各データラインＤＬに供給する（本実施形態においては、負極性の階調電流（−Ｉｐｉｘ）を生成することにより、階調電流を引き込む）電圧電流変換・階調電流引き込み回路１３５と、を有して構成されている。
【００７５】
ここで、電圧電流変換・階調電流引き込み回路１３５に適用可能であって、各データラインＤＬごとに接続される回路構成としては、例えば、図８に示すように、反転入力端子（−）に、入力抵抗Ｒを介して逆極性の階調電圧（−Ｖｐｉｘ）が入力され、非反転入力端子（＋）に、入力抵抗Ｒを介して基準電圧（接地電位）が入力されるとともに、出力端子が帰還抵抗Ｒを介して反転入力端子（−）に接続されたオペアンプＯＰ１と、オペアンプＯＰ１の出力端子に出力抵抗Ｒを介して設けられた接点ＮＡの電位が、非反転入力端子（＋）に入力され、出力端子が反転入力端子（−）に接続されるとともに、出力抵抗Ｒを介してオペアンプＯＰ１の非反転入力端子（＋）に接続されたオペアンプＯＰ２と、接点ＮＡに、システムコントローラ１５０から供給される出力イネ−ブル信号ＯＥに基づいてオン／オフ動作し、データラインＤＬへの階調電流Ｉｐｉｘの供給状態を制御するスイッチング手段ＳＷと、を備えた構成を有している。
【００７６】
このような電圧電流変換・階調電流引き込み回路によれば、入力される負極性の階調電圧（−Ｖｐｉｘ）に対して、−Ｉｐｉｘ＝（−Ｖｐｉｘ）／Ｒからなる負極性の階調電流（−Ｉｐｉｘ）が生成され、出力イネーブル信号ＯＥに基づいて、データラインＤＬに供給される。
したがって、本実施形態に係るデータドライバ１３０によれば、表示データに応じた階調電圧から負極性の階調電流（−Ｉｐｉｘ）が変換、生成され、所定のタイミングでデータラインＤＬに供給されることにより、データラインＤＬ側からデータドライバ１３０側へ引き込む方向に、表示データに対応する階調電流Ｉｐｉｘが流れるように制御される。
【００７７】
（システムコントローラ）
システムコントローラ１５０は、走査ドライバ１２０Ａ及びデータドライバ１３０、電源ドライバ１４０の各々に対して、動作状態を制御する走査制御信号及びデータ制御信号（上述した走査シフトスタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ、シフトスタート信号ＳＴＲやシフトクロック信号ＣＬＫ、ラッチ信号ＳＴＢ、出力イネ−ブル信号ＯＥ等）、電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）を出力することにより、各ドライバを所定のタイミングで動作させて走査信号Ｖｓｅｌ及び階調電流Ｉｐｉｘ、電源電圧Ｖｓｃを生成、出力させ、上述した発光駆動回路における駆動制御動作を連続的に実行させて、所定の映像信号に基づく画像情報を表示パネル１１０に表示させる制御を行う。
【００７８】
（電源ドライバ）
電源ドライバ１４０は、システムコントローラ１５０から供給される電源制御信号に基づいて、上記走査ドライバ１２０Ａにより各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、電源ラインＶＬにローレベルの電源電圧Ｖｓｃｌ（例えば、接地電位以下の電圧レベル）を印加することにより、電源ラインＶＬから表示画素（画素駆動回路）を介してデータドライバ１３０方向に、表示データに基づく所定の書込電流を引き込み、一方、走査ドライバ１２０Ａにより各行ごとの表示画素群が非選択状態に設定されるタイミングに同期して、電源ラインＶＬにハイレベルの電源電圧Ｖｓｃｈを印加することにより、電源ラインＶＬから表示画素（画素駆動回路）を介して有機ＥＬ素子ＯＥＬ方向に、表示データに基づいて書き込まれた書込電流と同等の駆動電流を流すように制御する。
【００７９】
電源ドライバ１４０は、図６に示すように、概略、上述した走査ドライバ１２０と同様に、シフトレジスタとバッファからなるシフトブロックＳＢを、各電源ラインＶＬごとに対応して複数段備え、システムコントローラから供給される走査制御信号と同期する電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト出力が、バッファを介して所定の電圧レベル（走査ドライバ１２０による選択状態においてはローレベル、非選択状態においてはハイレベル）を有する電源電圧Ｖｓｃｌ、Ｖｓｃｈとして各電源ラインＶＬに印加される。
【００８０】
（表示信号生成回路）
表示信号生成回路１６０は、例えば、表示装置の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分を表示データとしてデータドライバ１３０のデータレジスタ回路１３２に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０、電源ドライバ１４０に対して供給する走査制御信号及びデータ制御信号、電源制御信号を生成する。
【００８１】
このような構成を有する表示装置における駆動制御方法は、まず、図９に示すように、一走査期間Ｔｓｃを１サイクルとして、該一走査期間Ｔｓｃ内に、特定の走査ラインＳＬに接続された表示画素群を選択して表示データに対応する階調電流を供給して、所定の書込電流を流し、信号電圧として保持する書込動作期間（表示画素の選択期間）Ｔｓｅと、該書込動作期間Ｔｓｅに書き込み、保持された信号電圧に基づいて、上記表示データに応じた駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（表示画素の非選択期間）Ｔｎｓｅと、を設定（Ｔｓｃ＝Ｔｓｅ＋Ｔｎｓｅ）し、各動作期間において、上述した発光駆動回路と略同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔｓｅは、相互に時間的な重なりが生じないように設定される。
【００８２】
すなわち、表示画素への書込動作期間Ｔｓｅにおいては、図９に示すように、特定の行（ｉ行目）の表示画素群に対して、走査ドライバ１２０Ａ及び電源ドライバ１４０により走査ラインＳＬ及び電源ラインＶＬを所定の信号レベルに走査（ハイレベルの走査信号及びローレベルの電源電圧Ｖｓｃｌを印加）することにより、データドライバ１３０により各データラインＤＬに供給された大電流からなる負極性の階調電流（−Ｉｐｉｘ；Ｉｐｉｘ＝Ｉ１−Ｉ２）に対応して流れる小電流からなる書込電流Ｉ１（＝Ｉｐｉｘ−Ｉ２）を電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔｎｓｅにおいては、上記書込動作期間Ｔｓｅに保持された電圧成分に基づく駆動電流Ｉ３（≒Ｉ１）を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光する動作が継続される。
このような一連の駆動制御動作を、図９に示すように、一走査期間Ｔｓｃ内に、表示パネル１１０を構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データに基づいて所望の画像情報が表示される。
【００８３】
したがって、本実施形態に係る表示装置及びその駆動制御方法によれば、発光素子の発光動作に要する駆動電流に対して、所定数倍以上の電流値を有する極めて大きな階調電流を各データラインに流すことにより、比較的下位の輝度階調で発光素子を発光動作させる場合や発光素子を微細化した場合のように、微小な駆動電流を発光素子に供給する場合、もしくは、各表示画素の書込動作期間（選択期間）を短く設定した場合であっても、大電流からなる階調電流によりデータラインに付加された寄生容量を短時間で充電して、所定の書込動作期間内に表示データを良好に書き込むことができる。これにより、表示パネルの高精細化に伴う表示画素数（走査線数）の増加により、発光素子が微細化され、選択期間が短く設定された場合であっても、良好に表示データの書込動作及び発光動作を実行することができるので、高精細化された表示パネルを備えつつ、表示画質が良好な表示装置を実現することができる。
【００８４】
なお、本実施形態においては、表示パネル１１０の周辺に付設されるドライバとして、図５及び図６に示すように、走査ドライバ１２０Ａ、データドライバ１３０及び電源ドライバ１４０を個別に配置した構成について説明したが、本発明はこれに限定されるものではなく、上述したように、走査ドライバ１２０Ａ及び電源ドライバ１４０は、タイミングが同期する同等の制御信号（走査制御信号及び電源制御信号）に基づいて動作するので、例えば、図１０に示すように、走査ドライバ１２０Ｂに、走査信号の生成、出力タイミングに同期して電源電圧Ｖｓｃを供給する機能を有するように構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化することができる。
【００８５】
【発明の効果】
以上説明したように、本発明に係る発光駆動回路によれば、有機ＥＬ素子や発光ダイオード等のように、供給される電流値に応じて所定の輝度で自己発光する発光素子に対して、所望の輝度階調での発光動作を実行させるための電流を供給する駆動回路において、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流を供給し、該階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができ、また、上記書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を第１のスイッチング素子（単一の薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性（各薄膜トランジスタの動作特性）のバラツキの影響を大幅に抑制して長期間にわたり安定的に所望の発光特性を実現することができる。
【００８６】
また、本発明に係る発光駆動回路によれば、書込動作期間においては、発光素子を所望の輝度階調で発光動作させるために必要な電流（駆動電流＝書込電流）に対して、書込電流と搬送電流の合計となる大きな電流値（換言すれば、書込電流の所定数倍以上の電流値）を有する階調電流を、データラインを介して発光駆動回路に供給することができるので、微小な駆動電流を発光素子に供給して発光動作させる場合であっても、データラインの寄生容量を迅速に充電することができ、階調電流に対応する書込電流を発光駆動回路に短時間で良好に書き込む（電圧成分として保持する）ことができる。
【００８７】
さらに、本発明に係る発光駆動回路を構成する第１乃至第５のスイッチング素子は、全てｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができ、また、上記書込電流と搬送電流の電流値の関係を設定する手法として、第１及び第５のスイッチング素子のトランジスタサイズ（トランジスタのチャネル幅に対するチャネル長の比）の比が上述した所定数倍になるように構成することもできる。これにより、発光駆動回路を構成する全てのスイッチング素子を、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができるので、すでに確立された製造技術を適用して、簡易かつ比較的安価に書込電流と搬送電流の電流値を規定することができるとともに、動作特性が良好で安定した発光駆動回路を実現することができる。
【００８８】
また、本発明に係る表示装置及びその駆動制御方法によれば、上述したような発光駆動回路を画素駆動回路として適用し、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、画素駆動回路及び発光素子からなる表示画素をマトリクス状に配列してなる表示パネルを備えたディスプレイにおいて、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができるとともに、書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を単一のスイッチング素子（薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性のバラツキを抑制して適正な階調制御を行うことができ、各表示画素の表示特性を均一化して表示画質の向上を図ることができる。
【００８９】
また、本発明に係る表示装置及びその駆動制御方法によれば、選択期間においては、データドライバ（信号駆動手段）により表示データ（表示信号）に応じた書込電流と搬送電流の合計となる階調電流を、各データラインを介して表示画素（画素駆動回路）に供給することができるので、比較的下位の輝度階調で発光素子を発光動作させる場合や表示パネルの高精細化に伴って発光素子が微細化された場合のように駆動電流が微小電流となる場合、あるいは、各表示画素の選択期間が短く設定された場合であっても、データラインに大きな電流値を有する階調電流を供給して寄生容量を迅速に充電して、該階調電流に対応する書込電流を早期に安定化させて、該書込電流に基づく電圧成分を選択期間内に良好に書き込む（保持する）ことができる。
【００９０】
一方、非選択期間においては、各表示画素（画素駆動回路）に保持された書込電流に基づく上記電圧成分により、書込電流と同等の電流値を有する駆動電流を発光素子に供給することができるので、発光素子を表示データに応じた所望の輝度階調で良好に発光動作させることができる。したがって、表示パネルの高精細化に伴う表示画素数（走査線数）の増加により、発光素子が微細化され、選択期間が短く設定された場合であっても、良好に表示データの書込動作及び発光動作を実行することができるので、高精細化された表示パネルを備えつつ、表示画質が良好な表示装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る発光駆動回路の一実施形態を示す回路構成図である。
【図２】本発明に係る発光駆動回路の基本構成を示す回路構成図である。
【図３】基本構成に係る発光駆動回路における動作を示す概念図である。
【図４】本実施形態に係る発光駆動回路における駆動制御動作を示す概念図である。
【図５】本発明に係る表示装置の全体構成の一例を示す概略ブロック図である。
【図６】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図７】本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図である。
【図８】本実施形態に係るデータドライバに適用される電圧電流変換・階調電流引き込み回路の一例を示す回路構成図である。
【図９】本実施形態に係る表示装置の駆動制御方法の一動作タイミングを示すタイミングチャートである。
【図１０】本発明に係る表示装置に適用される走査ドライバの他の例を示す概略構成図である。
【図１１】有機ＥＬ素子を備えた発光素子型ディスプレイにおける、従来技術の各表示画素の回路構成例を示す等価回路である。
【符号の説明】
ＤＣＡ 発光駆動回路
ＤＣｘ 基本回路
ＤＣ 画素駆動回路
ＳＬ 走査ライン
ＤＬ データライン
ＶＬ 電源ライン
Ｔｒ１〜Ｔｒ５ 薄膜トランジスタ
Ｃｓ コンデンサ
ＯＥＬ 有機ＥＬ素子
１００ 表示装置
１１０ 表示パネル
１２０Ａ 走査ドライバ
１３０ データドライバ
１４０ 電源ドライバ
【発明の属する技術分野】
本発明は、発光駆動回路及び表示装置並びにその駆動制御方法に関し、特に、画像信号に応じた電流を供給することにより所定の輝度階調で発光する光学要素（発光素子）を、複数配列してなる表示パネル（画素アレイ）に適用可能な発光駆動回路、及び、該表示パネルを備えた表示装置並びにその駆動制御方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置（ＣＲＴ）に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（表示素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の本格的な実用化が期待されている。
【０００４】
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイは、近年普及が著しい液晶表示装置（ＬＣＤ）に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置の場合のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
ここで、上述した各種の発光素子を備えたディスプレイにおいては、発光素子の動作（発光状態）を制御するための駆動制御機構や制御方法が種々提案されている。例えば、表示パネルを構成する各表示画素ごとに、上記発光素子に加えて、該発光素子を発光制御するための複数のスイッチング手段からなる駆動回路（以下、便宜的に、「画素駆動回路」と記す）を備えたものが知られている。
【０００５】
以下に、上述した各種の発光素子のうち、近年、実用化に向けて研究開発が盛んに行われている有機化合物を発光材料とする有機ＥＬ素子を備えたディスプレイの表示画素に適用される画素駆動回路の回路構成について、図面を参照して説明する。
図１１は、有機ＥＬ素子を備えた発光素子型ディスプレイにおける、従来技術の各表示画素の回路構成例を示す等価回路である。
【０００６】
従来技術における表示画素は、例えば、図１１に示すように、表示パネルにマトリクス状に配設された複数の選択ライン（走査ライン）ＳＬ及びデータライン（信号ライン）ＤＬの各交点近傍に、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１１に各々接続された薄膜トランジスタ（ＴＦＴ）Ｔｒ１１と、ゲート端子が接点Ｎ１１に、ソース端子が電源ラインＶＬに各々接続された薄膜トランジスタＴｒ１２とを備えた画素駆動回路ＤＰ１、及び、画素駆動回路ＤＰ１の薄膜トランジスタＴｒ１２のドレイン端子にアノード端子が接続され、カソード端子が接地電位に接続された有機ＥＬ素子ＯＥＬを有して構成されている。ここで、図１１において、Ｃ１１は、薄膜トランジスタＴｒ１２のゲート−ソース間に形成される寄生容量である。
【０００７】
すなわち、図１１に示した画素駆動回路ＤＰ１においては、薄膜トランジスタＴｒ１１及びＴｒ１２からなる２個のトランジスタ（スイッチング手段）をオン、オフ制御することにより、以下に示すように、有機ＥＬ素子ＯＥＬを発光制御するように構成されている。ここで、図１１において、薄膜トランジスタＴｒ１１はｎチャンネル型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）により構成され、薄膜トランジスタＴｒ１２はｐチャンネル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）により構成されている。
【０００８】
画素駆動回路ＤＰ１において、図示を省略した走査ドライバにより、選択ラインＳＬにハイレベルの走査信号を印加して表示画素を選択状態に設定すると、薄膜トランジスタＴｒ１１がオン動作して、図示を省略したデータドライバによりデータラインＤＬに印加された、表示データ（画像信号）に応じた信号電圧（階調電圧）が薄膜トランジスタＴｒ１１を介して、薄膜トランジスタＴｒ１２のゲート端子に印加される。これにより、薄膜トランジスタＴｒ１２が上記信号電圧に応じた導通状態でオン動作して、電源ラインＶＬから薄膜トランジスタＴｒ１２を介して所定の駆動電流が流れ、有機ＥＬ素子ＯＥＬが表示データに応じた輝度階調で発光する。
【０００９】
次いで、選択ラインＳＬにローレベルの走査信号を印加して表示画素を非選択状態に設定すると、薄膜トランジスタＴｒ１１がオフ動作することにより、データラインＤＬと画素駆動回路ＤＰ１とが電気的に遮断される。これにより、薄膜トランジスタＴｒ１２のゲート端子に印加された電圧が寄生容量Ｃ１１により保持されて、薄膜トランジスタＴｒ１２は、オン状態を維持することになり、電源ラインＶＬから薄膜トランジスタＴｒ１２を介して有機ＥＬ素子ＯＥＬに所定の駆動電流が流れて、発光動作が継続される。この発光動作は、次の表示データに応じた信号電流が各表示画素に書き込まれるまで、例えば、１フレーム期間継続されるように制御される。
このような駆動制御方法は、各表示画素（薄膜トランジスタＴｒ１２）に印加する電圧を調整することにより、有機ＥＬ素子に流す駆動電流を制御して、所定の輝度階調で発光動作させていることから、電圧駆動方式又は電圧印加方式と呼ばれている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述したような画素駆動回路を表示画素に備えた表示装置においては、以下に示すような問題を有していた。
すなわち、電圧印加方式を採用した画素駆動回路（図１１参照）においては、２個の薄膜トランジスタＴｒ１１及びＴｒ１２の素子特性（チャネル抵抗等）が、周囲の温度や使用時間に依存して変化した場合には、発光素子に供給される駆動電流に影響を与えるため、長期間にわたり安定的に所望の発光特性（所定の輝度階調での表示）を実現することが困難になるという問題を有していた。
また、表示画質の高精細化を図るために、表示パネルを構成する各表示画素を微細化すると、画素駆動回路を構成する薄膜トランジスタＴｒ１１及びＴｒ１２の動作特性（ソース−ドレイン間電流等）のバラツキが大きくなるため、適正な階調制御が行えなくなり、各表示画素の表示特性にバラツキが生じて画質の劣化を招くという問題を有していた。
【００１１】
さらに、図１１に示した画素駆動回路においては、回路構成上、有機ＥＬ素子に駆動電流を供給する薄膜トランジスタＴｒ１２のソース端子に電源ラインＶＬが接続されているため、これらの薄膜トランジスタを良好に動作させるためには、ＰＭＯＳトランジスタを適用する必要がある。
ここで、一般に、既に製造技術が確立されたアモルファスシリコンを用いてＰＭＯＳトランジスタを形成した場合、十分な動作特性や機能を実現することができないため、画素駆動回路にＰＭＯＳトランジスタを混在させた構成を有する場合にあっては、ポリシリコンや単結晶シリコンの製造技術を用いなければならなかった。しかしながら、ポリシリコンや単結晶シリコンを用いた製造技術においては、アモルファスシリコンを用いた製造技術に比較して、製造プロセスが煩雑なうえ、製造コストも高価であるため、画素駆動回路を備えた表示装置等の製品コストの高騰を招くという問題を有していた。
【００１２】
そこで、本発明は、上述した種々の問題点に鑑み、発光素子を所望の輝度階調で発光動作させるディスプレイにおいて、既に確立された安価な製造技術を適用しつつ、良好な発光特性を実現することができる発光駆動回路を提供し、以て、高精細化が可能な安価な表示パネルを備えた表示装置並びにその駆動制御方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載の発光駆動回路は、発光素子に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する第１の書込電流を流し、該第１の書込電流に伴う電荷を蓄積する電荷蓄積手段を備え、該電荷蓄積手段に蓄積された電荷に基づく駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記第１の書込電流を流す制御を行う第１の書込制御手段と、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流す制御を行う第２の書込制御手段と、前記第１の電流路及び第２の電流路に電気的に接続され、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する信号電流が流れる第３の電流路と、を備えたことを特徴としている。
【００１４】
請求項２記載の発光駆動回路は、請求項１記載の発光駆動回路において、前記電荷蓄積手段は、前記第１の電流路に付設された容量素子からなることを特徴としている。
請求項３記載の発光駆動回路は、請求項１記載の発光駆動回路において、前記発光駆動回路は、第１の動作タイミングで、前記第１の書込制御手段により前記第１の電流路に前記第１の書込電流が流れ、前記電荷蓄積手段に前記第１の書込電流に応じた所定の電荷が蓄積され、前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記発光制御手段により前記電荷蓄積手段に蓄積された電荷に応じて前記駆動電流が前記発光素子に供給されることを特徴としている。
【００１５】
請求項４記載の発光駆動回路は、請求項１記載の発光駆動回路において、前記第１の書込制御手段は、前記第１の電流路及び前記第３の電流路間に設けられ、前記第１の書込電流が流れて、前記第１の電流路へ前記第１の書込電流を流す第４の電流路を備えることを特徴としている。
請求項５記載の発光駆動回路は、請求項４記載の発光駆動回路において、前記第１の書込制御手段は、前記第４の電流路に設けられ、該第４の電流路に流れる電流を制御する電流制御手段を備えることを特徴としている。
【００１６】
請求項６記載の発光駆動回路は、請求項５記載の発光駆動回路において、前記発光制御手段は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の書込電流の値を制御する第１のスイッチング素子を備え、前記電荷蓄積手段は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記第１の書込制御手段は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、前記電流制御手段は、前記第４の電流路に設けられ、該第４の電流路に流れる電流を制御する第３のスイッチング素子を備え、前記第２の書込制御手段は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の書込電流の値を制御する第５のスイッチング素子と、を備えることを特徴としている。
【００１７】
請求項７記載の発光駆動回路は、請求項６記載の発光駆動回路において、前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴としている。
請求項８記載の発光駆動回路は、請求項１乃至７のいずれかに記載の発光駆動回路において、前記第１の書込電流に対する前記第２の書込電流の電流値の倍率は、前記第１の書込制御手段及び前記第２の書込制御手段を構成するトランジスタのサイズに基づいて設定されることを特徴としている。
請求項９記載の発光駆動回路は、請求項６乃至８のいずれかに記載の発光駆動回路において、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴としている。
【００１８】
請求項１０記載の発光駆動回路は、請求項６乃至９のいずれかに記載の発光駆動回路において、前記電荷蓄積手段における前記容量素子は、少なくとも、前記第１のスイッチング素子と前記第１の電流路間に形成された寄生容量を含むことを特徴としている。
請求項１１記載の発光駆動回路は、請求項１乃至１０のいずれかに記載の発光駆動回路において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴としている。
請求項１２記載の発光駆動回路は、請求項１乃至１１のいずれかに記載の発光駆動回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴としている。
【００１９】
請求項１３記載の表示装置は、マトリクス状に配列された複数の表示画素を有する表示パネルを備え、前記各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記各表示画素は、発光素子と、前記発光素子の発光動作を制御する画素駆動回路を備え、該画素駆動回路は、前記発光素子に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する第１の書込電流を流し、該第１の書込電流に応じた電荷を蓄積する電荷蓄積手段を備え、該電荷蓄積手段に蓄積された電荷に基づく駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記第１の書込電流を流す制御を行う第１の書込制御手段と、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流す制御を行う第２の書込制御手段と、を備え、前記表示パネルは、前記各表示画素を行単位で選択するための走査信号が印加される走査線と、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する信号電流が流れる信号線と、を備えることを特徴としている。
【００２０】
請求項１４記載の表示装置は、請求項１３記載の表示装置において、前記電荷蓄積手段は、前記第１の電流路に付設された容量素子からなることを特徴としている。
請求項１５記載の表示装置は、請求項１３又は１４記載の表示装置において、前記表示装置は、少なくとも、前記走査線に前記走査信号を印加する走査駆動手段と、前記信号線に前記信号電流を流すための電流引き込み回路を有する信号駆動手段と、を備えることを特徴としている。
【００２１】
請求項１６記載の表示装置は、請求項１３乃至１５のいずれかに記載の表示装置において、前記画素駆動回路は、第１の動作タイミングで、前記第１の書込制御手段により前記第１の電流路に前記第１の書込電流が流れ、前記電荷蓄積手段に前記第１の書込電流に応じた所定の電荷が蓄積され、前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記発光制御手段により前記電荷蓄積手段に蓄積された電荷に応じて前記駆動電流が前記発光素子に供給されることを特徴としている。
請求項１７記載の表示装置は、請求項１３乃至１６のいずれかに記載の表示装置において、前記第１の書込制御手段は、前記第１の電流路及び前記信号線間に設けられ、前記第１の書込電流が流れて、前記第１の電流路へ前記第１の書込電流を流す第３の電流路と、該第３の電流路に設けられ、前記第３の電流路に流れる電流を制御する電流制御手段と、を備えることを特徴としている。
【００２２】
請求項１８記載の表示装置は、請求項１３乃至１７のいずれかに記載の表示装置において、前記発光制御手段は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の書込電流の値を制御する第１のスイッチング素子を備え、前記電荷蓄積手段は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記第１の書込制御手段は、前記第１のスイッチング素子を制御する第２のスイッチング素子を備え、前記電流制御手段は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備え、前記第２の書込制御手段は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の書込電流の値を制御する第５のスイッチング素子と、を備えたことを特徴としている。
【００２３】
請求項１９記載の表示装置は、請求項１８記載の表示装置において、前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴としている。
請求項２０記載の表示装置は、請求項１９記載の表示装置において、前記第１の書込電流に対する前記第２の書込電流の電流値の倍率は、前記第１の書込制御手段における前記第１のスイッチング素子及び前記第２の書込制御手段における前記第５のスイッチング素子を構成する薄膜トランジスタのサイズに基づいて設定され、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴としている。
請求項２１記載の表示装置は、請求項１３乃至２０のいずれかに記載の表示装置において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴としている。
【００２４】
請求項２２記載の表示装置の駆動制御方法は、マトリクス状に配列された複数の表示画素を有する表示パネルを備え、該各表示画素は発光素子を備え、各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置の駆動制御方法において、前記各表示画素の選択期間中に、前記発光素子に接続される第１の電流路に第１の書込電流を流すステップと、前記第１の書込電流に応じた所定の電荷を蓄積するステップと、前記第１の電流路に並列的に設けられる第２の電流路に、前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流すステップと、前記第１の電流路及び第２の電流路に電気的に接続される第３の電流路に、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する前記信号電流を流すステップと、前記各表示画素の非選択期間中に、前記蓄積された電荷に応じた駆動電流を前記発光素子に供給するステップと、を備えることを特徴としている。
請求項２３記載の表示装置の駆動制御方法は、請求項２２記載の表示装置の駆動制御方法において、前記表示装置の駆動制御方法における前記選択期間中においては、前記発光素子は非発光状態とされ、前記非選択期間中において、前記発光素子は発光状態とされることを特徴としている。
【００２５】
すなわち、本発明に係る発光駆動回路は、有機ＥＬ素子や発光ダイオード等のように、供給される電流値に応じて所定の輝度で自己発光する発光素子に対して、所望の輝度階調での発光動作を実行させるための電流を供給する駆動回路であって、第１の電流路に流す信号電流（第１の書込電流、駆動電流）の電流値を規定する第１のスイッチング素子及び容量素子を備えた発光制御手段と、第１のスイッチング素子の動作状態を制御して第１の書込電流（書込電流）を第１の電流路に流す制御を行う第２のスイッチング素子を備えた第１の書込制御手段と、第１の電流路に並列的に設けられた第２の電流路に第１の書込電流の所定数倍（ｋ倍；ｋは１以上の任意の数）の電流値を有する第２の書込電流（搬送電流）を流す制御を行う第４及び第５のスイッチング素子を備えた第２の書込制御手段と、第１及び第２の書込電流の合計となる電流値を有する信号電流（階調電流）が流れる第３の電流路（データライン）と第１の電流路との間に設けられた第４の電流路に第１の書込電流を流すことにより、第１の電流路に第１の書込電流を流す制御を行う第３のスイッチング素子を備えた電流制御手段と、を有し、書込動作期間（選択期間；第１の動作タイミング）においては、上記第１及び第３のスイッチング素子を介して、第１の電流路に第１の書込電流（書込電流）が流れ、第４及び第５のスイッチング素子を介して、第２の電流路に第２の書込電流（搬送電流）が流れるように制御されて、第１のスイッチング素子に付設された容量素子に第１の書込電流に応じた所定の電荷が蓄積されるとともに、発光素子は非発光状態に設定され、一方、書込動作期間後の発光動作期間（非選択期間；第２の動作タイミング）においては、容量素子に蓄積された電荷に基づいて第１のスイッチング素子により上記第１の書込電流と同等の駆動電流が流れ、発光素子に供給されるように制御されて、該発光素子が所定の輝度階調で発光動作するように構成されている。
【００２６】
これにより、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流を供給し、該階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができ、また、上記書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を第１のスイッチング素子（単一の薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性（各薄膜トランジスタの動作特性）のバラツキの影響を大幅に抑制して長期間にわたり安定的に所望の発光特性を実現することができる。
【００２７】
また、本発明に係る発光駆動回路において、書込動作期間においては、発光素子を所望の輝度階調で発光動作させるために必要な電流（駆動電流＝書込電流）に対して、書込電流と搬送電流の合計となる大きな電流値（換言すれば、書込電流の所定数倍以上の電流値）を有する階調電流を、データラインを介して発光駆動回路に供給することができるので、微小な駆動電流を発光素子に供給して発光動作させる場合であっても、データラインの寄生容量を迅速に充電することができ、階調電流に対応する書込電流を発光駆動回路に短時間で良好に書き込む（電圧成分として保持する）ことができる。
【００２８】
さらに、本発明に係る発光駆動回路を構成する第１乃至第５のスイッチング素子は、全てｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができ、また、上記書込電流と搬送電流の電流値の関係を設定する手法として、第１及び第５のスイッチング素子のトランジスタサイズ（トランジスタのチャネル幅に対するチャネル長の比）の比が上述した所定数倍になるように構成することもできる。これにより、発光駆動回路を構成する全てのスイッチング素子を、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができるので、すでに確立された製造技術を適用して、簡易かつ比較的安価に書込電流と搬送電流の電流値を規定することができるとともに、動作特性が良好で安定した発光駆動回路を実現することができる。
【００２９】
また、本発明に係る表示装置及びその駆動制御方法は、上述したような発光駆動回路を画素駆動回路として適用し、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、画素駆動回路及び発光素子からなる表示画素をマトリクス状に配列してなる表示パネルを備えたディスプレイにおいて、上記表示パネルの所定の行に配列された表示画素群の選択期間（書込動作期間）中に、該各表示画素の発光素子を所望の輝度階調で発光動作させるための階調電流として、各発光素子に供給される駆動電流を規定する書込電流と、書込電流の所定数倍の電流値を有する搬送電流の電流値の合計となる大電流を、データラインを介して各表示画素に供給するとともに、各表示画素（容量素子）に上記書込電流に対応する電圧成分のみを保持させ、表示画素群の非選択期間（発光動作期間）中に、各表示画素に保持された電圧成分に応じた駆動電流を各発光素子に供給することにより、発光素子を所望の輝度階調で発光動作させるように構成されている。
【００３０】
これにより、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができるとともに、書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を単一のスイッチング素子（薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性のバラツキを抑制して適正な階調制御を行うことができ、各表示画素の表示特性を均一化して表示画質の向上を図ることができる。
【００３１】
また、本発明に係る表示装置及びその駆動制御方法において、選択期間においては、データドライバ（信号駆動手段）により表示データ（表示信号）に応じた書込電流と搬送電流の合計となる階調電流を、各データラインを介して表示画素（画素駆動回路）に供給することができるので、比較的下位の輝度階調で発光素子を発光動作させる場合や表示パネルの高精細化に伴って発光素子が微細化された場合のように駆動電流が微小電流となる場合、あるいは、各表示画素の選択期間が短く設定された場合であっても、データラインに大きな電流値を有する階調電流を供給して寄生容量を迅速に充電して、該階調電流に対応する書込電流を早期に安定化させて、該書込電流に基づく電圧成分を選択期間内に良好に書き込む（保持する）ことができる。
【００３２】
一方、非選択期間においては、各表示画素（画素駆動回路）に保持された書込電流に基づく上記電圧成分により、書込電流と同等の電流値を有する駆動電流を発光素子に供給することができるので、発光素子を表示データに応じた所望の輝度階調で良好に発光動作させることができる。したがって、表示パネルの高精細化に伴う表示画素数（走査線数）の増加により、発光素子が微細化され、選択期間が短く設定された場合であっても、良好に表示データの書込動作及び発光動作を実行することができるので、高精細化された表示パネルを備えつつ、表示画質が良好な表示装置を実現することができる。
【００３３】
【発明の実施の形態】
以下、本発明に係る発光駆動回路及び表示装置並びにその駆動制御方法について、実施の形態を示して詳しく説明する。
＜発光駆動回路＞
まず、本発明に係る発光駆動回路について説明する。ここでは、説明を簡明にするために、まず、本発明に係る発光駆動回路の一実施形態の構成を示し、次いで、本発明に係る発光駆動回路の基本となる構成及びその動作並びにその問題点について説明した後、本実施形態に係る発光駆動回路の動作及びその有効性について説明するものとする。
【００３４】
（発光駆動回路の一実施形態）
図１は、本発明に係る発光駆動回路の一実施形態を示す回路構成図である。
図１（ａ）に示すように、一実施形態に係る発光駆動回路ＤＣＡは、例えば、相互に直交するように配設された選択ライン（走査ライン）ＳＬとデータラインＤＬとの交点近傍に、ゲート端子が選択ラインＳＬに、ソース端子が電源ラインＶＬに、ドレイン端子が接点Ｎ１に各々接続された薄膜トランジスタ（第２のスイッチング素子）Ｔｒ１と、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータライン（第３の電流路）ＤＬ及び接点Ｎ２に各々接続された薄膜トランジスタ（第３のスイッチング素子）Ｔｒ２と、ゲート端子が接点Ｎ１に、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎ２に各々接続された薄膜トランジスタ（第１のスイッチング素子）Ｔｒ３と、接点Ｎ１及び接点Ｎ２間に接続されたコンデンサ（電荷蓄積手段、容量素子）Ｃｓと、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ３に各々接続された薄膜トランジスタ（第４のスイッチング素子）Ｔｒ４と、ゲート端子が接点Ｎ１（薄膜トランジスタＴｒ３のゲート端子）に、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎ３に各々接続された薄膜トランジスタ（第５のスイッチング素子）Ｔｒ５と、が設けられた構成を有している。
【００３５】
ここで、薄膜トランジスタＴｒ１乃至Ｔｒ５は、いずれもｎチャネル型のアモルファスシリコンにより構成されている。また、有機ＥＬ素子（発光素子）ＯＥＬは、上記発光駆動回路の接点Ｎ２にアノード端子が、接地電位にカソード端子が各々接続されている。
すなわち、上述したような構成を有する発光駆動回路ＤＣＡにおいて、薄膜トランジスタＴｒ３が設けられる電源ラインＶＬと接点Ｎ２間の電流路は、本発明に係る第１の電流路を構成し、該第１の電流路、薄膜トランジスタＴｒ３及びコンデンサＣｓを含む回路構成は、本発明に係る発光制御手段を構成する。また、上記薄膜トランジスタＴｒ１を含む回路構成は、本発明に係る第１の書込制御手段を構成する。また、薄膜トランジスタＴｒ２が設けられる接点Ｎ２とデータラインＤＬ間の電流路は、本発明に係る第４の電流路を構成し、該第４の電流路及び薄膜トランジスタＴｒ２を含む回路構成は、本発明に係る電流制御手段を構成する。さらに、薄膜トランジスタＴｒ４及びＴｒ５が設けられる電源ラインＶＬとデータラインＤＬ間の電流路は、本発明に係る第２の電流路を構成し、該第２の電流路及び薄膜トランジスタＴｒ４、Ｔｒ５を含む回路構成は、本発明に係る第２の書込制御手段を構成する。
【００３６】
そして、上述したような回路構成を有する発光駆動回路ＤＣＡにおいて、本実施形態においては特に、薄膜トランジスタＴｒ５のトランジスタサイズが、薄膜トランジスタＴｒ３に対して、任意の所定数倍の大きさになるように構成されている。具体的には、薄膜トランジスタＴｒ３を構成するチャネル領域の寸法比（チャネル長／チャネル幅；「Ｌ／Ｗ（Ｔｒ３）」と記す）に対して、薄膜トランジスタＴｒ５を構成するチャネル領域の寸法比（「Ｌ／Ｗ（Ｔｒ５）」と記す）が１以上の任意の所定数倍ｋ（ｋは１以上の任意の正の数）になるように設計されている。これにより、薄膜トランジスタＴｒ３及びＴｒ５のゲート端子に共通に接続される接点Ｎ１の電位により、次式（１）に示すように、薄膜トランジスタＴｒ３のソース−ドレイン間（すなわち、第１の電流路）に流れる電流（以下、便宜的に「書込電流」と記す；第１の書込電流）Ｉ１に対して、所定数倍ｋの大きな電流（以下、便宜的に「搬送電流」と記す；第２の書込電流）Ｉ２が薄膜トランジスタＴｒ５のソース−ドレイン間（すなわち、第２の電流路）に流れることになる。
Ｌ／Ｗ（Ｔｒ３）：Ｌ／Ｗ（Ｔｒ５）＝１：ｋ＝Ｉ１：Ｉ２
∴ Ｉ２＝ｋ×Ｉ１ ・・・（１）
【００３７】
なお、本発明に係る発光駆動回路の他の実施形態は、図１（ｂ）に示すように、図１（ａ）に示した回路構成に、さらに薄膜トランジスタＴｒ１のゲート端子とソース端子（接点Ｎ１）間にコンデンサ（電荷蓄積手段）Ｃｐを付加した構成を有しているものであってもよい。ここで、コンデンサＣｐは、薄膜トランジスタＴｒ１のゲート−ソース間に形成される寄生容量であってもよい。この場合、薄膜トランジスタＴｒ１のゲート−ソース間に形成される寄生容量（コンデンサＣｐ）は、一般に、薄膜トランジスタの素子特性に影響を及ぼし、画素駆動回路の動作特性を劣化させるため、薄膜トランジスタＴｒ３に付設されるコンデンサＣｓに対して、無視できる程度に極力小さくなるように設計されている。
【００３８】
次いで、上述したような構成を有する発光駆動回路における駆動制御方法について説明する。ここでは、上述した実施形態に示した発光駆動回路の動作を説明するに先立って、該発光駆動回路の基本構成となるべき回路を示して、その動作の特徴について説明する。
（基本構成に係る回路）
図２は、本発明に係る発光駆動回路の基本構成を示す回路構成図であり、図３は、基本構成に係る回路における動作を示す概念図である。ここで、上述した実施形態に係る発光駆動回路と同等の構成については、同一の符号を付して、その説明を簡略化する。なお、ここで示す基本構成に係る回路は、単独でも発光駆動回路としての機能を有するものである。
【００３９】
本発明に係る発光駆動回路の基本回路ＤＣｘは、図２に示すように、上述した図１に示した回路構成のうち、第２の電流路及び薄膜トランジスタＴｒ４、Ｔｒ５を含む第２の書込制御手段を除外し、薄膜トランジスタＴｒ１、Ｔｒ２、Ｔｒ３及びコンデンサＣｓからなる発光制御手段及び第１の書込制御手段、電流制御手段のみを備えた構成を有している。
【００４０】
このような構成を有する基本回路ＤＣｘにおける発光素子（有機ＥＬ素子）の駆動制御動作は、基本回路ＤＣｘに発光素子の発光状態（輝度階調）に対応する所定の電流（書込電流）を書き込み、電圧成分として保持する書込動作期間（第１の動作タイミング、選択期間）と、該書込動作期間に保持された電圧成分に基づいて、上記発光状態に応じた駆動電流を発光素子に供給して、所定の輝度階調で発光動作させる発光動作期間（第２の動作タイミング、非選択期間）と、を設定することにより実行される。ここで、書込動作期間と発光動作期間は、相互に時間的に重ならないように設定される。
【００４１】
以下、具体的に説明する。
（基本回路の書込動作期間）
まず、書込動作期間においては、選択ラインＳＬに対して、例えば、ハイレベルの選択信号Ｖｓｅｌ（Ｖｓｌｈ）が印加されるとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖｓｃｌが印加される。また、このタイミングに同期して、発光素子を所定の輝度階調で発光動作させるために必要な所定の信号電流をデータラインＤＬに供給する。ここでは、信号電流として、負極性の階調電流（−Ｉｐｉｘ）を供給し、基本回路ＤＣｘ側からデータラインＤＬ方向に信号電流（Ｉｐｉｘ）が引き込まれるようにする。
【００４２】
これにより、図３（ａ）に示すように、基本回路ＤＣｘを構成する薄膜トランジスタＴｒ１及びＴｒ２がオン動作して、ローレベルの電源電圧Ｖｓｃｌが接点Ｎ１（すなわち、薄膜トランジスタＴｒ３のゲート端子及びコンデンサＣｓの一端）に印加されるとともに、データラインＤＬに負極性の階調電流（−Ｉｐｉｘ）が引き込まれる動作が行われることにより、薄膜トランジスタＴｒ２を介してローレベルの電源電圧Ｖｓｃｌよりも低電位の電圧レベルが接点Ｎ２（すなわち、薄膜トランジスタＴｒ３のソース端子及びコンデンサＣｓの他端）に印加される。
【００４３】
このように、接点Ｎ１及びＮ２間（薄膜トランジスタＴｒ３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ３がオン動作して、図３（ａ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ３、接点Ｎ２、薄膜トランジスタＴｒ２を介して、データラインＤＬ方向に階調電流Ｉｐｉｘに対応した書込電流Ｉａが流れる。
このとき、コンデンサＣｓには、接点Ｎ１及びＮ２間（薄膜トランジスタのＴｒ３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、電源ラインＶＬには、接地電位以下の電圧レベルを有する電源電圧Ｖｓｃｌが印加され、さらに、書込電流Ｉａが薄膜トランジスタＴｒ２を介して、データラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２）に印加される電位は、カソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されていることになるため、有機ＥＬ素子ＯＥＬには駆動電流が流れず、発光動作は行われない。
【００４４】
（基本回路の発光動作期間）
次いで、書込動作期間終了後の有機ＥＬ素子の発光動作期間においては、選択ラインＳＬに対して、ローレベルの選択信号Ｖｓｅｌ（Ｖｓｌｌ）が印加されるとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖｓｃｈが印加される。また、このタイミングに同期して、データラインＤＬにおける信号電流（書込電流Ｉａ）の引き込み動作を停止する。
【００４５】
これにより、図３（ｂ）に示すように、基本回路ＤＣｘを構成する薄膜トランジスタＴｒ１及びＴｒ２がオフ動作して、接点Ｎ１（すなわち、薄膜トランジスタＴｒ３のゲート端子及びコンデンサＣｓの一端）への電源電圧Ｖｓｃの印加が遮断されるとともに、薄膜トランジスタＴｒ２を介して接点Ｎ２からデータラインＤＬへ流れる書込電流Ｉａが遮断されるので、コンデンサＣｓは、上述した書込動作において蓄積された電荷を保持する。
【００４６】
このように、コンデンサＣｓが書込動作時の充電電圧を保持することにより、接点Ｎ１及びＮ２間（薄膜トランジスタのＴｒ３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖｓｃｈが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２）に印加される電位は、カソード端子の電位（接地電位）よりも高くなる。
【００４７】
したがって、図３（ｂ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ３、接点Ｎ２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に駆動電流Ｉｂが流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。ここで、コンデンサＣｓにより保持される電位差（充電電圧）は、薄膜トランジスタＴｒ３において階調電流（−Ｉｐｉｘ）に対応する書込電流Ｉａを流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる駆動電流Ｉｂは、上記書込電流Ｉａと同等の電流値（Ｉｂ≒Ｉａ）を有することになる。これにより、書込動作期間後の発光動作期間においては、書込動作期間に書き込まれた電圧成分に基づいて、薄膜トランジスタＴｒ３を介して、所定の発光状態（輝度階調）に対応する駆動電流Ｉｂが継続的に供給されることになり、有機ＥＬ素子ＯＥＬは所望の輝度階調で継続的に発光する。
【００４８】
ここで、上述したような基本回路ＤＣｘを構成する各薄膜トランジスタＴｒ１〜Ｔｒ３については、全てｎチャネル型ＭＯＳトランジスタを適用することにより、上記駆動制御動作を良好に実行させることができるので、アモルファスシリコンを用いた単一型の薄膜トランジスタを、上記基本回路に良好に適用することができる。したがって、すでに確立された製造技術を適用して、動作特性の安定した回路構成を比較的安価に実現することができる。
【００４９】
また、上述したような基本回路ＤＣｘにおいては、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流（書込電流）を供給し、その電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流を制御することにより、所定の輝度階調で発光動作させる電流指定方式が適用され、さらに、所望の輝度階調に応じた信号電流の電流レベルを電圧レベルに変換する機能（すなわち、電流／電圧変換用トランジスタとしての機能）と、有機ＥＬ素子ＯＥＬに所定の電流値の駆動電流Ｉｂを供給する機能（すなわち、発光駆動用トランジスタとしての機能）を単一の薄膜トランジスタＴｒ３により実現しているので、基本回路ＤＣｘを構成する各薄膜トランジスタの動作特性（ソース−ドレイン間電流等）のバラツキの影響を受けることなく、長期間にわたり安定的に所望の発光特性を実現することができるという利点を有している。
【００５０】
ところで、上述したような基本回路ＤＣｘにより駆動制御される発光素子（有機ＥＬ素子や発光ダイオード等）は、基本回路ＤＣｘにより供給される駆動電流Ｉｂ（より詳しくは、データラインＤＬに供給される階調電流Ｉｐｉｘに対応する書込電流Ｉａ）の電流値に依存して発光動作時の輝度階調が制御されるので、例えば、最低階調で発光動作を行う場合等には、書込電流Ｉａ（すなわち、階調電流Ｉｐｉｘ）の電流値が最小となる微小な値に設定される。
この場合、基本回路ＤＣｘに階調電流Ｉｐｉｘを供給する（上述した駆動制御方法においては、基本回路ＤＣｘからデータラインＤＬ方向に階調電流Ｉｐｉｘを引き込む）ということは、所定の電流値を有する階調電流ＩｐｉｘによりデータラインＤＬに付加された寄生容量（配線容量）を充電することを意味するので、階調電流Ｉｐｉｘの電流値が小さくなるほど、上記データラインＤＬの充電に要する時間が長くなり、上記基本回路ＤＣｘにおける書込動作に要する時間が長くなる傾向があった。
【００５１】
一方、有機ＥＬ素子や発光ダイオード等の発光素子において、所定の輝度階調で発光動作させるために必要な電流値は、周知のように、発光素子の寸法に依存するので、例えば、上述したような基本回路ＤＣｘからなる発光駆動回路を備えた表示画素を複数個マトリクス状に配列して表示パネルを構成した場合においては、パネルサイズと解像度に応じて上記駆動電流Ｉｂの電流値が規定される。すなわち、走査線（選択ライン）数を増加させて解像度を向上させるほど、駆動電流（すなわち、階調電流）は小さな電流値でよいことになる。そのため、発光動作に必要な比較的小さな電流値からなる階調電流ＩｐｉｘをデータラインＤＬを介して供給する（引き込む）場合には、各表示画素（すなわち、発光駆動回路）への書込動作に要する時間が長くなり、表示パネルに画像情報を表示するために設定される所定の動作期間（走査期間又は選択期間）内に発光動作が可能な表示画素数（走査線数）に限界が生じ、表示パネルの解像度の向上に制約が生じるという問題があった。
【００５２】
そこで、本発明に係る発光駆動回路おいては、図１に示したように、第１の電流路に書込電流（第１の書込電流）を流す書込制御手段（第１の書込制御手段）と、該電流路に並列的に設けられた第２の電流路に、書込電流の所定数倍の搬送電流（第２の書込電流）を流す書込制御手段（第２の書込制御手段）を設け、発光駆動回路への書込動作時には、上記書込電流と搬送電流の合計となる比較的大きな電流値を有する信号電流を、上記階調電流として第３の電流路であるデータラインに供給するとともに、第４の電流路を介して書込電流を流すことにより、発光素子を非発光状態に維持しつつ、該書込電流に応じた電荷をコンデンサ（電荷蓄積手段）に蓄積し、発光動作時には、上記書込動作時に蓄積された電荷に基づく電圧に応じた電流値を有する駆動電流を発光素子に供給して、該発光素子を所定の輝度階調で発光動作させる発光状態に移行するように制御する。
【００５３】
図４は、本実施形態に係る発光駆動回路における駆動制御動作を示す概念図である。ここで、上述した基本回路と同等の動作については、その説明を簡略化する。
（発光駆動回路の書込動作期間）
図１（ａ）に示した本実施形態に係る発光駆動回路の書込動作期間においては、ハイレベルの選択信号（後述する表示装置においては、走査信号に相当する）Ｖｓｅｌが選択ラインＳＬに印加されることにより、図４（ａ）に示すように、薄膜トランジスタＴｒ１、Ｔｒ２及びＴｒ４がオン動作する。このとき、有機ＥＬ素子ＯＥＬの発光状態（輝度階調）に応じた負極性の階調電流（−Ｉｐｉｘ）がデータラインＤＬに供給されるとともに、ローレベルの電源電圧Ｖｓｃｌが電源ラインＶＬに印加される。
【００５４】
これにより、上述した基本回路ＤＣｘと同様に、接点Ｎ１に電源電圧Ｖｓｃｌが印加されるとともに、発光駆動回路ＤＣＡ側からデータラインＤＬ方向に階調電流Ｉｐｉｘが引き込まれるように流れることにより、各々、薄膜トランジスタＴｒ２及びＴｒ４を介して、薄膜トランジスタＴｒ３及びＴｒ５の各ソース端子（すなわち、接点Ｎ２及び接点Ｎ３）に、ローレベルの電源電圧Ｖｓｃｌよりも低電位の所定の電圧レベルが印加されて、薄膜トランジスタＴｒ３及びＴｒ５がオン動作する。
【００５５】
したがって、電源ラインＶＬから薄膜トランジスタＴｒ３、接点Ｎ２、薄膜トランジスタＴｒ２を介してデータラインＤＬ方向に、薄膜トランジスタＴｒ３のトランジスタサイズに応じた書込電流Ｉ１が引き込まれるように流れるとともに、電源ラインＶＬから薄膜トランジスタＴｒ５及びＴｒ４を介してデータラインＤＬ方向に、薄膜トランジスタＴｒ５のトランジスタサイズに応じた搬送電流Ｉ２が引き込まれるように流れる。ここで、データラインＤＬに供給される階調電流（−Ｉｐｉｘ）は、上記書込電流Ｉ１と搬送電流Ｉ２の合計値になるように設定されているので、上式（１）に基づいて、次式（２）に示すように、書込電流Ｉ１の所定数倍（ｋ倍）以上の電流値となるように設定される。
Ｉｐｉｘ＝Ｉ１＋Ｉ２＝（１＋ｋ）×Ｉ１ ・・・（２）
【００５６】
このような書込動作によれば、最低階調で発光動作を行う場合等のように、微小な電流値からなる階調電流を発光駆動回路ＤＣＡに供給して書き込みを行う際においても、上式（２）に示したように、薄膜トランジスタＴｒ３に流れる書込電流Ｉ１に比較して、大きな階調電流Ｉｐｉｘ（＝（１＋ｋ）×Ｉ１）をデータラインＤＬに流すことができるので、データラインＤＬに付加された寄生容量を迅速に充電することができる。これにより、発光駆動回路ＤＣＡに流れる書込電流を早期に安定化させて良好に書込動作を行うことができ、当該書込動作に要する時間を短縮することができる。
【００５７】
また、このとき、薄膜トランジスタＴｒ３のゲート電圧（接点Ｎ１の電位）は、薄膜トランジスタＴｒ３のドレイン−ソース間に書込電流Ｉ１を流すために必要な電圧値になり、このゲート電圧が薄膜トランジスタＴｒ３のゲート−ソース間に設けられたコンデンサ（寄生容量＋付加蓄積容量）Ｃｓに電圧成分として充電される。さらに、図１（ｂ）に示した発光駆動回路ＤＣＢにおいては、薄膜トランジスタＴｒ３のドレイン−ソース間に書込電流Ｉ１が流れて、ゲート電圧が保持された状態においては、薄膜トランジスタＴｒ１のゲート電圧（ハイレベルの選択信号Ｖｓｅｌ）とソース電圧（薄膜トランジスタＴｒ３のゲート電圧）間の電位差がコンデンサ（寄生容量）Ｃｐに電圧成分として充電される。なお、この書込動作状態においては、上述した基本回路ＤＣｘに示した場合と同様に、電源ラインＶＬに接地電位以下の電圧レベルを有する電源電圧Ｖｓｃｌが印加され、さらに、書込電流Ｉ１が薄膜トランジスタＴｒ２を介して、データラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬには逆バイアス電圧が印加されることになり、有機ＥＬ素子ＯＥＬは発光しない。
【００５８】
（発光駆動回路の発光動作期間）
次いで、書込動作期間終了後の発光動作期間においては、ローレベルの選択信号Ｖｓｅｌが選択ラインＳＬに印加されることにより、図４（ｂ）に示すように、薄膜トランジスタＴｒ１、Ｔｒ２及びＴｒ４がオフ動作する。このとき、ハイレベルの電源電圧Ｖｓｃｈが電源ラインＶＬに印加されるとともに、階調電流Ｉｐｉｘの引き込み動作が停止される。
【００５９】
これにより、接点Ｎ１及びＮ２への特定の電圧レベルの印加が遮断されて、コンデンサＣｓに充電された電圧がそのまま保持されることにより、薄膜トランジスタＴｒ３はオン状態を維持し、また、電源ラインＶＬには、接地電位よりも高い電圧レベル（ハイレベル）を有する電源電圧Ｖｓｃｈが印加されるので、有機ＥＬ素子ＯＥＬには順方向にバイアス電圧が印加されることになり、薄膜トランジスタＴｒ３を介して駆動電流Ｉ３が継続的に供給されて、該駆動電流Ｉ３に基づく所望の輝度階調で有機ＥＬ素子ＯＥＬが継続的に発光する。このとき、有機ＥＬ素子ＯＥＬに供給される駆動電流Ｉ３は、厳密には、上記書込動作において薄膜トランジスタＴｒ３を流れる書込電流Ｉ１から、薄膜トランジスタＴｒ１のゲート−ソース間に設けられたコンデンサ（寄生容量）Ｃｐに充電された電圧に対応する電流分を差し引いた電流値に設定される。
【００６０】
ここで、コンデンサＣｓとＣｐの関係について検討すると、上述したように、書込動作時において薄膜トランジスタＴｒ１のゲート−ソース間に付加されたコンデンサ（寄生容量）Ｃｐ、及び、薄膜トランジスタＴｒ３のゲート−ソース間に付加されたＣｓ（寄生容量＋付加蓄積容量）に充電された電荷は、電荷保存の法則により、発光動作時においても保持されることから、次式（３）に示す関係が得られる。
ここで、Ｖｇ１は書込動作時における接点Ｎ１の電位（薄膜トランジスタＴｒ３のゲート電圧）であり、Ｖｇ２は発光動作時における接点Ｎ１の電位である。また、Ｖｓｌｈは書込動作時におけるハイレベルの選択信号であり、Ｖｓｌｌは発光動作時におけるローレベルの選択信号である。Ｖｓ１は書込動作時における接点Ｎ２の電位（薄膜トランジスタＴｒ３のソース電圧）であり、Ｖｓ２は発光動作時における接点Ｎ２（有機ＥＬ素子のアノード端子）の電位である。
【００６２】
上式（３）により、書込動作時と発光動作時における薄膜トランジスタＴｒ３のゲート電圧の変化量ΔＶｇ（＝Ｖｇ１−Ｖｇ２）は、次式（４）のように表すことができる。
ΔＶｇ＝（Ｃｐ×ΔＶｓｅｌ＋Ｃｓ×ΔＶｓ）／（Ｃｓ＋Ｃｐ） ・・・（４）
ここで、ΔＶｓは薄膜トランジスタＴｒ３のソース電圧の変化量であって、ΔＶｓ＝Ｖｓ１−Ｖｓ２であり、ΔＶｓｅｌは選択信号の電圧変化であって、ΔＶｓｅｌ＝Ｖｓｌｈ−Ｖｓｌｌである。
【００６３】
上式（４）において、薄膜トランジスタＴｒ１のコンデンサ（寄生容量）Ｃｐを極力抑制するために、薄膜トランジスタＴｒ３のコンデンサＣｓに比較して十分小さい値になるように設定した場合（Ｃｓ≫Ｃｐ）には、次式（５）のように表すことができる。
ΔＶｇ≒（Ｃｓ×ΔＶｓ）／（Ｃｓ）＝ΔＶｓ ・・・（５）
【００６４】
したがって、書込動作時と発光動作時における薄膜トランジスタＴｒ３のゲート電圧の変化量とソース電圧の変化量は略同等となるので、次式（６）に示すように、薄膜トランジスタＴｒ３のゲート−ソース間電圧Ｖｇｓも変化しないことになる。
ΔＶｇｓ＝ΔＶｇ−ΔＶｓ≒０ ・・・（６）
このことから、書込動作時に薄膜トランジスタＴｒ３のゲート端子に印加された電圧（コンデンサＣｓに充電された電圧）が、発光動作時においてもそのまま印加されることになり、発光動作時に有機ＥＬ素子ＯＥＬに供給される駆動電流Ｉ３は、書込動作時に発光駆動回路ＤＣＡを流れる書込電流Ｉ１と同等になる。
【００６５】
このように、本実施形態に係る発光駆動回路ＤＣＡによれば、書込動作期間内に所望の輝度階調に応じた書込電流Ｉ１と、該書込電流Ｉ１の所定数倍の搬送電流Ｉ２の合計値からなる大きな電流値を有する階調電流Ｉｐｉｘを、データラインＤＬを介して引き込むように流して、データラインＤＬの配線容量を迅速に充電することにより、有機ＥＬ素子ＯＥＬを発光動作させるための発光制御トランジスタ（薄膜トランジスタＴｒ３）に付設されたコンデンサＣｓに、書込電流Ｉ１に基づく電荷を迅速かつ良好に蓄積することができ、また、発光動作期間に上記蓄積された電荷（充電電圧）に基づいて、書込電流Ｉ１と同等の電流値を有する駆動電流Ｉ３を有機ＥＬ素子ＯＥＬに良好に供給することができるので、表示データの書込速度を向上させて、表示応答特性の改善を図ることができる。また、本実施形態に係る発光駆動回路によれば、上述した基本回路と同等の作用効果を得ることもできる。
【００６６】
なお、上述した実施形態においては、発光駆動回路ＤＣＡ、ＤＣＢとして５個の薄膜トランジスタＴｒ１乃至Ｔｒ５を備えた回路構成を示して説明したが、本発明はこの実施形態に限定されるものではなく、電流指定方式を適用した発光駆動回路であって、発光素子への駆動電流の供給を制御する発光制御トランジスタを有し、書込動作期間（選択期間）において、所望の輝度階調に応じた書込電流を各制御トランジスタに付設されたコンデンサ（又は、寄生容量）に電圧成分として充電した後、発光動作期間（非選択期間）において、該充電電圧に応じて、上記発光制御トランジスタをオン動作させて書込電流と同等の駆動電流を供給して、発光素子を所定の輝度階調で発光させるものであれば、他の回路構成を有するものであってもよい。
【００６７】
＜表示装置＞
次に、上述した発光駆動回路を表示画素の画素駆動回路として適用し、該表示画素を複数マトリクス状に配列してなる表示パネルを備えた表示装置について、図面を参照して説明する。
図５は、本発明に係る表示装置の全体構成の一例を示す概略ブロック図であり、図６は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【００６８】
図５、図６に示すように、本実施形態に係る表示装置１００は、概略、相互に並行して配設された複数の走査ライン（走査線；上述した選択ラインに相当する）ＳＬ及び電源ライン（電源線）ＶＬと複数のデータライン（信号線）ＤＬとの各交点近傍に、上述した発光駆動回路と同等の回路構成を有する画素駆動回路ＤＣ及び有機ＥＬ素子（発光素子）ＯＥＬを備えた複数の表示画素がマトリクス状に配列された表示パネル１１０と、表示パネル１１０の選択ラインＳＬに接続され、各走査ラインＳＬに所定のタイミングで順次ハイレベルの走査信号（上述した選択信号に相当する）Ｖｓｅｌを印加することにより、行ごとの表示画素群を選択状態に制御する走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０のデータラインＤＬに接続され、データラインＤＬへの表示データに応じた信号電流（階調電流）の供給状態を制御するデータドライバ（信号駆動手段）１３０と、表示パネル１１０の走査ラインＳＬに並行して配設された電源ラインＶＬに接続され、各電源ラインＶＬに所定のタイミングで順次ハイレベル又はローレベルの電源電圧Ｖｓｃを印加することにより、表示画素群に表示データに応じた所定の信号電流（書込電流、駆動電流）を流す電源ドライバ１４０と、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０、電源ドライバ１４０の動作状態を制御する走査制御信号及びデータ制御信号、電源制御信号を生成、出力するシステムコントローラ１５０と、表示装置１００の外部から供給される映像信号に基づいて、表示データを生成してデータドライバ１３０に供給するとともに、該表示データを表示パネル１１０に画像表示するためのタイミング信号（システムクロック等）を生成、又は、抽出してシステムコントローラ１５０に供給する表示信号生成回路１６０と、を備えて構成されている。
【００６９】
以下、上記各構成について具体的に説明する。
図７は、本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図であり、図８は、本実施形態に係るデータドライバに適用される電圧電流変換・階調電流引き込み回路の一例を示す回路構成図である。また、図９は、本実施形態に係る表示装置の駆動制御方法の一動作タイミングを示すタイミングチャートである。さらに、図１０は、本発明に係る表示装置に適用される走査ドライバの他の例を示す概略構成図である。
【００７０】
（表示パネル）
表示パネル１１０にマトリクス状に配列された表示画素は、図６に示すように、走査ドライバ１２０から走査ラインＳＬに印加される走査信号Ｖｓｅｌ、及び、信号ドライバ１３０からデータラインＤＬに供給される信号電流（階調電流Ｉｐｉｘ）、電源ドライバ１４０から電源ラインＶＬに印加される電源電圧Ｖｓｃに基づいて、上述した発光駆動回路ＤＣＡと同様に、表示画素への書込動作及び発光動作を制御する画素駆動回路ＤＣと、供給される駆動電流の電流値に応じて発光時の輝度階調が制御される有機ＥＬ素子ＯＥＬや発光ダイオード等の発光素子と、を有して構成されている。なお、本実施形態においては、発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示す。
ここで、画素駆動回路ＤＣは、上述した発光駆動回路と同様に、走査信号に基づいて選択状態又は非選択状態に設定され、選択状態において表示データに応じた階調電流を取り込んで電圧レベルとして保持し、非選択状態において保持した電圧レベルに応じた駆動電流を発光素子に流して、所定の輝度階調で継続的に発光させる機能を有している。
【００７１】
（走査ドライバ）
走査ドライバ１２０Ａは、システムコントローラ１５０から供給される走査制御信号に基づいて、各走査ラインＳＬにハイレベルの走査信号Ｖｓｅｌを順次印加することにより、各行ごとの表示画素を選択状態とし、データドライバ１３０により表示データに基づく大電流からなる負極性の階調電流（−Ｉｐｉｘ）をデータラインＤＬに供給して、各表示画素に所定の書込電流を書き込むように制御する。
【００７２】
走査ドライバ１２０Ａは、具体的には、図６に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各走査ラインＳＬごとに対応して複数段備え、システムコントローラから供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト信号が、バッファを介して所定の電圧レベル（ハイレベル）を有する走査信号Ｖｓｅｌとして各走査ラインＳＬに印加される。
【００７３】
（データドライバ）
データドライバ１３０は、システムコントローラ１５０から供給されるデータ制御信号（出力イネーブル信号ＯＥ、データラッチ信号ＳＴＢ、サンプリングスタート信号ＳＴＲ、シフトクロック信号ＣＬＫ等）に基づいて、表示信号生成回路１６０から供給される表示データを所定のタイミングで取り込んで保持し、該表示データに対応する階調電圧を電流成分に変換して、階調電流（−Ｉｐｉｘ）として各データラインＤＬに供給する。
【００７４】
データドライバ１３０は、具体的には、図７に示すように、システムコントローラ１５０からデータ制御信号として供給されるシフトクロック信号ＣＬＫに基づいて、サンプリングスタート信号ＳＴＲを順次シフトしつつシフト信号を出力するシフトレジスタ回路１３１と、該シフト信号の入力タイミングに基づいて、表示信号生成回路１６０から供給される１行分の表示データＤ０〜Ｄｎ（デジタルデータ）を順次取り込むデータレジスタ回路１３２と、データラッチ信号ＳＴＢに基づいて、データレジスタ回路１３２により取り込まれた１行分の表示データＤ０〜Ｄｎを保持するデータラッチ回路１３３と、図示を省略した電源供給手段から供給される階調生成電圧Ｖ０〜Ｖｎに基づいて、上記保持された表示データＤ０〜Ｄｎを所定のアナログ信号電圧（階調電圧Ｖｐｉｘ）に変換するＤ／Ａコンバータ１３４と、アナログ信号電圧に変換された表示データに対応する階調電流（−Ｉｐｉｘ）を生成し、システムコントローラ１５０から供給される出力イネ−ブル信号ＯＥに基づいて、該階調電流（−Ｉｐｉｘ）を表示パネル１１０に配設された各データラインＤＬに供給する（本実施形態においては、負極性の階調電流（−Ｉｐｉｘ）を生成することにより、階調電流を引き込む）電圧電流変換・階調電流引き込み回路１３５と、を有して構成されている。
【００７５】
ここで、電圧電流変換・階調電流引き込み回路１３５に適用可能であって、各データラインＤＬごとに接続される回路構成としては、例えば、図８に示すように、反転入力端子（−）に、入力抵抗Ｒを介して逆極性の階調電圧（−Ｖｐｉｘ）が入力され、非反転入力端子（＋）に、入力抵抗Ｒを介して基準電圧（接地電位）が入力されるとともに、出力端子が帰還抵抗Ｒを介して反転入力端子（−）に接続されたオペアンプＯＰ１と、オペアンプＯＰ１の出力端子に出力抵抗Ｒを介して設けられた接点ＮＡの電位が、非反転入力端子（＋）に入力され、出力端子が反転入力端子（−）に接続されるとともに、出力抵抗Ｒを介してオペアンプＯＰ１の非反転入力端子（＋）に接続されたオペアンプＯＰ２と、接点ＮＡに、システムコントローラ１５０から供給される出力イネ−ブル信号ＯＥに基づいてオン／オフ動作し、データラインＤＬへの階調電流Ｉｐｉｘの供給状態を制御するスイッチング手段ＳＷと、を備えた構成を有している。
【００７６】
このような電圧電流変換・階調電流引き込み回路によれば、入力される負極性の階調電圧（−Ｖｐｉｘ）に対して、−Ｉｐｉｘ＝（−Ｖｐｉｘ）／Ｒからなる負極性の階調電流（−Ｉｐｉｘ）が生成され、出力イネーブル信号ＯＥに基づいて、データラインＤＬに供給される。
したがって、本実施形態に係るデータドライバ１３０によれば、表示データに応じた階調電圧から負極性の階調電流（−Ｉｐｉｘ）が変換、生成され、所定のタイミングでデータラインＤＬに供給されることにより、データラインＤＬ側からデータドライバ１３０側へ引き込む方向に、表示データに対応する階調電流Ｉｐｉｘが流れるように制御される。
【００７７】
（システムコントローラ）
システムコントローラ１５０は、走査ドライバ１２０Ａ及びデータドライバ１３０、電源ドライバ１４０の各々に対して、動作状態を制御する走査制御信号及びデータ制御信号（上述した走査シフトスタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ、シフトスタート信号ＳＴＲやシフトクロック信号ＣＬＫ、ラッチ信号ＳＴＢ、出力イネ−ブル信号ＯＥ等）、電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）を出力することにより、各ドライバを所定のタイミングで動作させて走査信号Ｖｓｅｌ及び階調電流Ｉｐｉｘ、電源電圧Ｖｓｃを生成、出力させ、上述した発光駆動回路における駆動制御動作を連続的に実行させて、所定の映像信号に基づく画像情報を表示パネル１１０に表示させる制御を行う。
【００７８】
（電源ドライバ）
電源ドライバ１４０は、システムコントローラ１５０から供給される電源制御信号に基づいて、上記走査ドライバ１２０Ａにより各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、電源ラインＶＬにローレベルの電源電圧Ｖｓｃｌ（例えば、接地電位以下の電圧レベル）を印加することにより、電源ラインＶＬから表示画素（画素駆動回路）を介してデータドライバ１３０方向に、表示データに基づく所定の書込電流を引き込み、一方、走査ドライバ１２０Ａにより各行ごとの表示画素群が非選択状態に設定されるタイミングに同期して、電源ラインＶＬにハイレベルの電源電圧Ｖｓｃｈを印加することにより、電源ラインＶＬから表示画素（画素駆動回路）を介して有機ＥＬ素子ＯＥＬ方向に、表示データに基づいて書き込まれた書込電流と同等の駆動電流を流すように制御する。
【００７９】
電源ドライバ１４０は、図６に示すように、概略、上述した走査ドライバ１２０と同様に、シフトレジスタとバッファからなるシフトブロックＳＢを、各電源ラインＶＬごとに対応して複数段備え、システムコントローラから供給される走査制御信号と同期する電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト出力が、バッファを介して所定の電圧レベル（走査ドライバ１２０による選択状態においてはローレベル、非選択状態においてはハイレベル）を有する電源電圧Ｖｓｃｌ、Ｖｓｃｈとして各電源ラインＶＬに印加される。
【００８０】
（表示信号生成回路）
表示信号生成回路１６０は、例えば、表示装置の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分を表示データとしてデータドライバ１３０のデータレジスタ回路１３２に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０、電源ドライバ１４０に対して供給する走査制御信号及びデータ制御信号、電源制御信号を生成する。
【００８１】
このような構成を有する表示装置における駆動制御方法は、まず、図９に示すように、一走査期間Ｔｓｃを１サイクルとして、該一走査期間Ｔｓｃ内に、特定の走査ラインＳＬに接続された表示画素群を選択して表示データに対応する階調電流を供給して、所定の書込電流を流し、信号電圧として保持する書込動作期間（表示画素の選択期間）Ｔｓｅと、該書込動作期間Ｔｓｅに書き込み、保持された信号電圧に基づいて、上記表示データに応じた駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（表示画素の非選択期間）Ｔｎｓｅと、を設定（Ｔｓｃ＝Ｔｓｅ＋Ｔｎｓｅ）し、各動作期間において、上述した発光駆動回路と略同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔｓｅは、相互に時間的な重なりが生じないように設定される。
【００８２】
すなわち、表示画素への書込動作期間Ｔｓｅにおいては、図９に示すように、特定の行（ｉ行目）の表示画素群に対して、走査ドライバ１２０Ａ及び電源ドライバ１４０により走査ラインＳＬ及び電源ラインＶＬを所定の信号レベルに走査（ハイレベルの走査信号及びローレベルの電源電圧Ｖｓｃｌを印加）することにより、データドライバ１３０により各データラインＤＬに供給された大電流からなる負極性の階調電流（−Ｉｐｉｘ；Ｉｐｉｘ＝Ｉ１−Ｉ２）に対応して流れる小電流からなる書込電流Ｉ１（＝Ｉｐｉｘ−Ｉ２）を電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔｎｓｅにおいては、上記書込動作期間Ｔｓｅに保持された電圧成分に基づく駆動電流Ｉ３（≒Ｉ１）を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光する動作が継続される。
このような一連の駆動制御動作を、図９に示すように、一走査期間Ｔｓｃ内に、表示パネル１１０を構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データに基づいて所望の画像情報が表示される。
【００８３】
したがって、本実施形態に係る表示装置及びその駆動制御方法によれば、発光素子の発光動作に要する駆動電流に対して、所定数倍以上の電流値を有する極めて大きな階調電流を各データラインに流すことにより、比較的下位の輝度階調で発光素子を発光動作させる場合や発光素子を微細化した場合のように、微小な駆動電流を発光素子に供給する場合、もしくは、各表示画素の書込動作期間（選択期間）を短く設定した場合であっても、大電流からなる階調電流によりデータラインに付加された寄生容量を短時間で充電して、所定の書込動作期間内に表示データを良好に書き込むことができる。これにより、表示パネルの高精細化に伴う表示画素数（走査線数）の増加により、発光素子が微細化され、選択期間が短く設定された場合であっても、良好に表示データの書込動作及び発光動作を実行することができるので、高精細化された表示パネルを備えつつ、表示画質が良好な表示装置を実現することができる。
【００８４】
なお、本実施形態においては、表示パネル１１０の周辺に付設されるドライバとして、図５及び図６に示すように、走査ドライバ１２０Ａ、データドライバ１３０及び電源ドライバ１４０を個別に配置した構成について説明したが、本発明はこれに限定されるものではなく、上述したように、走査ドライバ１２０Ａ及び電源ドライバ１４０は、タイミングが同期する同等の制御信号（走査制御信号及び電源制御信号）に基づいて動作するので、例えば、図１０に示すように、走査ドライバ１２０Ｂに、走査信号の生成、出力タイミングに同期して電源電圧Ｖｓｃを供給する機能を有するように構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化することができる。
【００８５】
【発明の効果】
以上説明したように、本発明に係る発光駆動回路によれば、有機ＥＬ素子や発光ダイオード等のように、供給される電流値に応じて所定の輝度で自己発光する発光素子に対して、所望の輝度階調での発光動作を実行させるための電流を供給する駆動回路において、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流を供給し、該階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができ、また、上記書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を第１のスイッチング素子（単一の薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性（各薄膜トランジスタの動作特性）のバラツキの影響を大幅に抑制して長期間にわたり安定的に所望の発光特性を実現することができる。
【００８６】
また、本発明に係る発光駆動回路によれば、書込動作期間においては、発光素子を所望の輝度階調で発光動作させるために必要な電流（駆動電流＝書込電流）に対して、書込電流と搬送電流の合計となる大きな電流値（換言すれば、書込電流の所定数倍以上の電流値）を有する階調電流を、データラインを介して発光駆動回路に供給することができるので、微小な駆動電流を発光素子に供給して発光動作させる場合であっても、データラインの寄生容量を迅速に充電することができ、階調電流に対応する書込電流を発光駆動回路に短時間で良好に書き込む（電圧成分として保持する）ことができる。
【００８７】
さらに、本発明に係る発光駆動回路を構成する第１乃至第５のスイッチング素子は、全てｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができ、また、上記書込電流と搬送電流の電流値の関係を設定する手法として、第１及び第５のスイッチング素子のトランジスタサイズ（トランジスタのチャネル幅に対するチャネル長の比）の比が上述した所定数倍になるように構成することもできる。これにより、発光駆動回路を構成する全てのスイッチング素子を、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができるので、すでに確立された製造技術を適用して、簡易かつ比較的安価に書込電流と搬送電流の電流値を規定することができるとともに、動作特性が良好で安定した発光駆動回路を実現することができる。
【００８８】
また、本発明に係る表示装置及びその駆動制御方法によれば、上述したような発光駆動回路を画素駆動回路として適用し、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、画素駆動回路及び発光素子からなる表示画素をマトリクス状に配列してなる表示パネルを備えたディスプレイにおいて、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができるとともに、書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を単一のスイッチング素子（薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性のバラツキを抑制して適正な階調制御を行うことができ、各表示画素の表示特性を均一化して表示画質の向上を図ることができる。
【００８９】
また、本発明に係る表示装置及びその駆動制御方法によれば、選択期間においては、データドライバ（信号駆動手段）により表示データ（表示信号）に応じた書込電流と搬送電流の合計となる階調電流を、各データラインを介して表示画素（画素駆動回路）に供給することができるので、比較的下位の輝度階調で発光素子を発光動作させる場合や表示パネルの高精細化に伴って発光素子が微細化された場合のように駆動電流が微小電流となる場合、あるいは、各表示画素の選択期間が短く設定された場合であっても、データラインに大きな電流値を有する階調電流を供給して寄生容量を迅速に充電して、該階調電流に対応する書込電流を早期に安定化させて、該書込電流に基づく電圧成分を選択期間内に良好に書き込む（保持する）ことができる。
【００９０】
一方、非選択期間においては、各表示画素（画素駆動回路）に保持された書込電流に基づく上記電圧成分により、書込電流と同等の電流値を有する駆動電流を発光素子に供給することができるので、発光素子を表示データに応じた所望の輝度階調で良好に発光動作させることができる。したがって、表示パネルの高精細化に伴う表示画素数（走査線数）の増加により、発光素子が微細化され、選択期間が短く設定された場合であっても、良好に表示データの書込動作及び発光動作を実行することができるので、高精細化された表示パネルを備えつつ、表示画質が良好な表示装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る発光駆動回路の一実施形態を示す回路構成図である。
【図２】本発明に係る発光駆動回路の基本構成を示す回路構成図である。
【図３】基本構成に係る発光駆動回路における動作を示す概念図である。
【図４】本実施形態に係る発光駆動回路における駆動制御動作を示す概念図である。
【図５】本発明に係る表示装置の全体構成の一例を示す概略ブロック図である。
【図６】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図７】本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図である。
【図８】本実施形態に係るデータドライバに適用される電圧電流変換・階調電流引き込み回路の一例を示す回路構成図である。
【図９】本実施形態に係る表示装置の駆動制御方法の一動作タイミングを示すタイミングチャートである。
【図１０】本発明に係る表示装置に適用される走査ドライバの他の例を示す概略構成図である。
【図１１】有機ＥＬ素子を備えた発光素子型ディスプレイにおける、従来技術の各表示画素の回路構成例を示す等価回路である。
【符号の説明】
ＤＣＡ 発光駆動回路
ＤＣｘ 基本回路
ＤＣ 画素駆動回路
ＳＬ 走査ライン
ＤＬ データライン
ＶＬ 電源ライン
Ｔｒ１〜Ｔｒ５ 薄膜トランジスタ
Ｃｓ コンデンサ
ＯＥＬ 有機ＥＬ素子
１００ 表示装置
１１０ 表示パネル
１２０Ａ 走査ドライバ
１３０ データドライバ
１４０ 電源ドライバ
Claims (23)
- 発光素子に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する第１の書込電流を流し、該第１の書込電流に伴う電荷を蓄積する電荷蓄積手段を備え、該電荷蓄積手段に蓄積された電荷に基づく駆動電流を前記発光素子に供給する制御を行う発光制御手段と、
前記第１の電流路に前記第１の書込電流を流す制御を行う第１の書込制御手段と、
前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流す制御を行う第２の書込制御手段と、
前記第１の電流路及び第２の電流路に電気的に接続され、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する信号電流が流れる第３の電流路と、
を備えたことを特徴とする発光駆動回路。 - 前記電荷蓄積手段は、前記第１の電流路に付設された容量素子からなることを特徴とする請求項１記載の発光駆動回路。
- 前記発光駆動回路は、
第１の動作タイミングで、前記第１の書込制御手段により前記第１の電流路に前記第１の書込電流が流れ、前記電荷蓄積手段に前記第１の書込電流に応じた所定の電荷が蓄積され、
前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記発光制御手段により前記電荷蓄積手段に蓄積された電荷に応じて前記駆動電流が前記発光素子に供給されることを特徴とする請求項１記載の発光駆動回路。 - 前記第１の書込制御手段は、前記第１の電流路及び前記第３の電流路間に設けられ、前記第１の書込電流が流れて、前記第１の電流路へ前記第１の書込電流を流す第４の電流路を備えることを特徴とする請求項１記載の発光駆動回路。
- 前記第１の書込制御手段は、前記第４の電流路に設けられ、該第４の電流路に流れる電流を制御する電流制御手段を備えることを特徴とする請求項４記載の発光駆動回路。
- 前記発光制御手段は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の書込電流の値を制御する第１のスイッチング素子を備え、
前記電荷蓄積手段は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、
前記第１の書込制御手段は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、
前記電流制御手段は、前記第４の電流路に設けられ、該第４の電流路に流れる電流を制御する第３のスイッチング素子を備え、
前記第２の書込制御手段は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の書込電流の値を制御する第５のスイッチング素子と、
を備えることを特徴とする請求項５記載の発光駆動回路。 - 前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴とする請求項６記載の発光駆動回路。
- 前記第１の書込電流に対する前記第２の書込電流の電流値の倍率は、前記第１の書込制御手段及び前記第２の書込制御手段を構成するトランジスタのサイズに基づいて設定されることを特徴とする請求項１乃至７のいずれかに記載の発光駆動回路。
- 前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴とする請求項６乃至８のいずれかに記載の発光駆動回路。
- 前記電荷蓄積手段における前記容量素子は、少なくとも、前記第１のスイッチング素子と前記第１の電流路間に形成された寄生容量を含むことを特徴とする請求項６乃至９のいずれかに記載の発光駆動回路。
- 前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする請求項１乃至１０のいずれかに記載の発光駆動回路。
- 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項１乃至１１のいずれかに記載の発光駆動回路。
- マトリクス状に配列された複数の表示画素を有する表示パネルを備え、前記各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
前記各表示画素は、発光素子と、前記発光素子の発光動作を制御する画素駆動回路と、を備え、
該画素駆動回路は、前記発光素子に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する第１の書込電流を流し、該第１の書込電流に応じた電荷を蓄積する電荷蓄積手段を備え、該電荷蓄積手段に蓄積された電荷に基づく駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記第１の書込電流を流す制御を行う第１の書込制御手段と、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流す制御を行う第２の書込制御手段と、を備え、
前記表示パネルは、前記各表示画素を行単位で選択するための走査信号が印加される走査線と、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する前記信号電流が流れる信号線と、を備えることを特徴とする表示装置。 - 前記電荷蓄積手段は、前記第１の電流路に付設された容量素子からなることを特徴とする請求項１３記載の表示装置。
- 前記表示装置は、少なくとも、
前記走査線に前記走査信号を印加する走査駆動手段と、
前記信号線に前記信号電流を流すための電流引き込み回路を有する信号駆動手段と、
を備えることを特徴とする請求項１３又は１４記載の表示装置。 - 前記画素駆動回路は、
第１の動作タイミングで、前記第１の書込制御手段により前記第１の電流路に前記第１の書込電流が流れ、前記電荷蓄積手段に前記第１の書込電流に応じた所定の電荷が蓄積され、
前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記発光制御手段により前記電荷蓄積手段に蓄積された電荷に応じて前記駆動電流が前記発光素子に供給されることを特徴とする請求項１３乃至１５のいずれかに記載の表示装置。 - 前記第１の書込制御手段は、前記第１の電流路及び前記信号線間に設けられ、前記第１の書込電流が流れて、前記第１の電流路へ前記第１の書込電流を流す第３の電流路と、
該第３の電流路に設けられ、前記第３の電流路に流れる電流を制御する電流制御手段と、
を備えることを特徴とする請求項１３乃至１６のいずれかに記載の表示装置。 - 前記発光制御手段は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の書込電流の値を制御する第１のスイッチング素子を備え、
前記電荷蓄積手段は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、
前記第１の書込制御手段は、前記第１のスイッチング素子を制御する第２のスイッチング素子を備え、
前記電流制御手段は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備え、
前記第２の書込制御手段は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の書込電流の値を制御する第５のスイッチング素子と、
を備えたことを特徴とする請求項１３乃至１７のいずれかに記載の表示装置。 - 前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴とする請求項１８記載の表示装置。
- 前記第１の書込電流に対する前記第２の書込電流の電流値の倍率は、前記第１の書込制御手段における前記第１のスイッチング素子及び前記第２の書込制御手段における前記第５のスイッチング素子を構成する薄膜トランジスタのサイズに基づいて設定され、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴とする請求項１９記載の表示装置。
- 前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする請求項１３乃至２０のいずれかに記載の表示装置。
- マトリクス状に配列された複数の表示画素を有する表示パネルを備え、該各表示画素は発光素子を備え、各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置の駆動制御方法において、
前記各表示画素の選択期間中に、
前記発光素子に接続される第１の電流路に第１の書込電流を流すステップと、
前記第１の書込電流に応じた所定の電荷を蓄積するステップと、
前記第１の電流路に並列的に設けられる第２の電流路に、前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流すステップと、
前記第１の電流路及び第２の電流路に電気的に接続される第３の電流路に、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する前記信号電流を流すステップと、
前記各表示画素の非選択期間中に、
前記蓄積された電荷に応じた駆動電流を前記発光素子に供給するステップと、を備えることを特徴とする表示装置の駆動制御方法。 - 前記表示装置の駆動制御方法における前記選択期間中においては、前記発光素子は非発光状態とされ、前記非選択期間中において、前記発光素子は発光状態とされることを特徴とする請求項２２記載の表示装置の駆動制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002253448A JP3915907B2 (ja) | 2002-08-30 | 2002-08-30 | 発光駆動回路及び表示装置並びにその駆動制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002253448A JP3915907B2 (ja) | 2002-08-30 | 2002-08-30 | 発光駆動回路及び表示装置並びにその駆動制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004093777A true JP2004093777A (ja) | 2004-03-25 |
| JP3915907B2 JP3915907B2 (ja) | 2007-05-16 |
Family
ID=32059443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002253448A Expired - Fee Related JP3915907B2 (ja) | 2002-08-30 | 2002-08-30 | 発光駆動回路及び表示装置並びにその駆動制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3915907B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006154521A (ja) * | 2004-11-30 | 2006-06-15 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
| JP2006208746A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
| JP2006208745A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
| JP2006208744A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
| JP2007286453A (ja) * | 2006-04-19 | 2007-11-01 | Sony Corp | 表示装置 |
| US7403196B2 (en) | 2004-03-31 | 2008-07-22 | Dai Nippon Printing Co., Ltd. | Organic EL display apparatus |
| US7649515B2 (en) | 2004-04-22 | 2010-01-19 | Seiko Epson Corporation | Electronic circuit, method of driving electronic circuit, electro-optical device, and electronic apparatus |
| US8243055B2 (en) | 2006-12-20 | 2012-08-14 | Canon Kabushiki Kaisha | Light-emitting display device |
| JP2022095867A (ja) * | 2006-10-26 | 2022-06-28 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2002
- 2002-08-30 JP JP2002253448A patent/JP3915907B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7403196B2 (en) | 2004-03-31 | 2008-07-22 | Dai Nippon Printing Co., Ltd. | Organic EL display apparatus |
| US8698714B2 (en) | 2004-04-22 | 2014-04-15 | Seiko Epson Corporation | Electronic circuit, method of driving electronic circuit, electro-optical device, and electronic apparatus |
| US7649515B2 (en) | 2004-04-22 | 2010-01-19 | Seiko Epson Corporation | Electronic circuit, method of driving electronic circuit, electro-optical device, and electronic apparatus |
| US7646364B2 (en) | 2004-11-30 | 2010-01-12 | Sony Corporation | Pixel circuit, display device, and a driving method thereof |
| JP2006154521A (ja) * | 2004-11-30 | 2006-06-15 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
| JP2006208744A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
| JP2006208745A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
| JP2006208746A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
| JP2007286453A (ja) * | 2006-04-19 | 2007-11-01 | Sony Corp | 表示装置 |
| JP2022095867A (ja) * | 2006-10-26 | 2022-06-28 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11887535B2 (en) | 2006-10-26 | 2024-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, display device, and semiconductor device and method for driving the same |
| JP7496853B2 (ja) | 2006-10-26 | 2024-06-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US8243055B2 (en) | 2006-12-20 | 2012-08-14 | Canon Kabushiki Kaisha | Light-emitting display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3915907B2 (ja) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3925435B2 (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
| JP3972359B2 (ja) | 表示装置 | |
| JP4111185B2 (ja) | 電気光学装置、その駆動方法及び電子機器 | |
| CN1989539B (zh) | 显示驱动装置、显示装置及其驱动控制方法 | |
| US7907137B2 (en) | Display drive apparatus, display apparatus and drive control method thereof | |
| KR100639077B1 (ko) | 표시장치 및 그 구동제어방법 | |
| KR101245218B1 (ko) | 유기발광다이오드 표시소자 | |
| JP2004287349A (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
| JP4314638B2 (ja) | 表示装置及びその駆動制御方法 | |
| JP2009009039A (ja) | 表示駆動装置及びその駆動制御方法並びにそれを備える表示装置 | |
| JP3923341B2 (ja) | 半導体集積回路およびその駆動方法 | |
| JP3915907B2 (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
| JP4743485B2 (ja) | 表示装置及びその表示駆動方法 | |
| JP2006178028A (ja) | 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法 | |
| JP5182382B2 (ja) | 表示装置 | |
| JP3915906B2 (ja) | 電流駆動装置及びその駆動制御方法並びに電流駆動装置を用いた表示装置 | |
| JP2010015187A (ja) | 表示装置及びその駆動制御方法 | |
| JP4658016B2 (ja) | 半導体装置 | |
| JP4496469B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
| JP2004004638A (ja) | 発光装置の駆動方法 | |
| JP4688899B2 (ja) | 表示装置 | |
| JP5604270B2 (ja) | 半導体装置 | |
| HK1105709A (en) | Display drive apparatus, display apparatus and drive control method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3915907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |