[go: up one dir, main page]

JP2004088945A - 整流回路 - Google Patents

整流回路 Download PDF

Info

Publication number
JP2004088945A
JP2004088945A JP2002248503A JP2002248503A JP2004088945A JP 2004088945 A JP2004088945 A JP 2004088945A JP 2002248503 A JP2002248503 A JP 2002248503A JP 2002248503 A JP2002248503 A JP 2002248503A JP 2004088945 A JP2004088945 A JP 2004088945A
Authority
JP
Japan
Prior art keywords
diode
reactor
switching element
diodes
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002248503A
Other languages
English (en)
Other versions
JP4062018B2 (ja
Inventor
Kazuaki Mino
三野 和明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2002248503A priority Critical patent/JP4062018B2/ja
Publication of JP2004088945A publication Critical patent/JP2004088945A/ja
Application granted granted Critical
Publication of JP4062018B2 publication Critical patent/JP4062018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Rectifiers (AREA)

Abstract

【課題】ソフトスイッチング回路によってスイッチング損失を低減する。
【解決手段】スイッチング素子Q,Q、リアクトルL〜L、コンデンサC〜C、ダイオードD〜Dからなる整流回路を単相交流電源Vinに接続してスイッチング素子Q,Qのオン、オフにより直流出力端子P,Nから直流電圧を得る。交流入力電圧が正の期間はスイッチング素子Qを対象とし、交流入力電圧が負の期間はスイッチング素子Qを対象としてターンオン時、ターンオフ時におけるソフトスイッチングを可能にする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、交流電圧を直流電圧に変換する整流回路において、ソフトスイッチング回路によりスイッチング損失の低減を図った整流回路に関するものである。
【0002】
【従来の技術】
第1の従来技術として、請求項1〜4に関する従来技術を図7に示す。
図7において、Vinは単相交流電源、Lはリアクトル、Q,QはMOSFET等の半導体スイッチング素子、D,Dはダイオード、Cは平滑コンデンサ、P,Nは直流出力端子である。この従来技術では、入力電流を高力率に制御しながら入力交流電圧を直流電圧に変換している。
【0003】
その動作を説明すると、入力電圧Vinが正の期間ではスイッチング素子Qをオンすることで、電流がVin→L→Q→Q→Vinの経路で電流が流れ、スイッチング素子Qがオンしている期間は正側に入力電流が増加する。更に、スイッチング素子Qがオフすると、リアクトルLに流れている電流がL→D→C→Q→Vin→Lの経路に転流する。
一方、Vinが負の期間ではスイッチング素子Qをオンすることで、電流がVin→Q→Q→L→Vinの経路で流れ、スイッチング素子Qがオンしている期間は入力電流が負側に増加する。更に、スイッチング素子QがオフするとLに流れる電流はL→Vin→D→C→Q→Lに転流する。
【0004】
ここで、Vinが正の場合には、スイッチング素子Qをオフするとその内蔵ダイオードに電流が流れ、スイッチング素子QにMOSFETを使用している場合は、スイッチング素子QをオンすることでMOSFETに電流が流れる。また、Vinが負の場合には、スイッチング素子Qをオフするとその内蔵ダイオードに電流が流れ、スイッチング素子QにMOSFETを使用している場合は、スイッチング素子QをオンすることでMOSFETに電流が流れる。
このように、整流回路の入力電圧が正の期間にはスイッチング素子Q、入力電圧が負の期間にはスイッチング素子Qの制御パルス幅を制御することによって入力電流を高力率に制御することができ、出力端子P,N間には直流電圧が発生する。
【0005】
次に、第2の従来技術として、請求項5,6に関する従来技術を図8に示す。ただし、ここでは三相入力の場合を例に挙げて説明する。
図8においてVin’は三相交流電源、R,S,Tは交流入力端子、L〜Lはリアクトル、D〜D12はダイオード、Q〜Qは半導体スイッチング素子、C,Cは平滑コンデンサ、P,Nは直流出力端子である。
この従来技術においても、入力電流を高力率に制御しながら入力交流電圧を直流電圧に変換することができる。
【0006】
その動作を説明すると、例えばR相電圧がS相電圧よりも高い場合には、スイッチング素子Q,Qをオンすることで、Vin’→R→L→D→Q→Q→D→L→S→Vin’の経路で入力電流が増加する。ここで、スイッチング素子Qがオンの状態でスイッチング素子Qがオフした場合、リアクトルL,Lに流れる電流は、L→D→D→C→Q→D→L→S→Vin’→R→Lの経路に転流する。また、スイッチング素子Qがオンの状態でスイッチング素子Qがオフすると、リアクトルL,Lに流れる電流は、L→D→Q→C→D10→D→L→S→Vin’→R→Lの経路に転流する。
スイッチング素子Q,Qが両方ともオフした場合には、リアクトルL,Lに流れている電流がL→D→D→C→C→D10→D→L→S→Vin’→R→Lの経路に転流する。
【0007】
一方、R相電圧よりもS相電圧の方が高い場合には、スイッチング素子Q,QをオンすることでVin’→S→L→D→Q→Q→D→L→R→Vin’の経路で電流が増加する。ここで、スイッチング素子Qがオンの状態でスイッチング素子Qがオフすると、リアクトルL,Lに流れる電流は、L→D→D→C→Q→D→L→R→Vin’→S→Lの経路に転流する。また、スイッチング素子Qがオンの状態でスイッチング素子Qがオフすると、リアクトルL,Lに流れる電流はL→D→Q→C→D→D→L→R→Vin’→S→Lの経路に転流する。
スイッチング素子Q,Qが両方ともオフ状態になったら、リアクトルL,Lに流れる電流は、L→D→D→C→C→D→D→L→R→Vin’→S→Lの経路に転流する。
【0008】
よって、R相の入力電流はスイッチング素子Q,Qによって制御することができ、S相の入力電流もスイッチング素子Q,Qによって制御することができる。同様に、T相の入力電流もスイッチング素子Q,Qにより制御することができ、入力電流を高力率に制御しながら、入力交流電圧を直流電圧に変換して出力端子P,Nから出力することができる。
【0009】
【発明が解決しようとする課題】
図7及び図8に示す従来技術では、スイッチング素子は全てハードスイッチングすることになり、スイッチング損失が大きく、効率が低下する。また、スイッチング損失に伴って発生する熱を冷却するための冷却体や冷却ファンの質量・体積が大形化し、高コスト化する。
そこで本発明は、ソフトスイッチング回路によってスイッチング損失を低減するようにした整流回路を提供しようとするものである。
【0010】
【課題を解決するための手段】
上記課題を解決するため、請求項1記載の発明は、第1のダイオードと第2のリアクトルと前記第1のダイオードとは通流方向が異なる第1のスイッチング素子とを直列に接続して第1の直列回路を構成し、第2のダイオードと第3のリアクトルと前記第2のダイオードとは通流方向が異なる第2のスイッチング素子とを直列に接続して第2の直列回路を構成し、
前記第1及び第2の直列回路を、第1及び第2のダイオードのカソード同士が接続されるように並列接続してその並列回路の前記カソード側一端を正側の直流出力端子に接続すると共に前記並列回路の他端を負側の直流出力端子に接続し、かつ、正側及び負側の直流出力端子間に第1のコンデンサを接続し、
第1のダイオードと第2のリアクトルとの接続点と、第2のダイオードと第3のリアクトルとの接続点との間に、第1のリアクトルと単相交流電源との直列回路を接続し、
順方向接続される第3,第4及び第5のダイオードの直列回路と、第1のダイオードと第2のリアクトルとの直列回路とを、第1及び第5のダイオードのカソード同士が接続されるように並列接続すると共に、順方向接続される第6,第7及び第8のダイオードの直列回路と、第2のダイオードと第3のリアクトルとの直列回路とを、第2及び第8のダイオードのカソード同士が接続されるように並列接続し、
第3のダイオードと第1のスイッチング素子との直列回路に第2のコンデンサを並列接続し、第1及び第5のダイオードの各アノード間に第3のコンデンサを接続し、第6のダイオードと第2のスイッチング素子との直列回路に第4のコンデンサを並列接続し、第2及び第8のダイオードの各アノード間に第5のコンデンサを接続したものである。
【0011】
請求項2記載の発明は、第1のダイオードと第2のリアクトルと前記第1のダイオードとは通流方向が異なる第1のスイッチング素子とを直列に接続して第1の直列回路を構成し、第2のダイオードと第3のリアクトルと前記第2のダイオードとは通流方向が異なる第2のスイッチング素子とを直列に接続して第2の直列回路を構成し、
前記第1及び第2の直列回路を、第1及び第2のダイオードのカソード同士が接続されるように並列接続してその並列回路の前記カソード側一端を正側の直流出力端子に接続すると共に前記並列回路の他端を負側の直流出力端子に接続し、かつ、正側及び負側の直流出力端子間に第1のコンデンサを接続し、
第2のリアクトルと第1のスイッチング素子との接続点と、第3のリアクトルと第2のスイッチング素子との接続点との間に、第1のリアクトルと単相交流電源との直列回路を接続し、
順方向接続される第3,第4及び第5のダイオードの直列回路と、第1のダイオードと第2のリアクトルとの直列回路とを、第1及び第5のダイオードのカソード同士が接続されるように並列接続すると共に、順方向接続される第6,第7及び第8のダイオードの直列回路と、第2のダイオードと第3のリアクトルとの直列回路とを、第2及び第8のダイオードのカソード同士が接続されるように並列接続し、
第3のダイオードと第1のスイッチング素子との直列回路に第2のコンデンサを並列接続し、第1及び第5のダイオードの各アノード間に第3のコンデンサを接続し、第6のダイオードと第2のスイッチング素子との直列回路に第4のコンデンサを並列接続し、第2及び第8のダイオードの各アノード間に第5のコンデンサを接続したものである。
【0012】
請求項3記載の発明は、第1のダイオードとこのダイオードとは通流方向が異なる第1のスイッチング素子とを直列に接続して第1の直列回路を構成し、第2のダイオードとこのダイオードとは通流方向が異なる第2のスイッチング素子とを直列に接続して第2の直列回路を構成し、第5のダイオードとこのダイオードとは通流方向が異なる第3のスイッチング素子とを直列に接続して第3の直列回路を構成し、
前記第1,第2及び第3の直列回路を、第1,第2及び第5のダイオードのカソード同士が接続されるように並列接続してその並列回路の前記カソード側一端を正側の直流出力端子に接続すると共に前記並列回路の他端を負側の直流出力端子に接続し、かつ、正側及び負側の直流出力端子間に第1のコンデンサを接続し、
第1のダイオードと第1のスイッチング素子との接続点と、第2のダイオードと第2のスイッチング素子との接続点との間に、第1のリアクトルと単相交流電源との直列回路と第3及び第4のダイオードの逆直列回路とを接続し、
前記逆直列回路を構成する第3及び第4のダイオードのカソード同士の接続点と第3のスイッチング素子との間に第2のリアクトルを接続すると共に、第1のスイッチング素子に並列に第2のコンデンサを接続し、かつ、第2のスイッチング素子に並列に第3のコンデンサを接続したものである。
【0013】
請求項4記載の発明は、第1のダイオードとこのダイオードとは通流方向が異なる第1のスイッチング素子とを直列に接続して第1の直列回路を構成し、第2のダイオードとこのダイオードとは通流方向が異なる第2のスイッチング素子とを直列に接続して第2の直列回路を構成し、第5のダイオードとこのダイオードとは通流方向が異なる第3のスイッチング素子とを直列に接続して第3の直列回路を構成し、
前記第1,第2及び第3の直列回路を、第1,第2及び第5のダイオードのカソード同士が接続されるように並列接続してその並列回路の前記カソード側一端を正側の直流出力端子に接続すると共に前記並列回路の他端を負側の直流出力端子に接続し、かつ、正側及び負側の直流出力端子間に第1のコンデンサを接続し、
第1のダイオードと第1のスイッチング素子との接続点と、第2のダイオードと第2のスイッチング素子との接続点との間に、第1のリアクトルと単相交流電源との直列回路と第3及び第4のダイオードの逆直列回路とを接続し、
前記逆直列回路を構成する第3及び第4のダイオードのカソード同士の接続点と第3のスイッチング素子との間に第2のリアクトルを接続すると共に、第2のリアクトルと第3のスイッチング素子との直列回路に並列に第2のコンデンサを接続したものである。
【0014】
請求項5記載の発明は、N相(Nは2以上の自然数)の交流電圧を直流電圧に変換する整流回路であって、N相交流電源に接続された各相入力端子と直流出力端子との間に同一構成の各相整流ユニットが接続されてなる整流回路において、
前記各相整流ユニットは、
第1及び第2のダイオードを通流方向を一致させて直列に接続し、これらのダイオード同士の接続点と各相入力端子との間に第1のリアクトルを接続し、第2のリアクトルと、通流方向を互いに一致させた第1及び第2のスイッチング素子と、第3のリアクトルとを順次、直列に接続し、
第1及び第2のダイオードの直列回路と、第2のリアクトルと第1及び第2のスイッチング素子と第3のリアクトルとの直列回路とを、第1のダイオードのカソードが第2のリアクトルの一端に接続され、かつ第1及び第2のダイオードの直列回路と第1及び第2のスイッチング素子との通流方向が互いに逆になるように並列接続すると共に、この並列回路の両端を第1のダイオードに順方向接続される第3のダイオードと第2のダイオードに順方向接続される第4のダイオードをそれぞれ介して正側の直流出力端子と負側の直流出力端子とに接続し、かつ、正側及び負側の直流出力端子間に第1及び第2のコンデンサを直列接続し、
第2のリアクトルと第1のスイッチング素子との接続点と正側の直流出力端子との間に、第5,第6及び第7のダイオードの直列回路を第7のダイオードのカソードが正側の直流出力端子に接続されるように順方向接続すると共に、第3のリアクトルと第2のスイッチング素子との接続点と負側の直流出力端子との間に、第8,第9及び第10のダイオードの直列回路を第10のダイオードのアノードが負側の直流出力端子に接続されるように順方向接続し、
第1及び第2のスイッチング素子の相互接続点と第1及び第2のコンデンサの相互接続点とを互いに接続し、この接続点を、第3のコンデンサを介して第5のダイオードのカソードに接続し、かつ、第5のコンデンサを介して第8のダイオードのアノードに接続し、
第3及び第7のダイオードの各アノード間に第4のコンデンサを接続し、第4及び第10のダイオードの各カソード間に第6のコンデンサを接続したものである。
【0015】
請求項6記載の発明は、N相(Nは2以上の自然数)の交流電圧を直流電圧に変換する整流回路であって、N相交流電源に接続された各相入力端子と直流出力端子との間に同一構成の各相整流ユニットが接続されてなる整流回路において、
前記各相整流ユニットは、
第1及び第2のダイオードを通流方向を一致させて直列に接続し、これらのダイオード同士の接続点と各相入力端子との間に第1のリアクトルを接続し、第1及び第2のスイッチング素子を通流方向を一致させて直列に接続し、
第1及び第2のダイオードの直列回路と、第1及び第2のスイッチング素子の直列回路とを、通流方向が逆になるように並列に接続すると共に、この並列回路の一端を、第2のリアクトルと第1のダイオードに順方向接続される第3のダイオードとを介して正側の直流出力端子に接続すると共に、前記並列回路の他端を、第3のリアクトルと第2のダイオードに順方向接続される第4のダイオードとを介して負側の直流出力端子に接続し、かつ、正側及び負側の直流出力端子間に第1及び第2のコンデンサを直列接続し、
第2のリアクトルと第1のスイッチング素子との接続点と正側の直流出力端子との間に、第5,第6及び第7のダイオードの直列回路を第7のダイオードのカソードが正側の直流出力端子に接続されるように順方向接続すると共に、第3のリアクトルと第2のスイッチング素子との接続点と負側の直流出力端子との間に、第8,第9及び第10のダイオードの直列回路を第10のダイオードのアノードが負側の直流出力端子に接続されるように順方向接続し、
第1及び第2のスイッチング素子の相互接続点と第1及び第2のコンデンサの相互接続点とを互いに接続し、この接続点を、第3のコンデンサを介して第5のダイオードのカソードに接続し、かつ、第5のコンデンサを介して第8のダイオードのアノードに接続し、
第3及び第7のダイオードの各アノード間に第4のコンデンサを接続し、第4及び第10のダイオードの各カソード間に第6のコンデンサを接続したものである。
【0016】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図1は請求項1に基づく第1実施形態を示すものである。図1において、単相交流電源Vinの一端には第1のリアクトルLが接続されている。また、第1のダイオードDと第2のリアクトルLとMOSFET等の第1の半導体スイッチング素子Qとが直列に接続されて第1の直列回路が構成され、第2のダイオードDと第3のリアクトルLとMOSFET等の第2の半導体スイッチング素子Qとが直列に接続されて第2の直列回路が構成されている。
ここで、第1のダイオードDと第1の半導体スイッチング素子Qの通流方向、及び、第2のダイオードDと第2の半導体スイッチング素子Qの通流方向は、何れも逆になっている。
また、第1のリアクトルLと単相交流電源Vinとの直列回路の一端は第1のダイオードDのアノードに接続され、他端は第2のダイオードDのアノードに接続されている。
【0017】
更に、第5のダイオードDと第4のダイオードDと第2コンデンサCとが直列に接続されて第3の直列回路が構成され、、第8のダイオードDと第7のダイオードDと第4のコンデンサCとが直列に接続されて第4の直列回路が構成されている。
【0018】
上記第1〜第4の直列回路は、ダイオードD,D,D,Dのカソードが一括接続されると共に正側の直流出力端子Pに接続され、スイッチング素子Q,Qのソース電極及びコンデンサC,Cの一端は一括接続されると共に負側の直流出力端子Nに接続されている。
また、ダイオードD,Dのアノード間には第3のコンデンサCが接続され、ダイオードD,Dのアノード間には第5のコンデンサCが接続され、リアクトルLの一端とダイオードDのアノードとの間には第3のダイオードDが図示の方向に接続され、ダイオードDのアノードとリアクトルLの一端との間には第6のダイオードDが図示の方向に接続されている。
更に、直流出力端子P,N間には、第1のコンデンサ(平滑コンデンサ)Cが接続されている。
なお、前記コンデンサC〜Cは、各部品の寄生容量で代用することも可能である。
【0019】
次に、この実施形態の動作を説明する。
まず、入力電圧が正の期間においてスイッチング素子Qがオン状態ならば、Vin→L→L→Q→Qの内蔵ダイオード→L→Vinの経路で電流が流れる。ここで、スイッチング素子Qがオフすると、リアクトルL,L及びLに流れる電流はL→L→D→C→Qの内蔵ダイオード→L→Vin→Lに転流する。よって、コンデンサCの電圧は徐々に上昇するので、スイッチング素子Qのターンオフ時におけるソフトスイッチングが成立する。
【0020】
同時に、リアクトルLに蓄えられるエネルギーがコンデンサCに吸収されるのでリアクトルLに流れる電流が減少すると共に、L→C→D→C→Qの内蔵ダイオード→L→Vin→Lの経路でコンデンサCに流れる電流が増加する。その後、コンデンサCの電圧が出力電圧と同じになると共にリアクトルLに流れる電流が零になり、コンデンサCの電圧が零になると、リアクトルL,Lに流れる電流はL→D→C→Qの内蔵ダイオード→L→Vin→Lの経路に転流する。
次に、スイッチング素子Qがオンすると、Vin→L→L→Q→Qの内蔵ダイオード→L→Vinの経路で電流が流れるが、リアクトルLの電流は零から徐々に上昇するので、スイッチング素子Qのターンオン時におけるソフトスイッチングが成立する。
【0021】
更に、スイッチング素子QがオンすることでC→D→C→L→Q→Cの経路で電流が流れ、コンデンサCの電圧が零になるとコンデンサCに流れていた電流はL→D→D→C→Lに転流し、やがて零になる。よって、コンデンサCに蓄えられたエネルギーはLを介してコンデンサCに蓄えられる。そこで、スイッチング素子QがオフしたときにL→C→D→C→Qの内蔵ダイオード→L→Vin→Lの経路で電流が流れ、コンデンサCのエネルギーは負荷(コンデンサC)に回生される。
コンデンサCの電圧が零になると、リアクトルL,Lに流れる電流はL→D→C→Qの内蔵ダイオード→L→Vin→Lの経路に転流する。よって、入力電圧が正の期間では、スイッチング素子Qのターンオフ時とターンオン時におけるソフトスイッチングが成立する。
【0022】
一方、入力電圧が負の時にも、同様な動作でスイッチング素子Qのソフトスイッチングが成立し、コンデンサC〜C及びリアクトルL,Lに蓄えられたエネルギーを負荷へ回生することができる。
【0023】
次に、図2は請求項2に基づく第2実施形態を示すものである。この実施形態でも、コンデンサC〜Cを各部品の寄生容量で代用することもできる。
図2に示した実施形態は、図1と比較してリアクトルL,Lの接続位置が異なっており、リアクトルLがリアクトルLの一端とダイオードDのアノードとの間に接続され、リアクトルLが単相交流電源の一端とダイオードDのアノードとの間に接続されているが、基本的な動作は図1と同様である。
【0024】
すなわち、入力電圧が正の期間には、スイッチング素子Qがオン状態ならばVin→L→Q→Qの内蔵ダイオード→Vinの経路で電流が流れる。ここで、スイッチング素子Qがオフすると、リアクトルLに流れる電流はL→D→C→Qの内蔵ダイオード→Vin→Lに転流する。よって、コンデンサCの電圧は徐々に上昇するので、スイッチング素子Qのターンオフ時におけるソフトスイッチングが成立する。
【0025】
同時に、L→L→C→D→C→Qの内蔵ダイオード→Vin→Lの経路で電流が増加し、コンデンサCの電圧が零になると電流はL→L→D→C→Qの内蔵ダイオード→Vin→Lの経路に転流する。
次に、スイッチング素子Qがオンすると、スイッチング素子Qに流れる電流はリアクトルLに流れる電流とリアクトルLに流れる電流との差分の電流となり、リアクトルLに流れる電流が徐々に減少すると共にL→Q→Qの内蔵ダイオード→Vin→Lの経路で電流が徐々に増加する。よって、スイッチング素子Qに流れる電流は零から徐々に上昇するので、スイッチング素子Qのターンオン時におけるソフトスイッチングが成立する。
【0026】
更に、スイッチング素子QがオンすることでC→D→C→L→Q→Cの経路で電流が流れ、コンデンサCの電圧が零になるとCに流れていた電流はL→D→D→C→Lの経路に転流し、やがて零になる。よって、コンデンサCに蓄えられたエネルギーはリアクトルLを介してコンデンサCに蓄えられる。
そして、次にスイッチング素子QがオフしたときにL→L→C→D→C→Qの内蔵ダイオード→Vin→Lの経路で電流が流れ、コンデンサCのエネルギーは負荷(コンデンサC)に回生される。コンデンサCの電圧が零になるとリアクトルL,Lに流れる電流はL→L→D→C→Qの内蔵ダイオード→Vin→Lの経路に転流する。よって、入力電圧が正の期間では、スイッチング素子Qのターンオフ時及びターンオン時におけるソフトスイッチングが成立する。
一方、入力電圧が負の時にも同様な動作でスイッチング素子Qのソフトスイッチングが成立し、コンデンサC〜C及びリアクトルL,Lに蓄えられたエネルギーを負荷へ回生することができる。
【0027】
次に、図3は請求項3に基づく第3実施形態を示すものである。
図3において、単相交流電源Vinの一端には第1のリアクトルLが接続されている。また、第1のダイオードDと第1の半導体スイッチング素子Qとが直列に接続されて第1の直列回路が構成され、第2のダイオードDと第2の半導体スイッチング素子Qとが直列に接続されて第2の直列回路が構成されると共に、第5のダイオードDと第3の半導体スイッチング素子Qとが直列に接続されて第3の直列回路が構成されている。
ここで、第1のダイオードDと第1の半導体スイッチング素子Qの通流方向、第2のダイオードDと第2の半導体スイッチング素子Qの通流方向、及び、第5のダイオードDと第3の半導体スイッチング素子Qの通流方向は、何れも逆になっている。
また、第1のリアクトルLと単相交流電源Vinとの直列回路の一端は第1のダイオードDのアノードに接続され、他端は第2のダイオードDのアノードに接続されている。
【0028】
更に、第1のダイオードDのアノードと第2のダイオードDのアノードとの間には、第3及び第4のダイオードD,Dが図示の方向で接続され、両ダイオードD,Dのカソードと第3のスイッチング素子Qのドレイン電極との間には第2のリアクトルLが接続されている。
また、ダイオードDのアノードとスイッチング素子Q,Qのソース電極との間には第2のコンデンサCが接続され、ダイオードDのアノードとスイッチング素子Q,Qのソース電極との間には第3のコンデンサCが接続されている。
更に、直流出力端子P,N間には、第1のコンデンサ(平滑コンデンサ)Cが接続されている。
なお、本実施形態におけるコンデンサC,Cはスイッチング素子Q,Qなどの寄生容量で代用することもできる。
【0029】
この実施形態の動作を説明すると、入力電圧が正の場合、スイッチング素子Qがオン状態ではVin→L→Q→Qの内蔵ダイオード→Vinの経路で電流が流れる。そこでスイッチング素子Qがオフした場合、リアクトルLに流れる電流はL→C→Qの内蔵ダイオード→Vin→Lの経路に転流し、コンデンサCの電圧が徐々に上昇するので、スイッチング素子Qのターンオフ時のソフトスイッチングが成立する。
【0030】
コンデンサCの電圧が出力電圧と同じになると、リアクトルLに流れる電流はL→D→C→Qの内蔵ダイオード→Vin→Lの経路に転流する。次に、スイッチング素子Qをオンすると、L→D→L→Q→Qの内蔵ダイオード→Vin→Lの経路とC→D→L→Q→Cの経路で、スイッチング素子Q及びリアクトルLに流れる電流が零から徐々に上昇する。よって、スイッチング素子Qのターンオン時のソフトスイッチングが成立する。
【0031】
また、スイッチング素子Q及びリアクトルLに流れる電流が上昇すると共にL→D→C→Qの内蔵ダイオード→Vin→Lの経路に流れる電流が減少して零になる。ここで、コンデンサCの電圧が減少して零になる。
そこで、スイッチング素子Qをオフすると、リアクトルLに流れる電流はL→D→C→Qの内蔵ダイオード→Vin→L→D→Lの経路に転流する。そして、スイッチング素子QをオンするとリアクトルLの電流が徐々に減少すると共に、L→Q→Qの内蔵ダイオード→Vin→Lの経路で電流が零から上昇する。ターンオン時にスイッチング素子Qに流れる電流はリアクトルLに流れる電流とリアクトルLに流れる電流の差分になるので、零から徐々に増加することとなり、スイッチング素子Qのターンオン時におけるソフトスイッチングが成立する。
【0032】
一方、入力電圧が負の場合も、スイッチング素子Qと同様な動作でスイッチング素子Qのソフトスイッチングが成立する。よって、スイッチング素子Q,Qのターンオン時とターンオフ時にソフトスイッチングが成立し、スイッチング素子Qのターンオン時にもソフトスイッチングが成立する。また、コンデンサC,C及びリアクトルLに蓄えられるエネルギーは負荷(コンデンサC)に回生される。
【0033】
次いで、図4は請求項4に基づく第4実施形態を示している。この実施形態では、図3におけるコンデンサC,Cの役割をコンデンサCが果たすことでコンデンサの部品点数を削減しており、このコンデンサCは、リアクトルLやスイッチング素子Q等の寄生容量で代用することも可能である。
回路構成としては、ダイオードD,Dのカソードとスイッチング素子Q,Qのソース電極との間にコンデンサCが接続されており、前述のごとく図3におけるコンデンサCが除去されている。
【0034】
その動作を説明すると、入力電圧が正の場合、スイッチング素子Qがオン状態ではVin→L→Q→Qの内蔵ダイオード→Vinの経路で電流が流れる。そこで、スイッチング素子Qがオフすると、リアクトルLに流れる電流はL→D→C→Qの内蔵ダイオード→Vin→Lの経路に転流し、コンデンサCの電圧が徐々に上昇するので、スイッチング素子Qのターンオフ時におけるソフトスイッチングが成立する。
【0035】
コンデンサCの電圧が出力電圧と同じになると、リアクトルLに流れる電流はL→D→C→Qの内蔵ダイオード→Vin→Lの経路に転流する。次に、スイッチング素子Qをオンすると、L→D→L→Q→Qの内蔵ダイオード→Vin→Lの経路とC→L→Q→Cの経路でスイッチング素子Q及びリアクトルLに流れる電流が零から徐々に上昇する。よって、スイッチング素子Qのターンオン時におけるソフトスイッチングが成立する。
【0036】
そして、スイッチング素子Q及びリアクトルLに流れる電流が増加すると共に、L→D→C→Qの内蔵ダイオード→Vin→Lの経路に流れる電流が減少して零になる。ここで、コンデンサCの電圧が減少して零になる。スイッチング素子Qをオフすると、リアクトルLに流れる電流はL→D→C→Qの内蔵ダイオード→Vin→L→D→Lの経路に転流する。ここで、スイッチング素子QをオンするとリアクトルLの電流が徐々に減少すると共に、L→Q→Qの内蔵ダイオード→Vin→Lの経路で電流が零から上昇する。
ここで、ターンオン時にスイッチング素子Qに流れる電流はリアクトルLに流れる電流とリアクトルLに流れる電流の差分になるので、零から徐々に増加することになり、ソフトスイッチングが成立する。
【0037】
一方、入力電圧が負の場合も、スイッチング素子Qと同様な動作でスイッチング素子Qのソフトスイッチングが成立する。よって、スイッチング素子Q,Qのターンオン時とターンオフ時にソフトスイッチングが成立し、スイッチング素子Qのターンオン時にもソフトスイッチングが成立する。また、コンデンサC及びリアクトルLに蓄えられるエネルギーは、負荷(コンデンサC)に回生されることになる。
【0038】
次に、図5は請求項5に基づく第5実施形態を示している。この実施形態は、N相(Nは2以上の自然数)の交流電圧を整流して直流電圧に変換する整流回路に関するもので、図5は交流入力が三相の場合である。
図5において、三相交流電源Vin’に接続された交流入力端子R,S,Tには、いずれも同一構成のR相整流ユニット11,S相整流ユニット12,T相整流ユニット13が接続されている。以下では、R相整流ユニット11を挙げてその構成を説明する。
【0039】
すなわち、交流入力端子Rには、第1のリアクトルLを介して通流方向が同一である第1,第2のダイオードD,Dの直列回路の内部接続点が接続されている。また、通流方向が同一である第1,第2の半導体スイッチング素子Q,Qと第2,第3のリアクトルL,Lとの直列回路が構成され、この直列回路は第1,第2のダイオードD,Dの直列回路と並列に接続されている。更に、これらの直列回路の両端は、第3,第4のダイオードD,Dを介して直流出力端子P,Nにそれぞれ接続されている。
【0040】
リアクトルLとスイッチング素子Qとの接続点と直流出力端子Pとの間には、第5〜第7のダイオードD〜Dの直列回路が接続されていると共に、リアクトルLとスイッチング素子Qとの接続点と直流出力端子Nとの間には、第8〜第10のダイオードD〜D10の直列回路が接続されている。
また、直流出力端子P,N間には第1,第2のコンデンサC,Cの直列回路が接続されており、その内部接続点は第1,第2の半導体スイッチング素子Q,Qの相互接続点に接続されている。
【0041】
更に、第1,第2の半導体スイッチング素子Q,Qの相互接続点は第3のコンデンサCを介してダイオードDのカソードに接続され、かつ、第5のコンデンサCを介してダイオードDのアノードに接続されている。
また、ダイオードDのカソードは第4のコンデンサCを介してダイオードDのアノードに接続され、ダイオードDのアノードは第6のコンデンサCを介してダイオードDのカソードに接続されている。
ここで、コンデンサC〜Cは各部品の寄生容量によって代用することができる。
【0042】
他のS相整流ユニット12,T相整流ユニット13も同一構成であるが、図5では、後述する動作説明の便宜上、S相整流ユニット12の各素子の符号に「’」を付してある。
なお、すべての整流ユニット11〜13の直流出力側は、一括してコンデンサC,Cの直列回路の両端及び内部接続点にそれぞれ接続されている。
【0043】
この動作を説明すると、例えば、スイッチング素子Q,Q’がオンしている場合、Vin’→R→L→D→L→Q→Q’→L’→D’→L’→S→Vin’の経路で電流が流れる。ここで、スイッチング素子Qをオフすると、電流はVin’→R→L→D→L→D→C→Q’→L’→D’→L’→S→Vin’の経路に転流し、コンデンサCの電圧が徐々に上昇するので、スイッチング素子Qのターンオフ時におけるソフトスイッチングが成立する。
【0044】
コンデンサCの電圧がコンデンサCの電圧と等しくなると、電流はVin’→R→L→D→D→C→Q’→L’→D’→L’→S→Vin’に転流する。次に、スイッチング素子Qがオンすると、Vin’→R→L→D→L→Q→Q’→L’→D’→L’→S→Vin’の経路と、C→D→C→L→Q→Cの経路に電流が流れる。ここで、スイッチング素子Qのターンオン時にスイッチング素子Qに流れる電流は零から徐々に上昇するので、ターンオン時におけるソフトスイッチングが成立する。
【0045】
コンデンサCの電圧が零になると、コンデンサCに流れていた電流はL→D→D→C→Lの経路で環流し、やがて零になる。よって、コンデンサCに蓄えられたエネルギーはリアクトルLを介してコンデンサCに蓄えられる。
次に、スイッチング素子Qがオフすると、電流はVin’→R→L→D→C→D→C→Q’→L’→D’→L’→S→Vin’の経路で流れてコンデンサCのエネルギーを負荷(C)に回生し、コンデンサCの電圧が零になると、電流はVin’→R→L→D→D→C→Q’→L’→D’→L’→S→Vin’の経路に転流する。
【0046】
よって、スイッチング素子Qはターンオン時及びターンオフ時にソフトスイッチングが成立し、コンデンサC,C及びリアクトルLに蓄えられるエネルギーを負荷へ回生することができる。また、その他のスイッチング素子に関しても同様にソフトスイッチングが成立し、各コンデンサやリアクトルに蓄えられるエネルギーを負荷へ回生することができる。
【0047】
図6は請求項6に基づく第6実施形態を示している。この実施形態と図5の実施形態との相違点は、例えば図5のR相整流ユニット11においてスイッチング素子Q,Qに直列接続されていたリアクトルL,Lを、ダイオードDとDとの間、ダイオードDとDとの間にそれぞれ移した点であり、他の構成は図5と同一である。なお、図6において、21はR相整流ユニット、22はS相整流ユニット、23はT相整流ユニットである。
【0048】
本実施形態の基本的な動作は図5と同様であり、例えば、スイッチング素子Q,Q’がオンしている場合、Vin’→R→L→D→Q→Q’→D’→L’→S→Vin’の経路で電流が流れる。ここで、スイッチング素子Qをオフすると、電流はVin’→R→L→D→D→C→Q’→D’→L’→S→Vin’の経路に転流し、コンデンサCの電圧が徐々に上昇するので、スイッチング素子Qのターンオフ時におけるソフトスイッチングが成立する。
【0049】
コンデンサCの電圧がコンデンサCの電圧と等しくなると、電流はVin’→R→L→D→L→D→C→Q’→D’→L’→S→Vin’に転流する。次に、スイッチング素子Qがオンすると、Vin’→R→L→D→Q→Q’→D’→L’→S→Vin’の経路と、C→D→C→L→Q→Cの経路で電流が流れる。ここで、スイッチング素子Qに流れる電流は、リアクトルLに流れる電流とリアクトルLに流れる電流との差分になるので、リアクトルLに流れる電流が減少すると共にスイッチング素子Qに流れる電流が増加する。よって、ターンオン時にスイッチング素子Qに流れる電流は零から徐々に上昇するので、ターンオン時のソフトスイッチングが成立する。
【0050】
コンデンサCの電圧が零になると、コンデンサCに流れていた電流はL→D→D→C→Lの経路で環流し、やがて零になる。よって、コンデンサCに蓄えられたエネルギーはリアクトルLを介してコンデンサCに蓄えられる。
次に、スイッチング素子Qがオフすると、電流はVin’→R→L→D→L→C→D→C→Q’→D’→L’→S→Vin’の経路で流れてコンデンサCのエネルギーを負荷(C)に回生し、コンデンサCの電圧が零になると、電流はVin’→R→L→D→L’→D→C→Q’→D’→L’→S→Vin’の経路に転流する。
【0051】
よって、スイッチング素子Qはターンオン時及びターンオフ時にソフトスイッチングが成立し、コンデンサC,C及びリアクトルLに蓄えられるエネルギーを負荷へ回生することができる。また、その他のスイッチング素子に関しても同様にソフトスイッチングが成立し、各コンデンサやリアクトルに蓄えられるエネルギーは負荷へ回生されることになる。
【0052】
【発明の効果】
以上のように本発明によれば、交流電圧を直流電圧に変換する整流回路においてソフトスイッチング回路を実現することができ、従来よりもスイッチング損失を低減することができる。また、スイッチング損失の低減によって変換装置の効率向上が可能であると共に、スイッチング損失に伴って発生する熱を冷却するための冷却体や冷却ファンの小容量化、小形化が可能になり、装置全体の体積・重量の低減、低コスト化をはかることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態を示す回路図である。
【図2】本発明の第2実施形態を示す回路図である。
【図3】本発明の第3実施形態を示す回路図である。
【図4】本発明の第4実施形態を示す回路図である。
【図5】本発明の第5実施形態を示す回路図である。
【図6】本発明の第6実施形態を示す回路図である。
【図7】第1の従来技術を示す回路図である。
【図8】第2の従来技術を示す回路図である。
【符号の説明】
in:単相交流電源
in’:三相交流電源
R,S,T:交流入力端子
P,N:直流出力端子
〜L,L’〜L’:リアクトル
〜Q,Q’〜Q’:半導体スイッチング素子
〜D10,D’〜D10’:ダイオード
〜C,C’〜C’:コンデンサ
11,21:R相整流ユニット
12,22:S相整流ユニット
13,23:T相整流ユニット

Claims (6)

  1. 第1のダイオードと第2のリアクトルと前記第1のダイオードとは通流方向が異なる第1のスイッチング素子とを直列に接続して第1の直列回路を構成し、第2のダイオードと第3のリアクトルと前記第2のダイオードとは通流方向が異なる第2のスイッチング素子とを直列に接続して第2の直列回路を構成し、
    前記第1及び第2の直列回路を、第1及び第2のダイオードのカソード同士が接続されるように並列接続してその並列回路の前記カソード側一端を正側の直流出力端子に接続すると共に前記並列回路の他端を負側の直流出力端子に接続し、かつ、正側及び負側の直流出力端子間に第1のコンデンサを接続し、
    第1のダイオードと第2のリアクトルとの接続点と、第2のダイオードと第3のリアクトルとの接続点との間に、第1のリアクトルと単相交流電源との直列回路を接続し、
    順方向接続される第3,第4及び第5のダイオードの直列回路と、第1のダイオードと第2のリアクトルとの直列回路とを、第1及び第5のダイオードのカソード同士が接続されるように並列接続すると共に、順方向接続される第6,第7及び第8のダイオードの直列回路と、第2のダイオードと第3のリアクトルとの直列回路とを、第2及び第8のダイオードのカソード同士が接続されるように並列接続し、
    第3のダイオードと第1のスイッチング素子との直列回路に第2のコンデンサを並列接続し、第1及び第5のダイオードの各アノード間に第3のコンデンサを接続し、第6のダイオードと第2のスイッチング素子との直列回路に第4のコンデンサを並列接続し、第2及び第8のダイオードの各アノード間に第5のコンデンサを接続したことを特徴とする整流回路。
  2. 第1のダイオードと第2のリアクトルと前記第1のダイオードとは通流方向が異なる第1のスイッチング素子とを直列に接続して第1の直列回路を構成し、第2のダイオードと第3のリアクトルと前記第2のダイオードとは通流方向が異なる第2のスイッチング素子とを直列に接続して第2の直列回路を構成し、
    前記第1及び第2の直列回路を、第1及び第2のダイオードのカソード同士が接続されるように並列接続してその並列回路の前記カソード側一端を正側の直流出力端子に接続すると共に前記並列回路の他端を負側の直流出力端子に接続し、かつ、正側及び負側の直流出力端子間に第1のコンデンサを接続し、
    第2のリアクトルと第1のスイッチング素子との接続点と、第3のリアクトルと第2のスイッチング素子との接続点との間に、第1のリアクトルと単相交流電源との直列回路を接続し、
    順方向接続される第3,第4及び第5のダイオードの直列回路と、第1のダイオードと第2のリアクトルとの直列回路とを、第1及び第5のダイオードのカソード同士が接続されるように並列接続すると共に、順方向接続される第6,第7及び第8のダイオードの直列回路と、第2のダイオードと第3のリアクトルとの直列回路とを、第2及び第8のダイオードのカソード同士が接続されるように並列接続し、
    第3のダイオードと第1のスイッチング素子との直列回路に第2のコンデンサを並列接続し、第1及び第5のダイオードの各アノード間に第3のコンデンサを接続し、第6のダイオードと第2のスイッチング素子との直列回路に第4のコンデンサを並列接続し、第2及び第8のダイオードの各アノード間に第5のコンデンサを接続したことを特徴とする整流回路。
  3. 第1のダイオードとこのダイオードとは通流方向が異なる第1のスイッチング素子とを直列に接続して第1の直列回路を構成し、第2のダイオードとこのダイオードとは通流方向が異なる第2のスイッチング素子とを直列に接続して第2の直列回路を構成し、第5のダイオードとこのダイオードとは通流方向が異なる第3のスイッチング素子とを直列に接続して第3の直列回路を構成し、
    前記第1,第2及び第3の直列回路を、第1,第2及び第5のダイオードのカソード同士が接続されるように並列接続してその並列回路の前記カソード側一端を正側の直流出力端子に接続すると共に前記並列回路の他端を負側の直流出力端子に接続し、かつ、正側及び負側の直流出力端子間に第1のコンデンサを接続し、
    第1のダイオードと第1のスイッチング素子との接続点と、第2のダイオードと第2のスイッチング素子との接続点との間に、第1のリアクトルと単相交流電源との直列回路と第3及び第4のダイオードの逆直列回路とを接続し、
    前記逆直列回路を構成する第3及び第4のダイオードのカソード同士の接続点と第3のスイッチング素子との間に第2のリアクトルを接続すると共に、第1のスイッチング素子に並列に第2のコンデンサを接続し、かつ、第2のスイッチング素子に並列に第3のコンデンサを接続したことを特徴とする整流回路。
  4. 第1のダイオードとこのダイオードとは通流方向が異なる第1のスイッチング素子とを直列に接続して第1の直列回路を構成し、第2のダイオードとこのダイオードとは通流方向が異なる第2のスイッチング素子とを直列に接続して第2の直列回路を構成し、第5のダイオードとこのダイオードとは通流方向が異なる第3のスイッチング素子とを直列に接続して第3の直列回路を構成し、
    前記第1,第2及び第3の直列回路を、第1,第2及び第5のダイオードのカソード同士が接続されるように並列接続してその並列回路の前記カソード側一端を正側の直流出力端子に接続すると共に前記並列回路の他端を負側の直流出力端子に接続し、かつ、正側及び負側の直流出力端子間に第1のコンデンサを接続し、
    第1のダイオードと第1のスイッチング素子との接続点と、第2のダイオードと第2のスイッチング素子との接続点との間に、第1のリアクトルと単相交流電源との直列回路と第3及び第4のダイオードの逆直列回路とを接続し、
    前記逆直列回路を構成する第3及び第4のダイオードのカソード同士の接続点と第3のスイッチング素子との間に第2のリアクトルを接続すると共に、第2のリアクトルと第3のスイッチング素子との直列回路に並列に第2のコンデンサを接続したことを特徴とする整流回路。
  5. N相(Nは2以上の自然数)の交流電圧を直流電圧に変換する整流回路であって、N相交流電源に接続された各相入力端子と直流出力端子との間に同一構成の各相整流ユニットが接続されてなる整流回路において、
    前記各相整流ユニットは、
    第1及び第2のダイオードを通流方向を一致させて直列に接続し、これらのダイオード同士の接続点と各相入力端子との間に第1のリアクトルを接続し、第2のリアクトルと、通流方向を互いに一致させた第1及び第2のスイッチング素子と、第3のリアクトルとを順次、直列に接続し、
    第1及び第2のダイオードの直列回路と、第2のリアクトルと第1及び第2のスイッチング素子と第3のリアクトルとの直列回路とを、第1のダイオードのカソードが第2のリアクトルの一端に接続され、かつ第1及び第2のダイオードの直列回路と第1及び第2のスイッチング素子との通流方向が互いに逆になるように並列接続すると共に、この並列回路の両端を第1のダイオードに順方向接続される第3のダイオードと第2のダイオードに順方向接続される第4のダイオードをそれぞれ介して正側の直流出力端子と負側の直流出力端子とに接続し、かつ、正側及び負側の直流出力端子間に第1及び第2のコンデンサを直列接続し、
    第2のリアクトルと第1のスイッチング素子との接続点と正側の直流出力端子との間に、第5,第6及び第7のダイオードの直列回路を第7のダイオードのカソードが正側の直流出力端子に接続されるように順方向接続すると共に、第3のリアクトルと第2のスイッチング素子との接続点と負側の直流出力端子との間に、第8,第9及び第10のダイオードの直列回路を第10のダイオードのアノードが負側の直流出力端子に接続されるように順方向接続し、
    第1及び第2のスイッチング素子の相互接続点と第1及び第2のコンデンサの相互接続点とを互いに接続し、この接続点を、第3のコンデンサを介して第5のダイオードのカソードに接続し、かつ、第5のコンデンサを介して第8のダイオードのアノードに接続し、
    第3及び第7のダイオードの各アノード間に第4のコンデンサを接続し、第4及び第10のダイオードの各カソード間に第6のコンデンサを接続したことを特徴とする整流回路。
  6. N相(Nは2以上の自然数)の交流電圧を直流電圧に変換する整流回路であって、N相交流電源に接続された各相入力端子と直流出力端子との間に同一構成の各相整流ユニットが接続されてなる整流回路において、
    前記各相整流ユニットは、
    第1及び第2のダイオードを通流方向を一致させて直列に接続し、これらのダイオード同士の接続点と各相入力端子との間に第1のリアクトルを接続し、第1及び第2のスイッチング素子を通流方向を一致させて直列に接続し、
    第1及び第2のダイオードの直列回路と、第1及び第2のスイッチング素子の直列回路とを、通流方向が逆になるように並列に接続すると共に、この並列回路の一端を、第2のリアクトルと第1のダイオードに順方向接続される第3のダイオードとを介して正側の直流出力端子に接続すると共に、前記並列回路の他端を、第3のリアクトルと第2のダイオードに順方向接続される第4のダイオードとを介して負側の直流出力端子に接続し、かつ、正側及び負側の直流出力端子間に第1及び第2のコンデンサを直列接続し、
    第2のリアクトルと第1のスイッチング素子との接続点と正側の直流出力端子との間に、第5,第6及び第7のダイオードの直列回路を第7のダイオードのカソードが正側の直流出力端子に接続されるように順方向接続すると共に、第3のリアクトルと第2のスイッチング素子との接続点と負側の直流出力端子との間に、第8,第9及び第10のダイオードの直列回路を第10のダイオードのアノードが負側の直流出力端子に接続されるように順方向接続し、
    第1及び第2のスイッチング素子の相互接続点と第1及び第2のコンデンサの相互接続点とを互いに接続し、この接続点を、第3のコンデンサを介して第5のダイオードのカソードに接続し、かつ、第5のコンデンサを介して第8のダイオードのアノードに接続し、
    第3及び第7のダイオードの各アノード間に第4のコンデンサを接続し、第4及び第10のダイオードの各カソード間に第6のコンデンサを接続したことを特徴とする整流回路。
JP2002248503A 2002-08-28 2002-08-28 整流回路 Expired - Fee Related JP4062018B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002248503A JP4062018B2 (ja) 2002-08-28 2002-08-28 整流回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002248503A JP4062018B2 (ja) 2002-08-28 2002-08-28 整流回路

Publications (2)

Publication Number Publication Date
JP2004088945A true JP2004088945A (ja) 2004-03-18
JP4062018B2 JP4062018B2 (ja) 2008-03-19

Family

ID=32055863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002248503A Expired - Fee Related JP4062018B2 (ja) 2002-08-28 2002-08-28 整流回路

Country Status (1)

Country Link
JP (1) JP4062018B2 (ja)

Also Published As

Publication number Publication date
JP4062018B2 (ja) 2008-03-19

Similar Documents

Publication Publication Date Title
Suryawanshi et al. Unity-power-factor operation of three-phase AC–DC soft switched converter based on boost active clamp topology in modular approach
US8325501B2 (en) Method and device of electrical power
EP1677410A1 (en) Isolated bidirectional DC-DC Converter
JPWO2009075366A1 (ja) ソフトスイッチング電力変換装置
CA2509003A1 (en) Non-isolated dc-dc converters with direct primary to load current
WO2017049250A1 (en) Pwm scheme based on space vector modulation for three-phase rectifier converters
CN1309155C (zh) 开关电源电路和逆变装置
WO2011147117A1 (en) Method and device of electrical power
JP2002142458A (ja) 整流回路及びその制御方法
JP2002233150A (ja) 共振型dc−dcコンバータ
JP2000116120A (ja) 電力変換装置
JP3239757B2 (ja) 交流電流源回路
Narwal et al. Bidirectional three-phase current source converter based buck-boost AC/DC system using bidirectional switches
CN111478423A (zh) 改良型电源供应电路
JP2001016856A (ja) 交流−直流変換装置
CN111543001A (zh) 具有ac正激电桥和改进的dc/dc拓扑的逆变器
WO2017090118A1 (ja) 電力変換装置および鉄道車両
Nain et al. Synergetic control of a monolithic-bidirectional-GaN-transistor-based three-phase current DC-link AC-AC converter
CN119171768A (zh) 一种功率转换装置、不间断电源和光伏逆变器
JPWO2007069314A1 (ja) 電力変換装置
JP4062018B2 (ja) 整流回路
JP4097998B2 (ja) 共振形インバータ
CN111669036A (zh) 一种兼容交直流输入电路及控制方法
JP3495295B2 (ja) Dc−dcコンバータ
Li et al. A current fed two-inductor boost converter with lossless snubbing for photovoltaic module integrated converter applications

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20031224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees