JP2004088515A - Ａｄｃの検査方法及び検査装置 - Google Patents
Ａｄｃの検査方法及び検査装置 Download PDFInfo
- Publication number
- JP2004088515A JP2004088515A JP2002247867A JP2002247867A JP2004088515A JP 2004088515 A JP2004088515 A JP 2004088515A JP 2002247867 A JP2002247867 A JP 2002247867A JP 2002247867 A JP2002247867 A JP 2002247867A JP 2004088515 A JP2004088515 A JP 2004088515A
- Authority
- JP
- Japan
- Prior art keywords
- adc
- dac
- output
- measured
- linearity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】ＡＤＣの検査を安価に行う。
【解決手段】ＤＡＣ１２は、測定用のランプ波Ｗ１を作成する。ＤＡＣ１２から出力されたランプ波Ｗ１は、被測定ＩＣ１内の被測定ＡＤＣ２へ入力される。被測定ＡＤＣ２の出力は、ＤＡＣ１２と同型のＤＡＣ１３へ入力される。ＤＡＣ１３は、被測定ＡＤＣ２の出力をディジタル・アナログ変換して、ランプ波Ｗ２を作成する。引き算回路１４は、ＤＡＣ１２から出力されたランプ波Ｗ１と、ＤＡＣ１３から出力されたランプ波Ｗ２とを入力し、両者の差を微分非直線性信号ＤＮＬとして出力する。積分回路１５は、引き算回路１４が出力した微分非直線性信号ＤＮＬを積分し、積分非直線性信号ＩＮＬとして出力する。
【選択図】 図１
【解決手段】ＤＡＣ１２は、測定用のランプ波Ｗ１を作成する。ＤＡＣ１２から出力されたランプ波Ｗ１は、被測定ＩＣ１内の被測定ＡＤＣ２へ入力される。被測定ＡＤＣ２の出力は、ＤＡＣ１２と同型のＤＡＣ１３へ入力される。ＤＡＣ１３は、被測定ＡＤＣ２の出力をディジタル・アナログ変換して、ランプ波Ｗ２を作成する。引き算回路１４は、ＤＡＣ１２から出力されたランプ波Ｗ１と、ＤＡＣ１３から出力されたランプ波Ｗ２とを入力し、両者の差を微分非直線性信号ＤＮＬとして出力する。積分回路１５は、引き算回路１４が出力した微分非直線性信号ＤＮＬを積分し、積分非直線性信号ＩＮＬとして出力する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、アナログ・ディジタル変換器（以下、「ＡＤＣ」と称す）の検査方法及び装置に係り、特にＩＣ、ＬＳＩ等の半導体集積回路に搭載されたＡＤＣの検査に好適なＡＤＣの検査方法及び検査装置に関する。
【０００２】
【従来の技術】
近年、ＩＣ、ＬＳＩ等の半導体集積回路においてアナログ信号とディジタル信号の混在化が進み、多くの半導体集積回路にＡＤＣが搭載されるようになってきている。このような半導体集積回路に搭載されたＡＤＣの検査は、キャプチャメモリやディジタルシグナルプロセッサ（以下「ＤＳＰ」と称す）等を備えた試験装置（テスタ）を用いて行われる。テスタは、ＡＤＣの出力を一旦キャプチャメモリに記憶し、ＤＳＰによる演算処理でＡＤＣの出力の解析を行う。
【０００３】
【発明が解決しようとする課題】
従来、半導体集積回路に搭載されたＡＤＣの検査には、ＤＳＰ等を備えた高価なテスタが必要であり、検査費用が高くなるという問題があった。また、ＤＳＰによる演算処理に時間が掛かり、検査時間が長くなるという問題があった。
【０００４】
本発明は、ＡＤＣの検査を安価に行うことを目的とする。
【０００５】
本発明はまた、ＡＤＣの検査を短い時間で行うことを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載されたＡＤＣの検査方法は、第１のディジタル・アナログ変換器（以下、「ＤＡＣ」と称す）から出力したランプ波を被測定ＡＤＣへ入力し、被測定ＡＤＣの出力を第１のＤＡＣと同型の第２のＤＡＣへ入力し、第１のＤＡＣの出力と第２のＤＡＣの出力とを比較して、被測定ＡＤＣの直線性を検査するものである。
【０００７】
第１のＤＡＣを用いて直線的に増加（又は減少）するランプ波を作成し、被測定ＡＤＣへ入力する。そして、被測定ＡＤＣの出力を、第１のＤＡＣと同型の第２のＤＡＣを用いてディジタル・アナログ変換し、再びランプ波を作成する。被測定ＡＤＣの直線性が良好であると、理想的には、第２のＤＡＣから出力されたランプ波は、被測定ＡＤＣの入力、即ち第１のＤＡＣから出力されたランプ波と同じになる。従って、両者を比較することにより、被測定ＡＤＣの直線性の検査が可能となる。このようなアナログ的手法で検査を行うため、ＤＳＰ等を備えた高価な試験装置が必要なく、ＡＤＣの検査を安価に行うことができる。また、ＤＳＰによる演算処理を必要としないので、ＡＤＣの検査を短い時間で行うことができる。
【０００８】
請求項２に記載されたＡＤＣの検査方法は、請求項１のものにおいて、第１のＤＡＣの出力と第２のＤＡＣの出力との差を求め、被測定ＡＤＣの微分直線性を検査するものである。
【０００９】
さらに、請求項３に記載されたＡＤＣの検査方法は、請求項２のものにおいて、第１のＤＡＣの出力と第２のＤＡＣの出力との差を積分して、被測定ＡＤＣの積分直線性を検査するものである。
【００１０】
第１のＤＡＣの出力に雑音等が含まれていても、第２のＤＡＣの出力にも同様の雑音等が含まれるため、両者の差をとることにより雑音等の影響を除去することができる。また、第１及び第２のＤＡＣに同型のＤＡＣを用い、第１のＤＡＣの出力と第２のＤＡＣの出力との差をとることにより、第１及び第２のＤＡＣの直線性を考慮する必要がない。
【００１１】
請求項４に記載されたＡＤＣの検査装置は、ランプ波を被測定ＡＤＣへ出力する第１のＤＡＣと、第１のＤＡＣと同型で、被測定ＡＤＣの出力を入力する第２のＤＡＣと、第１のＤＡＣの出力と第２のＤＡＣの出力とを入力し、被測定ＡＤＣの直線性を検出する検出手段とを備えたものである。これは、請求項１に記載の検査方法を実施する装置である。
【００１２】
請求項５に記載されたＡＤＣの検査装置は、請求項４のものにおいて、検出手段が、第１のＤＡＣの出力と第２のＤＡＣの出力との差を求める引き算回路を備えたものである。これは、請求項２に記載の検査方法を実施する装置である。
【００１３】
請求項６に記載されたＡＤＣの検査装置は、請求項５のものにおいて、検出手段が、引き算回路の出力を積分する積分回路を備えたものである。これは、請求項３に記載の検査方法を実施する装置である。
【００１４】
請求項７に記載されたＡＤＣの検査方法は、ＤＡＣから出力したランプ波を被測定ＡＤＣへ入力し、ＤＡＣの入力と被測定ＡＤＣの出力とを比較して、被測定ＡＤＣの直線性を検査するものである。
【００１５】
被測定ＡＤＣの直線性が良好であると、理想的には、被測定ＡＤＣから出力されたディジタル信号は、ＤＡＣへ入力されるディジタル信号と一致して、あるいは一定のオフセットを持って出力される。従って、両者を比較することにより、被測定ＡＤＣの直線性の検査が可能となる。ＤＳＰ等を備えた高価な試験装置が必要なく、ＡＤＣの検査を安価に行うことができる。また、ＤＳＰによる演算処理を必要としないので、ＡＤＣの検査を短い時間で行うことができる。
【００１６】
請求項８に記載されたＡＤＣの検査方法は、請求項７のものにおいて、ＤＡＣの入力と被測定ＡＤＣの出力との差を求め、被測定ＡＤＣの微分直線性を検査するものである。
【００１７】
さらに、請求項９に記載されたＡＤＣの検査方法は、請求項８のものにおいて、ＤＡＣの入力と被測定ＡＤＣの出力との差を積分して、被測定ＡＤＣの積分直線性を検査するものである。
【００１８】
請求項１０に記載されたＡＤＣの検査装置は、ランプ波を被測定ＡＤＣへ出力するＤＡＣと、ＤＡＣの入力と被測定ＡＤＣの出力とを入力し、被測定ＡＤＣの直線性を検出する検出手段とを備えたものである。これは、請求項７に記載の検査方法を実施する装置である。
【００１９】
請求項１１に記載されたＡＤＣの検査装置は、請求項１０のものにおいて、検出手段が、ＤＡＣの入力と被測定ＡＤＣの出力との差を求める引き算回路を備えたものである。これは、請求項８に記載の検査方法を実施する装置である。
【００２０】
請求項１２に記載されたＡＤＣの検査装置は、請求項１１のものにおいて、検出手段が、引き算回路の出力を積分する積分回路を備えたものである。これは、請求項９に記載の検査方法を実施する装置である。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に従って説明する。図１は、本発明の一実施の形態によるＡＤＣの検査装置の概略構成を示すブロック図である。本実施の形態の検査装置は、テスタ１０、カウンタ１１、ＤＡＣ１２，１３、引き算回路１４、及び積分回路１５を含んで構成されている。被測定ＡＤＣ２は、被測定ＩＣ１内に搭載されている。
【００２２】
カウンタ１１は、図示しないパルス発生回路で発生したクロックパルスを計数し、計数したクロックパルスの数に応じたディジタル信号を一定周期で出力する。ＤＡＣ１２は、カウンタ１１からのディジタル信号をディジタル・アナログ変換して、測定用のランプ波Ｗ１を作成する。ＤＡＣ１２から出力されたランプ波Ｗ１は、被測定ＡＤＣ２へ入力される。
【００２３】
被測定ＡＤＣ２は、ランプ波Ｗ１をアナログ・ディジタル変換して出力する。被測定ＡＤＣ２の出力は、ＤＡＣ１３へ入力される。ＤＡＣ１３は、ＤＡＣ１２と同型のＤＡＣであり、被測定ＡＤＣ２の出力をディジタル・アナログ変換して、ランプ波Ｗ２を作成する。被測定ＡＤＣ２の直線性が良好であると、理想的には、ＤＡＣ１３から出力されたランプ波Ｗ２は、ＤＡＣ１２から出力されたランプ波Ｗ１と同じになる。
【００２４】
引き算回路１４は、ＤＡＣ１２から出力されたランプ波Ｗ１と、ＤＡＣ１３から出力されたランプ波Ｗ２とを入力し、両者の差を微分非直線性信号ＤＮＬ（ｄｉｆｆｅｒｅｎｔｉａｔｉｏｎ ｎｏｎ−ｌｉｎｅａｒｉｔｙ）として出力する。このとき、ＤＡＣ１２から出力されたランプ波Ｗ１に雑音等が含まれていても、ＤＡＣ１３から出力されたランプ波Ｗ２にも同様の雑音等が含まれるため、両者の差をとることにより雑音等の影響を除去することができる。さらに、ＤＡＣ１２とＤＡＣ１３は同型のＤＡＣを用いるため、ＤＡＣ１２から出力されたランプ波Ｗ１とＤＡＣ１３から出力されたランプ波Ｗ２との差をとることにより、ＤＡＣ１２，１３の直線性を考慮する必要がない。積分回路１５は、引き算回路１４が出力した微分非直線性信号ＤＮＬを積分し、積分非直線性信号ＩＮＬ（ｉｎｔｅｇｒａｔｉｏｎ ｎｏｎ−ｌｉｎｅａｒｉｔｙ）として出力する。
【００２５】
テスタ１０は、アナログテスタからなり、引き算回路１４が出力した微分非直線性信号ＤＮＬを入力して、被測定ＡＤＣ２の微分直線性を測定する。テスタ１０はまた、積分回路１５が出力した積分非直線性信号ＩＮＬを入力して、被測定ＡＤＣ２の積分直線性を測定する。
【００２６】
本実施の形態によれば、被測定ＡＤＣの出力をアナログ信号へ変換してアナログ的手法で検査を行うため、安価なアナログテスタを用いて、半導体集積回路に搭載されたＡＤＣの直線性を検査することができる。また、ＤＳＰによる演算処理を必要としないので、従来に比べて高速にＡＤＣの検査を行うことができる。
【００２７】
図２は、本発明の他の実施の形態によるＡＤＣの検査装置の概略構成を示すブロック図である。本実施の形態の検査装置は、テスタ２０、カウンタ１１、ＤＡＣ１２、引き算回路２４、及び積分回路２５を含んで構成されている。カウンタ１１及びＤＡＣ１２の動作は、図１に示した実施の形態と同様である。
【００２８】
被測定ＡＤＣ２は、ＤＡＣ１２から入力したランプ波をアナログ・ディジタル変換して出力する。被測定ＡＤＣ２の直線性が良好であると、理想的には、被測定ＡＤＣ２から出力されたディジタル信号Ｄ２は、ＤＡＣ１２へ入力されるディジタル信号Ｄ１と一致する。
【００２９】
引き算回路２４は、論理回路で構成され、ＤＡＣ１２へ入力されるディジタル信号Ｄ１と、被測定ＡＤＣ２から出力されたディジタル信号Ｄ２とを入力し、両者の差を微分非直線性信号ＤＮＬとして出力する。積分回路２５は、論理回路で構成され、引き算回路２４が出力した微分非直線性信号ＤＮＬを積分し、積分非直線性信号ＩＮＬとして出力する。
【００３０】
テスタ２０は、引き算回路１４が出力した微分非直線性信号ＤＮＬを入力して、被測定ＡＤＣ２の微分直線性を測定する。テスタ２０はまた、積分回路１５が出力した積分非直線性信号ＩＮＬを入力して、被測定ＡＤＣ２の積分直線性を測定する。このとき、テスタ２０は、従来のようなＤＳＰによる演算処理を必要としないので、ＤＳＰを備えない安価なテスタを用いることができる。
【００３１】
本実施の形態によれば、ＤＳＰを備えない安価なテスタを用いて、半導体集積回路に搭載されたＡＤＣの直線性を検査することができる。また、ＤＳＰによる演算処理を必要としないので、従来に比べて高速にＡＤＣの検査を行うことができる。
【００３２】
本発明は、半導体集積回路に搭載されたＡＤＣに限らず、あらゆるＡＤＣの検査に適用することができる。
【００３３】
【発明の効果】
本発明によれば、ＤＳＰ等を備えた高価な試験装置が必要ないので、ＡＤＣの検査を安価に行うことができる。また、ＤＳＰによる演算処理を必要としないので、ＡＤＣの検査を短い時間で行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるＡＤＣの検査装置の概略構成を示すブロック図である。
【図２】本発明の他の実施の形態によるＡＤＣの検査装置の概略構成を示すブロック図である。
【符号の説明】
１…被測定ＩＣ、２…被測定ＡＤＣ、１０，２０…テスタ、１１…カウンタ、１２，１３…ＤＡＣ、１４，２４…引き算回路、１５，２５…積分回路
【発明の属する技術分野】
本発明は、アナログ・ディジタル変換器（以下、「ＡＤＣ」と称す）の検査方法及び装置に係り、特にＩＣ、ＬＳＩ等の半導体集積回路に搭載されたＡＤＣの検査に好適なＡＤＣの検査方法及び検査装置に関する。
【０００２】
【従来の技術】
近年、ＩＣ、ＬＳＩ等の半導体集積回路においてアナログ信号とディジタル信号の混在化が進み、多くの半導体集積回路にＡＤＣが搭載されるようになってきている。このような半導体集積回路に搭載されたＡＤＣの検査は、キャプチャメモリやディジタルシグナルプロセッサ（以下「ＤＳＰ」と称す）等を備えた試験装置（テスタ）を用いて行われる。テスタは、ＡＤＣの出力を一旦キャプチャメモリに記憶し、ＤＳＰによる演算処理でＡＤＣの出力の解析を行う。
【０００３】
【発明が解決しようとする課題】
従来、半導体集積回路に搭載されたＡＤＣの検査には、ＤＳＰ等を備えた高価なテスタが必要であり、検査費用が高くなるという問題があった。また、ＤＳＰによる演算処理に時間が掛かり、検査時間が長くなるという問題があった。
【０００４】
本発明は、ＡＤＣの検査を安価に行うことを目的とする。
【０００５】
本発明はまた、ＡＤＣの検査を短い時間で行うことを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載されたＡＤＣの検査方法は、第１のディジタル・アナログ変換器（以下、「ＤＡＣ」と称す）から出力したランプ波を被測定ＡＤＣへ入力し、被測定ＡＤＣの出力を第１のＤＡＣと同型の第２のＤＡＣへ入力し、第１のＤＡＣの出力と第２のＤＡＣの出力とを比較して、被測定ＡＤＣの直線性を検査するものである。
【０００７】
第１のＤＡＣを用いて直線的に増加（又は減少）するランプ波を作成し、被測定ＡＤＣへ入力する。そして、被測定ＡＤＣの出力を、第１のＤＡＣと同型の第２のＤＡＣを用いてディジタル・アナログ変換し、再びランプ波を作成する。被測定ＡＤＣの直線性が良好であると、理想的には、第２のＤＡＣから出力されたランプ波は、被測定ＡＤＣの入力、即ち第１のＤＡＣから出力されたランプ波と同じになる。従って、両者を比較することにより、被測定ＡＤＣの直線性の検査が可能となる。このようなアナログ的手法で検査を行うため、ＤＳＰ等を備えた高価な試験装置が必要なく、ＡＤＣの検査を安価に行うことができる。また、ＤＳＰによる演算処理を必要としないので、ＡＤＣの検査を短い時間で行うことができる。
【０００８】
請求項２に記載されたＡＤＣの検査方法は、請求項１のものにおいて、第１のＤＡＣの出力と第２のＤＡＣの出力との差を求め、被測定ＡＤＣの微分直線性を検査するものである。
【０００９】
さらに、請求項３に記載されたＡＤＣの検査方法は、請求項２のものにおいて、第１のＤＡＣの出力と第２のＤＡＣの出力との差を積分して、被測定ＡＤＣの積分直線性を検査するものである。
【００１０】
第１のＤＡＣの出力に雑音等が含まれていても、第２のＤＡＣの出力にも同様の雑音等が含まれるため、両者の差をとることにより雑音等の影響を除去することができる。また、第１及び第２のＤＡＣに同型のＤＡＣを用い、第１のＤＡＣの出力と第２のＤＡＣの出力との差をとることにより、第１及び第２のＤＡＣの直線性を考慮する必要がない。
【００１１】
請求項４に記載されたＡＤＣの検査装置は、ランプ波を被測定ＡＤＣへ出力する第１のＤＡＣと、第１のＤＡＣと同型で、被測定ＡＤＣの出力を入力する第２のＤＡＣと、第１のＤＡＣの出力と第２のＤＡＣの出力とを入力し、被測定ＡＤＣの直線性を検出する検出手段とを備えたものである。これは、請求項１に記載の検査方法を実施する装置である。
【００１２】
請求項５に記載されたＡＤＣの検査装置は、請求項４のものにおいて、検出手段が、第１のＤＡＣの出力と第２のＤＡＣの出力との差を求める引き算回路を備えたものである。これは、請求項２に記載の検査方法を実施する装置である。
【００１３】
請求項６に記載されたＡＤＣの検査装置は、請求項５のものにおいて、検出手段が、引き算回路の出力を積分する積分回路を備えたものである。これは、請求項３に記載の検査方法を実施する装置である。
【００１４】
請求項７に記載されたＡＤＣの検査方法は、ＤＡＣから出力したランプ波を被測定ＡＤＣへ入力し、ＤＡＣの入力と被測定ＡＤＣの出力とを比較して、被測定ＡＤＣの直線性を検査するものである。
【００１５】
被測定ＡＤＣの直線性が良好であると、理想的には、被測定ＡＤＣから出力されたディジタル信号は、ＤＡＣへ入力されるディジタル信号と一致して、あるいは一定のオフセットを持って出力される。従って、両者を比較することにより、被測定ＡＤＣの直線性の検査が可能となる。ＤＳＰ等を備えた高価な試験装置が必要なく、ＡＤＣの検査を安価に行うことができる。また、ＤＳＰによる演算処理を必要としないので、ＡＤＣの検査を短い時間で行うことができる。
【００１６】
請求項８に記載されたＡＤＣの検査方法は、請求項７のものにおいて、ＤＡＣの入力と被測定ＡＤＣの出力との差を求め、被測定ＡＤＣの微分直線性を検査するものである。
【００１７】
さらに、請求項９に記載されたＡＤＣの検査方法は、請求項８のものにおいて、ＤＡＣの入力と被測定ＡＤＣの出力との差を積分して、被測定ＡＤＣの積分直線性を検査するものである。
【００１８】
請求項１０に記載されたＡＤＣの検査装置は、ランプ波を被測定ＡＤＣへ出力するＤＡＣと、ＤＡＣの入力と被測定ＡＤＣの出力とを入力し、被測定ＡＤＣの直線性を検出する検出手段とを備えたものである。これは、請求項７に記載の検査方法を実施する装置である。
【００１９】
請求項１１に記載されたＡＤＣの検査装置は、請求項１０のものにおいて、検出手段が、ＤＡＣの入力と被測定ＡＤＣの出力との差を求める引き算回路を備えたものである。これは、請求項８に記載の検査方法を実施する装置である。
【００２０】
請求項１２に記載されたＡＤＣの検査装置は、請求項１１のものにおいて、検出手段が、引き算回路の出力を積分する積分回路を備えたものである。これは、請求項９に記載の検査方法を実施する装置である。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に従って説明する。図１は、本発明の一実施の形態によるＡＤＣの検査装置の概略構成を示すブロック図である。本実施の形態の検査装置は、テスタ１０、カウンタ１１、ＤＡＣ１２，１３、引き算回路１４、及び積分回路１５を含んで構成されている。被測定ＡＤＣ２は、被測定ＩＣ１内に搭載されている。
【００２２】
カウンタ１１は、図示しないパルス発生回路で発生したクロックパルスを計数し、計数したクロックパルスの数に応じたディジタル信号を一定周期で出力する。ＤＡＣ１２は、カウンタ１１からのディジタル信号をディジタル・アナログ変換して、測定用のランプ波Ｗ１を作成する。ＤＡＣ１２から出力されたランプ波Ｗ１は、被測定ＡＤＣ２へ入力される。
【００２３】
被測定ＡＤＣ２は、ランプ波Ｗ１をアナログ・ディジタル変換して出力する。被測定ＡＤＣ２の出力は、ＤＡＣ１３へ入力される。ＤＡＣ１３は、ＤＡＣ１２と同型のＤＡＣであり、被測定ＡＤＣ２の出力をディジタル・アナログ変換して、ランプ波Ｗ２を作成する。被測定ＡＤＣ２の直線性が良好であると、理想的には、ＤＡＣ１３から出力されたランプ波Ｗ２は、ＤＡＣ１２から出力されたランプ波Ｗ１と同じになる。
【００２４】
引き算回路１４は、ＤＡＣ１２から出力されたランプ波Ｗ１と、ＤＡＣ１３から出力されたランプ波Ｗ２とを入力し、両者の差を微分非直線性信号ＤＮＬ（ｄｉｆｆｅｒｅｎｔｉａｔｉｏｎ ｎｏｎ−ｌｉｎｅａｒｉｔｙ）として出力する。このとき、ＤＡＣ１２から出力されたランプ波Ｗ１に雑音等が含まれていても、ＤＡＣ１３から出力されたランプ波Ｗ２にも同様の雑音等が含まれるため、両者の差をとることにより雑音等の影響を除去することができる。さらに、ＤＡＣ１２とＤＡＣ１３は同型のＤＡＣを用いるため、ＤＡＣ１２から出力されたランプ波Ｗ１とＤＡＣ１３から出力されたランプ波Ｗ２との差をとることにより、ＤＡＣ１２，１３の直線性を考慮する必要がない。積分回路１５は、引き算回路１４が出力した微分非直線性信号ＤＮＬを積分し、積分非直線性信号ＩＮＬ（ｉｎｔｅｇｒａｔｉｏｎ ｎｏｎ−ｌｉｎｅａｒｉｔｙ）として出力する。
【００２５】
テスタ１０は、アナログテスタからなり、引き算回路１４が出力した微分非直線性信号ＤＮＬを入力して、被測定ＡＤＣ２の微分直線性を測定する。テスタ１０はまた、積分回路１５が出力した積分非直線性信号ＩＮＬを入力して、被測定ＡＤＣ２の積分直線性を測定する。
【００２６】
本実施の形態によれば、被測定ＡＤＣの出力をアナログ信号へ変換してアナログ的手法で検査を行うため、安価なアナログテスタを用いて、半導体集積回路に搭載されたＡＤＣの直線性を検査することができる。また、ＤＳＰによる演算処理を必要としないので、従来に比べて高速にＡＤＣの検査を行うことができる。
【００２７】
図２は、本発明の他の実施の形態によるＡＤＣの検査装置の概略構成を示すブロック図である。本実施の形態の検査装置は、テスタ２０、カウンタ１１、ＤＡＣ１２、引き算回路２４、及び積分回路２５を含んで構成されている。カウンタ１１及びＤＡＣ１２の動作は、図１に示した実施の形態と同様である。
【００２８】
被測定ＡＤＣ２は、ＤＡＣ１２から入力したランプ波をアナログ・ディジタル変換して出力する。被測定ＡＤＣ２の直線性が良好であると、理想的には、被測定ＡＤＣ２から出力されたディジタル信号Ｄ２は、ＤＡＣ１２へ入力されるディジタル信号Ｄ１と一致する。
【００２９】
引き算回路２４は、論理回路で構成され、ＤＡＣ１２へ入力されるディジタル信号Ｄ１と、被測定ＡＤＣ２から出力されたディジタル信号Ｄ２とを入力し、両者の差を微分非直線性信号ＤＮＬとして出力する。積分回路２５は、論理回路で構成され、引き算回路２４が出力した微分非直線性信号ＤＮＬを積分し、積分非直線性信号ＩＮＬとして出力する。
【００３０】
テスタ２０は、引き算回路１４が出力した微分非直線性信号ＤＮＬを入力して、被測定ＡＤＣ２の微分直線性を測定する。テスタ２０はまた、積分回路１５が出力した積分非直線性信号ＩＮＬを入力して、被測定ＡＤＣ２の積分直線性を測定する。このとき、テスタ２０は、従来のようなＤＳＰによる演算処理を必要としないので、ＤＳＰを備えない安価なテスタを用いることができる。
【００３１】
本実施の形態によれば、ＤＳＰを備えない安価なテスタを用いて、半導体集積回路に搭載されたＡＤＣの直線性を検査することができる。また、ＤＳＰによる演算処理を必要としないので、従来に比べて高速にＡＤＣの検査を行うことができる。
【００３２】
本発明は、半導体集積回路に搭載されたＡＤＣに限らず、あらゆるＡＤＣの検査に適用することができる。
【００３３】
【発明の効果】
本発明によれば、ＤＳＰ等を備えた高価な試験装置が必要ないので、ＡＤＣの検査を安価に行うことができる。また、ＤＳＰによる演算処理を必要としないので、ＡＤＣの検査を短い時間で行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるＡＤＣの検査装置の概略構成を示すブロック図である。
【図２】本発明の他の実施の形態によるＡＤＣの検査装置の概略構成を示すブロック図である。
【符号の説明】
１…被測定ＩＣ、２…被測定ＡＤＣ、１０，２０…テスタ、１１…カウンタ、１２，１３…ＤＡＣ、１４，２４…引き算回路、１５，２５…積分回路
Claims (12)
- 第１のＤＡＣから出力したランプ波を被測定ＡＤＣへ入力し、
被測定ＡＤＣの出力を前記第１のＤＡＣと同型の第２のＤＡＣへ入力し、
前記第１のＤＡＣの出力と前記第２のＤＡＣの出力とを比較して、被測定ＡＤＣの直線性を検査することを特徴とするＡＤＣの検査方法。 - 前記第１のＤＡＣの出力と前記第２のＤＡＣの出力との差を求め、被測定ＡＤＣの微分直線性を検査することを特徴とする請求項１に記載のＡＤＣの検査方法。
- 前記第１のＤＡＣの出力と前記第２のＤＡＣの出力との差を積分して、被測定ＡＤＣの積分直線性を検査することを特徴とする請求項２に記載のＡＤＣの検査方法。
- ランプ波を被測定ＡＤＣへ出力する第１のＤＡＣと、
前記第１のＤＡＣと同型で、被測定ＡＤＣの出力を入力する第２のＤＡＣと、
前記第１のＤＡＣの出力と前記第２のＤＡＣの出力とを入力し、被測定ＡＤＣの直線性を検出する検出手段とを備えたことを特徴とするＡＤＣの検査装置。 - 前記検出手段は、前記第１のＤＡＣの出力と前記第２のＤＡＣの出力との差を求める引き算回路を備えたことを特徴とする請求項４に記載のＡＤＣの検査装置。
- 前記検出手段は、前記引き算回路の出力を積分する積分回路を備えたことを特徴とする請求項５に記載のＡＤＣの検査装置。
- ＤＡＣから出力したランプ波を被測定ＡＤＣへ入力し、
前記ＤＡＣの入力と被測定ＡＤＣの出力とを比較して、被測定ＡＤＣの直線性を検査することを特徴とするＡＤＣの検査方法。 - 前記ＤＡＣの入力と被測定ＡＤＣの出力との差を求め、被測定ＡＤＣの微分直線性を検査することを特徴とする請求項７に記載のＡＤＣの検査方法。
- 前記ＤＡＣの入力と被測定ＡＤＣの出力との差を積分して、被測定ＡＤＣの積分直線性を検査することを特徴とする請求項８に記載のＡＤＣの検査方法。
- ランプ波を被測定ＡＤＣへ出力するＤＡＣと、
前記ＤＡＣの入力と被測定ＡＤＣの出力とを入力し、被測定ＡＤＣの直線性を検出する検出手段とを備えたことを特徴とするＡＤＣの検査装置。 - 前記検出手段は、前記ＤＡＣの入力と被測定ＡＤＣの出力との差を求める引き算回路を備えたことを特徴とする請求項１０に記載のＡＤＣの検査装置。
- 前記検出手段は、前記引き算回路の出力を積分する積分回路を備えたことを特徴とする請求項１１に記載のＡＤＣの検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002247867A JP2004088515A (ja) | 2002-08-27 | 2002-08-27 | Ａｄｃの検査方法及び検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002247867A JP2004088515A (ja) | 2002-08-27 | 2002-08-27 | Ａｄｃの検査方法及び検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004088515A true JP2004088515A (ja) | 2004-03-18 |
Family
ID=32055382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002247867A Pending JP2004088515A (ja) | 2002-08-27 | 2002-08-27 | Ａｄｃの検査方法及び検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004088515A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101129549B1 (ko) * | 2009-09-25 | 2012-03-29 | 연세대학교 산학협력단 | 디지털 아날로그 변환기의 테스트 방법 및 회로 |
| US8878973B2 (en) | 2010-08-05 | 2014-11-04 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
| CN106685423A (zh) * | 2016-11-18 | 2017-05-17 | 上海精密计量测试研究所 | 模数转换器静态参数正弦波测试方法 |
| US9705528B2 (en) | 2012-11-16 | 2017-07-11 | Mitsutoshi Sugawara | Measurement method and measurement unit for delta-sigma type data converter |
-
2002
- 2002-08-27 JP JP2002247867A patent/JP2004088515A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101129549B1 (ko) * | 2009-09-25 | 2012-03-29 | 연세대학교 산학협력단 | 디지털 아날로그 변환기의 테스트 방법 및 회로 |
| US8878973B2 (en) | 2010-08-05 | 2014-11-04 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
| US9705528B2 (en) | 2012-11-16 | 2017-07-11 | Mitsutoshi Sugawara | Measurement method and measurement unit for delta-sigma type data converter |
| CN106685423A (zh) * | 2016-11-18 | 2017-05-17 | 上海精密计量测试研究所 | 模数转换器静态参数正弦波测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7443332B2 (en) | Time continuous pipeline analog-to-digital converter | |
| TWI241071B (en) | Test framework and test method of analog to digital converter | |
| US20070162800A1 (en) | Semiconductor test system | |
| US7719451B2 (en) | Signal measuring apparatus and semiconductor testing apparatus | |
| JPH11511934A (ja) | アナログ−ディジタル変換器を試験する方法 | |
| TWI233495B (en) | IC with built-in self-test function and design method thereof | |
| CN119135133A (zh) | 信号处理方法和测量系统 | |
| US6658368B2 (en) | On-chip histogram testing | |
| TW595114B (en) | Built-In self test apparatus and method for digital-to-analog converter | |
| JP2004088515A (ja) | Ａｄｃの検査方法及び検査装置 | |
| JPH0645941A (ja) | 検査装置 | |
| Flores et al. | A noise generator for analog-to-digital converter testing | |
| Jin et al. | Testing of precision DAC using low-resolution ADC with wobbling | |
| Park et al. | Parallel loopback test of mixed-signal circuits | |
| Kerzerho et al. | " Analogue Network of Converters": A DFT Technique to Test a Complete Set of ADCs and DACs Embedded in a Complex SiP or SOC | |
| US8421474B2 (en) | Circuit test apparatus | |
| Jangi et al. | Design and Implementation of BIST Architecture for Static Parameter of ADC | |
| Sheng et al. | Algorithms for ADC multi-site test with digital input stimulus | |
| Hongyu et al. | A BIST scheme to test static parameters of ADCs | |
| Cobley | Approaches to on-chip testing of mixed signal macros in ASICs | |
| Jiang et al. | A DSP-based ramp test for on-chip high-resolution ADC | |
| JP3496936B1 (ja) | アナログデジタル（ａｄ）コンバータを備えた半導体装置の検査装置 | |
| Simoes et al. | Determining the effective number of bits of high resolution digitizers | |
| Kerzérho et al. | Fully digital test solution for a set of ADCs and DACs embedded in a SIP or SOC | |
| Wegener et al. | Innovation to overcome limitations of test equipment |