JP2004088192A - 電圧駆動素子の駆動回路 - Google Patents
電圧駆動素子の駆動回路 Download PDFInfo
- Publication number
- JP2004088192A JP2004088192A JP2002242989A JP2002242989A JP2004088192A JP 2004088192 A JP2004088192 A JP 2004088192A JP 2002242989 A JP2002242989 A JP 2002242989A JP 2002242989 A JP2002242989 A JP 2002242989A JP 2004088192 A JP2004088192 A JP 2004088192A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- time
- voltage
- igbt
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】しきい値電圧の変動によるスイッチング損失やサージ電圧の増大を抑制する。
【解決手段】ターンオン時間計測手段１１とターンオフ時間調整手段１２を備え、ターンオフ時間調整手段１２は、電圧駆動素子であるＩＧＢＴ（Ｑ１）のターンオフ時のゲート放電速度の補正によりターンオフ時間を補正し、ターンオン時間が長いほどターンオフ時のゲート放電速度が遅くなるように、ターンオン時間が短いほどゲート放電速度が速くなるようにゲート放電速度を補正し、ターンオン時間計測手段１１は、ターンオン中に電荷を充電するコンデンサＣ１の電圧に基づいてターンオン時間を計測し、ＩＧＢＴ（Ｑ１）のゲートにエミッタ端子が接続され、コレクタ端子がアースに接続されたＰＮＰトランジスタ（Ｑ３）を備え、コンデンサＣ１が、ＰＮＰトランジスタ（Ｑ３）のべースに接続されている構成。
【選択図】 図１
【解決手段】ターンオン時間計測手段１１とターンオフ時間調整手段１２を備え、ターンオフ時間調整手段１２は、電圧駆動素子であるＩＧＢＴ（Ｑ１）のターンオフ時のゲート放電速度の補正によりターンオフ時間を補正し、ターンオン時間が長いほどターンオフ時のゲート放電速度が遅くなるように、ターンオン時間が短いほどゲート放電速度が速くなるようにゲート放電速度を補正し、ターンオン時間計測手段１１は、ターンオン中に電荷を充電するコンデンサＣ１の電圧に基づいてターンオン時間を計測し、ＩＧＢＴ（Ｑ１）のゲートにエミッタ端子が接続され、コレクタ端子がアースに接続されたＰＮＰトランジスタ（Ｑ３）を備え、コンデンサＣ１が、ＰＮＰトランジスタ（Ｑ３）のべースに接続されている構成。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧駆動素子の駆動回路に関する。
【０００２】
【従来の技術】
従来の電圧駆動素子の駆動回路については、例えば、トランジスタ技術ＳＰＥＣＩＡＬ Ｎｏ．５４「特集：実践パワー・エレクトロニクス入門」５６頁、ＣＱ出版社、１９９６年に記載されている。
【０００３】
この文献にも記載されているように、電圧駆動素子（スイッチング素子）の一つであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）や、パワーＭＯＳといったパワーデバイスを用いて電流をスイッチングさせる場合、スイッチング損失とサージ電圧とはトレードオフの関係にある。
【０００４】
サージ電圧は、主回路インダクタンスＬと電流遮断時の電流変化率ｄｉ／ｄｔによって発生する電圧で、Ｖｓ＝Ｌ×ｄｉ／ｄｔで表される。
【０００５】
パワーデバイスを破壊させないためには、電源電圧＋サージ電圧をパワーデバイスの耐圧以下に抑えなくてはならない。
【０００６】
一方、サージ電圧を抑制するために、電流遮断時の電流変化率ｄｉ／ｄｔを小さくする、すなわち、スイッチング速度（ターンオフ速度）を遅くすると、スイッチング損失が増大する。
【０００７】
ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）駆動のように、連続的に電流をスイッチングさせる場合、スイッチング損失の増大は温度上昇を招き、パワーデバイスを破壊する可能性があるため、システムの放熱性を考慮してスイッチング損失を許容範囲内に抑えなくてはならない。
【０００８】
ＩＧＢＴやパワーＭＯＳのように、ゲートヘの電圧印加の有無で電流をオン／オフさせる電圧駆動素子の場合、ゲートに接続するゲート抵抗の大きさを調整することにより、スイッチング速度を調整し、サージ電圧とスイッチング損失を共に許容範囲内に収める手法をとることが多い。
【０００９】
【発明が解決しようとする課題】
このような従来の手法では、ＩＧＢＴやパワーＭＯＳのバラツキや温度特性によりしきい値電圧が変動すると、スイッチング速度も変動してしまう。スイッチング速度（ターンオフ速度）が遅くなった場合にはスイッチング損失が過大となり、発熱によりスイッチング素子が破壊してしまう可能性がある。逆にスイッチング速度（ターンオフ速度）が速くなると、過大なサージ電圧が発生し、スイッチング素子が破壊する可能性がある。すなわち、しきい値電圧の変動によって、ターンオフ速度が遅くなると、スイッチング損失が増大し、ターンオフ速度が速くなると、サージ電圧が大きくなる。
【００１０】
本発明の目的は、しきい値電圧の変動によるスイッチング損失やサージ電圧の増大を抑制することができる電圧駆動素子の駆動回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、本発明の電圧駆動素子の駆動回路は、電圧駆動素子をオンおよびオフ駆動する駆動回路において、電圧駆動素子がオフからオンへ駆動するための所要時間であるターンオン時間を計測するターンオン時間計測手段と、ターンオン時間計測手段によって計測されたターンオン時間に基づいて、電圧駆動素子がオンからオフへ駆動するための所要時間であるターンオフ時間を補正するターンオフ時間補正手段とを備えたことを特徴とする。
【００１２】
【発明の効果】
以上説明したように、本発明によれば、しきい値電圧の変動によるスイッチング損失やサージ電圧の増大を抑制できる電圧駆動素子の駆動回路を提供することができる。
【００１３】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１４】
図１は、電圧駆動素子の一つであるＩＧＢＴを用いて負荷を駆動する際の駆動回路の一例を示す回路図である。
【００１５】
負荷Ｌ１は、電圧駆動素子としてのＩＧＢＴ（Ｑ１）によって駆動されるように構成されており、ＩＧＢＴ（Ｑ１）のゲートは、ＮＰＮトランジスタＱ２が抵抗Ｒ１を介して電源電圧Ｖｃｃを印加できるように構成され、ＰＮＰトランジスタＱ３が抵抗Ｒ２を介して接地できるように構成されている。ＮＰＮトランジスタＱ２のべースは入力信号Ｖｉｎに接続され、ＰＮＰトランジスタＱ３のべースは抵抗Ｒ３を介して入力信号Ｖｉｎに接続され、それぞれ入力信号Ｖｉｎによってオン／オフできる。入力信号Ｖｉｎがあるときは、ＮＰＮトランジスタＱ２がオン、ＰＮＰトランジスタＱ３がオフで、逆に、入力信号Ｖｉｎがないときは、ＮＰＮトランジスタＱ２がオフ、ＰＮＰトランジスタＱ３がオンである。
【００１６】
また、定電流源１３の出力がダイオードＤ１を介してＩＧＢＴ（Ｑ１）のコレクタに、ダイオードＤ２を介してコンデンサＣ１に接続されており、定電流源１３、ダイオードＤ１、ダイオードＤ２、コンデンサＣ１により、ターンオンにかかる時間（ターンオン時間と称す）を計測するターンオン時間計測手段１１を構成している。
【００１７】
さらに、ダイオードＤ２とコンデンサＣ１の接続点はダイオードＤ３を介してＰＮＰトランジスタ（Ｑ３）のべースに接続され、ダイオードＤ３、抵抗Ｒ３、コンデンサＣ１により、ターンオフにかかる時間（ターンオフ時間と称す）を調整する（補正する）ターンオフ時間調整手段１２を構成している。コンデンサＣ１は、ターンオン時間計測手段１１の構成要素と、ターンオフ時間調整手段１２の構成要素とを兼ねている。
【００１８】
図２に、入力信号Ｖｉｎの変化により、ＩＧＢＴ（Ｑ１）をターンオンさせた後に、ターンオフさせたときの各部の波形を示す。Ｖｉｎは入力信号、Ｖｃ１は、コンデンサＣ１の電圧、Ｉｇ（ｏｆｆ）はＩＧＢＴ（Ｑ１）のターンオフ開始時のゲートからの放電電流、ＶｃｅはＩＧＢＴ（Ｑ１）のコレクタ−エミッタ間電圧、Ｉｃはコレクタ電流である。
【００１９】
入力信号ＶｉｎのＬからＨへの変化により、ＩＧＢＴ（Ｑ１）はターンオン動作に入る（時刻ｔ１）。
【００２０】
入力信号ＶｉｎのＬからＨへの変化により、ＰＮＰトランジスタ（Ｑ３）がオフになり、それにより定電流源１３からコンデンサＣ１への電流供給が開始される。これにより、コンデンサＣ１に定電流源１３からダイオードＤ２を介して電荷が充電されるため、コンデンサＣ１に生じる電圧は時間と共に上昇する。
【００２１】
ＩＧＢＴ（Ｑ１）のターンオンが完了し、コレクタ−エミッタ間電圧Ｖｃｅが０Ｖ付近になると、定電流源１３からの電流はコンデンサＣ１へ流れ込まずに、ダイオードＤ１を介してＩＧＢＴ（Ｑ１）のコレクタに流れ込むため、コンデンサＣ１の電圧Ｖｃ１の上昇は停止する（時刻ｔ２）。
【００２２】
すなわち、ターンオン時間が長いほど、コンデンサＣ１に生じる電圧は高くなる。
【００２３】
次に、入力信号ＶｉｎがＨからＬへ変化すると、ＩＧＢＴ（Ｑ１）はターンオフ動作に入る（時刻ｔ３）。
【００２４】
このとき、ダイオードＤ３に生じる電圧をＶｆとすると、ＩＧＢＴ（Ｑ１）のターンオフ開始時のゲートからの放電電流Ｉｇ（ｏｆｆ）のピーク値Ｉｐは、
Ｉｐ＝［Ｖｇｅ−｛Ｖｃ１−Ｖｆ＋Ｖｂｅ２｝］／Ｒ２
≒｛Ｖｇｅ−Ｖｃ１｝／Ｒ２
で表すことができる。なお、Ｖｃ１はコンデンサＣ１の電圧、ＶｇｅはＩＧＢＴ（Ｑ１）のゲート−エミッタ間電圧、Ｖｂｅ２はＮＰＮトランジスタＱ２のベース−エミッタ間電圧である。
【００２５】
すなわち、コンデンサＣ１の電圧Ｖｃ１が大きいほど（図２の２１）、ＰＮＰトランジスタ（Ｑ３）のべース電圧が高くなり、ゲートからの放電電流Ｉｇ（ｏｆｆ）のピーク値Ｉｐが小さくなり（図２の２３）、ターンオフの速度が遅くなる。逆に、コンデンサＣ１の電圧Ｖｃ１が小さいほど（図２の２２）、ＰＮＰトランジスタ（Ｑ３）のべース電圧が低くなり、ゲートからの放電電流Ｉｇ（ｏｆｆ）のピーク値Ｉｐが大きくなり（図２の２４）、ターンオフの速度が速くなる。
【００２６】
ここで、ＩＧＢＴのバラツキや特性変動による、ターンオン時間とターンオフ時間の関係に着目すると、以下の通りとなる。
【００２７】
ＩＧＢＴのしきい値電圧が上昇すると、オンしにくくオフしやすい特性となるため、ターンオンは遅く、ターンオフは速くなる。この場合、ターンオフ時のサージ電圧が問題となる。
【００２８】
逆にしきい値電圧が低下すると、オンしやすくオフしにくい特性となるため、ターンオンは速く、ターンオフは遅くなる。この場合、ターンオンのスイッチング損失は小さくなり、ターンオフのスイッチング損失は大きくなるが、サージ電圧抑制のためにターンオフ速度をもともと緩やかにしている場合は、ターンオフのスイッチング損失が支配的であるため、合計の損失は大きくなり、発熱が問題となる。
【００２９】
本実施の形態においては、ＩＧＢＴのしきい値電圧変動により、ターンオンが遅くなった場合、コンデンサＣ１に生じる電圧は高くなるため、ターンオフ時のゲートからの放電電流が小さくなり、ターンオフが速くなるのを抑えるように機能する。また、ターンオンが速くなった場合、コンデンサＣ１に生じる電圧は低くなるため、ターンオフ時のＩＧＢＴ（Ｑ１）のゲートからの放電電流が大きくなり、ターンオフが遅くなるのを抑えるように機能する。
【００３０】
すなわち、ターンオン時間計測手段１１でＩＧＢＴの特性変動を検出し、ターンオフ時間調整手段１２によってターンオフ時のスイッチング速度を可変とすることで、ターンオフ時のスイッチング特性の変動を抑制している。
【００３１】
以上のように、本実施の形態の電圧駆動素子の駆動回路は、ターンオン時間を計測するターンオン時間計測手段１１と、ターンオン時間計測手段１１によって計測されたターンオン時間に基づいて、ターンオフ時間を補正するターンオフ時間補正手段、つまり、ターンオフ時間調整手段１２とを備えたことを特徴とする。電圧駆動素子はターンオン時間が短い場合にはターンオフ速度が遅くなり、ターンオン時間が長い場合にはターンオフ速度が速くなるため、ターンオン時間に基づいてターンオフ時間を補正することによって、ターンオフ時間を適切に補正することができる。
【００３２】
また、ターンオフ時間調整手段１２は、電圧駆動素子であるＩＧＢＴ（Ｑ１）のターンオフ時のゲート放電速度を補正することによって、ターンオフ時間を補正することを特徴とする。このように、ターンオフ時のゲート放電速度の補正により、ターンオン時間に基づいてターンオフ時間を補正することによって、ターンオフ時間を適切に補正することができる。
【００３３】
また、ターンオン時間計測手段１１によって計測されたターンオン時間が長いほどターンオフ時のゲート放電速度が遅くなるように、ターンオン時間が短いほどターンオフ時のゲート放電速度が速くなるように、ターンオフ時のゲート放電速度を補正することを特徴とする。ターンオン時間が長い場合はターンオフ時間が短く、サージ電圧が大きくなり、ターンオン時間が短い場合はターンオフ時間が長く、スイッチング損失が大きくなるが、ターンオン時間が長くなるほどゲート放電速度が遅くなるように、ターンオン時間が短くなるほどゲート放電速度が速くなるようにゲート放電速度を補正することによってサージ電圧およびスイッチング損失を抑制することができる。
【００３４】
また、ターンオン時間計測手段１１は、ターンオン中に電荷を充電するコンデンサＣ１を備え、ターンオン時間は、コンデンサＣ１の電圧Ｖｃ１に基づいて計測することを特徴とする。これにより、ターンオン時間計測手段１１を安価に構成することができる。
【００３５】
また、電圧駆動素子であるＩＧＢＴ（Ｑ１）のゲートにエミッタ端子が接続されると共に、コレクタ端子がアースに接続されたＰＮＰトランジスタ（Ｑ３）を備え、コンデンサＣ１が、ＰＮＰトランジスタ（Ｑ３）のべースに接続されていることを特徴とする。これにより、電圧駆動素子のターンオフ時間を安価な構成で制御することができる。
【００３６】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００３７】
例えば、本実施の形態で用いている定電流源１３を抵抗に置き換えてもよい。この場合には、コンデンサＣ１の電圧Ｖｃ１の上昇は、この抵抗の抵抗値とコンデンサＣ１の容量値で定まる充電カーブをえがく。
【００３８】
また、本実施の形態においては、コンデンサＣ１によってターンオフ時間を制御したが、例えばターンオン時間を計測してターンオフ時間を制御する制御装置によってターンオフ時間をソフト的に制御しても良い。
【図面の簡単な説明】
【図１】電圧駆動素子の一つであるＩＧＢＴを用いて負荷を駆動する際の本発明の実施の形態の電圧駆動素子の駆動回路の一例を示す回路図である。
【図２】本発明の実施の形態において、入力信号Ｖｉｎの変化により、ＩＧＢＴ（Ｑ１）をターンオンさせた後に、ターンオフさせたときの各部の波形を示す図である。
【符号の説明】
１１…ターンオン時間計測手段
１２…ターンオフ時間調整手段
１３…定電流源
ＶＢ…バッテリ電圧（電源電圧）
Ｌ１…負荷
Ｖｉｎ…入力信号
Ｖｃｃ…電源電圧
Ｑ１…ＩＧＢＴ（ＮＰＮトランジスタ）
Ｑ２…ＮＰＮトランジスタ
Ｑ３…ＰＮＰトランジスタ
Ｒ１、Ｒ２、Ｒ３…抵抗
Ｄ１、Ｄ２、Ｄ３、Ｄ４…ダイオード
Ｃ１…コンデンサ
Ｖｃｅ…コレクタ−エミッタ間電圧
Ｖｇｅ…ゲート−エミッタ間電圧
Ｖｃ１…コンデンサＣ１の電圧
Ｉｇ（ｏｆｆ）…ゲート放電電流
Ｉｃ…コレクタ電流
ｔ１、ｔ２、ｔ３…時刻
Ｉｐ…ゲート放電電流のピーク値
２１、２２…コンデンサＣ１の電圧
２３、２４…ゲート放電電流のピーク値
【発明の属する技術分野】
本発明は、電圧駆動素子の駆動回路に関する。
【０００２】
【従来の技術】
従来の電圧駆動素子の駆動回路については、例えば、トランジスタ技術ＳＰＥＣＩＡＬ Ｎｏ．５４「特集：実践パワー・エレクトロニクス入門」５６頁、ＣＱ出版社、１９９６年に記載されている。
【０００３】
この文献にも記載されているように、電圧駆動素子（スイッチング素子）の一つであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）や、パワーＭＯＳといったパワーデバイスを用いて電流をスイッチングさせる場合、スイッチング損失とサージ電圧とはトレードオフの関係にある。
【０００４】
サージ電圧は、主回路インダクタンスＬと電流遮断時の電流変化率ｄｉ／ｄｔによって発生する電圧で、Ｖｓ＝Ｌ×ｄｉ／ｄｔで表される。
【０００５】
パワーデバイスを破壊させないためには、電源電圧＋サージ電圧をパワーデバイスの耐圧以下に抑えなくてはならない。
【０００６】
一方、サージ電圧を抑制するために、電流遮断時の電流変化率ｄｉ／ｄｔを小さくする、すなわち、スイッチング速度（ターンオフ速度）を遅くすると、スイッチング損失が増大する。
【０００７】
ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）駆動のように、連続的に電流をスイッチングさせる場合、スイッチング損失の増大は温度上昇を招き、パワーデバイスを破壊する可能性があるため、システムの放熱性を考慮してスイッチング損失を許容範囲内に抑えなくてはならない。
【０００８】
ＩＧＢＴやパワーＭＯＳのように、ゲートヘの電圧印加の有無で電流をオン／オフさせる電圧駆動素子の場合、ゲートに接続するゲート抵抗の大きさを調整することにより、スイッチング速度を調整し、サージ電圧とスイッチング損失を共に許容範囲内に収める手法をとることが多い。
【０００９】
【発明が解決しようとする課題】
このような従来の手法では、ＩＧＢＴやパワーＭＯＳのバラツキや温度特性によりしきい値電圧が変動すると、スイッチング速度も変動してしまう。スイッチング速度（ターンオフ速度）が遅くなった場合にはスイッチング損失が過大となり、発熱によりスイッチング素子が破壊してしまう可能性がある。逆にスイッチング速度（ターンオフ速度）が速くなると、過大なサージ電圧が発生し、スイッチング素子が破壊する可能性がある。すなわち、しきい値電圧の変動によって、ターンオフ速度が遅くなると、スイッチング損失が増大し、ターンオフ速度が速くなると、サージ電圧が大きくなる。
【００１０】
本発明の目的は、しきい値電圧の変動によるスイッチング損失やサージ電圧の増大を抑制することができる電圧駆動素子の駆動回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、本発明の電圧駆動素子の駆動回路は、電圧駆動素子をオンおよびオフ駆動する駆動回路において、電圧駆動素子がオフからオンへ駆動するための所要時間であるターンオン時間を計測するターンオン時間計測手段と、ターンオン時間計測手段によって計測されたターンオン時間に基づいて、電圧駆動素子がオンからオフへ駆動するための所要時間であるターンオフ時間を補正するターンオフ時間補正手段とを備えたことを特徴とする。
【００１２】
【発明の効果】
以上説明したように、本発明によれば、しきい値電圧の変動によるスイッチング損失やサージ電圧の増大を抑制できる電圧駆動素子の駆動回路を提供することができる。
【００１３】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１４】
図１は、電圧駆動素子の一つであるＩＧＢＴを用いて負荷を駆動する際の駆動回路の一例を示す回路図である。
【００１５】
負荷Ｌ１は、電圧駆動素子としてのＩＧＢＴ（Ｑ１）によって駆動されるように構成されており、ＩＧＢＴ（Ｑ１）のゲートは、ＮＰＮトランジスタＱ２が抵抗Ｒ１を介して電源電圧Ｖｃｃを印加できるように構成され、ＰＮＰトランジスタＱ３が抵抗Ｒ２を介して接地できるように構成されている。ＮＰＮトランジスタＱ２のべースは入力信号Ｖｉｎに接続され、ＰＮＰトランジスタＱ３のべースは抵抗Ｒ３を介して入力信号Ｖｉｎに接続され、それぞれ入力信号Ｖｉｎによってオン／オフできる。入力信号Ｖｉｎがあるときは、ＮＰＮトランジスタＱ２がオン、ＰＮＰトランジスタＱ３がオフで、逆に、入力信号Ｖｉｎがないときは、ＮＰＮトランジスタＱ２がオフ、ＰＮＰトランジスタＱ３がオンである。
【００１６】
また、定電流源１３の出力がダイオードＤ１を介してＩＧＢＴ（Ｑ１）のコレクタに、ダイオードＤ２を介してコンデンサＣ１に接続されており、定電流源１３、ダイオードＤ１、ダイオードＤ２、コンデンサＣ１により、ターンオンにかかる時間（ターンオン時間と称す）を計測するターンオン時間計測手段１１を構成している。
【００１７】
さらに、ダイオードＤ２とコンデンサＣ１の接続点はダイオードＤ３を介してＰＮＰトランジスタ（Ｑ３）のべースに接続され、ダイオードＤ３、抵抗Ｒ３、コンデンサＣ１により、ターンオフにかかる時間（ターンオフ時間と称す）を調整する（補正する）ターンオフ時間調整手段１２を構成している。コンデンサＣ１は、ターンオン時間計測手段１１の構成要素と、ターンオフ時間調整手段１２の構成要素とを兼ねている。
【００１８】
図２に、入力信号Ｖｉｎの変化により、ＩＧＢＴ（Ｑ１）をターンオンさせた後に、ターンオフさせたときの各部の波形を示す。Ｖｉｎは入力信号、Ｖｃ１は、コンデンサＣ１の電圧、Ｉｇ（ｏｆｆ）はＩＧＢＴ（Ｑ１）のターンオフ開始時のゲートからの放電電流、ＶｃｅはＩＧＢＴ（Ｑ１）のコレクタ−エミッタ間電圧、Ｉｃはコレクタ電流である。
【００１９】
入力信号ＶｉｎのＬからＨへの変化により、ＩＧＢＴ（Ｑ１）はターンオン動作に入る（時刻ｔ１）。
【００２０】
入力信号ＶｉｎのＬからＨへの変化により、ＰＮＰトランジスタ（Ｑ３）がオフになり、それにより定電流源１３からコンデンサＣ１への電流供給が開始される。これにより、コンデンサＣ１に定電流源１３からダイオードＤ２を介して電荷が充電されるため、コンデンサＣ１に生じる電圧は時間と共に上昇する。
【００２１】
ＩＧＢＴ（Ｑ１）のターンオンが完了し、コレクタ−エミッタ間電圧Ｖｃｅが０Ｖ付近になると、定電流源１３からの電流はコンデンサＣ１へ流れ込まずに、ダイオードＤ１を介してＩＧＢＴ（Ｑ１）のコレクタに流れ込むため、コンデンサＣ１の電圧Ｖｃ１の上昇は停止する（時刻ｔ２）。
【００２２】
すなわち、ターンオン時間が長いほど、コンデンサＣ１に生じる電圧は高くなる。
【００２３】
次に、入力信号ＶｉｎがＨからＬへ変化すると、ＩＧＢＴ（Ｑ１）はターンオフ動作に入る（時刻ｔ３）。
【００２４】
このとき、ダイオードＤ３に生じる電圧をＶｆとすると、ＩＧＢＴ（Ｑ１）のターンオフ開始時のゲートからの放電電流Ｉｇ（ｏｆｆ）のピーク値Ｉｐは、
Ｉｐ＝［Ｖｇｅ−｛Ｖｃ１−Ｖｆ＋Ｖｂｅ２｝］／Ｒ２
≒｛Ｖｇｅ−Ｖｃ１｝／Ｒ２
で表すことができる。なお、Ｖｃ１はコンデンサＣ１の電圧、ＶｇｅはＩＧＢＴ（Ｑ１）のゲート−エミッタ間電圧、Ｖｂｅ２はＮＰＮトランジスタＱ２のベース−エミッタ間電圧である。
【００２５】
すなわち、コンデンサＣ１の電圧Ｖｃ１が大きいほど（図２の２１）、ＰＮＰトランジスタ（Ｑ３）のべース電圧が高くなり、ゲートからの放電電流Ｉｇ（ｏｆｆ）のピーク値Ｉｐが小さくなり（図２の２３）、ターンオフの速度が遅くなる。逆に、コンデンサＣ１の電圧Ｖｃ１が小さいほど（図２の２２）、ＰＮＰトランジスタ（Ｑ３）のべース電圧が低くなり、ゲートからの放電電流Ｉｇ（ｏｆｆ）のピーク値Ｉｐが大きくなり（図２の２４）、ターンオフの速度が速くなる。
【００２６】
ここで、ＩＧＢＴのバラツキや特性変動による、ターンオン時間とターンオフ時間の関係に着目すると、以下の通りとなる。
【００２７】
ＩＧＢＴのしきい値電圧が上昇すると、オンしにくくオフしやすい特性となるため、ターンオンは遅く、ターンオフは速くなる。この場合、ターンオフ時のサージ電圧が問題となる。
【００２８】
逆にしきい値電圧が低下すると、オンしやすくオフしにくい特性となるため、ターンオンは速く、ターンオフは遅くなる。この場合、ターンオンのスイッチング損失は小さくなり、ターンオフのスイッチング損失は大きくなるが、サージ電圧抑制のためにターンオフ速度をもともと緩やかにしている場合は、ターンオフのスイッチング損失が支配的であるため、合計の損失は大きくなり、発熱が問題となる。
【００２９】
本実施の形態においては、ＩＧＢＴのしきい値電圧変動により、ターンオンが遅くなった場合、コンデンサＣ１に生じる電圧は高くなるため、ターンオフ時のゲートからの放電電流が小さくなり、ターンオフが速くなるのを抑えるように機能する。また、ターンオンが速くなった場合、コンデンサＣ１に生じる電圧は低くなるため、ターンオフ時のＩＧＢＴ（Ｑ１）のゲートからの放電電流が大きくなり、ターンオフが遅くなるのを抑えるように機能する。
【００３０】
すなわち、ターンオン時間計測手段１１でＩＧＢＴの特性変動を検出し、ターンオフ時間調整手段１２によってターンオフ時のスイッチング速度を可変とすることで、ターンオフ時のスイッチング特性の変動を抑制している。
【００３１】
以上のように、本実施の形態の電圧駆動素子の駆動回路は、ターンオン時間を計測するターンオン時間計測手段１１と、ターンオン時間計測手段１１によって計測されたターンオン時間に基づいて、ターンオフ時間を補正するターンオフ時間補正手段、つまり、ターンオフ時間調整手段１２とを備えたことを特徴とする。電圧駆動素子はターンオン時間が短い場合にはターンオフ速度が遅くなり、ターンオン時間が長い場合にはターンオフ速度が速くなるため、ターンオン時間に基づいてターンオフ時間を補正することによって、ターンオフ時間を適切に補正することができる。
【００３２】
また、ターンオフ時間調整手段１２は、電圧駆動素子であるＩＧＢＴ（Ｑ１）のターンオフ時のゲート放電速度を補正することによって、ターンオフ時間を補正することを特徴とする。このように、ターンオフ時のゲート放電速度の補正により、ターンオン時間に基づいてターンオフ時間を補正することによって、ターンオフ時間を適切に補正することができる。
【００３３】
また、ターンオン時間計測手段１１によって計測されたターンオン時間が長いほどターンオフ時のゲート放電速度が遅くなるように、ターンオン時間が短いほどターンオフ時のゲート放電速度が速くなるように、ターンオフ時のゲート放電速度を補正することを特徴とする。ターンオン時間が長い場合はターンオフ時間が短く、サージ電圧が大きくなり、ターンオン時間が短い場合はターンオフ時間が長く、スイッチング損失が大きくなるが、ターンオン時間が長くなるほどゲート放電速度が遅くなるように、ターンオン時間が短くなるほどゲート放電速度が速くなるようにゲート放電速度を補正することによってサージ電圧およびスイッチング損失を抑制することができる。
【００３４】
また、ターンオン時間計測手段１１は、ターンオン中に電荷を充電するコンデンサＣ１を備え、ターンオン時間は、コンデンサＣ１の電圧Ｖｃ１に基づいて計測することを特徴とする。これにより、ターンオン時間計測手段１１を安価に構成することができる。
【００３５】
また、電圧駆動素子であるＩＧＢＴ（Ｑ１）のゲートにエミッタ端子が接続されると共に、コレクタ端子がアースに接続されたＰＮＰトランジスタ（Ｑ３）を備え、コンデンサＣ１が、ＰＮＰトランジスタ（Ｑ３）のべースに接続されていることを特徴とする。これにより、電圧駆動素子のターンオフ時間を安価な構成で制御することができる。
【００３６】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００３７】
例えば、本実施の形態で用いている定電流源１３を抵抗に置き換えてもよい。この場合には、コンデンサＣ１の電圧Ｖｃ１の上昇は、この抵抗の抵抗値とコンデンサＣ１の容量値で定まる充電カーブをえがく。
【００３８】
また、本実施の形態においては、コンデンサＣ１によってターンオフ時間を制御したが、例えばターンオン時間を計測してターンオフ時間を制御する制御装置によってターンオフ時間をソフト的に制御しても良い。
【図面の簡単な説明】
【図１】電圧駆動素子の一つであるＩＧＢＴを用いて負荷を駆動する際の本発明の実施の形態の電圧駆動素子の駆動回路の一例を示す回路図である。
【図２】本発明の実施の形態において、入力信号Ｖｉｎの変化により、ＩＧＢＴ（Ｑ１）をターンオンさせた後に、ターンオフさせたときの各部の波形を示す図である。
【符号の説明】
１１…ターンオン時間計測手段
１２…ターンオフ時間調整手段
１３…定電流源
ＶＢ…バッテリ電圧（電源電圧）
Ｌ１…負荷
Ｖｉｎ…入力信号
Ｖｃｃ…電源電圧
Ｑ１…ＩＧＢＴ（ＮＰＮトランジスタ）
Ｑ２…ＮＰＮトランジスタ
Ｑ３…ＰＮＰトランジスタ
Ｒ１、Ｒ２、Ｒ３…抵抗
Ｄ１、Ｄ２、Ｄ３、Ｄ４…ダイオード
Ｃ１…コンデンサ
Ｖｃｅ…コレクタ−エミッタ間電圧
Ｖｇｅ…ゲート−エミッタ間電圧
Ｖｃ１…コンデンサＣ１の電圧
Ｉｇ（ｏｆｆ）…ゲート放電電流
Ｉｃ…コレクタ電流
ｔ１、ｔ２、ｔ３…時刻
Ｉｐ…ゲート放電電流のピーク値
２１、２２…コンデンサＣ１の電圧
２３、２４…ゲート放電電流のピーク値
Claims (5)
- 電圧駆動素子をオンおよびオフ駆動する駆動回路において、
前記電圧駆動素子がオフからオンへ駆動するための所要時間であるターンオン時間を計測するターンオン時間計測手段と、
前記ターンオン時間計測手段によって計測された前記ターンオン時間に基づいて、前記電圧駆動素子がオンからオフへ駆動するための所要時間であるターンオフ時間を補正するターンオフ時間補正手段と
を備えたことを特徴とする電圧駆動素子の駆動回路。 - 前記ターンオフ時間補正手段は、前記電圧駆動素子のターンオフ時のゲート放電速度を補正することによって、前記ターンオフ時間を補正することを特徴とする請求項１記載の電圧駆動素子の駆動回路。
- 前記ターンオン時間計測手段によって計測された前記ターンオン時間が長いほど前記ターンオフ時の前記ゲート放電速度が遅くなるように、
前記ターンオン時間が短いほど前記ターンオフ時の前記ゲート放電速度が速くなるように、
ターンオフ時の前記ゲート放電速度を補正することを特徴とする請求項２記載の電圧駆動素子の駆動回路。 - 前記ターンオン時間計測手段は、ターンオン中に電荷を充電するコンデンサを備え、
前記ターンオン時間は、前記コンデンサの電圧に基づいて計測することを特徴とする請求項１または２記載の電圧駆動素子の駆動回路。 - 前記電圧駆動素子のゲートにエミッタ端子が接続されると共に、
コレクタ端子がアースに接続されたＰＮＰトランジスタを備え、
前記コンデンサが、前記ＰＮＰトランジスタのべースに接続されていることを特徴とする請求項４記載の電圧駆動素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002242989A JP2004088192A (ja) | 2002-08-23 | 2002-08-23 | 電圧駆動素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002242989A JP2004088192A (ja) | 2002-08-23 | 2002-08-23 | 電圧駆動素子の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004088192A true JP2004088192A (ja) | 2004-03-18 |
Family
ID=32051866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002242989A Pending JP2004088192A (ja) | 2002-08-23 | 2002-08-23 | 電圧駆動素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004088192A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191774A (ja) * | 2005-01-07 | 2006-07-20 | Toyota Motor Corp | パワー制御回路および車両 |
| KR100627126B1 (ko) | 2004-03-19 | 2006-09-25 | 닛산 지도우샤 가부시키가이샤 | 전압 구동형 반도체 소자용 구동 회로 |
| JP2007142788A (ja) * | 2005-11-18 | 2007-06-07 | Nissan Motor Co Ltd | 電圧駆動型スイッチング回路 |
| CN107800279A (zh) * | 2016-09-07 | 2018-03-13 | 德克萨斯仪器股份有限公司 | 用于功率连接的低电流控制的方法和装置 |
| CN110739850A (zh) * | 2019-09-24 | 2020-01-31 | 浙江日风电气股份有限公司 | Pnp bjt组合电容充放电型宽工作电压范围的控制器 |
| CN112134442A (zh) * | 2019-06-24 | 2020-12-25 | 富士电机株式会社 | 栅极驱动装置及功率转换装置 |
-
2002
- 2002-08-23 JP JP2002242989A patent/JP2004088192A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100627126B1 (ko) | 2004-03-19 | 2006-09-25 | 닛산 지도우샤 가부시키가이샤 | 전압 구동형 반도체 소자용 구동 회로 |
| JP2006191774A (ja) * | 2005-01-07 | 2006-07-20 | Toyota Motor Corp | パワー制御回路および車両 |
| JP2007142788A (ja) * | 2005-11-18 | 2007-06-07 | Nissan Motor Co Ltd | 電圧駆動型スイッチング回路 |
| CN107800279A (zh) * | 2016-09-07 | 2018-03-13 | 德克萨斯仪器股份有限公司 | 用于功率连接的低电流控制的方法和装置 |
| CN107800279B (zh) * | 2016-09-07 | 2020-12-25 | 德克萨斯仪器股份有限公司 | 用于功率连接的低电流控制的方法和装置 |
| CN112134442A (zh) * | 2019-06-24 | 2020-12-25 | 富士电机株式会社 | 栅极驱动装置及功率转换装置 |
| JP2021002975A (ja) * | 2019-06-24 | 2021-01-07 | 富士電機株式会社 | ゲート駆動装置及び電力変換装置 |
| JP7251351B2 (ja) | 2019-06-24 | 2023-04-04 | 富士電機株式会社 | ゲート駆動装置及び電力変換装置 |
| CN110739850A (zh) * | 2019-09-24 | 2020-01-31 | 浙江日风电气股份有限公司 | Pnp bjt组合电容充放电型宽工作电压范围的控制器 |
| CN110739850B (zh) * | 2019-09-24 | 2021-05-18 | 浙江日风电气股份有限公司 | Pnp型bjt组合电容充放电型宽工作电压范围的控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1968017B (zh) | 用于驱动电压驱动式开关元件的装置和方法 | |
| US8610485B2 (en) | Gate drive circuit | |
| EP0817381B1 (en) | Semiconductor device drive circuit | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP7087373B2 (ja) | 半導体素子の電流検出回路及び電流検出方法 | |
| WO2022120021A1 (en) | Validation of current levels delivered by a gate driver | |
| CN104866000B (zh) | 具有稳压器的栅极驱动电路及方法 | |
| JPH10248237A (ja) | 電力変換装置 | |
| JP2005269446A (ja) | 電圧駆動型半導体素子用駆動回路 | |
| JP2008067593A (ja) | 絶縁ゲート型半導体スイッチ素子のゲート駆動回路 | |
| JP4904993B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JP3997905B2 (ja) | 電圧駆動素子の駆動回路 | |
| JP4915158B2 (ja) | 電力用スイッチング素子の駆動装置 | |
| JP5003596B2 (ja) | 電力素子駆動回路 | |
| JP6847641B2 (ja) | ゲート駆動回路 | |
| JP2003218675A (ja) | 半導体素子の駆動装置ならびにそれを用いた電力変換装置 | |
| JPH07106934A (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
| JP2004088192A (ja) | 電圧駆動素子の駆動回路 | |
| JP2007221473A (ja) | スイッチング回路の駆動回路及びスイッチング回路 | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JP2018078533A (ja) | パワーモジュール | |
| JP7278369B2 (ja) | 電力用半導体素子の駆動回路 | |
| JP6299416B2 (ja) | 駆動回路システム | |
| JP4192650B2 (ja) | パワースイッチング素子の駆動回路 | |
| JP2004072635A (ja) | 半導体素子のゲート駆動回路 |