JP2004088000A - 半導体レーザ素子の製造方法及び半導体レーザ素子 - Google Patents
半導体レーザ素子の製造方法及び半導体レーザ素子 Download PDFInfo
- Publication number
- JP2004088000A JP2004088000A JP2002249886A JP2002249886A JP2004088000A JP 2004088000 A JP2004088000 A JP 2004088000A JP 2002249886 A JP2002249886 A JP 2002249886A JP 2002249886 A JP2002249886 A JP 2002249886A JP 2004088000 A JP2004088000 A JP 2004088000A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- forming
- active layer
- film
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/176—Specific passivation layers on surfaces other than the emission facet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0225—Out-coupling of light
- H01S5/02251—Out-coupling of light using optical fibres
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
- H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】多重量子井戸活性層の組成を変えずにバンドギャップ波長を変更できる半導体レーザ素子及び半導体レーザモジュールの製造方法を提供する。
【解決手段】結晶成長法により多重量子井戸活性層を半導体基板上に形成し，前記多重量子井戸活性層の上方に絶縁膜を形成し，さらに前記絶縁膜上に電極膜を形成し，前記電極膜の少なくとも一部が前記多重量子井戸活性層と電気的に接続されている半導体レーザ素子の製造方法において、前記多重量子井戸活性層のひずみが，前記結晶成長法の工程後の半導体レーザ素子の製造工程において制御されている。
【選択図】 図１
【解決手段】結晶成長法により多重量子井戸活性層を半導体基板上に形成し，前記多重量子井戸活性層の上方に絶縁膜を形成し，さらに前記絶縁膜上に電極膜を形成し，前記電極膜の少なくとも一部が前記多重量子井戸活性層と電気的に接続されている半導体レーザ素子の製造方法において、前記多重量子井戸活性層のひずみが，前記結晶成長法の工程後の半導体レーザ素子の製造工程において制御されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ素子に関する。
【０００２】
【従来の技術】
多重波長伝送システムにおいては，相異なったバンドギャップ波長をもつ複数の半導体レーザ素子が必要となる。半導体レーザー素子は，半導体基板上に所望のバンドギャップ波長に対応した多重量子井戸活性層を形成し製造される。この多重量子井戸活性層は，有機金属気相成長法（以下，ＭＯＣＶＤ法と記す）を用いて基板上に化合物半導体を結晶成長させることで形成される。
【０００３】
そこで，例えば，特開平７−２２６５６３号公報及び特開平１０−１１７０４０号公報では，光導波路が形成される位置に一定幅の間隔が設けられたストライブ状絶縁膜マスクの対を複数対形成し，このストライブの幅を変えることにより異なった膜厚，組成の光導波路活性層を形成している。また，例えば，特開２０００−１００７２８号公報では，ＭＯＣＶＤ法による活性層形成時に強度分布を有する熱線を基板に照射し，活性層の複数の活性層を作製している。
【０００４】
【発明が解決しようとする課題】
しかし，上述した製造方法は，すなわち，相異なるバンドギャップ波長をもったレーザ素子を得るためには，バンドギャップ波長の仕様ごとに活性層の組成が異なるウエハを用意して素子製造を行う必要があり，製造コストが増加する原因となる。
【０００５】
そこで，本発明の目的は、活性層の組成を変えなくとも発振波長を制御でき、る半導体レーザ素子及び半導体レーザモジュールの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明は、前記課題を解決するために、以下の構成を有する。
（１）半導体基板を提供する工程と、半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、活性層の上に電極膜を形成する工程と、を備え、前記活性層を形成する工程後、前記活性層が、発振する波長に対応して定められたひずみを有するように、前記活性層のひずみを制御する工程を含むことを特徴とする半導体レーザ素子の製造方法である。
【０００７】
このため、活性層の組成を発振波長に応じて変えなくても、活性層のひずみを制御して、発振効率を高く維持し、所望の波長が得られる半導体レーザ素子を形成することができる。
【０００８】
結晶成長法により多重量子井戸活性層を半導体基板上に形成し，前記多重量子井戸活性層の上方に絶縁膜を形成し，さらに前記絶縁膜上に電極膜を形成し，前記電極膜の少なくとも一部が前記多重量子井戸活性層と電気的に接続されている半導体レーザ素子の製造方法において、前記多重量子井戸活性層のひずみが、前記結晶成長法の工程後の半導体レーザ素子の製造工程において制御されている。
【０００９】
なお、活性膜形成後にひずみを制御する工程を有するので、活性層を形成する前の基板やその他の膜の組成を変えて波長を制御する場合のように波長ごとに異なる組成の部材を備えなくてもよいので、容易にひずみ量を制御できる。
（２）半導体基板を提供する工程と、半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、活性層の上に周囲より突出した凸状のメサ構造部を形成する工程と、前記メサ構造部の上面を含む領域に引張応力を有する電極膜を形成する工程と、を備え、前記電極膜を形成する工程は、発振する波長に対応して定められた膜厚になるよう形成される工程を含むことを特徴とする半導体レーザ素子の製造方法である。
【００１０】
このように、活性層のひずみが，応力を有する前記電極膜の膜厚によって制御されるようにする。このように膜厚を制御することにより、電極膜の応力を制御する。
（３）また、前記の電極膜の代わりに、前記絶縁膜を形成する工程は、発振する波長に対応して定められた膜厚になるよう形成される工程を含むことを特徴とする半導体レーザ素子の製造方法である。これにより、前記活性層のひずみが，応力を有する前記絶縁膜の膜厚によって制御されるようにする。
なお、前記電極膜と絶縁膜ともに膜厚を制御してもよい。
（４）半導体基板を提供する工程と、半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、活性層の上に周囲より突出した凸状のメサ構造部を形成する工程と、前記メサ構造部を側方から挟む位置に絶縁膜を形成する工程と、前記絶縁膜の上にひずみ制御膜を形成する工程と、前記メサ構造部の上面及び前記絶縁膜の上を含む領域に引張応力を有する電極膜を形成する工程と、を備え、前記ひずみ制御膜を形成する工程は、発振する波長に対応して定められた膜厚になるよう形成される工程を含むことを特徴とする半導体レーザ素子の製造方法である。
【００１１】
多重量子井戸活性層のひずみが，前記ひずみ制御膜の膜厚を制御することによって、前記ひずみ制御膜の応力を制御される。
（５）半導体レーザ素子を形成する工程と、前記レーザ素子をチップキャリアに接合部材を介して設置する工程と、を有する半導体レーザモジュールの製造方法であって、前記半導体レーザ素子を形成する工程は、半導体基板を提供する工程と、半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、前記活性層の上部に電極膜を形成する工程と、を備え、前記チップキャリアに設置する工程は、発振する波長に対応して定められた前記チップキャリア端部からの距離になるよう設置位置を調整する工程を含むことを特徴とする半導体レーザモジュールの製造方法である。
【００１２】
前記半導体レーザ素子の活性層のひずみが，前記半導体レーザ素子および前記チップキャリアの前記ステム上への搭載位置により制御される。
（６）または、前記チップキャリアに設置する工程は、発振する波長に対応して定められた前記チップキャリア厚さの前記チップキャリアに設置する工程を含むことを特徴とする半導体レーザ素子の製造方法であることを特徴とする。
【００１３】
前記半導体レーザ素子の活性層のひずみが，前記チップキャリアあるいは前記ステムの厚さによって制御される。
（７）半導体レーザ素子であって、上部電極膜の厚さは下部電極の厚さの２倍以上の厚さに形成されることを特徴とする。
（８）半導体レーザ素子であって、上部電極膜は、前記素子の長手方向の長さの７０％以上の長さを有するよう形成されていることを特徴とする。そして、素子の長手方向の中心（中央）から前記長さの２０％の領域内に少なくとも前記電極を含むことが好ましい。
【００１４】
また、より好ましくは、前記長手方向の長さの８０％以上の長さを有する電極膜を備えることが発振波長に影響を及ぼす素子の中央領域に効果的にひずみを与えるようにする。また、端部から前記長手方向長さの５％の距離の領域より離れた領域に前記電極膜の端部が位置することが、端部の劣化を抑制するために好ましい。
（９）半導体レーザ素子であって、メサ構造部の側方に位置する上部電極膜と活性層との間に位置する絶縁膜と前記絶縁膜に隣接するひずみ抑制膜と、を有し、前記ひずみ抑制膜の端部より外側に前記絶縁膜の端部が位置するよう形成されていることを特徴とする。
（１０）複数の半導体レーザ素子を製造する製造装置は、以下の製造方法によって行われることができる。
半導体レーザ素子は、前述のように、半導体基板を提供する工程と、半導体基板にレーザを発振するための活性層を形成する工程と、前記活性層の上側に絶縁膜を形成する工程と、前記絶縁膜の上側に前記絶縁膜の上を含む領域に電極膜を形成する工程と、を備え、第一の半導体基板に、前記第一の組成の活性層を形成した後、第一の膜厚の電極膜或いは絶縁膜を形成して、第一の波長を有する第一の半導体レーザ素子を提供する工程と、第二の半導体基板に、前記第一の組成の活性層を形成した後、前記第一の膜厚より厚い第二の膜厚の電極膜或いは絶縁膜を形成して、前記第二の波長を有する第二の半導体レーザ素子を提供する工程とを、有することを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の各実施例の半導体レーザ素子の製造方法および本発明のレーザ素子を搭載した半導体レーザモジュールの例を図を用いて説明する。本発明は、実施例に開示した形態に限るものではなく、公知技術に基く変更等を許容するものである。
（実施例１）
本発明の第１実施例の半導体レーザ素子の製造方法を図１から図７を参照しながら説明する。図１，２は本発明の第１実施例の半導体レーザ素子の製造工程を示す要部斜視図、図３は同半導体レーザ素子の多重量子井戸活性層（以下，活性層）の断面図である。図４（ａ），（ｂ）は，本発明の半導体レーザ素子の要部斜視図および断面図，また図４（ｃ）は，図４（ａ），（ｂ）に示したＡ−Ａ’断面の活性層におけるひずみ分布である。また，図５は本発明の半導体レーザ素子を搭載した半導体レーザモジュールの例である。また，図６（ａ）は，比較例および本発明の半導体レーザ素子構造の活性層における組成とバンドギャップとの関係を示す図である。また，図６（ｂ）は，比較例および本発明の半導体レーザ素子構造の活性層における組成とバンドギャップ波長との関係を示す図である。
【００１６】
図５に示すように，本実施例の半導体レーザモジュール７０１は，パッケージ本体７０２と蓋体７０３とで構成されるパッケージ７０４と，このパッケージ７０４の内外に亘って延在する光ケーブル７０５（光ファイバー）とを有する。また，パッケージ本体７０２の中央上面にはチップキャリア７０６およびステム７０７を介して後述する製造方法で製造された半導体レーザ素子１０１又は１０２が固定されている。
【００１７】
パッケージ本体７０２の両側には複数の電極端子７０９が配列されて電極端子付きパッケージとなっている。これらの電極端子７０９はパッケージ本体７０２の内外に亘って延在している。光ケーブル７０５はパッケージ本体７０２に貫通状態に設けられたガイドパイプ７１０に挿入されるともとに図示しない接合材で固定されている。光ケーブル７０５の先端部分はアイソレータ７１１に光学的に接続されている。このアイソレータ７１１と半導体レーザ素子１０１の出射面との間にはレンズ７１２が配置されている。
【００１８】
また，半導体レーザ素子１０１又は１０２の裏面が半田材７１７によりチップキャリア７０６に接合されており，半導体レーザ素子１０１又は１０２は電極パッド７１８，７１９を経由してワイヤ７１３により電極端子７０９に電気的に接続されている。
【００１９】
また，パッケージ本体７０２にはチップキャリア７１５を介して受光素子７１６が固定されている。受光素子７１６の電極およびチップキャリア７１５はワイヤ７２０を介して各電極端子に電気的に接続されている。
【００２０】
次に，本発明の半導体レーザ素子の製造方法を図１，２，３を用いて説明する。本発明の半導体レーザ素子の製造方法は，活性層の組成を変えずに相異なる波長の半導体レーザ素子の製造を可能とするものである。
【００２１】
まず，図１に示した半導体レーザ素子の製造方法においては、基板１上にバッファ層２，第一クラッド層３，多重量子井戸層４，第２クラッド層５，エッチングストップ層６，第３クラッド層７，そしてキャップ層８を有機金属気相成長法（ＭＯＣＶＤ法）を用いて結晶成長させる。これらの構成は，例えば、図３に示すように，基板１はＳｉドープｎ型ＩｎＰ（厚さ５００μｍ程度）、バッファ層２はＳｉドープのｎ型ＩｎＰ（厚さ１０００ｎｍ程度）、第１クラッド層３はＳｉドープＩｎＰ（厚さ２０００ｎｍ程度）、活性層４はＩｎＧａＡｌＡｓ多重量子井戸活性層（厚さ８０ｎｍ程度）、第２クラッド層５はＺｎドープＩｎＰ（厚さ４００ｎｍ程度）、エッチングストップ層６はＩｎＧａＡｌＰ（厚さ２０ｎｍ程度）、第３クラッド層７はＺｎドープＩｎＰ（厚さ１０００ｎｍ）、キャップ層８はＺｎドープＩｎＧａＡｓＰ層（厚さ２００ｎｍ程度）をＭＯＣＶＤ法により形成する。次に，レジスト膜をマスクとしてエッチングすることによりメサ構造部２０（メサ幅１．６μｍ、メサ高さ２μｍ程度）を形成する（図１（ａ））。
【００２２】
次に，例えば熱ＣＶＤ法により，シリコン酸化膜厚さ（２００ｎｍ）からなる絶縁膜９を成膜する。この絶縁膜９は，メサ構造部側面（以下、メサ側面と称する）からその側方に位置するエッチングストップ層６の上面に延びて形成し，その後メサ上面の絶縁膜はエッチングにより除去する。
【００２３】
次に，絶縁膜表面とメサ上面１４に電極膜を形成する。電極膜１０ａとして、チタン（膜厚１００ｎｍ）、白金（膜厚２５ｎｍ）を下地膜とし，膜厚１２５ｎｍの金を蒸着法により成膜する。この電極膜１０ａはメサ上面１４に電気的に接続されている。ここで，上記電極膜は，成膜温度２５℃で蒸着法により形成し，２００℃のアニールにより，例えば，５００ＭＰａの引張応力を有する状態で成膜する。蒸着法によって形成された金属膜は，下地膜との線膨張係数差，格子不整合などによって生じる応力（真性応力）を有する（図１（ｂ））。例えば，金原粲 藤原英夫 著 応用物理学選書 薄膜（１９７９年 裳華房）の１３５〜１３６ページには，鉄蒸着膜およびニッケル蒸着膜が成膜温度および焼鈍温度（アニール温度）によって異なる内部応力をもつことが記述されている。本発明の半導体レーザー素子に使用されている膜は金蒸着膜であるが，金蒸着膜も成膜温度および焼鈍温度（アニール温度）によって異なる内部応力をもつことは明らかである。
【００２４】
応力を有する電極膜１０ａを半導体結晶部の表面に形成することにより，多重量子井戸活性層４には，あらたにひずみが発生する。
【００２５】
次に、基板１の底面（半導体結晶成長部１〜８の反対面）を、研磨により、基板厚さが１００〜１５０μｍ程度になるまで薄くする。次に、電極１１（ＡｕＧｅ／Ｎｉ／Ａｕ、厚さ１００ｎｍ）を蒸着および熱処理によって形成する。さらに、半導体レーザ素子１０１はレーザの共振器の長手方向に対して垂直に劈開し（共振器長２００μｍ）、端面を形成する（図１（ｃ））。
【００２６】
上記以外の製法で成膜した結晶成長層，絶縁膜及び電極膜でも本実施例に適用可能である。
【００２７】
半導体レーザ素子１０１の劈開された端面１２，１３には、図示しない保護膜が形成されている。一方の端面１２の表面には低反射率の保護膜が形成され、他方の端面１３の表面には高反射率の保護膜が形成されている。これらの端面保護膜は、例えば酸化アルミニウム膜、窒化シリコン膜、酸化シリコン膜、アモルファスシリコン膜や、これらの積層膜からなる。ここで、端面保護膜の膜厚ｄは、レーザ発振波長をλとし、端面膜の屈折率をｎとしたとき、低反射率膜はｄ＝λ／（４ｎ）、高反射率膜はｄ＝λ／（２ｎ）とする。
【００２８】
而して、電極膜１０ａから、半導体基板１裏面に設けられた電極膜１１へ（Ｐ型基板を用いている場合には電極膜１０ａから電極膜１１へ）電流を供給するとき、電極膜１０ａはメサ上面１４のみと電気的に接続されているので、電流はほとんどメサ上面１４を通って活性領域１５を流れる。この電流による電気的エネルギーは、活性層３の活性領域１５ で光に変換され、対面する劈開端面１２、１３で共振される。低反射率の保護膜が形成された光出力端面１２からレーザ光として出力される。
【００２９】
例えば、活性層のひずみを制御するために、例えば、前記各製造工程において以下のようになるよう制御する。
【００３０】
引張り応力の電極膜や絶縁膜を形成する工程において、電極膜や絶縁膜の膜厚を制御し、活性層のひずみを制御して発振波長に対応したひずみを有するようにする。膜厚を厚くしてバッドギャップを小さくし、波長の長いレーザを発振する半導体レーザ素子を形成する。
【００３１】
また、ひずみ制御膜を形成する工程において、前記ひずみ制御膜の膜厚を制御し、活性層のひずみを制御して発振波長に対応したひずみを有するようにする。例えばひずみ制御膜としてＳｉＮを用いる場合、引張応力の膜の場合は前記絶縁膜の場合と同様であるが、圧縮応力の膜の場合は、膜厚を厚くすることによりバンドギャップを大きくして、波長の短いレーザを発振する半導体レーザ素子を形成する。
【００３２】
このようにして、実質的に同じ組成の活性層を備えた半導体レーザ素子を用いて、前記膜厚さの異なる多様な発振波長を有するレーザを形成することができる。
なお、活性層の上方に設けられた膜、例えば、絶縁膜や電極膜等の応力やひずみ制御膜の応力により、活性層の活性領域の中央部（素子の端部を除く領域、素子の中央部分）のバンドギャップを制御して、活性層の組成を発振波長に応じて変えなくとも、波長の特性を変えることができるので、高い発振効率を得つつ、発振波長を変化させることができる。これにより、同じ組成の活性領域を有し、電極膜や絶縁膜或いはひずみ制御膜の膜厚が異なる複数の半導体レーザ素子は、異なる発振波長を有することができる。或いは、異なる組成の活性領域を有し、電極膜や絶縁膜或いはひずみ制御膜の膜厚が異なる複数の半導体レーザ素子は、同じ発振波長を有することができる。ここで述べた同じとは製作誤差や測定誤差の範囲無いで同じというものとする。
【００３３】
また、このようにして膜厚を調整した結果波長の長い波長の半導体レーザ素子は、その、膜厚が通常の厚さより厚くなるなどの特徴を有する。
例えば、電極膜で応力を制御しようとする場合に、例えば、電極膜の厚さは前記下部電極の厚さの２倍以上の厚さに形成されるようにする。
【００３４】
なお、前記電極膜が多層構造を有する場合は引張応力等の膜応力を実質的に有する或いは最も厚い主導電層の厚さを比較することが好ましい。例えば、上部電極がＡｕ膜、それに隣接してＰｔ膜、さらにそれに隣接してＴｉ膜を有し、下部電極が、順にＡｕ膜、Ｐｔ膜、Ｔｉ膜、Ｎｉ膜等から構成されている場合、Ａｕ膜の膜厚を比較することにより判断することができる。
また、波長を変えるにいは素子の中央分を含む領域に適切なひずみを加えるよういする。よって、前記上部電極膜は、前記長手方向の中心を含み、前記素子の長手方向の長さの７０％以上の長さを有するよう形成されているようにする。
【００３５】
また、より好ましくは、前記長手方向の長さの８０％以上の長さを有する電極膜を備えることが発振波長に影響を及ぼす素子の中央領域に効果的にひずみを与えるようにする。また、端部から前記長手方向長さの５％の距離の領域より離れた領域に前記電極膜の端部が位置する、つまり端部に電極膜が無い領域を有することが、端部の劣化を抑制するために好ましい。
【００３６】
また、絶縁膜膜厚を制御して波長を制御しようとする場合、絶縁膜の上に例えばＳｉＮのひずみ抑制膜を堆積させた構成をとるようにする。その場合、ひずみ抑制膜の端部より外側に前記絶縁膜の端部が位置するよう形成されている。
【００３７】
また、前記半導体レーザ素子の製造工程においては、ある基板に所定の第一の組成の活性層を形成した後、第一の膜厚の電極膜或いは絶縁膜を形成して、第一の波長を有する第一の半導体レーザ素子を提供する工程と、前記基板に前記第一の組成の活性層を形成した後、前記第一の膜厚より厚い第二の膜厚の電極膜或いは絶縁膜を形成して、前記第二の波長を有する第二の半導体レーザ素子を提供する工程とを、有するようにすることが好ましい。前記第二の半導体レーザ素子は前記膜が引張応力の膜である場合は、特に、前記第一の半導体レーザ素子よりも長い波長を有する。例えば、前記第一の半導体レーザ素子は第一のウエハに形成し、前記第二の半導体レーザ素子は第二のウエハに形成する。素子形成後、ウエハはダイシングされる。
【００３８】
または、前記第一の半導体レーザ素子はあるウエハの第一の領域に形成され、前記第二の半導体レーザ素子は前記ウエハの第二の領域に形成されるようにすることもできる。
【００３９】
一方、図２に示した半導体レーザ素子１０２の製造方法において，図１と違う点は，電極膜１０ａと１０ｂの厚さである。図１同様に、チタンや白金を下地膜とし、例えば，電極膜１０ｂの金の膜厚は，５００ｎｍとする。図２に示した半導体レーザ素子１０２の製造方法では，図１と同一種類の基板に同じ製法で結晶成長部を形成し，エッチングによりメサ構造を形成する（図２（ａ））。次に，絶縁膜９を形成し，半導体レーザ素子１０１の電極膜１０ａと厚さの異なる電極膜１０ｂを形成する（図２（ｂ））。この電極膜１０ｂは，半導体レーザ素子１０１に形成された電極膜１０ａと同じ引張応力（５００ＭＰａ）を有し，厚さが異なるように形成されている。これにより，半導体レーザ素子１０２の活性層の活性領域１５には，半導体レーザ素子１０１の活性層の活性領域１５とは異なるひずみ分布が発生することとなる。
【００４０】
次に，半導体レーザ素子１０１と半導体レーザ素子１０２の活性領域１５に発生するひずみ分布が，相異なることを図４を参照しながら説明する。図４（ａ）は、図１（ｃ）に示した半導体レーザ素子であり、図４（ｂ）は図４（ａ）の断面Ａ−Ａ’を示す。また、図４は有限要素法（ＦＥＭ：Ｆｉｎｉｔｅ Ｅｌｅｍｅｎｔ Ｍｅｔｈｏｄ）解析より得られた計算結果であり、横軸は図４（ｂ）の矢印に示した端面からの距離を表す。ここで、ＦＥＭ解析で用いる材料定数は、基板１、バッファ層２，第一クラッド層３、活性層４、第二クラッド層５、エッチングストップ層６，第三クラッド層７そしてキャップ層８については、インジウムリンの材料定数（ヤング率、ポアソン比、線膨張係数）を用いた。実際には、バッファ層２，クラッド層３、５、７、活性層４、エッチングストップ層６，キャップ層８は、三元系あるいは四元系等の材料で構成されるが、これらの材料定数として二元系のインジウムリンのものを用いても、解析結果の一般性は失わない。また、絶縁膜９は酸化シリコン（厚さ５００ｎｍ）、電極はチタン（厚さ１００ｎｍ）と白金（厚さ２５ｎｍ）を下地膜とする金とし、絶縁膜９が３００ＭＰａの引張応力，金電極膜１０ａ，１０ｂが７００ＭＰａの引張応力の初期応力を有する場合について解析した。ＦＥＭ解析に用いた材料定数を次の表１に示す。なお、表１において、矢印は同上のことを表わしている。
【００４１】
【表１】
図４（ｃ）において、横軸は端面１２からの距離を、縦軸は活性領域１５に発生するひずみを表す。ここで、ひずみが正であることは、引張ひずみを示す。図４（ｃ）では、金電極膜厚が１２５ｎｍ，２５０ｎｍそして５００ｎｍの場合の構造について計算した結果を示す。
【００４２】
図４（ｃ）で明らかなように、電極膜の厚さの違いにより活性領域活性領域１５のひずみ状態に違いが生じている。特に，電極膜が厚い場合には，レーザの波長を決めるレーザ素子内部（端面より約２０μｍ以上の内側）の活性領域では発生するひずみが引張側にシフトしていることがわかる。一般に，半導体結晶の格子定数が小さく，すなわち結晶に圧縮ひずみが発生するに従いバンドギャップは大きくなることが知られている。すなわち，図１（ｃ）と図２（ｃ）に示した半導体レーザ素子１０１，１０２では，電極膜が厚い素子の方がバンドギャップが小さくなりバンドギャップ波長が長波長側にシフトする。
【００４３】
この結果，本手法により製造した半導体レーザ素子のバンドギャップ波長は，１５５６ｎｍ（金電極膜：１２５ｎｍ），１５６４ｎｍ（金電極膜：２５０ｎｍ），１５７４ｎｍ（金電極膜：５００ｎｍ）であった。
【００４４】
次に本発明の半導体レーザ素子の特徴を図６を用いて説明する。図６は本発明と前記方法を用いない製造方法で製作された複数の半導体レーザ素子の活性層組成と活性層におけるバンドギャップ（図６（ａ））およびバンドギャップ波長（図６（ｂ））との関係を示した図である。
【００４５】
ここで，本発明を用いない例では，相異なった波長を有する複数の半導体レーザ素子を製作する場合，図６（ａ）に示すように活性層の組成を変えることでバンドギャプを変化させ，図６（ｂ）に示すようにバンドギャップ波長を変化させている。活性層の組成によりバンドギャップが変化することについては，例えば，赤崎勇著ＩＩＩ−Ｖ族化合物半導体（アドバンストエレクトロニクスシリーズ）（１９９４年培風館）の１８７ページ記載されている。これによれば，ＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓ結晶がＩｎＰに格子整合する場合には，ｘ，ｙは０．９８ｘ＋ｙ＝０．４７の関係が成り立ち，バンドギャップＥｇは，Ｅｇ＝０．７６４＋０．４９５ｚ＋０．２０３ｚ２，ただしｚ＝０．４８ｘで表されると記述されている。
【００４６】
一方，本実施例に示す半導体レーザ素子では，活性層のバンドギャップおよびバンドギャップ波長を変えるために，組成を変える必要は特にはない。本実施例に示す半導体レーザ素子は，上記図１，図２に示した製造方法で製作されており活性層の組成は複数の半導体レーザ素子の間で同じ組成を有し，異なった電極膜膜厚を有している。すなわち，電極膜の膜厚を複数の半導体レーザ素子の間で変えることでバンドギャップおよびバンドギャップ波長を変えている。このため，図６（ａ），（ｂ）に示すように活性層組成とバンドギャップとの間，活性層組成とバンドギャップ波長との間には特には相関がない。このことを示すために，図６（ａ）（ｂ）示したバンドギャップおよびバンドギャップ波長を縦軸に，電極膜膜厚を横軸にプロットしたグラフを図７（ａ）（ｂ）に示す。これらの図に示すように本実施例の半導体レーザ素子は，複数の半導体レーザ素子を比べた場合，活性層の組成は同じであるが，電極膜厚と活性層のバンドギャップとの間に相関がある。また，電極膜厚と活性層のバンドギャップ波長との間に相関がある。
【００４７】
すなわち，本実施例の半導体レーザ素子の製造方法によれは，多重量子井戸活性層の組成を変えずにバンドギャップ波長を変更でき，容易にバンドギャップ波長の相異なる半導体レーザ素子及び半導体レーザモジュールを得ることが出来る。よって、同じ組成の活性層から、一方の半導体素子の電極膜を他方より厚くしてより長波長のレーザを発振できる素子を形成することができる。こうして、波長の異なる半導体レーザを提供できる。
【００４８】
なお、基板にＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓ結晶（Ｘ＝０．０５０）を用い、１５７０ｎｍの波長の半導体レーザ素子を作成する場合に、電極膜の膜厚については、まずλ＝１．２／Ｅｇ（λ：波長、Ｅｇ：バンドギャップ）及びＥｇ＝０．７６４＋０．４９５ｚ＋０．２０３ｚ２＋Ｅ１（ε）（Ｅ１（ε）＝Ａε（ひずみに基く式））、ｚ＝０．４８ｘ、及び、εと膜厚との関係を求め（有限要素法等による）、膜厚を求めることができる。これら算出した膜厚について、バンドギャップとの関係で示したものが図７（ｂ）となり、さらに、膜厚と波長との関係をまとめたものが図７（ａ）となる。このように、電極膜厚と波長との関係を求めておき、これに基き、所望の波長を作成するための膜厚になるように膜を作成する。なお、前記は電極膜厚を制御する例を示したが、絶縁膜等を制御する場合も同様なステップを用いることができる。
（実施例２）
本発明の第２実施例の半導体レーザ素子構造と製造方法を図８を参照しながら説明する。図８（ａ）は本発明の第２実施例の半導体レーザ素子の製造方法から得られた素子を示す斜視図、図８（ｂ）は図８（ａ）のＡ−Ａ’断面図，図８（ｃ）は図８（ｂ）のＡ−Ａ’端面における活性層のひずみ分布図である。
【００４９】
本発明の一実施例の半導体レーザ素子の製造方法は，活性層の組成を変えずに相異なる波長の半導体レーザ素子の製造を可能とする。本実施例の半導体レーザ素子の製造方法と実施例１に示した半導体レーザ素子の製造方法との違いは，多重量子井戸活性層に発生するひずみを電極膜の応力値を変えることによって制御している点である。
【００５０】
本発明の半導体レーザ素子の製造工程では，図１（ａ）に示したように，基板１上にバッファ層２，第一クラッド層３，多重量子井戸層４，第２クラッド層５，エッチングストップ層６，第３クラッド層７，そしてキャップ層をＭＯＣＶＤ法を用いて結晶成長させる。次に，レジスト膜をマスクとしてエッチングすることによりメサ構造部８（メサ幅１．６μｍ、メサ高さ２μｍ程度）を形成する。続いて，例えば熱ＣＶＤ法により，シリコン酸化膜厚さ（２００ｎｍ）からなる絶縁膜９を成膜する。この絶縁膜９は，メサ構造部側面（以下、メサ側面と称する）からその側方に位置するエッチングストップ層６の上面に延びて形成し，その後メサ上面の絶縁膜はエッチングにより除去する。
【００５１】
次に，絶縁膜表面とメサ上面１４に電極膜１０ｃを形成する。電極膜１０ｃとして、チタン（膜厚１００ｎｍ）、白金（膜厚２５ｎｍ）を下地膜とし，金（膜厚５００ｎｍ）を蒸着法により成膜する。そして，金を蒸着する際，例えば，基板温度を変えることにより，金電極膜に発生する応力を変え，活性層に発生するひずみを制御する。
【００５２】
例えば，室温（２０℃）で蒸着した金電極膜は１０００ＭＰａの引張応力を，２００℃で蒸着した金電極膜は７００ ＭＰａの引張応力を示した。すなわち，蒸着温度の異なる電極膜１０ｃを半導体結晶部の表面に形成することにより，活性領域１５には，蒸着温度に依存するひずみが発生する。蒸着温度を高めることにより応力を低下させることができる。
【００５３】
電極膜１０ｃ形成後は，図１に示した工程と同様にして，基板１の底面研磨，基板裏面の電極膜形成、劈開による端面形成，端面への保護膜形成を経て半導体レーザ素子を得る。（図５（ａ））。さらに第一の実施例に示した半導体レーザモジュールの様に半導体レーザ素子をパッケージに搭載することにより半導体レーザモジュールを構成する。
【００５４】
上記以外の製法で成膜した結晶成長層，絶縁膜及び電極膜でも本実施例に適用可能である。
【００５５】
次に，活性層に発生するひずみ分布を図８を参照しながら説明する。図８（ｃ）はＦＥＭ解析より得られた計算結果である。ここで、ＦＥＭ解析で用いる材料定数は実施例１と同様に、基板１、バッファ層２，第一クラッド層３、活性層４、第二クラッド層５、エッチングストップ層６，第三クラッド層７そしてキャップ層８については、インジウムリンの材料定数を用いた。実際には、バッファ層２，クラッド層３、５、７、活性層４、エッチングストップ層６，キャップ層８は、三元系あるいは四元系等の材料で構成されるが、これらの材料定数として二元系のインジウムリンのものを用いても、解析結果の一般性は失わない。また、絶縁膜９は酸化シリコン（厚さ２００ｎｍ）とし，応力値は３００ＭＰａの引張応力とした。電極はチタン（厚さ１００ｎｍ）と白金（厚さ２５ｎｍ）を下地膜とする金（厚さ５００ｎｍ）とし、電極膜１０ｃの応力は７００ＭＰａと１４００ＭＰａの２通りの引張応力を有する場合について解析した。
【００５６】
ＦＥＭ解析に用いた材料定数を次の表２に示す。なお、表２において、矢印は同上のことを表わしている。
【００５７】
【表２】
図８（ｃ）において、横軸は端面１２からの距離を、縦軸は活性領域１５に発生するひずみを表す。ここで、ひずみが正であることは、引張ひずみを示す。
【００５８】
図８（ｃ）で明らかなように、電極膜１０ｃの応力値の違いにより活性領域１５のひずみ状態が変化している。特に，電極膜応力値が大きい場合には，活性領域では発生するひずみが引張側にシフトしている。一般に，半導体結晶の格子定数が大きく，すなわち結晶に引張ひずみが発生するに従いバンドギャップは小さくなることが知られている。すなわち，図５（ａ）に示した半導体レーザ素子では，電極膜１０ｃの引張応力を大きくした素子の方がバンドギャップが小さくなりバンドギャップ波長が長波長側にシフトした。
【００５９】
この結果，本手法により製造した半導体レーザ素子のバンドギャップ波長は，１５７４ｎｍ（金電極膜応力：７００ＭＰａ），１５８６ｎｍ（金電極膜応力：１４００ＭＰａ）であった。
【００６０】
本発明の一実施例の半導体レーザ素子の特徴を図９を用いて説明する。図９は本実施例と本発明の制御をしていない比較の製造方法で製作された複数の半導体レーザ素子の電極膜応力と活性層におけるバンドギャップ（図９（ａ））およびバンドギャップ波長（図９（ｂ））との関係を示した図である。比較例は，相異なった波長を有する複数の半導体レーザ素子を製作する場合，図６（ａ）に示すように活性層の組成を変えることでバンドギャプを変化させ，図６（ｂ）に示すようにバンドギャップ波長を変化させている。一方，本実施例に示す半導体レーザ素子では，活性層のバンドギャップおよびバンドギャップ波長を変えるために，電極膜の応力を変えており，活性層の組成を変える必要は特にはない。すなわち，図９に示すように本実施例の半導体レーザ素子は，複数の半導体レーザ素子を比べた場合，活性層の組成は同じであるが，電極応力と活性層のバンドギャップとの間に相関がある。また，電極応力と活性層のバンドギャップ波長との間に相関がある。
【００６１】
すなわち，本実施例の半導体レーザ素子の製造方法によれは，多重量子井戸活性層の組成を変えずにバンドギャップ波長を変更でき，容易にバンドギャップ波長の相異なる半導体レーザ素子及び半導体レーザモジュールを得ることが出来る。よって、同じ組成の活性層から一方の半導体レーザ素子の電極膜の応力を他方より大きく（蒸着温度を低く）して、より、長波長のレーザを発振できる素子を形成することができる。こうして波長の異なる半導体レーザ素子を提供することができる。
（実施例３）
本発明の第３実施例の半導体レーザ素子構造と製造方法を図１０，図１１を参照しながら説明する。図１０は本発明の第３実施例の半導体レーザ素子の製造工程を示す斜視図、図１１（ａ）は本発明の第２実施例の半導体レーザ素子の製造方法から得られた素子を示す斜視図、図１１（ｂ）は図１１（ａ）のＡ−Ａ’断面図，図１１（ｃ）は図１１（ｂ）のＡ−Ａ’端面における活性層のひずみ分布図である。
【００６２】
本発明の一実施例の半導体レーザ素子の製造方法は，多重量子井戸活性層の組成を変えずに相異なる波長の半導体レーザ素子の製造を可能とする。本実施例の半導体レーザ素子の製造方法と実施例１，２に示した半導体レーザ素子の製造方法との違いは，活性層に発生するひずみを電極膜以外に，応力を有するひずみ制御膜を設けることによって活性層のバンドギャップをおよびバンドギャップ波長制御している点である。
【００６３】
本発明の半導体レーザ素子の製造工程では，図１（ａ）と同様に，基板１上にバッファ層２，第一クラッド層３，多重量子井戸層４，第２クラッド層５，エッチングストップ層６，第３クラッド層７，そしてキャップ層８をＭＯＣＶＤ法を用いて結晶成長させる。次に，レジスト膜をマスクとしてエッチングすることによりメサ構造部（メサ幅１．６μｍ、メサ高さ２μｍ程度）を形成する（図１０（ａ））。続いて，例えば熱ＣＶＤ法により，シリコン酸化膜厚さ（２００ｎｍ）からなる絶縁膜９を成膜する。この絶縁膜９は，メサ構造部側面（以下、メサ側面と称する）からその側方に位置するエッチングストップ層６の上面に延びて形成し，その後メサ上面の絶縁膜はエッチングにより除去する。
【００６４】
次に，絶縁膜表面に上にひずみ制御膜を形成する。ひずみ制御膜１６は、メサ構造部周辺部（以下、メサ周辺部と称する）上に形成する。このひずみ制御膜１６は，例えばスパッタ法を用いて窒化シリコンを応力を有する状態で成膜する。ここで，スパッタ法における成膜条件（スパッタパワー，成膜温度，アルゴン圧力等）を変えることにより，上記ひずみ制御膜の応力を変え，多重量子井戸活性層に発生するひずみを制御する。或いは，ひずみ制御膜の膜厚を変えることによって多重量子井戸活性層に発生するひずみを制御する。
【００６５】
例えば，窒化シリコン膜応力のスパッタ条件依存性としては，室温（２５℃）で，アルゴン圧力が３×１０− ３ Ｔｏｒｒ，スパッタパワー５００Ｗで成膜した窒化シリコン膜は１５００ＭＰａの圧縮応力を，室温（２５℃）で，アルゴン圧力が３×１０− ３ Ｔｏｒｒ，スパッタパワー９００Ｗで成膜した窒化シリコン膜は２０００ＭＰａの圧縮応力を，室温（２５℃）で，アルゴン圧力が７×１０− ３ Ｔｏｒｒ，スパッタパワー５００Ｗで成膜した窒化シリコン膜は５００ＭＰａの圧縮応力が得られた。
【００６６】
次に，絶縁膜表面とメサ上面に電極膜を形成する。電極膜１０ｄとして、チタン（膜厚１００ｎｍ）、白金（膜厚２５ｎｍ）を下地膜とし，金（膜厚５００ｎｍ）を蒸着法により成膜する。
【００６７】
電極膜形成後は，図１に示した工程と同様にして，基板１の底面研磨，基板裏面の電極膜形成、劈開による端面形成，端面への保護膜形成を経て半導体レーザ素子を得る。（図１０（ｃ））。さらに第一の実施例に示した半導体レーザモジュールの様に半導体レーザ素子をパッケージに搭載することにより半導体レーザモジュールを構成する。
【００６８】
次に，活性層に発生するひずみ分布を図１１を参照しながら説明する。図１１（ｃ）はＦＥＭ解析より得られた計算結果である。ここで、ＦＥＭ解析で用いる材料定数は実施例１と同様に、基板１、バッファ層２，第一クラッド層３、活性層４、第二クラッド層５、エッチングストップ層６，第三クラッド層７そしてキャップ層８については、インジウムリンの材料定数を用いた。実際には、バッファ層２，クラッド層３、５、７、活性層４、エッチングストップ層６，キャップ層８は、三元系あるいは四元系等の材料で構成されるが、これらの材料定数として二元系のインジウムリンのものを用いても、解析結果の一般性は失わない。また、絶縁膜９は酸化シリコン（厚さ２００ｎｍ）とし，応力値は３００ＭＰａの引張応力とした。電極膜１０はチタン（厚さ１００ｎｍ）と白金（厚さ２５ｎｍ）を下地膜とする金（厚さ２５０ｎｍ）とし、電極膜１０の応力は７００ＭＰａの引張応力とした。ひずみ制御膜がある場合と無い場合とを比較し，ひずみ制御膜によって，活性層に発生するひずみを調べた。
【００６９】
ＦＥＭ解析に用いた材料定数を次の表３に示す。なお、表３において、矢印は同上のことを表わしている。
【００７０】
【表３】
図１１（ｃ）において、横軸は端面１２からの距離を、縦軸は活性領域１５に発生するひずみを表す。ここで、ひずみが正であることは、引張ひずみを示す。
【００７１】
図１１（ｃ）で明らかなように、ひずみ制御膜の有無により活性領域１５のひずみ状態が変化している。圧縮応力を有するひずみ制御膜がある場合には，活性領域に発生するひずみ状態は圧縮側にシフトした。
【００７２】
この結果，圧縮応力を有するひずみ制御膜が無い場合のひずみは約０．１３％であるのに対し，圧縮応力を有するひずみ制御膜がある場合は約０．０３％であった。
【００７３】
一般に，半導体結晶の格子定数が小さくなる，すなわち結晶に圧縮ひずみが発生するに従いバンドギャップは大きくなることが知られている。すなわち，図１１（ａ）に示した半導体レーザ素子では，ひずみ制御膜を設けた素子の方がバンドギャップが大きくなりバンドギャップ波長が短波長側にシフトした。
【００７４】
この結果，本手法により製造した半導体レーザ素子のバンドギャップ波長は，１５６４ｎｍ（ひずみ制御膜なし構造），１５２７ｎｍ（ひずみ制御膜あり構造）であった。
（実施例４）
本発明の第４実施例の半導体レーザ素子モジュールを図１２から図１４を参照しながら説明する。図１２（ａ），（ｂ）は，本発明の半導体レーザ素子をチップキャリア，ステムを介してパッケージに搭載した半導体レーザモジュールの要部上面図を示す。図１３（ａ），１４（ａ）は，図１２（ａ），（ｂ）の半導体レーザモジュールにおける半導体レーザ素子，チップキャリア及びステムについての拡大図である。また，図１３（ｂ），図１４（ｂ）は，それぞれ図１３（ａ），図１４（ａ）のＢ−Ｂ’断面図を示す。また，図１３（ｃ），図１４（ｃ）は，それぞれ図１３（ａ），図１４（ａ）のＣ−Ｃ’断面図を示す。本実施例の半導体レーザモジュール８０１および９０１は，図１２に示すようにパッケージ本体７０２と蓋体７０３とで構成されるパッケージ７０４と，このパッケージ７０４の内外に亘って延在する光ケーブル７０５（光ファイバー）とを有する。また，パッケージ本体７０１の中央上面にはチップキャリア７０６およびステム７０７を介して後述する製造方法で製造された半導体レーザ素子１００が固定されている。
【００７５】
パッケージ本体７０２の両側には複数の電極端子７０９が配列されて電極端子付きパッケージとなっている。これらの電極端子７０９はパッケージ本体７０２の内外に亘って延在している。光ケーブル７０５はパッケージ本体７０２に貫通状態に設けられたガイドパイプ７１０に挿入されるともとに図示しない接合材で固定されている。光ケーブル７０５の先端部分はアイソレータ７１１に光学的に接続されている。このアイソレータ７１１と半導体レーザ素子１００の出射面との間にはレンズ７１２が配置されている。
【００７６】
ここで，半導体レーザ素子モジュール８０１と９０１では，チップキャリア７０６に対する半導体レーザ素子１００の搭載位置およびステム７０７に対するチップキャリア７０６の搭載位置が違う。これらの搭載位置を図１２，１３を用いて詳細に説明する。図１２，１３に示すように半導体レーザ素子１００とチップキャリア７０６は半田材７１７，チップキャリア７０６とステム７０７は半田材５００で接合されている。半導体レーザ素子１００は，前記実施例に示したメサ型半導体レーザ素子，あるいは埋め込み型半導体レーザ素子である。また，チップキャリア７０６は例えばシリコン（４ｍｍ×２ｍｍ×厚さ１ｍｍ）からなり，ステム７０７は例えば銅タングステン（７ｍｍ×７ｍｍ×厚さ３ｍｍ）からなる。また，半田材７１７，５００はそれぞれ金すず，鉛すず半田材からなる。半導体レーザ素子１００を搭載したチップキャリア７０６とステム７０７は，半田材５００の融点１８３℃以上に熱せられた後，室温まで冷却されることによって接合される。
【００７７】
ここで，図１２の半導体レーザ素子モジュール８０１及び９０１とでは，半導体レーザ素子１００の活性層組成は同じであるが，上記半導体レーザ素子１００のチップキャリア７０６上の搭載位置が相異なる。例えば，半導体レーザ素子モジュール８０１では，半導体レーザ素子１００はチップキャリア７０６上の中央に搭載しているが，半導体レーザ素子モジュール９０１では，半導体レーザ素子１００はチップキャリア７０６上の中央からはずれた位置に搭載している。また，チップキャリア７０６のステム７０７上の搭載位置が異なる。半導体レーザ素子モジュール８０１及び９０１の半導体レーザ素子１００とステム７０７との位置関係も異なっても良いが，本実施例では，半導体レーザ素子１００は，ステム７０７の上方の中央に位置している場合について記載した。
【００７８】
本実施例の半導体レーザ素子モジュール８０１および９０１では，ステム７０７上のチップキャリア７０６搭載位置が相異なるため，半田材５００接合時に発生する熱応力分布が相異なる。これにより，チップキャリア７０６上に搭載された半導体レーザ素子１００のひずみ分布も，半導体レーザ素子モジュール８０１および９０１とで異なる。
【００７９】
具体的には，半導体レーザ素子の活性層に発生するひずみは，半導体レーザ素子モジュール８０１に比べ半導体レーザ素子モジュール９０１の値が引張ひずみ側にシフトした。これにより，活性層のバンドギャップは，半導体レーザ素子モジュール８０１に比べ半導体レーザ素子モジュール９０１についての値が小さくなり，バンドギャップ波長が長い短波長側にシフトした。
【００８０】
この結果，本手法により製造した半導体レーザ素子のバンドギャップ波長は，１４１０ｎｍ（半導体レーザ素子モジュール９０１），１４００ｎｍ（半導体レーザ素子モジュール８０１）であった。すなわち，半導体レーザ素子とチップキャリアのステム上搭載位置を変えることにより，多重量子井戸活性層の組成を変えずに相異なるバンドギャップ波長を発振することが可能となった。
【００８１】
つまり、チップキャリアの端部から半導体レーザ素子までの搭載位置を離すと（よりチップキャリアの中央よりに配置すると）より大きな圧縮ひずみを素子に加えることができ、バンドギャップを拡大し、より短波長のレーザを発振する素子を形成することができる。同様に、チップキャリアの厚さを厚くすると、引張りひずみを与えやすく、より長波長のレーザを発振する素子を形成することができる。このようにして、実質的に同じ組成の活性層を備えた半導体レーザ素子を用いて、前記配置の異なる多様な発振波長を有するレーザを形成することができる。
（実施例５）
本発明の第５実施例の半導体レーザ素子モジュールを図１５と図１６を参照ながら説明する。
【００８２】
図１５は，本発明の半導体レーザ素子をチップキャリア，ステムを介してパッケージに搭載した半導体レーザモジュールの要部上面図を示す。図１６（ａ）は，図１５の半導体レーザモジュールにおける半導体レーザ素子，チップキャリア及びステムについての拡大図である。また，図１６（ｂ）は，図１６（ａ）のＢ−Ｂ’断面図を示す。また，図１６（ｃ）は，図１６（ａ）のＣ−Ｃ’断面図を示す。
【００８３】
図１５に示す半導体レーザ素子モジュール１００１は、半導体レーザ素子１００、チップキャリア７０６，ステム１００７を有し，半導体レーザ素子１００とチップキャリア７０６は半田材７１７，チップキャリア７０６とステム１００７は半田材５００で接合されている。半導体レーザ素子１００は，前記実施例に示したメサ型半導体レーザ素子，あるいは埋め込み型半導体レーザ素子である。また他の部材の構成は実施例４に示した半導体レーザ素子モジュール８０１と同様である。
【００８４】
ここで，半導体レーザ素子モジュール１００１と実施例４に示した半導体レーザ素子モジュール８０１とは，半導体レーザ素子１００の活性層組成は同じであるが，ステム１００７，７０７の厚さが違う。ステム１００７の厚さは，ステム７０７の厚さより薄くなっている。例えば，ステム７０７の厚さは３ｍｍであるが，ステム１００７の厚さ１．５ｍｍである。このため，半田材５００接合時に発生する熱応力分布が相異なる。これにより，チップキャリア７０６上に搭載された半導体レーザ素子１００のひずみ分布も，半導体レーザ素子モジュール８０１および１００１とで異なる。
【００８５】
具体的には，半導体レーザ素子の活性層に発生するひずみは，半導体レーザ素子モジュール８０１に比べ半導体レーザ素子モジュール１００１の値が引張ひずみ側にシフトした。これにより，活性層のバンドギャップは，半導体レーザ素子モジュール８０１に比べ半導体レーザ素子モジュール１００１についての値が小さくなり，バンドギャップ波長が長波長側にシフトした。なお、チップキャリアの厚さを変えても同様の傾向を有する。
【００８６】
この結果，本手法により製造した半導体レーザ素子のバンドギャップ波長は，１４００ｎｍ（半導体レーザ素子モジュール８０１），１４１０ｎｍ（半導体レーザ素子モジュール１００１）であった。すなわち，半導体レーザ素子とチップキャリアのステム上搭載位置を変えることにより，多重量子井戸活性層の組成を変えずに相異なるバンドギャップ波長を発振することが可能となった。
【００８７】
【発明の効果】
本発明により、効率的に発振波長を制御できる半導体レーザ素子及び半導体レーザモジュールの製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施例の半導体レーザ素子の製造方法を示す斜視図である。
【図２】本発明の第１実施例の半導体レーザ素子の製造方法を示す斜視図である。
【図３】図１および２の同半導体レーザ素子の多重量子井戸活性層の断面図である。
【図４】本発明の第１実施例の半導体レーザ素子のひずみ分布図を説明する図である。
【図５】本発明の第１実施例の半導体レーザモジュールの構造を示す図である。
【図６】半導体レーザ素子構造の活性層における組成とバンドギャップよびバンドギャップ波長との関係を示す図である。本発明の第２実施例の半導体レーザ素子のひずみ分布図を説明する図である。
【図７】半導体レーザ素子構造の電極膜厚と活性層におけるバンドギャップおよびバンドギャップ波長との関係を示す図である。
【図８】本発明の第２実施例の半導体レーザ素子のひずみ分布図を説明する図である。
【図９】半導体レーザ素子構造の電極応力と活性層におけるバンドギャップおよびバンドギャップ波長との関係を示す図である。
【図１０】本発明の第３実施例の半導体レーザ素子の製造方法を示す斜視図である。
【図１１】本発明の第３実施例の半導体レーザ素子のひずみ分布図を説明する図である。
【図１２】本発明の第４実施例の半導体レーザモジュールを示す図である。
【図１３】本発明の第４実施例の半導体レーザモジュールの要部拡大図である。
【図１４】本発明の第４実施例の半導体レーザモジュールの要部拡大図である。
【図１５】本発明の第５実施例の半導体レーザモジュールを示す図である。
【図１６】本発明の第５実施例の半導体レーザモジュールの要部拡大図である。
【符号の説明】
１…基板、２…バッファ層，３…第一クラッド層、４…多重量子井戸活性層、５…第二クラッド層、６…エッチングストップ層、７…第三クラッド層、８…コンタクト層、９…絶縁膜、１０，１０ａ，１０ｂ…電極膜、１１…電極膜，１２，１３…端面，１４ …メサ上面、１５…活性領域，１６…ひずみ抑制膜、１００，１０１，１０２，１０３，１０４…半導体レーザ素子，７０２…パッケージ本体，７０３…蓋体，７０４…パッケージ，７０５…光ケーブル，７０６…チップキャリア，７０７，１００７…ステム，７０９…電極端子，７１０…ガイドパイプ，７１１…アイソレータ，７１２…レンズ，７１３，７２０…ワイヤ，７１８，７１９…電極パッド，７１７，５００…半田材，７０１，８０１，９０１，１００１…半導体レーザモジュール
【発明の属する技術分野】
本発明は、半導体レーザ素子に関する。
【０００２】
【従来の技術】
多重波長伝送システムにおいては，相異なったバンドギャップ波長をもつ複数の半導体レーザ素子が必要となる。半導体レーザー素子は，半導体基板上に所望のバンドギャップ波長に対応した多重量子井戸活性層を形成し製造される。この多重量子井戸活性層は，有機金属気相成長法（以下，ＭＯＣＶＤ法と記す）を用いて基板上に化合物半導体を結晶成長させることで形成される。
【０００３】
そこで，例えば，特開平７−２２６５６３号公報及び特開平１０−１１７０４０号公報では，光導波路が形成される位置に一定幅の間隔が設けられたストライブ状絶縁膜マスクの対を複数対形成し，このストライブの幅を変えることにより異なった膜厚，組成の光導波路活性層を形成している。また，例えば，特開２０００−１００７２８号公報では，ＭＯＣＶＤ法による活性層形成時に強度分布を有する熱線を基板に照射し，活性層の複数の活性層を作製している。
【０００４】
【発明が解決しようとする課題】
しかし，上述した製造方法は，すなわち，相異なるバンドギャップ波長をもったレーザ素子を得るためには，バンドギャップ波長の仕様ごとに活性層の組成が異なるウエハを用意して素子製造を行う必要があり，製造コストが増加する原因となる。
【０００５】
そこで，本発明の目的は、活性層の組成を変えなくとも発振波長を制御でき、る半導体レーザ素子及び半導体レーザモジュールの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明は、前記課題を解決するために、以下の構成を有する。
（１）半導体基板を提供する工程と、半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、活性層の上に電極膜を形成する工程と、を備え、前記活性層を形成する工程後、前記活性層が、発振する波長に対応して定められたひずみを有するように、前記活性層のひずみを制御する工程を含むことを特徴とする半導体レーザ素子の製造方法である。
【０００７】
このため、活性層の組成を発振波長に応じて変えなくても、活性層のひずみを制御して、発振効率を高く維持し、所望の波長が得られる半導体レーザ素子を形成することができる。
【０００８】
結晶成長法により多重量子井戸活性層を半導体基板上に形成し，前記多重量子井戸活性層の上方に絶縁膜を形成し，さらに前記絶縁膜上に電極膜を形成し，前記電極膜の少なくとも一部が前記多重量子井戸活性層と電気的に接続されている半導体レーザ素子の製造方法において、前記多重量子井戸活性層のひずみが、前記結晶成長法の工程後の半導体レーザ素子の製造工程において制御されている。
【０００９】
なお、活性膜形成後にひずみを制御する工程を有するので、活性層を形成する前の基板やその他の膜の組成を変えて波長を制御する場合のように波長ごとに異なる組成の部材を備えなくてもよいので、容易にひずみ量を制御できる。
（２）半導体基板を提供する工程と、半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、活性層の上に周囲より突出した凸状のメサ構造部を形成する工程と、前記メサ構造部の上面を含む領域に引張応力を有する電極膜を形成する工程と、を備え、前記電極膜を形成する工程は、発振する波長に対応して定められた膜厚になるよう形成される工程を含むことを特徴とする半導体レーザ素子の製造方法である。
【００１０】
このように、活性層のひずみが，応力を有する前記電極膜の膜厚によって制御されるようにする。このように膜厚を制御することにより、電極膜の応力を制御する。
（３）また、前記の電極膜の代わりに、前記絶縁膜を形成する工程は、発振する波長に対応して定められた膜厚になるよう形成される工程を含むことを特徴とする半導体レーザ素子の製造方法である。これにより、前記活性層のひずみが，応力を有する前記絶縁膜の膜厚によって制御されるようにする。
なお、前記電極膜と絶縁膜ともに膜厚を制御してもよい。
（４）半導体基板を提供する工程と、半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、活性層の上に周囲より突出した凸状のメサ構造部を形成する工程と、前記メサ構造部を側方から挟む位置に絶縁膜を形成する工程と、前記絶縁膜の上にひずみ制御膜を形成する工程と、前記メサ構造部の上面及び前記絶縁膜の上を含む領域に引張応力を有する電極膜を形成する工程と、を備え、前記ひずみ制御膜を形成する工程は、発振する波長に対応して定められた膜厚になるよう形成される工程を含むことを特徴とする半導体レーザ素子の製造方法である。
【００１１】
多重量子井戸活性層のひずみが，前記ひずみ制御膜の膜厚を制御することによって、前記ひずみ制御膜の応力を制御される。
（５）半導体レーザ素子を形成する工程と、前記レーザ素子をチップキャリアに接合部材を介して設置する工程と、を有する半導体レーザモジュールの製造方法であって、前記半導体レーザ素子を形成する工程は、半導体基板を提供する工程と、半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、前記活性層の上部に電極膜を形成する工程と、を備え、前記チップキャリアに設置する工程は、発振する波長に対応して定められた前記チップキャリア端部からの距離になるよう設置位置を調整する工程を含むことを特徴とする半導体レーザモジュールの製造方法である。
【００１２】
前記半導体レーザ素子の活性層のひずみが，前記半導体レーザ素子および前記チップキャリアの前記ステム上への搭載位置により制御される。
（６）または、前記チップキャリアに設置する工程は、発振する波長に対応して定められた前記チップキャリア厚さの前記チップキャリアに設置する工程を含むことを特徴とする半導体レーザ素子の製造方法であることを特徴とする。
【００１３】
前記半導体レーザ素子の活性層のひずみが，前記チップキャリアあるいは前記ステムの厚さによって制御される。
（７）半導体レーザ素子であって、上部電極膜の厚さは下部電極の厚さの２倍以上の厚さに形成されることを特徴とする。
（８）半導体レーザ素子であって、上部電極膜は、前記素子の長手方向の長さの７０％以上の長さを有するよう形成されていることを特徴とする。そして、素子の長手方向の中心（中央）から前記長さの２０％の領域内に少なくとも前記電極を含むことが好ましい。
【００１４】
また、より好ましくは、前記長手方向の長さの８０％以上の長さを有する電極膜を備えることが発振波長に影響を及ぼす素子の中央領域に効果的にひずみを与えるようにする。また、端部から前記長手方向長さの５％の距離の領域より離れた領域に前記電極膜の端部が位置することが、端部の劣化を抑制するために好ましい。
（９）半導体レーザ素子であって、メサ構造部の側方に位置する上部電極膜と活性層との間に位置する絶縁膜と前記絶縁膜に隣接するひずみ抑制膜と、を有し、前記ひずみ抑制膜の端部より外側に前記絶縁膜の端部が位置するよう形成されていることを特徴とする。
（１０）複数の半導体レーザ素子を製造する製造装置は、以下の製造方法によって行われることができる。
半導体レーザ素子は、前述のように、半導体基板を提供する工程と、半導体基板にレーザを発振するための活性層を形成する工程と、前記活性層の上側に絶縁膜を形成する工程と、前記絶縁膜の上側に前記絶縁膜の上を含む領域に電極膜を形成する工程と、を備え、第一の半導体基板に、前記第一の組成の活性層を形成した後、第一の膜厚の電極膜或いは絶縁膜を形成して、第一の波長を有する第一の半導体レーザ素子を提供する工程と、第二の半導体基板に、前記第一の組成の活性層を形成した後、前記第一の膜厚より厚い第二の膜厚の電極膜或いは絶縁膜を形成して、前記第二の波長を有する第二の半導体レーザ素子を提供する工程とを、有することを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の各実施例の半導体レーザ素子の製造方法および本発明のレーザ素子を搭載した半導体レーザモジュールの例を図を用いて説明する。本発明は、実施例に開示した形態に限るものではなく、公知技術に基く変更等を許容するものである。
（実施例１）
本発明の第１実施例の半導体レーザ素子の製造方法を図１から図７を参照しながら説明する。図１，２は本発明の第１実施例の半導体レーザ素子の製造工程を示す要部斜視図、図３は同半導体レーザ素子の多重量子井戸活性層（以下，活性層）の断面図である。図４（ａ），（ｂ）は，本発明の半導体レーザ素子の要部斜視図および断面図，また図４（ｃ）は，図４（ａ），（ｂ）に示したＡ−Ａ’断面の活性層におけるひずみ分布である。また，図５は本発明の半導体レーザ素子を搭載した半導体レーザモジュールの例である。また，図６（ａ）は，比較例および本発明の半導体レーザ素子構造の活性層における組成とバンドギャップとの関係を示す図である。また，図６（ｂ）は，比較例および本発明の半導体レーザ素子構造の活性層における組成とバンドギャップ波長との関係を示す図である。
【００１６】
図５に示すように，本実施例の半導体レーザモジュール７０１は，パッケージ本体７０２と蓋体７０３とで構成されるパッケージ７０４と，このパッケージ７０４の内外に亘って延在する光ケーブル７０５（光ファイバー）とを有する。また，パッケージ本体７０２の中央上面にはチップキャリア７０６およびステム７０７を介して後述する製造方法で製造された半導体レーザ素子１０１又は１０２が固定されている。
【００１７】
パッケージ本体７０２の両側には複数の電極端子７０９が配列されて電極端子付きパッケージとなっている。これらの電極端子７０９はパッケージ本体７０２の内外に亘って延在している。光ケーブル７０５はパッケージ本体７０２に貫通状態に設けられたガイドパイプ７１０に挿入されるともとに図示しない接合材で固定されている。光ケーブル７０５の先端部分はアイソレータ７１１に光学的に接続されている。このアイソレータ７１１と半導体レーザ素子１０１の出射面との間にはレンズ７１２が配置されている。
【００１８】
また，半導体レーザ素子１０１又は１０２の裏面が半田材７１７によりチップキャリア７０６に接合されており，半導体レーザ素子１０１又は１０２は電極パッド７１８，７１９を経由してワイヤ７１３により電極端子７０９に電気的に接続されている。
【００１９】
また，パッケージ本体７０２にはチップキャリア７１５を介して受光素子７１６が固定されている。受光素子７１６の電極およびチップキャリア７１５はワイヤ７２０を介して各電極端子に電気的に接続されている。
【００２０】
次に，本発明の半導体レーザ素子の製造方法を図１，２，３を用いて説明する。本発明の半導体レーザ素子の製造方法は，活性層の組成を変えずに相異なる波長の半導体レーザ素子の製造を可能とするものである。
【００２１】
まず，図１に示した半導体レーザ素子の製造方法においては、基板１上にバッファ層２，第一クラッド層３，多重量子井戸層４，第２クラッド層５，エッチングストップ層６，第３クラッド層７，そしてキャップ層８を有機金属気相成長法（ＭＯＣＶＤ法）を用いて結晶成長させる。これらの構成は，例えば、図３に示すように，基板１はＳｉドープｎ型ＩｎＰ（厚さ５００μｍ程度）、バッファ層２はＳｉドープのｎ型ＩｎＰ（厚さ１０００ｎｍ程度）、第１クラッド層３はＳｉドープＩｎＰ（厚さ２０００ｎｍ程度）、活性層４はＩｎＧａＡｌＡｓ多重量子井戸活性層（厚さ８０ｎｍ程度）、第２クラッド層５はＺｎドープＩｎＰ（厚さ４００ｎｍ程度）、エッチングストップ層６はＩｎＧａＡｌＰ（厚さ２０ｎｍ程度）、第３クラッド層７はＺｎドープＩｎＰ（厚さ１０００ｎｍ）、キャップ層８はＺｎドープＩｎＧａＡｓＰ層（厚さ２００ｎｍ程度）をＭＯＣＶＤ法により形成する。次に，レジスト膜をマスクとしてエッチングすることによりメサ構造部２０（メサ幅１．６μｍ、メサ高さ２μｍ程度）を形成する（図１（ａ））。
【００２２】
次に，例えば熱ＣＶＤ法により，シリコン酸化膜厚さ（２００ｎｍ）からなる絶縁膜９を成膜する。この絶縁膜９は，メサ構造部側面（以下、メサ側面と称する）からその側方に位置するエッチングストップ層６の上面に延びて形成し，その後メサ上面の絶縁膜はエッチングにより除去する。
【００２３】
次に，絶縁膜表面とメサ上面１４に電極膜を形成する。電極膜１０ａとして、チタン（膜厚１００ｎｍ）、白金（膜厚２５ｎｍ）を下地膜とし，膜厚１２５ｎｍの金を蒸着法により成膜する。この電極膜１０ａはメサ上面１４に電気的に接続されている。ここで，上記電極膜は，成膜温度２５℃で蒸着法により形成し，２００℃のアニールにより，例えば，５００ＭＰａの引張応力を有する状態で成膜する。蒸着法によって形成された金属膜は，下地膜との線膨張係数差，格子不整合などによって生じる応力（真性応力）を有する（図１（ｂ））。例えば，金原粲 藤原英夫 著 応用物理学選書 薄膜（１９７９年 裳華房）の１３５〜１３６ページには，鉄蒸着膜およびニッケル蒸着膜が成膜温度および焼鈍温度（アニール温度）によって異なる内部応力をもつことが記述されている。本発明の半導体レーザー素子に使用されている膜は金蒸着膜であるが，金蒸着膜も成膜温度および焼鈍温度（アニール温度）によって異なる内部応力をもつことは明らかである。
【００２４】
応力を有する電極膜１０ａを半導体結晶部の表面に形成することにより，多重量子井戸活性層４には，あらたにひずみが発生する。
【００２５】
次に、基板１の底面（半導体結晶成長部１〜８の反対面）を、研磨により、基板厚さが１００〜１５０μｍ程度になるまで薄くする。次に、電極１１（ＡｕＧｅ／Ｎｉ／Ａｕ、厚さ１００ｎｍ）を蒸着および熱処理によって形成する。さらに、半導体レーザ素子１０１はレーザの共振器の長手方向に対して垂直に劈開し（共振器長２００μｍ）、端面を形成する（図１（ｃ））。
【００２６】
上記以外の製法で成膜した結晶成長層，絶縁膜及び電極膜でも本実施例に適用可能である。
【００２７】
半導体レーザ素子１０１の劈開された端面１２，１３には、図示しない保護膜が形成されている。一方の端面１２の表面には低反射率の保護膜が形成され、他方の端面１３の表面には高反射率の保護膜が形成されている。これらの端面保護膜は、例えば酸化アルミニウム膜、窒化シリコン膜、酸化シリコン膜、アモルファスシリコン膜や、これらの積層膜からなる。ここで、端面保護膜の膜厚ｄは、レーザ発振波長をλとし、端面膜の屈折率をｎとしたとき、低反射率膜はｄ＝λ／（４ｎ）、高反射率膜はｄ＝λ／（２ｎ）とする。
【００２８】
而して、電極膜１０ａから、半導体基板１裏面に設けられた電極膜１１へ（Ｐ型基板を用いている場合には電極膜１０ａから電極膜１１へ）電流を供給するとき、電極膜１０ａはメサ上面１４のみと電気的に接続されているので、電流はほとんどメサ上面１４を通って活性領域１５を流れる。この電流による電気的エネルギーは、活性層３の活性領域１５ で光に変換され、対面する劈開端面１２、１３で共振される。低反射率の保護膜が形成された光出力端面１２からレーザ光として出力される。
【００２９】
例えば、活性層のひずみを制御するために、例えば、前記各製造工程において以下のようになるよう制御する。
【００３０】
引張り応力の電極膜や絶縁膜を形成する工程において、電極膜や絶縁膜の膜厚を制御し、活性層のひずみを制御して発振波長に対応したひずみを有するようにする。膜厚を厚くしてバッドギャップを小さくし、波長の長いレーザを発振する半導体レーザ素子を形成する。
【００３１】
また、ひずみ制御膜を形成する工程において、前記ひずみ制御膜の膜厚を制御し、活性層のひずみを制御して発振波長に対応したひずみを有するようにする。例えばひずみ制御膜としてＳｉＮを用いる場合、引張応力の膜の場合は前記絶縁膜の場合と同様であるが、圧縮応力の膜の場合は、膜厚を厚くすることによりバンドギャップを大きくして、波長の短いレーザを発振する半導体レーザ素子を形成する。
【００３２】
このようにして、実質的に同じ組成の活性層を備えた半導体レーザ素子を用いて、前記膜厚さの異なる多様な発振波長を有するレーザを形成することができる。
なお、活性層の上方に設けられた膜、例えば、絶縁膜や電極膜等の応力やひずみ制御膜の応力により、活性層の活性領域の中央部（素子の端部を除く領域、素子の中央部分）のバンドギャップを制御して、活性層の組成を発振波長に応じて変えなくとも、波長の特性を変えることができるので、高い発振効率を得つつ、発振波長を変化させることができる。これにより、同じ組成の活性領域を有し、電極膜や絶縁膜或いはひずみ制御膜の膜厚が異なる複数の半導体レーザ素子は、異なる発振波長を有することができる。或いは、異なる組成の活性領域を有し、電極膜や絶縁膜或いはひずみ制御膜の膜厚が異なる複数の半導体レーザ素子は、同じ発振波長を有することができる。ここで述べた同じとは製作誤差や測定誤差の範囲無いで同じというものとする。
【００３３】
また、このようにして膜厚を調整した結果波長の長い波長の半導体レーザ素子は、その、膜厚が通常の厚さより厚くなるなどの特徴を有する。
例えば、電極膜で応力を制御しようとする場合に、例えば、電極膜の厚さは前記下部電極の厚さの２倍以上の厚さに形成されるようにする。
【００３４】
なお、前記電極膜が多層構造を有する場合は引張応力等の膜応力を実質的に有する或いは最も厚い主導電層の厚さを比較することが好ましい。例えば、上部電極がＡｕ膜、それに隣接してＰｔ膜、さらにそれに隣接してＴｉ膜を有し、下部電極が、順にＡｕ膜、Ｐｔ膜、Ｔｉ膜、Ｎｉ膜等から構成されている場合、Ａｕ膜の膜厚を比較することにより判断することができる。
また、波長を変えるにいは素子の中央分を含む領域に適切なひずみを加えるよういする。よって、前記上部電極膜は、前記長手方向の中心を含み、前記素子の長手方向の長さの７０％以上の長さを有するよう形成されているようにする。
【００３５】
また、より好ましくは、前記長手方向の長さの８０％以上の長さを有する電極膜を備えることが発振波長に影響を及ぼす素子の中央領域に効果的にひずみを与えるようにする。また、端部から前記長手方向長さの５％の距離の領域より離れた領域に前記電極膜の端部が位置する、つまり端部に電極膜が無い領域を有することが、端部の劣化を抑制するために好ましい。
【００３６】
また、絶縁膜膜厚を制御して波長を制御しようとする場合、絶縁膜の上に例えばＳｉＮのひずみ抑制膜を堆積させた構成をとるようにする。その場合、ひずみ抑制膜の端部より外側に前記絶縁膜の端部が位置するよう形成されている。
【００３７】
また、前記半導体レーザ素子の製造工程においては、ある基板に所定の第一の組成の活性層を形成した後、第一の膜厚の電極膜或いは絶縁膜を形成して、第一の波長を有する第一の半導体レーザ素子を提供する工程と、前記基板に前記第一の組成の活性層を形成した後、前記第一の膜厚より厚い第二の膜厚の電極膜或いは絶縁膜を形成して、前記第二の波長を有する第二の半導体レーザ素子を提供する工程とを、有するようにすることが好ましい。前記第二の半導体レーザ素子は前記膜が引張応力の膜である場合は、特に、前記第一の半導体レーザ素子よりも長い波長を有する。例えば、前記第一の半導体レーザ素子は第一のウエハに形成し、前記第二の半導体レーザ素子は第二のウエハに形成する。素子形成後、ウエハはダイシングされる。
【００３８】
または、前記第一の半導体レーザ素子はあるウエハの第一の領域に形成され、前記第二の半導体レーザ素子は前記ウエハの第二の領域に形成されるようにすることもできる。
【００３９】
一方、図２に示した半導体レーザ素子１０２の製造方法において，図１と違う点は，電極膜１０ａと１０ｂの厚さである。図１同様に、チタンや白金を下地膜とし、例えば，電極膜１０ｂの金の膜厚は，５００ｎｍとする。図２に示した半導体レーザ素子１０２の製造方法では，図１と同一種類の基板に同じ製法で結晶成長部を形成し，エッチングによりメサ構造を形成する（図２（ａ））。次に，絶縁膜９を形成し，半導体レーザ素子１０１の電極膜１０ａと厚さの異なる電極膜１０ｂを形成する（図２（ｂ））。この電極膜１０ｂは，半導体レーザ素子１０１に形成された電極膜１０ａと同じ引張応力（５００ＭＰａ）を有し，厚さが異なるように形成されている。これにより，半導体レーザ素子１０２の活性層の活性領域１５には，半導体レーザ素子１０１の活性層の活性領域１５とは異なるひずみ分布が発生することとなる。
【００４０】
次に，半導体レーザ素子１０１と半導体レーザ素子１０２の活性領域１５に発生するひずみ分布が，相異なることを図４を参照しながら説明する。図４（ａ）は、図１（ｃ）に示した半導体レーザ素子であり、図４（ｂ）は図４（ａ）の断面Ａ−Ａ’を示す。また、図４は有限要素法（ＦＥＭ：Ｆｉｎｉｔｅ Ｅｌｅｍｅｎｔ Ｍｅｔｈｏｄ）解析より得られた計算結果であり、横軸は図４（ｂ）の矢印に示した端面からの距離を表す。ここで、ＦＥＭ解析で用いる材料定数は、基板１、バッファ層２，第一クラッド層３、活性層４、第二クラッド層５、エッチングストップ層６，第三クラッド層７そしてキャップ層８については、インジウムリンの材料定数（ヤング率、ポアソン比、線膨張係数）を用いた。実際には、バッファ層２，クラッド層３、５、７、活性層４、エッチングストップ層６，キャップ層８は、三元系あるいは四元系等の材料で構成されるが、これらの材料定数として二元系のインジウムリンのものを用いても、解析結果の一般性は失わない。また、絶縁膜９は酸化シリコン（厚さ５００ｎｍ）、電極はチタン（厚さ１００ｎｍ）と白金（厚さ２５ｎｍ）を下地膜とする金とし、絶縁膜９が３００ＭＰａの引張応力，金電極膜１０ａ，１０ｂが７００ＭＰａの引張応力の初期応力を有する場合について解析した。ＦＥＭ解析に用いた材料定数を次の表１に示す。なお、表１において、矢印は同上のことを表わしている。
【００４１】
【表１】
【００４２】
図４（ｃ）で明らかなように、電極膜の厚さの違いにより活性領域活性領域１５のひずみ状態に違いが生じている。特に，電極膜が厚い場合には，レーザの波長を決めるレーザ素子内部（端面より約２０μｍ以上の内側）の活性領域では発生するひずみが引張側にシフトしていることがわかる。一般に，半導体結晶の格子定数が小さく，すなわち結晶に圧縮ひずみが発生するに従いバンドギャップは大きくなることが知られている。すなわち，図１（ｃ）と図２（ｃ）に示した半導体レーザ素子１０１，１０２では，電極膜が厚い素子の方がバンドギャップが小さくなりバンドギャップ波長が長波長側にシフトする。
【００４３】
この結果，本手法により製造した半導体レーザ素子のバンドギャップ波長は，１５５６ｎｍ（金電極膜：１２５ｎｍ），１５６４ｎｍ（金電極膜：２５０ｎｍ），１５７４ｎｍ（金電極膜：５００ｎｍ）であった。
【００４４】
次に本発明の半導体レーザ素子の特徴を図６を用いて説明する。図６は本発明と前記方法を用いない製造方法で製作された複数の半導体レーザ素子の活性層組成と活性層におけるバンドギャップ（図６（ａ））およびバンドギャップ波長（図６（ｂ））との関係を示した図である。
【００４５】
ここで，本発明を用いない例では，相異なった波長を有する複数の半導体レーザ素子を製作する場合，図６（ａ）に示すように活性層の組成を変えることでバンドギャプを変化させ，図６（ｂ）に示すようにバンドギャップ波長を変化させている。活性層の組成によりバンドギャップが変化することについては，例えば，赤崎勇著ＩＩＩ−Ｖ族化合物半導体（アドバンストエレクトロニクスシリーズ）（１９９４年培風館）の１８７ページ記載されている。これによれば，ＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓ結晶がＩｎＰに格子整合する場合には，ｘ，ｙは０．９８ｘ＋ｙ＝０．４７の関係が成り立ち，バンドギャップＥｇは，Ｅｇ＝０．７６４＋０．４９５ｚ＋０．２０３ｚ２，ただしｚ＝０．４８ｘで表されると記述されている。
【００４６】
一方，本実施例に示す半導体レーザ素子では，活性層のバンドギャップおよびバンドギャップ波長を変えるために，組成を変える必要は特にはない。本実施例に示す半導体レーザ素子は，上記図１，図２に示した製造方法で製作されており活性層の組成は複数の半導体レーザ素子の間で同じ組成を有し，異なった電極膜膜厚を有している。すなわち，電極膜の膜厚を複数の半導体レーザ素子の間で変えることでバンドギャップおよびバンドギャップ波長を変えている。このため，図６（ａ），（ｂ）に示すように活性層組成とバンドギャップとの間，活性層組成とバンドギャップ波長との間には特には相関がない。このことを示すために，図６（ａ）（ｂ）示したバンドギャップおよびバンドギャップ波長を縦軸に，電極膜膜厚を横軸にプロットしたグラフを図７（ａ）（ｂ）に示す。これらの図に示すように本実施例の半導体レーザ素子は，複数の半導体レーザ素子を比べた場合，活性層の組成は同じであるが，電極膜厚と活性層のバンドギャップとの間に相関がある。また，電極膜厚と活性層のバンドギャップ波長との間に相関がある。
【００４７】
すなわち，本実施例の半導体レーザ素子の製造方法によれは，多重量子井戸活性層の組成を変えずにバンドギャップ波長を変更でき，容易にバンドギャップ波長の相異なる半導体レーザ素子及び半導体レーザモジュールを得ることが出来る。よって、同じ組成の活性層から、一方の半導体素子の電極膜を他方より厚くしてより長波長のレーザを発振できる素子を形成することができる。こうして、波長の異なる半導体レーザを提供できる。
【００４８】
なお、基板にＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓ結晶（Ｘ＝０．０５０）を用い、１５７０ｎｍの波長の半導体レーザ素子を作成する場合に、電極膜の膜厚については、まずλ＝１．２／Ｅｇ（λ：波長、Ｅｇ：バンドギャップ）及びＥｇ＝０．７６４＋０．４９５ｚ＋０．２０３ｚ２＋Ｅ１（ε）（Ｅ１（ε）＝Ａε（ひずみに基く式））、ｚ＝０．４８ｘ、及び、εと膜厚との関係を求め（有限要素法等による）、膜厚を求めることができる。これら算出した膜厚について、バンドギャップとの関係で示したものが図７（ｂ）となり、さらに、膜厚と波長との関係をまとめたものが図７（ａ）となる。このように、電極膜厚と波長との関係を求めておき、これに基き、所望の波長を作成するための膜厚になるように膜を作成する。なお、前記は電極膜厚を制御する例を示したが、絶縁膜等を制御する場合も同様なステップを用いることができる。
（実施例２）
本発明の第２実施例の半導体レーザ素子構造と製造方法を図８を参照しながら説明する。図８（ａ）は本発明の第２実施例の半導体レーザ素子の製造方法から得られた素子を示す斜視図、図８（ｂ）は図８（ａ）のＡ−Ａ’断面図，図８（ｃ）は図８（ｂ）のＡ−Ａ’端面における活性層のひずみ分布図である。
【００４９】
本発明の一実施例の半導体レーザ素子の製造方法は，活性層の組成を変えずに相異なる波長の半導体レーザ素子の製造を可能とする。本実施例の半導体レーザ素子の製造方法と実施例１に示した半導体レーザ素子の製造方法との違いは，多重量子井戸活性層に発生するひずみを電極膜の応力値を変えることによって制御している点である。
【００５０】
本発明の半導体レーザ素子の製造工程では，図１（ａ）に示したように，基板１上にバッファ層２，第一クラッド層３，多重量子井戸層４，第２クラッド層５，エッチングストップ層６，第３クラッド層７，そしてキャップ層をＭＯＣＶＤ法を用いて結晶成長させる。次に，レジスト膜をマスクとしてエッチングすることによりメサ構造部８（メサ幅１．６μｍ、メサ高さ２μｍ程度）を形成する。続いて，例えば熱ＣＶＤ法により，シリコン酸化膜厚さ（２００ｎｍ）からなる絶縁膜９を成膜する。この絶縁膜９は，メサ構造部側面（以下、メサ側面と称する）からその側方に位置するエッチングストップ層６の上面に延びて形成し，その後メサ上面の絶縁膜はエッチングにより除去する。
【００５１】
次に，絶縁膜表面とメサ上面１４に電極膜１０ｃを形成する。電極膜１０ｃとして、チタン（膜厚１００ｎｍ）、白金（膜厚２５ｎｍ）を下地膜とし，金（膜厚５００ｎｍ）を蒸着法により成膜する。そして，金を蒸着する際，例えば，基板温度を変えることにより，金電極膜に発生する応力を変え，活性層に発生するひずみを制御する。
【００５２】
例えば，室温（２０℃）で蒸着した金電極膜は１０００ＭＰａの引張応力を，２００℃で蒸着した金電極膜は７００ ＭＰａの引張応力を示した。すなわち，蒸着温度の異なる電極膜１０ｃを半導体結晶部の表面に形成することにより，活性領域１５には，蒸着温度に依存するひずみが発生する。蒸着温度を高めることにより応力を低下させることができる。
【００５３】
電極膜１０ｃ形成後は，図１に示した工程と同様にして，基板１の底面研磨，基板裏面の電極膜形成、劈開による端面形成，端面への保護膜形成を経て半導体レーザ素子を得る。（図５（ａ））。さらに第一の実施例に示した半導体レーザモジュールの様に半導体レーザ素子をパッケージに搭載することにより半導体レーザモジュールを構成する。
【００５４】
上記以外の製法で成膜した結晶成長層，絶縁膜及び電極膜でも本実施例に適用可能である。
【００５５】
次に，活性層に発生するひずみ分布を図８を参照しながら説明する。図８（ｃ）はＦＥＭ解析より得られた計算結果である。ここで、ＦＥＭ解析で用いる材料定数は実施例１と同様に、基板１、バッファ層２，第一クラッド層３、活性層４、第二クラッド層５、エッチングストップ層６，第三クラッド層７そしてキャップ層８については、インジウムリンの材料定数を用いた。実際には、バッファ層２，クラッド層３、５、７、活性層４、エッチングストップ層６，キャップ層８は、三元系あるいは四元系等の材料で構成されるが、これらの材料定数として二元系のインジウムリンのものを用いても、解析結果の一般性は失わない。また、絶縁膜９は酸化シリコン（厚さ２００ｎｍ）とし，応力値は３００ＭＰａの引張応力とした。電極はチタン（厚さ１００ｎｍ）と白金（厚さ２５ｎｍ）を下地膜とする金（厚さ５００ｎｍ）とし、電極膜１０ｃの応力は７００ＭＰａと１４００ＭＰａの２通りの引張応力を有する場合について解析した。
【００５６】
ＦＥＭ解析に用いた材料定数を次の表２に示す。なお、表２において、矢印は同上のことを表わしている。
【００５７】
【表２】
【００５８】
図８（ｃ）で明らかなように、電極膜１０ｃの応力値の違いにより活性領域１５のひずみ状態が変化している。特に，電極膜応力値が大きい場合には，活性領域では発生するひずみが引張側にシフトしている。一般に，半導体結晶の格子定数が大きく，すなわち結晶に引張ひずみが発生するに従いバンドギャップは小さくなることが知られている。すなわち，図５（ａ）に示した半導体レーザ素子では，電極膜１０ｃの引張応力を大きくした素子の方がバンドギャップが小さくなりバンドギャップ波長が長波長側にシフトした。
【００５９】
この結果，本手法により製造した半導体レーザ素子のバンドギャップ波長は，１５７４ｎｍ（金電極膜応力：７００ＭＰａ），１５８６ｎｍ（金電極膜応力：１４００ＭＰａ）であった。
【００６０】
本発明の一実施例の半導体レーザ素子の特徴を図９を用いて説明する。図９は本実施例と本発明の制御をしていない比較の製造方法で製作された複数の半導体レーザ素子の電極膜応力と活性層におけるバンドギャップ（図９（ａ））およびバンドギャップ波長（図９（ｂ））との関係を示した図である。比較例は，相異なった波長を有する複数の半導体レーザ素子を製作する場合，図６（ａ）に示すように活性層の組成を変えることでバンドギャプを変化させ，図６（ｂ）に示すようにバンドギャップ波長を変化させている。一方，本実施例に示す半導体レーザ素子では，活性層のバンドギャップおよびバンドギャップ波長を変えるために，電極膜の応力を変えており，活性層の組成を変える必要は特にはない。すなわち，図９に示すように本実施例の半導体レーザ素子は，複数の半導体レーザ素子を比べた場合，活性層の組成は同じであるが，電極応力と活性層のバンドギャップとの間に相関がある。また，電極応力と活性層のバンドギャップ波長との間に相関がある。
【００６１】
すなわち，本実施例の半導体レーザ素子の製造方法によれは，多重量子井戸活性層の組成を変えずにバンドギャップ波長を変更でき，容易にバンドギャップ波長の相異なる半導体レーザ素子及び半導体レーザモジュールを得ることが出来る。よって、同じ組成の活性層から一方の半導体レーザ素子の電極膜の応力を他方より大きく（蒸着温度を低く）して、より、長波長のレーザを発振できる素子を形成することができる。こうして波長の異なる半導体レーザ素子を提供することができる。
（実施例３）
本発明の第３実施例の半導体レーザ素子構造と製造方法を図１０，図１１を参照しながら説明する。図１０は本発明の第３実施例の半導体レーザ素子の製造工程を示す斜視図、図１１（ａ）は本発明の第２実施例の半導体レーザ素子の製造方法から得られた素子を示す斜視図、図１１（ｂ）は図１１（ａ）のＡ−Ａ’断面図，図１１（ｃ）は図１１（ｂ）のＡ−Ａ’端面における活性層のひずみ分布図である。
【００６２】
本発明の一実施例の半導体レーザ素子の製造方法は，多重量子井戸活性層の組成を変えずに相異なる波長の半導体レーザ素子の製造を可能とする。本実施例の半導体レーザ素子の製造方法と実施例１，２に示した半導体レーザ素子の製造方法との違いは，活性層に発生するひずみを電極膜以外に，応力を有するひずみ制御膜を設けることによって活性層のバンドギャップをおよびバンドギャップ波長制御している点である。
【００６３】
本発明の半導体レーザ素子の製造工程では，図１（ａ）と同様に，基板１上にバッファ層２，第一クラッド層３，多重量子井戸層４，第２クラッド層５，エッチングストップ層６，第３クラッド層７，そしてキャップ層８をＭＯＣＶＤ法を用いて結晶成長させる。次に，レジスト膜をマスクとしてエッチングすることによりメサ構造部（メサ幅１．６μｍ、メサ高さ２μｍ程度）を形成する（図１０（ａ））。続いて，例えば熱ＣＶＤ法により，シリコン酸化膜厚さ（２００ｎｍ）からなる絶縁膜９を成膜する。この絶縁膜９は，メサ構造部側面（以下、メサ側面と称する）からその側方に位置するエッチングストップ層６の上面に延びて形成し，その後メサ上面の絶縁膜はエッチングにより除去する。
【００６４】
次に，絶縁膜表面に上にひずみ制御膜を形成する。ひずみ制御膜１６は、メサ構造部周辺部（以下、メサ周辺部と称する）上に形成する。このひずみ制御膜１６は，例えばスパッタ法を用いて窒化シリコンを応力を有する状態で成膜する。ここで，スパッタ法における成膜条件（スパッタパワー，成膜温度，アルゴン圧力等）を変えることにより，上記ひずみ制御膜の応力を変え，多重量子井戸活性層に発生するひずみを制御する。或いは，ひずみ制御膜の膜厚を変えることによって多重量子井戸活性層に発生するひずみを制御する。
【００６５】
例えば，窒化シリコン膜応力のスパッタ条件依存性としては，室温（２５℃）で，アルゴン圧力が３×１０− ３ Ｔｏｒｒ，スパッタパワー５００Ｗで成膜した窒化シリコン膜は１５００ＭＰａの圧縮応力を，室温（２５℃）で，アルゴン圧力が３×１０− ３ Ｔｏｒｒ，スパッタパワー９００Ｗで成膜した窒化シリコン膜は２０００ＭＰａの圧縮応力を，室温（２５℃）で，アルゴン圧力が７×１０− ３ Ｔｏｒｒ，スパッタパワー５００Ｗで成膜した窒化シリコン膜は５００ＭＰａの圧縮応力が得られた。
【００６６】
次に，絶縁膜表面とメサ上面に電極膜を形成する。電極膜１０ｄとして、チタン（膜厚１００ｎｍ）、白金（膜厚２５ｎｍ）を下地膜とし，金（膜厚５００ｎｍ）を蒸着法により成膜する。
【００６７】
電極膜形成後は，図１に示した工程と同様にして，基板１の底面研磨，基板裏面の電極膜形成、劈開による端面形成，端面への保護膜形成を経て半導体レーザ素子を得る。（図１０（ｃ））。さらに第一の実施例に示した半導体レーザモジュールの様に半導体レーザ素子をパッケージに搭載することにより半導体レーザモジュールを構成する。
【００６８】
次に，活性層に発生するひずみ分布を図１１を参照しながら説明する。図１１（ｃ）はＦＥＭ解析より得られた計算結果である。ここで、ＦＥＭ解析で用いる材料定数は実施例１と同様に、基板１、バッファ層２，第一クラッド層３、活性層４、第二クラッド層５、エッチングストップ層６，第三クラッド層７そしてキャップ層８については、インジウムリンの材料定数を用いた。実際には、バッファ層２，クラッド層３、５、７、活性層４、エッチングストップ層６，キャップ層８は、三元系あるいは四元系等の材料で構成されるが、これらの材料定数として二元系のインジウムリンのものを用いても、解析結果の一般性は失わない。また、絶縁膜９は酸化シリコン（厚さ２００ｎｍ）とし，応力値は３００ＭＰａの引張応力とした。電極膜１０はチタン（厚さ１００ｎｍ）と白金（厚さ２５ｎｍ）を下地膜とする金（厚さ２５０ｎｍ）とし、電極膜１０の応力は７００ＭＰａの引張応力とした。ひずみ制御膜がある場合と無い場合とを比較し，ひずみ制御膜によって，活性層に発生するひずみを調べた。
【００６９】
ＦＥＭ解析に用いた材料定数を次の表３に示す。なお、表３において、矢印は同上のことを表わしている。
【００７０】
【表３】
【００７１】
図１１（ｃ）で明らかなように、ひずみ制御膜の有無により活性領域１５のひずみ状態が変化している。圧縮応力を有するひずみ制御膜がある場合には，活性領域に発生するひずみ状態は圧縮側にシフトした。
【００７２】
この結果，圧縮応力を有するひずみ制御膜が無い場合のひずみは約０．１３％であるのに対し，圧縮応力を有するひずみ制御膜がある場合は約０．０３％であった。
【００７３】
一般に，半導体結晶の格子定数が小さくなる，すなわち結晶に圧縮ひずみが発生するに従いバンドギャップは大きくなることが知られている。すなわち，図１１（ａ）に示した半導体レーザ素子では，ひずみ制御膜を設けた素子の方がバンドギャップが大きくなりバンドギャップ波長が短波長側にシフトした。
【００７４】
この結果，本手法により製造した半導体レーザ素子のバンドギャップ波長は，１５６４ｎｍ（ひずみ制御膜なし構造），１５２７ｎｍ（ひずみ制御膜あり構造）であった。
（実施例４）
本発明の第４実施例の半導体レーザ素子モジュールを図１２から図１４を参照しながら説明する。図１２（ａ），（ｂ）は，本発明の半導体レーザ素子をチップキャリア，ステムを介してパッケージに搭載した半導体レーザモジュールの要部上面図を示す。図１３（ａ），１４（ａ）は，図１２（ａ），（ｂ）の半導体レーザモジュールにおける半導体レーザ素子，チップキャリア及びステムについての拡大図である。また，図１３（ｂ），図１４（ｂ）は，それぞれ図１３（ａ），図１４（ａ）のＢ−Ｂ’断面図を示す。また，図１３（ｃ），図１４（ｃ）は，それぞれ図１３（ａ），図１４（ａ）のＣ−Ｃ’断面図を示す。本実施例の半導体レーザモジュール８０１および９０１は，図１２に示すようにパッケージ本体７０２と蓋体７０３とで構成されるパッケージ７０４と，このパッケージ７０４の内外に亘って延在する光ケーブル７０５（光ファイバー）とを有する。また，パッケージ本体７０１の中央上面にはチップキャリア７０６およびステム７０７を介して後述する製造方法で製造された半導体レーザ素子１００が固定されている。
【００７５】
パッケージ本体７０２の両側には複数の電極端子７０９が配列されて電極端子付きパッケージとなっている。これらの電極端子７０９はパッケージ本体７０２の内外に亘って延在している。光ケーブル７０５はパッケージ本体７０２に貫通状態に設けられたガイドパイプ７１０に挿入されるともとに図示しない接合材で固定されている。光ケーブル７０５の先端部分はアイソレータ７１１に光学的に接続されている。このアイソレータ７１１と半導体レーザ素子１００の出射面との間にはレンズ７１２が配置されている。
【００７６】
ここで，半導体レーザ素子モジュール８０１と９０１では，チップキャリア７０６に対する半導体レーザ素子１００の搭載位置およびステム７０７に対するチップキャリア７０６の搭載位置が違う。これらの搭載位置を図１２，１３を用いて詳細に説明する。図１２，１３に示すように半導体レーザ素子１００とチップキャリア７０６は半田材７１７，チップキャリア７０６とステム７０７は半田材５００で接合されている。半導体レーザ素子１００は，前記実施例に示したメサ型半導体レーザ素子，あるいは埋め込み型半導体レーザ素子である。また，チップキャリア７０６は例えばシリコン（４ｍｍ×２ｍｍ×厚さ１ｍｍ）からなり，ステム７０７は例えば銅タングステン（７ｍｍ×７ｍｍ×厚さ３ｍｍ）からなる。また，半田材７１７，５００はそれぞれ金すず，鉛すず半田材からなる。半導体レーザ素子１００を搭載したチップキャリア７０６とステム７０７は，半田材５００の融点１８３℃以上に熱せられた後，室温まで冷却されることによって接合される。
【００７７】
ここで，図１２の半導体レーザ素子モジュール８０１及び９０１とでは，半導体レーザ素子１００の活性層組成は同じであるが，上記半導体レーザ素子１００のチップキャリア７０６上の搭載位置が相異なる。例えば，半導体レーザ素子モジュール８０１では，半導体レーザ素子１００はチップキャリア７０６上の中央に搭載しているが，半導体レーザ素子モジュール９０１では，半導体レーザ素子１００はチップキャリア７０６上の中央からはずれた位置に搭載している。また，チップキャリア７０６のステム７０７上の搭載位置が異なる。半導体レーザ素子モジュール８０１及び９０１の半導体レーザ素子１００とステム７０７との位置関係も異なっても良いが，本実施例では，半導体レーザ素子１００は，ステム７０７の上方の中央に位置している場合について記載した。
【００７８】
本実施例の半導体レーザ素子モジュール８０１および９０１では，ステム７０７上のチップキャリア７０６搭載位置が相異なるため，半田材５００接合時に発生する熱応力分布が相異なる。これにより，チップキャリア７０６上に搭載された半導体レーザ素子１００のひずみ分布も，半導体レーザ素子モジュール８０１および９０１とで異なる。
【００７９】
具体的には，半導体レーザ素子の活性層に発生するひずみは，半導体レーザ素子モジュール８０１に比べ半導体レーザ素子モジュール９０１の値が引張ひずみ側にシフトした。これにより，活性層のバンドギャップは，半導体レーザ素子モジュール８０１に比べ半導体レーザ素子モジュール９０１についての値が小さくなり，バンドギャップ波長が長い短波長側にシフトした。
【００８０】
この結果，本手法により製造した半導体レーザ素子のバンドギャップ波長は，１４１０ｎｍ（半導体レーザ素子モジュール９０１），１４００ｎｍ（半導体レーザ素子モジュール８０１）であった。すなわち，半導体レーザ素子とチップキャリアのステム上搭載位置を変えることにより，多重量子井戸活性層の組成を変えずに相異なるバンドギャップ波長を発振することが可能となった。
【００８１】
つまり、チップキャリアの端部から半導体レーザ素子までの搭載位置を離すと（よりチップキャリアの中央よりに配置すると）より大きな圧縮ひずみを素子に加えることができ、バンドギャップを拡大し、より短波長のレーザを発振する素子を形成することができる。同様に、チップキャリアの厚さを厚くすると、引張りひずみを与えやすく、より長波長のレーザを発振する素子を形成することができる。このようにして、実質的に同じ組成の活性層を備えた半導体レーザ素子を用いて、前記配置の異なる多様な発振波長を有するレーザを形成することができる。
（実施例５）
本発明の第５実施例の半導体レーザ素子モジュールを図１５と図１６を参照ながら説明する。
【００８２】
図１５は，本発明の半導体レーザ素子をチップキャリア，ステムを介してパッケージに搭載した半導体レーザモジュールの要部上面図を示す。図１６（ａ）は，図１５の半導体レーザモジュールにおける半導体レーザ素子，チップキャリア及びステムについての拡大図である。また，図１６（ｂ）は，図１６（ａ）のＢ−Ｂ’断面図を示す。また，図１６（ｃ）は，図１６（ａ）のＣ−Ｃ’断面図を示す。
【００８３】
図１５に示す半導体レーザ素子モジュール１００１は、半導体レーザ素子１００、チップキャリア７０６，ステム１００７を有し，半導体レーザ素子１００とチップキャリア７０６は半田材７１７，チップキャリア７０６とステム１００７は半田材５００で接合されている。半導体レーザ素子１００は，前記実施例に示したメサ型半導体レーザ素子，あるいは埋め込み型半導体レーザ素子である。また他の部材の構成は実施例４に示した半導体レーザ素子モジュール８０１と同様である。
【００８４】
ここで，半導体レーザ素子モジュール１００１と実施例４に示した半導体レーザ素子モジュール８０１とは，半導体レーザ素子１００の活性層組成は同じであるが，ステム１００７，７０７の厚さが違う。ステム１００７の厚さは，ステム７０７の厚さより薄くなっている。例えば，ステム７０７の厚さは３ｍｍであるが，ステム１００７の厚さ１．５ｍｍである。このため，半田材５００接合時に発生する熱応力分布が相異なる。これにより，チップキャリア７０６上に搭載された半導体レーザ素子１００のひずみ分布も，半導体レーザ素子モジュール８０１および１００１とで異なる。
【００８５】
具体的には，半導体レーザ素子の活性層に発生するひずみは，半導体レーザ素子モジュール８０１に比べ半導体レーザ素子モジュール１００１の値が引張ひずみ側にシフトした。これにより，活性層のバンドギャップは，半導体レーザ素子モジュール８０１に比べ半導体レーザ素子モジュール１００１についての値が小さくなり，バンドギャップ波長が長波長側にシフトした。なお、チップキャリアの厚さを変えても同様の傾向を有する。
【００８６】
この結果，本手法により製造した半導体レーザ素子のバンドギャップ波長は，１４００ｎｍ（半導体レーザ素子モジュール８０１），１４１０ｎｍ（半導体レーザ素子モジュール１００１）であった。すなわち，半導体レーザ素子とチップキャリアのステム上搭載位置を変えることにより，多重量子井戸活性層の組成を変えずに相異なるバンドギャップ波長を発振することが可能となった。
【００８７】
【発明の効果】
本発明により、効率的に発振波長を制御できる半導体レーザ素子及び半導体レーザモジュールの製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施例の半導体レーザ素子の製造方法を示す斜視図である。
【図２】本発明の第１実施例の半導体レーザ素子の製造方法を示す斜視図である。
【図３】図１および２の同半導体レーザ素子の多重量子井戸活性層の断面図である。
【図４】本発明の第１実施例の半導体レーザ素子のひずみ分布図を説明する図である。
【図５】本発明の第１実施例の半導体レーザモジュールの構造を示す図である。
【図６】半導体レーザ素子構造の活性層における組成とバンドギャップよびバンドギャップ波長との関係を示す図である。本発明の第２実施例の半導体レーザ素子のひずみ分布図を説明する図である。
【図７】半導体レーザ素子構造の電極膜厚と活性層におけるバンドギャップおよびバンドギャップ波長との関係を示す図である。
【図８】本発明の第２実施例の半導体レーザ素子のひずみ分布図を説明する図である。
【図９】半導体レーザ素子構造の電極応力と活性層におけるバンドギャップおよびバンドギャップ波長との関係を示す図である。
【図１０】本発明の第３実施例の半導体レーザ素子の製造方法を示す斜視図である。
【図１１】本発明の第３実施例の半導体レーザ素子のひずみ分布図を説明する図である。
【図１２】本発明の第４実施例の半導体レーザモジュールを示す図である。
【図１３】本発明の第４実施例の半導体レーザモジュールの要部拡大図である。
【図１４】本発明の第４実施例の半導体レーザモジュールの要部拡大図である。
【図１５】本発明の第５実施例の半導体レーザモジュールを示す図である。
【図１６】本発明の第５実施例の半導体レーザモジュールの要部拡大図である。
【符号の説明】
１…基板、２…バッファ層，３…第一クラッド層、４…多重量子井戸活性層、５…第二クラッド層、６…エッチングストップ層、７…第三クラッド層、８…コンタクト層、９…絶縁膜、１０，１０ａ，１０ｂ…電極膜、１１…電極膜，１２，１３…端面，１４ …メサ上面、１５…活性領域，１６…ひずみ抑制膜、１００，１０１，１０２，１０３，１０４…半導体レーザ素子，７０２…パッケージ本体，７０３…蓋体，７０４…パッケージ，７０５…光ケーブル，７０６…チップキャリア，７０７，１００７…ステム，７０９…電極端子，７１０…ガイドパイプ，７１１…アイソレータ，７１２…レンズ，７１３，７２０…ワイヤ，７１８，７１９…電極パッド，７１７，５００…半田材，７０１，８０１，９０１，１００１…半導体レーザモジュール
Claims (10)
- 半導体基板を提供する工程と、
半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、
活性層の上に電極膜を形成する工程と、を備え、
前記活性層を形成する工程後、前記活性層が、発振する波長に対応して定められたひずみを有するように、前記活性層のひずみを制御する工程を含むことを特徴とする半導体レーザ素子の製造方法。 - 半導体基板を提供する工程と、
半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、
活性層の上に周囲より突出した凸状のメサ構造部を形成する工程と、
前記メサ構造部の上面を含む領域に引張応力を有する電極膜を形成する工程と、を備え、
前記電極膜を形成する工程は、発振する波長に対応して定められた膜厚になるよう形成される工程を含むことを特徴とする半導体レーザ素子の製造方法。 - 半導体基板を提供する工程と、
半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、
活性層の上に周囲より突出した凸状のメサ構造部を形成する工程と、
前記メサ構造部を側方から挟む位置に絶縁膜を形成する工程と、
前記メサ構造部の上面及び前記絶縁膜の上を含む領域に引張応力を有する電極膜を形成する工程と、を備え、
前記絶縁膜を形成する工程は、発振する波長に対応して定められた膜厚になるよう形成される工程を含むことを特徴とする半導体レーザ素子の製造方法。 - 半導体基板を提供する工程と、
半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、
活性層の上に周囲より突出した凸状のメサ構造部を形成する工程と、
前記メサ構造部を側方から挟む位置に絶縁膜を形成する工程と、
前記絶縁膜の上にひずみ制御膜を形成する工程と、
前記メサ構造部の上面及び前記絶縁膜の上を含む領域に引張応力を有する電極膜を形成する工程と、を備え、
前記ひずみ制御膜を形成する工程は、発振する波長に対応して定められた膜厚になるよう形成される工程を含むことを特徴とする半導体レーザ素子の製造方法。 - 半導体レーザ素子を形成する工程と、
前記レーザ素子をチップキャリアに接合部材を介して設置する工程と、を有する半導体レーザモジュールの製造方法であって、
前記半導体レーザ素子を形成する工程は、
半導体基板を提供する工程と、
半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、
前記活性層の上部に引張応力を有する電極膜を形成する工程と、を備え、
前記チップキャリアに設置する工程は、発振する波長に対応して定められた前記チップキャリア端部からの距離になるよう設置位置を調整する工程を含むことを特徴とする半導体レーザモジュールの製造方法。 - 半導体レーザ素子を形成する工程と、
前記レーザ素子をチップキャリアに接合部材を介して設置する工程と、を有する半導体レーザモジュールの製造方法であって、
前記半導体レーザ素子を形成する工程は、
半導体基板を提供する工程と、
半導体基板にレーザを発振するための第一の組成を備えた活性層を形成する工程と、
前記活性層の上部に引張応力を有する電極膜を形成する工程と、を備え、
前記チップキャリアに設置する工程は、発振する波長に対応して定められた前記チップキャリア厚さの前記チップキャリアに設置する工程を含むことを特徴とする半導体レーザモジュールの製造方法。 - 下部電極膜と、
前記下部の電極と基板を介して配置されるレーザを発振する活性層と、
周囲より突出した凸部を形成するメサ構造部と、
前記メサ構造部の上面に配置された上部電極膜と、を有する半導体レーザ素子であって、
前記上部電極膜の厚さは前記下部電極の厚さの２倍以上の厚さに形成されることを特徴とする半導体レーザ素子。 - 下部電極膜と、
前記下部の電極と基板を介して配置されるレーザを発振する活性層と、
前記活性装置に電気的に連絡される上部電極膜と、を有する半導体レーザ素子であって、
前記上部電極膜は、前記素子の長手方向の長さの７０％以上の長さを有し、前記素子の端部から５％より離れた領域に前記電極膜の端部が位置するよう形成されていることを特徴とする半導体レーザ素子。 - 下部電極膜と、
前記下部の電極と基板を介して配置されるレーザを発振する活性層と、
周囲より突出した凸部を形成するメサ構造部と、
前記メサ構造部の上面及び側方に形成された上部電極膜と、を有する半導体レーザ素子であって、
前記メサ構造部の側方に位置する前記上部電極膜と前記活性層との間に位置する絶縁膜と前記絶縁膜に隣接するひずみ抑制膜と、を有し、
前記ひずみ抑制膜の端部より外側に前記絶縁膜の端部が位置するよう形成されていることを特徴とする半導体レーザ素子。 - 半導体基板を提供する工程と、
半導体基板にレーザを発振するための活性層を形成する工程と、
前記活性層の上側に絶縁膜を形成する工程と、
前記絶縁膜の上側に前記絶縁膜の上を含む領域に電極膜を形成する工程と、を備えた半導体レーザ素子を製造方法であって、
第一の半導体基板に、前記第一の組成の活性層を形成した後、第一の膜厚の電極膜或いは絶縁膜を形成して、第一の波長を有する第一の半導体レーザ素子を提供する工程と、
第二の半導体基板に、前記第一の組成の活性層を形成した後、前記第一の膜厚より厚い第二の膜厚の電極膜或いは絶縁膜を形成して、前記第二の波長を有する第二の半導体レーザ素子を提供する工程とを、有することを特徴とする半導体レーザ素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249886A JP2004088000A (ja) | 2002-08-29 | 2002-08-29 | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
| US10/358,175 US6991950B2 (en) | 2002-08-29 | 2003-02-05 | Method for fabricating semiconductor laser element and the same laser element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249886A JP2004088000A (ja) | 2002-08-29 | 2002-08-29 | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004088000A true JP2004088000A (ja) | 2004-03-18 |
Family
ID=31986247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002249886A Withdrawn JP2004088000A (ja) | 2002-08-29 | 2002-08-29 | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6991950B2 (ja) |
| JP (1) | JP2004088000A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007011564B4 (de) * | 2007-03-07 | 2019-08-22 | Jenoptik Optical Systems Gmbh | Verfahren zur verbesserten Herstellung von Diodenlaserbarren |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276698A (en) * | 1990-09-20 | 1994-01-04 | Sumitomo Electric Ind., Ltd. | Semiconductor laser having an optical waveguide layer including an AlGaInP active layer |
| JP3611593B2 (ja) | 1994-02-14 | 2005-01-19 | 日本オプネクスト株式会社 | 半導体光素子の作製方法 |
| JPH10117040A (ja) | 1996-10-08 | 1998-05-06 | Nec Corp | 半導体レーザ素子及びその製造方法 |
| JP4245691B2 (ja) * | 1998-08-04 | 2009-03-25 | シャープ株式会社 | 窒化ガリウム系半導体レーザ素子及び光ピックアップ装置 |
| JP2000100728A (ja) | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 結晶成長装置 |
| TW544956B (en) * | 2001-06-13 | 2003-08-01 | Matsushita Electric Industrial Co Ltd | Nitride semiconductor, production method therefor and nitride semiconductor element |
-
2002
- 2002-08-29 JP JP2002249886A patent/JP2004088000A/ja not_active Withdrawn
-
2003
- 2003-02-05 US US10/358,175 patent/US6991950B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040047380A1 (en) | 2004-03-11 |
| US6991950B2 (en) | 2006-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4834210B2 (ja) | デバイス及びＡｌｘＧａｙＩｎｚＮ構造の組立方法 | |
| US7929587B2 (en) | Semiconductor laser diode element and method of manufacturing the same | |
| US6720581B2 (en) | Mounting plate for a laser chip in a semiconductor laser device | |
| US20100059790A1 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| US9025633B2 (en) | Optical device, method of manufacturing the same, and laser module | |
| US6895029B2 (en) | Nitride semiconductor laser device | |
| JP2000252593A (ja) | ２波長半導体レーザ素子及びその製造方法 | |
| US7907652B2 (en) | Semiconductor laser device | |
| US20110281382A1 (en) | Nitride-based semiconductor device and method of fabricating the same | |
| JP2004104076A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4697488B2 (ja) | マルチビーム半導体レーザ | |
| JP4583058B2 (ja) | 半導体レーザ素子 | |
| US20080291958A1 (en) | Semiconductor laser device | |
| JP4573882B2 (ja) | 半導体レーザ装置 | |
| US8193552B2 (en) | Semiconductor light emitting device of junction-down type and semiconductor light emitting element of junction-down type | |
| US8121163B2 (en) | Semiconductor laser diode apparatus and method of fabricating the same | |
| US6967982B2 (en) | Semiconductor laser device with a strain reduction cushion function, semiconductor laser module, and semiconductor laser device fabrication method | |
| US20080013583A1 (en) | Optical device and its manufacturing method, and optical device wafer | |
| JPS5917292A (ja) | 半導体レ−ザ素子 | |
| JP2004088000A (ja) | 半導体レーザ素子の製造方法及び半導体レーザ素子 | |
| GB2306048A (en) | Electrodes for semiconductor lasers | |
| JPH10233558A (ja) | ダイヤモンド層を含む多層膜構造、それを有する光デバイス、およびその作製方法 | |
| KR20050042715A (ko) | 전극 구조체, 이를 구비하는 반도체 발광 소자 및 그제조방법 | |
| WO2023085161A1 (ja) | 半導体発光素子、発光モジュール、及び発光モジュールの製造方法 | |
| WO2022019054A1 (ja) | 半導体レーザおよび半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |