JP2004087715A

JP2004087715A - Electron beam exposure method, semiconductor device, exposure pattern data processing method and program

Info

Publication number: JP2004087715A
Application number: JP2002245671A
Authority: JP
Inventors: Yoichi To; 塘　洋一
Original assignee: Semiconductor Leading Edge Technologies Inc
Current assignee: Semiconductor Leading Edge Technologies Inc
Priority date: 2002-08-26
Filing date: 2002-08-26
Publication date: 2004-03-18

Abstract

【課題】パターン創生機能を生かしつつ、スループットの向上を図ることのできる電子ビーム露光方法、この電子ビーム露光方法を用いて製造された半導体装置、露光パターンデータ処理方法および露光パターンデータを処理するためのプログラムを提供する。
【解決手段】配線パターンを分断して位置する矩形状のパッド部パターンを有する集積回路パターンを基板面に電子ビームによって露光する電子ビーム露光方法において、分断された各配線パターンａ，ｂおよびこの各配線パターンから延在してパッド部パターンｃの位置で重なりを有する複数の矩形パターンＡ′，Ｂ′を、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第１の工程と、第１の工程で分割した複数の矩形パターンを順次露光することによりパッド部パターンｃの位置で多重露光を行う第２の工程とを有することを特徴とする。
【選択図】　図１An electron beam exposure method capable of improving throughput while utilizing a pattern creation function, a semiconductor device manufactured using the electron beam exposure method, an exposure pattern data processing method, and processing of exposure pattern data. Provide programs for:
In an electron beam exposure method for exposing an integrated circuit pattern having a rectangular pad portion pattern positioned by dividing a wiring pattern to a substrate surface with an electron beam, the divided wiring patterns a and b and each of the divided wiring patterns are provided. A first step of dividing a plurality of rectangular patterns A ′ and B ′ extending from the wiring pattern and overlapping at the position of the pad pattern c into a plurality of rectangular patterns having a size equal to or smaller than the maximum shot size of the electron beam; And a second step of performing multiple exposure at the position of the pad pattern c by sequentially exposing a plurality of rectangular patterns divided in the first step.
[Selection diagram] Fig. 1

Description

【０００１】
【発明の属する技術分野】
本発明は、電子ビーム露光方法、半導体装置、露光パターンデータ処理方法および露光パターンデータを処理するためのプログラムに関する。
【０００２】
【従来の技術】
従来の半導体集積回路製造技術においては、レチクルを用いた光露光技術が主流であった。これは、光による転写のスループットが非常に高く、量産性に富んでいることによるものである。
【０００３】
しかしながら、近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する半導体領域の寸法も微細化されている。これに伴い、光露光技術ではそのパターン寸法が限界解像度に近づきつつあることから、より高解像度の露光技術の開発が急務となっている。こうしたなかで、電子ビーム露光技術は本質的に優れた解像度を有しているために、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）を代表とする最先端デバイスの開発に適用されている他、一部ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）の生産にも用いられている。
【０００４】
【発明が解決しようとする課題】
しかし、電子ビーム露光技術では、電子銃で回路１つ１つを一筆書きの要領で描画しなければならずスループットが低くなるために、デバイスの量産には不向きであるという問題があった。
【０００５】
上記の問題を打破するべく最初に提案されたのが、可変整形ビーム法である。この方法は、通常のポイントビームで露光を行う場合、比較的広い面積のパターンを露光するためには複数個のポイントが必要となる点に着目したものであり、矩形形状の第１および第２のアパーチャコーナー部分の切り合いを利用し、縦横の寸法が任意である矩形形状の電子ビームを発生させることによって、スループットの向上を図ろうとするものである。可変整形ビーム法によれば、最大ショットサイズを超えない範囲で任意の寸法を有する矩形形状の電子ビームを発生させてこれを１ショットで露光することから、ポイントビームによる露光に比較して処理速度の向上が実現された。しかしながら、この技術をもってしても半導体集積回路の集積度の向上に追いつくことはできず、さらなるスループットの向上を実現しうる方法が模索された。
【０００６】
続いて提案されたのは、部分一括法である。この方法は、開発したデバイス製造会社によって、キャラクタープロジェクション法、セルプロジェクション法またはブロック露光法など様々な名称が付されているが、本質的な原理はどれも同じである。部分一括法は、スループットの向上にはショット数の低減がポイントとなることに着目したものであり、一定回数以上繰り返し出現するパターンを予め決められた範囲に収納したアパーチャとして作成しておくものである。すなわち、部分一括法によれば、繰り返しの多いパターンはアパーチャを用いて露光される一方、繰り返しの少ないパターンは前述した可変整形ビーム法で露光される。したがって、全てのパターンを可変整形ビーム法を用いて露光するよりもショット数を減らすことができるので、一層スループットの向上を図ることができる。尚、この場合、予めパターンを作りこんだアパーチャは一見するとレチクルのようであるが、レチクルは特定のデバイスにおける特定の層ごとに設けられるのに対し、部分一括法におけるアパーチャは、同一のパターンを有する複数のデバイスに使用されるものであるからレチクルとは本質的に異なるものである。
【０００７】
部分一括法を用いて電子線露光を行う装置の構成例を図４に示す。電子源３より放射された電子ビーム４は、ビーム成形用の第１のアパーチャ５によって矩形形状に成形される。その後、第１のアパーチャ５を通過した電子ビーム４は、図示しない偏光器によって、第２のアパーチャ６上の選択されたパターンを通過するように偏光される。第２のアパーチャ６上には、部分一括露光するパターンとして予め抽出されたパターンが形成されている。その後、電子ビーム４は図示しない対物レンズおよび偏光器によって縮小された後、ウェハ７上の所望の位置に第２のアパーチャ６上のパターンを転写する。続いて、ウェハ７が搭載されたステージ８が移動して、先に露光を行った領域とは異なる領域についての露光が行われる。
【０００８】
このように、半導体チップ上のパターンは分割されてアパーチャ上に配置され、１ショットごとにウェハに対して電子ビームが相対的に移動することにより所望のパターンの描画が行われる。
【０００９】
しかしながら、上述したように、部分一括法では繰り返しの多いパターンはアパーチャを用いて露光されるが、繰り返しの少ないパターンは可変整形ビーム法によって露光される。この繰り返しの少ないパターンを形成する従来例について以下に説明する。
【００１０】
図５は、半導体チップ上に転写された配線パターンの平面図の一例である。図において、９は半導体チップの電極端子と電気的に接続されるパッド部パターンである。また、１０および１１はパッド部パターン９に接続して設けられる直線状の配線パターン部である。すなわち、図の配線パターン１２は、直線状の配線パターン部１０，１１の間にパッド部パターン９が形成されている例を表わしている。このような場合、従来は、例えば、直線状の配線パターン部１０をショットした後、電子ビームを移動させてパッド部パターン９をショットし、さらに電子ビームを移動させて直線状の配線パターン部１１をショットすることによって、配線パターン１２を形成していた。すなわち、配線パターン１２を形成するのに合計３回のショットを必要としていた。
【００１１】
また、図６は、半導体チップ上に転写された配線パターンの平面図の他の例である。図の配線パターン１３では、直線状の配線パターン部１４の端部にパッド部パターン１５が形成されている。このような場合においても、従来は、例えば、直線状の配線パターン１４をショットした後、電子ビームを移動させてパッド部パターン１５をショットすることによって、配線パターン１３を形成していた。すなわち、配線パターン１３を形成するのに合計２回のショットを必要としていた。また、これらのショットは同じ露光量で行っていたために、（１回のショットに要する露光時間）×（ショット回数）に等しい時間の露光時間を要していた。
【００１２】
上述したように、部分一括法によれば可変成形ビーム法に比較して全体のショット数を低減させることができるが、繰り返しの少ないパターンでは可変成形ビーム法を用いて露光を行うことが必要となるために、スループットの向上は十分ではなかった。例えば、８インチサイズのウェハの処理速度は１時間あたり数枚程度であり、生産性の点から考えると実用化には遠いものであった。
【００１３】
一方、電子ビーム露光技術においても光露光技術と同様に、半導体チップと同じイメージのレチクルを導入しようとの気運が高まった。こうした中で提案されたのが電子線投影リソグラフィ技術であり、レチクルイメージを一括転写することでフォトリソグラフィー技術並みのスループットを実現しようとするものである。例えば、ＡＴ＆Ｔベル研究所のグループによるＳＣＡＬＰＥＬという技術として、また、株式会社ニコンと日本アイ・ビー・エム株式会社との共同研究開発組織によるＰＲＥＶＡＩＬという技術によって具現化されようとしている。しかしながら、この方法は電子ビーム露光技術の最大の特徴であるパターン創生機能を完全に殺したものであり、技術の成否はマスク次第という問題を有している。
【００１４】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明は、パターン創生機能を生かしつつ、スループットの向上を図ることのできる電子ビーム露光方法、この電子ビーム露光方法を用いて製造された半導体装置、露光パターンデータ処理方法およびこの露光パターンデータを処理するためのプログラムを提供することを目的とする。
【００１５】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１６】
【課題を解決するための手段】
本発明は、配線パターンを分断して位置する矩形状のパッド部パターンを有する集積回路パターンを基板面に電子ビームによって露光する電子ビーム露光方法において、分断された各配線パターンおよびこの各配線パターンから延在してパッド部パターンの位置で重なりを有する複数の矩形パターンを、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第１の工程を行い、次に、第１の工程で分割した複数の矩形パターンを順次露光することによりパッド部パターンの位置で多重露光を行う第２の工程を行うことを特徴とする。電子ビームは、基板上に形成された薄膜に照射されてもよい。例えば、電子ビームを半導体基材上に照射してもよい。また、矩形パターンは配線パターンに接続したパターンであり、複数の矩形パターンがパッド部パターンの位置で重なりを有するように位置している。
【００１７】
本発明によれば、第１の工程で各配線パターンから延在する複数の矩形パターンが重なる面積を変えることによって、パッド部パターンの面積を制御することができる。
【００１８】
また、本発明は、１の配線パターンの端部で接続する矩形状のパッド部パターンを有する集積回路パターンを基板面に電子ビームによって露光する電子ビーム露光方法において、この配線パターンに所定の寸法の矩形パターンを加えたパターンを電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第１の工程を行い、次に、第１の工程で分割した複数の矩形パターンを所定の露光量で順次露光するとともに、パッド部パターンをこの露光量よりも少ない露光量で、配線パターンに加えた所定の寸法の矩形パターンに重ねて露光する第２の工程を行うことを特徴とする。電子ビームは、基板上に形成された薄膜に照射されてもよい。例えば、電子ビームを半導体基材上に照射してもよい。
【００１９】
また、本発明は、１の配線パターンの端部で接続する矩形状のパッド部パターンを有する集積回路パターンを基板面に電子ビームによって露光する電子ビーム露光方法において、この配線パターンに所定の寸法の矩形パターンを加えたパターンを電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第１の工程を行い、次に、パッド部パターンを電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第２の工程を行い、さらに、第１の工程で分割した矩形パターンを所定の露光量で順次露光するとともに、第２の工程で分割した複数の矩形パターンをこの露光量よりも少ない露光量で、配線パターンに加えた所定の寸法の矩形パターンに重ねて露光する第３の工程を行うことを特徴とする。電子ビームは、基板上に形成された薄膜に照射されてもよい。例えば、電子ビームを半導体基材上に照射してもよい。
【００２０】
配線パターンは溝配線パターンとすることができ、その場合、基板面にはポジ型レジストからなる膜を形成することができる。
【００２１】
配線パターンは溝配線以外の配線パターンとすることもでき、その場合、基板面にはネガ型レジストからなる膜を形成することができる。
【００２２】
また、本発明は、上記電子ビーム露光方法を用いて製造された半導体装置に関する。
【００２３】
また、本発明は、電子ビーム露光装置に用いる露光パターンデータ処理方法において、この露光パターンデータから配線パターンを分断して位置する矩形状のパッド部パターンを抽出する第１の工程と、第１の工程で抽出したパッド部パターンによって分断された各配線パターンおよびこの各配線パターンから延在してパッド部パターンの位置で重なりを有する複数の矩形パターンを、前記電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第２の工程と、露光パターンデータから１の配線パターンの端部で接続する矩形状のパッド部パターンを抽出する第３の工程と、第３の工程で抽出したパッド部パターンに接続する配線パターンに所定の寸法の矩形パターンを加えたパターンを、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第４の工程と、第３の工程で抽出したパッド部パターンに第４の工程で分割した矩形パターンよりも少ない露光量を与える第５の工程と、第１の工程または第３の工程で抽出されたパッド部パターンに接続していない配線パターンを電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第６の工程とを有することを特徴とする露光パターンデータ処理方法に関する。ここで、矩形パターンは配線パターンに接続したパターンであり、複数の矩形パターンがパッド部パターンの位置で重なりを有するように位置している。
【００２４】
また、本発明は、電子ビーム露光装置に用いる露光パターンデータ処理方法において、この露光パターンデータから配線パターンを分断して位置する矩形状のパッド部パターンを抽出する第１の工程と、第１の工程で抽出したパッド部パターンによって分断された各配線パターンおよびこの各配線パターンから延在してパッド部パターンの位置で重なりを有する複数の矩形パターンを、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第２の工程と、露光パターンデータから１の配線パターンの端部で接続する矩形状のパッド部パターンを抽出する第３の工程と、第３の工程で抽出したパッド部パターンに接続する配線パターンに所定の寸法の矩形パターンを加えたパターンを、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第４の工程と、第３の工程で抽出したパッド部パターンを電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第５の工程と、第５の工程で分割した矩形パターンに第４の工程で分割した矩形パターンよりも少ない露光量を与える第６の工程と、第１の工程または第３の工程で抽出されたパッド部パターンに接続していない配線パターンを電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第７の工程とを有することを特徴とする露光パターンデータ処理方法に関する。ここで、矩形パターンは配線パターンに接続したパターンであり、複数の矩形パターンがパッド部パターンの位置で重なりを有するように位置している。
【００２５】
また、本発明は、電子ビーム露光装置に用いる露光パターンデータを処理するためのプログラムであって、この露光パターンデータから配線パターンを分断して位置する矩形状のパッド部パターンを抽出する第１の処理と、第１の処理で抽出したパッド部パターンによって分断された各配線パターンおよびこの各配線パターンから延在してパッド部パターンの位置で重なりを有する複数の矩形パターンを、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第２の処理と、露光パターンデータから１の配線パターンの端部で接続する矩形状のパッド部パターンを抽出する第３の処理と、第３の処理で抽出したパッド部パターンに接続する配線パターンに所定の寸法の矩形パターンを加えたパターンを、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第４の処理と、第３の処理で抽出したパッド部パターンに第４の処理で分割した矩形パターンよりも少ない露光量を与える第５の処理と、第１の処理または第３の処理で抽出されたパッド部パターンに接続していない配線パターンを電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第６の処理とをコンピュータに実行させるためのプログラムに関する。ここで、矩形パターンは配線パターンに接続したパターンであり、複数の矩形パターンがパッド部パターンの位置で重なりを有するように位置している。
【００２６】
さらに、本発明は、電子ビーム露光装置に用いる露光パターンデータを処理するためのプログラムであって、この露光パターンデータから配線パターンを分断して位置する矩形状のパッド部パターンを抽出する第１の処理と、第１の処理で抽出したパッド部パターンによって分断された各配線パターンおよびこの各配線パターンから延在して前記パッド部パターンの位置で重なりを有する複数の矩形パターンを、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第２の処理と、露光パターンデータから１の配線パターンの端部で接続する矩形状のパッド部パターンを抽出する第３の処理と、第３の処理で抽出したパッド部パターンに接続する配線パターンに所定の寸法の矩形パターンを加えたパターンを、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第４の処理と、第３の処理で抽出したパッド部パターンを電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第５の処理と、第５の処理で分割した矩形パターンに第４の処理で分割した矩形パターンよりも少ない露光量を与える第６の処理と、第１の処理または第３の処理で抽出されたパッド部パターンに接続していない配線パターンを電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する第７の処理とをコンピュータに実行させるためのプログラムに関する。ここで、矩形パターンは配線パターンに接続したパターンであり、複数の矩形パターンがパッド部パターンの位置で重なりを有するように位置している。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて詳細に説明する。
【００２８】
実施の形態１．
図１（ａ）は、本実施の形態により転写された配線パターンの平面図である。図に示すように、本実施の形態にかかる配線パターン１は、直線状の配線パターン部ａ，ｂの間に矩形状のパッド部パターンｃが形成された構造を有する。換言すると、パッド部パターンｃは、直線状の配線パターン部ａ，ｂを有する配線パターンを分断して位置している。ここで、パッド部とは、コンタクトホールやスルーホールなどの接続孔が設けられる領域をいい、接続孔との重ね合わせの位置精度を考慮してデザインルールで規定される配線幅よりも寸法が大きくなるように形成される部分をいう。接続孔は、配線層の上部に形成されてもよいし、配線層の下部に形成されてもよい。
【００２９】
図１（ｂ）は、本実施の形態により図１（ａ）に示す配線パターン１を形成する方法について説明するための平面図である。
【００３０】
本実施の形態においては、まず、パッド部パターンｃによって配線パターン部が分断されて生成した直線状の配線パターン部ａ，ｂ、および、直線状の配線パターン部ａ，ｂから延在してパッド部パターンｃの位置で重なりを有する矩形パターン（図１（ｂ）の矩形パターンＡ′，Ｂ′）を、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する。次に、分割した複数の矩形パターンを順次露光することによりパッド部パターンｃに相当する位置で多重露光を行う。以下、図１を参照しながら詳細に説明する。
【００３１】
図１（ａ）に示す配線パターン１の形成においては、まず、図１（ｂ）に示す矩形パターンＡについての第１のショットを行う。このとき、矩形パターンＡの長手方向の寸法Ｌ_１は、図１（ａ）において、直線状の配線パターン部ａの長手方向の寸法ｌ_１に所定の寸法Ｌを加えた値とする。ここで、所定の寸法Ｌは、パッド部パターンｃの寸法ｌよりも短い寸法とする。
【００３２】
次に、電子ビームの照射位置を変えて、矩形パターンＢについての第２のショットを行う。電子ビームの照射位置の移動は、図示しないウェハが搭載されたＸ−Ｙステージが移動することによって達成されてもよいし、または、電子ビームに対して偏光が加えられることによって達成されてもよい。第１のショットと同様に、矩形パターンＢの長手方向の寸法Ｌ_２は、図１（ａ）において、直線状の配線パターン部ｂの長手方向の寸法ｌ_２に所定の寸法Ｌ′を加えた値とする。ここで、所定の寸法Ｌ′は、パッド部パターンｃの寸法ｌ′よりも短い寸法とする。
【００３３】
本実施の形態においては、矩形パターンＡにおいて所定の寸法Ｌを有する矩形パターンＡ′と、矩形パターンＢにおいて所定の寸法Ｌ′を有する矩形パターンＢ′とが重なるように第１のショットおよび第２のショットを行うことを特徴とする。尚、第１のショットと第２のショットの順番は逆であってもよい。また、矩形パターンＡ，Ｂは、電子ビームの最大ショットサイズ以下の寸法であることが必要である。これらの寸法が電子ビームの最大ショットサイズ以上である場合には、さらに小さい矩形パターンに分割した後、これらの矩形パターンについて順次ショットを行う。
【００３４】
このようにすることにより、矩形パターンＡ′と矩形パターンＢ′とが重なる部分（以下、重なり部と称す）は、二重露光されたことになる。すなわち、重なり部には、各矩形パターンＡ，Ｂを形成するのに必要な露光量の２倍の露光量の電子ビームが照射されたことになる。したがって、過剰に露光された重なり部では、蓄積エネルギーによって、適正量で露光された重なり部以外の部分（二重露光されていない部分）よりも寸法が大きくなる。
【００３５】
例えば、下地の薄膜をパターニングするためにネガ型レジストを使用した場合には、二重露光された部分での現像液に対するレジストの不溶化面積が他の部分よりも大きくなる結果、レジスト剥離後に残存する下地の薄膜の寸法は二重露光部分、すなわちパッド部パターンに相当する部分で大きくなる。一方、溝配線を形成するためにポジ型レジストを使用した場合には、逆に、二重露光された部分でレジストの現像液に対する可溶化面積が他の部分よりも大きくなる結果、同様にパッド部パターンに相当する部分の寸法が大きくなる。
【００３６】
本発明においては、この寸法が大きくなった重なり部を図１（ａ）に示すパッド部パターンｃとして用いることを特徴とする。すなわち、本実施の形態の方法によれば、パッド部パターン形成のためのショットを行わずに矩形パターンＡ，Ｂを形成するための第１のショットおよび第２のショットのみを行い、これらのショットで形成された矩形パターンＡ′と矩形パターンＢ′との重なりを利用してパット部パターンを形成するので、従来３回必要であったショット数を２回に減らすことができる。
【００３７】
矩形パターンＡ′の寸法Ｌおよび矩形パターンＢ′の寸法Ｌ′は、パッド部パターンの設計値と使用するレジストの感度から適当な値に設定する。ここで、寸法Ｌ，Ｌ′は矩形パターンが重なる部分の面積に相関することから、上記のことは次のように言い換えることができる。すなわち、本実施の形態により形成されるパッド部パターンの寸法制御は、これらの矩形パターンが重なる部分の面積を制御することによって制御することができる。具体的には、重なる部分の面積が大きくなるように設定して第１のショットおよび第２のショットを行えば二重露光される部分の面積が大きくなることから、寸法の大きなパッド部パターンを形成することができる。反対に、重なる部分の面積が小さくなるように設定して第１のショットおよび第２のショットを行えば二重露光される部分の面積が小さくなることから、寸法の小さなパッド部パターンを形成することができる。また、その際、使用するレジストの感度が高い場合には、重なる部分の面積が小さくても二重露光されることにより形成されるパッド部パターンの面積は大きなものとなる。
【００３８】
本実施の形態においては、二重露光することによりパッド部パターンを形成する例について述べたが、本発明はこれに限られるものではない。多重露光によりパッド部パターンを形成するものであれば、本発明の範囲に含まれる。例えば、パッド部パターンに３本の直線状の配線パターン部が接続している配線パターンを形成する場合には、これら３本の直線状の配線パターン部についてそれぞれ配線端部付近で重なるようにして第１のショット、第２のショットおよび第３のショットを行う。このようにすることにより、ショットが重なる部分は三重露光されて寸法が大きくなるので、この寸法が大きくなった重なり部をパッド部パターンとして用いれば、合計３回のショットで配線パターンを形成することができる。すなわち、従来４回必要であったショット数を３回に減らすことができる。
【００３９】
尚、形成されるパッド部パターンの寸法は、多重露光の回数によっても異なる。例えば二重露光と三重露光とでは露光回数が異なることから、形成されるパッド部パターンの寸法は二重露光された部分より三重露光された部分でより大きくなる。この場合、パッド部パターンの寸法が同じになるようにするには、三重露光部分での直線状の配線パターン部の重なりが小さくなるように設定するなどの調整を行えばよい。但し、多重露光の回数の相違によりパッド部パターンの面積に相違が生じた場合であっても、かかる相違がデザインルールで規定される寸法の範囲内であり、また、接続孔との位置合せに必要なマージンを確保できるのであれば上記調整は不要である。
【００４０】
また、本実施の形態においては、パッド部パターンに接続した１の直線状の配線パターン部に対して他の直線状の配線パターン部が直角方向に位置する例について述べたが、本発明はこれに限られるものではない。配線パターンを分断して位置するパッド部パターンであれば本発明の適用が可能である。例えば、直線状の配線パターン部が互いに１８０度の角度をなすようにしてパッド部パターンに接続している例にも適用できる。
【００４１】
以上述べたように、本実施の形態によれば、多重露光を利用してパッド部パターンを形成するので、従来独立に行っていたパッド部パターンのショットを行う必要がなくなる。したがって、全体のショット数を減らすことができるので、スループットの向上を図ることができる。
【００４２】
実施の形態２．
図２（ａ）は、本実施の形態により転写された配線パターンの平面図である。図に示すように、本実施の形態における配線パターン２は、直線状の配線パターン部ｄの端部に矩形状のパッド部パターンｅが接続した構造を有する。ここで、パッド部とは、コンタクトホールやスルーホールなどの接続孔が設けられる領域をいい、接続孔との重ね合わせの位置精度を考慮してデザインルールで規定される配線幅よりも寸法が大きくなるように形成される部分をいう。接続孔は、配線層の上部に形成されてもよいし、配線層の下部に形成されてもよい。
【００４３】
図２（ｂ）は、本実施の形態により図２（ａ）に示す配線パターン２を形成する方法について説明するための平面図である。
【００４４】
本実施の形態においては、まず、図２（ａ）における直線状の配線パターン部ｄに、図２（ｂ）における所定の寸法の矩形パターンＣ′を加えた矩形パターンＣを電子ビームの最大ショットサイズ以下の寸法を有する矩形パターンに分割する。次に、分割した矩形パターンを所定の露光量で順次露光するとともに、パッド部パターンＤをこの露光量よりも少ない露光量で矩形パターンＣ′に重ねて露光する。以下、図２を参照しながら詳細に説明する。
【００４５】
図２（ａ）に示す配線パターン２の形成においては、まず、図２（ｂ）に示す矩形パターンＣについての第１のショットを行う。このとき、矩形パターンＣの長手方向の寸法Ｌ_３は、図１（ａ）において、直線状の配線パターン部ａの長手方向の寸法ｌ_３に所定の寸法Ｌ″を加えた値とする。ここで、所定の寸法Ｌ″は、パッド部パターンｅの長さｌ″よりも短い寸法とする。
【００４６】
次に、電子ビームの照射位置を変え、パッド部パターンＤについての第２のショットを行う。ここで、第２のショットの露光量は、第１のショットの露光量よりも少ない値とする。電子ビームの照射位置の移動は図示しないウェハが搭載されたＸ−Ｙステージが移動することによって達成されてもよいし、または、電子ビームに対して偏光が加えられることによって達成されてもよい。パッド部パターンＤの寸法は、従来と同様にして、形成するパッド部パターンｅの寸法から決定する。
【００４７】
本実施の形態においては、矩形パターンＣにおいて所定の寸法Ｌ″を有する矩形パターンＣ′と、パッド部パターンＤとが重なるように第１のショットおよび第２のショットを行うことを特徴とする。尚、第１のショットと第２のショットの順番は逆であってもよい。また、矩形パターンＣおよびパッド部パターンＤは、電子ビームの最大ショットサイズ以下の寸法であることが必要である。これらの寸法が電子ビームの最大ショットサイズ以上である場合には、さらに小さい矩形パターンに分割した後、これらの矩形パターンについて順次ショットを行う。
【００４８】
このようにすることにより、矩形パターンＣ′とパッド部パターンＤとが重なる部分（以下、重なり部と称す）は、二重露光されたことになる。したがって、蓄積エネルギーによって重なり部の寸法は、二重露光されていない部分の寸法よりも大きくなる。本発明においては、この寸法が大きくなった重なり部を図２（ａ）に示すパッド部パターンｅとして用いることを特徴とする。
【００４９】
本実施の形態は、実施の形態１と異なり、従来と同様に第１のショットに加えてパッド部パターン形成のための第２のショットを行う。しかしながら、本実施の形態では、直線状の配線パターン部について第１のショットを行う際にパッド部パターンまで含めた部分をショットし、このとき蓄積したエネルギーを利用してパッド部パターン形成のための第２のショットを行うので、パッド部パターンをショットする際の露光量を従来よりも少なくすることができることを特徴としている。ここで、露光量は露光時間によって制御されることから、露光量を少なくすることができるということは露光時間を短くすることができることを意味する。すなわち、本実施の形態によれば、ショット数は従来の方法と同じであるが、配線パターン形成に必要な全体の露光時間を従来よりも短くすることができるので、スループットの向上を図ることができる。
【００５０】
直線状の配線パターンを形成するための第１のショットの露光量に対して、パッド部パターンを形成するための第２のショットの露光量をどの程度少なくすることができるかは、使用するレジストの感度に依存する。一般に、レジストの感度が大きいほど少ない露光量で大きな寸法変動が得られる。したがって、感度の大きなレジストを使用する場合の方が感度の小さなレジストを使用する場合よりも、第２のショットの露光量を少なくすることができる。また、化学増幅型のレジストを使用する場合には、拡散を積極的に利用したもの、すなわち拡散長の長いタイプのものの方が第２のショットの露光量を少なくすることができる。
【００５１】
本実施の形態において使用されるレジストは、ネガ型であってもよいし、ポジ型であってもよい。例えば、下地の薄膜をパターニングするためにネガ型レジストを使用した場合には、二重露光された部分での現像液に対するレジストの不溶化面積が他の部分よりも大きくなる結果、レジスト剥離後に残存する下地の薄膜の寸法は二重露光部分、すなわちパッド部パターンに相当する部分で大きくなる。一方、溝配線を形成するためにポジ型レジストを使用した場合には、逆に、二重露光された部分でレジストの現像液に対する可溶化面積が他の部分よりも大きくなる結果、同様にパッド部パターンに相当する部分の寸法が大きくなる。
【００５２】
以上述べたように、本実施の形態によれば、多重露光を利用してパッド部パターンを形成するので、第２のショットの露光量を従来よりも少なくすることができる。したがって、従来の（１回のショットに要する露光時間）×（ショット回数）に等しい露光時間よりも短くすることができるので、スループットの向上が可能となる。
【００５３】
実施の形態３．
図３は、本発明にかかる電子ビーム露光法に用いられる露光パターンデータ処理方法を示したものである。図３に示すように、まず、露光パターンデータからパッド部パターンを抽出する。具体的には、集積回路設計用パターンデータから接続孔が形成される箇所（コンタクトノード）を検出する。接続孔は配線層の上部および下部のいずれに形成されていてもよいので、対象となる配線層のデータを、上部接続孔層のデータおよび下部接続孔層のデータと比較することによってパッド部パターンを抽出する。
【００５４】
次に、パッド部パターンがある場合には、この中から配線パターンを分断して位置する矩形状のパッド部パターンを抽出する。その後、この抽出したパッド部パターンによって分断された各配線パターンおよびこの各配線パターンから延在してパッド部パターンの位置で重なりを有する複数の矩形パターンを、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する。
【００５５】
次に、１の配線パターンの端部で接続する矩形状のパッド部パターンを抽出する。その後、この抽出したパッド部パターンに接続する配線パターンに所定の寸法の矩形パターンを加えたパターンを、電子ビームの最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する。また、抽出したパッド部パターンが電子ビームの最大ショットサイズより大きな寸法を有する場合には、これ以下の寸法を有する矩形パターンに分割する。次に、パッド部パターンまたは（パッド部パターンを分割した）矩形パターンに、配線パターンを分割して得た矩形パターンよりも少ない露光量を付与する。
【００５６】
続いて、配線パターンを分断して位置する矩形状のパッド部パターンまたは１の配線パターンの端部で接続する矩形状のパッド部パターンに接続していない配線パターンについて、通常の矩形分割を行う。すなわち、個々の電子ビーム露光装置に固有の矩形電子ビームによる最大ショットサイズ以下の寸法を有する複数の矩形パターンに分割する。
【００５７】
次に、これらの矩形分割データを、使用する電子ビーム露光装置固有のフォーマットに変換する。
【００５８】
以上の処理を最後のパターンまで繰り返す。
【００５９】
本実施の形態によれば、パッド部形成箇所を抽出し、その部分について多重露光を利用することによりパット部を形成するので、従来法に比較してスループットの向上を図ることができる。
【００６０】
また、本実施の形態によれば、光露光技術におけるようなマスクの頻繁な改版を必要としないので、コスト削減に有効である。
【００６１】
【実施例】
実施例１．
配線レイアウトデータを、セイコーインスツルメンツ社の集積回路用ＣＡＤ（ＳＸ９０００）を用いて作成した。このデータをＧＤＳ−ＩＩのストリームフォーマット（ＧＤＳ−ＩＩフォーマット）に変換した後、日立電子線描画装置用フォーマット（ＰＦＨ）に変換した。この際、本発明にかかる露光方法が適用可能であるデータを出力することのできる自作のデータ変換ソフトを用いた。その後、変換したデータを電子線描画装置ＨＬ８００Ｄ（日立製作所製）に入力した。尚、１チップ分の総図形数は４，２０３，５９４個であった。
【００６２】
溝型配線を想定し、以下の手順でポジ型レジストパターンの形成を行った。
【００６３】
まず、８インチサイズのシリコンウェハの表面に０．５μｍの膜厚でシリコン酸化膜を形成した後、ヘキサメチルジシラザン蒸気で表面疎水化処理を行った。次に、この上にＺＥＰ−５２０（日本ゼオン社製電子線ポジ型レジスト）を塗布した後、１１０℃で９０秒間ソフトベークして膜厚０．５μｍのレジスト膜を形成した。
【００６４】
次に、このウェハを電子線描画装置ＨＬ８００Ｄの真空室へ搬送し、位置合せ後、上記データを描画した。描画終了後、真空室から取り出し、ディップ法により専用現像液（主成分メチルエチルケトン）で現像してからリンスを行った。乾燥後、平行平板型ドライエッチング装置を用いて、塩素系ガスのプラズマを利用することによりエッチングを行った。レジストをＲＡストリッパで剥離した後、水洗、乾燥したところ、溝型配線パターンが形成されたシリコン酸化膜を得た。
【００６５】
得られたパターンの線幅分布を線幅測定器を用いて側定した。具体的には、ＳＥＭ（走査型電子顕微鏡）を用いて撮影した写真から線幅をパターン認識により自動的に読み取り、その数値を線幅測定器が備える入力装置へ入力することにより行った。その結果、溝型配線パターンが正常に形成されていることがわかった。
【００６６】
本実施例において、直線状の配線パターン部およびパッド部を有しない他の矩形状パターンでの露光量は７０μＣ／ｃｍ^２とし、パッド部での露光量はこれより少ない値とした。ウェハ上で４０個のチップについて露光したところ、７０分の露光時間を要した。
【００６７】
実施例２．
配線レイアウトデータを、セイコーインスツルメンツ社の集積回路用ＣＡＤ（ＳＸ９０００）を用いて作成した。このデータをＧＤＳ−ＩＩのストリームフォーマット（ＧＤＳ−ＩＩフォーマット）に変換した後、日立電子線描画装置用フォーマット（ＰＦＨ）に変換した。この際、本発明にかかる露光方法が適用可能であるデータを出力することのできる自作のデータ変換ソフトを用いた。その後、変換したデータを電子線描画装置ＨＬ８００Ｄ（日立製作所製）に入力した。尚、１チップ分の総図形数は４，２０３，５９４個であった。
【００６８】
通常のアルミニウム（Ａｌ）配線を想定し、以下の手順でネガ型レジストパターンの形成を行った。
【００６９】
まず、８インチサイズのシリコンウェハの表面に０．１μｍの膜厚でシリコン酸化膜を形成した後、０．５μｍの膜厚でアルミニウム（Ａｌ）／シリコン（Ｓｉ）／銅（Ｃｕ）からなる合金を形成した。次に、ヘキサメチルジシラザン蒸気で表面疎水化処理を行った。その後、この上に化学増幅型レジストであるＮＥＢ−２２（住友化学社製電子線ネガ型レジスト）を塗布した後、１１０℃で９０秒間ソフトベークして膜厚０．５μｍのレジスト膜を形成した。
【００７０】
次に、このウェハを電子線描画装置ＨＬ８００Ｄの真空室へ搬送し、位置合せ後、上記データを描画した。描画終了後、真空室から取り出してＰＥＢ（Ｐｏｓｔ　Ｅｐｏｓｕｒｅ　Ｂａｋｅ）を１１０℃で９０秒間行った後、ディップ法によりＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）の２．３８％水溶液で現像し、水洗、乾燥を行った。平行平板型ドライエッチング装置を用いて、塩素系ガスのプラズマを利用することによりエッチングを行った。レジストをＲＡストリッパで剥離した後、水洗、乾燥したところ、アルミニウム配線パターンが形成されたウェハを得た。
【００７１】
得られたパターンの線幅分布を線幅測定器を用いて側定した。具体的には、ＳＥＭ（走査型電子顕微鏡）を用いて撮影した写真から線幅をパターン認識により自動的に読み取り、その数値を線幅測定器が備える入力装置へ入力することにより行った。その結果、アルミニウム配線パターンが正常に形成されていることがわかった。
【００７２】
本実施例において、直線状の配線パターン部およびパッド部を有しない他の矩形状パターンでの露光量は１４μＣ／ｃｍ^２とし、パッド部での露光量はこれより少ない値とした。ウェハ上で４０個のチップについて露光したところ、４８分の露光時間を要した。
【００７３】
【比較例】
比較例１．
配線レイアウトデータを、セイコーインスツルメンツ社の集積回路用ＣＡＤ（ＳＸ９０００）を用いて作成した。このデータをＧＤＳ−ＩＩのストリームフォーマット（ＧＤＳ−ＩＩフォーマット）に変換した後、日立電子線描画装置用フォーマット（ＰＦＨ）に変換した。この際、トランスクリプションエンタープライズ社のデータ変換ソフトＣＡＴＳを用いた。その後、変換したデータを電子線描画装置ＨＬ８００Ｄ（日立製作所製）に入力した。尚、１チップ分の総図形数は４，４１２，３４７個であった。
【００７４】
溝型配線を想定し、実施例１と同様の手順でポジ型レジストパターンの形成を行った後、エッチングによりシリコン酸化膜上に溝型配線パターンを形成した。
【００７５】
本比較例において、露光量は７０μＣ／ｃｍ^２とした。ウェハ上で４０個のチップについて露光したところ、８８分の露光時間を要した。
【００７６】
比較例２．
配線レイアウトデータを、セイコーインスツルメンツ社の集積回路用ＣＡＤ（ＳＸ９０００）を用いて作成した。このデータをＧＤＳ−ＩＩのストリームフォーマット（ＧＤＳ−ＩＩフォーマット）に変換した後、日立電子線描画装置用フォーマット（ＰＦＨ）に変換した。この際、トランスクリプションエンタープライズ社のデータ変換ソフトＣＡＴＳを用いた。その後、変換したデータを電子線描画装置ＨＬ８００Ｄ（日立製作所製）に入力した。尚、１チップ分の総図形数は４，４１２，３４７個であった。
【００７７】
通常のアルミニウム（Ａｌ）配線を想定し、実施例２と同様の手順でネガ型レジストパターンの形成を行った後、エッチングによりウェハ上にアルミニウム配線パターンを形成した。
【００７８】
本比較例において、露光量は１４μＣ／ｃｍ^２とした。ウェハ上で４０個のチップについて露光したところ、５７分の露光時間を要した。
【００７９】
【発明の効果】
本発明によれば、配線パターンを分断して位置する矩形状のパッド部パターンを多重露光を利用することによって形成するので、従来独立に行っていたパッド部パターン形成のためのショットを行う必要がなくなる。したがって、全体のショット数を減らすことができるので、スループットの向上を図ることができる。
【００８０】
また、本発明によれば、１の配線パターンの端部で接続する矩形状のパッド部パターンを多重露光を利用することによって形成するので、全体の露光時間を従来よりも少なくすることができる。したがって、スループットの向上が可能となる。
【図面の簡単な説明】
【図１】図１（ａ）は実施の形態１により転写された配線パターンの平面図であり、図１（ｂ）は実施の形態１による配線パターンの形成方法についての説明図である。
【図２】図２（ａ）は実施の形態２により転写された配線パターンの平面図であり、図２（ｂ）は実施の形態２による配線パターンの形成方法についての説明図である。
【図３】本発明にかかる電子ビーム露光法に用いられる露光パターンデータ処理方法を示す図である。
【図４】部分一括法を用いて電子線露光を行う装置の構成図である。
【図５】半導体チップ上に転写された従来の配線パターンの平面図である。
【図６】半導体チップ上に転写された従来の配線パターンの平面図である。
【符号の説明】
１，２，１２，１３　配線パターン、　３　電子源、　４　電子ビーム、　５　第１のアパーチャ、　６　第２のアパーチャ、　７　ウェハ、　８　ステージ、９，１５　パッド部パターン、　１０，１１，１４　直線状配線パターン部。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electron beam exposure method, a semiconductor device, an exposure pattern data processing method, and a program for processing exposure pattern data.
[0002]
[Prior art]
In the conventional semiconductor integrated circuit manufacturing technology, a light exposure technology using a reticle has been mainstream. This is because the transfer throughput by light is very high and the productivity is high.
[0003]
However, in recent years, as the degree of integration of semiconductor devices has increased, the dimensions of individual elements have been miniaturized, and the dimensions of semiconductor regions constituting each element have also been miniaturized. Accordingly, in the light exposure technology, the pattern size is approaching the limit resolution, so that development of a higher resolution exposure technology is urgently required. Under these circumstances, the electron beam exposure technology has an inherently excellent resolution, so that it has been applied to the development of leading-edge devices represented by DRAM (Dynamic Random Access Memory), and has been partially applied to ASIC (Electronic Random Access Memory). It is also used in the production of Application Specific Integrated Circuits.
[0004]
[Problems to be solved by the invention]
However, the electron beam exposure technique has a problem that it is not suitable for mass production of devices because the electron gun has to draw each circuit in one stroke with an electron gun and the throughput is low.
[0005]
The first proposal to overcome the above problem is the variable shaped beam method. This method focuses on the point that a plurality of points are required to expose a pattern having a relatively large area when performing exposure with a normal point beam, and the first and second rectangular shapes are used. By using the edge portion of the aperture to generate a rectangular electron beam having an arbitrary vertical and horizontal dimension, the throughput is improved. According to the variable shaped beam method, a rectangular electron beam having an arbitrary size is generated within a range not exceeding the maximum shot size, and the electron beam is exposed by one shot. Improvement was realized. However, even with this technique, it was not possible to catch up with the improvement in the degree of integration of the semiconductor integrated circuit, and a method capable of further improving the throughput was sought.
[0006]
Subsequently, the partial batch method was proposed. This method has been given various names, such as a character projection method, a cell projection method, or a block exposure method, depending on the device manufacturer developed, but all have the same principle. The partial batch method focuses on reducing the number of shots as an important point in improving throughput, and creates a pattern that repeatedly appears a certain number of times or more as an aperture that is stored in a predetermined range. is there. That is, according to the partial batch method, a pattern having a large number of repetitions is exposed using an aperture, while a pattern having a small number of repetitions is exposed by the above-described variable shaping beam method. Therefore, the number of shots can be reduced as compared with the case where all patterns are exposed by using the variable shaped beam method, so that the throughput can be further improved. In this case, the aperture in which the pattern has been formed in advance looks like a reticle, but the reticle is provided for each specific layer in a specific device, whereas the aperture in the partial batch method uses the same pattern. The reticle is essentially different from the reticle because it is used for a plurality of devices.
[0007]
FIG. 4 shows a configuration example of an apparatus for performing electron beam exposure using the partial batch method. The electron beam 4 emitted from the electron source 3 is shaped into a rectangular shape by a first aperture 5 for beam shaping. Thereafter, the electron beam 4 that has passed through the first aperture 5 is polarized by a polarizer (not shown) so as to pass through a selected pattern on the second aperture 6. On the second aperture 6, a pattern previously extracted as a pattern to be subjected to partial batch exposure is formed. After that, the electron beam 4 is reduced by an objective lens and a polarizer (not shown), and then the pattern on the second aperture 6 is transferred to a desired position on the wafer 7. Subsequently, the stage 8 on which the wafer 7 is mounted moves, and exposure is performed on a region different from the region on which exposure was previously performed.
[0008]
As described above, the pattern on the semiconductor chip is divided and arranged on the aperture, and the electron beam moves relative to the wafer for each shot, whereby a desired pattern is drawn.
[0009]
However, as described above, in the partial batch method, a pattern with a large number of repetitions is exposed using an aperture, whereas a pattern with a small number of repetitions is exposed by a variable shaped beam method. A conventional example of forming a pattern with a small number of repetitions will be described below.
[0010]
FIG. 5 is an example of a plan view of a wiring pattern transferred onto a semiconductor chip. In the figure, reference numeral 9 denotes a pad pattern electrically connected to the electrode terminals of the semiconductor chip. Reference numerals 10 and 11 denote linear wiring pattern portions provided to be connected to the pad portion pattern 9. That is, the wiring pattern 12 in the figure represents an example in which the pad portion pattern 9 is formed between the linear wiring pattern portions 10 and 11. In such a case, conventionally, for example, after the linear wiring pattern portion 10 is shot, the electron beam is moved to shoot the pad portion pattern 9 and the electron beam is further moved to shoot the linear wiring pattern portion 11. To form the wiring pattern 12. That is, a total of three shots were required to form the wiring pattern 12.
[0011]
FIG. 6 is another example of a plan view of a wiring pattern transferred onto a semiconductor chip. In the illustrated wiring pattern 13, a pad portion pattern 15 is formed at an end of a linear wiring pattern portion 14. Even in such a case, the wiring pattern 13 is conventionally formed by, for example, shooting the linear wiring pattern 14 and then moving the electron beam to shoot the pad portion pattern 15. That is, a total of two shots were required to form the wiring pattern 13. Further, since these shots were performed with the same exposure amount, an exposure time equal to (exposure time required for one shot) × (number of shots) was required.
[0012]
As described above, the partial batch method can reduce the total number of shots as compared with the variable shaped beam method, but it is necessary to perform exposure using the variable shaped beam method for a pattern with few repetitions. Therefore, the improvement of the throughput was not enough. For example, the processing speed of an 8-inch size wafer is about several wafers per hour, which is far from practical use in terms of productivity.
[0013]
On the other hand, in the electron beam exposure technology, as in the case of the light exposure technology, there has been a growing interest in introducing a reticle having the same image as that of a semiconductor chip. Under these circumstances, an electron beam projection lithography technique has been proposed, which attempts to realize a throughput similar to that of the photolithography technique by collectively transferring a reticle image. For example, it is being embodied as a technique called SCALPEL by a group of AT & T Bell Laboratories, and a technique called PREVAIL by a joint research and development organization of Nikon Corporation and IBM Japan, Ltd. However, this method completely eliminates the pattern creation function, which is the greatest feature of the electron beam exposure technique, and has a problem that the success or failure of the technique depends on the mask.
[0014]
The present invention has been made in view of such a problem. That is, the present invention provides an electron beam exposure method capable of improving the throughput while utilizing the pattern creation function, a semiconductor device manufactured using the electron beam exposure method, an exposure pattern data processing method, and an exposure pattern It is an object to provide a program for processing data.
[0015]
Other objects and advantages of the present invention will become apparent from the following description.
[0016]
[Means for Solving the Problems]
The present invention provides an electron beam exposure method for exposing an integrated circuit pattern having a rectangular pad portion pattern positioned by dividing a wiring pattern onto a substrate surface with an electron beam. Performing a first step of dividing a plurality of rectangular patterns extending and overlapping at the position of the pad portion pattern into a plurality of rectangular patterns having dimensions equal to or less than the maximum shot size of the electron beam; A second step of performing multiple exposure at the position of the pad pattern by sequentially exposing a plurality of rectangular patterns divided in the step is characterized. The electron beam may be applied to a thin film formed on the substrate. For example, the semiconductor substrate may be irradiated with an electron beam. The rectangular pattern is a pattern connected to the wiring pattern, and a plurality of rectangular patterns are positioned so as to overlap at the position of the pad pattern.
[0017]
According to the present invention, the area of the pad portion pattern can be controlled by changing the area where a plurality of rectangular patterns extending from each wiring pattern overlap in the first step.
[0018]
The present invention also relates to an electron beam exposure method for exposing an integrated circuit pattern having a rectangular pad portion pattern connected at an end of one wiring pattern to a substrate surface with an electron beam. Performing a first step of dividing the pattern to which the rectangular pattern is added into a plurality of rectangular patterns having dimensions equal to or smaller than the maximum shot size of the electron beam, and then exposing the plurality of rectangular patterns divided in the first step to a predetermined exposure A second step of exposing the pad portion pattern to a rectangular pattern having a predetermined dimension added to the wiring pattern with an exposure amount smaller than the exposure amount, while exposing the pad portion pattern sequentially. The electron beam may be applied to a thin film formed on the substrate. For example, the semiconductor substrate may be irradiated with an electron beam.
[0019]
The present invention also relates to an electron beam exposure method for exposing an integrated circuit pattern having a rectangular pad portion pattern connected at an end of one wiring pattern to a substrate surface with an electron beam. Performing a first step of dividing the pattern to which the rectangular pattern is added into a plurality of rectangular patterns having a size equal to or smaller than the maximum shot size of the electron beam, and then forming a pad portion pattern having a size equal to or smaller than the maximum shot size of the electron beam; A second step of dividing into a plurality of rectangular patterns is performed, and further, the rectangular patterns divided in the first step are sequentially exposed at a predetermined exposure amount, and the plurality of rectangular patterns divided in the second step are subjected to this exposure. The third step is to perform a third step of exposing a rectangular pattern of a predetermined size added to the wiring pattern with an exposure amount smaller than the exposure amount. To. The electron beam may be applied to a thin film formed on the substrate. For example, the semiconductor substrate may be irradiated with an electron beam.
[0020]
The wiring pattern can be a groove wiring pattern, and in that case, a film made of a positive resist can be formed on the substrate surface.
[0021]
The wiring pattern may be a wiring pattern other than the groove wiring, and in that case, a film made of a negative resist can be formed on the substrate surface.
[0022]
The present invention also relates to a semiconductor device manufactured by using the above-mentioned electron beam exposure method.
[0023]
Further, the present invention provides an exposure pattern data processing method used for an electron beam exposure apparatus, wherein a first step of extracting a rectangular pad portion pattern located by dividing a wiring pattern from the exposure pattern data; Each wiring pattern divided by the pad pattern extracted in the process and a plurality of rectangular patterns extending from the respective wiring patterns and overlapping at the position of the pad pattern are dimensioned to be smaller than the maximum shot size of the electron beam. A second step of dividing into a plurality of rectangular patterns, a third step of extracting a rectangular pad pattern connected at an end of one wiring pattern from the exposure pattern data, and a third step of extracting the same. A pattern obtained by adding a rectangular pattern with a predetermined size to the wiring pattern connected to the pad pattern A fourth step of dividing the pad pattern extracted in the third step into a plurality of rectangular patterns each having a size equal to or smaller than the first size, and a fifth step of giving the pad portion pattern extracted in the third step an exposure amount smaller than that of the rectangular pattern divided in the fourth step And a sixth step of dividing a wiring pattern not connected to the pad portion pattern extracted in the first step or the third step into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam. The present invention relates to an exposure pattern data processing method characterized by having: Here, the rectangular pattern is a pattern connected to the wiring pattern, and a plurality of rectangular patterns are positioned so as to overlap at the position of the pad pattern.
[0024]
Further, the present invention provides an exposure pattern data processing method used for an electron beam exposure apparatus, wherein a first step of extracting a rectangular pad portion pattern located by dividing a wiring pattern from the exposure pattern data; Each of the wiring patterns divided by the pad pattern extracted in the process and a plurality of rectangular patterns extending from the respective wiring patterns and overlapping at the positions of the pad patterns have dimensions smaller than the maximum shot size of the electron beam. A second step of dividing into a plurality of rectangular patterns, a third step of extracting a rectangular pad pattern connected at an end of one wiring pattern from the exposure pattern data, and a pad extracted in the third step The pattern that is obtained by adding a rectangular pattern of a predetermined size to the wiring pattern connected to the A fourth step of dividing the pad pattern extracted in the third step into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam; A step of providing the rectangular pattern divided in the fifth step with a smaller exposure amount than the rectangular pattern divided in the fourth step, and a pad extracted in the first step or the third step And a seventh step of dividing a wiring pattern that is not connected to the external pattern into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam. Here, the rectangular pattern is a pattern connected to the wiring pattern, and a plurality of rectangular patterns are positioned so as to overlap at the position of the pad pattern.
[0025]
Further, the present invention is a program for processing exposure pattern data used for an electron beam exposure apparatus, wherein a first pattern for extracting a rectangular pad portion pattern positioned by dividing a wiring pattern from the exposure pattern data is provided. The processing is performed by dividing each wiring pattern divided by the pad pattern extracted in the first processing and a plurality of rectangular patterns extending from each wiring pattern and overlapping at the position of the pad pattern with the maximum shot of the electron beam. A second process of dividing into a plurality of rectangular patterns having a size equal to or smaller than the size, a third process of extracting a rectangular pad portion pattern connected at an end of one wiring pattern from the exposure pattern data, A pattern obtained by adding a rectangular pattern of a predetermined size to the wiring pattern connected to the pad pattern extracted in the process A fourth process for dividing the pattern into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the system, and providing the pad portion pattern extracted in the third process with an exposure amount smaller than the rectangular pattern divided in the fourth process. Fifth processing and sixth processing of dividing the wiring pattern not connected to the pad pattern extracted in the first processing or the third processing into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam. And a program for causing a computer to execute the processing. Here, the rectangular pattern is a pattern connected to the wiring pattern, and a plurality of rectangular patterns are positioned so as to overlap at the position of the pad pattern.
[0026]
Further, the present invention is a program for processing exposure pattern data used in an electron beam exposure apparatus, wherein a program for extracting a rectangular pad portion pattern positioned by dividing a wiring pattern from the exposure pattern data is provided. Processing, a plurality of wiring patterns divided by the pad pattern extracted in the first processing, and a plurality of rectangular patterns extending from the wiring patterns and overlapping at the positions of the pad patterns are formed by the maximum of the electron beam. A second process of dividing into a plurality of rectangular patterns having a size equal to or smaller than the shot size, a third process of extracting a rectangular pad portion pattern connected at an end of one wiring pattern from the exposure pattern data, A pattern obtained by adding a rectangular pattern of a predetermined dimension to the wiring pattern connected to the pad pattern extracted in the process of Step 3 Fourth processing for dividing into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the child beam, and a plurality of rectangular patterns having a size equal to or less than the maximum shot size for the electron beam A sixth process of giving the rectangular pattern divided by the fifth process an exposure amount smaller than that of the rectangular pattern divided by the fourth process; a first process or a third process And a seventh process of dividing a wiring pattern not connected to the pad pattern extracted in step (b) into a plurality of rectangular patterns having a size equal to or smaller than the maximum shot size of the electron beam. Here, the rectangular pattern is a pattern connected to the wiring pattern, and a plurality of rectangular patterns are positioned so as to overlap at the position of the pad pattern.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0028]
Embodiment 1 FIG.
FIG. 1A is a plan view of a wiring pattern transferred according to the present embodiment. As shown in the drawing, the wiring pattern 1 according to the present embodiment has a structure in which a rectangular pad pattern c is formed between linear wiring patterns a and b. In other words, the pad portion pattern c is located by dividing the wiring pattern having the linear wiring pattern portions a and b. Here, the pad portion refers to a region in which a connection hole such as a contact hole or a through hole is provided, and has a size larger than a wiring width defined by a design rule in consideration of a positional accuracy of superposition with the connection hole. Refers to a part that is formed as follows. The connection hole may be formed above the wiring layer or may be formed below the wiring layer.
[0029]
FIG. 1B is a plan view for explaining a method of forming the wiring pattern 1 shown in FIG. 1A according to the present embodiment.
[0030]
In the present embodiment, first, the linear wiring pattern portions a and b generated by dividing the wiring pattern portion by the pad portion pattern c, and the pad extending from the linear wiring pattern portions a and b are formed. A rectangular pattern overlapping at the position of the partial pattern c (rectangular patterns A ′ and B ′ in FIG. 1B) is divided into a plurality of rectangular patterns having dimensions smaller than the maximum shot size of the electron beam. Next, multiple exposure is performed at a position corresponding to the pad portion pattern c by sequentially exposing the plurality of divided rectangular patterns. Hereinafter, this will be described in detail with reference to FIG.
[0031]
In forming the wiring pattern 1 shown in FIG. 1A, first, a first shot is performed on the rectangular pattern A shown in FIG. 1B. At this time, the dimension L in the longitudinal direction of the rectangular pattern A ₁ 1A is a longitudinal dimension l of the linear wiring pattern portion a in FIG. ₁ And a predetermined dimension L is added to the value. Here, the predetermined dimension L is shorter than the dimension 1 of the pad pattern c.
[0032]
Next, a second shot for the rectangular pattern B is performed by changing the irradiation position of the electron beam. The movement of the irradiation position of the electron beam may be achieved by moving an XY stage on which a wafer (not shown) is mounted, or may be achieved by applying polarized light to the electron beam. . Similarly to the first shot, the dimension L in the longitudinal direction of the rectangular pattern B ₂ 1A is a longitudinal dimension l of the linear wiring pattern portion b in FIG. ₂ And a predetermined dimension L ′. Here, the predetermined dimension L 'is smaller than the dimension l' of the pad portion pattern c.
[0033]
In the present embodiment, the first shot and the second shot are arranged such that the rectangular pattern A 'having the predetermined dimension L in the rectangular pattern A and the rectangular pattern B' having the predetermined dimension L 'in the rectangular pattern B overlap. Is performed. Note that the order of the first shot and the second shot may be reversed. Further, the rectangular patterns A and B need to have a size smaller than the maximum shot size of the electron beam. When these dimensions are equal to or larger than the maximum shot size of the electron beam, after dividing into smaller rectangular patterns, shots are sequentially performed on these rectangular patterns.
[0034]
By doing so, a portion where the rectangular pattern A 'and the rectangular pattern B' overlap (hereinafter, referred to as an overlapping portion) is double-exposed. That is, the overlapping portion is irradiated with the electron beam having an exposure amount twice as large as the exposure amount required to form the rectangular patterns A and B. Therefore, the overlap portion that is excessively exposed has a larger size due to the stored energy than the portion other than the overlap portion that has been exposed with an appropriate amount (the portion that is not double-exposed).
[0035]
For example, if a negative resist is used to pattern the underlying thin film, the insolubilized area of the resist with respect to the developer in the double-exposed portion becomes larger than in the other portions, so that the resist remains after the resist is peeled off. The dimension of the underlying thin film becomes large in the double exposure portion, that is, in the portion corresponding to the pad portion pattern. On the other hand, when a positive resist is used to form the grooved wiring, on the other hand, the area of the resist exposed to the double exposure becomes solubilized in the developing solution as compared with the other parts, so that the pad The dimensions of the portion corresponding to the partial pattern are increased.
[0036]
The present invention is characterized in that the overlap portion having the increased size is used as a pad portion pattern c shown in FIG. That is, according to the method of the present embodiment, only the first shot and the second shot for forming the rectangular patterns A and B are performed without performing the shot for forming the pad portion pattern. Since the pad portion pattern is formed by using the overlap of the rectangular pattern A 'and the rectangular pattern B' formed by the above, the number of shots conventionally required three times can be reduced to two.
[0037]
The dimension L of the rectangular pattern A 'and the dimension L' of the rectangular pattern B 'are set to appropriate values based on the design value of the pad pattern and the sensitivity of the resist used. Here, since the dimensions L and L 'are correlated with the area of the portion where the rectangular patterns overlap, the above can be paraphrased as follows. That is, the dimensional control of the pad portion pattern formed according to the present embodiment can be controlled by controlling the area of a portion where these rectangular patterns overlap. More specifically, if the first shot and the second shot are set so that the area of the overlapping portion becomes large, the area of the double-exposed portion becomes large. Can be formed. Conversely, if the first shot and the second shot are set so that the area of the overlapping portion is reduced, the area of the double-exposed portion is reduced, so that a pad pattern with a small size is formed. be able to. At this time, if the sensitivity of the resist used is high, the area of the pad portion pattern formed by the double exposure becomes large even if the area of the overlapping portion is small.
[0038]
In the present embodiment, an example in which a pad portion pattern is formed by performing double exposure has been described, but the present invention is not limited to this. Any device that forms a pad pattern by multiple exposure is included in the scope of the present invention. For example, when forming a wiring pattern in which three linear wiring pattern portions are connected to a pad portion pattern, the three linear wiring pattern portions should be overlapped near the wiring ends, respectively. A first shot, a second shot, and a third shot are performed. By doing so, the portion where the shots overlap is triple-exposed and the dimensions increase, so if the overlapping portion with the increased dimensions is used as a pad pattern, a wiring pattern can be formed in a total of three shots. Can be. That is, the number of shots, which was conventionally required four times, can be reduced to three times.
[0039]
The dimensions of the formed pad portion pattern also vary depending on the number of times of multiple exposure. For example, since the number of exposures is different between the double exposure and the triple exposure, the size of the formed pad portion pattern is larger in the triple-exposed portion than in the double-exposed portion. In this case, in order to make the dimensions of the pad portion patterns the same, adjustments may be made such that the overlap of the linear wiring pattern portions in the triple exposure portion is reduced. However, even when a difference occurs in the area of the pad portion pattern due to a difference in the number of times of the multiple exposure, such a difference is within the range of the dimension specified by the design rule, and the alignment with the connection hole is not performed. If the required margin can be secured, the above adjustment is unnecessary.
[0040]
Further, in the present embodiment, an example has been described in which one linear wiring pattern portion connected to the pad portion pattern is perpendicular to another linear wiring pattern portion. It is not limited to. The present invention can be applied to any pad pattern positioned so as to divide the wiring pattern. For example, the present invention can be applied to an example in which linear wiring pattern portions are connected to a pad portion pattern so as to form an angle of 180 degrees with each other.
[0041]
As described above, according to the present embodiment, since the pad portion pattern is formed using multiple exposure, it is not necessary to perform the shot of the pad portion pattern, which has been conventionally performed independently. Therefore, the total number of shots can be reduced, and the throughput can be improved.
[0042]
Embodiment 2 FIG.
FIG. 2A is a plan view of a wiring pattern transferred according to the present embodiment. As shown in the drawing, the wiring pattern 2 in the present embodiment has a structure in which a rectangular pad pattern e is connected to an end of a linear wiring pattern d. Here, the pad portion refers to a region in which a connection hole such as a contact hole or a through hole is provided, and has a size larger than a wiring width defined by a design rule in consideration of a positional accuracy of superposition with the connection hole. Refers to a part that is formed as follows. The connection hole may be formed above the wiring layer or may be formed below the wiring layer.
[0043]
FIG. 2B is a plan view for explaining a method of forming the wiring pattern 2 shown in FIG. 2A according to the present embodiment.
[0044]
In this embodiment, first, a rectangular pattern C obtained by adding a rectangular pattern C ′ having a predetermined size in FIG. 2B to the linear wiring pattern portion d in FIG. It is divided into rectangular patterns having dimensions smaller than the size. Next, the divided rectangular patterns are sequentially exposed with a predetermined exposure amount, and the pad portion pattern D is exposed on the rectangular pattern C 'with an exposure amount smaller than this exposure amount. Hereinafter, this will be described in detail with reference to FIG.
[0045]
In forming the wiring pattern 2 shown in FIG. 2A, first, a first shot is performed on the rectangular pattern C shown in FIG. 2B. At this time, the dimension L in the longitudinal direction of the rectangular pattern C ₃ 1A is a longitudinal dimension l of the linear wiring pattern portion a in FIG. ₃ And a predetermined dimension L ″. Here, the predetermined dimension L ″ is shorter than the length l ″ of the pad pattern e.
[0046]
Next, the irradiation position of the electron beam is changed, and a second shot for the pad portion pattern D is performed. Here, the exposure amount of the second shot is smaller than the exposure amount of the first shot. The movement of the irradiation position of the electron beam may be achieved by moving an XY stage on which a wafer (not shown) is mounted, or may be achieved by applying polarized light to the electron beam. The dimensions of the pad pattern D are determined from the dimensions of the pad pattern e to be formed in the same manner as in the related art.
[0047]
The present embodiment is characterized in that the first shot and the second shot are performed such that the rectangular pattern C ′ having a predetermined dimension L ″ in the rectangular pattern C and the pad portion pattern D overlap. In addition, the order of the first shot and the second shot may be reversed, and the rectangular pattern C and the pad portion pattern D need to be smaller than the maximum shot size of the electron beam. When these dimensions are equal to or larger than the maximum shot size of the electron beam, after dividing into smaller rectangular patterns, shots are sequentially performed on these rectangular patterns.
[0048]
By doing so, a portion where the rectangular pattern C ′ and the pad portion pattern D overlap (hereinafter, referred to as an overlap portion) is double-exposed. Therefore, the size of the overlapped portion becomes larger than the size of the portion not double-exposed due to the stored energy. The present invention is characterized in that the overlapping portion having the increased dimension is used as a pad portion pattern e shown in FIG.
[0049]
In the present embodiment, unlike the first embodiment, a second shot for forming a pad portion pattern is performed in addition to the first shot as in the conventional case. However, in the present embodiment, when the first shot is performed on the linear wiring pattern portion, the portion including the pad portion pattern is shot, and the energy accumulated at this time is used to form the pad portion pattern. Since the second shot is performed, the exposure amount when the pad pattern is shot can be reduced as compared with the related art. Here, since the exposure amount is controlled by the exposure time, the fact that the exposure amount can be reduced means that the exposure time can be shortened. That is, according to the present embodiment, although the number of shots is the same as in the conventional method, the overall exposure time required for forming the wiring pattern can be made shorter than in the conventional method, so that the throughput can be improved. it can.
[0050]
The degree to which the exposure amount of the second shot for forming the pad portion pattern can be made smaller than the exposure amount of the first shot for forming the linear wiring pattern depends on the resist used. Depends on the sensitivity. In general, the greater the sensitivity of the resist, the greater the dimensional variation can be obtained with a smaller exposure. Therefore, the exposure amount of the second shot can be reduced when a resist having a high sensitivity is used as compared with a case where a resist having a low sensitivity is used. In the case of using a chemically amplified resist, a resist that positively utilizes diffusion, that is, a resist having a longer diffusion length can reduce the exposure amount of the second shot.
[0051]
The resist used in the present embodiment may be a negative type or a positive type. For example, when using a negative resist to pattern the underlying thin film, the insolubilized area of the resist with respect to the developer in the double-exposed portion becomes larger than other portions, and thus remains after the resist is stripped. The dimension of the underlying thin film becomes large in the double exposure portion, that is, in the portion corresponding to the pad portion pattern. On the other hand, when a positive resist is used to form the grooved wiring, on the other hand, the area of the resist exposed to the double exposure becomes solubilized in the developing solution as compared with the other parts, so that the pad The dimensions of the portion corresponding to the partial pattern are increased.
[0052]
As described above, according to the present embodiment, since the pad portion pattern is formed using multiple exposure, the exposure amount of the second shot can be reduced as compared with the related art. Therefore, the exposure time can be shorter than the conventional exposure time equal to (exposure time required for one shot) × (the number of shots), so that the throughput can be improved.
[0053]
Embodiment 3 FIG.
FIG. 3 shows an exposure pattern data processing method used in the electron beam exposure method according to the present invention. As shown in FIG. 3, first, a pad portion pattern is extracted from the exposure pattern data. Specifically, a portion (contact node) where a connection hole is formed is detected from the integrated circuit design pattern data. Since the connection hole may be formed in either the upper part or the lower part of the wiring layer, the pad portion pattern is obtained by comparing the data of the target wiring layer with the data of the upper connection hole layer and the data of the lower connection hole layer. Is extracted.
[0054]
Next, if there is a pad portion pattern, a rectangular pad portion pattern located by dividing the wiring pattern is extracted from the pad portion pattern. Thereafter, each of the wiring patterns divided by the extracted pad portion pattern and a plurality of rectangular patterns extending from the respective wiring patterns and overlapping at the positions of the pad portion patterns are reduced in size to the maximum shot size of the electron beam. Into a plurality of rectangular patterns.
[0055]
Next, a rectangular pad portion pattern connected at the end of one wiring pattern is extracted. Thereafter, a pattern obtained by adding a rectangular pattern having a predetermined size to the wiring pattern connected to the extracted pad portion pattern is divided into a plurality of rectangular patterns having a size equal to or smaller than the maximum shot size of the electron beam. If the extracted pad portion pattern has a size larger than the maximum shot size of the electron beam, it is divided into rectangular patterns having a size smaller than this. Next, an exposure amount smaller than that of the rectangular pattern obtained by dividing the wiring pattern is applied to the pad pattern or the rectangular pattern (which is obtained by dividing the pad pattern).
[0056]
Subsequently, a normal rectangular division is performed on a wiring pattern that is not connected to a rectangular pad portion pattern that is located by dividing the wiring pattern or a rectangular pad portion pattern that is connected at an end of one wiring pattern. That is, it is divided into a plurality of rectangular patterns having a size equal to or smaller than the maximum shot size by a rectangular electron beam unique to each electron beam exposure apparatus.
[0057]
Next, these rectangular division data are converted into a format specific to the electron beam exposure apparatus to be used.
[0058]
The above processing is repeated until the last pattern.
[0059]
According to the present embodiment, since the pad portion is formed by extracting the pad portion formation portion and using the multiple exposure for the portion, the throughput can be improved as compared with the conventional method.
[0060]
Further, according to the present embodiment, frequent updating of the mask as in the light exposure technique is not required, which is effective for cost reduction.
[0061]
【Example】
Embodiment 1 FIG.
The wiring layout data was created using a CAD (SX9000) for integrated circuits manufactured by Seiko Instruments Inc. This data was converted into a GDS-II stream format (GDS-II format) and then converted into a format for Hitachi electron beam lithography (PFH). At this time, self-made data conversion software capable of outputting data to which the exposure method according to the present invention is applicable was used. Thereafter, the converted data was input to an electron beam drawing apparatus HL800D (manufactured by Hitachi, Ltd.). The total number of figures for one chip was 4,203,594.
[0062]
Assuming groove-type wiring, a positive resist pattern was formed in the following procedure.
[0063]
First, a silicon oxide film having a thickness of 0.5 μm was formed on the surface of an 8-inch silicon wafer, and the surface was hydrophobized with hexamethyldisilazane vapor. Next, ZEP-520 (electron beam positive type resist manufactured by Zeon Corporation) was applied thereon, and soft baked at 110 ° C. for 90 seconds to form a 0.5 μm-thick resist film.
[0064]
Next, the wafer was transferred to a vacuum chamber of an electron beam drawing apparatus HL800D, and after positioning, the data was drawn. After the drawing, the film was taken out of the vacuum chamber, developed with a dedicated developer (mainly methyl ethyl ketone) by a dipping method, and then rinsed. After drying, etching was performed using a chlorine-based gas plasma using a parallel plate type dry etching apparatus. After the resist was peeled off with an RA stripper, it was washed with water and dried to obtain a silicon oxide film having a grooved wiring pattern formed thereon.
[0065]
The line width distribution of the obtained pattern was determined using a line width measuring device. Specifically, the line width was automatically read from a photograph taken using an SEM (scanning electron microscope) by pattern recognition, and the numerical value was input to an input device provided in the line width measuring device. As a result, it was found that the grooved wiring pattern was formed normally.
[0066]
In the present embodiment, the exposure amount in another rectangular pattern having no linear wiring pattern portion and no pad portion is 70 μC / cm. ² The exposure amount at the pad portion was set to a smaller value. When 40 chips were exposed on the wafer, an exposure time of 70 minutes was required.
[0067]
Embodiment 2. FIG.
The wiring layout data was created using a CAD (SX9000) for integrated circuits manufactured by Seiko Instruments Inc. This data was converted into a GDS-II stream format (GDS-II format) and then converted into a format for Hitachi electron beam lithography (PFH). At this time, self-made data conversion software capable of outputting data to which the exposure method according to the present invention is applicable was used. Thereafter, the converted data was input to an electron beam drawing apparatus HL800D (manufactured by Hitachi, Ltd.). The total number of figures for one chip was 4,203,594.
[0068]
Assuming normal aluminum (Al) wiring, a negative resist pattern was formed in the following procedure.
[0069]
First, after forming a silicon oxide film with a thickness of 0.1 μm on the surface of an 8-inch silicon wafer, an alloy of aluminum (Al) / silicon (Si) / copper (Cu) with a thickness of 0.5 μm Was formed. Next, the surface was hydrophobized with hexamethyldisilazane vapor. Thereafter, NEB-22 (electron beam negative type resist manufactured by Sumitomo Chemical Co., Ltd.), which is a chemically amplified resist, was applied thereon, and soft-baked at 110 ° C. for 90 seconds to form a 0.5 μm-thick resist film. .
[0070]
Next, the wafer was transferred to a vacuum chamber of an electron beam drawing apparatus HL800D, and after positioning, the data was drawn. After the drawing is completed, the substrate is taken out of the vacuum chamber and subjected to PEB (Post Eposure Bake) at 110 ° C. for 90 seconds, then developed by a dipping method with a 2.38% aqueous solution of TMAH (tetramethylammonium hydroxide), washed with water, and dried. went. Using a parallel plate type dry etching apparatus, etching was performed by utilizing plasma of a chlorine-based gas. After the resist was peeled off with an RA stripper, it was washed with water and dried to obtain a wafer on which an aluminum wiring pattern was formed.
[0071]
The line width distribution of the obtained pattern was determined using a line width measuring device. Specifically, the line width was automatically read from a photograph taken using an SEM (scanning electron microscope) by pattern recognition, and the numerical value was input to an input device provided in the line width measuring device. As a result, it was found that the aluminum wiring pattern was formed normally.
[0072]
In this embodiment, the exposure amount in another rectangular pattern having no linear wiring pattern portion and no pad portion is 14 μC / cm. ² The exposure amount at the pad portion was set to a smaller value. When 40 chips were exposed on the wafer, an exposure time of 48 minutes was required.
[0073]
[Comparative example]
Comparative Example 1
The wiring layout data was created using a CAD (SX9000) for integrated circuits manufactured by Seiko Instruments Inc. This data was converted into a GDS-II stream format (GDS-II format) and then converted into a format for Hitachi electron beam lithography (PFH). At this time, the data conversion software CATS of Transcription Enterprise was used. Thereafter, the converted data was input to an electron beam drawing apparatus HL800D (manufactured by Hitachi, Ltd.). The total number of figures for one chip was 4,412,347.
[0074]
Assuming groove-type wiring, a positive-type resist pattern was formed in the same procedure as in Example 1, and then a groove-type wiring pattern was formed on the silicon oxide film by etching.
[0075]
In this comparative example, the exposure amount was 70 μC / cm ² And When 40 chips were exposed on the wafer, an exposure time of 88 minutes was required.
[0076]
Comparative Example 2.
The wiring layout data was created using a CAD (SX9000) for integrated circuits manufactured by Seiko Instruments Inc. This data was converted into a GDS-II stream format (GDS-II format) and then converted into a format for Hitachi electron beam lithography (PFH). At this time, the data conversion software CATS of Transcription Enterprise was used. Thereafter, the converted data was input to an electron beam drawing apparatus HL800D (manufactured by Hitachi, Ltd.). The total number of figures for one chip was 4,412,347.
[0077]
Assuming normal aluminum (Al) wiring, a negative resist pattern was formed in the same procedure as in Example 2, and then an aluminum wiring pattern was formed on the wafer by etching.
[0078]
In this comparative example, the exposure amount was 14 μC / cm ² And When 40 chips were exposed on the wafer, an exposure time of 57 minutes was required.
[0079]
【The invention's effect】
According to the present invention, since a rectangular pad portion pattern positioned by dividing a wiring pattern is formed by using multiple exposure, it is necessary to perform a shot for forming a pad portion pattern, which has been conventionally performed independently. Gone. Therefore, the total number of shots can be reduced, and the throughput can be improved.
[0080]
Further, according to the present invention, since a rectangular pad portion pattern connected at the end of one wiring pattern is formed by using multiple exposure, the entire exposure time can be reduced as compared with the related art. Therefore, the throughput can be improved.
[Brief description of the drawings]
FIG. 1A is a plan view of a wiring pattern transferred according to a first embodiment, and FIG. 1B is a diagram illustrating a method of forming a wiring pattern according to the first embodiment.
FIG. 2A is a plan view of a wiring pattern transferred according to a second embodiment, and FIG. 2B is an explanatory diagram of a method of forming a wiring pattern according to the second embodiment.
FIG. 3 is a view showing an exposure pattern data processing method used in the electron beam exposure method according to the present invention.
FIG. 4 is a configuration diagram of an apparatus that performs electron beam exposure using a partial batch method.
FIG. 5 is a plan view of a conventional wiring pattern transferred onto a semiconductor chip.
FIG. 6 is a plan view of a conventional wiring pattern transferred onto a semiconductor chip.
[Explanation of symbols]
1, 2, 12, 13 wiring pattern, 3 electron source, 4 electron beam, 5 first aperture, 6 second aperture, 7 wafer, 8 stage, 9, 15, pad portion pattern, 10, 11, 14 linear Wiring pattern section.

Claims

An electron beam exposure method for exposing an integrated circuit pattern having a rectangular pad portion pattern positioned by dividing a wiring pattern to a substrate surface with an electron beam,
Dividing each divided wiring pattern and a plurality of rectangular patterns extending from the respective wiring patterns and overlapping at the position of the pad portion pattern into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam. A first step of
A second step of sequentially exposing a plurality of rectangular patterns divided in the first step to perform multiple exposure at the position of the pad portion pattern.

2. The electron beam exposure method according to claim 1, wherein an area of the pad portion pattern is controlled by changing an area where the plurality of rectangular patterns extending from each of the wiring patterns overlap in the first step.

An electron beam exposure method for exposing an integrated circuit pattern having a rectangular pad portion pattern connected at an end of one of the wiring patterns to a substrate surface by an electron beam,
A first step of dividing a pattern obtained by adding a rectangular pattern having a predetermined size to the wiring pattern into a plurality of rectangular patterns having a size equal to or smaller than a maximum shot size of the electron beam;
A second step of sequentially exposing the plurality of rectangular patterns divided in the first step at a predetermined exposure amount and exposing the pad portion pattern to the rectangular pattern of the predetermined size with an exposure amount smaller than the exposure amount; And an electron beam exposure method.

An electron beam exposure method for exposing an integrated circuit pattern having a rectangular pad portion pattern connected at an end of one of the wiring patterns to a substrate surface by an electron beam,
A first step of dividing a pattern obtained by adding a rectangular pattern having a predetermined size to the wiring pattern into a plurality of rectangular patterns having a size equal to or smaller than a maximum shot size of the electron beam;
A second step of dividing the pad pattern into a plurality of rectangular patterns having a size equal to or less than a maximum shot size of the electron beam;
The plurality of rectangular patterns divided in the first step are sequentially exposed at a predetermined exposure amount, and the plurality of rectangular patterns divided in the second step are exposed at a smaller exposure amount than the rectangular pattern of the predetermined size. And a third step of sequentially exposing the substrate to the electron beam.

5. The electron beam exposure method according to claim 1, wherein the wiring pattern is a groove wiring pattern, and a film made of a positive resist is formed on the substrate surface.

5. The electron beam exposure method according to claim 1, wherein the wiring pattern is a wiring pattern other than the groove wiring, and a film made of a negative resist is formed on the substrate surface.

A semiconductor device manufactured by using the electron beam exposure method according to claim 1.

In an exposure pattern data processing method used for an electron beam exposure apparatus,
A first step of extracting, from the exposure pattern data, a rectangular pad portion pattern that is located by dividing the wiring pattern;
The maximum shot size of the electron beam is obtained by dividing each wiring pattern divided by the pad pattern extracted in the first step and a plurality of rectangular patterns extending from each wiring pattern and overlapping at the position of the pad pattern. A second step of dividing into a plurality of rectangular patterns having the following dimensions;
A third step of extracting a rectangular pad pattern connected at an end of one wiring pattern from the exposure pattern data;
A fourth step of dividing a pattern obtained by adding a rectangular pattern of a predetermined size to the wiring pattern connected to the pad pattern extracted in the third step into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam; Process and
A fifth step of giving the pad portion pattern extracted in the third step a smaller amount of exposure than the rectangular pattern divided in the fourth step;
And a sixth step of dividing the wiring pattern not connected to the pad portion pattern extracted in the first step or the third step into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam. An exposure pattern data processing method comprising:

In an exposure pattern data processing method used for an electron beam exposure apparatus,
A first step of extracting, from the exposure pattern data, a rectangular pad portion pattern that is located by dividing the wiring pattern;
The maximum shot size of the electron beam is obtained by dividing each wiring pattern divided by the pad pattern extracted in the first step and a plurality of rectangular patterns extending from each wiring pattern and overlapping at the position of the pad pattern. A second step of dividing into a plurality of rectangular patterns having the following dimensions;
A third step of extracting a rectangular pad pattern connected at an end of one wiring pattern from the exposure pattern data;
A fourth step of dividing a pattern obtained by adding a rectangular pattern of a predetermined size to the wiring pattern connected to the pad pattern extracted in the third step into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam; Process and
A fifth step of dividing the pad pattern extracted in the third step into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam;
A sixth step of providing the rectangular pattern divided in the fifth step with a smaller exposure than the rectangular pattern divided in the fourth step;
And a seventh step of dividing the wiring pattern not connected to the pad portion pattern extracted in the first step or the third step into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam. An exposure pattern data processing method comprising:

A program for processing exposure pattern data used in an electron beam exposure apparatus,
A first process of extracting a rectangular pad portion pattern positioned by dividing a wiring pattern from the exposure pattern data;
Each of the wiring patterns divided by the pad pattern extracted in the first process and a plurality of rectangular patterns extending from the respective wiring patterns and overlapping at the positions of the pad patterns are defined as the maximum shot size of the electron beam. A second process of dividing into a plurality of rectangular patterns having the following dimensions;
A third process of extracting a rectangular pad portion pattern connected at an end of one wiring pattern from the exposure pattern data;
A fourth step of dividing a pattern obtained by adding a rectangular pattern having a predetermined size to the wiring pattern connected to the pad pattern extracted in the third process into a plurality of rectangular patterns having a size equal to or smaller than the maximum shot size of the electron beam; Processing,
A fifth process of giving the pad portion pattern extracted in the third process an exposure amount smaller than that of the rectangular pattern divided in the fourth process;
A sixth process of dividing a wiring pattern not connected to the pad portion pattern extracted in the first process or the third process into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam. Program to be executed.

A program for processing exposure pattern data used in an electron beam exposure apparatus,
A first process of extracting a rectangular pad portion pattern positioned by dividing a wiring pattern from the exposure pattern data;
Each of the wiring patterns divided by the pad pattern extracted in the first process and a plurality of rectangular patterns extending from the respective wiring patterns and overlapping at the positions of the pad patterns are defined as the maximum shot size of the electron beam. A second process of dividing into a plurality of rectangular patterns having the following dimensions;
A third process of extracting a rectangular pad portion pattern connected at an end of one wiring pattern from the exposure pattern data;
A fourth step of dividing a pattern obtained by adding a rectangular pattern having a predetermined size to the wiring pattern connected to the pad pattern extracted in the third process into a plurality of rectangular patterns having a size equal to or smaller than the maximum shot size of the electron beam; Processing,
A fifth process of dividing the pad pattern extracted in the third process into a plurality of rectangular patterns having a size equal to or smaller than the maximum shot size of the electron beam;
A sixth process of giving a smaller exposure amount to the rectangular pattern divided by the fifth process than the rectangular pattern divided by the fourth process;
A seventh process of dividing the wiring pattern not connected to the pad portion pattern extracted in the first process or the third process into a plurality of rectangular patterns having a size equal to or less than the maximum shot size of the electron beam. Program to be executed.