JP2004079753A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2004079753A JP2004079753A JP2002237551A JP2002237551A JP2004079753A JP 2004079753 A JP2004079753 A JP 2004079753A JP 2002237551 A JP2002237551 A JP 2002237551A JP 2002237551 A JP2002237551 A JP 2002237551A JP 2004079753 A JP2004079753 A JP 2004079753A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- processing
- processed
- film
- processing gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10P14/662—
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置に係り、特に高誘電体膜を有する超微細化高速半導体装置の製造に使われる基板処理方法に関する。
【0002】
今日の超高速高速半導体装置では、微細化プロセスの進歩とともに、0.1μm以下のゲート長が可能になりつつある。一般に微細化とともに半導体装置の動作速度は向上するが、このように非常に微細化された半導体装置では、ゲート絶縁膜の膜厚を、微細化によるゲート長の短縮に伴って、スケーリング則に従って減少させる必要がある。
【0003】
【従来の技術】
しかしゲート長が0.1μm以下になると、ゲート絶縁膜の厚さも、SiO2を使った場合、1〜2nm、あるいはそれ以下に設定する必要があるが、このように非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果ゲートリーク電流が増大する問題を回避することができない。
【0004】
このような事情で従来より、比誘電率がSiO2膜のものよりもはるかに大きく、このため実際の膜厚が大きくてもSiO2膜に換算した場合の膜厚が小さいTa2O5,Al2O3,ZrO2,HfO2,ZrSiO4,HfSiO4のような高誘電体材料をゲート絶縁膜に対して適用することが提案されている。このような高誘電体材料を使うことにより、ゲート長が0.1μm以下と、非常に微細な超高速半導体装置においても10nm程度の膜厚のゲート絶縁膜を使うことができ、トンネル効果によるゲートリーク電流を抑制することができる。
【0005】
図1(A)〜(C)は、従来提案されている高誘電体ゲート絶縁膜を有する半導体装置の製造工程を示す。
【0006】
図1(A)を参照するに、シリコン基板101上には非常に薄い、好ましくは1nm以下の膜厚のSiO2膜よりなるベース酸化膜102が、例えば紫外光励起酸素ラジカルを使ったラジカル酸化処理により形成され、図1(B)の工程において前記ベース酸化膜102上にはHfO2やZrO2などの金属酸化膜103が、原子層化学気相堆積(ALD)法あるいは有機金属化学気相堆積(MOCVD)法などにより、形成される。
【0007】
図1(A)の工程において前記ラジカル酸化処理は、例えば特開2002−100627号公報に記載の方法を使って行うことができる。シリコン基板の紫外光励起ラジカル酸化処理により、2〜3分子層に相当する膜厚のベース酸化膜を安定に、再現性良く形成することができる。また前記特開2002−100627号公報に記載の方法を使うと、このようにして形成された非常に薄いシリコン酸化膜中に窒素原子を導入し、前記ベース酸化膜102をシリコン酸窒化膜とすることも可能である。
【0008】
図1(B)の工程において、前記金属酸化膜103の堆積は、特開2002−151489号公報に記載のALD法を使って行うことができる。
【0009】
ところで、前記金属酸化膜103は高誘電体膜として形成されるが、前記金属酸化膜103が高誘電体膜としての機能を発現するためには、SiO2膜のような非晶質膜ではなく、結晶化している必要がある。このため、従来より図1(C)に示すように図1(B)の工程で得られた構造を熱処理し、金属酸化膜103を結晶化させる工程が行われている。金属酸化膜103は非晶質のベース酸化膜102上に形成されているため、結晶化した場合、微結晶の集合よりなる多結晶体となり、このような結晶化した金属酸化膜103が高速半導体装置の高誘電体ゲート絶縁膜として使われる。
【0010】
【発明が解決しようとする課題】
しかし、前記したような方法で金属酸化膜を形成した場合、使用する原料ガスによっては、形成された当該金属酸化膜中に不純物が残留して、当該金属酸化膜の電気特性を劣化させる問題が生じる場合がある。
【0011】
例えば、アルコキシド系の材料を原料ガスに用いた場合は前記金属膜中にCが残留して電気特性、例えばリーク電流の増大をまねく場合があった。
また、同様に酸化ガスに例えばH2Oを使用した場合には形成された前記金属酸化膜中にチャージをトラップするOH基が残留してしまうために、やはり前記金属酸化膜の電気特性を劣化させる可能性があった。
【0012】
また、前記金属酸化膜形成時の基板温度の条件によっては原子層気相堆積(ALD)法による成膜を行うことができなくなってしまい、形成された膜の面内均一性が著しく劣化する、もしくは形成される膜中に界面準位などの欠陥が生じ、膜質が劣化してしまう問題が生じていた。
【0013】
そこで、本発明は上記の課題を解決した、有用な半導体装置の製造方法を提供することを統括的課題とする。
【0014】
本発明の具体的な課題は、高誘電体ゲート絶縁膜を有する半導体製造装置において、形成される高誘電体ゲート絶縁膜の電気特性が良好であり、かつ安定したALD成長をおこなう金属酸化膜の形成方法を提供することである。
【0015】
【課題を解決するための手段】
本発明は、上記の課題を
請求項1に記載したように、
金属・窒素結合を有する第1の処理ガスを、被処理基板表面に沿って流し、前記被処理基板表面に第1の処理を行う工程と、
第2の処理ガスであるO3を含む酸化ガスを、前記被処理基板表面に沿って流し、前記被処理基板表面に第2の処理を行う工程を有し、
さらに、前記第1および第2の工程において、前記被処理基板の温度が350℃以下であることを特徴とする半導体装置の製造方法により、また、
請求項2に記載したように、
前記第1の処理ガスは,Hf、Si,Zr,Al,La,Y,Ta,Nb,Prからなる群から選ばれる金属と、窒素の結合を有することを特徴とする請求項1記載の半導体装置の製造方法により、また、
請求項3に記載したように、
前記第1の処理ガスは、Zr(N(CH3)2)4と、Zr(N(C2H5)2)4と、(C2H5)2AlN3と、(C2H5)2AlClと、(CH3)2AlNH2と、(CH3)2AlH:N(CH3)2C2H5と、AlH3:N(CH3)2C2H5と、AlH3:N(CH3)3と、Hf[N(C2H5)2]4と、Hf[N(CH3)2]4とよりなる群から選ばれる請求項1または2記載の半導体装置の製造方法により、また、
請求項4に記載したように、
前記第1の処理ガスは前記被処理基板の第1の側から導入されて前記被処理基板をはさんで前記第1の側に対向する第2の側に排気され、さらに前記第2の処理ガスは前記第2の側から導入されて前記第1の側に排気されることを特徴とする半導体装置の製造方法により、また、
請求項5に記載したように、
前記被処理基板は処理容器内に設けられた基板保持台に載置され、前記第1の処理ガスは前記処理容器の前記第1の側に形成された第1のガス供給部より供給されて前記処理容器の前記第2の側に形成された第2の排気口より排気され、前記第2の処理ガスは前記処理容器の前記第2の側に形成された第2のガス供給部より供給されて前記処理用気の前記第1の側に形成された前記第1の排気口より排気されることを特徴とした半導体装置の製造方法により、解決する。
[作用]
本発明によれば、原子層化学気相堆積(ALD)法による金属酸化膜の堆積において、窒素・金属結合を有する原料ガスを用いることで、形成される前記金属酸化膜中の不純物を減少させることができる。前記金属・窒素結合を有する原料ガスにおいては、成膜時の当該原料の分解において、金属と窒素の結合が選択的に切れて原料の分解が進むため、例えば、アルコキシド系原料の場合を用いた場合にくらべて、形成される膜中にCなどの不純物が残留しづらく、そのため、形成される金属酸化膜の電気特性を高品質に維持する。
【0016】
また、酸化力の強いO3を含む酸化ガスを用いたことにより、酸化ガスにH2Oを用いた場合に比べて形成される金属酸化膜中のCを含む不純物を低減することができ、またOH基が膜中に少なくなるため前記金属酸化膜において良好な電気特性が得られる。
【0017】
さらに前記したような原料ガスおよび酸化ガスを用いながら、基板処理温度を最適化することで安定した原子化学気相堆積(ALD)を行うことが可能となった。すむためにスループットが改善して生産性が向上した。
【0018】
【発明の実施の形態】
[原理]
図2(A),(B)は本発明の原理を示す。
【0019】
図2(A),(B)を参照するに、被処理基板2を保持する処理容器1には前記被処理基板2に対して第1の側に第1の処理ガス供給口3Aが設けられており、また前記被処理基板2に対して第2の、前記第1の側に対向する側には第1の排気口4Aが設けられている。さらに前記処理容器1には、前記第2の側に第2の処理ガス供給口3Bが設けられており、また前記第1の側には第2の排気口4Bが設けられている。前記第1の処理ガス供給口3Aには第1の原料切替弁5Aを介して第1の処理ガスAが供給され、前記第2の処理ガス供給口3Bには第2の原料切替弁5Bを介して第2の処理ガスBが供給される。さらに、前記第1の排気口4Aは第1の排気量調整弁6Aを介して排気され、前記第2の排気口4Bは第2の排気量調整弁6Bを介して排気される。
【0020】
最初に図2(A)の工程において、前記第1の原料切替弁5Aを介して前記第1の処理ガスAを前記第1の処理ガス供給口3Aに供給し、前記処理容器1中において前記第1の処理ガスAを前記被処理基板表面に吸着させる。その際、前記第1の処理ガス供給口3Aに対向する前記第1の排気口4Aを駆動することで前記被処理基板表面に沿って前記第1の処理ガスは、前記第1の処理ガス供給口3Aから前記第1の排気口4Aまで第1の方向に流れる。
【0021】
次に図2(B)の工程において、前記第2の原料切替弁5Bを介して前記第2の処理ガスBを前記第2の処理ガス供給口3Bに供給し、前記処理容器1中において前記第2の処理ガスBを前記被処理基板2の表面に沿って流す。その結果、前記第2の処理ガスBは先に前記被処理基板表面に吸着した前記第1の処理ガス分子に作用し、前記被処理基板表面に高誘電体分子層が形成される。その際、前記第2の処理ガス供給口3Bに対向する前記第2の排気口4Bを駆動することで前記被処理基板表面に沿って前記第2の処理ガスは、前記第2の処理ガス供給口3Bから前記第2の排気口4Bまで第2の方向に流れる。
【0022】
さらに前記図2(A)および図2(B)の工程を繰り返すことにより、前記被処理基板2上に所望の高誘電体膜が形成される。
【0023】
その際、前記図2(A)の工程では前記第2の原料切替弁5Bからの前記第2の処理ガス供給口3Bへの前記第2の処理ガスBの供給は遮断され、また前記図2(B)の工程では前記第1の原料切替弁5Aからの前記第1の処理ガス供給口3Aへの前記第1の処理ガスAの供給は遮断されるが、図2(A)の工程において前記第1の処理ガス供給口3Aから導入された前記第1の処理ガスAが対向する第2の処理ガス供給口3B中に侵入し、析出物を生じるのを回避するために、図2(A)の工程では前記第2の原料切替弁5Bから前記第2の処理ガス供給口3Bに不活性ガスを供給するのが好ましい。同様に、図2(B)の工程においては前記第1の原料切替弁5Aから前記第1の処理ガス供給口3Aに不活性ガスを供給するのが好ましい。さらに図2(A)の工程では前記第1の排気量調整弁6Aは前記被処理基板2の表面を通過した前記第1の処理ガスを排気すべく大きな開弁度に設定されるが、前記第2の排気量調整弁6Bは、高温での弁開閉動作に鑑み、完全に遮断するのではなく、例えば3%以下の小さな開弁度に設定しておくのが好ましい。同様に図2(B)の工程でも、前記第2の排気量調整弁6Bは大きな開弁度に設定されるが前記第1の排気量調整弁6Aも完全に遮断するのではなく、例えば3%以下の小さな開弁度に設定しておくのが望ましい。
【0024】
前記処理容器は、前記第1および第2の処理ガスが前記被処理基板2の表面をシート状の被処理基板に沿った流れで流れるように平坦な形状に形成するのが好ましく、また前記第1および第2の処理ガス供給口3A,3Bも対応した平坦な、スリット状の開口部を有するのが好ましい。さらに、前記第1および第2の排気口4A,4Bも、前記第1あるいは第2の処理ガスが流れる方向に対して略直交する方向に延在するスリット状に形成するのが好ましい。また、処理ガスの流れ方向に対して直交するスリットから下方に均等に排気を行うことにより、シート状の処理ガスの流れが乱されることがない。
【0025】
本発明の基板処理装置において、前記第1の処理ガスとして金属・窒素結合を有する原料を使い、前記第2の処理ガスとしてO3を含む酸化ガスを使うことにより、金属酸化物層を被処理基板上に形成することができる。
[第1実施例]
図3は、本発明の第1実施例による基板処理装置10の構成を示す。
【0026】
図3を参照するに、前記基板処理装置10は被処理基板12を隔てて互いに対向する処理ガス導入口13Aおよび13Bと、前記被処理基板12を隔てて前記処理ガス導入口13Aおよび13Bにそれぞれ対向する排気口14A,14Bとを備えた処理容器11を含み、前記排気口14Aおよび14Bはそれぞれコンダクタンスバルブ15Aおよび15Bを介してトラップ100に接続され、前記処理容器11は前記トラップ100を介して排気される。
【0027】
前記処理ガス導入口13Aは切替バルブ16Aの第1の出口に、前記切替バルブ16Aは原料供給ライン16aに接続されている。前記原料供給ライン16aにはLDS(液体原料供給システム)30が接続されている。前記LDS30は、バルブ17A,質量流量コントローラ18A,および別のバルブ19Aを含み、原料容器20Aに保持される例えばHf[N(C2H5)2]4を、気化器33に供給し、前記気化器33にて加熱して気化させる。その際に、質量流量コントローラ31Aとバルブ32Aを含むキャリアガス供給ライン31aから供給される、例えばArなどのキャリアガスと共に、前記原料供給ライン16aを介して前記処理ガス導入口13Aより前記処理容器11に供給される。
【0028】
また、前記切替バルブ16Aには、Ar等の不活性ガス源に接続され、質量流量コントローラ23Aおよび24Aを含むバルブパージライン23aが接続され、前記切替バルブ16Aの第2の出口はパージライン100aを介して前記トラップ100に接続される。
【0029】
同様に、前記処理ガス導入口13Bは切替バルブ16Bの第1の出口に接続され、前記切替バルブ16Bはバルブ17B,質量流量コントローラ18B,および別のバルブ19Bを含む第1の原料供給ライン16bに接続される。前記原料供給ライン16bは、O3を生成するオゾナイザー34に接続される。前記オゾナイザー34は、前記オゾナイザー34に供給される酸素からO3を生成し、1m3の酸素から約90gの割合でO3を生成し、生成されるO3と未反応の酸素の混合気である酸化ガスは、前記原料供給ライン16bを介して前記処理ガス導入口13Bから前記処理容器11に供給される。
【0030】
さらに、前記切替バルブ16Bには、Ar等の不活性ガス源に接続され、質量流量コントローラ23Bおよびバルブ24Bを含むバルブパージライン23bが接続され、前記切替バルブ16Bの第2の出口はパージライン100bを介して前記トラップ100に接続される。
【0031】
また、図3の基板処理装置10には成膜プロセスを制御する制御装置10Aが設けられ、前記制御装置10Aは後ほど図5で説明するように、前記切替バルブ16A、16Bおよびコンダクタンスバルブ15A、15Bを制御する。なお、前記制御装置10Aからの電気配線は図示を省略する。
【0032】
図4は、図3の処理容器11を含む部分の詳細を示す。
【0033】
図3を参照するに、前記処理容器11中には石英反応容器110が保持され、前記被処理基板12は前記石英反応容器110中に保持される。前記処理容器11中には前記石英反応容器110に隣接してヒータ111A〜111Fが設けられ、基板温度を所定の処理温度に保持する。
【0034】
また前記処理ガス導入口13A、13Bは前記被処理基板12の表面に沿って処理ガスを流すように平坦な形状に形成され、またその位置も前記被処理基板12表面のやや上方に設定される。また、これに伴って前記反応容器110も平坦な形状に形成され、その結果平坦な形状の処理ガス導入口13Aから導入されたHf[N(C2H5)2]4などの第1の処理ガスは前記石英反応容器110中を前記被処理基板12の表面に沿って被処理基板に沿った流れとなって流れ、前記排気口14Aより排出される。その際に、前記第1の処理ガスは前記被処理基板表面に吸着され、前記被処理基板表面は1分子層程度の処理ガス分子により覆われる。一方、前記処理ガス導入口13Bから導入された第2の処理ガスであるO3を含む酸化ガスは前記石英反応容器110中を前記被処理基板12の表面に沿って被処理基板に沿った流れとなって流れ、前記排気口14Bより排出されるが、その際に先に前記被処理基板12の表面を覆っていた第1の処理ガス分子と反応し、その結果前記被処理基板12の表面には1分子層程度の非常に薄いHfO2膜が形成される。
【0035】
そこで、このような吸着工程と反応工程とを、間にパージ工程を挟みながら繰り返すことにより、前記被処理基板12の表面に非常に薄いHfO2等の高誘電体膜を形成することが可能になる。また、前記第2の処理ガスには従来H2Oが用いられることがあったが、その場合H2O分子が前記反応容器110内壁に付着してしまい、パージ工程に時間を要する場合があった。しかし、本実施例ではO3を含む酸化ガスを用いているために前記反応容器内壁に付着する量が少なく、前記H2Oを用いた場合に比べてパージ工程の時間を短縮でき、生産性を向上させることができる。また形成される金属酸化膜中にOH基などの不純物が少なく、電気特性にすぐれた金属酸化膜を形成することができる。前記したようなO3を用いた膜成長の場合、O3の熱分解が進むために被処理基板の温度を上げた方が有利であるが、ある程度以上の温度になると、反応が進みすぎて原子層毎の成膜、いわゆるALD法による成膜を行うことができなくなってしまい、形成される膜中に界面準位などの欠陥が生じ、膜質が劣化してしまう場合がある。
【0036】
そこで本発明では、被処理基板の温度を350℃以下にすることにより、O3を使った安定なALD法による成膜プロセスを提供することが可能となった。
【0037】
前記被処理基板12上にHfSiO2膜を形成する際の一例では、前記被処理基板12は150〜350°Cの温度に保持され、前記Hf[N(C2H5)2]4ガスは、反応容器110内圧を39.9Pa(0.3Torr)に設定した状態で、100mg/minを前記気化器33で気化させ、キャリアガスのAr200sccmと共に供給する。この場合、不活性キャリアガスの流量を増加させることは、均一な被処理基板に沿った流れを形成するのに有効である。また酸化ガスであるO3を含む混合気は、酸素1slmをオゾナイザーに導入して0.09g/minの割合で生成されたO3と酸素の混合気が、反応容器110内圧を53.2Pa(0.4Torr)に設定した状態で前記反応容器110内に導入される。
【0038】
本実施例において、前記原料容器20Aに格納される原料はHf[N(C2H5)2]4に限定されるものではなく、同様に金属・窒素結合を有する原料を用いることが可能である。例えば、Hf,Si,Zr,Al,La,Y,Ta,Nb,Prからなる群から選ばれる金属と、窒素の結合を有する原料を用いることが可能である。例えば、具体的にはZr(N(CH3)2)4と、Zr(N(C2H5)2)4と、(C2H5)2AlN3と、(C2H5)2AlClと、(CH3)2AlNH2と、(CH3)2AlH:N(CH3)2C2H5と、AlH3:N(CH3)2C2H5と、AlH3:N(CH3)3と、Hf[N(C2H5)2]4と、Hf[N(CH3)2]4とよりなる群から選ばれる原料を使用することが可能である。
[第2実施例]
図5は、図3,4の基板処理装置10において被処理基板12上にHfO2膜を1分子層ずつ形成する際に、前記制御装置10Aの制御の下に実行される本発明の第2実施例による処理シーケンスを示すフローチャートである。
【0039】
図4を参照するに、最初の工程1(図中はS1と表記、以下同様)において、前記コンダクタンスバルブ15A,15Bは開放され、前記切替バルブ16Aおよび16Bは、いずれも処理ガス供給ライン16a,16b中の処理ガスをそれぞれパージライン100aおよび100bを介してトラップ100に供給するように第1の状態、すなわちパージ状態に制御される。その結果前記反応容器110中には前記パージライン23a中のArガスが、また前記パージライン23b中のArガスが、それぞれ処理ガス導入口13Aおよび13Bを介して1slm供給される。このようにして供給されたArパージガスは、それぞれ前記排出口14Aおよび14Bからトラップ100に排出される。前記被処理基板12は前記反応容器110内で前記ヒータ111A〜111Eによって300℃に加熱され、さらに被処理基板面内で温度が均一になるために前記工程1は1分間行われる。また、この後の工程においても前記被処理基板12の温度は300℃に保持される。
【0040】
次に工程2において、前記コンダクタンバルブ15Aの開度が増大され、コンダクタンスバルブ15Bの開度が減少される。その結果、前記反応容器110中には前記ガス導入口13Aから排出口14Aへのガスの流れが生じる。前記排気口14A,14Bにおける排気を前記コンダクタンスバルブ15A,15Bのコンダクタンスの調整により制御することにより、高温の排気を遮断弁によりオンオフする場合よりも信頼性の高い排気制御を行うことができる。また連続的に排気が切り替えられるため、前記反応容器110中における気流が乱れることが少ない。
【0041】
次に工程3において前記切替バルブ16Aが前記第1の状態から第2の状態に切り替えられ、100mg/minのHf[N(C2H5)2]4が前記気化器33にて気化され、キャリアガスのAr200sccmと共に、前記処理ガス供給ライン16aを介して前記第1の処理ガス導入口13Aから前記反応容器110中に2.5秒間導入される。
【0042】
このようにして導入されたHf[N(C2H5)2]4ガスは先に説明したように、被処理基板12に沿った流れとなって前記被処理基板12の表面を流れ、前記排出口14Aより排出される。かかる工程により、前記被処理基板12の表面にはHf[N(C2H5)2]4が1分子層程度吸着される。前記工程3においては、前記第2の切替バルブ16Bは前記第1の状態にあり、ライン23a中のArパージガスが前記第2の処理ガス導入口13Bから前記反応容器110中に導入される。その結果、前記第1の処理ガス導入口13Aから導入されたHf[N(C2H5)2]4ガスが前記第2の処理ガス導入口13Bに侵入し、析出物を生じる問題が回避される。
【0043】
次に工程4において前記切替バルブ16Aが元の第1の状態に戻され、前記反応容器110中がArガス5slmにより15秒間パージされる。
【0044】
この際、前記コンダクタンスバルブ15A,15Bを共に最大開度として、被処理基板の両端より排気することも有効である。あるいは、処理時間を短縮する目的から、この工程を設けずに次の工程ヘ進むことも可能である。
【0045】
次に工程5において前記コンダクタンスバルブ15Bの開弁度を増大させ、コンダクタンスバルブ15Aの開弁度を減少させ、前記反応容器110中に前記反応容器110中に前記ガス導入口13Bから排出口14Bへのガスの流れを形成する。
【0046】
さらに工程6において前記切替バルブ16Bが第2の状態、すなわち開放状態に切り替えられ、前記オゾナイザー34に1slmの酸素が供給されて生成されるO3と未反応の酸素の混合気である酸化ガスが、前記原料供給ライン16bを介して前記処理ガス導入口13Bから前記前記反応容器110中に3秒間導入される。このようにして導入されたO3を含む酸化ガスは先に説明したように、被処理基板に沿った流れとなって前記被処理基板12の表面を流れ、前記排出口14Bより排出される。かかる工程により、前記被処理基板12の表面において、先に吸着していたHf[N(C2H5)2]4分子層とO3とが反応し、1分子層程度のHfO2膜が形成される。前記工程6においては、前記第1の切替バルブ16Aは前記第1の状態にあり、ライン23a中のArパージガスが前記第1の処理ガス導入口13Aから前記反応容器110中に導入される。その結果、前記第2の処理ガス導入口13Bから導入されたO3が前記第1の処理ガス導入口13Aに侵入し、析出物を生じる問題が回避される。
【0047】
次に工程7においては、前記コンダクタンスバルブ15A,15Bは開放され、前記切替バルブ16Aおよび16Bは、いずれも処理ガス供給ライン16a,16b中の処理ガスをそれぞれパージライン100aおよび100bを介してトラップ100に供給するように第1の状態、すなわちパージ状態に制御される。その結果前記反応容器110中には前記パージライン23a中のArガスが、また前記パージライン23b中のArガスが、それぞれ処理ガス導入口13Aおよび13Bを介して供給される。このようにして供給されたArパージガスは、それぞれ前記排出口14Aおよび14Bからトラップ100に排出され、前記反応容器110内がパージされる。前記工程7のパージ工程は、前記したようにO3を含む酸化ガスが前記反応容器110の内壁に付着しにくいため、Arガス流量5slmで2秒間行うことで速やかに完了することができる。
【0048】
前記工程7の後、処理プロセスは前記工程2に戻り、さらに工程2〜工程7を繰り返すことにより、前記HfO2分子層上に次のHfO2分子層を形成する。このように、前記工程2〜工程7を1サイクルとして、前記サイクルを繰り返し実行することにより、前記被処理基板12上に任意の厚さのHfO2膜を一分子層ずつ積層することにより形成することができる。
[第3実施例]
次に、被処理基板の温度を350℃にした場合である第3実施例を図6に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【0049】
図6を参照するに、最初の工程11において、ヒータにより被処理基板を300℃に加熱する。後の工程12〜17は前記実施例2の工程2〜7と同一の工程を行うことで、被処理基板が350℃の場合も、前記したようなHfO2膜の成膜を行うことが可能である。
[第4実施例]
次に、被処理基板の温度を150℃にした場合である第4実施例を図7に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【0050】
図7を参照するに、最初の工程21において、ヒータにより被処理基板を150℃に加熱する。後の工程22〜27は前記実施例2の工程2〜7と同一の工程を行うことで、被処理基板が150℃の場合も、前記したようなHfO2膜の成膜を行うことが可能である。
[第5実施例]
次に、第5実施例として、第2実施例で前記したHf[N(C2H5)2]4とO3とを用いた本発明によるHfO2膜の成膜に関しての成膜厚さを以下図8に示す。図8において、横軸には前記サイクルの回数を示し、縦軸には形成されるHfO2膜の厚さを示す。基板温度は300℃である。
【0051】
図8を参照するに、成膜のサイクル数を増加させると、成膜厚さは略直線的に増加しており、安定したALD法による成膜が行われていることがわかる。また、この場合の1サイクルあたりの成膜厚さは、およそ0.08nm(0.8A)程度である。
[第6実施例]
次に、第6実施例として、Hf[N(C2H5)2]4とO3を含む酸化ガスとを用いた本発明によるHfO2膜の成膜において、前記被処理基板温度を変化させた場合の、被処理基板面内の平均成膜厚さを以下図9に示す。図9は前記したHfO2膜の膜成長において、20サイクルの成膜を行った場合の当該HfO2膜の成膜厚さを前記基板温度を変化させて調べたものである。
【0052】
図9を参照するに、例えば基板温度150℃程度の温度が低い領域から400℃の領域までほぼ成膜厚さは一定であり、面内の平均成膜厚さは温度によらずほぼ安定したALD成膜が行われている。
しかし、図10で後述するように、温度が上昇すると前記被処理基板に成膜されたHfO2膜の面内均一性が著しく悪化する。
【0053】
図10には、前記HfO2膜の成膜における、被処理基板面内の膜厚の均一性を示す。なお、面内均一性は、面内の膜厚測定点より、(測定の最大値−測定の最小値)/(測定の平均値×2)×100(%)の式で算出される。
【0054】
図10を参照するに、前記被処理基板の温度が150℃の場合の面内均一性は6.6%であり、また前記被処理基板温度が360℃の場合においても7.8%と大きな変化はない。
しかし、前記被処理基板温度を400℃まで上昇させると、面内均一性は12.2%と著しく悪化する。
【0055】
これは、前記被処理基板温度が上昇したことで、ALD法の成膜の特徴である原子層・分子層レベルでの成膜のバランスが崩れて、一部供給される処理ガスの流れの状態に影響される供給律束系の反応になっているためと考えられる。このような成膜のメカニズムの変化はおよそ360℃〜400℃の間で起こっており、前記したような原子・分子層レベルのいわゆるALD法による成膜を安定して行うためには、被処理基板の温度を略350℃以下にする必要がある。
[第7実施例]
次に、第7実施例として、Hf[N(C2H5)2]4を用いて形成される本発明によるHfO2膜に関して、用いた酸化ガスによる電気特性の違いを以下に示す。当該HfO2膜形成時の被処理基板温度は300℃である。
【0056】
前記電気特性の測定方法として、図11に示すように、n型シリコン基板110上に形成されたSiON膜120、および本発明によるHfO2膜130の上にAl電極を形成し、Al電極と前記Si基板との間にバイアス電圧を印加して電気特性を調べた。
【0057】
図12(a),(b)は、バイアス電位を−2Vから2Vまで変化させた場合の当該HfO2膜の容量の変化、いわゆるC−V曲線を示す。
【0058】
図12(a)は酸化ガスにH2Oを用いた場合、図12(b)は酸化ガスにO3を用いた場合をそれぞれ示す。測定は同一測定ポイントで3回行っており、さらにバイアス電圧印加の向きを変えて行っている。
【0059】
本図中、例えば1Fは、1回目の電圧印加で、バイアス印加の向きは−2Vから2Vに変化させる向き、1Bは1回目の電圧印加で、バイアス印加の向きは2Vから−2Vに変化させる向きを示している。以下同様に2F,2B,3F,3Bの順で実験を行っている。
【0060】
図12(a)の場合、酸化ガスにH2Oを使用した場合を参照するに、実験の回数や電圧印加の向きを変更した場合の容量の変化、いわゆるヒステリシスが大きいことがわかる。一方12(b)の場合、酸化ガスにO3を用いた場合は前記したヒステリシスが非常に小さいことがわかる。また、フラットバンド電圧Vfbのシフト量で比較した場合、前記H2Oを用いた場合のおよそ−0.2Vに比べて、前記O3を用いた場合には−0.05V以下であり、非常に電気的に安定な膜であることがわかる。これは、酸化力が大きいO3を用いることで形成される膜中のCやOH基などの不純物が減少するためと考えられる。
【0061】
次に図13(a),(b)に、同様にして図11の回路に0〜3Vまで電圧を印加した場合に前記Al140およびSi基板110の間に流れるリーク電流を示したもの、いわゆるI−V曲線を示す。図13(a)は酸化ガスにH2Oを用いた場合、図13(b)は酸化ガスにO3を用いた場合をそれぞれ示す。この場合も同一測定ポイントにおいて3回バイアス電圧の印加を行っている。
【0062】
図13(a)のH2Oを用いた場合には、とくに3回目の測定において高いリーク電流値を示しており、電気的に不安定な膜であるが、図13(b)のO3を用いた場合には1回目から3回目までほぼ同じ特性を示しており、電気的に安定な膜であることがわかる。
【0063】
また、例えば1V印加時のリーク電流を比較してみると、前記H2Oを用いた場合の4.8×10−8に対して、前記O3を用いた場合は6.2×10−9に抑えられている。
【0064】
このように、電気特性がO3を用いることで改善されるのは、前記したように酸化力が大きく、形成される膜中のCやOH基などの不純物が減少するためと考えられる。
[第7実施例]
次に、前記ALD法によって形成される金属酸化膜中の不純物の量について、用いた原料による違いについての分析結果を以下に示す。なお、分析はSIMS(Secondary Ion Mass Spectrometry;二次イオン質量分析)によって行っている。
【0065】
表1は、処理ガス+酸化ガスの組み合わせとして、A)Hf(OC(CH3)3)4 + H2Oの場合、B)Hf(OC(CH3)3)4 + O2の場合、C)Hf(OC(CH3)3)4 + O3の場合、D)Hf[N(C2H5)2]4 + O2の場合、E)Hf[N(C2H5)2]4 + O3の場合の膜中のCの量の検出値を示す。
【0066】
【表1】
表1を参照するに、E)の場合、すなわち金属・窒素結合を有するHf[N(C2H5)2]4 を 、O3を用いて酸化した場合が最も膜中不純物であるC濃度が低くなっている。酸化ガスにH2OやO2を用いたA),B)およびD)の場合は著しくC濃度が高くなっているが、これは前述したようにH2OやO2に比較してO3の酸化力が強いため、形成される膜中の不純物が減少するためと考えられる。
また、酸化ガスに同じO3を用いたC)とE)の場合を比較してみると、アルコキシド原料であるHf(OC(CH3)3)4 を用いたC)の場合よりも、金属・窒素結合を有するHf[N(C2H5)2]4 を用いたE)の場合の方が、C濃度が低く抑えられていることがわかる。これは、前述したように、金属・窒素結合を有する原料の場合、当該金属・窒素結合が選択的に切れて原料の分解および酸化が進行するために、形成される膜中にCもしくはOH基などの不純物が少なくなることがその理由と考えられている。
【0067】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【0068】
【発明の効果】
本発明によれば、原子層化学気相堆積(ALD)法による金属酸化膜の堆積において、窒素・金属結合を有する原料ガスを用いることで、形成される前記金属酸化膜中の不純物を減少させることができる。前記金属・窒素結合を有する原料ガスにおいては、成膜時の当該原料の分解において、金属と窒素の結合が選択的に切れて原料の分解が進むため、例えば、アルコキシド系原料の場合の酸素とCの結合が切れる反応が生じる場合にくらべて、形成される膜中にCなどの不純物が残留しづらく、そのため、形成される金属酸化膜の電気特性を高品質に維持する。
【0069】
また、酸化力の強いO3を含む酸化ガスを用いたことにより、酸化ガスにH2Oを用いた場合に比べて形成される金属酸化膜中のCを含む不純物を低減することができ、特にOH基が膜中に少なくなるため前記金属酸化膜において良好な電気特性が得られながら、さらに基板処理温度を最適化することで安定した原子化学気相堆積(ALD)を行うことが可能となった。
【図面の簡単な説明】
【図1】(A)〜(C)は、従来の高誘電率ゲート絶縁膜の形成工程を示す図である。
【図2】本発明の基板処理方法の原理を示す図である。
【図3】本発明の半導体装置の製造で用いる基板処理装置の構成を示す図である。
【図4】本発明の半導体装置の製造で用いる基板処理装置の詳細図である。
【図5】本発明の半導体装置の製造方法のフローチャートを示す図(その1)である。
【図6】本発明の半導体装置の製造方法のフローチャートを示す図(その2)である。
【図7】本発明の半導体装置の製造方法のフローチャートを示す図(その3)である。
【図8】本発明によって形成されたHfO2膜の膜厚を示す図(その1)である。
【図9】本発明によって形成されたHfO2膜の膜厚を示す図(その2)である。
【図10】本発明によって形成されたHfO2膜の面内均一性を示す図である。
【図11】本発明によって形成されたHfO2膜の電気特性を測定する測定方法を示す図である。
【図12】本発明によって形成されたHfO2膜の電気特性を示す図(その1)である。
【図13】本発明によって形成されたHfO2膜の電気特性を示す図(その2)である。
【符号の説明】
1 処理容器
2被処理基板
3A,3B 処理ガス供給口
4A,4B 排気口
5A,5B 原料切替弁
6A,6B 排気量調整弁
10 基板処理装置
11 処理容器
12 被処理基板
13A,13B 処理ガス導入口
14A,14B 排気口
15A,15B コンダクタンスバルブ
16A,16B 切替バルブ
10A 制御装置
16a,16b 処理ガス供給ライン
17A,17B,19A,19B,24A,24B,32A バルブ
18A,18B,23A,23B,31A 質量流量コントローラ
20A 原料容器
33 気化器
100 トラップ
100a,100b パージライン
石英反応容器110
23a,23b バルブパージライン
111A,111B,111C,111D,111E,111F ヒータ
101,110 シリコン基板
102 ベース酸化膜
103,130 金属酸化膜
120 酸窒化膜
140 Al電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly, to a substrate processing method used for manufacturing an ultra-miniaturized high-speed semiconductor device having a high dielectric film.
[0002]
In today's ultrahigh-speed and high-speed semiconductor devices, a gate length of 0.1 μm or less is becoming possible with the progress of the miniaturization process. In general, the operating speed of a semiconductor device increases with miniaturization.However, in such a very miniaturized semiconductor device, the thickness of the gate insulating film is reduced according to a scaling rule as the gate length is reduced by miniaturization. Need to be done.
[0003]
[Prior art]
However, when the gate length becomes 0.1 μm or less, the thickness of the gate insulating film also becomes 2 Is required to be set to 1 to 2 nm or less. However, in such a very thin gate insulating film, it is possible to avoid a problem that a tunnel current increases and a gate leak current increases as a result. Can not.
[0004]
Under such circumstances, the relative dielectric constant has conventionally been SiO 2 2 Much larger than that of the film, so that even if the actual 2 Ta with small film thickness when converted to film 2 O 5 , Al 2 O 3 , ZrO 2 , HfO 2 , ZrSiO 4 , HfSiO 4 It has been proposed to apply such a high dielectric material to a gate insulating film. By using such a high dielectric material, a gate insulating film having a thickness of about 10 nm can be used even in a very fine ultra-high-speed semiconductor device having a gate length of 0.1 μm or less, and a gate effect due to a tunnel effect. Leak current can be suppressed.
[0005]
1A to 1C show a process of manufacturing a semiconductor device having a conventionally proposed high dielectric gate insulating film.
[0006]
Referring to FIG. 1A, a very
[0007]
In the step of FIG. 1A, the radical oxidation treatment can be performed using, for example, a method described in JP-A-2002-100267. By the ultraviolet light-excited radical oxidation treatment of the silicon substrate, a base oxide film having a thickness corresponding to 2 to 3 molecular layers can be formed stably and with good reproducibility. Also, by using the method described in JP-A-2002-100627, nitrogen atoms are introduced into the very thin silicon oxide film thus formed, and the
[0008]
In the step of FIG. 1B, the
[0009]
Incidentally, the
[0010]
[Problems to be solved by the invention]
However, when a metal oxide film is formed by the above-described method, there is a problem that depending on a source gas to be used, impurities remain in the formed metal oxide film and deteriorate electric characteristics of the metal oxide film. May occur.
[0011]
For example, when an alkoxide-based material is used as a source gas, C may remain in the metal film, leading to an increase in electrical characteristics, for example, leakage current.
Further, similarly, for example, H 2 When O is used, OH groups for trapping charges remain in the formed metal oxide film, so that the electrical characteristics of the metal oxide film may be deteriorated.
[0012]
Further, depending on the conditions of the substrate temperature at the time of forming the metal oxide film, film formation by the atomic layer vapor deposition (ALD) method cannot be performed, and the in-plane uniformity of the formed film is significantly deteriorated. Alternatively, a defect such as an interface state occurs in the formed film, and the quality of the film is deteriorated.
[0013]
Therefore, an object of the present invention is to provide a useful method for manufacturing a semiconductor device which has solved the above-mentioned problems.
[0014]
A specific object of the present invention is to provide a semiconductor manufacturing apparatus having a high-dielectric gate insulating film, in which a high-dielectric gate insulating film to be formed has good electric characteristics and a metal oxide film that performs stable ALD growth. It is to provide a forming method.
[0015]
[Means for Solving the Problems]
The present invention solves the above problems.
As described in
Flowing a first processing gas having a metal-nitrogen bond along the surface of the substrate to be processed, and performing a first processing on the surface of the substrate to be processed;
O, the second processing gas 3 Flowing an oxidizing gas along the surface of the substrate to be processed, and performing a second process on the surface of the substrate to be processed,
Further, in the first and second steps, the temperature of the substrate to be processed is 350 ° C. or lower,
As described in
2. The semiconductor according to
As described in
The first processing gas is Zr (N (CH 3 ) 2 ) 4 And Zr (N (C 2 H 5 ) 2 ) 4 And (C 2 H 5 ) 2 AlN 3 And (C 2 H 5 ) 2 AlCl and (CH 3 ) 2 AlNH 2 And (CH 3 ) 2 AlH: N (CH 3 ) 2 C 2 H 5 And AlH 3 : N (CH 3 ) 2 C 2 H 5 And AlH 3 : N (CH 3 ) 3 And Hf [N (C 2 H 5 ) 2 ] 4 And Hf [N (CH 3 ) 2 ] 4 The method for manufacturing a semiconductor device according to
As described in claim 4,
The first processing gas is introduced from a first side of the substrate to be processed, and is exhausted to a second side opposite to the first side across the substrate to be processed, and further, the second processing gas is exhausted to the second side. A gas is introduced from the second side and exhausted to the first side;
As described in
The substrate to be processed is placed on a substrate holding table provided in a processing container, and the first processing gas is supplied from a first gas supply unit formed on the first side of the processing container. The second processing gas is exhausted from a second exhaust port formed on the second side of the processing container, and the second processing gas is supplied from a second gas supply unit formed on the second side of the processing container. Then, the processing air is exhausted from the first exhaust port formed on the first side of the processing air, thereby solving the problem.
[Action]
According to the present invention, in depositing a metal oxide film by atomic layer chemical vapor deposition (ALD), impurities in the formed metal oxide film are reduced by using a source gas having a nitrogen-metal bond. be able to. In the raw material gas having a metal-nitrogen bond, in the decomposition of the raw material at the time of film formation, the bond between the metal and nitrogen is selectively broken and the decomposition of the raw material proceeds. As compared with the case, impurities such as C are less likely to remain in the formed film, and therefore, the electrical characteristics of the formed metal oxide film are maintained at high quality.
[0016]
In addition, O with strong oxidizing power 3 The use of an oxidizing gas containing 2 Compared to the case where O is used, impurities including C in the formed metal oxide film can be reduced, and since the OH group is reduced in the film, good electric characteristics can be obtained in the metal oxide film.
[0017]
Further, by optimizing the substrate processing temperature while using the above-described source gas and oxidizing gas, it has become possible to perform stable atomic chemical vapor deposition (ALD). For this reason, throughput was improved and productivity was improved.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
[principle]
2A and 2B show the principle of the present invention.
[0019]
Referring to FIGS. 2A and 2B, a
[0020]
First, in the step of FIG. 2A, the first processing gas A is supplied to the first processing
[0021]
Next, in the step of FIG. 2B, the second processing gas B is supplied to the second processing
[0022]
Further, by repeating the steps of FIGS. 2A and 2B, a desired high dielectric film is formed on the
[0023]
At that time, in the step of FIG. 2A, the supply of the second processing gas B from the second raw
[0024]
Preferably, the processing container is formed in a flat shape so that the first and second processing gases flow on the surface of the substrate to be processed 2 along a sheet-like substrate to be processed. Preferably, the first and second processing
[0025]
In the substrate processing apparatus of the present invention, a raw material having a metal-nitrogen bond is used as the first processing gas, and O is used as the second processing gas. 3 By using an oxidizing gas containing, a metal oxide layer can be formed over a substrate to be processed.
[First embodiment]
FIG. 3 shows a configuration of the
[0026]
Referring to FIG. 3, the
[0027]
The processing
[0028]
The switching
[0029]
Similarly, the processing
[0030]
Further, a
[0031]
Further, the
[0032]
FIG. 4 shows details of a portion including the
[0033]
Referring to FIG. 3, a
[0034]
The
[0035]
Therefore, by repeating such an adsorption step and a reaction step with a purge step interposed therebetween, a very thin HfO 2 And the like can be formed. Further, the second processing gas is conventionally H 2 O was sometimes used, in which case H 2 O molecules may adhere to the inner wall of the
[0036]
Therefore, in the present invention, the temperature of the substrate to be processed is set to 350 ° C. or lower, so that 3 It has become possible to provide a stable film formation process by the ALD method.
[0037]
HfSiO is formed on the
[0038]
In this embodiment, the raw material stored in the
[Second embodiment]
FIG. 5 shows that the
[0039]
Referring to FIG. 4, in the first step 1 (indicated as S1 in the figure, the same applies hereinafter), the
[0040]
Next, in
[0041]
Next, in
[0042]
The Hf [N (C 2 H 5 ) 2 ] 4 As described above, the gas flows along the
[0043]
Next, in step 4, the switching
[0044]
At this time, it is also effective to exhaust the gas from both ends of the substrate to be processed by setting the
[0045]
Next, in
[0046]
Further, in
[0047]
Next, in step 7, the
[0048]
After the step 7, the process returns to the
[Third embodiment]
Next, FIG. 6 shows a third embodiment in which the temperature of the substrate to be processed is 350 ° C. However, in the figure, the parts described above are denoted by the same reference numerals, and description thereof will be omitted.
[0049]
Referring to FIG. 6, in a
[Fourth embodiment]
Next, FIG. 7 shows a fourth embodiment in which the temperature of the substrate to be processed is 150 ° C. However, in the figure, the parts described above are denoted by the same reference numerals, and description thereof will be omitted.
[0050]
Referring to FIG. 7, in a first step 21, the substrate to be processed is heated to 150 ° C. by a heater. In subsequent steps 22 to 27, the same steps as
[Fifth embodiment]
Next, as a fifth embodiment, Hf [N (C 2 H 5 ) 2 ] 4 And O 3 HfO according to the present invention using 2 FIG. 8 shows the film thickness for the film formation. In FIG. 8, the horizontal axis indicates the number of cycles, and the vertical axis indicates the HfO formed. 2 Indicates the thickness of the film. The substrate temperature is 300 ° C.
[0051]
Referring to FIG. 8, when the number of cycles of film formation is increased, the film thickness increases substantially linearly, and it can be seen that film formation by the stable ALD method is performed. In this case, the film thickness per cycle is about 0.08 nm (0.8 A).
[Sixth embodiment]
Next, as a sixth embodiment, Hf [N (C 2 H 5 ) 2 ] 4 And O 3 HfO according to the present invention using an oxidizing gas containing 2 FIG. 9 shows the average film thickness on the surface of the substrate when the temperature of the substrate is changed in the film formation. FIG. 9 shows the aforementioned HfO 2 In the film growth of the film, the HfO in the case where film formation was performed for 20 cycles. 2 The thickness of the film was examined by changing the substrate temperature.
[0052]
Referring to FIG. 9, for example, the film thickness is substantially constant from a region where the substrate temperature is about 150 ° C. is low to a region where the substrate temperature is about 400 ° C., and the average in-plane film thickness is almost stable irrespective of the temperature. ALD film formation is being performed.
However, as described later with reference to FIG. 10, when the temperature rises, the HfO 2 The in-plane uniformity of the film is significantly deteriorated.
[0053]
FIG. 10 shows the HfO 2 4 shows the uniformity of the film thickness in the surface of a substrate to be processed in film formation. The in-plane uniformity is calculated from the in-plane film thickness measurement point by the following formula: (maximum value of measurement−minimum value of measurement) / (average value of measurement × 2) × 100 (%).
[0054]
Referring to FIG. 10, the in-plane uniformity is 6.6% when the temperature of the substrate to be processed is 150 ° C., and as large as 7.8% even when the temperature of the substrate to be processed is 360 ° C. No change.
However, when the temperature of the substrate to be processed is increased to 400 ° C., the in-plane uniformity is significantly deteriorated to 12.2%.
[0055]
This is because the rise in the temperature of the substrate to be processed causes the balance of the film formation at the atomic layer / molecular layer level, which is a feature of the film formation by the ALD method, to be broken, and the state of the flow of the partially supplied processing gas. It is considered that the reaction is controlled by the supply-controlled system. Such a change in the film formation mechanism occurs between about 360 ° C. and 400 ° C. In order to stably perform the film formation by the so-called ALD method at the atomic / molecular layer level as described above, it is necessary to carry out the processing. The temperature of the substrate needs to be about 350 ° C. or less.
[Seventh embodiment]
Next, as a seventh embodiment, Hf [N (C 2 H 5 ) 2 ] 4 HfO according to the present invention formed using 2 Regarding the film, differences in electrical characteristics depending on the oxidizing gas used are shown below. The HfO 2 The substrate temperature at the time of film formation is 300 ° C.
[0056]
As a method for measuring the electrical characteristics, as shown in FIG. 11, a
[0057]
FIGS. 12A and 12B show the HfO when the bias potential is changed from −2 V to 2 V. 2 3 shows a change in the capacitance of the film, a so-called CV curve.
[0058]
FIG. 12A shows that the oxidizing gas is H 2 In the case where O is used, FIG. 3 Are shown, respectively. The measurement is performed three times at the same measurement point, and further, the direction of bias voltage application is changed.
[0059]
In this figure, for example, 1F is the first voltage application, the direction of the bias application is changed from -2V to 2V, 1B is the first voltage application, and the bias application direction is changed from 2V to -2V. Indicates the direction. Hereinafter, similarly, experiments are performed in the order of 2F, 2B, 3F, and 3B.
[0060]
In the case of FIG. 12A, the oxidizing gas is H 2 Referring to the case where O is used, it can be seen that the change in capacitance when the number of experiments and the direction of voltage application are changed, so-called hysteresis, is large. On the other hand, in the case of 12 (b), O 3 It can be seen that the above-mentioned hysteresis is very small when. Further, when compared by the shift amount of the flat band voltage Vfb, 2 Compared to about -0.2 V when O is used, the O 3 Is −0.05 V or less, which indicates that the film is extremely electrically stable. This is because O 3 It is considered that impurities such as C and OH groups in the film formed by using are reduced.
[0061]
Next, FIGS. 13A and 13B show the leak current flowing between the
[0062]
H in FIG. 2 In the case where O was used, a high leak current value was shown especially in the third measurement, and the film was electrically unstable. 3 When the film was used, the same characteristics were exhibited from the first time to the third time, indicating that the film was electrically stable.
[0063]
Also, for example, comparing the leak current when 1 V is applied, 2 4.8 × 10 when O is used -8 For O 3 6.2 × 10 when using -9 It is suppressed to.
[0064]
Thus, the electrical characteristics are O 3 It is considered that the improvement by using is because the oxidizing power is large and impurities such as C and OH groups in the formed film are reduced as described above.
[Seventh embodiment]
Next, the results of analysis of differences in the amount of impurities in the metal oxide film formed by the ALD method depending on the used raw materials are shown below. The analysis is performed by SIMS (Secondary Ion Mass Spectrometry).
[0065]
Table 1 shows that A) Hf (OC (CH 3 ) 3 ) 4 + H 2 In the case of O, B) Hf (OC (CH 3 ) 3 ) 4 + O 2 In the case of C) Hf (OC (CH 3 ) 3 ) 4 + O 3 In the case of D) Hf [N (C 2 H 5 ) 2 ] 4 + O 2 In the case of E) Hf [N (C 2 H 5 ) 2 ] 4 +
[0066]
[Table 1]
Referring to Table 1, in the case of E), that is, Hf [N (C 2 H 5 ) 2 ] 4 , O 3 The concentration of C, which is the impurity in the film, is the lowest when oxidized by using. H for oxidizing gas 2 O or O 2 In the cases of A), B) and D) using C, the C concentration was significantly higher. 2 O or O 2 O compared to 3 This is considered to be due to the fact that the oxidizing power of the film is strong, so that impurities in the formed film are reduced.
In addition, the same O 3 A comparison of the cases C) and E) using Hf (OC (CH (CH 3 ) 3 ) 4 Hf [N (C (C) 2 H 5 ) 2 ] 4 It can be seen that in the case of E) using C, the C concentration was kept low. This is because, as described above, in the case of a raw material having a metal-nitrogen bond, the metal-nitrogen bond is selectively cut off, and the decomposition and oxidation of the raw material proceed. It is thought that the reason is that impurities such as impurities are reduced.
[0067]
As described above, the present invention has been described with reference to the preferred embodiments. However, the present invention is not limited to the above-described specific embodiments, and various modifications and changes can be made within the scope of the claims.
[0068]
【The invention's effect】
According to the present invention, in depositing a metal oxide film by atomic layer chemical vapor deposition (ALD), impurities in the formed metal oxide film are reduced by using a source gas having a nitrogen-metal bond. be able to. In the raw material gas having a metal-nitrogen bond, in the decomposition of the raw material at the time of film formation, since the bond between the metal and nitrogen is selectively broken and the decomposition of the raw material proceeds, for example, oxygen and oxygen in the case of an alkoxide-based raw material are used. Compared to the case where a reaction in which the bond of C is broken occurs, impurities such as C are less likely to remain in the formed film, and therefore, the electrical characteristics of the formed metal oxide film are maintained at high quality.
[0069]
In addition, O with strong oxidizing power 3 The use of an oxidizing gas containing 2 As compared with the case where O is used, impurities including C in the formed metal oxide film can be reduced. In particular, since the OH group is reduced in the film, good electrical characteristics can be obtained in the metal oxide film. Further, by optimizing the substrate processing temperature, stable atomic chemical vapor deposition (ALD) can be performed.
[Brief description of the drawings]
FIGS. 1A to 1C are diagrams showing a conventional process for forming a high dielectric constant gate insulating film.
FIG. 2 is a view showing the principle of the substrate processing method of the present invention.
FIG. 3 is a diagram showing a configuration of a substrate processing apparatus used in manufacturing a semiconductor device of the present invention.
FIG. 4 is a detailed view of a substrate processing apparatus used in manufacturing the semiconductor device of the present invention.
FIG. 5 is a diagram (part 1) illustrating a flowchart of a method for manufacturing a semiconductor device according to the present invention;
FIG. 6 is a view (No. 2) showing a flowchart of the method for manufacturing a semiconductor device according to the present invention;
FIG. 7 is a view (No. 3) showing a flowchart of the method for manufacturing a semiconductor device according to the present invention;
FIG. 8 shows HfO formed according to the present invention. 2 FIG. 3 is a diagram (part 1) illustrating a film thickness.
FIG. 9 shows HfO formed according to the present invention. 2 FIG. 6 is a diagram (part 2) showing the thickness of the film.
FIG. 10 shows HfO formed according to the present invention. 2 FIG. 4 is a view showing in-plane uniformity of a film.
FIG. 11 shows HfO formed according to the present invention. 2 FIG. 4 is a diagram illustrating a measurement method for measuring electric characteristics of a film.
FIG. 12 shows HfO formed according to the present invention. 2 FIG. 3 is a diagram (part 1) illustrating electrical characteristics of a film.
FIG. 13 shows HfO formed according to the present invention. 2 FIG. 4 is a diagram (part 2) illustrating electrical characteristics of a film.
[Explanation of symbols]
1 processing container
2 Substrate to be processed
3A, 3B Processing gas supply port
4A, 4B exhaust port
5A, 5B material switching valve
6A, 6B displacement control valve
10 Substrate processing equipment
11 Processing container
12 Substrate to be processed
13A, 13B Processing gas inlet
14A, 14B exhaust port
15A, 15B conductance valve
16A, 16B switching valve
10A control device
16a, 16b Processing gas supply line
17A, 17B, 19A, 19B, 24A, 24B, 32A Valve
18A, 18B, 23A, 23B, 31A Mass flow controller
20A raw material container
33 vaporizer
100 traps
100a, 100b purge line
23a, 23b Valve purge line
111A, 111B, 111C, 111D, 111E, 111F heater
101,110 silicon substrate
102 base oxide film
103,130 metal oxide film
120 oxynitride film
140 Al electrode
Claims (5)
第2の処理ガスであるO3を含む酸化ガスを、前記被処理基板表面に沿って流し、前記被処理基板表面に第2の処理を行う工程を有し、
さらに、前記第1および第2の工程において、前記被処理基板の温度が350℃以下であることを特徴とする半導体装置の製造方法。Flowing a first processing gas having a metal-nitrogen bond along the surface of the substrate to be processed, and performing a first processing on the surface of the substrate to be processed;
Flowing an oxidizing gas containing O 3 as a second processing gas along the surface of the substrate to be processed, and performing a second processing on the surface of the substrate to be processed;
Further, in the first and second steps, the temperature of the substrate to be processed is 350 ° C. or lower.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237551A JP2004079753A (en) | 2002-08-16 | 2002-08-16 | Method for manufacturing semiconductor device |
| TW092122511A TWI235422B (en) | 2002-08-16 | 2003-08-15 | Manufacturing method for semiconductor device |
| AU2003254941A AU2003254941A1 (en) | 2002-08-16 | 2003-08-15 | Method for manufacturing semiconductor device |
| PCT/JP2003/010376 WO2004017397A1 (en) | 2002-08-16 | 2003-08-15 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237551A JP2004079753A (en) | 2002-08-16 | 2002-08-16 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004079753A true JP2004079753A (en) | 2004-03-11 |
Family
ID=31884439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002237551A Pending JP2004079753A (en) | 2002-08-16 | 2002-08-16 | Method for manufacturing semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2004079753A (en) |
| AU (1) | AU2003254941A1 (en) |
| TW (1) | TWI235422B (en) |
| WO (1) | WO2004017397A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005259966A (en) * | 2004-03-11 | 2005-09-22 | Mitsui Eng & Shipbuild Co Ltd | Thin film formation method |
| JP2006060170A (en) * | 2004-08-24 | 2006-03-02 | Nec Electronics Corp | Capacitor and method for manufacturing semiconductor device |
| US8034727B2 (en) | 2005-10-14 | 2011-10-11 | Nec Corporation | Method and apparatus for manufacturing semiconductor devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537613B1 (en) * | 2000-04-10 | 2003-03-25 | Air Products And Chemicals, Inc. | Process for metal metalloid oxides and nitrides with compositional gradients |
| EP1308992A4 (en) * | 2000-08-11 | 2006-01-18 | Tokyo Electron Ltd | Device and method for processing substrate |
-
2002
- 2002-08-16 JP JP2002237551A patent/JP2004079753A/en active Pending
-
2003
- 2003-08-15 WO PCT/JP2003/010376 patent/WO2004017397A1/en not_active Ceased
- 2003-08-15 AU AU2003254941A patent/AU2003254941A1/en not_active Abandoned
- 2003-08-15 TW TW092122511A patent/TWI235422B/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005259966A (en) * | 2004-03-11 | 2005-09-22 | Mitsui Eng & Shipbuild Co Ltd | Thin film formation method |
| JP2006060170A (en) * | 2004-08-24 | 2006-03-02 | Nec Electronics Corp | Capacitor and method for manufacturing semiconductor device |
| US8034727B2 (en) | 2005-10-14 | 2011-10-11 | Nec Corporation | Method and apparatus for manufacturing semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003254941A1 (en) | 2004-03-03 |
| WO2004017397A1 (en) | 2004-02-26 |
| TW200409208A (en) | 2004-06-01 |
| TWI235422B (en) | 2005-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4512098B2 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
| US7795160B2 (en) | ALD of metal silicate films | |
| US7202166B2 (en) | Surface preparation prior to deposition on germanium | |
| US8367566B2 (en) | Method for manufacturing semiconductor device and method for processing substrate | |
| US6787481B2 (en) | Method for manufacturing semiconductor device | |
| US7405453B2 (en) | Incorporation of nitrogen into high k dielectric film | |
| JP4102072B2 (en) | Semiconductor device | |
| CN101471254B (en) | Method for forming dielectric films | |
| JPWO2005071723A1 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
| JP2004523885A (en) | Surface adjustment method before deposition | |
| CN101971298A (en) | Surface treatment equipment and surface treatment method | |
| KR20030018134A (en) | Method of forming an insulation layer of a semiconductor device for controlling the composition and the doping concentration | |
| CN101765905B (en) | Manufacturing method of semiconductor device | |
| JPWO2007043709A1 (en) | Semiconductor device manufacturing method and manufacturing apparatus thereof | |
| JP2020133002A (en) | A method for depositing a hafnium oxide lanthanum film on a substrate by a cyclic deposition process in a reaction chamber. | |
| JP4090346B2 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
| CN100388438C (en) | Manufacturing method of semiconductor device | |
| US7084023B2 (en) | Method of manufacturing semiconductor device, film-forming apparatus, and storage medium | |
| JP3233281B2 (en) | Method of forming gate oxide film | |
| JP2007528602A (en) | Silicon germanium surface layer for high dielectric constant integration | |
| JP2004079753A (en) | Method for manufacturing semiconductor device | |
| JP2004296820A (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
| JP2004296887A (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
| JP4933256B2 (en) | Method for forming a semiconductor microstructure | |
| JP4224044B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |