JP2004079645A

JP2004079645A - 半導体装置およびその製造方法

Info

Publication number: JP2004079645A
Application number: JP2002235388A
Authority: JP
Inventors: Koichi Matsumoto; 松本　光市
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-08-13
Filing date: 2002-08-13
Publication date: 2004-03-11

Abstract

【課題】ゲート寄生容量を低減させて動作スピードを向上させると共に消費電力を低減させる。
【解決手段】ＳＯＩ基板を用い通常のプロセスでＭＯＳ型ＳＯＩ半導体装置製造の素子分離領域４、ゲートＧ、ソース／ドレイン（Ｓ／Ｄ）及びシリサイドの形成と層間絶縁膜堆積７までを行い（ａ図）、その後ＳＯＩ基板のＳｉ基板Ａ１を剥離するためＨイオン注入を行い（ｂ図）、上下を反転させて層間絶縁膜７側を他のＳｉ基板Ｂに張り合わせた後、ＳＯＩ基板のＳｉ基板Ａ１を剥離し除去し（ｃ図）、層間絶縁膜８を追加し、層間絶縁膜８に穴を開けてアクティブ領域層３ａのゲートＧ側と反対側にＳ／Ｄコンタクト１１、１２を接続する。ゲートＧとＳ／Ｄコンタクト１１、１２はアクティブ領域層３ａを間に配置されているので、ゲート・コンタクト間の容量は略０となる。このためゲート寄生容量は約１０％減少する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ゲート・コンタクト間の容量が略０となる半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
ＳＯＩＦＥＴ等の半導体装置は、ＳＯＩ基板のトップＳｉ層にソース／ドレインおよびボディ等が形成され、ボディ上部に絶縁膜を介してゲートが設けられている。このゲート・ソース／ドレイン間およびゲート・コンタクト間などに、その構造上ゲート寄生容量が存在する。この容量により半導体装置の動作スピードが低下すると共に、消費電力（ＣＶ^２）が増大する。そのため最近の半導体装置においては、従来からの半導体装置が持つ寄生容量を減少させて能力を向上させることのできる、ＳＯＩ基板上に形成されたＳＯＩ型の半導体装置がますます重要になってきている。
【０００３】
【発明が解決しようとする課題】
一方、半導体装置の微細化に伴い、ＬＳＩ回路内のローカル配線において、ゲート・コンタクト間容量に占める割合がますます大きくなってきた。また、ゲート高さなどが緩くダウンスケーリングしているため、ゲート・コンタクト間容量が全体の寄生容量に占める割合が増加している。そのため、寄生容量の小さいＳＯＩを使うメリットが色褪せてしまうという問題がある。
【０００４】
本発明は、上記課題を解決すべくなされたものであり、ゲート・コンタクト間容量を略０に低減させることができる半導体装置およびその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体層の上部にコンタクトが配置されているＭＯＳ型ＳＯＩ半導体装置において、ゲートを半導体層の下部のみに配置したことを特徴とする。ゲートとコンタクトは半導体層（アクティブ領域）の反対側に設けられているので、ゲート・コンタクト間の容量が略０となる。
【０００６】
この半導体装置の製造方法としては、半導体基板に絶縁層、半導体層が積層されたＳＯＩ基板を用い、通常のＳＯＩトランジスタ製造プロセスで素子分離領域形成から層間絶縁膜堆積工程まで行い、その後ＳＯＩ基板の半導体基板をイオン注入分離法で剥離するためのイオン注入を行い、素子の層間絶縁膜側を他の半導体基板に張り合わせた後、ＳＯＩ基板の半導体基板を剥離して除去し、現れた絶縁層上に層間絶縁膜を追加し、コンタクトをＳＯＩトランジスタの裏面から接続して製造する。
【０００７】
または、半導体基板を用い、通常のバルクトランジスタ製造プロセスで素子分離領域形成から層間絶縁膜堆積工程まで行い、その後素子分離領域下面位置より下側の半導体基板を剥離するためのイオン注入を行い、素子の層間絶縁膜側を他の半導体基板に張り合わせた後、素子分離領域下面位置より下側の半導体基板を剥離して除去し、層間絶縁膜を形成し、コンタクトをＳＯＩトランジスタの裏面から接続して製造する。この場合は、半導体基板に形成する素子分離領域の膜厚を制御することで、アクティブ領域となる半導体層の膜厚を制御が可能なる。
【０００８】
ボディコンタクトを設ける場合は、ボディ領域を平面的に広げ、ボディコンタクトを半導体層の反ゲート側に接続する。この場合、ボディに電圧を印加することで半導体装置の動作を安定させることができる。
【０００９】
【発明の実施の形態】
（実施例１）
本発明の実施例１に係るインバータおよびその製造方法を、図１を用いて説明する。まず、従来ＳＯＩＦＥＴを製造する場合と同様に、基板Ａ１の上に厚さ１００ｎｍの埋め込み酸化膜（ＢＯＸ）２と厚さ５０ｎｍのＳｉ層（ＳＯＩ層）３が積層されたＳＯＩ基板を用い、トップＳｉ層３にトレンチ法などにより素子分離領域（ＳｉＯ_２）４を形成し、次いで、素子分離領域４で囲まれた素子領域３ａにボディ５を形成するためのｐ型（又はｎ型）活性不純物のイオン注入を行い、ボディ５の上部に厚さ３ｎｍのゲート酸化膜６を介してＳｉ膜からなる厚さ１５０ｎｍのゲートＧを形成する。このゲートＧには長さ方向（紙面垂直方向）に引き出し端部を設けておく。ゲートコンタクト、次にソース／ドレイン拡散層（Ｓ／Ｄ）などを形成するためのｎ型（ｐ型）活性不純物のイオン注入を行う共に、ゲートＧにも活性不純物のイオン注入をする。そしてソース／ドレイン拡散層（Ｓ／Ｄ）およびゲートＧの上面部分にシリサイド形成を行ない、その後厚さ５００ｎｍの層間絶縁膜（ＳｉＯ_２）７を形成し、上面を平らにＣＭＰ（化学的機械的研磨）する（図１（ａ））。
【００１０】
次に、基板Ａ１をイオン注入分離法により剥離するため、ウェハの上側からＨ^＋などをイオン注入する。このイオン注入は基板Ａ１の例えば０．２μｍの深さの位置にイオン飛程距離Ｒｐが来るようにする（図１（ｂ））。このイオン注入は、Ｈ^＋８０ｋｅＶ（Ｒｐ＝８４０ｎｍ）　５×１０^１６／ｃｍ^２の条件で行った。
【００１１】
このイオン注入後、ウェハを裏返して層間絶縁膜７の下面（ウェハ裏返す前の上面）を別のＳｉ基板Ｂの上面に基板貼付け技術を用いて貼り付ける。その後６００〜８００℃の熱処理をしてイオン飛程距離Ｒｐの位置で基板Ａ１を剥離除去する（図１（ｃ））。次にＢＯＸ２の面上に残った基板Ａ１ａを除去するため、ＢＯＸ２をストッパーとしてトリミングを行なう。これでフィールド部に基板Ａ１のＳｉは無くなくなり、ＢＯＸ２が上面に現れる。
【００１２】
次に、このＢＯＸ２上にＢＯＸ２の厚みを含めて層間絶縁膜８（ＳｉＯ_２）の厚みが８００ｎｍとなるように堆積し、層間絶縁膜８に孔を開けてソース／ドレイン（Ｓ／Ｄ）にコンタクト１１、１２を接続する（図１（ｄ））。同様に層間絶縁膜８に孔を開けてゲートＧの引き出し端部にもコンタクトを接続する（図示省略）。
【００１３】
以上のようにして作成されたインバータは、ゲートＧがアクティブ領域３ａ上面側のコンタクト１１、１２とは反対のアクティブ領域３ａの下面側に配置されているので、ゲート・コンタクト間の容量が略０となる。そのため、ゲート寄生容量が従来同等のインバータに比し略１０％減少した。
（実施例２）
本発明の実施例２に係る出発基板としたＳＯＩ型インバータおよびその製造方法を、図２を用いて説明する。図２（ａ）について、まず、従来バルク（Ｂｕｌｋ）形半導体装置を製造する場合と同様に、出発基板であるＳｉ基板Ａ２の上部にトレンチ法などにより素子分離領域（ＳｉＯ_２）４を形成する。このとき素子分離領域４で囲まれる素子領域３ａの厚さをトレンチの深さＴ（図２（ｂ））により制御する。この実施例では素子領域３ａの厚さを５０ｎｍとした。
【００１４】
次いで、素子領域３ａにボディ５を形成するためのｐ型（又はｎ型）活性不純物のイオン注入を行い、ボディ５の上部に厚さ３ｎｍのゲート酸化膜６を介してＳｉ膜からなる厚さ１５０ｎｍのゲートＧを形成する。このゲートＧには長さ方向（紙面垂直方向）に引き出し端部を設けておく。ゲートコンタクト、次にソース／ドレイン拡散層（Ｓ／Ｄ）などを形成するためのｎ型（ｐ型）活性不純物のイオン注入を行う共に、ゲートＧにも活性不純物のイオン注入をする。そしてソース／ドレイン拡散層（Ｓ／Ｄ）およびゲートＧの上面部分にシリサイド形成を行ない、その後厚さ５００ｎｍの層間絶縁膜（ＳｉＯ_２）７を形成し、上面を平らにＣＭＰ（化学的機械的研磨）する。
【００１５】
次に、素子領域３ａと素子分離領域４下側の基板Ａ２をイオン注入分離法により剥離するため、ウェハの上側からＨ^＋などをイオン注入する。このイオン注入は基板Ａ２に形成したトレンチ深さＴより少し下側の例えば、０．２μｍの位置にイオン飛程距離Ｒｐが来るようにする（図２（ｂ））。
【００１６】
このＨイオン注入後、ウェハを裏返して層間絶縁膜７の下面（ウェハ裏返す前の上面）を別のＳｉ基板Ｂの上面に基板貼付け技術を用いて貼り付ける。その後６００〜８００℃の熱処理をしてイオン飛程距離Ｒｐの位置で基板Ａ２を剥離し除去する（図２（ｃ））。そして素子領域３および素子分離領域４の上面に残っている基板Ａ２ａを除去するため、素子分離領域４をストッパーにトリミングを行ない上面を平らにする。これでフィールド部に基板Ａ２のＳｉは無くなる。
【００１７】
次に、このトリミングをした面の上に層間絶縁膜８を８００ｎｍ堆積し、層間絶縁膜８に孔を開けてソース／ドレイン（Ｓ／Ｄ）にコンタクト１１、１２を接続する（図２（ｄ））。同様に層間絶縁膜８に穴を開けてゲートＧの引き出し端部にもコンタクトを接続する（図示省略）。
【００１８】
このインバータは、実施例１のインバータ同様に構成されおり、ゲートＧはアクティブ領域３ａを挟んでコンタクト１１、１２と反対側に配置されているので、ゲート・コンタクト間の容量が略０となる。
【００１９】
実施例１、２では、ボディ５をフローティング状態としてあるが、ボディ５にコンタクトを付けてボディ５に電圧を与えることによりインバータの動作を安定化させることができる。ボディ５に電圧を与えるためボディ５にコンタクトを付ける場合は、例えば、ボディ５パッドを出すか、ボディ５領域を大きいゲート長により広げ、コンタクト１１、１２と同方向にボディコンタクトを付ける。なお、コンタクトを付ける場合、オーミックコンタクトを得るためのプロセスが必要となる。
【００２０】
実施例１、２で作成されたインバータは、配線容量として、ゲート・コンタクト間の容量が０．５５ｆＦと計算された。実施例１、２と同等の従来型のＳＩＯ形とＢｕｌｋ形のインバータの全寄生容量は、それぞれ４．７ｆＦ、５．８ｆＦである。よって、実施例での寄生容量削減効果は、以下のようになる。
【００２１】
ＳＯＩ：１１．２％、　　　　　Ｂｕｌｋ：９．５％　。
（実施例３）
図３に、ボディコンタクトを設けた大幅大長トランジスタのボディコンタクト等の配置を示す。この大幅大長トランジスタは、実施例１（又は実施例２）の方法で作成する。この場合、大幅大長のアクティブ領域３ａに形成されたボディにボディコンタクト１４を接続するための平面的に広げたボディ拡張部を設ける。このボデイ拡張部を有するボデイに対応する形状に、ゲート拡張部Ｇａを有するゲートＧをアクティブ領域３ａの下面側に形成する。ゲートＧにはゲートコンタクト接続可能な形状の引き出し端部Ｇｂをゲート長さ方向に設ける。アクティブ領域３ａおよび素子分離領域４の上に形成された層間絶縁膜８（図１、図２参照）にソース／ドレイン、ゲートおよびボディに通じる穴を開けてソース／ドレインコンタクト１１／１２およびゲートコンタクト１３、ボディコンタクト１４を上方から接続する。
【００２２】
実施例３によれば、実施例１、２と同様にゲートＧがアクティブ領域３ａを挟んでＳ／Ｄコンタクト１１、１２と反対側に配置されているので、大幅大長トランジスタであるが、ゲート・コンタクト間の容量が略０なる。また、ボディコンタクト１４に電圧を与えることでトランジスタの動作を安定化させることができる。
【００２３】
【発明の効果】
本発明による半導体装置は、ゲートとソース／ドレインコンタクトがアクティブ領域を挟んで反対側にあるので、ゲートとソース／ドレインコンタクト間の容量が略０となる。そのためゲート寄生容量が減少するので、半導体装置の動作スピードが向上すると共に、消費電力が大幅に減少する。
【図面の簡単な説明】
【図１】本発明の実施例１に係る半導体装置の製造工程説明図。
【図２】本発明の実施例２に係る半導体装置の製造工程説明図
【図３】本発明の実施例３に係る半導体装置の要部を示す平面図。
【符号の説明】
Ａ１…ＳＯＩ基板のＳｉ基板、　Ａ２…単結晶Ｓｉ基板、
Ｂ…Ｓｉ基板、　Ｇ…ゲート、　Ｓ…ソース（拡散層）、
Ｄ…ドレイン（拡散層）、　２…埋め込み酸化膜（ＢＯＸ）
３…ＳＯＩ層、Ｓｉ層、　３ａ…素子領域、アクティブ領域
４…素子分離領域、　５…ゲート酸化膜、　６…ボディ、
７、８…層間絶縁膜、　１１…ソースコンタクト、
１２…ドレインコンタクト、１３…ゲートコンタクト、
１４…ボディコンタクト、

Claims

半導体層の上部にコンタクトが配置されているＭＯＳ型ＳＯＩ半導体装置において、ゲートを半導体層の下部のみに配置したことを特徴とする半導体装置。
出発基板を半導体基板とし、出発半導体基板に形成する素子分離領域の膜厚を制御することで、半導体層の膜厚を制御可能としたことを特徴とする請求項１に記載の半導体装置。
ボディコンタクトを半導体層の上側から接続すると共に、ボディ領域を平面的に広げたことを特徴とする請求項１または２に記載の半導体装置。
半導体基板に絶縁層、半導体層が積層されたＳＯＩ基板を用い通常のＳＯＩトランジスタ製造プロセスで素子分離領域形成から層間絶縁膜堆積工程まで行い、
その後ＳＯＩ基板の半導体基板をイオン注入分離法で剥離するためのイオン注入を行い、
素子の層間絶縁膜側を他の半導体基板に張り合わせた後、ＳＯＩ基板の半導体基板を剥離して除去し、
現れた絶縁層上に層間絶縁膜を追加し、コンタクトをＳＯＩトランジスタの裏面から接続することを特徴とする請求項１記載の半導体装置の製造方法。
半導体基板を用い通常のバルクトランジスタ製造プロセスで素子分離領域形成から層間絶縁膜堆積工程まで行い、
その後素子分離領域下面位置より下側の半導体基板を剥離するためのイオン注入を行い、
素子の層間絶縁膜側を他の半導体基板に張り合わせた後、素子分離領域下面位置より下側の半導体基板を剥離して除去し、層間絶縁膜を形成し、コンタクトをＳＯＩトランジスタの裏面から接続することを特徴とする請求項２記載の半導体装置の製造方法。