JP2004079509A

JP2004079509A - 表示装置

Info

Publication number: JP2004079509A
Application number: JP2003140955A
Authority: JP
Inventors: Shunpei Yamazaki; 山崎　舜平; Toru Takayama; 高山　徹; Tomohito Murakami; 村上　智史; Hajime Kimura; 木村　肇
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2002-05-17
Filing date: 2003-05-19
Publication date: 2004-03-11
Anticipated expiration: 2023-05-19
Also published as: JP4493933B2

Abstract

【課題】発光素子の劣化を極力抑えるための構造を提供すると共に、各画素に必要とされる容量素子（コンデンサ）を十分に確保するための構造を提供する。
【解決手段】トランジスタ上に、第１パッシベーション膜１１８、第２の金属層、平坦化膜１２１、バリア膜１２２及び第３の金属層の順に積層され、平坦化膜１２１に設けられた第１開口部の側面がバリア膜に覆われ、第１開口部の内側に第２開口部を有し、かつ、第３の金属層は前記第１開口部及び第２開口部を介して前記半導体に接続され、トランジスタの半導体、ゲート絶縁膜、ゲート電極、第１パッシベーション膜１１８及び前記第２の金属層で積層形成された容量素子を備えたことを特徴とする。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子（代表的にはトランジスタ）をデバイスとして用いた表示装置、特にエレクトロルミネセンス表示装置に代表される発光装置に係る技術分野及び該表示装置を画像表示部に備えた電子機器に係る技術分野に属する。
【０００２】
【従来の技術】
近年、基板上にトランジスタ（特に薄膜トランジスタ）を集積化してなる液晶表示装置やエレクトロルミネセンス（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置の開発が進んでいる。これらの表示装置は、いずれもガラス基板上に薄膜形成技術を用いてトランジスタを作り込み、そのトランジスタをマトリクス配列された各画素に配置し、画像表示を行う表示装置として機能させることを特徴とする。
【０００３】
表示装置の画像表示を行う領域（以下、画素部という。）に要求される仕様は様々であるが、まずドット数が多くて高精細であること、各画素の有効表示領域の面積が大きく明るい画像表示が可能なこと、そして、画素部の全域に渡って点欠陥や線欠陥を誘因するような不良がないこと、等が挙げられる。これらの仕様を満たすためには、各画素に配置されるトランジスタの性能が良いことだけでなく、安定したプロセスで歩留まり良くトランジスタを形成できる技術が必要である。
【０００４】
また、エレクトロルミネセンス表示装置の中でも有機エレクトロルミネセンス表示装置は、発光源となる発光素子に有機化合物を用いるため、有機化合物の劣化を抑制するための工夫が信頼性確保にあたって重要課題となる（例えば、特許文献１参照。）。即ち、信頼性の高い表示装置を得るためには、作製途中のみならず、完成後の経時劣化までも考慮して信頼性対策を施しておく必要がある。
【０００５】
【特許文献１】
特開２００１−２０３０７６号公報
【０００６】
【発明が解決しようとする課題】
本発明は、エレクトロルミネセンス表示装置に代表される発光装置において、発光素子の劣化を極力抑えるための構造を提供すると共に、各画素に必要とされる容量素子（コンデンサ）を十分に確保するための構造を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明の要旨は、前掲の課題を解決する手段として、平坦化膜の経時変化による影響を防ぐための手段及び開口率を損なうことなく大きな電荷保持特性を有する手段を備えたことを特徴とする表示装置である。即ち、トランジスタを覆う平坦化膜を窒化シリコン膜等の緻密な絶縁膜で封入することにより、その経時変化（脱ガス等）を防ぎ、さらに多層配線のメリットを活用して積層構造の容量素子を設けることにより、開口率を損なうことなく電荷保持特性の良い容量素子を含む画素を備えたことを特徴とする。
【０００８】
なお、ここで発光素子とは、一対の電極（陽極及び陰極）の間に発光体（発光層、キャリア注入層、キャリア輸送層、キャリア阻止層その他の発光に必要な有機化合物もしくは無機化合物を積層してなる積層体を指す。）を設けた素子をいう。例えば、エレクトロルミネセンス素子は、発光素子に該当する。
【０００９】
具体的には、本発明は、半導体、該半導体上のゲート絶縁膜、該ゲート絶縁膜上の第１の金属層、前記半導体の上方に設けられた第１パッシベーション膜、該第１パッシベーション膜上の第２の金属層、該第２の金属層上の平坦化膜、該平坦化膜上のバリア膜及び該バリア膜上の第３の金属層を有する表示装置であって、
前記平坦化膜に設けられた第１開口部の側面が前記バリア膜に覆われると共に、前記第１開口部の内側に前記ゲート絶縁膜、前記第１パッシベーション膜及び前記バリア膜を含む積層体に設けられた第２開口部を有し、かつ、前記第３の金属層は、前記第１開口部及び第２開口部を介して前記半導体に接続され、
前記半導体、前記ゲート絶縁膜及び前記第１の金属層で構成される第１容量素子と、前記第１の金属層、前記第１パッシベーション膜及び前記第２の金属層で構成される第２容量素子とを備えたことを特徴とする。
【００１０】
また、上記本発明において、容量素子の構成は、前記半導体、前記ゲート絶縁膜及び前記第１の金属層で構成される第１容量素子と、前記第１の金属層、前記第１パッシベーション膜及び前記第２の金属層で構成される第２容量素子と、前記第２の金属層、前記バリア膜及び前記第３の金属で構成される第３容量素子とを備えたことを特徴とする構成であれば、さらに電荷保持特性を良好なものとすることができる。
【００１１】
また、上記本発明において、容量素子の構成は、前記半導体、前記ゲート絶縁膜及び前記第１の金属層で構成される第１容量素子と、前記第１の金属層、前記第１パッシベーション膜、前記バリア膜及び前記第３の金属層で構成される第２容量素子とを備えたことを特徴とするものであっても良い。
【００１２】
また、上記本発明において、容量素子の構成は、前記半導体、前記ゲート絶縁膜、前記第１パッシベーション膜、前記バリア膜及び前記第３の金属層で構成される容量素子を備えたことを特徴とするものであっても良い。
【００１３】
また、上記本発明において、容量素子の構成は、前記半導体、前記ゲート絶縁膜、前記第１パッシベーション膜及び前記第２の金属層で構成される容量素子を備えたことを特徴とするものであっても良い。
【００１４】
また、上記本発明において、容量素子の構成は、前記第１の金属層、前記第１パッシベーション膜及び前記第２の金属層で構成される容量素子を備えたことを特徴とするものであっても良い。
【００１５】
以下、本発明の表示装置に係る実施の形態について、図面等を参照しながら詳細な説明を行う。
【００１６】
【発明の実施の形態】
〔実施の形態１〕
本実施の形態は、本発明のエレクトロルミネセンス表示装置の一例である。図１において、図１（Ａ）は、エレクトロルミネセンス表示装置の一画素における上面回路図（ＣＡＤ図面）であり、図１（Ｂ）はその回路構成を模式的に現した回路図である。図１（Ｂ）に示すエレクトロルミネセンス表示装置の各画素は、信号線１１、選択ゲート配線１２、電流線１３、電源線（定電圧もしくは定電流を供給する配線）１４、消去ゲート線１５及び電流ゲート線１６を有し、各画素には選択トランジスタ１７、駆動トランジスタ１８、ビデオ用Ｃｓ（ビデオ用の容量素子）１９、消去トランジスタ２０、電流源トランジスタ２１、入力トランジスタ２２、保持トランジスタ２３、電流源用Ｃｓ（電流源用の容量素子）２４及び発光素子２５が設けられている。なお、本実施の形態に示す画素の回路構成については、本出願人による特願２００１−２８９９８３号明細書に記載されており、本出願人の発明による新規な構成である。
【００１７】
本実施の形態のエレクトロルミネセンス表示装置の特徴として、光取り出しがトランジスタを形成した基板とは逆向きに行われるため、画素電極（陽極もしくは陰極）の下に如何なる回路を組み込んでも開口率（（画素面積に対して実効的な表示領域の占める割合））の面積を低下させることがないという点である。勿論、本発明の適用は、図１（Ａ）、（Ｂ）に示した構成に限定されるものではなく、他の回路構成への適用は当業者が適宜行えば良い。
【００１８】
次に、図１（Ａ）、（Ｂ）に示したエレクトロルミネセンス表示装置の一画素における代表的な断面構造を図２（Ａ）、（Ｂ）に示す。図２（Ａ）の断面図は、選択トランジスタ１７及び電流源用Ｃｓ（電流源用容量素子）１４の断面図、図２（Ｂ）は、電流源用Ｃｓ２４及び駆動トランジスタ１８の断面図である。
【００１９】
図２（Ａ）において、１０１は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もしくはプラスチック基板（プラスチックフィルムを含む。）を用いることができる。また、１０２は窒化酸化シリコン膜、酸化窒化シリコン膜もしくはこれらの積層膜からなる下地膜である。さらに、下地膜１０２の上には、選択トランジスタ１７の活性層となる半導体が設けられ、該活性層は、ソース領域１０３、ドレイン領域１０４、ＬＤＤ領域１０５ａ〜１０５ｄ及びチャネル形成領域１０６ａ、１０６ｂを有し、ソース領域１０３とドレイン領域１０４の間に、二つのチャネル形成領域及び四つのＬＤＤ領域を有している。このとき同時に、ビデオ用Ｃｓ１９の下方電極１０８、電流源用Ｃｓ２４の下方電極１０９、駆動トランジスタ１８の活性層を構成するソース領域１１０、ドレイン領域１１１及びチャネル形成領域１１２が形成される。
【００２０】
なお、選択トランジスタ１７のソース領域１０３、ドレイン領域１０４及びＬＤＤ領域１０５ａ〜１０５ｄはｎ型不純物領域であり、駆動トランジスタ１８のソース領域１１０及びドレイン領域１１１はｐ型不純物領域である。また、選択トランジスタ１７のチャネル形成領域１０６ａ及び１０６ｂ、駆動トランジスタ１８のチャネル形成領域１１２、ビデオ用Ｃｓ１９の第１電極（下方側電極）１０８並びに電流源用Ｃｓ２４の第１電極（下方側電極）１０９は真性（いわゆるｉ型）の半導体である。
【００２１】
これら半導体上には、酸化シリコン膜、酸化窒化シリコン膜（Ｓｉが２５〜３５原子％、酸素が５５〜６５原子％、窒素が１〜２０原子％、水素が０．１〜１０原子％で含まれるシリコン化合物膜をいう。以下、同じ。）、窒化アルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜もしくはこれらの絶縁膜と窒化シリコン膜との積層膜を用いたゲート絶縁膜１１３が設けられる。ゲート絶縁膜１１３は、選択トランジスタ１７及び駆動トランジスタ１８のゲート絶縁膜として機能すると共に、ビデオ用Ｃｓ１９の誘電体及び電流源用Ｃｓ２４の第１誘電体（下方側誘電体）を兼ねる。
【００２２】
ゲート絶縁膜１１３上には、第１の金属層をパターン加工して、選択トランジスタ１７のゲート電極１１４ａ及び１１４ｂ、駆動トランジスタ１８のゲート電極１１５が設けられる。なお、各ゲート電極は、一層目の電極（窒化タンタル膜）と二層目の電極（タングステン膜）の形状が異なり、一層目の電極の方が二層目の電極よりも線幅が広くなっている。この特徴の形成方法並びにこのような構造のゲート電極とした理由及び利点等については、本出願人による特開２００２−５７１６２号公報を参照すれば良い。また、ゲート電極の形成と同時に、ビデオ用Ｃｓ１９の第２電極（上方側電極）１１６及び電流源用Ｃｓ２４の第２電極（中間電極）１１７が設けられる。
【００２３】
これらゲート電極及びＣｓ用電極上には、第１パッシベーション膜１１８として、窒化酸化シリコン膜（Ｓｉが２５〜３５原子％、酸素が１５〜３０原子％、窒素が２０〜３５原子％、水素が１５〜２５原子％で含まれるシリコン化合物膜をいう。以下、同じ。）もしくはプラズマＣＶＤ法で形成された窒化シリコン膜を０．１〜１μｍ（好ましくは、０．２〜０．５μｍ）で設ける。この第１パッシベーション膜１１８は、水素を１５〜２５原子％の濃度で含むため、加熱による水素供給源として機能させ、活性層となる半導体の水素終端を行うことができる。また、同時に、電流源用Ｃｓ２４において、第２誘電体（上方側誘電体）として機能する。
【００２４】
第１パッシベーション膜１１８上には、第２の金属層をパターン加工して、選択トランジスタ１７のドレイン配線１１９及び電流源用Ｃｓ２４の第３電極（上方側電極）１２０が設けられる。ドレイン配線１１９は、選択トランジスタ１７のドレイン領域１０４とビデオ用Ｃｓ１９の第２電極１１６とを電気的に接続する。なお、第２の金属層としては、如何なる金属膜を用いても良いが、低抵抗なアルミニウム膜もしくは銅薄膜（銅合金膜を含む。）を用いることが望ましい。また、その上に形成される平坦化層１１９との密着性を考慮することが望ましい。
【００２５】
これらドレイン配線１１９及び第３電極１２０上には、平坦化膜１２１が０．５〜３μｍ（好ましくは、１〜２μｍ）で設けられる。平坦化膜１２１としては、スピンコーティング法（塗布法）で形成可能な有機樹脂膜もしくは無機絶縁膜を用いることができる。勿論、ＣＶＤ法もしくはスパッタ法その他の気相法で形成された無機絶縁膜を研磨（機械的研磨、化学的研磨もしくはこれらを併用したものを含む。）したものであっても良い。本発明の実施にあたっては、プラズマ処理を行わずに済む感光性有機樹脂膜（好ましくはポジ型）を用いると良い。感光性有機樹脂膜（代表的には感光性アクリル膜）は、現像液によるエッチングのみでパターン加工が可能であるため、膜中にプラズマダメージを残すことなく形成できる。
【００２６】
平坦化膜１２１は、露光及び現像工程を経て、選択トランジスタ１７のソース領域１０３、駆動トランジスタ１８のソース領域１１０及び１１１、ビデオ用Ｃｓ１９の第１電極１０８（厳密には、第１電極１０８に隣接して設けられたｐ型不純物領域）並びに電流源用Ｃｓ２４の第３電極１２０の上方に開口部（平坦化膜１２１に設けられた開口部を、第１開口部という。以下、同じ。）が設けられる。そして、第１開口部の設けられた平坦化膜１２１を覆うようにバリア膜１２２が３０〜１００ｎｍ（好ましくは４０〜６０ｎｍ）で設けられ、前掲の第１開口部の内側においては、該バリア膜１２２、第１パッシベーション膜１１８及びゲート絶縁膜１１３に開口部（これらの絶縁膜に設けられた開口部を、第２開口部という。以下、同じ。）が設けられる。
【００２７】
ここで特徴的な点は、バリア膜１２２として、極めて緻密な膜質の窒化シリコン膜を用いる点である。この点については、後述する。
【００２８】
また、第１開口部においては、バリア膜１２２と第１パッシベーション膜１１８が１〜５μｍ（典型的には２〜３μｍ）の範囲で接しており、そのため、平坦化膜１２１はバリア膜１２２と第１パッシベーション膜１１８によって完全に閉じ込められた状態となっている。その結果、平坦化膜１２１として有機樹脂膜やスピンオングラス（ＳＯＧ）膜を用いたとしても、経時変化による脱ガスの発生を効果的に抑えることができるため、それに起因するトランジスタ特性や発光素子の経時劣化を抑えることができる。
【００２９】
バリア膜１２２上には、選択トランジスタ１７のソース配線１２３（図１（Ｂ）の信号線１１に相当する。）、ビデオ用Ｃｓ１９の第１電極１０８と電流源用Ｃｓ２４の第３電極１２０とを接続する接続配線１２４（駆動トランジスタ１８のソース配線を兼ねると共に、図１（Ｂ）の電源線１４に相当する。）及び画素電極１２５が設けられる。これらの電極は、第１開口部もしくは第２開口部を介してそれぞれ対応する電極へ電気的に接続される。本実施の形態では、これらの電極を下から順にチタン膜３１、窒化チタン膜３２、アルミニウム膜（アルミニウム合金膜及び他の元素が添加されたアルミニウム膜を含む。以下、同じ。）３３の三層構造としている。その理由として、▲１▼シリコン膜とのオーミック接触を良好なものとするために最下層はチタン膜が好ましいこと、▲２▼チタン膜とアルミニウムとの接触抵抗を低減するために窒化チタン膜が好ましいこと、▲３▼画素電極（発光素子の陽極）として窒化チタン膜を用いることができること、▲４▼アルミニウム膜の断面を利用して光取り出し効率の向上が期待できること、が挙げられる。
【００３０】
本実施の形態では、画素電極１２５となる電極をチタン膜３１、窒化チタン膜３２及びアルミニウム膜３３で構成しており、発光領域（実効表示領域）において、アルミニウム膜３３を選択的に除去して窒化チタン膜３２を露出させている。その結果、窒化チタン膜３２の表面を発光素子２５の陽極として用いることが可能となる。さらに、有機樹脂膜１２６を用いてアルミニウム膜３３をエッチングする際、図２（Ｂ）に示すように、アルミニウム膜３３の断面形状がテーパー形状となるように調節することで、発光体１２６を横方向に伝播した光を上方へ反射させ、全体として光の取り出し効率の向上を期待することができる。この反射効果は、画素電極の全周囲で、即ち画素電極の輪郭に沿って効果が得られる。
【００３１】
なお、発光体（キャリア注入層、キャリア輸送層、キャリア阻止層、発光層その他のキャリアの再結合に寄与する有機化合物もしくは無機化合物またはこれらの積層体を指す。以下、同じ。）１２６は、陽極（窒化チタン膜）３２及び陰極（周期表の１族もしくは２族に属する元素を含む電極を指す。以下、同じ。）１２７との間に設けられて発光素子２５を構成し、発光素子２５は第２パッシベーション膜１２８で保護される。第２パッシベーション膜１２８は、第１パッシベーション膜１１８と同一材料でも良いが、バリア膜１２２と同一である方がより保護機能が高く好ましい。また、発光体１２６は公知の如何なる材料を用いても良い。
【００３２】
以上の構成を含む本発明のエレクトロルミネセンス表示装置の画素構成（図１（Ａ））の特徴は、選択ゲート線１２、消去ゲート線１５及び電流ゲート線１６がいずれも同じ層の金属層（第１の金属層）で形成され、信号線１１、電流線１３及び電源線１４がいずれも同じ層の金属層（第２の金属層）で形成されると共に、第１の金属層と第２の金属層が交差する部分については、第２の金属層よりもさらに上層にある第３の金属層を用いて橋渡しする構成にある。
【００３３】
即ち、第１の金属層と第２の金属層が交差する場合は、その間に０．１〜０．５μｍ程度の比較的薄い第１パッシベーション膜１１８しか存在せず寄生容量が形成されてしまうが、第１の金属層と第３の金属層を交差させる場合は、その間に０．５〜３μｍの厚い平坦化膜１２１が存在するため寄生容量を殆ど無視することができる。
【００３４】
また、デバイス構成としての特徴は、まず第１に、平坦化膜１２１が第１パッシベーション膜１１８及びバリア膜１２２により封入されているため、平坦化膜１２１からの脱ガス等による経時劣化の問題がなく、信頼性の高い表示装置を得ることができる。
【００３５】
また、第２に、容量素子を積層形成することにより少ない面積で大きな容量値を確保できる。例えば、電流源用Ｃｓ２４は、第１電極１０９、第２電極１１７及び誘電体（ゲート絶縁膜）１１３で第１容量素子を構成し、第２電極１１７、第３電極１２０及び誘電体（第１パッシベーション膜）１１８で第２容量素子を構成しており、これらが並列に接続された構成となっている。なお、図示しないが、第１電極１０９及び第３電極１２０は固定電位（同電位でも良い。）である。このように、半導体／ゲート絶縁膜／第１の金属層で構成する第１容量素子と第１の金属層／第１パッシベーション膜／第２の金属層で構成する第２容量素子との積層構造の容量素子とすることで、少ない面積で大きな容量値を確保することができる。
【００３６】
なお、ビデオ用Ｃｓ１９は、第１電極１０８、第２電極１１６及び誘電体（ゲート絶縁膜）１１３で容量素子を構成している。このように、積層構造としなくても十分な場合は、二つの電極を用いる容量素子を形成することも可能である。
【００３７】
また、第３に、図２（Ｂ）に示した特殊な構造の画素電極１２５を発光素子２５の陽極として用いることにより光取り出し効率を高め、輝度が高く明るいエレクトロルミネセンス表示装置とすることができる。なお、輝度が高いということは少ない消費電力で明るい画像が得られるということであり、低消費電力化を図ることができ、さらに、低消費電力化することにより発光素子２５の劣化の進行度を抑え、信頼性を高くすることも可能である。
【００３８】
以上のように、本実施の形態のエレクトロルミネセンス表示装置は、多層配線を活用することにより各画素に必要とされる容量値（電荷保持用の容量値）を十分な大きさで確保し、かつ、信頼性が高く輝度の高い表示装置となる。
【００３９】
（本発明で用いる窒化シリコン膜について）
本発明で用いる窒化シリコン膜は、高周波スパッタ法により形成される極めて緻密な膜質の窒化シリコン膜であり、以下の表１に示すプロセス条件で形成される（代表的な例についても併記した。）。なお、ここで述べる窒化シリコン膜は、本発明において、窒化シリコン膜が用いられる部分すべてに適用可能である。また、表中の「ＲＦＳＰ−ＳｉＮ」とは、高周波スパッタ法により形成された窒化シリコン膜を指す。また、「Ｔ／Ｓ」とは、ターゲットと基板との距離である。
【００４０】
【表１】

【００４１】
スパッタガスとして用いるＡｒは、基板を加熱するためのガスとして基板裏面側に吹き付けるように導入され、最終的にＮ_２と混合されてスパッタに寄与する。また、表１に示す成膜条件は、代表的な条件であってここに示す数値に限定されるものではなく、成膜されたＳｉＮ膜の物性パラメータが後に表４において示す物性パラメータの範囲内に入る限り、実施者が適宜変更しても良い。
【００４２】
ここで上記高周波スパッタ法により窒化シリコン膜を成膜するにあたって使用するスパッタ装置の概略図を図１７に示す。図１７において、３０はチャンバー壁、３１は磁場を形成するための可動式マグネット、３２は単結晶シリコンターゲット、３３は防護シャッター、３４は被処理基板、３６ａ及び３６ｂはヒーター、３７は基板チャック機構、３８は防着板、３９はバルブ（コンダクタンスバルブもしくはメインバルブ）である。また、チャンバー壁３０には、ガス導入管４０、４１は、それぞれＮ_２（もしくはＮ_２と希ガスの混合ガス）及び希ガスの導入管である。
【００４３】
また、比較例として従来のプラズマＣＶＤ法により形成される窒化シリコン膜の成膜条件を表２に示す。なお、表中の「ＰＣＶＤ−ＳｉＮ」とは、プラズマＣＶＤ法により形成された窒化シリコン膜を指す。
【００４４】
【表２】

【００４５】
次に、表１の成膜条件で成膜された窒化シリコン膜と表２の成膜条件で成膜された窒化シリコン膜の代表的な物性値（物性パラメータ）について、比較した結果を表３にまとめる。なお、「ＲＦＳＰ−ＳｉＮ（Ｎｏ．１）」と「ＲＦＳＰ−ＳｉＮ（Ｎｏ．２）」との違いは、成膜装置による違いであり、本発明のバリア膜として用いる窒化シリコン膜としての機能を損なうものではない。また、内部応力は、圧縮応力か引っ張り応力かで数値の正負の符号が変わるが、ここでは絶対値のみを取り扱う。
【００４６】
【表３】

【００４７】
表３に示すように、これらＲＦＳＰ−ＳｉＮ（Ｎｏ．１）及びＲＦＳＰ−ＳｉＮ（Ｎｏ．２）に共通の特徴点は、ＰＣＶＤ−ＳｉＮ膜と比較して、エッチング速度（ＬＡＬ５００を用いて２０℃でエッチングした際のエッチング速度をいう。以下、同じ。）が遅く、水素濃度が低い点が挙げられる。なお、「ＬＡＬ５００」とは、橋本化成株式会社製「ＬＡＬ５００　ＳＡバッファードフッ酸」であり、ＮＨ_４ＨＦ_２（７．１３％）とＮＨ_４Ｆ（１５．４％）の水溶液である。また、内部応力は、プラズマＣＶＤ法で成膜された窒化シリコン膜よりも絶対値で比較して小さい値となっている。
【００４８】
ここで本発明者らが表１の成膜条件によって成膜した窒化シリコン膜の諸物性のパラメータを表４にまとめる。
【００４９】
【表４】

【００５０】
また、当該窒化シリコン膜をＳＩＭＳ（質量二次イオン分析）により調べた結果を図１１に、そのＦＴ−ＩＲの結果を図１２に、その透過率を図１３に示す。なお、図１３には表２の成膜条件で成膜した窒化シリコン膜についても併せて表記する。透過率については、従来のＰＣＶＤ−ＳｉＮ膜と比べて遜色はない。
【００５１】
本発明で用いる窒化シリコン膜においては、表４に示すパラメータを満たす窒化シリコン膜が望ましい。即ち、窒化シリコン膜として、▲１▼エッチング速度が９ｎｍ以下（好ましくは、０．５〜３．５ｎｍ以下）である窒化シリコン膜を用いること、▲２▼水素濃度が１×１０^２１ａｔｏｍｓ／ｃｍ^−３以下（好ましくは、５×１０^２０ａｔｏｍｓ／ｃｍ^−３以下）であること、▲３▼水素濃度が１×１０^２１ａｔｏｍｓ／ｃｍ^−３以下（好ましくは、５×１０^２０ａｔｏｍｓ／ｃｍ^−３以下）で、かつ、酸素濃度が５×１０^１８〜５×１０^２１ａｔｏｍｓ／ｃｍ^−３（好ましくは、１×１０^１９〜１×１０^２１ａｔｏｍｓ／ｃｍ^−３）であること、▲４▼エッチング速度が９ｎｍ以下（好ましくは、０．５〜３．５ｎｍ以下）で、かつ、水素濃度が１×１０^２１ａｔｏｍｓ／ｃｍ^−３以下（好ましくは、５×１０^２０ａｔｏｍｓ／ｃｍ^−３以下）であること、▲５▼エッチング速度が９ｎｍ以下（好ましくは、０．５〜３．５ｎｍ以下）で、かつ、水素濃度が１×１０^２１ａｔｏｍｓ／ｃｍ^−３以下（好ましくは、５×１０^２０ａｔｏｍｓ／ｃｍ^−３以下）で、かつ、酸素濃度が５×１０^１８〜５×１０^２１ａｔｏｍｓ／ｃｍ^−３（好ましくは、１×１０^１９〜１×１０^２１ａｔｏｍｓ／ｃｍ^−３）であること、のいずれかを満たすことが望ましい。
【００５２】
また、内部応力の絶対値は、２×１０^１０ｄｙｎ／ｃｍ^２以下、好ましくは５×１０^９ｄｙｎ／ｃｍ^２以下、さらに好ましくは５×１０^８ｄｙｎ／ｃｍ^２以下とすると良い。内部応力を小さくすれば、他の膜との界面における準位の発生を低減できる。さらに、内部応力による膜はがれを防止できる。
【００５３】
また、表１の成膜条件による窒化シリコン膜は、Ｎａ、Ｌｉその他の周期表の１族もしくは２族に属する元素に対するブロッキング効果が極めて強く、これらの可動イオン等の拡散を効果的に抑制することができる。例えば、本発明に用いる陰極としては、アルミニウムに０．２〜１．５ｗｔ％（好ましくは０．５〜１．０ｗｔ％）のリチウムを添加した金属膜が電荷注入性その他の点で好適であるが、この場合において、リチウムの拡散によってトランジスタの動作に害を及ぼすことが懸念される。しかしながら、本発明では、バリア膜で完全に保護されることとなるため、リチウムのトランジスタ方向への拡散は気にする必要がない。
【００５４】
この事実を示すデータを図１４〜１６に示す。図１４は、表２の成膜条件で成膜した窒化シリコン膜（ＰＣＶＤ−ＳｉＮ膜）を誘電体としたＭＯＳ構造のＢＴストレス試験前後におけるＣ−Ｖ特性の変化を示す図である。試料の構造は、図１６（Ａ）に示す通りであり、表面電極にＡｌ−Ｌｉ（リチウムを添加したアルミニウム）電極を用いることによりリチウム拡散による影響の有無を確かめることができる。図１４によれば、ＢＴストレス試験によりＣ−Ｖ特性が大きくシフトし、表面電極からのリチウムの拡散による影響が顕著に現れていることが確認できる。
【００５５】
次に、図１５（Ａ）、（Ｂ）は、表１の成膜条件で成膜した窒化シリコン膜を誘電体としたＭＯＳ構造のＢＴストレス試験前後におけるＣ−Ｖ特性である。図１５（Ａ）、（Ｂ）の違いは、図１５（Ａ）が表面電極にＡｌ−Ｓｉ（シリコンを添加したアルミニウム膜）電極を用いるのに対し、図１５（Ｂ）が表面電極にＡｌ−Ｌｉ（リチウムを添加したアルミニウム膜）電極を用いる点である。なお、図１５（Ｂ）の結果は、図１６（Ｂ）に示すＭＯＳ構造の測定結果である。ここで熱酸化膜との積層構造としたのは、窒化シリコン膜とシリコン基板との間の界面準位の影響を低減するためである。
【００５６】
図１５（Ａ）、（Ｂ）の両グラフを比較すると、両グラフともにＢＴストレス試験前後におけるＣ−Ｖ特性のシフトは殆ど差がなく、リチウム拡散の影響が現れていないこと、即ち、表１の成膜条件で成膜した窒化シリコン膜が効果的にブロッキング膜として機能していることが確認できる。
【００５７】
このように、本発明に用いる窒化シリコン膜は、非常に緻密でＮａやＬｉといった可動元素に対するブロッキング効果が高いため、平坦化膜からの脱ガス成分の拡散を抑制すると共に、Ａｌ−Ｌｉ電極等からのＬｉ拡散を効果的に抑制することで信頼性の高い表示装置を実現することができる。緻密である理由として、本発明者らは、単結晶シリコンターゲットの表面で薄い窒化シリコン膜が形成され、その窒化シリコン膜が基板へ積層されて成膜されるため、膜中にシリコンクラスタが混入されにくくなった結果として緻密になるのではないかと推測している。
【００５８】
また、室温から２００℃程度の低温下のスパッタ法で成膜されるため、本発明のバリア膜として用いる場合のように、樹脂膜の上に成膜できる点においてプラズマＣＶＤ法よりも有利である。
【００５９】
〔実施の形態２〕
本実施の形態は、実施の形態１とは異なる構成で電流源用Ｃｓを形成した例であり、第３の金属層を電極として用いている。なお、その他の構成は、実施の形態１と同じであるから、実施の形態１の説明を参照すれば良い。従って、本実施の形態では、実施の形態１と異なる点のみに着目して説明する。
【００６０】
図３（Ａ）、（Ｂ）は、実施の形態１における図２（Ａ）、（Ｂ）に相当する図面であり、実施の形態１と同じ符号を付してある部分は、実施の形態１で説明したものと同じ構成を有している。本実施の形態の場合、電流源用Ｃｓ２６の構成に特徴があり、図２（Ａ）において、平坦化層１２１を除去してある。即ち、第１電極１０９、誘電体（ゲート絶縁膜１１３）及び第２電極１１７で構成される第１の容量素子、第２電極１１７、誘電体（第１パッシベーション膜１１８）及び第３電極１２０で構成される第２の容量素子並びに第３電極１２０、バリア膜１２２及び第４電極３０１で構成される第３の容量素子の三つの容量素子を積層形成した構成となっている。
【００６１】
本実施の形態では、容量素子を三つ形成するために第１電極１０９及び第３電極１２０を固定電位としている。勿論、第２電極１１７及び第４電極３０１を固定電位としても同様である。即ち、交互に固定電位の電極を重ねておくことで最大限に容量を形成することができる。ただし、どの電極を固定電位とするかは回路設計において自由に設定可能であり、前掲の構成に限定する必要はない。
【００６２】
以上の構成を採用すると、三つの容量素子を小さい面積で形成することが可能となるため、開口率を損失を最小限に抑えつつ大容量を確保することができる。なお、本実施の形態に示す容量素子の構成は、電流源用Ｃｓへの適用に限られるものではなく、ビデオ用Ｃｓ１９その他の画素内に必要とされる容量素子（Ｃｓ）として用いることができる。
【００６３】
〔実施の形態３〕
本実施の形態は、実施の形態１とは異なる構成で電流源用Ｃｓを形成した例であり、第３の金属層を電極として用いている。なお、その他の構成は、実施の形態１と同じであるから、実施の形態１の説明を参照すれば良い。従って、本実施の形態では、実施の形態１と異なる点のみに着目して説明する。
【００６４】
図４（Ａ）、（Ｂ）は、実施の形態１における図２（Ａ）、（Ｂ）に相当する図面であり、実施の形態１と同じ符号を付してある部分は、実施の形態１で説明したものと同じ構成を有している。本実施の形態の場合、電流源用Ｃｓ２８の構成に特徴があり、図２（Ａ）において、平坦化層１２１及び第３電極１２０を除去してある。即ち、第１電極１０９、ゲート絶縁膜１１３及び第２電極１１７で構成される第１の容量素子並びに第２電極１１７、誘電体（第１パッシベーション膜１１８及びバリア膜１２２の積層体）及び第４電極４０１で構成される第２の容量素子の二つの容量素子を積層形成した構成となっている。この場合、誘電体が積層形成されているので、ピンホール等による不良の発生確率が大幅に低減するという利点がある。
【００６５】
本実施の形態では、容量素子を二つ形成するために第１電極１０９及び第４電極４０１を固定電位としている。ただし、どの電極を固定電位とするかは回路設計において自由に設定可能であり、前掲の構成に限定する必要はない。
【００６６】
以上の構成を採用すると、二つの容量素子を小さい面積で形成することが可能となるため、開口率を損失を抑えつつ大容量を確保することができる。なお、本実施の形態に示す容量素子の構成は、電流源用Ｃｓへの適用に限られるものではなく、ビデオ用Ｃｓ１９その他の画素内に必要とされる容量素子（Ｃｓ）として用いることができる。
【００６７】
〔実施の形態４〕
本実施の形態は、実施の形態１とは異なる構成で電流源用Ｃｓを形成した例であり、第３の金属層を電極として用いている。なお、その他の構成は、実施の形態１と同じであるから、実施の形態１の説明を参照すれば良い。従って、本実施の形態では、実施の形態１と異なる点のみに着目して説明する。
【００６８】
図５（Ａ）、（Ｂ）は、実施の形態１における図２（Ａ）、（Ｂ）に相当する図面であり、実施の形態１と同じ符号を付してある部分は、実施の形態１で説明したものと同じ構成を有している。本実施の形態の場合、電流源用Ｃｓ３０の構成に特徴があり、図５（Ａ）において、平坦化層１２１、第３電極１２０及び第２電極１１７を除去してある。即ち、第１電極１０９、誘電体（ゲート絶縁膜１１３、第１パッシベーション膜１１８及びバリア膜１２２の積層体）及び第４電極５０１で構成される容量素子となっている。本実施の形態では、第１電極１０９を固定電位としているが、どの電極を固定電位とするかは回路設計において自由に設定可能であり、前掲の構成に限定する必要はない。また、この場合、誘電体が三層の絶縁膜で積層形成されているので、ピンホール等による不良の発生確率を最小限に抑えることができるという利点がある。
【００６９】
また、本実施の形態とした場合、第２電極１１７が存在しないため第１電極１０９、即ち半導体には導電型を付与する不純物が添加される。即ち、図１〜図４の構成とした場合は、第２電極１１７に定電圧を印加しないと第１電極１０９を電極として機能させることができないが、本実施の形態の構成とすると、第４電極５０１に定電圧を与えなくても常に容量として機能させることができる。この効果は表示装置の消費電力の低減に寄与する。
【００７０】
なお、以上の構成は、電流源用Ｃｓへの適用に限られるものではなく、ビデオ用Ｃｓ１９その他の画素内に必要とされる容量素子（Ｃｓ）として用いることもできる。
【００７１】
〔実施の形態５〕
本実施の形態は、実施の形態１とは異なる構成で電流源用Ｃｓを形成した例であり、第３の金属層を電極として用いている。なお、その他の構成は、実施の形態１と同じであるから、実施の形態１の説明を参照すれば良い。従って、本実施の形態では、実施の形態１と異なる点のみに着目して説明する。
【００７２】
図６（Ａ）、（Ｂ）は、実施の形態１における図２（Ａ）、（Ｂ）に相当する図面であり、実施の形態１と同じ符号を付してある部分は、実施の形態１で説明したものと同じ構成を有している。本実施の形態の場合、電流源用Ｃｓ３２の構成に特徴があり、図２（Ａ）において、第２電極１１７を除去してある。即ち、第１電極１０９が不純物の添加によって電極化しているため、第３電極１２０に定電圧を印加しておかなくても常に電極として機能させることができ、低消費電力化に寄与する。
【００７３】
また、電流源用Ｃｓ３２の構成は、第１電極１０９、誘電体（ゲート絶縁膜１１３及び第１パッシベーション膜１１８の積層体）及び第３電極１２０で構成される。この場合、誘電体が積層形成されているので、ピンホール等による不良の発生確率が大幅に低減するという利点がある。また、本実施の形態では、第１電極１０９を固定電位としているが、どの電極を固定電位とするかは回路設計において自由に設定可能であり、前掲の構成に限定する必要はない。
【００７４】
なお、以上の構成は、電流源用Ｃｓへの適用に限られるものではなく、ビデオ用Ｃｓ１９その他の画素内に必要とされる容量素子（Ｃｓ）として用いることもできる。また、実施の形態１〜４のいずれの構成とも組み合わせて実施することが可能である。
【００７５】
〔実施の形態６〕
本実施の形態は、実施の形態１とは異なる構成で電流源用Ｃｓを形成した例であり、第３の金属層を電極として用いている。なお、その他の構成は、実施の形態１と同じであるから、実施の形態１の説明を参照すれば良い。従って、本実施の形態では、実施の形態１と異なる点のみに着目して説明する。
【００７６】
図７（Ａ）、（Ｂ）は、実施の形態１における図２（Ａ）、（Ｂ）に相当する図面であり、実施の形態１と同じ符号を付してある部分は、実施の形態１で説明したものと同じ構成を有している。本実施の形態の場合、電流源用Ｃｓ３４の構成に特徴があり、図２（Ａ）において、第１電極１０９を除去してある。
【００７７】
また、電流源用Ｃｓ３４の構成は、第２電極１１７、誘電体（第１パッシベーション膜１１８）及び第３電極１２０で構成される。なお、本実施の形態では、第３電極１２０を固定電位としているが、どの電極を固定電位とするかは回路設計において自由に設定可能であり、前掲の構成に限定する必要はない。
【００７８】
なお、以上の構成は、電流源用Ｃｓへの適用に限られるものではなく、ビデオ用Ｃｓ１９その他の画素内に必要とされる容量素子（Ｃｓ）として用いることもできる。また、実施の形態１〜４のいずれの構成とも組み合わせて実施することが可能である。
【００７９】
〔実施の形態７〕
本実施の形態は、画素の構成を実施の形態１とは異なる構成とした例について、図８を用いて説明する。図８（Ａ）に示す画素構成の特徴は、選択ゲート線１２、消去ゲート線１５及び電流ゲート線１６がいずれも同じ層の金属層（第１の金属層）で形成され、信号線１１、電流線１３及び電源線１４がいずれも同じ層の金属層（第２の金属層）で形成されると共に、第１の金属層と第２の金属層が交差する構成となっている点にある。この場合、その間に０．１〜０．５μｍ程度の比較的薄い第１パッシベーション膜１１８しか存在せず寄生容量が形成されてしまうが、実施の形態１の構成よりもコンタクト数が減少するため、開口率が向上するという利点がある。
【００８０】
なお、本実施の形態の画素構成において、画素内には実施の形態１〜６に示したいずれの構成の容量素子を形成しても良い。
【００８１】
〔実施の形態８〕
実施の形態１〜７に示した薄膜トランジスタの構成はいずれもトップゲート構造（具体的にはプレーナ構造）であるが、各実施の形態では、ボトムゲート構造（具体的には逆スタガ構造）とすることも可能である。その場合、活性層等の半導体層とゲート電極等の第１の金属層の位置が逆向きになるだけである。また当然のことながら、薄膜トランジスタに限らず、シリコンウェルを用いて形成されたＭＯＳ構造のトランジスタに適用しても良い。
【００８２】
〔実施の形態９〕
実施の形態１〜８に示した表示装置は、いずれもエレクトロルミネセンス表示装置を例示しているが、デバイス構成自体は、液晶表示装置に適用する場合についても共通であり、画素電極の構造を変更すれば、液晶表示装置、フィールドエミッション表示装置その他の複数の画素を有する表示装置に適用しても良い。
【００８３】
〔実施の形態１０〕
本実施の形態では、本発明を適用しうるエレクトロルミネセンス表示装置の全体の構成について、図９を用いて説明する。図９は、薄膜トランジスタが形成された素子基板をシーリング材によって封止することによって形成されたエレクトロルミネセンス表示装置の上面図であり、図９（Ｂ）は、図９（Ａ）のＢ−Ｂ’における断面図、図９（Ｃ）は、図９（Ａ）のＡ−Ａ’における断面図である。
【００８４】
基板２０１上には、画素部（表示部）２０２、該画素部２０２を囲むように設けられたデータ線駆動回路２０３、ゲート線駆動回路２０４ａ、２０４ｂ及び保護回路２０５が配置され、これらを囲むようにしてシール材２０６が設けられている。画素部２０２の構造については、実施の形態１〜８及びその説明を参照すれば良い。シーリング材２０６としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができるが、実施の形態１〜８に示したように絶縁膜のみで封止することも可能である。
【００８５】
このシール材２０６は、データ線駆動回路２０３、ゲート線駆動回路２０４ａ、２０４ｂ及び保護回路２０５の一部に重畳させて設けても良い。そして、該シール材２０６を用いてシーリング材２０７が設けられ、基板２０１、シール材２０６及びシーリング材２０７によって密閉空間２０８が形成される。シーリング材２０７には予め凹部の中に吸湿剤（酸化バリウムもしくは酸化カルシウム等）２０９が設けられ、上記密閉空間２０８の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光体の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材２１０で覆われており、該カバー材２１０は、空気や水分は通し、吸湿剤２０９は通さない。なお、密閉空間２０８は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
【００８６】
また、基板２０１上には、データ線駆動回路２０３及びゲート線駆動回路２０４ａ、２０４ｂに信号を伝達するための入力端子部２１１が設けられ、該入力端子部２１１へはＦＰＣ（フレキシブルプリントサーキット）２１２を介してビデオ信号等のデータ信号が伝達される。入力端子部２１１の断面は、図９（Ｂ）の通りであり、ゲート配線もしくはデータ配線と同時に形成された配線からなる入力配線２１３とＦＰＣ２１２側に設けられた配線２１５とを、導電体２１６を分散させた樹脂２１７を用いて電気的に接続してある。なお、導電体２１６としては、球状の高分子化合物に金もしくは銀といったメッキ処理を施したものを用いれば良い。
【００８７】
また、図９（Ｃ）において、点線で囲まれた領域２１８の拡大図を図９（Ｄ）に示す。保護回路２０５は、薄膜トランジスタ２１９やコンデンサ２２０を組み合わせて構成すれば良く、コンデンサ２２０として実施の形態１〜７に示した構成の容量素子を用いれば良い。
【００８８】
本実施の形態において、保護回路２０５は入力端子部２１１とデータ線駆動回路２０３との間に設けられ、両者の間に突発的なパルス信号等の静電気が入った際に、該パルス信号を外部へ逃がす役割を果たす。その際、まず瞬間的に入る高電圧の信号をコンデンサ２２０によって鈍らせ、その他の高電圧を薄膜トランジスタや薄膜ダイオードを用いて構成した回路によって外部へと逃がすことができる。勿論、保護回路は、他の場所、例えば画素部２０２とデータ線駆動回路２０３との間や画素部２０２とゲート線駆動回路２０４ａ、２０４ｂの間などに設けても構わない。
【００８９】
以上のように、本実施の形態では、本発明を実施するにあたって、入力端子部に設けられた静電気対策等の保護回路に用いられるコンデンサを同時形成する例を示しており、実施の形態１〜９のいずれの構成とも組み合わせて実施することが可能である。
【００９０】
〔実施の形態１１〕
本発明の表示装置を表示部に用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図１０に示す。
【００９１】
図１０（Ａ）はテレビであり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に適用することができる。なお、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用のテレビが含まれる。
【００９２】
図１０（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は、表示部２１０２に適用することができる。
【００９３】
図１０（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は、表示部２２０３に適用することができる。
【００９４】
図１０（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３０２に適用することができる。
【００９５】
図１０（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明は表示部Ａ、Ｂ２４０３、２４０４に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【００９６】
図１０（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明は、表示部２５０２に適用することができる。
【００９７】
図１０（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明は、表示部２６０２に適用することができる。
【００９８】
図１０（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は、表示部２７０３に適用することができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【００９９】
以上の様に、本発明を実施して得た表示装置は、あらゆる電子機器の表示部として用いても良い。なお、本実施の形態の電子機器には、実施の形態１〜９に示したいずれの構成を有した表示装置を用いても良い。
【０１００】
【発明の効果】
本発明により、第１に、平坦化膜が第１パッシベーション膜及びバリア膜により封入されているため、平坦化膜からの脱ガス等による経時劣化の問題がなく、信頼性の高い表示装置を得ることができる。また、第２に、容量素子を積層形成することにより少ない面積で大きな容量値を確保できる。また、第３に、図２（Ｂ）に示した特殊な構造の画素電極を発光素子の陽極として用いることにより光取り出し効率を高め、輝度が高く明るいエレクトロルミネセンス表示装置とすることができると共に、低消費電力化することにより発光素子の劣化の進行度を抑え、信頼性を高くすることができる。
【０１０１】
以上のように、本発明の表示装置は、多層配線を活用することにより各画素に必要とされる容量値（電荷保持用の容量値）を十分な大きさで確保し、かつ、発光素子の劣化を極力抑えるための構造とすることで信頼性が高く輝度の高い表示装置となる。
【図面の簡単な説明】
【図１】表示装置の画素構成を示す上面図及び回路図。
【図２】表示装置のデバイス構成を示す断面図。
【図３】表示装置のデバイス構成を示す断面図。
【図４】表示装置のデバイス構成を示す断面図。
【図５】表示装置のデバイス構成を示す断面図。
【図６】表示装置のデバイス構成を示す断面図。
【図７】表示装置のデバイス構成を示す断面図。
【図８】表示装置の画素構成を示す上面図及び回路図。
【図９】表示装置の外観を示す上面図及び断面図。
【図１０】電子機器の一例を示す図。
【図１１】窒化シリコン膜中の不純物分布を示す図。
【図１２】窒化シリコン膜のＦＴ−ＩＲ測定結果を示す図。
【図１３】窒化シリコン膜の透過率を示す図。
【図１４】窒化シリコン膜のＣ−Ｖ特性を示す図。
【図１５】窒化シリコン膜のＣ−Ｖ特性を示す図。
【図１６】窒化シリコン膜を用いたＭＯＳ構造の断面図。
【図１７】窒化シリコン膜の成膜に用いるスパッタ装置を示す図。

Claims

半導体、該半導体上のゲート絶縁膜、該ゲート絶縁膜上の第１の金属層、前記半導体の上方に設けられた第１パッシベーション膜、該第１パッシベーション膜上の第２の金属層、該第２の金属層上の平坦化膜、該平坦化膜上のバリア膜及び該バリア膜上の第３の金属層を有する表示装置であって、
前記平坦化膜に設けられた第１開口部の側面が前記バリア膜に覆われると共に、前記第１開口部の内側に前記ゲート絶縁膜、前記第１パッシベーション膜及び前記バリア膜を含む積層体に設けられた第２開口部を有し、かつ、前記第３の金属層は、前記第１開口部及び第２開口部を介して前記半導体に接続され、
前記半導体、前記ゲート絶縁膜及び前記第１の金属層で構成される第１容量素子と、前記第１の金属層、前記第１パッシベーション膜及び前記第２の金属層で構成される第２容量素子とを備えたことを特徴とする表示装置。
半導体、該半導体上のゲート絶縁膜、該ゲート絶縁膜上の第１の金属層、前記半導体の上方に設けられた第１パッシベーション膜、該第１パッシベーション膜上の第２の金属層、該第２の金属層上の平坦化膜、該平坦化膜上のバリア膜及び該バリア膜上の第３の金属層を有する表示装置であって、
前記平坦化膜に設けられた第１開口部の側面が前記バリア膜に覆われると共に、前記第１開口部の内側に前記ゲート絶縁膜、前記第１パッシベーション膜及び前記バリア膜を含む積層体に設けられた第２開口部を有し、かつ、前記第３の金属層は、前記第１開口部及び第２開口部を介して前記半導体に接続され、
前記半導体、前記ゲート絶縁膜及び前記第１の金属層で構成される第１容量素子と、前記第１の金属層、前記第１パッシベーション膜及び前記第２の金属層で構成される第２容量素子と、前記第２の金属層、前記バリア膜及び前記第３の金属で構成される第３容量素子とを備えたことを特徴とする表示装置。
半導体、該半導体上のゲート絶縁膜、該ゲート絶縁膜上の第１の金属層、前記半導体の上方に設けられた第１パッシベーション膜、該第１パッシベーション膜上の第２の金属層、該第２の金属層上の平坦化膜、該平坦化膜上のバリア膜及び該バリア膜上の第３の金属層を有する表示装置であって、
前記平坦化膜に設けられた第１開口部の側面が前記バリア膜に覆われると共に、前記第１開口部の内側に前記ゲート絶縁膜、前記第１パッシベーション膜及び前記バリア膜を含む積層体に設けられた第２開口部を有し、かつ、前記第３の金属層は、前記第１開口部及び第２開口部を介して前記半導体に接続され、
前記半導体、前記ゲート絶縁膜及び前記第１の金属層で構成される第１容量素子と、前記第１の金属層、前記第１パッシベーション膜、前記バリア膜及び前記第３の金属層で構成される第２容量素子とを備えたことを特徴とする表示装置。
半導体、該半導体上のゲート絶縁膜、該ゲート絶縁膜上の第１の金属層、前記半導体の上方に設けられた第１パッシベーション膜、該第１パッシベーション膜上の第２の金属層、該第２の金属層上の平坦化膜、該平坦化膜上のバリア膜及び該バリア膜上の第３の金属層を有する表示装置であって、
前記平坦化膜に設けられた第１開口部の側面が前記バリア膜に覆われると共に、前記第１開口部の内側に前記ゲート絶縁膜、前記第１パッシベーション膜及び前記バリア膜を含む積層体に設けられた第２開口部を有し、かつ、前記第３の金属層は、前記第１開口部及び第２開口部を介して前記半導体に接続され、
前記半導体、前記ゲート絶縁膜、前記第１パッシベーション膜、前記バリア膜及び前記第３の金属層で構成される容量素子を備えたことを特徴とする表示装置。
半導体、該半導体上のゲート絶縁膜、該ゲート絶縁膜上の第１の金属層、前記半導体の上方に設けられた第１パッシベーション膜、該第１パッシベーション膜上の第２の金属層、該第２の金属層上の平坦化膜、該平坦化膜上のバリア膜及び該バリア膜上の第３の金属層を有する表示装置であって、
前記平坦化膜に設けられた第１開口部の側面が前記バリア膜に覆われると共に、前記第１開口部の内側に前記ゲート絶縁膜、前記第１パッシベーション膜及び前記バリア膜を含む積層体に設けられた第２開口部を有し、かつ、前記第３の金属層は、前記第１開口部及び第２開口部を介して前記半導体に接続され、
前記半導体、前記ゲート絶縁膜、前記第１パッシベーション膜及び前記第２の金属層で構成される容量素子を備えたことを特徴とする表示装置。
半導体、該半導体上のゲート絶縁膜、該ゲート絶縁膜上の第１の金属層、前記半導体の上方に設けられた第１パッシベーション膜、該第１パッシベーション膜上の第２の金属層、該第２の金属層上の平坦化膜、該平坦化膜上のバリア膜及び該バリア膜上の第３の金属層を有する表示装置であって、
前記平坦化膜に設けられた第１開口部の側面が前記バリア膜に覆われると共に、前記第１開口部の内側に前記ゲート絶縁膜、前記第１パッシベーション膜及び前記バリア膜を含む積層体に設けられた第２開口部を有し、かつ、前記第３の金属層は、前記第１開口部及び第２開口部を介して前記半導体に接続され、
前記第１の金属層、前記第１パッシベーション膜及び前記第２の金属層で構成される容量素子を備えたことを特徴とする表示装置。
請求項１乃至請求項６のいずれか一において、前記第１の金属層は、窒化タンタル膜及びタングステン膜を積層してなることを特徴とする表示装置。
請求項１乃至請求項７のいずれか一において、前記第２の金属層は、アルミニウム膜もしくは銅薄膜であることを特徴とする表示装置。
請求項１乃至請求項８のいずれか一において、前記第３の金属層は、チタン膜、窒化チタン膜及びアルミニウム膜を積層してなることを特徴とする表示装置。
請求項１乃至請求項９のいずれか一において、前記バリア膜は、エッチング速度が９ｎｍ／ｍｉｎ以下の窒化シリコン膜であることを特徴とする表示装置。
請求項１乃至請求項９のいずれか一において、前記バリア膜は、水素濃度が１×１０^２１ｃｍ^−３以下の窒化シリコン膜であることを特徴とする表示装置。
請求項１乃至請求項９のいずれか一において、前記バリア膜は、エッチング速度が９ｎｍ／ｍｉｎ以下、かつ、水素濃度が１×１０^２１ｃｍ^−３以下の窒化シリコン膜であることを特徴とする表示装置。
請求項１乃至請求項９のいずれか一において、前記バリア膜は、水素濃度が１×１０^２１ｃｍ^−３以下、かつ、酸素濃度が５×１０^１８〜５×１０^２１ｃｍ^−３の窒化シリコン膜であることを特徴とする表示装置。
請求項１乃至請求項９のいずれか一において、前記バリア膜は、エッチング速度が９ｎｍ／ｍｉｎ以下、かつ、水素濃度が１×１０^２１ｃｍ^−３以下、かつ、酸素濃度が５×１０^１８〜５×１０^２１ｃｍ^−３の窒化シリコン膜であることを特徴とする表示装置。
請求項１０乃至請求項１４のいずれか一において、前記窒化シリコン膜は、ターボ分子ポンプもしくはクライオポンプを用いて背圧を１×１０^−３Ｐａ以下とし、単結晶シリコンターゲットをＮ_２ガスもしくはＮ_２と希ガスとの混合ガスでスパッタして形成された窒化シリコン膜であることを特徴とする表示装置。
請求項１乃至請求項１５のいずれか一に記載の表示装置を表示部に備えたことを特徴とする電子機器。