JP2004078991A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2004078991A JP2004078991A JP2003360663A JP2003360663A JP2004078991A JP 2004078991 A JP2004078991 A JP 2004078991A JP 2003360663 A JP2003360663 A JP 2003360663A JP 2003360663 A JP2003360663 A JP 2003360663A JP 2004078991 A JP2004078991 A JP 2004078991A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- antenna
- medium
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
【課題】 本願は紙又はフィルム状の媒体の偽造防止を有効に行うための方法を提供するものである。
【解決手段】 その解決手段の例は、媒体のなかの0.5mm角以下で薄型のアンテナ付き半導体チップを埋め込み、その半導体チップの側壁は酸化膜によって形成され且つエッチングによって半導体チップ分離されている。半導体チップのサイズを0.5mm以下に限定することにより、曲げ、集中過重に対して改善でき、又エッチング分離によって亀裂破壊のない半導体チップとなり、又側壁の酸化膜によってアンテナとの接着時にエッジ部分のショートが防止でき簡便な工程が採用できる。
【選択図】 図26A
PROBLEM TO BE SOLVED: To provide a method for effectively preventing forgery of a paper or film-like medium.
An example of the solution is to embed a thin semiconductor chip with an antenna of 0.5 mm square or less in a medium, the side wall of the semiconductor chip is formed by an oxide film, and the semiconductor chip is separated by etching. . By limiting the size of the semiconductor chip to 0.5 mm or less, it is possible to improve bending and concentration overload, and it becomes a semiconductor chip without crack breakage due to etching separation. And a simple process can be adopted.
[Selection] Fig. 26A
Description
本発明は紙またはフィルム状の媒体、たとえば各種トークンデバイス媒体、有価証券、各種金券、重要ドキュメント、ICカード、プリペイドカードなどの偽造防止を主目的とし、半導体チップを活用したバッテリレス非接触認識方式の実現手段に関する技術に属する。 The present invention aims to prevent forgery of paper or film-like media, for example, various token device media, securities, various vouchers, important documents, IC cards, prepaid cards, etc., and a batteryless non-contact recognition system utilizing a semiconductor chip. Technology related to the means for realizing.
本発明に関する技術として、まず特開平8―50672について説明する(特許文献1)。この技術は各種トークンデバイス媒体のセキュリティースレッド認識装置に関するものであって、各種トークンデバイス媒体の中に文字などの金属パターンを埋め込んでおきこのパターンをメタルの有無で電気的に検出しようとするものである。基本的に通常の紙のみに高度のコピー技術をほどこして偽造する目的に対して何らかの金属パターンをいれることによって偽造が困難とするものである。 技術 As a technique related to the present invention, JP-A-8-50672 will be described first (Patent Document 1). This technology relates to a security thread recognition device for various token device media, in which metal patterns such as characters are embedded in various token device media, and this pattern is to be electrically detected by the presence or absence of metal. is there. Basically, it is difficult to forge by adding a metal pattern for the purpose of forging by applying advanced copy technology only to ordinary paper.
次に、特開平8―202844にて開示されている従来技術について説明する(特許文献2)。この技術は紙または合成紙からなるベース基材に異方導電性ペーストにて半導体チップを接続する技術である。
また、図4には従来の技術例を示す。チッピング41から割れ42があることを示している。この図ではパッド43が半導体チップ44の上にあって接着樹脂45のなかにある導電粒子46がエッジとショートする可能性を示し、また導電粒子48はアンテナ配線47が基板49の上にあるのでその電極との接続に寄与する役割を示している。
Next, a conventional technique disclosed in Japanese Patent Application Laid-Open No. 8-202844 will be described (Patent Document 2). This technique connects a semiconductor chip to a base material made of paper or synthetic paper using an anisotropic conductive paste.
FIG. 4 shows a prior art example. This indicates that there is a crack 42 from the
また、図7は従来の別の実施例を示している。接着樹脂71はデバイスシリコン層72の表面にアルミパッド73と表面酸化膜74がある半導体チップを導電粒子75が分散され、金パッド77の表面に捕獲された導電粒子77がアンテナ配線78との導通に寄与する状態を示している。絶縁物79はパッシベーション膜である。この図では従来の異方導電性接着剤によって接続される半導体チップの断面構造を示している。
FIG. 7 shows another conventional example. The
従来技術として開示されている特開平8―50672(特許文献1)では次に述べるような課題が存在すると本発明者は考える。すなわち、各種トークンデバイス媒体等の偽造に関して対策を配慮するなら、偽造方法が容易であるかどうかに技術的付加価値が存在すると考える。この従来例では金属のパターンを各種トークンデバイス媒体に封入することが述べられているが、この方法では、パターン作成法が容易であるばかりでなく、偽造方法を推奨するに近い危険性を有している。偽造防止技術は安全性を向上する使命と同時に信頼性を高めてしまうのでので、高度の偽造に対しては全くノーガードとなるおそれがあって、安易な偽造防止技術は逆に偽造を増加させる作用をもつことを深く思料する必要がある。この場合、金属のパターン作成の技術レベルであるが、検出技術がメタルの有無である以上、開封して精密に調査すれば高度の技術を使わずに解明できることは自明である。すなわち、金属のパターン有無が必要条件であるのでその実現手段を選択することは通常の技術レベルで十分可能である。 The present inventor considers that the following problem exists in Japanese Patent Application Laid-Open No. Hei 8-50672 (Patent Document 1) disclosed as a prior art. That is, if countermeasures are taken against counterfeiting of various token device media, etc., it is considered that there is a technical added value in whether or not the forging method is easy. In this conventional example, it is described that a metal pattern is encapsulated in various token device media, but this method not only makes the pattern creation method easy but also has a danger close to recommending a forgery method. ing. Since anti-counterfeiting technology increases the reliability at the same time as the mission to improve security, there is a possibility that it will be completely no guard against advanced counterfeiting, and easy anti-counterfeiting technology will conversely increase counterfeiting It is necessary to think deeply about having In this case, although it is at the technical level of metal pattern creation, it is obvious that as long as the detection technology is the presence or absence of metal, it can be clarified without using advanced technology if opened and closely inspected. That is, since the presence or absence of a metal pattern is a necessary condition, it is sufficiently possible to select a means for realizing it at a normal technical level.
さて、特開平8―202844(特許文献2)に関する課題であるが、この技術は単なる材料変更ではなく紙などの薄い媒体を考慮したものと本発明者は思料するが、紙というものについて機械的強度と半導体チップの強度についてさらに深い検討を要するものと考える。この従来例の構造が厚さ100ミクロン以下の構成を考えてみれば、全く機械的応力がないかあるかによって課題の捕らえかたが全く異なる。すなわち、薄い紙状の媒体に半導体チップを実装することは異なる制約条件を明確にする必要がある。半導体チップの厚さ、サイズへの検討が必要となる。たとえば、1mmの半導体チップが100ミクロン厚さの紙で通常の使用レベルに耐えていけるかどうかは構造上作成できるかどうかではなく使用に耐えられるかの観点が必要である。本発明者はこの公知例のみでは実用に耐える100ミクロン以下の薄型媒体の実装形態のものを作成するには不十分であると考察した。 By the way, the present inventor considers a problem concerning Japanese Patent Application Laid-Open No. Hei 8-202844 (Patent Document 2). This technique is not a mere material change but a thin medium such as paper. It is considered that further investigation is required for the strength and the strength of the semiconductor chip. Considering the structure of this conventional example having a thickness of 100 μm or less, the way of solving the problem is completely different depending on whether there is no mechanical stress. That is, mounting a semiconductor chip on a thin paper-like medium requires clarification of different constraints. It is necessary to consider the thickness and size of the semiconductor chip. For example, whether a 1-mm semiconductor chip can withstand a normal use level with a paper having a thickness of 100 microns needs to be determined not from the fact that it can be formed structurally but from the viewpoint of using. The present inventor has considered that this known example alone is not enough to produce a thin medium having a thickness of 100 μm or less that can be practically used.
次に図4の従来例での課題を述べる。半導体チップの周辺部加工ではダイヤモンドブレードによってダイシングされた半導体チップが使用されるので外部からの応力が半導体チップに加わると半導体チップ周辺に応力が集中すると亀裂などの割れが発生し、半導体チップの一部またはすべての機能が喪失する。紙などの薄い媒体に半導体チップが封入される場合は曲げや集中荷重の応力が印加され易いので、半導体チップの周辺のわずかなチッピングすなわち欠けがあっても半導体チップの破壊につながる課題が存在する。 Next, problems in the conventional example of FIG. 4 will be described. Since semiconductor chips diced by a diamond blade are used in the peripheral processing of the semiconductor chips, when external stress is applied to the semiconductor chips, if the stress concentrates around the semiconductor chips, cracks such as cracks may occur, and the semiconductor chips may be damaged. Part or all functions are lost. When a semiconductor chip is encapsulated in a thin medium such as paper, stress such as bending or concentrated load is likely to be applied, so even if there is slight chipping or chipping around the semiconductor chip, there is a problem that leads to destruction of the semiconductor chip. .
次に図7での従来例での課題を述べる。この構造では金のバンプをもつことと半導体チップの周辺に異方導電接着剤または導電接着剤に対する副作用すなわち、縦構造寸法の金バンプの存在による増大や、半導体周辺でのショートに対する配慮がない。このことによって金バンプを含む半導体チップの構成によって全体が異常に厚くなり曲げに強い構造をえることを妨げている課題が存在する。 Next, problems in the conventional example shown in FIG. 7 will be described. In this structure, there is no gold bump and no side effect to the anisotropic conductive adhesive or conductive adhesive around the semiconductor chip, that is, no consideration is given to an increase due to the presence of the gold bump in the vertical structure size, and no short circuit around the semiconductor. As a result, there is a problem in that the entire structure becomes abnormally thick due to the configuration of the semiconductor chip including the gold bumps, thereby preventing a structure resistant to bending from being obtained.
前記の課題を解決する第1の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。 A first means for solving the above-mentioned problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna and has a plurality of bits. Is transmitted to the semiconductor device.
前記の課題を解決する第2の手段は半導体チップの周辺が絶縁材料で形成され、半導体上の端子は導電性接着剤で搭載基板の端子に接続されることを特徴とする半導体装置とすることである。 A second means for solving the above problem is a semiconductor device in which a periphery of a semiconductor chip is formed of an insulating material, and terminals on the semiconductor are connected to terminals of a mounting substrate with a conductive adhesive. It is.
前記の課題を解決する第3の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップはエッチングによって分離されて、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。 A third means for solving the above-mentioned problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side, and the semiconductor chip is separated by etching and provided with an antenna in a paper or film medium. A semiconductor device is characterized by transmitting information of a plurality of bits inserted in a state.
前記の課題を解決する第4の手段は半導体チップの平面寸法が長辺0.5mm以下であって、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され電子線直接描画によって形成された複数ビットの情報を送出することを特徴とする半導体装置とすることである。 A fourth means for solving the above-mentioned problem is that the semiconductor chip has a plane dimension of 0.5 mm or less on a long side and is inserted into a paper or film-like medium with an antenna and formed by electron beam direct drawing. And transmitting a plurality of bits of information.
前記の課題を解決する第5の手段は半導体チップの平面寸法が長辺0.5mm以下であって、半導体チップのパッドがタングステンによって形成され、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。 A fifth means for solving the above-mentioned problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side, a pad of the semiconductor chip is formed of tungsten, and an antenna is provided in a paper or film medium. And sends out a plurality of bits of information.
前記の課題を解決する第6の手段は半導体チップの平面寸法が長辺0.5mm以下であって、半導体チップのパッドが半導体主面上のデバイス上に一つまたは複数個存在し、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。 A sixth means for solving the above-mentioned problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side and one or a plurality of pads of the semiconductor chip are present on a device on a semiconductor main surface. A semiconductor device which is inserted into a film-like medium with an antenna and transmits a plurality of bits of information.
前記の課題を解決する第7の手段は半導体チップの平面寸法が長辺0.5mm以下であって、紙またはフィルム状の媒体の中にコンデンサ内蔵アンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。 A seventh means for solving the above-mentioned problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side and is inserted into a paper or film-like medium with a built-in capacitor antenna to store a plurality of bits of information. It is a semiconductor device characterized by transmitting.
前記の課題を解決する第8の手段は半導体チップの平面寸法が長辺0.5mm以下であって、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出し、当該の情報を暗号化して媒体上に印刷されていることを特徴とする半導体装置とすることである。 Eighth means for solving the above-mentioned problem is that the semiconductor chip has a long dimension of 0.5 mm or less on a long side and is inserted into a paper or film-like medium with an antenna to transmit a plurality of bits of information. A semiconductor device characterized in that the information is encrypted and printed on a medium.
前記の課題を解決する第9の手段は半導体チップの平面寸法が長辺0.5mm以下であって、半導体チップ上に乱数を発生するためにアンテナと接続するためのパッドより小のパッドが複数個存在することを特徴とする半導体装置とすることである。 A ninth means for solving the above problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side and a plurality of pads smaller than pads for connecting to an antenna to generate random numbers on the semiconductor chip. Semiconductor device.
前記の課題を解決する第10の手段は半導体チップ内に書き込み可能なメモリ領域が存在して、当該の半導体チップ内に第1の乱数を発生する領域が存在して当該の第1の乱数が読み出されて暗号化されて当該のメモリ領域に書き込まれた後、当該の乱数とは別の第2の乱数が半導体チップに与えられて第1の乱数が暗号化されて読み出されさらに当該のメモリ領域の内容が読み出されて第2の乱数にもどることにより当該の半導体チップが偽造されたものでないことを確認することを特徴とする半導体装置とすることである。 A tenth means for solving the above problem is that a writable memory area exists in a semiconductor chip, an area for generating a first random number exists in the semiconductor chip, and the first random number is After being read and encrypted and written to the memory area, a second random number different from the random number is given to the semiconductor chip, the first random number is encrypted and read, and further read. The semiconductor device is characterized in that the content of the memory area is read out and returned to the second random number to confirm that the semiconductor chip is not forged.
前記の課題を解決する第11の手段は搬送波が複数周波単位に周期的に振幅変調してアンテナ付き半導体チップに与えられて、各周期の前縁をクロックとして使用し、当該周期内で半導体チップ内のアンテナ負荷を変えて当該の半導体チップ内の情報の1ビット分を送出することを特徴とする半導体装置とすることである。 An eleventh means for solving the above-mentioned problem is that a carrier wave is periodically amplitude-modulated in a plurality of frequency units and applied to a semiconductor chip with an antenna, and a leading edge of each cycle is used as a clock, and the semiconductor chip And transmitting one bit of information in the semiconductor chip by changing an antenna load in the semiconductor device.
前記の課題を解決する第12の手段は搬送波が複数周波単位に周期的に振幅変調してアンテナ付き半導体チップに与えられて、当該半導体チップ内にはカウンタをもち、各周期の前縁をクロックとして使用してカウンタに入力され、さらにカウンタの出力がメモリ出力をセレクトし、当該周期内で半導体チップ内のアンテナ負荷を変えて当該の半導体チップ内の情報の1ビット分を送出しすることを特徴とする半導体装置とすることである。 A twelfth means for solving the above-mentioned problem is that a carrier is periodically amplitude-modulated in a plurality of frequency units and applied to a semiconductor chip with an antenna. The semiconductor chip has a counter, and a leading edge of each cycle is clocked. Is used as the input to the counter, and the output of the counter selects the memory output, and changes the antenna load in the semiconductor chip within the cycle to transmit one bit of information in the semiconductor chip. The feature is to provide a semiconductor device.
前記の課題を解決する第13の手段は複数の半導体チップが一つのアンテナを共有し、各半導体チップはアンテナの負荷状態をみて動作することを特徴とする半導体装置とすることである。 A thirteenth means for solving the above problem is a semiconductor device characterized in that a plurality of semiconductor chips share one antenna, and each semiconductor chip operates according to the load state of the antenna.
前記の課題を解決する第14の手段は紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出する半導体チップのサイズ、厚さ、位置、度の物理情報の全てまたは一部を暗号化して印刷してあることを特徴とする半導体装置とすることである。 A fourteenth means for solving the above-mentioned problem is that all of physical information such as size, thickness, position and degree of a semiconductor chip which is inserted into a paper or film-like medium with an antenna and transmits a plurality of bits of information is provided. Alternatively, a semiconductor device is characterized in that part of the device is encrypted and printed.
前記の課題を解決する第15の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中に2枚以上のロールシートの間にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。 A fifteenth means for solving the above problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side, and the semiconductor chip is placed between two or more roll sheets in a paper or film medium. A semiconductor device which is inserted with an antenna and transmits a plurality of bits of information is provided.
前記の課題を解決する第16の手段は前記の課題を解決する第15の手段は半導体チップのサイズより小さなアンテナを半導体チップ上に搭載して、当該の半導体チップは紙またはフィルム状の媒体の中に複数個挿入され複数ビットの情報を混信なく送出することを特徴とする半導体装置とすることである。
前記の課題を解決する第17の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、各半導体チップは当該媒体の整数倍の折りたたみ位置には配置しないことを特徴とする半導体装置とすることである。
A sixteenth means for solving the above problem is a fifteenth means for solving the above problem, in which an antenna smaller than the size of the semiconductor chip is mounted on the semiconductor chip, and the semiconductor chip is a paper or film medium. A semiconductor device is characterized in that a plurality of pieces of information are inserted therein and transmit a plurality of bits of information without interference.
A seventeenth means for solving the above problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna and a plurality of bits are inserted. Is transmitted, and each semiconductor chip is not disposed at a folding position of an integral multiple of the medium.
前記の課題を解決する第18の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該半導体チップのコーナは長辺長の100分の1以上のテーパカットがされていることを特徴とする半導体装置とすることである。 An eighteenth means for solving the above-mentioned problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna and has a plurality of bits. And the semiconductor device is characterized in that the corner of the semiconductor chip is tapered at least 1/100 of the long side length.
前記の課題を解決する第19の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップは点字用凸部内に存在することを特徴とする半導体装置とすることである。 A nineteenth means for solving the above-mentioned problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna and has a plurality of bits. The semiconductor device is characterized in that the semiconductor chip is present in the Braille projection.
前記の課題を解決する第20の手段は複数の半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、各半導体チップの情報は暗号化文様パターン化されて媒体上に印刷されていることを特徴とする半導体装置とすることである。 A twentieth means for solving the above problem is that a plurality of semiconductor chips have a plane dimension of 0.5 mm or less on a long side, and the semiconductor chips are inserted into a paper or film medium with an antenna. A semiconductor device is characterized in that information of a plurality of bits is transmitted, and information of each semiconductor chip is printed on a medium in an encrypted pattern pattern.
前記の課題を解決する第21の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップよりも厚いメタルが当該の半導体チップに接着されていることを特徴とする半導体装置とすることである。 A twenty-first means for solving the above problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna and has a plurality of bits. Is transmitted, and a metal thicker than the semiconductor chip is bonded to the semiconductor chip.
前記の課題を解決する第22の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは和紙の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップは和紙を漉く時に和紙繊維の一部として扱われて和紙内部または表面に実装されることを特徴とする半導体装置とすることである。 A twenty-second means for solving the above-mentioned problem is that a semiconductor chip has a plane dimension of 0.5 mm or less on a long side, and the semiconductor chip is inserted into a medium of Japanese paper with an antenna to store a plurality of bits of information. The semiconductor device is characterized in that the semiconductor chip is sent out, and the semiconductor chip is treated as a part of the washi fiber when the washi is made, and is mounted inside or on the surface of the washi.
前記の課題を解決する第23の手段は当該の半導体チップはシリコンオンインシュレータウエハによって作成されていることを特徴とする請求項1から請求項22までの半導体装置とすることである。
A twenty-third means for solving the above-mentioned problem is the semiconductor device according to any one of
前記の課題を解決する第24の手段は当該の半導体チップは厚さが50ミクロン以下で作成されていることを特徴とする請求項1から請求項22までの半導体装置とすることである。
A twenty-fourth means for solving the above-mentioned problem is a semiconductor device according to any one of
前記の課題を解決する第25の手段は少なくとも、リーダライタとの電気的接触が無い状態で情報の授受を行うためのアンテナとIC半導体チップを有する半導体装置において、前記アンテナが一対の短冊状導電体よりなり、前記IC半導体チップに接続される部分における幅が前記IC半導体チップの少なくとも一方の辺の長さより小さいことを特徴とする半導体装置とすることである。 A twenty-fifth means for solving the above-mentioned problem is at least a semiconductor device having an antenna and an IC semiconductor chip for transmitting and receiving information in a state where there is no electrical contact with a reader / writer. A width of a part connected to the IC semiconductor chip is smaller than a length of at least one side of the IC semiconductor chip.
前記の課題を解決する第26の手段は少なくとも、リーダライタとの電気的接触が無い状態で情報の授受を行うためのアンテナとIC半導体チップを有する半導体装置において、前記IC半導体チップのデバイスが形成されている側とその反対側に一対の細線状導電体よりなる前記アンテナを有し、該アンテナの前記IC半導体チップに接続される部分における断面積が前記IC半導体チップの面積より小さいことを特徴とする半導体装置とすることである。 A twenty-sixth means for solving the above-mentioned problem is that at least a semiconductor device having an antenna and an IC semiconductor chip for transmitting and receiving information in a state where there is no electrical contact with a reader / writer is provided. The antenna having a pair of fine wire conductors on the side where the antenna is provided and the opposite side thereof, wherein a cross-sectional area of a portion of the antenna connected to the IC semiconductor chip is smaller than an area of the IC semiconductor chip. Semiconductor device.
前記の課題を解決する第27の手段は少なくとも、前記IC半導体チップを半導体ウエハ上に形成する工程、該半導体ウエハを所定の支持体に接着する工程、前記IC半導体チップを相互に分離する工程、並びに前記支持体上で分離された複数の前記IC半導体チップと複数の前記アンテナを同時に接続する工程を有することを特徴とする請求項25又は26記載の半導体装置の製造方法とすることである。
At least a twenty-seventh means for solving the above problems includes a step of forming the IC semiconductor chip on a semiconductor wafer, a step of bonding the semiconductor wafer to a predetermined support, and a step of separating the IC semiconductor chips from each other; 27. The method of manufacturing a semiconductor device according to
前記の課題を解決する第28の手段は前記支持体上で分離された前記IC半導体チップの内、直線状に並んだ複数のIC半導体チップと複数の前記アンテナを同時に接続する工程を有することを特徴とする請求項27記載の半導体装置の製造方法とすることである。
A twenty-eighth means for solving the above-mentioned problem comprises a step of simultaneously connecting a plurality of linearly arranged IC semiconductor chips and a plurality of the antennas among the IC semiconductor chips separated on the support. A method of manufacturing a semiconductor device according to
前記の課題を解決する第29の手段は前記支持体上で分離された前記IC半導体チップの内、2次元的に並んだ複数のIC半導体チップと複数の前記アンテナを同時に接続する工程を有することを特徴とする請求項27記載の半導体装置の製造方法とすることである。
A twenty-ninth means for solving the above-mentioned problem comprises a step of simultaneously connecting a plurality of two-dimensionally arranged IC semiconductor chips and a plurality of the antennas among the IC semiconductor chips separated on the support. A method of manufacturing a semiconductor device according to
前記の課題を解決する第30の手段は少なくとも、リーダライタとの電気的接触が無い状態で情報の授受を行うためのアンテナとIC半導体チップを有する半導体装置において、前記IC半導体チップのデバイスが形成されている側とその反対側に一対の前記アンテナを有し、前記IC半導体チップの主面が前記アンテナの長軸方向に対して傾斜していることを特徴とする半導体装置とすることである。 A thirtieth means for solving the above-mentioned problem is at least a semiconductor device having an antenna and an IC semiconductor chip for transmitting and receiving information in a state where there is no electrical contact with a reader / writer. A semiconductor device having a pair of the antennas on a side where the antenna is provided and an opposite side thereof, wherein a main surface of the IC semiconductor chip is inclined with respect to a major axis direction of the antenna. .
本発明は紙またはフィルム状の媒体、たとえば各種トークンデバイス媒体、有価証券、各種金券、重要ドキュメント、ICカード、プリペイドカードなどの偽造防止に用いて有用である。更には、半導体チップを活用したバッテリレス非接触認識方式の実現することが可能とする。 The present invention is useful for preventing forgery of paper or film-like media, for example, various token device media, securities, various vouchers, important documents, IC cards, prepaid cards, and the like. Further, it is possible to realize a battery-less contactless recognition system utilizing a semiconductor chip.
図1は本発明の実施例を示す。半導体チップ側壁酸化膜11はデバイス層シリコン12のサイドにあって、パッド13は裏面酸化膜14と半導体チップ側壁酸化膜15を持つ半導体チップの表面にあって、接着樹脂16によってアンテナ配線17に接続され、アンテナ配線は基板18の表面に銀ペーストなどの導電性材料によって形成されている。導電粒子19は直接パッドとアンテナ配線の間にあって縦方向の導通に寄与するが、導電粒子19aは半導体チップのサイド付近にあって直接パッドとアンテナ配線の導通には寄与しない。しかし半導体チップの周辺が絶縁材料で形成され、半導体上の端子は導電性接着剤で搭載基板の端子に接続されることを特徴とする半導体装置とすればこの導電粒子は半導体チップのエッジに接してもアンテナ配線と半導体チップとショートすることはない。また、異方導電性接着剤ではなく通常の導電接着剤を利用する場合は特に効果が顕著になる。すなわち半導体チップのエッジに導電接着剤が接しても電気的ショートの原因となることはないからである。
FIG. 1 shows an embodiment of the present invention. The semiconductor chip side
図2の(a)より(f)は本発明の別の実施例を示す。図2の(a)は半導体チップがウエハ状で完成された直後の工程の断面を示している。あらかじめ、図1で示す側壁酸化膜はウエハ状態で半導体チップの分離される位置に酸化されていて、それは主面と酸化膜層23の酸化膜と繋がっている。パッド21はデバイス層シリコン22の上に形成されていて、酸化膜層23はシリコン基板24とデバイス層シリコンにはさまれたサンドイッチ構造となっている。この構造はシリコンオンインシュレータウエハである。図2の(b)は支持テープを続けてウエハ主面に貼り付けた直後の工程の断面図を示している。図2の(b)での符号30は接着材層である。以下、符号30は同様の接着剤層を示す。図2の(c)は水酸化カリウム、ヒドラジン、アンモニアなどによってシリコン基板24をエッチングで除去した工程直後の断面図を示す。図2の(d)はフォトレジスト26をウエハ裏面に塗布して露光現像した直後の断面図を示す。半導体チップに分離する部分のパターンを焼き付けが終了している。図2の(e)はエッチング溝27を形成した直後の工程の断面図を示している。エッチングは酸化膜をエッチングするふっ酸またはその混合液またはドライエッチングを用いる。図2の(f)はエキスパンドした支持テープ28によって半導体チップがエキスパンドしている断面図を示している。このようにして薄型で小型でチッピングがない半導体チップを容易かつ経済的に作成することができる。この半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは実施例のようにエッチングによって分離されて、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とするものを形成する。
(A) to (f) of FIG. 2 show another embodiment of the present invention. FIG. 2A shows a cross section of a step immediately after a semiconductor chip is completed in a wafer shape. In advance, the side wall oxide film shown in FIG. 1 is oxidized at a position where the semiconductor chip is separated in a wafer state, and is connected to the main surface and the oxide film of the
図3は本発明の別の実施例を示す。パッド31はメモリマット32や読み出し回路33やセレクタ回路34や送受信回路36や電源回路38などのアクティブなデバイスの上に形成されている。このようするとアンテナ配線と信頼性よく安定に接続するために面積が大きなパッドを形成することが可能となる。半導体チップの周辺には導電接着剤とのショート防止のために半導体チップ側壁酸化膜35が存在する。パッド31はスルーホール37によって回路と接続される。半導体チップには乱数発生用小パッド39があってこの部分で半導体チップとアンテナは緯線間での導電粒子との接触抵抗や強誘電体との容量のばらつきによってアナログ値が変化した値が得られるので乱数発生回路39aによってアナログデジタル変換を行って情報化する。この値は人間の指紋のように繰り返しのない固有情報として使うことができ、この半導体チップが使われる媒体の偽造防止に寄与することができる。この固有情報は半導体チップとアンテナ配線を分離すると消失してしまうのでタンパレジスタンスすなわち偽造に強い特徴をもつ。このようにパッドが半導体主面上のデバイス上に一つまたは複数個存在し、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とし、また半導体チップの平面寸法が長辺0.5mm以下であって、半導体チップ上に乱数を発生するためにアンテナと接続するためのパッドより小のパッドが複数個存在することを特徴とする半導体装置が偽造防止のために有効となる。また、メモリマット32は電子線直接描画によって任意に乱数をウエハ上で各半導体チップに微細な面積でパターンを焼き付けることが行われる。
FIG. 3 shows another embodiment of the present invention. The
図5の(a)より(c)は本発明の別の実施例を示している。図5の(a)は半導体チップ51はアンテナ52に接続されフィルム状媒体の中に存在する状態を示している平面図である。図5の(b)は図5の(a)の断面図の一つであって半導体チップの表および裏から電極をとり、容量を形成するアンテナ電極1、55と容量を形成するアンテナ電極2、56がとられ、これらの電極で容量が形成される。このことにより、半導体チップ側で容量をもたず、小さな半導体チップを形成し、経済的、歩留まり的に有利な半導体チップを作成することが可能となった。図5の(c)は半導体チップの表面から複数の電極がとられ、容量を形成するアンテナ電極3、57と容量を形成するアンテナ電極4、58がとられ、これらの電極で容量が形成される。これらは半導体チップの平面寸法が長辺0.5mm以下であって、紙またはフィルム状の媒体の中にコンデンサ内蔵アンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることにより経済的で有効な偽造防止認識機能デバイスとすることが可能となる。
(A) through (c) of FIG. 5 show another embodiment of the present invention. FIG. 5A is a plan view showing a state where the
図6は本発明の別の実施例を示している。接着樹脂61は裏面酸化膜62をもち、デバイスシリコン層63のサイドに側壁酸化膜66をもつ半導体チップにおいて、導電粒子65を分散させた異方導電性接着剤によって表面酸化膜66の上のタングステンパッド68を導電粒子67によってアンテナ配線69と電気的に接続することが可能となる。タングステンまたは酸化しないメタルによってパッドが形成されているためと、また側壁酸化膜の採用によって薄く、ショートしない半導体チップとアンテナの組み合わせが形成される。このように半導体チップの平面寸法が長辺0.5mm以下であって、半導体チップのパッドがタングステンによって形成され、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とする偽造防止各種トークンデバイス媒体を形成する。
FIG. 6 shows another embodiment of the present invention. The
図8は本発明の別の実施例を示す。媒体表面印刷パターン81はフィルム状媒体83の表面にあってその中にアンテナを含む半導体チップ82が存在する。半導体チップのリードオンリメモリの情報のみではそのままエミュレーションされると偽造防止に対して抵抗力がなくなるので、その情報を暗号化して数値やパターンにして印刷すれば、偽造かどうかの確認をより厳しく行うことができる。また、半導体チップの方はリードオンリメモリのみでよいため小さなサイズで半導体チップを作成することが可能となる。すなわち、半導体チップの平面寸法が長辺0.5mm以下であって、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出し、当該の情報を暗号化して媒体上に印刷されていることを特徴とする半導体装置とすることによって偽造に強い各種トークンデバイス媒体などを形成する。暗号化した印刷情報は特殊インク、磁性体などを組み合わせたものを使用することがさらに行われる。
FIG. 8 shows another embodiment of the present invention. The medium
図9A、図9Bは本発明の別の実施例を示す。図9Aは半導体チップ91の平面図を示している。導電粒子92は小パッド93の上に分散して存在する。また半導体チップ内には書き込み可能メモリ領域97が存在している。図9Bは半導体チップ91が基板96の上のアンテナ配線95に接着樹脂94で接続された断面図を示している。半導体チップの小パッドの部分で半導体チップとアンテナ配線間での導電粒子との接触抵抗や強誘電体との容量のばらつきによってアナログ値が変化した値が得られるので乱数発生回路によってアナログデジタル変換を行って情報化する。この値は人間の指紋やインクの模様のように繰り返しのない固有情報として使うことができ、この半導体チップが使われる媒体の偽造防止に寄与することができる。この固有情報は半導体チップとアンテナ配線を分離すると消失して再現することが困難であるためタンパレジスタンスすなわち偽造に強い特徴をもつ。
FIGS. 9A and 9B show another embodiment of the present invention. FIG. 9A is a plan view of the
図10は本発明の別の実施例を示す。この図は本発明の半導体チップとその中にある乱数発生回路を使用した偽造防止のプロトコル実施例である。大きくオープン型とクローズ型の2通りがある。まず、オープン型のプロトコル実施例を述べる。オープン型ではリーダライタなどのインクワイアラからカードなどのフィルム媒体にある本発明の半導体チップに対してイニシャル時にカード内での半導体チップが発生する乱数Nを問い合わせる。カードはNを返答した後、自らまたはインクワイアラのコマンドによりN読み出し回路を閉鎖し、読み出し不可能とする。インクワイアラはNを受け取るとデータベースに登録する。次に運用時点では、まずインクワイアラはカードのIDを問い合わせる。カードのIDをインクワイアラに戻すと、インクワイアラは更に乱数をカードにおくる。カードはNを鍵にして乱数を暗号化してインクワイアラにもどす。インクワイアラはデータベースから得たNと今回解読した数値を比較して同じであれば正当なカードとみなす。この実施例ではカードは本発明の形成媒体すなわち各種トークンデバイス媒体、有価証券など適用については特に制限なく置き換えて使用することが可能である。次に、クローズ型では、半導体チップ内に書き込み可能なメモリ領域が存在して、イニシャル時にはインクワイアラから暗号化されたNがカードのメモリ領域に書き込まれる。この後、カード側のN読み出し回路は閉鎖される。次に当該の半導体チップ内にの乱数Nとは別の第2の乱数が半導体チップに与えられて乱数Nが暗号化されて読み出されさらに当該のメモリ領域の内容が読み出されてインクワイアラの方で第2の乱数にもどることにより当該の半導体チップが偽造されたものでないことを確認することを特徴とするカードおよびシステムとする。これらのことにより安全にNがチェックされて、正当なカードであることの認証が行われる。 FIG. 10 shows another embodiment of the present invention. This figure shows an embodiment of a protocol for preventing forgery using a semiconductor chip of the present invention and a random number generation circuit therein. There are mainly two types: open type and closed type. First, an embodiment of an open type protocol will be described. In the open type, an inquiry such as a reader / writer asks a semiconductor chip of the present invention on a film medium such as a card about a random number N generated by the semiconductor chip in the card at the time of initializing. After replying N, the card closes the N reading circuit by itself or by the command of the inquirer, and makes reading impossible. When the inquirer receives N, it registers it in the database. Next, at the time of operation, first, the inquirer inquires of the card ID. When the ID of the card is returned to the inquirer, the inquirer sends a random number to the card. The card encrypts the random number using N as a key and returns it to the inquirer. The inquirer compares the N obtained from the database with the numerical value decoded this time and regards it as a valid card if they are the same. In this embodiment, the card can be replaced and used without any particular limitation on the forming medium of the present invention, that is, various token device media, securities, and the like. Next, in the closed type, there is a writable memory area in the semiconductor chip, and at the time of initialization, the encrypted N is written from the inquirer into the memory area of the card. Thereafter, the N read circuit on the card side is closed. Next, a second random number different from the random number N in the semiconductor chip is given to the semiconductor chip, the random number N is encrypted and read out, and the contents of the memory area are read out, and the The card and the system are characterized by confirming that the semiconductor chip is not forged by returning to the second random number. As a result, N is safely checked, and authentication as a valid card is performed.
図11A、図11Bは本発明の別の実施例を示している。図11Aは本発明でのインクワイアラから半導体チップを含む紙またはフィルム状の媒体へ送られる電磁波の波形を示している。搬送波の周波数は任意であるが、搬送波は振幅変調され、n番目のクロック111が与えられるとリードオンリメモリのn番目アドレスのデータが半導体チップから送出される。従ってクロック周期の後半はn番目のデータ112が送出される期間である。同様にn+1番目のクロック113やn+1番目のデータ114の期間が続く。これらを繰り返して半導体チップ内のリードオンリメモリの内容なインクワイアラに読み込まれれる。すなわち、搬送波が複数周波単位に周期的に振幅変調してアンテナ付き半導体チップに与えられて、各周期の前縁をクロックとして使用し、当該周期内で半導体チップ内のアンテナ負荷を変えて当該の半導体チップ内の情報の1ビット分を送出することを特徴とする半導体装置となる。図11Bは半導体チップ118内の回路ブロック図を示す。アンテナ115は整流器116に接続され半導体チップ内に電圧を供給する。同時にカウンタ119に入り、ROM117の出力のセレクタ119aとともに1ビットずつデータを送出するようにする。これらの構成によって小型の半導体チップを構成する。すなわち、 搬送波が複数周波単位に周期的に振幅変調してアンテナ付き半導体チップに与えられて、当該半導体チップ内にはカウンタをもち、各周期の前縁をクロックとして使用してカウンタに入力され、さらにカウンタの出力がメモリ出力をセレクトし、当該周期内で半導体チップ内のアンテナ負荷を変えて当該の半導体チップ内の情報の1ビット分を送出することを特徴とする半導体装置を形成する。
FIGS. 11A and 11B show another embodiment of the present invention. FIG. 11A shows a waveform of an electromagnetic wave sent from an inquirer to a paper or film-like medium including a semiconductor chip in the present invention. The frequency of the carrier is arbitrary, but the carrier is amplitude-modulated, and when the n-
図12は本発明の別の実施例を示している。フィルム状媒体124の中には、第1の半導体チップ121と第2の半導体チップ123がアンテナ122の両端に接続されている。一般に複数の半導体チップが一つのアンテナを共有し、各半導体チップはアンテナの負荷状態をみて動作することを特徴とする半導体装置を形成する。このようにすれば複雑な輻湊回路を半導体チップ内に持つことなく簡単に複数半導体チップを実装して、壊れたとき他の半導体チップが補助するようにすることが可能となり、媒体の信頼性を向上することができる。さらに、複数の半導体チップに固有の情報をもたせ、お互いの関係を連絡しあって、複数である条件がそろえばデータを送信するようにしておくことにより、よりセキュリティの高いシステムを構築する。
FIG. 12 shows another embodiment of the present invention. In the
図13は本発明の別の実施例を示している。半導体チップ131は表面に暗号化物理情報記入欄132を持つフィルム状媒体133に封入されている。偽造防止のためには、物理的に同一のものが精度よく作成することが困難であることと鑑別技術が高度であることが必要条件である。半導体チップそのものを高度のプロセス技術で作成すること自体製造技術がともなわないとクローンと呼ばれる半導体チップの模造品をつくることは困難である。半導体プロセス技術は微細パターンの精度レベルで代表される。従って同一機能を実現しても、プロセス技術が高ければ高いほど半導体チップサイズは小さくなり、かつ時間とともに技術レベルが向上して機能が同一であれば物理形状は小さくなり、物理形状が同一であれば機能は向上することになる。紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出する半導体チップのサイズ、厚さ、位置、度の物理情報の全てまたは一部を暗号化して印刷してあることを特徴とする半導体装置とすることにより半導体チップおよび実装方法が偽造品かどうか鑑別して区別が付けやすくなる。
FIG. 13 shows another embodiment of the present invention. The
図14は本発明の別の実施例を示している。第1のカバーフィルムロール141と第2のカバーフィルムロール144があって第1のカバーフィルム145と第2のカバーフィルム143の間に半導体チップ142が挿入されて巻き取りロール146に完成した半導体チップを含む媒体が巻き取られる。カバーフィルムは紙、合成紙、プラスチック、布、ファイバークロスなど特に材料を選択しない。半導体チップは自動的にピックアップされて位置決めされる。この半導体チップにはあらかじめアンテナが付着されていている場合と、第1または第2のフィルムに印刷やワイヤがあって挿入時点で導電性接着剤で接合する場合がある。半導体チップを挿入されている中間接合フィルム面には別の接着剤たとえばウレタン系やシアノール系やUV硬化系などの接着剤があって低温でかつ完成媒体の平坦性、剛性を確保するように形成される。
FIG. 14 shows another embodiment of the present invention. There is a first
図15A、図15Bは本発明の別の実施例を示している。図15Aは複数の半導体チップ151がフィルム状媒体152の中に分散して配置されている形態の一つを示している。図15Bは図15Aの半導体チップ151は半導体チップの上に小さなアンテナ154を搭載している一例を示している。アンテナの形状および特性は使用する無線周波数やエネルギ量によって異なる。アンテナの形成法の一つとしては半導体配線プロセス技術を用いて、微細な配線をコイル状にすることが考えられる。また多層配線や銅配線技術を用いればコンパクトにして低抵抗で配線長の長いコイルをえることが可能となる。また、オン半導体チップでアンテナを形成すれば、アンテナ接続の信頼性を増すともに製造工程の低減を図り経済的に半導体チップを作成することが可能となる。また複数の半導体チップを分散して媒体に配置すれば、非繰り返し性が確保可能であり、また半導体の故障に対しても補償手段となることが可能となり、偽造防止と信頼性向上を図ることができる。半導体チップのサイズより小さなアンテナを半導体チップ上に搭載して、当該の半導体チップは紙またはフィルム状の媒体の中に複数個挿入され複数ビットの情報を混信なく送出することを特徴とする半導体装置を形成すると偽造防止各種トークンデバイス媒体などを実現しやすくなる。
FIGS. 15A and 15B show another embodiment of the present invention. FIG. 15A shows one form in which a plurality of
図16は本発明の別の実施例を示している。第1のアンテナ用パッド161と第2のアンテナ用パッド162が半導体チップのアクティブなデバイスの上に存在して、アンテナコイル163の両端に接続されている。この図ではコイル状のアンテナを想定しているが、ダイポール型のアンテナのそれぞれのアンテナ端子であってもよい。第1のアンテナ用パッドは第1のスルーホール164により半導体チップの送受信回路と接続し、第2のアンテナ用パッドは第2のスルーホール165によって半導体チップの送受信回路と接続する。このようにアクティブデバイス上には複数のパッドをおいてアンテナや必要に応じて外部の容量との接続を行う。パッドとアンテナ端子の接続は圧着または接着剤によって行う。接着剤は異方導電性接着剤を使用すれば一回の接合加熱加圧処理によって効率よく複数パッドと基板の配線パターンとの接続を行うことが可能となる。
FIG. 16 shows another embodiment of the present invention. A
図17は本発明の別の実施例を示している。テーパ状コーナ171を半導体チップのコーナに設けていることを示す実施例の平面図である。集中荷重や曲げなどの機械的強度を増すこととダイシングブレードのカット幅をなくすして有効に半導体チップ面積を使うために、エッチング技術によって半導体チップを分離することが実施される。このとき分離溝のパターン設計を半導体チップコーナにテーパまたはラウンド状の形状をもたらすことによって仕上がりの半導体チップのコーナ形状を機械的応力集中を緩和するように最適化を行なう。半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該半導体チップのコーナは長辺長の100分の1以上のテーパカットがされていることを特徴とする半導体装置とする形態の偽造防止各種トークンデバイス媒体とすると信頼性の高いものができる。
FIG. 17 shows another embodiment of the present invention. FIG. 11 is a plan view of the embodiment showing that a
図18は本発明の別の実施例を示している。集中荷重ツール181はフィルム状媒体182に押し付けられており、その下には半導体チップ183が媒体の中立面または中立面に近いところにある。フィルム状の媒体は鋼板185の上にあるシリコンラバー184が存在する。シリコンラバーは実生活空間でフィルム状の媒体の近傍にある環境を示している。集中荷重のツールの直径は1mm以上である。これは実生活空間での集中荷重として印加される環境を示している。この図18に示されるようにフィルム状の媒体は集中荷重の程度により変形し、図18のような断面状態となる。このような状態で耐集中荷重と厚さ50ミクロンの半導体チップのサイズとの関係を実験的に求めたものが図19である。実生活空間で人間がボールペンで押し付ける程度は700gとし、集中荷重に対して1kgに耐えられうるかをクライテリアとすれば、図19より、半導体の半導体チップサイズが0.5mm以下であれば集中荷重に強い領域、0.5mm以上であれば集中荷重に弱い領域というように分離できると発明者は見出した。この事実をふまえれば、半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とし、当該の半導体チップは厚さが50ミクロン以下で作成されていることを特徴として半導体装置とする偽造防止の各種トークンデバイス媒体を作成することは技術的制約として必要要件であり、本発明の構成部分をなすものと考える。
FIG. 18 shows another embodiment of the present invention. The
図20A、図20Bは本発明の別の実施例である。フィルム状媒体204にある点字用突起201の中にはアンテナ203がついた半導体チップ202がある。点字用突起部分は各種トークンデバイス媒体などに添付されるが、半導体チップサイズは0.5mm以下であれば、突起部分におさめることが可能となる。このことによって半導体チップの実装部分の構造的強度改善に寄与することが可能となる。すなわち、半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップは点字用凸部内に存在することを特徴とする半導体装置とした偽造防止各種トークンデバイス媒体とすることにより信頼度の向上を図ることができる。
FIGS. 20A and 20B show another embodiment of the present invention. A
図21は本発明の別の実施例を示す。第1のアンテナ212に接続された第1の半導体チップ211と第2のアンテナ214に接続された第2の半導体チップ213がフィルム状媒体217に存在する。このとき、フィルム状媒体の表面には第1の暗号化記載領域215と第2の暗号化記載領域216がある。第1の半導体チップから送出される情報は第1の暗号化記載領域に数値または特殊なパターンによって印刷され、第2の半導体チップから送出される情報は第2の暗号化記載領域に数値または特殊なパターンによって印刷される。このことによって、どちらかの半導体チップが破壊されても偽造鑑定が可能となる。一般に、 複数の半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、各半導体チップの情報は暗号化文様パターン化されて媒体上に印刷されていることを特徴とする半導体装置とする偽造防止各種トークンデバイス媒体を形成することによって信頼性のよい方法を提供することが可能となる。
FIG. 21 shows another embodiment of the present invention. A
図22は本発明の別の実施例を示している。第1のカバーフィルム221と第2のカバーフィルム224の間には、アンテナ226がアンテナパッド225に接続した構造を持つ半導体チップ223があって、当該の半導体チップは補強メタル222によって補強されている構造をもつ。補強メタルは弾性係数が大きい材料であることによって集中荷重に対して改善をもたらすことができる。補強メタルの厚さは厚いほうが望ましいが、フィルム状媒体の厚さ制限があって、限界がある。従って、補強メタルの厚さは半導体チップの厚さ以上が相当であって、それにより改善効果を得ることが可能である。補強メタルと半導体チップの接着は強力であることが望ましい。これは、薄い半導体チップの引っ張り応力を緩和するために必要なことである。本発明では、 半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップよりも厚いメタルが当該の半導体チップに接着されていることを特徴とする半導体装置とする偽造防止各種トークンデバイス媒体とすることにより信頼性にすぐれた方法を提供することが可能となる。
FIG. 22 shows another embodiment of the present invention. A
図23は本発明の別の実施例を示している。和紙繊維231は和紙の漉き込み網235上に漉き込み枠234に形状を整えられて多数存在する。この和紙繊維といっしょにアンテナ233付き半導体チップ232が漉き込まれるようにする。半導体チップが0.5mm以下にすれば繊維状の一部として扱い和紙の中に挿入することができる。この図では一つの半導体チップを代表的に示してあるが、複数の半導体チップを混ぜ合わせても本発明の範囲内である。すなわち、半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは和紙の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップは和紙を漉く時に和紙繊維の一部として扱われて和紙内部または表面に実装されることを特徴とする半導体装置による偽造防止の各種トークンデバイス媒体とすれば簡便な工程で実現できる手段を提供できる。
FIG. 23 shows another embodiment of the present invention. A large number of
図24の(a)より(g)は本発明の別の実施例を示す。図24の(a)はデバイス層シリコン241基板シリコンウエハ243の間に酸化膜層242をもつシリコンオンインシュレータウエハのデバイス作成完了した工程直後の断面図を示している。図24の(b)は続けて第1の支持シート244をウエハの主面側に貼り付けた工程直後の断面図を示している。図24の(c)は続けて、シリコンのみをエッチングする薬液たとえば水酸化カリウムなどによって基板シリコンを除去した工程の直後の断面図を示している。酸化膜層242は当該の薬液のエッチングストッパの役割をはたし、きわめて薄いたとえば0.1ミクロンから50ミクロンの薄さの半導体を得るのに有効である。図24の(d)は続けて第2の支持シート246がついた補強メタル245にとりつけた工程の直後の断面図を示している。図24の(e)は続けて第1の支持シートを除去した工程の直後の断面図を示している。図24の(f)は続けてフォトレジスト247を塗布、露光、現像した工程の直後の断面図を示している。マスクパターンは半導体チップを分離するライン状パターンである。図24の(g)は続けてエッチング技術によって、補強メタル、酸化膜層、デバイス層シリコンをエッチングして分離溝を形成した直後の断面図を示している。これらの工程によって、薄型で補強メタルがついた小型の半導体チップを効率よく、信頼性良く安定に作成することが可能となる。
(A) through (g) of FIG. 24 show another embodiment of the present invention. FIG. 24A is a cross-sectional view of the silicon-on-insulator wafer having the
図25は本発明の別の実施例を示す。整数倍折れ目線251が図のフィルム状媒体の平面図の長辺および短辺にそって存在する。この中にアンテナ253つき半導体チップ252を置く時、半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、各半導体チップは当該媒体の整数倍の折りたたみ位置には配置しないことを特徴とする半導体装置とする偽造防止の各種トークンデバイス媒体などとすれば整数倍の位置で折り曲げても半導体チップがなく折り曲げによる破壊の確率が低減され信頼性の良い構
造を提供することになる。
FIG. 25 shows another embodiment of the present invention. Integer
図26A、図26Bを用いて、本発明の別の実施例を説明する。本実施例は、ISO/IEC14443に準拠した近接型の非接触ICカードに本発明を適用したものであり、図26Aはアンテナコイル9002が形成されたカード状配線基板9003にメモリと通信制御機能を内蔵した1個のIC半導体チップ9001が実装された状態をIC半導体チップのデバイスが形成されていない側から見た図、図26Bは完成したカードの図26AのA-B線における半導体チップ部分の断面図である。
Another embodiment of the present invention will be described with reference to FIGS. 26A and 26B. In this embodiment, the present invention is applied to a proximity type non-contact IC card conforming to ISO / IEC14443. FIG. 26A shows a memory and communication control function on a card-shaped
本実施例では、コイル9002が形成された配線基板9003に、 電極バンプ9004がコイルと対向するフェースダウン方向でIC半導体チップ9001が搭載されている。配線基板9003はPET(ポリエチレンテレフタレート)よりなり、導電性ペーストのスクリーン印刷でコイル9002が形成してある。電極バンプ9004とコイル9002の接続には異方導電性接着剤9005を用いた。異方導電性接着剤は、接着剤層中に導電性微粒子を分散させたものであり、電極バンプ9004とコイル9002の対向部分は両者の間に挟まれた導電性微粒子を介して電気的に接続されるが、導電性微粒子が分散されているため、対向していない電極バンプやコイル配線の間で電気的短絡が発生することはない。ここで、IC半導体チップ9001のサイズは0.3mm、厚さは約30μmであり、デバイスが形成されたSiウエハの裏面を、機械的研磨と化学的研磨の併用によって研磨して薄型化した後、ダイシングを行なって薄型IC半導体チップを得た。IC半導体チップ9001のデバイスが形成されていない側には、PETよりなるカード表面層9006が設けられており、IC半導体チップ9001と樹脂層9007を2層のPETで挟む形のラミネート構造でカードを形成した。
In this embodiment, the
本実施例では、半導体チップ面積が小さいことと厚さが薄いこと、並びに異方導電性接着剤によって印刷コイルに接続していることから、曲げと点圧に対して強く、且つ薄型化が可能で低コストの非接触ICカードが得られる。 In this embodiment, since the semiconductor chip area is small, the thickness is small, and it is connected to the printing coil by an anisotropic conductive adhesive, it is strong against bending and point pressure and can be made thin. Thus, a low-cost non-contact IC card can be obtained.
図27A、図27Bは、本発明による半導体装置の別の実施例を示す図であり、図27Aは平面図、図27Bは半導体チップ部分の断面図である。本実施例では、IC半導体チップ9011のデバイスが形成された側と裏面に蒸着によって形成されたAuバンプ9013が各1個設けられ、バンプ9013がSnメッキしたCuよりなる短冊状のアンテナ9012に接続されている。IC半導体チップ9011はその端部がアンテナの両面よりも突出しておらず、主面がアンテナ9012の主面に対して傾斜した形で接続されている。IC半導体チップ9011の周囲は樹脂9014で充填されており、一対のアンテナの間にIC半導体チップが埋め込まれた形で全体が平坦な短冊状をなしている。
FIGS. 27A and 27B are diagrams showing another embodiment of the semiconductor device according to the present invention. FIG. 27A is a plan view, and FIG. 27B is a sectional view of a semiconductor chip portion. In this embodiment, one
本実施例で用いたIC半導体チップ9011の大きさは0.25mm、厚さはAuバンプを含めて約50μmであり、アンテナ9012の厚さは0.15mmである。IC半導体チップ9011の主面とアンテナ9012のなす度は約30度とすることでIC半導体チップがアンテナ面から突出しない構造としてあり、アンテナ9012の幅はIC半導体チップ9011の幅より大きくしてある。
IC The size of the
本実施例では、IC半導体チップ全体をダイポールアンテナの厚さの中に埋め込んでいることから極めて平坦性の良い半導体装置が得られ、IC半導体チップのサイズが小さいことから傾斜した構造でも全体を薄くすることが可能である。なお、本実施例による半導体装置は単体で使用しても良いが、図27に示した短冊状の半導体装置をさらに別の基材の中に埋め込んで、例えば通常のクレジットカードサイズ等とすることも可能である。 In this embodiment, since the entire IC semiconductor chip is embedded in the thickness of the dipole antenna, an extremely flat semiconductor device can be obtained. It is possible to do. Note that the semiconductor device according to the present embodiment may be used alone, but the strip-shaped semiconductor device shown in FIG. 27 may be embedded in another base material, for example, to have a normal credit card size or the like. Is also possible.
図28Aより図28Eは、本発明による半導体装置の別の実施例とその製造方法を示す図である。本実施例では、図28Aの平面図と図28Bの断面図に示した様に、IC半導体チップ9021のデバイスが形成された側の面に2つのバンプ9023が形成されており、それぞれアンテナ9022と異方導電性接着剤9024で接続されている。 Cuよりなる短冊状のアンテナ9022は幅がIC半導体チップ9021の幅よりも狭くしてある。
FIGS. 28A to 28E are diagrams showing another embodiment of the semiconductor device according to the present invention and a method of manufacturing the same. In this embodiment, as shown in the plan view of FIG. 28A and the cross-sectional view of FIG. 28B, two
本実施例による半導体装置の製造では、アンテナ部材を、図28Cに示した様に多数のアンテナ9022が並んだ状態でアンテナフレーム9025に接続されたリードフレーム構造に加工した。ここで隣接するアンテナのピッチはSiウエハ上に形成されたIC半導体チップ9021のピッチと等しく、対向するアンテナの間隔はIC半導体チップに接続されるべき状態の一対のアンテナの間隔に等しい。図28Dは、アンテナ9022とIC半導体チップ9021を接続するために前記リードフレーム状のアンテナ部材とLSIウエハ9026を重ねた状態を示す。LSIウエハ9026は所定のシートフレーム9028に張られた支持シートに接着された状態で、ダイシングによってそれぞれのIC半導体チップに分離されている。この状態でアンテナ部材は支持シート上の所定の一列のIC半導体チップ上でそれぞれのアンテナの先端部がIC半導体チップのバンプ上に配置されるように位置合わせをする。図28Eは、アンテナ9022とIC半導体チップ9021を接続する状態の図28DのA−B線における断面構造を示す図である。支持シート9027上に接着されたIC半導体チップ9021のうち、図の左端のIC半導体チップ上に、アンテナフレーム9025で支えられたアンテナ9022の先端部を合わせ、加熱/加圧装置9029によって、IC半導体チップ上のバンプ9023とアンテナ9022を異方導電性接着剤9024で接続する。所定の時間加熱/加圧を行った後加圧を終了すると、IC半導体チップ9021と支持シート9027は熱によって剥離され、IC半導体チップが支持シートから分離されてアンテナに接続された状態となる。ここで、加熱/加圧装置9029は図の紙面に垂直な方向に長い構造をしており、以上に述べた接続工程において、支持シート上の一列の有効半導体チップ全てが同時にアンテナに接続され、その後、アンテナ9022をアンテナフレーム9025から図のC−D及びC−Dで切断することでダイポールアンテナが接続された
IC半導体チップが完成する。なお、図28Eにおいて接続される半導体チップより左側の半導体チップは既にアンテナに接続されて分離済みであり、本工程に続いて、図の左から2番目のIC半導体チップとそれと列をなす複数のIC半導体チップのアンテナ接続が行われる。
In the manufacture of the semiconductor device according to the present embodiment, the antenna member was processed into a lead frame structure connected to the
以上に述べたように、本実施例では、アンテナ9022の幅がIC半導体チップ9021の幅よりも狭いことからSiウエハ上に形成された列状の複数のIC半導体チップを同時にアンテナに接続することが可能であり、製造工程のスループットが大きく低コストであるという利点が得られる。なお、本実施例の図28A、図28Bで示した構造をさらに樹脂やその他の基材に埋め込んで使用することも可能である。
As described above, in this embodiment, since the width of the
図29Aより図29Dは、本発明による半導体装置の別の実施例とその製造方法を示す図である。本実施例では、図29Aに示した様に、IC半導体チップ9031のデバイスが形成された側の面とデバイスが形成されていない裏面にそれぞれバンプ9033が形成されており、それぞれアンテナ9032とハンダ9034で接続されている。 Cu被覆した鉄よりなる細線状のアンテナ9032はIC半導体チップ9021との接続部において太くなっているがその断面積はIC半導体チップ9021の面積よりも小さくしてある。
FIGS. 29A to 29D are diagrams showing another embodiment of the semiconductor device according to the present invention and a method of manufacturing the same. In this embodiment, as shown in FIG. 29A, bumps 9033 are formed on the surface of the
本実施例による半導体装置の製造では、アンテナ部材を、図29Cに示した様に多数のアンテナ9032が2次元状に並んだ状態で、アンテナ支持具9038に設けられた穴に挿入する。ここでアンテナの配置はSiウエハ上に形成されたIC半導体チップ9031の配列と等しい。図29Bは、IC半導体チップ9021が形成されたLSIウエハ9035を示しており、LSIウエハ9035は所定のシートフレーム9037に張られた支持シート9036に接着された状態で、ダイシングによってそれぞれのIC半導体チップに分離されている。図29Dに、図29BのLSIウエハと図29Cのアンテナを対向する形で配置した状態の断面図を示す。アンテナ9032は、アンテナ支持具9038に設けられた穴を貫通しているが、IC半導体チップに接続される太い部分は穴よりも径が大きいためにアンテナが支持具から抜け落ちることはない。この状態で各アンテナ部材は支持シート9036に接着されたIC半導体チップ9031にそれぞれ対向するように位置合わせをする。次に図に示していない加熱/加圧装置によって、IC半導体チップ上のバンプ9033とアンテナ9032をハンダ9034で接続する。所定の時間加熱/加圧を行った後加圧を終了すると、IC半導体チップ9031と支持シート9036は熱によって剥離され、IC半導体チップが支持シートから分離されてアンテナに接続された状態となる。以上に述べた接続工程において、支持シート上の有効半導体チップ全ての一方の面が同時にアンテナに接続される。その後、同様に2次元状に配列されたアンテナをIC半導体チップの他方の面に同時に接続する。この工程では、アンテナを図29Dとは逆の向きにして位置合わせを行う必要があることから支持体に平行な磁石を用いてアンテナが抜け落ちることを防止した。
In the manufacture of the semiconductor device according to the present embodiment, the antenna member is inserted into a hole provided in the
以上に述べたように、本実施例では、アンテナ9032の断面積がIC半導体チップ9031の面積よりも小さいことからSiウエハ上に形成された面状の複数のIC半導体チップを同時にアンテナに接続することが可能であり、製造工程のスループットが大きく低コストであるという利点が得られる。なお、本実施例の図29Aで示した構造をさらに樹脂やその他の基材に埋め込んで使用することも可能である。
As described above, in this embodiment, since the cross-sectional area of the
各種トークンデバイス媒体等の偽造に関して対策を配慮するなら、偽造方法が容易であるかどうかに技術的付加価値が存在すると考える。従来例では金属のパターンを各種トークンデバイス媒体に封入することが述べられているが、この方法では、パターン作成法が容易であるばかりでなく、偽造方法を推奨するに近い危険性を有している。偽造防止技術は安全性を向上する使命と同時に信頼性を高めてしまうのでので、高度の偽造に対してしては全くノーガードとなるおそれがあって、安易な偽造防止技術は逆に偽造を増加させる作用をもつことを深く思料する必要がある。この場合、金属のパターン作成の技術レベルであるが、検出技術がメタルの有無である以上、開封して精密に調査すれば高度の技術が不要で解明できることは自明である。すなわち、金属のパターン有無が必要条件であるのでその実現手段を選択することは通常の技術レベルで十分可能である。本発明では各種トークンデバイス媒体などの偽造防止のため半導体チップを使いまた暗号化技術を併用しまた乱数発生手法をもちまた実用的な構造を経済的に実現できる手だてを示すことに前記の課題解決の効果を見出すことができる。 な ら If countermeasures are taken against counterfeiting of various token device media, etc., it is considered that there is a technical added value in whether the counterfeiting method is easy. In the conventional example, it is described that a metal pattern is encapsulated in various token device media, but this method not only makes the pattern creation method easy, but has a danger close to recommending a forgery method. I have. Since anti-counterfeiting technology increases the reliability at the same time as the mission to improve security, there is a possibility that it will be completely no guard against advanced counterfeiting, and easy anti-counterfeiting technology increases counterfeiting conversely It is necessary to think deeply about the effect of causing this. In this case, although it is at the technical level of metal pattern creation, it is obvious that if the detection technology is the presence / absence of metal, an advanced technology is not required if opened and closely investigated. That is, since the presence or absence of a metal pattern is a necessary condition, it is sufficiently possible to select a means for realizing it at a normal technical level. The present invention solves the above-mentioned problem by using a semiconductor chip to prevent forgery of various token device media and the like, using an encryption technology together, using a random number generation method, and showing a means for economically realizing a practical structure. Effect can be found.
紙というものについて機械的強度と半導体チップの強度についてさらに深い検討を要するものと考える。従来例の構造が厚さ100ミクロン以下の構成を考えてみれば、全く機械的応力がないかあるかによって課題の捕らえかたが全く異なる。すなわち、薄い紙状の媒体に半導体チップを実装することは異なる制約条件を明確にする必要があって、このことは深い考察によって意識的に明言するする価値があるが従来開示例で意識的認識に不足している。半導体チップの厚さ、サイズへの検討が必要となる。たとえば、1mmの半導体チップが100ミクロン厚さの紙で通常の使用レベルに耐えていけるかどうかは構造上作成できるかどうかではなく使用に耐えられるかの観点が必要である。本発明によればこれらの課題を解決する効果をえることができる。 考 え る For paper, it is necessary to further study the mechanical strength and the strength of the semiconductor chip. Considering the structure of the conventional example having a thickness of 100 μm or less, the way of solving the problem is completely different depending on whether there is no mechanical stress. In other words, mounting a semiconductor chip on a thin paper-like medium requires clarification of different constraints, which is worth consciously clarifying through deep consideration. Is missing. It is necessary to consider the thickness and size of the semiconductor chip. For example, whether a 1-mm semiconductor chip can withstand a normal use level with a paper having a thickness of 100 microns needs to be determined not from the fact that it can be formed structurally but from the viewpoint of using. According to the present invention, the effect of solving these problems can be obtained.
半導体チップの周辺はダイアモンドブレードによってダイシングされた半導体チップが使用されるので外部からの応力が半導体チップに加わると半導体チップ周辺に応力が集中すると亀裂などの割れが発生し、半導体チップの一部またはすべての機能が喪失する。紙などの薄い媒体に半導体チップが封入される場合は曲げや集中荷重の応力が印加され易いので、半導体チップの周辺のわずかなチッピングすなわち欠けがあっても半導体チップの破壊につながる課題が存在する。この観点からの深い考察が従来の構造ではない。本発明によればこれらの課題を解決する効果をえることができる。
金のバンプをもつことと半導体チップの周辺に異方導電接着剤または導電接着剤に対する副作用すなわち、縦構造寸法の金バンプの存在による増大や、半導体チップ周辺でのショートに対するする配慮がない。このことによって薄い金バンプを含む半導体チップの構成によって曲げに強い構造を得ることを妨げている課題が存在する。本発明によればこれらの課題を解決する効果を得ることができる。
A semiconductor chip diced by a diamond blade is used around the semiconductor chip, so when external stress is applied to the semiconductor chip, cracks such as cracks occur when the stress concentrates around the semiconductor chip, and a part of the semiconductor chip or All functions are lost. When a semiconductor chip is encapsulated in a thin medium such as paper, bending or concentrated load stress is easily applied, so even if there is slight chipping or chipping around the semiconductor chip, there is a problem that the semiconductor chip is broken. . A deep consideration from this perspective is not a conventional structure. According to the present invention, the effect of solving these problems can be obtained.
The provision of the gold bump and the side effect of the anisotropic conductive adhesive or the conductive adhesive around the semiconductor chip, that is, no consideration is given to an increase due to the presence of the gold bump having a vertical structure dimension or a short circuit around the semiconductor chip. For this reason, there is a problem that it is difficult to obtain a structure resistant to bending due to the configuration of the semiconductor chip including the thin gold bumps. According to the present invention, the effect of solving these problems can be obtained.
11…半導体チップ側壁酸化膜、12…デバイス層シリコン、13…パッド、14…裏面酸化膜、15…半導体チップ側壁酸化膜、16…接着樹脂、17…アンテナ配線、18…基板、19…導電粒子、19a…導電粒子、21…パッド、22…デバイス層シリコン、23…酸化膜層、24…シリコン基板、25…支持テープ、26…フォトレジスト、27…エッチング溝、28…エキスパンドした支持テープ、29…ギャップ、30…接着層、31…パッド、32…メモリマット、33…読み出し回路、34…セレクタ回路、35…半導体チップ側壁酸化膜、36…送受信回路、37…スルーホール、38…電源回路、39…乱数発生用小パッド、39a…乱数発生回路、41…チッピング、42…割れ、43…パッド、44…半導体チップ、45…接着樹脂、46…導電粒子、47…アンテナ配線、48…導電粒子、49…基板、51…半導体チップ、52…アンテナ、53…フィルム状媒体、55…容量を形成するアンテナ電極1、56…容量を形成するアンテナ電極2、57…容量を形成するアンテナ電極358…容量を形成するアンテナ電極4、61…接着樹脂、62…裏面酸化膜、63…デバイスシリコン層、64…側壁酸化膜、65…導電粒子、66…表面酸化膜、67…導電粒子、68…タングステンパッド、69…アンテナ配線、71…接着樹脂、72…デバイスシリコン層、73…アルミパッド、74…表面酸化膜、75…導電粒子、76…金パッド、77…導電粒子、78…アンテナ配線、79…絶縁物、81…媒体表面印刷パターン、82…半導体チップ、83…フィルム状媒体、91…半導体チップ、92…導電粒子、93…小パッド、94…接着樹脂、95…アンテナ配線、96…基板、97…書き込み可能メモリ領域、111…n番目のクロック、112…n番目のデータ、113…n+1番目のクロック、114…n+1番目のデータ、115…アンテナ、116…整流器、117…ROM、118…半導体チップ、119…カウンタ、119a…セレクタ、121…第1の半導体チップ、122…アンテナ、123…第2の半導体チップ、124…フィルム状媒体、131…半導体チップ、132…暗号化物理情報記入欄、133…フィルム状媒体、141…第1のカバーフィルムロール、142…半導体チップ、143…第2のカバーフィルム、144…第2のカバーフィルムロール、145…第1のカバーフィルム、146…巻き取りロール、151…半導体チップ、152…フィルム状媒体、154…アンテナ、161…第1のアンテナ用パッド、162…第2のアンテナ用パッド、163…アンテナコイル、164…第1のスルーホール、165…第2のスルーホール、171…テーパ状コーナ、181…集中荷重ツール、182…フィルム状媒体、183…半導体チップ、184…シリコンラバー、185…鋼板、201…点字用突起、202…半導体チップ、203…アンテナ、204…フィルム状媒体、211…第1の半導体チップ、212…第1のアンテナ、213…第2の半導体チップ、214…第2のアンテナ、215…第1の暗号化記載領域、216…第2の暗号化記載領域、217…フィルム状媒体、221…第1のカバーフィルム、222…補強メタル、223…半導体チップ、224…第2のカバーフィルム、225…アンテナ用パッド、226…アンテナ、231…和紙繊維、232…半導体チップ、233…アンテナ、234…漉き込み用枠、235…漉き込み網、241…デバイス層シリコン、242…酸化膜層、243…基板シリコンウエハ、244…第1の支持シート、245…補強メタル、246…第2の支持シート、247…フォトレジスト、248…エッチング溝、251…整数倍折れ目線、252…半導体チップ、253…アンテナ、9001…IC半導体チップ、9002…コイル、9003…配線基板、9004…電極バンプ、9005…異方導電性接着剤、9006…表面層、9007…樹脂層、9011…IC半導体チップ、9012…アンテナ、9013…バンプ、9014…樹脂、9021…IC半導体チップ、9022…アンテナ、9023…バンプ、9024…異方導電性接着剤、9025…アンテナフレーム、9026…ウエハ、9027…支持シート、9028…シートフレーム、9029…加熱/加圧装置、9031…IC半導体チップ、9032…アンテナ、9033…バンプ、9034…ハンダ、9035…ウエハ、9036…支持シート、9037…シートフレーム、9038…アンテナ支持体。
DESCRIPTION OF
Claims (13)
前記半導体チップに接続され、前記情報を送出するアンテナとを有し、
前記半導体チップがフィルム状の媒体に搭載され、
前記複数ビットの情報が前記媒体に記載されていることを特徴とする半導体装置。 A semiconductor chip having a memory having a planar dimension of 0.5 mm or less on a long side and storing a plurality of bits of information;
An antenna connected to the semiconductor chip and transmitting the information,
The semiconductor chip is mounted on a film-like medium,
The semiconductor device, wherein the information of the plurality of bits is described in the medium.
前記半導体チップに接続され、前記識別番号を送出するアンテナとを有し、
前記半導体チップがフィルム状の媒体に搭載され、
前記識別番号が前記媒体に記載されていることを特徴とする半導体装置。 A semiconductor chip having a memory whose plane dimension is 0.5 mm or less on a long side and stores information of an identification number;
An antenna connected to the semiconductor chip and transmitting the identification number;
The semiconductor chip is mounted on a film-like medium,
The semiconductor device, wherein the identification number is written on the medium.
前記半導体チップに接続され、前記識別番号を送出するアンテナとを有し、
前記半導体チップがフィルム状の媒体に搭載され、
前記半導体チップの物理情報が前記媒体に記載されていることを特徴とする半導体装置。 A semiconductor chip having a memory whose plane dimension is 0.5 mm or less on a long side and stores an identification number;
An antenna connected to the semiconductor chip and transmitting the identification number;
The semiconductor chip is mounted on a film-like medium,
A semiconductor device, wherein physical information of the semiconductor chip is described on the medium.
前記半導体チップは、紙繊維とともに漉き込まれることを特徴とする請求項1から11のいずれかに記載の半導体装置。 The medium is paper;
The semiconductor device according to claim 1, wherein the semiconductor chip is embedded together with paper fibers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003360663A JP2004078991A (en) | 1998-12-17 | 2003-10-21 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35867498 | 1998-12-17 | ||
| JP2003360663A JP2004078991A (en) | 1998-12-17 | 2003-10-21 | Semiconductor device and method of manufacturing the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000588726A Division JP4132675B2 (en) | 1998-12-17 | 1999-12-10 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004078991A true JP2004078991A (en) | 2004-03-11 |
Family
ID=32032038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003360663A Pending JP2004078991A (en) | 1998-12-17 | 2003-10-21 | Semiconductor device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004078991A (en) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048168A (en) * | 2005-08-12 | 2007-02-22 | Maxell Seiki Kk | IC chip reinforcing plate and paper |
| JP2007128434A (en) * | 2005-11-07 | 2007-05-24 | Philtech Inc | Rf powder-containing substrate |
| JP2007295395A (en) * | 2006-04-26 | 2007-11-08 | Fujitsu Ltd | Tag antenna and tag using the same |
| JP2008516525A (en) * | 2004-10-05 | 2008-05-15 | トラツキング・テクノロジーズ・インコーポレーテツド | Radio frequency identification tag and manufacturing method thereof |
| EP1970951A2 (en) | 2007-03-13 | 2008-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP1970952A2 (en) | 2007-03-13 | 2008-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP1976001A2 (en) | 2007-03-26 | 2008-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| EP1976000A2 (en) | 2007-03-26 | 2008-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7683838B2 (en) | 2007-02-09 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
| US7692545B2 (en) | 2004-05-18 | 2010-04-06 | Hitachi, Ltd. | Wireless IC tag and process for manufacturing the same |
| US7759788B2 (en) | 2007-08-30 | 2010-07-20 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
| US7883939B2 (en) | 2008-11-11 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2012005140A (en) * | 2011-08-10 | 2012-01-05 | Fujitsu Ltd | Antenna for tag and tag using the same |
| US8154456B2 (en) | 2008-05-22 | 2012-04-10 | Philtech Inc. | RF powder-containing base |
| US8188924B2 (en) | 2008-05-22 | 2012-05-29 | Philtech Inc. | RF powder and method for manufacturing the same |
| US8432254B2 (en) | 2008-01-31 | 2013-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8459561B2 (en) | 2007-09-07 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8513977B2 (en) | 2009-01-22 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Data holding circuit |
| US8555497B2 (en) | 2008-06-20 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a wiring substrate |
| US8563397B2 (en) | 2008-07-09 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8816484B2 (en) | 2007-02-09 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2003
- 2003-10-21 JP JP2003360663A patent/JP2004078991A/en active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7692545B2 (en) | 2004-05-18 | 2010-04-06 | Hitachi, Ltd. | Wireless IC tag and process for manufacturing the same |
| JP2008516525A (en) * | 2004-10-05 | 2008-05-15 | トラツキング・テクノロジーズ・インコーポレーテツド | Radio frequency identification tag and manufacturing method thereof |
| JP2007048168A (en) * | 2005-08-12 | 2007-02-22 | Maxell Seiki Kk | IC chip reinforcing plate and paper |
| JP2007128434A (en) * | 2005-11-07 | 2007-05-24 | Philtech Inc | Rf powder-containing substrate |
| JP2007295395A (en) * | 2006-04-26 | 2007-11-08 | Fujitsu Ltd | Tag antenna and tag using the same |
| US7928921B2 (en) | 2006-04-26 | 2011-04-19 | Fujitsu Limited | Tag-use antenna and tag using the same |
| US7683838B2 (en) | 2007-02-09 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
| US8816484B2 (en) | 2007-02-09 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7968427B2 (en) | 2007-03-13 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| EP1970952A2 (en) | 2007-03-13 | 2008-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP1970951A2 (en) | 2007-03-13 | 2008-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8558370B2 (en) | 2007-03-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with antenna |
| US8552418B2 (en) | 2007-03-13 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7808098B2 (en) | 2007-03-13 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP2372756A1 (en) | 2007-03-13 | 2011-10-05 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
| EP1976001A2 (en) | 2007-03-26 | 2008-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7736958B2 (en) | 2007-03-26 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| EP1976000A2 (en) | 2007-03-26 | 2008-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8338931B2 (en) | 2007-03-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and product tracing system utilizing the semiconductor device having top and bottom fibrous sealing layers |
| US7785933B2 (en) | 2007-03-26 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7759788B2 (en) | 2007-08-30 | 2010-07-20 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
| US8459561B2 (en) | 2007-09-07 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9508619B2 (en) | 2007-09-07 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8432254B2 (en) | 2008-01-31 | 2013-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8188924B2 (en) | 2008-05-22 | 2012-05-29 | Philtech Inc. | RF powder and method for manufacturing the same |
| US8477072B2 (en) | 2008-05-22 | 2013-07-02 | Philtech Inc. | Radio frequency (RF) particles |
| US8440487B2 (en) | 2008-05-22 | 2013-05-14 | Philtech Inc. | Methods for manufacturing radio frequency (RF) powder |
| US8154456B2 (en) | 2008-05-22 | 2012-04-10 | Philtech Inc. | RF powder-containing base |
| US8555497B2 (en) | 2008-06-20 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a wiring substrate |
| US8563397B2 (en) | 2008-07-09 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7883939B2 (en) | 2008-11-11 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8513977B2 (en) | 2009-01-22 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Data holding circuit |
| US9087283B2 (en) | 2009-01-22 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012005140A (en) * | 2011-08-10 | 2012-01-05 | Fujitsu Ltd | Antenna for tag and tag using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4132675B2 (en) | Semiconductor device | |
| JP2004078991A (en) | Semiconductor device and method of manufacturing the same | |
| JPWO2000036555A1 (en) | Semiconductor device and manufacturing method thereof | |
| EP1048483B1 (en) | Card-like semiconductor device | |
| KR101105626B1 (en) | Semiconductor device, manufacturing method, electronic commerce method and transponder reading device | |
| US6837438B1 (en) | Non-contact information medium and communication system utilizing the same | |
| EP1884889B1 (en) | Semiconductor device | |
| EP0855675A2 (en) | Radio frequency circuit and memory in thin flexible package | |
| JP2000137779A (en) | Non-contact information medium and its manufacturing method | |
| JP2001034725A (en) | Non-contact IC module, method of manufacturing the same, and non-contact information medium | |
| JP4589375B2 (en) | Semiconductor device | |
| JP2004046903A (en) | Semiconductor device and method of manufacturing the same | |
| JP2000276567A (en) | Non-contact IC card | |
| JP2007148672A (en) | IC module and non-contact IC card | |
| JPH1154548A (en) | IC chip electrode connection structure in non-contact tag | |
| JP2001319206A (en) | Non-contact communication element and non-contact communication medium | |
| JP2004206559A (en) | IC card with embossable non-contact communication function | |
| JPH1154547A (en) | IC chip electrode connection structure in non-contact tag |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |