JP2004072250A

JP2004072250A - High frequency amplifier

Info

Publication number: JP2004072250A
Application number: JP2002226182A
Authority: JP
Inventors: Shintaro Shinjo; 新庄　真太郎; Hirotami Ueda; 上田　博民; Kazutomi Mori; 森　一富; Kenji Suematsu; 末松　憲治
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-08-02
Filing date: 2002-08-02
Publication date: 2004-03-04

Abstract

【課題】高周波入力信号が増加した場合でも、ベース電流の増加によるベース電圧の電圧降下を抑制して、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器を得る。
【解決手段】入力された高周波信号を増幅して出力する増幅手段３と、増幅手段３に入力される高周波信号の振幅を検波する検波回路４と、検波回路４により検波された高周波信号の振幅に応じた補償電流Ｉｐｃを生成する補償回路５と、補償電流Ｉｐｃに比例したバイアス電流Ｉｂを増幅手段３に供給するバイアス回路６とを備え、補償回路５は、高周波信号の振幅が大きくなるにつれて補償電流Ｉｐｃを大きく設定する。
【選択図】　　　　図１A high-frequency amplifier in which a decrease in a base voltage due to an increase in a base current is suppressed even when a high-frequency input signal is increased, and a decrease in saturation output power and efficiency of the high-frequency amplifier is prevented.
Amplifying means for amplifying and outputting an input high-frequency signal, a detection circuit for detecting the amplitude of the high-frequency signal input to the amplification means, and an amplitude of the high-frequency signal detected by the detection circuit. And a bias circuit 6 for supplying a bias current Ib proportional to the compensation current Ipc to the amplifying means 3, and the compensation circuit 5 is provided as the amplitude of the high-frequency signal increases. The compensation current Ipc is set large.
[Selection diagram] Fig. 1

Description

【０００１】
【発明の属する技術分野】
この発明は、衛星通信、地上波マイクロ波通信、または、移動体通信などに使用される高周波増幅器に関し、特に、高周波入力信号が増加した場合でも、飽和出力電力および効率の低下を防止することのできる高周波増幅器に関するものである。
【０００２】
【従来の技術】
一般に、ＢＪＴ（Ｂｉｐｏｌａｒ　Ｊｕｎｃｔｉｏｎ　Ｔｒａｎｓｉｓｔｏｒ）、ＨＢＴ（Ｈｅｔｅｒｏ−Ｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などのＮＰＮバイポーラトランジスタを用いた高周波増幅器においては、高出力化および高効率化を目的として、ベース電圧を定電圧で印加する定電圧ベースバイアス回路（以下、単に「バイアス回路」と記す）が用いられている。
【０００３】
たとえば、定電圧でなく、定電流でベースバイアスを印加した場合には、高周波信号の入力レベルが増加したときに整流電流が発生すると、定電流を維持するためにベース電圧が降下する。
【０００４】
したがって、バイアス級がＡ級動作からＢ級動作に急速に近づくことから、飽和電力が小さくなってしまい、実際に高出力化および高効率化を実現することは困難である。
【０００５】
一方、定電圧でベースバイアスを印加した場合には、高周波信号の入力レベルが増加したときにもベース電圧が降下することはないので、バイアス級は変化せず、定電流で動作する増幅器と比べて大きな飽和出力電力と高効率を得ることができる。したがって、高周波信号の入力レベルが増加した場合にもベース電圧が低下しないバイアス回路が必要となる。
【０００６】
図５は従来の高周波増幅器を示す回路構成図であり、たとえば「アナログＩＣの機能回路設計入門　回路シミュレータＳＰＩＣＥを用いたＩＣ設計法」（青木英彦著、ＣＱ出版社、１９９２年９月２０日発行）に記述されたバイアス回路を有する高周波増幅器を示している。
【０００７】
図５において、１は高周波信号の入力端子、２は高周波信号の出力端子、３は高周波増幅器の本体を構成する増幅素子である。
増幅素子３としては、ＢＪＴ、ＨＢＴなどのＮＰＮバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）が用いられており、エミッタ端子が接地され、ベース端子が入力端子１に接続され、コレクタ端子が出力端子２に接続されている。
【０００８】
６は入力端子１（増幅素子３のベース端子）に接続されたバイアス回路、以下の構成要素１８〜２３を備えている。
２２はバイアス回路６の電源供給端子（電圧設定端子）となる電源であり、負極がグランドに接続され、正極から制御された電源電圧Ｖｐｃを供給している。
【０００９】
１８はＢＪＴ、ＨＢＴなどのＮＰＮバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）であり、増幅素子３とともにＮＰＮカレントミラー回路を構成している。
【００１０】
１９はＢＪＴ、ＨＢＴなどのＮＰＮバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）であり、増幅素子３に対するベース電流補償用の素子として機能する。
トランジスタ１９のエミッタ端子は、トランジスタ１８のベース端子に接続されている。
【００１１】
２０および２１は電源２２に並列接続された抵抗器であり、抵抗器２０の他端はトランジスタ１８のコレクタ端子およびトランジスタ１９のベース端子に接続され、抵抗器２１の他端はトランジスタ１９のコレクタ端子に接続されている。抵抗器２０は、基準電流Ｉｒｅｆを供給するための定電流源として機能する。
【００１２】
２３はバイアス印加用のインダクタであり、トランジスタ１８および１９の接続点と、入力端子１および増幅素子３の接続点との間に挿入されている。
【００１３】
Ｉｂ、Ｖｂは増幅素子３のベース端子に供給されるベース電流およびベース電圧である。
Ｒｒｅｆは抵抗器２０により設定される基準抵抗値、Ｉｒｅｆは抵抗器２０に流れる基準電流である。
【００１４】
Ｉｃｄｃ１、Ｉｂｄｃ１はトランジスタ１８に流れるコレクタ電流およびベース電流である。
Ｉｂｄｃ２、Ｉｅｄｃ２はトランジスタ１９に流れるベース電流およびエミッタ電流である。
【００１５】
次に、図５に示した従来の高周波増幅器による動作について説明する。
まず、高周波信号は、入力端子１から増幅素子３のベース端子に入力され、増幅素子３により増幅された後、出力端子２から出力される。
【００１６】
このとき、増幅素子３のベース電圧Ｖｂおよびベース電流Ｉｂは、バイアス回路６から供給される。
バイアス回路６において、ベース電圧Ｖｂおよびベース電流Ｉｂは、以下の式（１）、（２）のように決定される。
【００１７】
【数１】

【００１８】
式（１）、（２）において、βは各トランジスタ３、１８および１９の電流増幅率、ＮはＮＰＮカレントミラー回路を構成するトランジスタ３および１８のサイズ比である。
この場合、各トランジスタ３、１８および１９は、全て同じ構造とし、それぞれの電流増幅率はβとする。
【００１９】
ここで、増幅素子３の入力信号が増加して、ベース電流Ｉｂが△Ｉｂだけ増加し、各電流Ｉｃｄｃ１、Ｉｂｄｃ１、Ｉｅｄｃ２、Ｉｂｄｃ２が、それぞれ、△Ｉｃｄｃ１、△Ｉｂｄｃ１、△Ｉｅｄｃ２、△Ｉｂｄｃ２だけ増加した場合を想定する。
このとき、各電流の変化量△Ｉｂ、△Ｉｃｄｃ１、△Ｉｂｄｃ１、△Ｉｅｄｃ２、△Ｉｂｄｃ２の間には、以下の式（３）、（４）の関係が成り立つ。
【００２０】
【数２】

【００２１】
また、各トランジスタ１８および１９に関して、電流増幅率βを用いて以下の式（５）、（６）が成り立つ。
【００２２】
【数３】

【００２３】
したがって、ベース電流Ｉｂの変化量△Ｉｂは、以下の式（７）で表される。
【００２４】
【数４】

【００２５】
この結果、ベース電圧Ｖｂの変化量△Ｖｂは、以下の式（８）で表される。
【００２６】
【数５】

【００２７】
【発明が解決しようとする課題】
従来の高周波増幅器は以上のように、高周波入力信号が増加して増幅素子３のベース電流Ｉｂに変化量ΔＩｂが発生した際に、ベース電圧Ｖｂに電圧降下が発生して、増幅素子３のバイアス級がＡ級からＢ級に近づくので、高周波増幅器としての飽和出力電力および効率が低下するという問題点があった。
【００２８】
この発明は上記のような問題点を解決するためになされたもので、高周波入力信号が増加した場合でも、ベース電流の増加によるベース電圧の電圧降下を抑制し、結果として、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器を得ることを目的とする。
【００２９】
【課題を解決するための手段】
この発明に係る高周波増幅器は、入力された高周波信号を増幅して出力する増幅手段と、増幅手段に入力される高周波信号の振幅を検波する検波回路と、検波回路により検波された高周波信号の振幅に応じた補償電流を生成する補償回路と、補償電流に比例したバイアス電流を増幅手段に供給するバイアス回路とを備え、補償回路は、高周波信号の振幅が大きくなるにつれて補償電流を大きく設定するものである。
【００３０】
また、この発明に係る高周波増幅器の検波回路は、高周波信号の振幅に応じたコレクタ電流を生成するＮＰＮバイポーラトランジスタを含み、補償回路は、コレクタ電流に応じて補償電流を生成するものである。
【００３１】
また、この発明に係る高周波増幅器の検波回路は、ＮＰＮバイポーラトランジスタのベース端子にバイアス印加するためのバイアス印加回路を含むものである。
【００３２】
また、この発明に係る高周波増幅器の検波回路は、高周波信号の振幅に応じた検波電流を生成するＰＮ接合ダイオードを含み、検波電流は、ＮＰＮバイポーラトランジスタのベース端子に供給されるものである。
【００３３】
また、この発明に係る高周波増幅器の検波回路は、ＰＮ接合ダイオードの入力端子にバイアス印加するためのバイアス印加回路を含むものである。
【００３４】
また、この発明に係る高周波増幅器のバイアス印加回路は、温度特性補償用のダイオードを含むものである。
【００３５】
【発明の実施の形態】
実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１について詳細に説明する。
図１はこの発明の実施の形態１を示す回路構成図である。
【００３６】
図１において、１は高周波信号の入力端子、２は高周波信号の出力端子、３は入力端子１から入力された高周波信号を増幅して出力端子２から出力する増幅素子であり、前述（図５参照）と同様のものである。
前述と同様に、増幅素子３としては、ＢＪＴ、ＨＢＴなどのＮＰＮバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）が用いられる。
【００３７】
４は入力端子１から入力された高周波信号の振幅を検波する検波回路、５は検波回路４により検波された高周波信号の振幅の大きさに応じた補償電流を生成する補償回路である。
【００３８】
６は前述のバイアス回路６と近似したバイアス回路であり、補償回路５から生成された補償電流に比例したバイアス電流を、ベース電流Ｉｂとして増幅素子３のベース端子に供給する。
【００３９】
検波回路４は、以下の構成要素７〜１１を備えている。
７はベース端子およびコレクタ端子が短絡されたＰＮ接合ダイオード、８はエミッタ接地のＮＰＮバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）、９はＰＮ接合ダイオード７の入力側に挿入された直流阻止容量、１０はＰＮ接合ダイオード７の入力端子（コレクタ端子）にバイアスを印加するための抵抗器、１１は抵抗器１０とグランドとの間に挿入された電源である。
【００４０】
ＰＮ接合ダイオード７のエミッタ（出力）端子は、トランジスタ８のベース端子に接続されている。
Ｉｃｄｃ３はＰＮ接合ダイオード７に流れる検波電流、Ｉｂｄｃ４はトランジスタ８のベース端子に流れる電流である。
【００４１】
補償回路５は、以下の構成要素１２〜１７を備えている。
１２はＰＮＰカレントミラー回路であり、ベース端子同士が接続された一対のＰＮＰバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）１３および１４により構成されている。
【００４２】
ＰＮＰカレントミラー回路１２は、検波回路４内のＮＰＮバイポーラトランジスタ８から出力されるコレクタ電流Ｉｃｄｃ４を基準電流としている。
ＩｐｃはＰＮＰカレントミラー回路１２の出力電流であり、トランジスタ１４のコレクタ端子からバイアス回路６内のトランジスタ１９のベース端子に供給されている。
【００４３】
１５はグランドとトランジスタ１３のエミッタ端子との間に挿入された定電流源、１６はトランジスタ１４のエミッタ端子に挿入されたバイアス印加用の抵抗器、１７は抵抗器１６とグランドとの間に挿入された電源である。
【００４４】
バイアス回路６は、前述（図５参照）と同様に、増幅素子３とともにＮＰＮカレントミラー回路を構成するトランジスタ１８と、トランジスタ１８のベース電流を補償するトランジスタ１９と、定電流源２０と、バイアス印加用の抵抗器２１と、電源２２と、バイアス印加用のインダクタ２３とを備えている。
【００４５】
次に、図１に示したこの発明の実施の形態１による具体的な動作について説明する。
まず、前述と同様に、入力端子１から入力された高周波信号は、増幅素子３により増幅されて出力端子２から出力される。
【００４６】
このとき、検波回路４は、入力端子１から入力された高周波信号の振幅を検波する。
具体的には、検波回路４内のＰＮ接合ダイオード７は、電源１１から抵抗器１０を介してベース電圧（バイアス電圧）が供給されることによって動作し、入力端子１から高周波信号が入力されると、その高周波信号の振幅の大きさに応じた検波電流Ｉｃｄｃ３を出力する。
【００４７】
検波電流Ｉｃｄｃ３は、トランジスタ８のベース電流Ｉｂｄｃ４となる。
したがって、高周波信号の振幅が大きくなると、ベース電流Ｉｂｄｃ４が増加して、トランジスタ８のコレクタ端子から出力されるコレクタ電流Ｉｃｄｃ４は増加する。
【００４８】
補償回路５内のＰＮＰカレントミラー回路１２は、検波回路４が高周波信号の振幅を検波すると、その高周波信号の振幅に応じた補償電流Ｉｐｃをバイアス回路６に供給する。
【００４９】
すなわち、ＰＮＰカレントミラー回路１２は、高周波信号の振幅が大きくなると、バイアス回路６内のトランジスタ１８のコレクタ端子およびトランジスタ１９のベース端子に供給される補償電流Ｉｐｃを増加させる。
【００５０】
具体的には、検波回路４内のトランジスタ８のコレクタ電流Ｉｃｄｃ４は、ＰＮＰカレントミラー回路１２の基準電流となり、ＰＮＰカレントミラー回路１２は、ＰＮＰバイポーラトランジスタ１３および１４のサイズ比に応じた電流を出力する。
【００５１】
トランジスタ８のコレクタ電流Ｉｃｄｃ４は、増幅素子（トランジスタ）３のコレクタ電流の増大に応じて増大するので、高周波信号の振幅が大きくなればなるほど、補償回路５からバイアス回路６に供給される補償電流Ｉｐｃが増加する。
【００５２】
バイアス回路６は、補償回路５から補償電流Ｉｐｃが供給されると、補償電流Ｉｐｃに比例したベース電流（バイアス電流）Ｉｂを増幅素子３のベース端子に供給する。
したがって、高周波信号の振幅が大きくなればなるほど、バイアス電流Ｉｂが増加する。
【００５３】
この結果、以下のように、高周波入力信号の増加に応じて、ベース電流Ｉｂを増加させることができる。
すなわち、増幅素子３の入力信号が増加してベース電流Ｉｂが△Ｉｂだけ増加した場合に、図１内の各電流Ｉｃｄｃ１、Ｉｂｄｃ１、Ｉｅｄｃ２、Ｉｂｄｃ２が、それぞれ、△Ｉｃｄｃ１、△Ｉｂｄｃ１、△Ｉｅｄｃ２、△Ｉｂｄｃ２だけ増加するものとする。
【００５４】
また、図１に示すように、検波回路４および補償回路５内の各構成素子に、電流Ｉｃｄｃ３、Ｉｂｄｃ４、Ｉｃｄｃ４、Ｉｐｃが流れるものとすると、これらの電流および上記各電流の相互間には、以下の式（９）〜（１２）の関係が成り立つ。
【００５５】
【数６】

【００５６】
また、トランジスタ８、１８および１９に関して、電流増幅率βを用いて以下の式（１３）〜（１５）が成り立つ。
【００５７】
【数７】

【００５８】
ここで、ＮＰＮバイポーラトランジスタ３、１８、１９、７および８は、全て同じ構造であり、電流増幅率はβ、各トランジスタ１８、３および７のサイズ比は「１：Ｍ：Ｋ」とする。
また、補償回路５内のＰＮＰトランジスタ１３および１４のサイズ比は、「１：Ｎ」とする。
上記式（９）〜（１５）から、ベース電流Ｉｂの増加量△Ｉｂは、以下の式（１６）で表される。
【００５９】
【数８】

【００６０】
その結果、増幅素子３のベース端子に印加される電圧Ｖｂの増加量△Ｖｂは、以下の式（１７）で表される。
【００６１】
【数９】

【００６２】
したがって、以下の条件式（１８）を満たすように各比例係数Ｍ、ＫおよびＮを設定することにより、増幅素子３に供給されるベース電流Ｉｂおよびベース電圧Ｖｂを増加させることができる。
【００６３】
【数１０】

【００６４】
このように、高周波信号の振幅の大きさを検波する検波回路４と、高周波信号の振幅に応じた補償電流をバイアス回路６に出力する補償回路５とを設け、補償電流Ｉｐｃに比例したベース電流（バイアス電流）Ｉｂを増幅素子３に供給することによって、ベース電流Ｉｂおよびベース電圧Ｖｂを増加させることができ、結果として、高周波増幅器の飽和出力電力および効率を高めることができる。
【００６５】
また、補償回路５として、検波回路４内のトランジスタ８のコレクタ電流Ｉｃｄｃ４を基準電流としたＰＮＰカレントミラー回路１２を用いたので、ＰＮＰカレントミラー比（１：Ｎ）を調整することによって、高出力電力時に増幅素子３に供給するバイアス電流Ｉｂを適宜制御することができる。
【００６６】
さらに、ＰＮ接合ダイオード７のバイアス印加を電源１１により制御することができるので、検波電流Ｉｃｄｃ３の制御範囲を可変設定することができ、高周波信号の振幅に対応可能なダイナミックレンジを拡大することもできる。
【００６７】
実施の形態２．
なお、上記実施の形態１では、入力端子１から入力された高周波信号の振幅を検波する検波回路４として、ＰＮ接合ダイオード７、ＮＰＮバイポーラトランジスタ８、直流阻止容量９、バイアス印加用の抵抗器１０および電源１１を用いたが、ＰＮ接合ダイオード７を省略してもよい。
【００６８】
図２は検波回路４Ａ内のＰＮ接合ダイオード７を省略したこの発明の実施の形態２を示す回路構成図である。
図２において、前述（図１参照）と同様のものについては、同一符号を付して、または符号の後に「Ａ」を付して、詳述を省略する。
【００６９】
この場合、検波回路４Ａは、前述（図１参照）と同様のトランジスタ８および直流阻止容量９に加えて、前述の各素子１０および１１に対応した抵抗器２４および電源２５を備えている。
【００７０】
バイアス印加用の抵抗器２４の一端は、直流阻止容量９およびトランジスタ８のベース端子に接続されている。
すなわち、抵抗器２４および電源２５は、トランジスタ８のベース電流Ｉｂｄｃ４に対してバイアス印加する。
【００７１】
検波回路４Ａにおいて、高周波信号の振幅が大きくなると、前述と同様に、トランジスタ８のベース電流Ｉｂｄｃ４が増大してコレクタ電流Ｉｃｄｃ４が増大するので、前述と同様の作用効果を奏する。
【００７２】
また、この場合、前述のＰＮ接合ダイオード７による制御範囲の拡大が計れないものの、ＰＮ接合ダイオード７が不要になるので、さらに回路構成の簡略化を図ることができる。
【００７３】
実施の形態３．
なお、上記実施の形態１では、ＰＮ接合ダイオード７およびトランジスタ８の各端子間電圧ＶＢＥの温度特性について考慮せずに、単に、電源１１から抵抗器１０を介してＰＮ接合ダイオード７にバイアス印加したが、温度特性補償用のダイオードを介してバイアス印加してもよい。
【００７４】
図３は検波回路４Ｂのバイアス印加回路に温度特性補償用のダイオードを挿入したこの発明の実施の形態３を示す回路構成図である。
図３において、前述（図１参照）と同様のものについては、同一符号を付して、または符号の後に「Ｂ」を付して、詳述を省略する。
【００７５】
この場合、検波回路４Ｂは、前述（図１参照）と同様のＰＮ接合ダイオード７、トランジスタ８および直流阻止容量９に加えて、バイアス印加用の抵抗器２６〜２８および３１と、温度特性補償用のダイオード２９および３０と、電源３２とを備えている。
【００７６】
ＰＮ接合ダイオード７の入力端子には、抵抗器２６および２７が直列接続されており、抵抗器２７の他端には、ダイオード２９および３０が直列接続されている。
【００７７】
抵抗器２６および２７の接続点には抵抗器２８が接続されており、抵抗器２８の他端は接地されている。
抵抗器３１は、電源３２とダイオード２９の入力端子（コレクタ端子）との間に挿入されている。
【００７８】
電源３２は、抵抗器２６〜２８および３１と、ダイオード２９および３０とを介して、ＰＮ接合ダイオード７にバイアス供給し、ＰＮ接合ダイオード７を動作させている。
【００７９】
これにより、ＰＮ接合ダイオード７およびトランジスタ８の各々における端子間電圧ＶＢＥの温度変化による特性バラツキが、ダイオード２９および３０により相殺補償されるので、前述の実施の形態１の検波回路４よりも、検波回路４Ｂの温度特性を改善することができる。
【００８０】
実施の形態４．
同様に、上記実施の形態２では、トランジスタ８の端子間電圧ＶＢＥの温度特性について考慮せずに、単に、電源２５から抵抗器２４を介してトランジスタ８のベース端子にバイアス印加したが、温度特性補償用のダイオードを介してバイアス印加してもよい。
【００８１】
図４は検波回路４Ｃ内のバイアス印加回路に温度特性補償用のダイオードを挿入したこの発明の実施の形態４を示す回路構成図である。
図４において、前述（図２参照）と同様のものについては、同一符号を付して、または符号の後に「Ｃ」を付して、詳述を省略する。
【００８２】
この場合、検波回路４Ｃは、前述（図２参照）と同様のトランジスタ８および直流阻止容量９に加えて、バイアス印加用の抵抗器３３〜３５および３８と、温度特性補償用のダイオード３６と、電源３９とを備えている。
【００８３】
トランジスタ８のベース端子には、抵抗器３３および３４が直列接続されており、抵抗器３４の他端には、ダイオード３６の入力端子（コレクタ端子）が接続されている。
【００８４】
抵抗器３３および３４の接続点には抵抗器３５が接続されており、抵抗器３５の他端は接地されている。
抵抗器３８は、電源３９とダイオード３８の入力端子（コレクタ端子）との間に挿入されている。
【００８５】
電源３９は、抵抗器３３〜３５および３８と、ダイオード３８とを介して、トランジスタ８のベース端子にバイアス供給し、トランジスタ８を動作させている。
【００８６】
これにより、トランジスタ８の端子間電圧ＶＢＥの温度特性変化を、ダイオード３８により相殺補償することができ、検波回路４Ｃの温度特性を改善することができる。
【００８７】
実施の形態５．
なお、上記各実施の形態１〜４では、検波回路４、４Ａから４Ｃの構成要素として、直流阻止容量９と、抵抗器および電源を含むバイアス印加回路とを設けたが、検波回路内の直流阻止容量９およびバイアス印加回路を省略して、ＰＮ接合ダイオード７またはトランジスタ８の入力端子に、増幅素子３のベース端子と同等の電位を直接印加してもよい。
【００８８】
この場合、検波電流のバイアス制御が不可能になるものの、検波回路内の直流阻止容量９およびバイアス印加回路が不要になるので、さらに回路構成の簡略化を図ることができる。
【００８９】
【発明の効果】
以上のように、この発明によれば、入力された高周波信号を増幅して出力する増幅手段と、増幅手段に入力される高周波信号の振幅を検波する検波回路と、検波回路により検波された高周波信号の振幅に応じた補償電流を生成する補償回路と、補償電流に比例したバイアス電流を増幅手段に供給するバイアス回路とを備え、補償回路は、高周波信号の振幅が大きくなるにつれて補償電流を大きく設定するようにしたので、高周波入力信号が増加した場合でも、ベース電流の増加によるベース電圧の電圧降下を抑制して、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器が得られる効果がある。
【００９０】
また、この発明によれば、検波回路は、高周波信号の振幅に応じたコレクタ電流を生成するＮＰＮバイポーラトランジスタを含み、補償回路は、コレクタ電流に応じて補償電流を生成するようにしたので、高周波入力信号が増加した場合でも、ベース電流の増加によるベース電圧の電圧降下を抑制して、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器が得られる効果がある。
【００９１】
また、この発明によれば、検波回路は、ＮＰＮバイポーラトランジスタのベース端子にバイアス印加するためのバイアス印加回路を含むので、高周波入力信号に応じたバイアス制御を可能とし、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器が得られる効果がある。
【００９２】
また、この発明によれば、検波回路は、高周波信号の振幅に応じた検波電流を生成するＰＮ接合ダイオードを含み、検波電流は、ＮＰＮバイポーラトランジスタのベース端子に供給されるようにしたので、高周波入力信号が増加した場合でも、ベース電流の増加によるベース電圧の電圧降下を抑制して、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器が得られる効果がある。
【００９３】
また、この発明によれば、検波回路は、ＰＮ接合ダイオードの入力端子にバイアス印加するためのバイアス印加回路を含むので、高周波入力信号に応じたバイアス制御を可能とし、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器が得られる効果がある。
【００９４】
また、この発明によれば、バイアス印加回路は、温度特性補償用のダイオードを含むので、さらに温度特性を向上させた高周波増幅器が得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示す回路構成図である。
【図２】この発明の実施の形態２を示す回路構成図である。
【図３】この発明の実施の形態３を示す回路構成図である。
【図４】この発明の実施の形態４を示す回路構成図である。
【図５】従来の高周波増幅器を示す回路構成図である。
【符号の説明】
１　入力端子、２　出力端子、３　増幅素子（ＮＰＮバイポーラトランジスタ）、４、４Ａ〜４Ｃ　検波回路、５　補償回路、６　バイアス回路、７　ＰＮ接合ダイオード、８　ＮＰＮバイポーラトランジスタ、１０、２４、２６〜２８、３１、３３〜３５、３８　バイアス印加用の抵抗器、１１、２５、３２、３９　バイアス印加用の電源、Ｉｂ　バイアス電流（ベース電流）、Ｖｂ　バイアス電圧、Ｉｃｄｃ３　検波電流、Ｉｃｄｃ４　コレクタ電流、Ｉｐｃ　補償電流。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a high-frequency amplifier used for satellite communication, terrestrial microwave communication, or mobile communication, and more particularly, to prevent a decrease in saturation output power and efficiency even when a high-frequency input signal increases. The present invention relates to a possible high-frequency amplifier.
[0002]
[Prior art]
Generally, in a high-frequency amplifier using an NPN bipolar transistor such as a BJT (Bipolar Junction Transistor) or an HBT (Hetero-Junction Bipolar Transistor), a constant voltage is applied to a base voltage for the purpose of high output and high efficiency. A voltage-based bias circuit (hereinafter simply referred to as “bias circuit”) is used.
[0003]
For example, when a base bias is applied with a constant current instead of a constant voltage, if a rectified current occurs when the input level of the high-frequency signal increases, the base voltage drops to maintain the constant current.
[0004]
Therefore, since the bias class rapidly approaches the class B operation from the class A operation, the saturation power is reduced, and it is difficult to actually achieve high output and high efficiency.
[0005]
On the other hand, when a base bias is applied at a constant voltage, the base voltage does not drop even when the input level of the high-frequency signal increases, so that the bias class does not change and compared to an amplifier operating at a constant current. As a result, high saturation output power and high efficiency can be obtained. Therefore, a bias circuit is required in which the base voltage does not decrease even when the input level of the high-frequency signal increases.
[0006]
FIG. 5 is a circuit diagram showing a conventional high-frequency amplifier. For example, "Introduction to Functional Circuit Design of Analog IC, IC Design Method Using Circuit Simulator SPICE" (Hidehiko Aoki, CQ Publishing Company, published on September 20, 1992) 4) shows a high-frequency amplifier having the bias circuit described in FIG.
[0007]
In FIG. 5, 1 is an input terminal for a high-frequency signal, 2 is an output terminal for a high-frequency signal, and 3 is an amplifying element constituting a main body of the high-frequency amplifier.
As the amplifying element 3, an NPN bipolar transistor (hereinafter, also simply referred to as "transistor") such as BJT or HBT is used. The emitter terminal is grounded, the base terminal is connected to the input terminal 1, and the collector terminal is output. Connected to terminal 2.
[0008]
Reference numeral 6 denotes a bias circuit connected to the input terminal 1 (base terminal of the amplification element 3), and includes the following components 18 to 23.
Reference numeral 22 denotes a power supply serving as a power supply terminal (voltage setting terminal) of the bias circuit 6, having a negative electrode connected to the ground and supplying a controlled power supply voltage Vpc from the positive electrode.
[0009]
Reference numeral 18 denotes an NPN bipolar transistor (hereinafter, also simply referred to as a “transistor”) such as a BJT or an HBT, and forms an NPN current mirror circuit together with the amplifier 3.
[0010]
Reference numeral 19 denotes an NPN bipolar transistor (hereinafter, also simply referred to as a “transistor”) such as a BJT or an HBT, which functions as a base current compensation element for the amplification element 3.
The emitter terminal of the transistor 19 is connected to the base terminal of the transistor 18.
[0011]
20 and 21 are resistors connected in parallel to the power supply 22. The other end of the resistor 20 is connected to the collector terminal of the transistor 18 and the base terminal of the transistor 19, and the other end of the resistor 21 is connected to the collector terminal of the transistor 19. It is connected to the. The resistor 20 functions as a constant current source for supplying the reference current Iref.
[0012]
Reference numeral 23 denotes a bias application inductor, which is inserted between a connection point between the

transistors

18 and 19 and a connection point between the input terminal 1 and the amplification element 3.
[0013]
Ib and Vb are a base current and a base voltage supplied to the base terminal of the amplifier 3.
Rref is a reference resistance value set by the resistor 20, and Iref is a reference current flowing through the resistor 20.
[0014]
Icdc1 and Ibdc1 are a collector current and a base current flowing through the transistor 18.
Ibdc2 and Iedc2 are a base current and an emitter current flowing through the transistor 19, respectively.
[0015]
Next, the operation of the conventional high-frequency amplifier shown in FIG. 5 will be described.
First, a high-frequency signal is input from the input terminal 1 to the base terminal of the amplifier 3, amplified by the amplifier 3, and then output from the output terminal 2.
[0016]
At this time, the base voltage Vb and the base current Ib of the amplifier 3 are supplied from the bias circuit 6.
In the bias circuit 6, the base voltage Vb and the base current Ib are determined as in the following equations (1) and (2).
[0017]
(Equation 1)

[0018]
In the equations (1) and (2), β is the current amplification factor of each of the

transistors

3, 18 and 19, and N is the size ratio of the

transistors

3 and 18 forming the NPN current mirror circuit.
In this case, all the

transistors

3, 18, and 19 have the same structure, and the current amplification factor is β.
[0019]
Here, the input signal of the amplification element 3 increases, the base current Ib increases by △ Ib, and the currents Icdc1, Ibdc1, Iedc2, and Ibdc2 increase by △ Icdc1, △ Ibdc1, △ Iedc2, and △ Ibdc2, respectively. Suppose the case.
At this time, the relationships of the following equations (3) and (4) are established among the amounts of change 各 Ib, △ Idcc1, △ Ibdc1, △ Iedc2, and △ Ibdc2 of each current.
[0020]
(Equation 2)

[0021]
In addition, for each of the

transistors

18 and 19, the following equations (5) and (6) are established using the current amplification factor β.
[0022]
[Equation 3]

[0023]
Therefore, the variation ΔIb of the base current Ib is expressed by the following equation (7).
[0024]
(Equation 4)

[0025]
As a result, the variation ΔVb of the base voltage Vb is expressed by the following equation (8).
[0026]
(Equation 5)

[0027]
[Problems to be solved by the invention]
As described above, in the conventional high-frequency amplifier, when the high-frequency input signal increases and the amount of change ΔIb occurs in the base current Ib of the amplification element 3, a voltage drop occurs in the base voltage Vb, and the bias of the amplification element 3 Since the class approaches class B from class A, there has been a problem that the saturation output power and efficiency of the high-frequency amplifier are reduced.
[0028]
The present invention has been made in order to solve the above problems, and suppresses a voltage drop of a base voltage due to an increase in a base current even when a high-frequency input signal increases. As a result, a saturation output of a high-frequency amplifier is reduced. An object of the present invention is to obtain a high-frequency amplifier in which a decrease in power and efficiency is prevented.
[0029]
[Means for Solving the Problems]
A high-frequency amplifier according to the present invention includes an amplifying unit that amplifies and outputs an input high-frequency signal, a detection circuit that detects the amplitude of the high-frequency signal input to the amplification unit, and an amplitude of the high-frequency signal detected by the detection circuit. And a bias circuit that supplies a bias current proportional to the compensation current to the amplifying means, and the compensation circuit sets the compensation current to increase as the amplitude of the high-frequency signal increases. It is.
[0030]
The detection circuit of the high-frequency amplifier according to the present invention includes an NPN bipolar transistor that generates a collector current according to the amplitude of the high-frequency signal, and the compensation circuit generates a compensation current according to the collector current.
[0031]
Further, the detection circuit of the high-frequency amplifier according to the present invention includes a bias application circuit for applying a bias to the base terminal of the NPN bipolar transistor.
[0032]
The detection circuit of the high-frequency amplifier according to the present invention includes a PN junction diode that generates a detection current according to the amplitude of the high-frequency signal, and the detection current is supplied to a base terminal of the NPN bipolar transistor.
[0033]
Further, the detection circuit of the high-frequency amplifier according to the present invention includes a bias application circuit for applying a bias to the input terminal of the PN junction diode.
[0034]
Further, the bias application circuit of the high-frequency amplifier according to the present invention includes a diode for temperature characteristic compensation.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
Hereinafter, Embodiment 1 of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a circuit configuration diagram showing Embodiment 1 of the present invention.
[0036]
In FIG. 1, reference numeral 1 denotes an input terminal of a high-frequency signal, reference numeral 2 denotes an output terminal of the high-frequency signal, and reference numeral 3 denotes an amplifying element that amplifies a high-frequency signal input from the input terminal 1 and outputs the amplified signal from an output terminal 2. Reference).
As described above, an NPN bipolar transistor (hereinafter, also simply referred to as a “transistor”) such as a BJT or an HBT is used as the amplification element 3.
[0037]
Reference numeral 4 denotes a detection circuit that detects the amplitude of the high-frequency signal input from the input terminal 1, and reference numeral 5 denotes a compensation circuit that generates a compensation current corresponding to the magnitude of the amplitude of the high-frequency signal detected by the detection circuit 4.
[0038]
Reference numeral 6 denotes a bias circuit similar to the above-described bias circuit 6, and supplies a bias current proportional to the compensation current generated from the compensation circuit 5 to the base terminal of the amplification element 3 as a base current Ib.
[0039]
The detection circuit 4 includes the following components 7 to 11.
Reference numeral 7 denotes a PN junction diode whose base terminal and collector terminal are short-circuited, 8 denotes an NPN bipolar transistor having a common emitter (hereinafter, also simply referred to as a “transistor”), and 9 denotes a DC blocking capacitor inserted on the input side of the PN junction diode 7. Reference numeral 10 denotes a resistor for applying a bias to the input terminal (collector terminal) of the PN junction diode 7, and reference numeral 11 denotes a power supply inserted between the resistor 10 and the ground.
[0040]
The emitter (output) terminal of the PN junction diode 7 is connected to the base terminal of the transistor 8.
Icdc3 is a detection current flowing through the PN junction diode 7, and Ibdc4 is a current flowing through the base terminal of the transistor 8.
[0041]
The compensation circuit 5 includes the following components 12 to 17.
Reference numeral 12 denotes a PNP current mirror circuit, which includes a pair of PNP bipolar transistors (hereinafter, also simply referred to as “transistors”) 13 and 14 whose base terminals are connected to each other.
[0042]
The PNP current mirror circuit 12 uses the collector current Icdc4 output from the NPN bipolar transistor 8 in the detection circuit 4 as a reference current.
Ipc is an output current of the PNP current mirror circuit 12, and is supplied from the collector terminal of the transistor 14 to the base terminal of the transistor 19 in the bias circuit 6.
[0043]
Reference numeral 15 denotes a constant current source inserted between the ground and the emitter terminal of the

transistor

13, 16 denotes a resistor for bias application inserted into the emitter terminal of the

transistor

14, and 17 denotes a resistor between the resistor 16 and the ground. Power supply.
[0044]
As described above (see FIG. 5), the bias circuit 6 includes a transistor 18 forming an NPN current mirror circuit together with the amplifying element 3, a transistor 19 for compensating a base current of the transistor 18, a constant current source 20, and a bias application. , A power supply 22, and a bias application inductor 23.
[0045]
Next, a specific operation according to the first embodiment of the present invention shown in FIG. 1 will be described.
First, as described above, the high-frequency signal input from the input terminal 1 is amplified by the amplifier 3 and output from the output terminal 2.
[0046]
At this time, the detection circuit 4 detects the amplitude of the high-frequency signal input from the input terminal 1.
Specifically, the PN junction diode 7 in the detection circuit 4 operates when a base voltage (bias voltage) is supplied from the power supply 11 via the resistor 10, and a high-frequency signal is input from the input terminal 1. And outputs a detection current Icdc3 corresponding to the magnitude of the amplitude of the high-frequency signal.
[0047]
The detection current Icdc3 becomes the base current Ibdc4 of the transistor 8.
Therefore, when the amplitude of the high-frequency signal increases, the base current Ibdc4 increases, and the collector current Icdc4 output from the collector terminal of the transistor 8 increases.
[0048]
When the detection circuit 4 detects the amplitude of the high-frequency signal, the PNP current mirror circuit 12 in the compensation circuit 5 supplies a compensation current Ipc corresponding to the amplitude of the high-frequency signal to the bias circuit 6.
[0049]
That is, when the amplitude of the high-frequency signal increases, the PNP current mirror circuit 12 increases the compensation current Ipc supplied to the collector terminal of the transistor 18 and the base terminal of the transistor 19 in the bias circuit 6.
[0050]
Specifically, the collector current Icdc4 of the transistor 8 in the detection circuit 4 becomes a reference current of the PNP current mirror circuit 12, and the PNP current mirror circuit 12 outputs a current corresponding to the size ratio of the PNP

bipolar transistors

13 and 14. I do.
[0051]
Since the collector current Icdc4 of the transistor 8 increases as the collector current of the amplifying element (transistor) 3 increases, as the amplitude of the high-frequency signal increases, the compensation current Ipc supplied from the compensation circuit 5 to the bias circuit 6 increases. Increase.
[0052]
When the compensation current Ipc is supplied from the compensation circuit 5, the bias circuit 6 supplies a base current (bias current) Ib proportional to the compensation current Ipc to the base terminal of the amplifier 3.
Therefore, as the amplitude of the high frequency signal increases, the bias current Ib increases.
[0053]
As a result, as described below, the base current Ib can be increased in accordance with the increase in the high frequency input signal.
That is, when the input signal of the amplification element 3 increases and the base current Ib increases by △ Ib, the currents Icdc1, Ibdc1, Iedc2, and Ibdc2 in FIG. 1 are changed to △ Icdc1, △ Ibdc1, △ Iedc2, ΔIbdc2 shall be increased.
[0054]
Further, as shown in FIG. 1, if currents Icdc3, Ibdc4, Icdc4, and Ipc flow through the components in the detection circuit 4 and the compensation circuit 5, the currents and the currents described above The following equations (9) to (12) hold.
[0055]
(Equation 6)

[0056]
In addition, with respect to the

transistors

8, 18, and 19, the following expressions (13) to (15) are satisfied using the current amplification factor β.
[0057]
(Equation 7)

[0058]
Here, the NPN

bipolar transistors

3, 18, 19, 7 and 8 all have the same structure, the current amplification factor is β, and the size ratio of the

transistors

18, 3 and 7 is “1: M: K”.
The size ratio between the

PNP transistors

13 and 14 in the compensation circuit 5 is “1: N”.
From the above equations (9) to (15), the increase amount ΔIb of the base current Ib is expressed by the following equation (16).
[0059]
(Equation 8)

[0060]
As a result, the increase amount ΔVb of the voltage Vb applied to the base terminal of the amplification element 3 is represented by the following equation (17).
[0061]
(Equation 9)

[0062]
Therefore, by setting the proportional coefficients M, K, and N so as to satisfy the following conditional expression (18), the base current Ib and the base voltage Vb supplied to the amplification element 3 can be increased.
[0063]
(Equation 10)

[0064]
Thus, the detection circuit 4 for detecting the magnitude of the amplitude of the high-frequency signal and the compensation circuit 5 for outputting a compensation current corresponding to the amplitude of the high-frequency signal to the bias circuit 6 are provided, and the base current proportional to the compensation current Ipc is provided. By supplying (bias current) Ib to the amplification element 3, the base current Ib and the base voltage Vb can be increased, and as a result, the saturation output power and efficiency of the high-frequency amplifier can be increased.
[0065]
Further, since the PNP current mirror circuit 12 using the collector current Icdc4 of the transistor 8 in the detection circuit 4 as a reference current is used as the compensation circuit 5, a high output can be obtained by adjusting the PNP current mirror ratio (1: N). The bias current Ib supplied to the amplification element 3 at the time of power can be appropriately controlled.
[0066]
Furthermore, since the bias application of the PN junction diode 7 can be controlled by the power supply 11, the control range of the detection current Icdc3 can be variably set, and the dynamic range that can cope with the amplitude of the high-frequency signal can be expanded. .
[0067]
Embodiment 2 FIG.
In the first embodiment, the detection circuit 4 for detecting the amplitude of the high-frequency signal input from the input terminal 1 includes a PN junction diode 7, an NPN bipolar transistor 8, a DC blocking capacitor 9, and a resistor 10 for applying a bias. Although the power supply 11 and the power supply 11 are used, the PN junction diode 7 may be omitted.
[0068]
FIG. 2 is a circuit diagram showing a second embodiment of the present invention in which the PN junction diode 7 in the detection circuit 4A is omitted.
In FIG. 2, the same components as those described above (see FIG. 1) are denoted by the same reference numerals, or are denoted by “A” after the reference numerals, and detailed description is omitted.
[0069]
In this case, the detection circuit 4A includes a resistor 24 and a power supply 25 corresponding to each of the

elements

10 and 11, in addition to the transistor 8 and the DC blocking capacitor 9 as described above (see FIG. 1).
[0070]
One end of the biasing resistor 24 is connected to the DC blocking capacitor 9 and the base terminal of the transistor 8.
That is, the resistor 24 and the power supply 25 apply a bias to the base current Ibdc4 of the transistor 8.
[0071]
In the detection circuit 4A, when the amplitude of the high-frequency signal is increased, the base current Ibdc4 of the transistor 8 is increased and the collector current Icdc4 is increased, as described above, so that the same operation and effect as described above are achieved.
[0072]
Further, in this case, although the control range cannot be expanded by the PN junction diode 7 described above, the PN junction diode 7 becomes unnecessary, so that the circuit configuration can be further simplified.
[0073]
Embodiment 3 FIG.
In the first embodiment, the bias is simply applied from the power supply 11 to the PN junction diode 7 via the resistor 10 without considering the temperature characteristics of the voltage VBE between the terminals of the PN junction diode 7 and the transistor 8. However, a bias may be applied via a diode for temperature characteristic compensation.
[0074]
FIG. 3 is a circuit diagram showing a third embodiment of the present invention in which a diode for temperature characteristic compensation is inserted in the bias application circuit of the detection circuit 4B.
In FIG. 3, the same components as those described above (see FIG. 1) are denoted by the same reference numerals or are denoted by “B” after the reference numerals, and detailed description is omitted.
[0075]
In this case, the detection circuit 4B includes, in addition to the PN junction diode 7, the transistor 8, and the DC blocking capacitor 9 as described above (see FIG. 1), resistors 26 to 28 and 31 for applying a bias, and , And a power supply 32.
[0076]

Resistors

26 and 27 are connected in series to the input terminal of the PN junction diode 7, and

diodes

29 and 30 are connected in series to the other end of the resistor 27.
[0077]
A resistor 28 is connected to a connection point between the

resistors

26 and 27, and the other end of the resistor 28 is grounded.
The resistor 31 is inserted between the power supply 32 and the input terminal (collector terminal) of the diode 29.
[0078]
The power supply 32 supplies a bias to the PN junction diode 7 via the resistors 26 to 28 and 31 and the

diodes

29 and 30 to operate the PN junction diode 7.
[0079]
As a result, characteristic variations due to temperature changes of the terminal voltage VBE in each of the PN junction diode 7 and the transistor 8 are compensated for by the

diodes

29 and 30. Therefore, the detection is more improved than in the detection circuit 4 of the first embodiment. The temperature characteristics of the circuit 4B can be improved.
[0080]
Embodiment 4 FIG.
Similarly, in the second embodiment, the bias is simply applied from the power supply 25 to the base terminal of the transistor 8 via the resistor 24 without considering the temperature characteristic of the inter-terminal voltage VBE of the transistor 8. The bias may be applied via a compensation diode.
[0081]
FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention in which a diode for temperature characteristic compensation is inserted in a bias application circuit in a detection circuit 4C.
In FIG. 4, the same components as those described above (see FIG. 2) are denoted by the same reference numerals or are denoted by “C” after the reference numerals, and detailed description is omitted.
[0082]
In this case, the detection circuit 4C includes, in addition to the transistor 8 and the DC blocking capacitor 9 as described above (see FIG. 2), resistors 33 to 35 and 38 for bias application, a diode 36 for temperature characteristic compensation, A power supply 39 is provided.
[0083]

Resistors

33 and 34 are connected in series to a base terminal of the transistor 8, and an input terminal (collector terminal) of a diode 36 is connected to the other end of the resistor 34.
[0084]
A resistor 35 is connected to a connection point between the

resistors

33 and 34, and the other end of the resistor 35 is grounded.
The resistor 38 is inserted between the power supply 39 and the input terminal (collector terminal) of the diode 38.
[0085]
The power supply 39 supplies a bias to the base terminal of the transistor 8 via the resistors 33 to 35 and 38 and the diode 38 to operate the transistor 8.
[0086]
Thus, the change in the temperature characteristic of the voltage VBE between the terminals of the transistor 8 can be compensated for by the diode 38, and the temperature characteristic of the detection circuit 4C can be improved.
[0087]
Embodiment 5 FIG.
In each of the first to fourth embodiments, the DC blocking capacitor 9 and the bias application circuit including the resistor and the power supply are provided as components of the detection circuits 4 and 4A to 4C. The blocking capacitor 9 and the bias applying circuit may be omitted, and a potential equivalent to that of the base terminal of the amplifier 3 may be directly applied to the input terminal of the PN junction diode 7 or the transistor 8.
[0088]
In this case, although the control of the bias of the detection current becomes impossible, the DC blocking capacitor 9 and the bias application circuit in the detection circuit become unnecessary, so that the circuit configuration can be further simplified.
[0089]
【The invention's effect】
As described above, according to the present invention, amplifying means for amplifying and outputting an input high-frequency signal, a detection circuit for detecting the amplitude of the high-frequency signal input to the amplification means, and a high-frequency signal detected by the detection circuit A compensating circuit that generates a compensating current according to the amplitude of the signal; and a bias circuit that supplies a bias current proportional to the compensating current to the amplifying unit. The compensating circuit increases the compensating current as the amplitude of the high-frequency signal increases. Since the setting is made, even when the high-frequency input signal increases, the voltage drop of the base voltage due to the increase of the base current is suppressed, and the high-frequency amplifier that prevents the saturation output power and the efficiency of the high-frequency amplifier from lowering can be obtained. There is.
[0090]
According to the invention, the detection circuit includes the NPN bipolar transistor that generates a collector current according to the amplitude of the high-frequency signal, and the compensation circuit generates the compensation current according to the collector current. Even when the number of input signals increases, there is an effect that a high-frequency amplifier that suppresses a voltage drop of the base voltage due to an increase in the base current and prevents a decrease in the saturation output power and efficiency of the high-frequency amplifier can be obtained.
[0091]
Further, according to the present invention, since the detection circuit includes the bias application circuit for applying a bias to the base terminal of the NPN bipolar transistor, it is possible to perform the bias control according to the high-frequency input signal, and to reduce the saturation output power and the saturation output power of the high-frequency amplifier. There is an effect that a high-frequency amplifier in which a decrease in efficiency is prevented can be obtained.
[0092]
Further, according to the present invention, the detection circuit includes a PN junction diode that generates a detection current corresponding to the amplitude of the high-frequency signal, and the detection current is supplied to the base terminal of the NPN bipolar transistor. Even when the number of input signals increases, there is an effect that a high-frequency amplifier that suppresses a voltage drop of the base voltage due to an increase in the base current and prevents a decrease in the saturation output power and efficiency of the high-frequency amplifier can be obtained.
[0093]
Further, according to the present invention, since the detection circuit includes the bias application circuit for applying a bias to the input terminal of the PN junction diode, the bias control according to the high frequency input signal is enabled, and the saturation output power of the high frequency amplifier and There is an effect that a high-frequency amplifier in which a decrease in efficiency is prevented can be obtained.
[0094]
Further, according to the present invention, since the bias application circuit includes the diode for temperature characteristic compensation, there is an effect that a high-frequency amplifier with further improved temperature characteristics can be obtained.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing Embodiment 1 of the present invention.
FIG. 2 is a circuit configuration diagram showing Embodiment 2 of the present invention.
FIG. 3 is a circuit diagram showing a third embodiment of the present invention.
FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention.
FIG. 5 is a circuit diagram showing a conventional high-frequency amplifier.
[Explanation of symbols]
Reference Signs List 1 input terminal, 2 output terminal, 3 amplifying element (NPN bipolar transistor), 4, 4A to 4C detection circuit, 5 compensation circuit, 6 bias circuit, 7 PN junction diode, 8 NPN bipolar transistor, 10, 24, 26 to 28 , 31, 33-35, 38 Bias application resistor, 11, 25, 32, 39 Bias application power supply, Ib bias current (base current), Vb bias voltage, Icdc3 detection current, Icdc4 collector current, Ipc compensation Current.

Claims

Amplification means for amplifying and outputting the input high-frequency signal,
A detection circuit for detecting the amplitude of the high-frequency signal input to the amplification means,
A compensation circuit that generates a compensation current according to the amplitude of the high-frequency signal detected by the detection circuit;
A bias circuit that supplies a bias current proportional to the compensation current to the amplification unit,
The high-frequency amplifier, wherein the compensation circuit sets the compensation current to be larger as the amplitude of the high-frequency signal increases.

The detection circuit includes an NPN bipolar transistor that generates a collector current according to the amplitude of the high-frequency signal,
The high frequency amplifier according to claim 1, wherein the compensation circuit generates the compensation current according to the collector current.

3. The high-frequency amplifier according to claim 2, wherein the detection circuit includes a bias application circuit for applying a bias to a base terminal of the NPN bipolar transistor.

The detection circuit includes a PN junction diode that generates a detection current according to the amplitude of the high-frequency signal,
The high-frequency amplifier according to claim 2, wherein the detection current is supplied to a base terminal of the NPN bipolar transistor.

The high frequency amplifier according to claim 4, wherein the detection circuit includes a bias application circuit for applying a bias to an input terminal of the PN junction diode.

6. The high-frequency amplifier according to claim 3, wherein the bias application circuit includes a diode for temperature characteristic compensation.