[go: up one dir, main page]

JP2004072033A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2004072033A
JP2004072033A JP2002232763A JP2002232763A JP2004072033A JP 2004072033 A JP2004072033 A JP 2004072033A JP 2002232763 A JP2002232763 A JP 2002232763A JP 2002232763 A JP2002232763 A JP 2002232763A JP 2004072033 A JP2004072033 A JP 2004072033A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
laser
laser beam
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002232763A
Other languages
Japanese (ja)
Other versions
JP4357811B2 (en
JP2004072033A5 (en
Inventor
Aiko Shiga
志賀 愛子
Hidekazu Miyairi
宮入 秀和
Koichiro Tanaka
田中 幸一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002232763A priority Critical patent/JP4357811B2/en
Publication of JP2004072033A publication Critical patent/JP2004072033A/en
Publication of JP2004072033A5 publication Critical patent/JP2004072033A5/ja
Application granted granted Critical
Publication of JP4357811B2 publication Critical patent/JP4357811B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that, when linear laser beams are overlapped and applied to a semiconductor film, fringes are generated on a semiconductor film and have an adverse effect on the characteristics of the semiconductor film. <P>SOLUTION: In an atmosphere containing oxygen, a laser beam of a first requirement is applied to an amorphous semiconductor film, whereby the film is crystallized. Thereafter an oxide film formed in a laser beam applying step of the first requirement is removed. In an inert gas or in a vacuum atmosphere, then, a planar laser beam is applied to the film using a laser beam applying device having an output energy of 15J or more under a second requirement that a laser beam applier have an energy distribution of ±3% or less and the laser beam have an application area of 30cm<SP>2</SP>or more, thus improving a flatness on the crystalline semiconductor film. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、レーザ光を照射することにより非晶質半導体膜を結晶化して、良好な結晶質半導体膜を作製する方法に関する。また、このような良好な結晶質半導体膜を用いて、動作性能および信頼性の高い薄膜トランジスタ(Thin Film Transistor:TFT)を作製する方法に関する。
【0002】
【従来技術】
アクティブマトリクス基板の画素部のスイッチング素子として、またスイッチング素子を駆動する駆動回路にTFTがさかんに用いられている。近年は、情報量が増え、選択時間が短くなる高解像度の表示装置に十分にデータを書き込むことができるような高速動作が要求されており、特に電界効果移動度の高い結晶質半導体膜を用いたTFTの開発がさかんになされている。
【0003】
結晶質半導体膜を形成する方法として、ガラス基板上に形成された非晶質シリコン膜にレーザ光を照射する方法としてなかでも、エキシマレーザのレーザ光(以下、エキシマレーザ光という)を照射する結晶化方法が一般的に用いられている。エキシマレーザ光は、シリコンの吸収係数が大きく、さらに非晶質シリコン膜のみを加熱してシリコン膜の結晶化を行い、ガラス基板に熱的なダメージを与えることがないためである。
【0004】
従来では、結晶化させたり、結晶性を向上させるため半導体膜にレーザー光による照射を行った場合、半導体膜は表面から瞬時に溶融し、その後、基板への熱伝導のため溶融した半導体膜は基板側から冷却し凝固する。この凝固過程において再結晶化し、大粒径の結晶構造を有する半導体膜となるが、いったん溶融させるため、体積膨張が生じて半導体表面にリッジと呼ばれる凹凸が形成され、特にトップゲート型TFTの場合にはリッジのある表面がゲート絶縁膜との界面となるため、素子特性が大きく左右されていた。
【0005】
より高い電気的特性をもつ半導体膜をより安価で作製するためには、レーザアニールの技術が必要不可欠となってきている。しかしながら、従来の線状のレーザ光による結晶化では均一なエネルギーが膜全体に与えられず、リッジに加えてレーザ光を照射した波状の跡も残っていた。
【0006】
【発明が解決しようとする課題】
現在、注目されている問題は、レーザ光で良好な結晶質半導体膜を得ること、またその結晶粒径を如何に大きくするかである。当然のことながら、一つの結晶粒(グレインともいう)が大きくなれば、TFTの特にチャネル形成領域を横切る結晶粒界の数が減る。そのため、電界効果移動度やしきい値電圧といったTFTの代表的な電気特性のばらつきを改善することが可能となる。
【0007】
半導体膜の結晶化処理に、線状に集光されたレーザ光が用いられる場合、線状に集光されたレーザ光はレーザ光照射面のエネルギー分布を均一に保つことが難しいため、重ねあわせて照射をする(レーザ光を重ね合わせる割合をオーバーラップ率という。)こと、具体的には高いオーバーラップ率(90〜98%)を保ちながら重ね打ちをして半導体膜に照射することで、エネルギー分布の均一性の問題を解決しているが、この重ね打ち照射をして得られた結晶質半導体膜に縞が発生してしまうことがあった。この縞は、半導体膜表面の凹凸(リッジ)となって、素子特性に大きな影響を及ぼしてしまっていた。
【0008】
また、エキシマレーザのようなガスレーザを用い、レーザ光を線状に集光して処理をする場合、レーザ発振部のガスの劣化に伴いガス交換を行う必要があるが、ガス交換処理直後に照射処理を行うと、エネルギー分布の安定に問題があった。エネルギーが安定しない状態でレーザ光照射処理を施すことで、やはり半導体膜に縞が発生してしまうという問題があった。
【0009】
半導体膜に発生する縞は、結晶状態に悪影響を与え、このような縞を有する半導体膜をそのままTFTの半導体層として用いると、TFTの特性がばらつき、TFTの信頼性が課題となってしまっていた。
【0010】
また、レーザ光照射処理の際、オーバーラップ率が高ければ、それだけ1枚の基板へのレーザ光照射処理の時間が長くなってしまい、生産性(スループット)が悪くなってしまうという問題があった。
【0011】
【課題を解決するための手段】
本発明は、非晶質半導体膜を結晶化するにあたって、酸素を含む雰囲気下で半導体膜に第1条件のレーザ光の照射(エネルギー密度400〜600mJ/cm)を行って結晶化させた後、第1条件のレーザ光の照射で形成された酸化膜を除去し、その後に酸素を含まない雰囲気(代表的には、不活性気体雰囲気または真空雰囲気)において、レーザ光照射部の面積が30cm以上であり、第1条件のレーザ光よりエネルギー密度が30〜300mJ/cm高い第2条件のレーザ光の照射を行うことで半導体膜の平坦性を向上させ、半導体膜に縞が発生することを防いで平坦化することができ、さらに、オフ電流値を低減することができる。特に、第2条件のレーザ光は、出力エネルギーが15J以上のレーザ光照射装置を用いて、レーザ光照射部におけるエネルギー分布が±3%以下であって、高いオーバーラップ率を保って照射する必要がない、例えば面状のレーザ光を照射して半導体膜を平坦化することにより、縞の発生を防ぎ、良好な結晶質半導体膜を形成することを特徴としている。
【0012】
なお、ここで、第2条件のレーザ光は第1条件のレーザ光よりエネルギー密度が30〜300mJ/cm高くするとしたが、この値は好ましい値であって、この値に限定されるものではない。
【0013】
また、第2条件のレーザ光はレーザ光照射部の面積が30cm以上としたが、この値は好ましい値であって、この値に限定されるものではない。線状のレーザ光よりも照射面積が広く、且つ照射部におけるエネルギー分布が少ないものであればよく、例えば面状のレーザ光などを用いれば良い。
ここで面状のレーザ光とはレーザ光照射部のアスペクト比が線状のレーザ光より小さく、且つレーザ光照射部の面積が線状レーザ光よりも大きいものをいう。
【0014】
また、第2条件のレーザ光は、レーザ光照射部におけるエネルギー分布が±3%以下であるため、照射部におけるエネルギー分布を均一に保つための重ね打ち(高いオーバーラップ率を保っての照射)の必要がないため、1枚の基板にレーザ光を照射するための工程にかかる時間を短くすること(スループットの向上)ができる。
【0015】
例えば、面積が30cm以下の小型表示装置(2インチ程度:携帯電話や携帯型情報機器の表示部に用いる表示装置、プロジェクターに用いる表示装置等)の作製工程において本発明を用いる場合、第1条件のレーザ光を照射して得られた結晶質半導体膜表面の酸化膜を除去した後、上記した出力エネルギーが15J以上のレーザ光照射装置を用いて、レーザ光照射部におけるエネルギー分布が±3%であって、レーザ光照射部の面積が30cm以上である第2条件のレーザ光を照射すれば、1回のレーザ光照射面積内で表示装置を形成することが可能であるため、半導体膜に縞を発生させることなく、大粒径化および平坦化された良好な半導体膜を用いて、表示装置を実現することが可能である。
【0016】
また、本発明は、第1条件のレーザ光および第2条件のレーザ光ともに、出力エネルギーが15J以上のレーザ光照射装置を用いて、レーザ光照射部におけるエネルギー分布が±3%であって、レーザ光の照射部の面積が30cm以上のレーザを用いてもよい。これによって、高いオーバーラップ率を保って照射処理を行う必要がないため、スループットを向上させることができる。
【0017】
また、本発明はレーザの種類によるものではなく、大出力が得られれば、一般的に知られるエキシマレーザ(代表的にはKrFレーザもしくはXeClレーザ)、固体レーザ(代表的にはNd:YAGレーザもしくはルビーレーザ)、ガスレーザ(代表的にはアルゴンレーザもしくはヘリウム・ネオンレーザ)、金属蒸気レーザ(代表的には銅蒸気レーザもしくはヘリウム・カドミウムレーザ)または半導体レーザのいずれかを用いることができる。
【0018】
【発明の実施の形態】
(実施形態1)
図1を用いて、非晶質半導体膜に第1のレーザ光を照射して結晶化した後、半導体膜表面に形成された酸化膜を除去し、さらに30cm以上の面積を有する面状レーザ光を照射することにより結晶質半導体膜表面の凸部を平坦化する方法について説明する。
【0019】
まず、ガラス基板10上に下地絶縁膜11、非晶質半導体膜12を形成する。半導体膜としては、シリコンもしくはSiGe1 −x(0<x<1)を用いることができる。本実施形態では、シリコン膜を用いることとする。次いで、レーザアニールの前処理として、非晶質半導体膜をオゾン水により洗浄し、非晶質半導体膜表面に酸化膜(図示せず)を形成する。
【0020】
次いで、第1条件のレーザ光の照射を行う。第1条件のレーザには、エキシマレーザなどの気体レーザ、Nd:YAGレーザ、YLFレーザなどの固体レーザを用いればよい。また、エネルギー密度は、400〜600mJ/cm、パルス幅は、20〜30nsとした。このような第1条件のレーザ光を照射して非晶質半導体膜の結晶化を行い、第1の結晶質半導体膜13を形成する。非晶質半導体膜12上に酸化膜がある状態または酸化されやすい状態でレーザ光を照射すると、結晶化されたときに、表面に凸部ができる。また、結晶質半導体膜表面に凸部ができるようなレーザ光照射処理を行うと、得られる結晶質半導体膜の特性がよくなることが知られている。したがって、第1条件のレーザ光照射処理後の第1の結晶質半導体膜13表面には、凸部がある。なお、酸化膜は、まだ第1の結晶質半導体膜13上に残っている。
【0021】
第1条件のレーザ光を照射した後、第1の結晶質半導体膜13表面に形成された酸化膜14を除去する。
【0022】
次いで、第2条件のレーザ光として大出力(15J以上)のレーザを複数台連結したレーザ光照射装置を用いて、レーザ光照射部のエネルギー分布が±3%以下、エネルギー密度が430〜700mJ/cm、(ビーム照射面積が30cm以上)の面状のレーザ光を照射する。エネルギー密度は、第1条件のレ−ザ光と同一、または30〜300mJ/cm程度高くなるようにする。なお、ビームの面内エネルギー分布が±3%以下であるため、オーバーラップ率は、50%以下とすることができる。
【0023】
第2条件のレーザ光を照射して第1の結晶質半導体膜13の表面を平坦化して第2の結晶質半導体膜15を形成する。なお、第2条件のレーザ光照射において、表面の形状以外は、第1の結晶質半導体膜13と第2の結晶質半導体膜15とは、特性になんら変化は見られない。
【0024】
また、第1条件のレーザ光に、第2条件のレーザ光と同様に面状のレーザ光を用いて、所定のエネルギー密度で照射処理を行ってもよい。このようにすることで、第1条件のレーザ光照射に掛かる時間を短縮させることができる。
【0025】
このように凸部を有した第1の結晶質半導体膜13に、第2条件のレーザ光(面状のレーザ光)を照射することにより、結晶質半導体膜の表面を平坦化することができる。面状のレーザ光を用いることにより、結晶質半導体膜に結晶化ムラ(横縞)の発生を抑えることができ、さらに、線状のレーザ光のようにオーバーラップさせて照射させる必要がないため、スループットが向上する。
【0026】
(実施形態2)
まず、ガラス基板20上に下地絶縁膜21を形成し、該下地絶縁膜21上に非晶質シリコン膜22を形成する。続いて、下地絶縁膜21上に非晶質半導体膜22として、非晶質シリコン膜を形成する。非晶質シリコン膜22は、プラズマCVD法、減圧CVD法あるいは、スパッタ法で10〜100nmの厚さで形成する。
【0027】
続いて、非晶質シリコン膜22に、結晶化を促進する触媒元素を添加する。触媒元素としては、Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種を用いればよい。まず、非晶質シリコン膜22の表面に、結晶化を促進する触媒作用のある触媒元素(ここでは、ニッケル)を重量換算で1〜100ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層23を形成する(図2(A))。塗布によるニッケル含有層23の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
【0028】
次いで、加熱処理を行い、非晶質シリコン膜22の結晶化を行う。この場合、結晶化は半導体の結晶化を促進する触媒元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図2(B)に示す第1の結晶質半導体膜24が形成される。なお、第1の結晶質半導体膜24に含まれる酸素濃度は、5×1018/cm以下とすることが望ましい。ここでは、脱水素化のための加熱処理(450℃、1時間)の後、結晶化のための加熱処理(550℃〜650℃で4〜24時間)を行う。また、強光の照射により結晶化を行うことも可能である。
【0029】
次いで、結晶化率(膜の全体積における結晶成分の割合)を高め、結晶粒内に残される欠陥を補修するために、第1の結晶質半導体膜24に対してレーザ光(第1条件のレーザ光)を大気または酸素雰囲気で照射する。第1条件のレーザ光を照射して得られた第2の結晶質半導体膜25の表面には、凹凸が形成されるとともに薄い酸化膜26が形成される(図2(C))。この第1条件のレーザ光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いる。また、エキシマレーザ光に代えて紫外光ランプから発する光を用いてもよい。
【0030】
このようにして得られた第2の結晶質半導体膜25には、触媒元素(ここではニッケル)が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、1×1019/cmを越える濃度で残存している。勿論、このような状態でもTFTをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法で当該元素を除去する。
【0031】
まず、第2の結晶質半導体膜25表面に、オゾン含有水溶液(代表的にはオゾン水)で酸化膜(ケミカルオキサイドと呼ばれる)を形成して合計1〜10nmの酸化膜からなるバリア層27を形成し、このバリア層27上に希ガス元素を含む半導体膜(ゲッタリング領域ともいう)28を形成する(図2(D))。なお、ここでは、第1の結晶質半導体膜24に対してレーザ光を照射した場合に形成された酸化膜25もバリア層の一部と見なしている。このバリア層27は、後の工程で半導体膜(ゲッタリング領域)28のみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。また、他のバリア層27の形成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成してもよい。また、他のバリア層27の形成方法としては、プラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層としても良い。また、他のバリア層27の形成方法としては、クリーンオーブンを用い、200〜350℃程度に加熱して薄い酸化膜を形成しても良い。なお、バリア層27は、上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたものであれば特に限定されないが、後のゲッタリングで第1の半導体膜中のニッケルが第2の半導体膜に移動可能な膜質または膜厚とすることが必要である。
【0032】
次いで、希ガス元素を含む半導体膜28をスパッタ法にて形成し、ゲッタリングサイトを形成する(図2(D))。なお、第2の結晶質半導体膜には希ガス元素が添加されないようにスパッタ条件を適宜調節することが望ましい。希ガス元素としてはヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン(Ar)が好ましい。ここでは希ガス元素を含む雰囲気でシリコンからなるターゲットを用い、ゲッタリング領域28を形成する。また、一導電型の不純物元素であるリンを含むターゲットを用いてゲッタリング領域を形成した場合、希ガス元素によるゲッタリングに加え、リンのクーロン力を利用してゲッタリングを行うこともできる。
【0033】
また、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、ゲッタリング領域28に含まれる酸素濃度は、第2の結晶質半導体膜25に含まれる酸素濃度より高い濃度、例えば5×1018/cm以上とすることが望ましい。
【0034】
次いで、加熱処理を行い、第2の結晶質半導体膜25中に残留する触媒元素(ニッケル)をゲッタリング領域28に移動させ、濃度を低減、あるいは除去するゲッタリングを行う(図2(D))。ゲッタリングを行う加熱処理としては、強光を照射する処理または加熱処理を行えばよい。ここでは、ニッケルが第2の結晶質半導体膜25中に偏析しないよう全てゲッタリング領域28に移動させ、第2の結晶質半導体膜25に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が1×1018/cm以下、望ましくは1×1017/cm以下になるように十分ゲッタリングする。
【0035】
なお、本明細書において、ゲッタリングとは、被ゲッタリング領域(ここでは第1の半導体膜)にある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。
【0036】
また、加熱処理で行う場合は、窒素雰囲気中で450〜800℃、1〜24時間、例えば550℃にて14時間の加熱処理を行えばよい。また、加熱処理に加えて強光を照射してもよい。
【0037】
次いで、バリア層27をエッチングストッパーとして、ゲッタリング領域28のみをエッチングして選択的に除去した後、酸化膜からなるバリア層27を除去する。
【0038】
続いて、第2の結晶質半導体膜に出力エネルギーが15J以上のレーザ光照射装置を用いて、第2条件のレーザ光照射として、レーザ光の照射部のエネルギー分布が±3%以下、エネルギー密度が430〜700mJ/cm、(ビーム照射面積が30cm以上)の面状のレーザ光を照射する。なお、ビームの面内エネルギー分布が±3%以下であるため、オーバーラップ率は、50%以下とすることができる。第2条件のレーザ光照射により、触媒元素をゲッタリングされた第2の結晶質半導体膜29の表面が平坦化され、第3の結晶質半導体膜30が形成される。
【0039】
第2条件のレーザ光として用いる面状のレーザ光は、例えば、15J以上の大出力のエキシマレーザを複数台連結して用いることにより形成してもよいし、面状のレーザ光を照射することができるエキシマレーザ(例えば、最大エネルギー15J/ショット、27×67mm面ビームのエキシマレーザ等)を1台用いても良い。15J以上の大出力のエキシマレーザを複数台連結する場合のレーザ光照射装置の概略図を図9に示す。なお、本発明はレーザの種類によるものではなく、大出力が得られれば、一般的に知られるエキシマレーザ(代表的にはKrFレーザもしくはXeClレーザ)、固体レーザ(代表的にはNd:YAGレーザもしくはルビーレーザ)、ガスレーザ(代表的にはアルゴンレーザもしくはヘリウム・ネオンレーザ)、金属蒸気レーザ(代表的には銅蒸気レーザもしくはヘリウム・カドミウムレーザ)または半導体レーザのいずれかを用いることができる。
【0040】
第2条件のレーザ光は、第1条件のレーザ光のエネルギー密度と同一、または30〜300mJ/cm高いものとする。なお、第1条件のレーザ光と第2条件のレーザ光とでエネルギー密度が異なるが、第2条件のレーザ光照射工程前後において、半導体(シリコン)膜の結晶性はほとんど変化しない。また、粒径などの結晶状態にも変化は見られず、平坦化のみが行われたと思われる。
【0041】
なお、第2条件のレーザ光を照射し、第2の結晶質半導体膜を平坦化した後に、非晶質半導体膜に添加した触媒元素のゲッタリング処理を行ってもよい。
【0042】
また、第1条件のレーザ光を第2条件のレーザ光と同様に面状のレーザ光を用いて、所定のエネルギー密度で照射処理を行ってもよい。
【0043】
以上のようにして、触媒元素を添加して形成された第1の結晶質半導体膜に、第1条件のレーザ光および第2条件のレーザ光を照射することにより、表面が平坦化され、触媒元素の添加により大きな結晶粒径が集合した良好な結晶質半導体膜を形成することができる。また、第2条件のレーザ光に、面状のレーザ光を用いるため、結晶質半導体膜に結晶化ムラ(横縞)の発生を抑えることができ、さらに、線状のレーザ光のようにオーバーラップさせて照射させる必要がないため、スループットが向上する。
【0044】
【実施例】
(実施例1)
本発明の実施例を図3〜6を用いて説明する。ここでは、同一基板上に画素部におけるスイッチング素子となるTFTと、画素部周辺に駆動回路のTFT(nチャネル型TFTおよびpチャネル型TFT)を作製する方法について説明する。
【0045】
まず、ガラス基板300上に下地絶縁膜301を形成し、該下地絶縁膜上に非晶質シリコン膜302を形成する。下地絶縁膜301としては、酸化シリコン膜、窒化シリコン膜、または酸化窒化シリコン膜等の絶縁膜をもちいればよい。代表的な一例として、SiH、NH、及びNOを反応ガスとして成膜される第1酸化窒化シリコン膜を50〜100nm、SiH、およびNOを反応ガスとして成膜される第2酸化窒化シリコン膜を100〜150nmの厚さに積層形成する
2層構造が用いられる。また、下地絶縁膜101の一層として膜厚10nm以下の窒化シリコン膜(SiN膜)、或いは第2酸化窒化シリコン膜(SiN)膜(X≫Y)を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、第1酸化窒化シリコン膜、第2酸化窒化シリコン膜、窒化シリコン膜とを順次積層した3層構造を用いてもよい。
【0046】
続いて、下地絶縁膜上に非晶質半導体膜として、非晶質シリコン膜302を形成する。非晶質シリコン膜302は、プラズマCVD法、減圧CVD法あるいは、スパッタ法で10〜100nmの厚さで形成する。後の結晶化の処理で良好な結晶質半導体膜を得るために、非晶質シリコン膜中に含まれる酸素、窒素などの不純物元素を5×1018/cm以下(二次イオン質量分析法:SIMSにて測定した原子濃度)としておくことが好ましい。これらの不純物元素は、後の結晶化を妨害する要因となりうる。また、結晶化処理後においても、捕獲中心再結合中心の密度を増加させる原因となる。そのため、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理(電解研磨処理)やオイルフリーの真空排気系を備えた超高真空対応のCVD装置を用いることが望ましい。
【0047】
続いて、非晶質シリコン膜302に、結晶化を促進する触媒元素を添加して触媒元素含有層303を形成する。まず、非晶質シリコン膜302の表面に、結晶化を促進する触媒元素(ここでは、ニッケル)を重量換算で1〜100ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層303を形成する(図3(A))。塗布によるニッケル含有層303の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
【0048】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を促進する触媒元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、第1の結晶質シリコン膜が形成される。なお、第1の結晶質半導体膜に含まれる酸素濃度は、5×1018/cm以下とすることが望ましい。ここでは、脱水素化のための加熱処理(450℃、1時間)の後、結晶化のための加熱処理(550℃〜650℃で4〜24時間)を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源は、1〜60秒、好ましくは30〜60秒点灯させ、それを1回〜10回繰り返し、半導体膜が瞬間的に600〜1000℃程度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を有する第1の結晶質シリコン膜に含有する水素を放出させる加熱処理を行ってもよい。また、加熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
【0049】
次いで、結晶化率(膜の全体積における結晶成分の割合)を高め、結晶粒内に残される欠陥を補修するために、第1の結晶質半導体膜に対してレーザ光(第1条件のレーザ光)を大気または酸素雰囲気で照射する。第1条件のレーザ光のエネルギー密度は、400〜600mJ/cmとする。第1条件のレーザ光を照射して形成された第2の結晶質シリコン膜304は、表面に凹凸が形成されるとともに薄い酸化膜305が形成される(図3(B))。この第1条件のレーザ光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いる。また、エキシマレーザ光に代えて紫外光ランプから発する光を用いてもよい。
【0050】
続いて、第2の結晶質シリコン膜304表面に形成された酸化膜305を除去して、第2条件のレーザ光を第2の結晶質シリコン膜304に照射する。第2の結晶質シリコン膜304に第2条件のレーザ光照射として、レーザ光照射部のエネルギー分布が±3%以下、エネルギー密度が430〜700mJ/cm、レーザ光照射部のビーム照射面積が30cm以上の面状のレーザ光を照射し、表面が平坦化した第2の結晶質シリコン膜306を形成する。なお、ビームの面内エネルギー分布が±3%以下であるため、オーバーラップ率は、50%以下とすることができる。本実施例では、面状のレーザ光は、15J以上の大出力のエキシマレーザ(SOPRA社のVEL(Very Large Excimer Laser))を複数台(100a〜100c)連結して、光学系(101a〜101d)を用いて3倍の出力にして使用することにより大出力レーザを実現し、さらにフライアイレンズ(102、103)を用いることにより、レーザ光照射部のエネルギー分布が均一で、照射部108の面積を大きくすることを可能にしている。このようなレーザ光照射装置の概略図を図8に示す。なお、本発明はレーザの種類によるものではなく、大出力が得られれば、一般的に知られるエキシマレーザ(代表的にはKrFレーザもしくはXeClレーザ)、固体レーザ(代表的にはNd:YAGレーザもしくはルビーレーザ)、ガスレーザ(代表的にはアルゴンレーザもしくはヘリウム・ネオンレーザ)、金属蒸気レーザ(代表的には銅蒸気レーザもしくはヘリウム・カドミウムレーザ)または半導体レーザのいずれかを用いることができる。
【0051】
第2条件のレーザ光は、第1条件のレーザ光のエネルギー密度と同一、または30〜300mJ/cm高いものとする。なお、第1条件のレーザ光と第2条件のレーザ光とでエネルギー密度が異なるが、第2条件のレーザ光照射工程前後において、第1の結晶質半導体(シリコン)膜と第2の結晶質シリコン膜との結晶性はほとんど変化しない。また、粒径などの結晶状態にも変化は見られず、平坦化のみが行われたと思われる。
【0052】
また、本実施例では、第1条件のレーザ光として線状に集光されたレーザ光を用いた例を示しているが、第2条件のレーザ光と同様に面状のレーザ光を用いて、所定のエネルギー密度で照射処理を行ってもよい。
【0053】
エネルギー密度は、レーザの照射面積を変動させることで所定の値に変動可能である。第1のフライアイレンズ102と第2のフライアイレンズ103との距離dを変動させることにより、レーザの照射面積108は可変である。なお、フライアイレンズは、縦横に小レンズを張り合わせたレンズであるが、この小レンズの張り合わせ数が多いほど、レーザ光のエネルギー分布のばらつきが平均化され、レーザ光照射部におけるエネルギー分布を均一化しやすくなる。また、フライアイレンズの小レンズの形状と照射ビームの形状は、相似の関係になる。図9では、フライアイレンズは矩形となっているが、フライアイレンズの形状は、平行移動により平面充填のできる任意の図形とすることができる。
【0054】
このようにして得られた第2の結晶質半導体膜には、触媒元素(ここではニッケル)が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、1×1019/cmを越える濃度で残存している。勿論、このような状態でもTFTをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法で当該元素を除去する。
【0055】
まず、第3の結晶質シリコン膜306表面にオゾン含有水溶液(代表的にはオゾン水)で酸化膜(ケミカルオキサイドと呼ばれる)を形成して合計1〜10nmの酸化膜からなるバリア層307を形成し、このバリア層307上に希ガス元素を含む半導体膜(ゲッタリング領域ともいう)308を形成する(図3(D))。バリア層307は、後の工程でゲッタリング領域308のみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。また、他のバリア層307の形成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成してもよい。また、他のバリア層307の形成方法としては、プラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層としても良い。また、他のバリア層307の形成方法としては、クリーンオーブンを用い、200〜350℃程度に加熱して薄い酸化膜を形成しても良い。なお、バリア層307は、上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたものであれば特に限定されないが、後のゲッタリングで第3の結晶質シリコン膜306中のニッケルが半導体膜(ゲッタリング領域)308に移動可能な膜質または膜厚とすることが必要である。
【0056】
ここでは、希ガス元素を含む半導体膜308をスパッタ法にて形成し、ゲッタリングサイトを形成する(図3(D))。なお、第3の結晶質シリコン膜306には希ガス元素が添加されないようにスパッタ条件を適宜調節することが望ましい。希ガス元素としてはヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン(Ar)が好ましい。ここでは希ガス元素を含む雰囲気でシリコンからなるターゲットを用い、ゲッタリング領域308を形成する。膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
【0057】
また、一導電型の不純物元素であるリンを含むターゲットを用いてゲッタリング領域308を形成した場合、希ガス元素によるゲッタリングに加え、リンのクーロン力を利用してゲッタリングを行うことができる。
【0058】
また、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、ゲッタリング領域308に含まれる酸素濃度は、第3の結晶質シリコン膜306に含まれる酸素濃度より高い濃度、例えば5×1018/cm以上とすることが望ましい。
【0059】
次いで、加熱処理を行い、第3の結晶質半導体膜306中における触媒元素(ニッケル)の濃度を低減、あるいは除去するゲッタリングを行う(図3(D))。ゲッタリングを行う加熱処理としては、強光を照射する処理または加熱処理を行えばよい。このゲッタリングにより、図3(D)中の矢印の方向(即ち、基板側から第2の半導体膜表面に向かう方向)に触媒元素が移動し、バリア層307で覆われた第3の結晶質半導体膜306に含まれる触媒元素の除去、または触媒元素の濃度の低減が行われる。触媒元素がゲッタリングの際に移動する距離は、少なくとも第3の結晶質半導体膜306の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第3の結晶質半導体膜306に偏析しないよう全てゲッタリング領域308に移動させ、第3の結晶質半導体膜306に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が1×1018/cm以下、望ましくは1×1017/cm以下になるように十分ゲッタリングする。
【0060】
また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に第3の結晶質半導体膜の結晶化率を高め、結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。
【0061】
本明細書において、ゲッタリングとは、被ゲッタリング領域(ここでは第3の結晶質半導体膜)にある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。
【0062】
また、このゲッタリングの加熱処理として強光を照射する処理を用いる場合は、加熱用のランプ光源を1〜60秒、好ましくは30〜60秒点灯させ、それを1〜10回、好ましくは2〜6回繰り返す。ランプ光源の発光強度は任意なものとするが、瞬間的には600〜1000℃、好ましくは700〜750℃程度に半導体膜が加熱されるようにする。
【0063】
また、加熱処理で行う場合は、窒素雰囲気中で450〜800℃、1〜24時間、例えば550℃にて14時間の加熱処理を行えばよい。また、加熱処理に加えて強光を照射してもよい。
【0064】
次いで、バリア層307をエッチングストッパーとして、ゲッタリング領域308のみを選択的に除去した後、酸化膜からなるバリア層307を除去する。第2の半導体膜のみを選択的にエッチングする方法としては、ClFによるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド(化学式 (CH) NOH)を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。また、ゲッタリング領域308を除去した後、バリア層の表面をTXRFでニッケル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去することが望ましく、フッ酸を含むエッチャントにより除去すれば良い。
【0065】
以上の工程により、触媒元素濃度が低減され、表面が平坦化された良好な結晶質シリコン膜が形成される。
【0066】
次いで、得られた結晶質シリコン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層310〜314を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【0067】
また、半導体層を形成した後、TFTのしきい値(Vth)を制御するためにp型あるいはn型を付与する不純物元素を添加してもよい。なお、半導体に対してp型を付与する不純物元素には、ボロン(B)、アルミニウム(Al)、ガリウム(Ga)など周期律第13族元素が知られている。なお、半導体に対してn型を付与する不純物元素としては周期律15族に属する元素、典型的にはリン(P)または砒素(As)が知られている。
【0068】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜307となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。
【0069】
次いで、図4(A)に示すように、ゲート絶縁膜315上に膜厚20〜100nmの第1の導電膜316と、膜厚100〜400nmの第2の導電膜317と、膜厚20〜100nmの第3の導電膜318を積層形成する。本実施例では、ゲート絶縁膜315上に膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとチタンの合金(Al−Ti)膜、膜厚30nmのチタン膜を順次積層した。
【0070】
第1〜第3の導電膜を形成する導電性材料としてはTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第1〜第3の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。例えば、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとチタンの合金(Al−Ti)膜に代えてアルミニウムとシリコンの合金(Al−Si)膜を用いてもよいし、第3の導電膜のチタン膜に代えて窒化チタン膜を用いてもよい。また、3層構造に限定されず、例えば、窒化タンタル膜とタングステン膜との2層構造であってもよい。
【0071】
次に、図4(B)に示すように光露光工程によりレジストからなるマスク319〜324を形成し、ゲート電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。エッチングにはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Cl、BCl、SiCl、CClなどを代表とする塩素系ガスまたはCF、SF、NFなどを代表とするフッ素系ガス、またはOを適宜用いることができる。
【0072】
用いるエッチング用ガスに限定はないが、ここではBClとClとOとを用いることが適している。それぞれのガス流量比を65/10/5(sccm)とし、1.2Paの圧力でコイル型の電極に450WのRF(13.56MHz)電力を投入してプラズマを生成して117秒のエッチングを行う。基板側(試料ステージ)にも300WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりAl膜及びTi膜をエッチングして第1の導電層の端部をテーパー形状とする。
【0073】
この後、第2のエッチング条件に変え、エッチング用ガスにCFとClとOとを用い、それぞれのガス流量比を25/25/10(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CFとClを混合した第2のエッチング条件ではAl膜、Ti膜、及びW膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
【0074】
この第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層、第2の導電層、及び第3の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層と第3の導電層とから成る第1の形状の導電層325〜330(第1の導電層325a〜330aと第2の導電層325b〜330bと第3の導電層325c〜330c)を形成する。331はゲート絶縁膜であり、第1の形状の導電層325〜330で覆われない領域は20〜50nm程度エッチングされ薄くなった領域が形成される。
【0075】
次に、レジストからなるマスク319〜324を除去せずに図4(C)に示すように第2のエッチング処理を行う。エッチング用ガスにBClとClを用い、それぞれのガス流量比を20/60(sccm)とし、1.2Paの圧力でコイル型の電極に600WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)には100WのRF(13.56MHz)電力を投入する。この第3のエッチング条件により第2導電層及び第3導電層をエッチングする。こうして、上記第3のエッチング条件によりチタンを微量に含むアルミニウム膜及びチタン膜を異方性エッチングして第2の形状の導電層332〜337(第1の導電層332a〜337aと第2の導電層332b〜337bと第3の導電層332c〜337c)を形成する。338はゲート絶縁膜であり、第2の形状の導電層332〜337で覆われない領域は若干エッチングされ薄くなった領域が形成される。
【0076】
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を添加する。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1.5×1014atoms/cmとし、加速電圧を60〜100keVとして行う。n型を付与する不純物元素として、典型的にはリン(P)または砒素(As)を用いる。この場合、第2形状の導電層332〜336がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域339〜343が形成される。第1の不純物領域339〜343には1×1016〜1×1017/cmの濃度範囲でn型を付与する不純物元素を添加する。
【0077】
なお、本実施例ではレジストからなるマスクを除去せずに第1のドーピング処理を行ったが、レジストからなるマスクを除去した後、第1のドーピング処理を行ってもよい。
【0078】
次いで、レジストからなるマスクを除去した後、図5(A)に示すようにレジストからなるマスク344、345を形成し第2のドーピング処理を行う。マスク344は駆動回路のnチャネル型TFTの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク345は画素部のTFTを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクである。
【0079】
第2のドーピング処理におけるイオンドープ法の条件はドーズ量を1.5×1015atoms/cmとし、加速電圧を60〜100keVとしてリン(P)をドーピングする。ここでは、第2形状の導電層332〜336及びゲート絶縁膜338の膜厚の差を利用して各半導体層に不純物領域を行う。勿論、マスク344、345で覆われた領域にはリン(P)は添加されない。こうして、第2の不純物領域346〜348と第3の不純物領域349〜362が形成される。第3の不純物領域349〜362には1×1020〜1×1021/cmの濃度範囲でn型を付与する不純物元素を添加されている。また、第2の不純物領域はゲート絶縁膜の膜厚差により第3の不純物領域よりも低濃度に形成され、1×1018〜1×1019/cmの濃度範囲でn型を付与する不純物元素を添加されることになる。
【0080】
次いで、レジストからなるマスク344、345を除去した後、新たにレジストからなるマスク363〜365を形成して図5(B)に示すように第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFTを形成する半導体層にp型の導電型を付与する不純物元素が添加された第4の不純物領域368及び第5の不純物領域366、367を形成する。第4の不純物領域は第2形状の導電層と重なる領域に形成されるものであり、1×1018〜1×1020/cmの濃度範囲でp型を付与する不純物元素が添加されるようにする。また、第5の不純物領域366、367には1×102 0〜1×1021/cmの濃度範囲でp型を付与する不純物元素が添加されるようにする。尚、第5の不純物領域346には先の工程でリン(P)が添加された領域であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されていて導電型はp型となっている。
【0081】
なお、第5の不純物領域369、370及び第4の不純物領域371は画素部において保持容量を形成する半導体層に形成される。
【0082】
以上までの工程でそれぞれの半導体層にn型またはp型の導電型を有する不純物領域が形成される。第2の形状の導電層332〜335はゲート電極となる。また、第2の形状の導電層336は画素部において保持容量を形成する一方の電極となる。さらに、第2の形状の導電層337は画素部においてソース配線を形成する。
【0083】
次いで、ほぼ全面を覆う絶縁膜(図示しない)を形成する。本実施例では、プラズマCVD法により膜厚50nmの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【0084】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。ただし、本実施例では、第2の導電層としてアルミニウムを主成分とする材料を用いているので、活性化工程において第2の導電層が耐え得る熱処理条件とすることが重要である。
【0085】
上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む第3の不純物領域349、360、361、及び第5の不純物領域367、370からゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。その結果、チャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。なお、本実施例では半導体層を形成する段階で上記実施の形態1に示した方法により1度目のゲッタリングが行われているので、ここでのリンによるゲッタリングは2度目のゲッタリングとなる。また、1度目のゲッタリングで十分ゲッタリングができている場合には、特に2度目のゲッタリングを行う必要はない。
【0086】
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
【0087】
次いで、窒化シリコン膜からなる第1の層間絶縁膜372を形成して加熱処理(300〜550℃で1〜12時間の熱処理)を行い、半導体層を水素化する工程を行う(図5(C))。この工程は第1の層間絶縁膜372に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜(図示しない)の存在に関係なく半導体層を水素化することができる。ただし、本実施例では、第2の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第2の導電層が耐え得る熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0088】
次いで、第1の層間絶縁膜372上に有機絶縁物材料から成る第2の層間絶縁膜373を形成する。本実施例では膜厚1.6μmのアクリル樹脂膜を形成する。次いで、ソース配線337に達するコンタクトホールと各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第1の層間絶縁膜をエッチングストッパーとして第2の層間絶縁膜をエッチングした後、絶縁膜(図示しない)をエッチングストッパーとして第1の層間絶縁膜をエッチングしてから絶縁膜(図示しない)をエッチングした。
【0089】
その後、Al、Ti、Mo、Wなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。こうして、ソースまたはドレイン配線374〜379、ゲート配線381、接続配線380、画素電極382が形成される。
【0090】
以上の様にして、nチャネル型TFT401、pチャネル型TFT402、nチャネル型TFT403を有する駆動回路406と、nチャネル型TFT404、保持容量405とを有する画素部407を同一基板上に形成することができる(図6)。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【0091】
駆動回路406のnチャネル型TFT401(第2のnチャネル型TFT)はチャネル形成領域383、ゲート電極を形成する第2の形状の導電層332と一部が重なる第2の不純物領域346とソース領域またはドレイン領域として機能する第3の不純物領域349を有している。pチャネル型TFT402にはチャネル形成領域384、ゲート電極を形成する第2の形状の導電層333と一部が重なる第4不純物領域368とソース領域またはドレイン領域として機能する第4の不純物領域366を有している。nチャネル型TFT403(第2のnチャネル型TFT)にはチャネル形成領域385、ゲート電極を形成する第2の形状の導電層334と一部が重なる第2の不純物領域347とソース領域またはドレイン領域として機能する第3の不純物領域360を有している。このようなnチャネル型TFT及びpチャネル型TFTによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、nチャネル型TFT401または403の構造が適している。
【0092】
画素部407の画素TFT404(第1のnチャネル型TFT)にはチャネル形成領域386、ゲート電極を形成する第2の形状の導電層335の外側に形成される第1の不純物領域342とソース領域またはドレイン領域として機能する第3の不純物領域361を有している。また、保持容量405の一方の電極として機能する半導体層には第4の不純物領域371、第5の不純物領域369が形成されている。保持容量405は、絶縁膜(ゲート絶縁膜と同一膜)を誘電体として、第2形状の電極336と、半導体層314とで形成されている。
【0093】
なお、画素部407の画素TFTにおいては、第2条件のレーザ光の照射により従来と比較して顕著にオフ電流の低減、およびバラツキの低減が実現されている。
【0094】
また、画素電極を透明導電膜で形成すると、フォトマスクは1枚増えるものの、透過型の表示装置を形成することができる。
【0095】
(実施例2)
本実施例では、実施例1で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図7を用いる。
【0096】
まず、実施例1に従い、図6の状態のアクティブマトリクス基板を得た後、図6のアクティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【0097】
次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。
【0098】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤(図示せず)によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてFPCを貼りつけた。
【0099】
こうして得られた液晶モジュールの構成を図7の上面図を用いて説明する。
【0100】
アクティブマトリクス基板801の中央には、画素部804が配置されている。画素部804の上側には、ソース信号線を駆動するためのソース信号線駆動回路802が配置されている。画素部804の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路803が配置されている。本実施例に示した例では、ゲート信号線駆動回路803は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図7に示した左右対称配置が望ましい。
【0101】
各駆動回路への信号の入力は、フレキシブルプリント基板(Flexible Print Circuit:FPC)805から行われる。FPC805は、基板801の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極809を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はITOを用いて形成した。
【0102】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤807が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサ810によって一定のギャップ(基板801と対向基板806との間隔)を保った状態で、対向基板806が貼り付けられる。その後、シール剤807が塗布されていない部分より液晶素子が注入され、封止剤808によって密閉される。以上の工程により、液晶モジュールが完成する。
【0103】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のICを用いてもよい。
【0104】
(実施例3)
本実施例は、本発明を用いて半導体装置を作製する他の一例について、図8を用いて説明する。
【0105】
実施例1に従い、ガラス基板40上に下地絶縁膜41、非晶質シリコン膜42を形成する。
【0106】
続いて、非晶質シリコン膜42に触媒元素を添加して、加熱処理し第1の結晶質半導体(シリコン)膜44を形成する。続いて、第1の結晶質シリコン膜44に第1条件のレーザ光の照射を行う。触媒元素としては、Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種を用いればよい。なお、第1条件のレーザ光は、エネルギー密度は、450〜700mJ/cmとし、繰り返し周波数1〜1000Hz程度のレーザを用いて、大気中にて照射処理をすればよい。なお本実施例では、第1条件のレーザ光として、実施例1に示したようなレーザ光照射装置を用いて、面状レーザ光をエネルギー密度650mJ/cmで大気中で照射を行なう。これにより、第2の結晶質半導体(シリコン)膜45を形成する。結晶化のために照射するエネルギー密度より若干高めのエネルギー密度のレーザ光が照射されて、第2の結晶質シリコン膜45は、微細な結晶粒が集合して形成されている。
【0107】
もちろん、第1条件のレーザ光として線状レーザ光を照射してもよい。
【0108】
次いで、第2の結晶質シリコン膜45に第2条件のレーザ光を照射する。第2条件のレーザ光は、第1条件のレーザ光のエネルギー密度より小さい400〜650mJ/cmとし、繰り返し周波数10〜1000Hz程度のレーザを用いればよい。ここでは、面状のレーザ光を用いてエネルギー密度600mJ/cmで第2条件のレーザ光の照射を大気中で行ない、第3の結晶質シリコン膜46を形成する。第3の結晶質シリコン膜46表面には、凸部、酸化膜47が形成されている。
【0109】
もちろん、第2条件のレーザ光として線状レーザ光を照射してもよい。
【0110】
その後、第3の結晶質シリコン膜46表面に形成された酸化膜47を除去し、第3条件のレーザ光を第2の結晶質シリコン膜46に照射して、表面が平坦化された第4の結晶質シリコン膜48を形成する。第3条件のレーザ光は、出力が15J以上のレーザ光照射装置を用いて、レーザ光照射部のエネルギー分布が±3%以下、レーザ光照射面積が30cm以上、エネルギー密度が430〜700mJ/cmとし、繰り返し周波数1〜1000Hz程度のレーザを用いればよい。なお、エネルギー分布が±3%以下であるため、オーバーラップ率が50%以下で照射すればよい。このようにして、第3の結晶質半導体膜46の表面が平坦化された第4の結晶質半導体膜48が形成される。なお、第3の結晶質半導体膜46と第4の結晶質半導体膜48とは、表面の凹凸の有無が異なるだけで、それ以外の半導体(シリコン)膜の結晶性はほとんど変化しない。また、粒径などの結晶状態にも変化は見られず、平坦化のみが行われたと思われる。
【0111】
なお、この後、結晶化のために非晶質シリコン膜42に添加された触媒元素を第4の結晶質シリコン膜からゲッタリング領域に移動させて、第4の結晶質シリコン膜48中に含まれる触媒元素の濃度を低減させる。この工程は、実施形態2、または実施例1に従えばよい。
【0112】
以上のようにして得られた良好な結晶質半導体膜は、島状に分離された半導体層を形成し、以下、実施例1の工程に従ってTFTの作製工程を行えばよい。
【0113】
本実施例では、非晶質シリコン膜に触媒元素を添加して加熱処理して結晶質シリコン膜を形成した後、第1条件のレーザ光を照射しているが、非晶質シリコン膜に第1条件のレーザ光、第2条件のレーザ光を照射し、酸化膜を除去したのち、第3条件のレーザ光を照射してもよい。
【0114】
本実施例は、実施形態1、実施例1、2と組み合わせて実施することができる。
【0115】
(実施例4)
本実施例では、EL(Electro Luminescence)素子を備えた発光表示装置を作製する例を図10、11に示す。
【0116】
図10(A)は、ELモジュールを示す上面図、図10(B)は図10(A)をA−A’で切断した断面図である。絶縁表面を有する基板900(例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等)に、画素部902、ソース側駆動回路901、及びゲート側駆動回路903を形成する。これらの画素部や駆動回路は、上記実施例に従えば得ることができる。また、918はシール材、919はDLC膜であり、画素部および駆動回路部はシール材918で覆われ、そのシール材は保護膜919で覆われている。さらに、接着材を用いてカバー材920で封止されている。熱や外力などによる変形に耐えるためカバー材920は基板900と同じ材質のもの、例えばガラス基板を用いることが望ましく、サンドブラスト法などにより図10に示す凹部形状(深さ3〜10μm)に加工する。さらに加工して乾燥剤921が設置できる凹部(深さ50〜200μm)を形成することが望ましい。また、多面取りでELモジュールを製造する場合、基板とカバー材とを貼り合わせた後、CO2レーザー等を用いて端面が一致するように分断してもよい。
【0117】
なお、908はソース側駆動回路901及びゲート側駆動回路903に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)909からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。
【0118】
次に、断面構造について図10(B)を用いて説明する。基板900上に絶縁膜910が設けられ、絶縁膜910の上方には画素部902、ゲート側駆動回路903が形成されており、画素部902は電流制御用TFT911とそのドレインに電気的に接続された画素電極912を含む複数の画素により形成される。また、ゲート側駆動回路903はnチャネル型TFT913とpチャネル型TFT714とを組み合わせたCMOS回路を用いて形成される。
【0119】
これらのTFT(911、913、914を含む)は、上記実施例に従って作製すればよい。
【0120】
画素電極912は発光素子(EL素子)の陽極として機能する。また、画素電極912の両端にはバンク915が形成され、画素電極912上にはEL層916および発光素子の陰極917が形成される。
【0121】
EL層916としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、低分子系有機EL材料や高分子系有機EL材料を用いればよい。また、EL層として一重項励起により発光(蛍光)する発光材料(シングレット化合物)からなる薄膜、または三重項励起により発光(リン光)する発光材料(トリプレット化合物)からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることができる。
【0122】
陰極917は全画素に共通の配線としても機能し、接続配線908を経由してFPC909に電気的に接続されている。さらに、画素部902及びゲート側駆動回路903に含まれる素子は全て陰極917、シール材918、及び保護膜919で覆われている。
【0123】
なお、シール材918としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材918はできるだけ水分や酸素を透過しない材料であることが望ましい。
【0124】
また、シール材918を用いて発光素子を完全に覆った後、少なくとも図9に示すようにDLC膜等からなる保護膜919をシール材918の表面(露呈面)に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子(FPC)が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、CVD装置でマスキングテープとして用いるテープを用いて外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
【0125】
以上のような構造で発光素子をシール材918及び保護膜で封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【0126】
また、画素電極を陰極とし、EL層と陽極を積層して図10とは逆方向に発光する構成としてもよい。図10にその一例を示す。なお、上面図は同一であるので省略する。
【0127】
図11に示した断面構造について以下に説明する。基板1000としては、ガラス基板や石英基板の他にも、半導体基板または金属基板も使用することができる。基板1000上に絶縁膜1010が設けられ、絶縁膜1010の上方には画素部1002、ゲート側駆動回路1003が形成されており、画素部1002は電流制御用TFT1011とそのドレインに電気的に接続された画素電極1012を含む複数の画素により形成される。また、ゲート側駆動回路1003はnチャネル型TFT1013とpチャネル型TFT1014とを組み合わせたCMOS回路を用いて形成される。
【0128】
画素電極1012は発光素子の陰極として機能する。また、画素電極1012の両端にはバンク1015が形成され、画素電極1012上にはEL層1016および発光素子の陽極1017が形成される。
【0129】
陽極1017は全画素に共通の配線としても機能し、接続配線1008を経由してFPC1009に電気的に接続されている。さらに、画素部1002及びゲート側駆動回路1003に含まれる素子は全て陽極1017、シール材1018、及びDLC等からなる保護膜1019で覆われている。また、カバー材1021と基板1000とを接着剤で貼り合わせた。また、カバー材には凹部を設け、乾燥剤1021を設置する。
【0130】
なお、シール材1018としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材1018はできるだけ水分や酸素を透過しない材料であることが望ましい。
【0131】
また、図11では、画素電極を陰極とし、EL層と陽極を積層したため、発光方向は図10に示す矢印の方向となっている。
【0132】
なお、本実施例は実施例1、3と組み合わせて実施することが可能である。
【0133】
(実施例5)
本発明を実施して形成されたCMOS回路や画素部はアクティブマトリクス型液晶ディスプレイ(液晶表示装置)に用いることができる。即ち、それら液晶表示装置を表示部に組み込んだ電気器具全てに本発明を実施できる。
【0134】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図12、図13及び図14に示す。
【0135】
図12(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。
【0136】
図12(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。
【0137】
図12(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。
【0138】
図12(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303等を含む。本発明は、特に小型の表示装置に対して有利であり、ゴーグル型ディスプレイの表示部に用いる表示装置に対して有利である。
【0139】
図12(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【0140】
図12(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。
【0141】
図13(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。
【0142】
図13(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。
【0143】
なお、図13(C)は、図13(A)及び図13(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図13(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0144】
また、図13(D)は、図13(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図13(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0145】
ただし、図13に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【0146】
図14(A)は携帯電話であり、3001は表示用パネル、3002は操作用パネルである。表示用パネル3001と操作用パネル3002とは接続部3003において接続されている。接続部3003における、表示用パネル3001の表示部3004が設けられている面と操作用パネル3002の操作キー3006が設けられている面との角度θは、任意に変えることができる。
さらに、音声出力部3005、操作キー3006、電源スイッチ3007、音声入力部3008を有している。
本発明は、特に、小型の表示装置に有利であり、携帯電話の表示部に用いる表示装置に対して有利である。
【0147】
図14(B)は携帯書籍(電子書籍)であり、本体3101、表示部3102、3103、記憶媒体3104、操作スイッチ3105、アンテナ3106等を含む。
【0148】
図14(C)はディスプレイであり、本体3201、支持台3202、表示部3203等を含む。
【0149】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施形態1、2、実施例1〜3のいずれかを組み合わせて実現することができる。
【0150】
(発明の効果)
【0151】
本発明により、結晶質半導体膜の平坦性を向上させることができる。また、レーザ光照射処理の際に、エネルギー分布が均一(±3%以下)になった面状のレーザ光を用いているため、結晶質半導体膜に結晶化ムラ(横縞)の発生を抑えることができ、さらに、線状のレーザ光のように高いオーバーラップ率を保って照射する必要がないため、スループットが向上する。
【0152】
また、触媒元素を添加して結晶化された半導体膜に、第1条件のレーザ光および第2条件のレーザ光を照射することにより、表面が平坦化され、触媒元素の添加により大きな結晶粒径が集合した良好な結晶質半導体膜を形成することができる。また、このような結晶質半導体膜を用いてTFTを作製することにより、良好な特性を示す半導体装置を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す図。
【図2】本発明の実施の形態を示す図。
【図3】本発明の実施の一例を示す図。
【図4】本発明の実施の一例を示す図。
【図5】本発明の実施の一例を示す図。
【図6】本発明の実施の一例を示す図。
【図7】本発明の実施の一例を示す図。
【図8】本発明の実施の一例を示す図。
【図9】本発明に用いるレーザ光照射装置の簡略図。
【図10】ELモジュールの上面および断面を示す図。
【図11】ELモジュールの断面を示す図。
【図12】電気器具の一例を示す図。
【図13】電気器具の一例を示す図。
【図14】電気器具の一例を示す図。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for producing a favorable crystalline semiconductor film by irradiating a laser beam to crystallize an amorphous semiconductor film. Further, the present invention relates to a method for manufacturing a thin film transistor (TFT) having high operation performance and high reliability using such a favorable crystalline semiconductor film.
[0002]
[Prior art]
TFTs are frequently used as switching elements in a pixel portion of an active matrix substrate and in a driving circuit for driving the switching elements. In recent years, a high-speed operation capable of sufficiently writing data to a high-resolution display device in which the amount of information has been increased and the selection time has been shortened has been required. In particular, a crystalline semiconductor film having high field-effect mobility has been used. TFTs have been actively developed.
[0003]
As a method of forming a crystalline semiconductor film, a method of irradiating an amorphous silicon film formed on a glass substrate with a laser beam, particularly, a method of irradiating a laser beam of an excimer laser (hereinafter, referred to as an excimer laser beam). A generalization method is generally used. This is because the excimer laser beam has a large absorption coefficient of silicon, and further heats only the amorphous silicon film to crystallize the silicon film and does not thermally damage the glass substrate.
[0004]
Conventionally, when a semiconductor film is irradiated with laser light to crystallize or improve crystallinity, the semiconductor film is instantaneously melted from the surface, and then the semiconductor film melted due to heat conduction to the substrate is It cools and solidifies from the substrate side. During this solidification process, the semiconductor film is recrystallized to form a semiconductor film having a crystal structure with a large grain size, but once melted, volume expansion occurs and irregularities called ridges are formed on the semiconductor surface. Since the surface with a ridge becomes an interface with the gate insulating film, the device characteristics were greatly affected.
[0005]
In order to manufacture a semiconductor film having higher electric characteristics at a lower cost, a laser annealing technique is indispensable. However, in the conventional crystallization using a linear laser beam, uniform energy was not applied to the entire film, and a wavy trace of the laser beam irradiation remained in addition to the ridge.
[0006]
[Problems to be solved by the invention]
At present, a problem to be noticed is how to obtain a good crystalline semiconductor film by laser light and how to increase the crystal grain size. As a matter of course, as one crystal grain (also referred to as a grain) becomes larger, the number of crystal grain boundaries that traverse the TFT, particularly, the channel formation region decreases. Therefore, it is possible to improve variations in typical electric characteristics of the TFT such as the field-effect mobility and the threshold voltage.
[0007]
When linearly focused laser light is used for the crystallization process of a semiconductor film, it is difficult to keep the energy distribution of the linearly focused laser light uniform on the laser light irradiation surface. (The rate at which the laser beams are overlapped is referred to as an overlap ratio). More specifically, the semiconductor film is irradiated by overlapping while maintaining a high overlap ratio (90 to 98%). Although the problem of the uniformity of the energy distribution has been solved, fringes may be generated in the crystalline semiconductor film obtained by the over-irradiation. The stripes become irregularities (ridges) on the surface of the semiconductor film and have a great influence on the device characteristics.
[0008]
In addition, when a gas laser such as an excimer laser is used to condense laser light in a linear manner for processing, it is necessary to perform gas exchange due to deterioration of the gas in the laser oscillation unit. When the treatment was performed, there was a problem in the stability of the energy distribution. When the laser beam irradiation treatment is performed in a state where the energy is not stable, there is a problem that stripes are generated in the semiconductor film.
[0009]
The stripes generated in the semiconductor film adversely affect the crystal state. If the semiconductor film having such stripes is used as it is as the semiconductor layer of the TFT, the characteristics of the TFT are varied, and the reliability of the TFT becomes an issue. Was.
[0010]
In addition, when the overlap ratio is high during the laser light irradiation processing, the time required for the laser light irradiation processing on one substrate is prolonged, and the productivity (throughput) is deteriorated. .
[0011]
[Means for Solving the Problems]
According to the present invention, when crystallizing an amorphous semiconductor film, the semiconductor film is irradiated with a laser beam under a first condition (energy density of 400 to 600 mJ / cm) in an atmosphere containing oxygen. 2 ) To remove the oxide film formed by the irradiation of the laser beam under the first condition, and thereafter, in an atmosphere containing no oxygen (typically, an inert gas atmosphere or a vacuum atmosphere). The area of the laser beam irradiation part is 30 cm 2 As described above, the energy density is more than 30 to 300 mJ / cm than the laser light under the first condition. 2 Irradiation with a laser beam under a high second condition can improve the flatness of the semiconductor film, can prevent the semiconductor film from being fringed, and can planarize the semiconductor film, and can further reduce the off-current value. it can. In particular, it is necessary to irradiate the laser beam under the second condition while using a laser beam irradiation device having an output energy of 15 J or more and maintaining a high overlap ratio because the energy distribution in the laser beam irradiation section is ± 3% or less. For example, the semiconductor film is flattened by irradiating a planar laser beam, thereby preventing generation of stripes and forming a favorable crystalline semiconductor film.
[0012]
Here, the laser light under the second condition has an energy density of 30 to 300 mJ / cm more than the laser light under the first condition. 2 Although set to be high, this value is a preferable value and is not limited to this value.
[0013]
The laser light under the second condition has an area of the laser light irradiation part of 30 cm. 2 As described above, this value is a preferable value and is not limited to this value. It is sufficient that the irradiation area is wider than the linear laser light and the energy distribution in the irradiation part is smaller. For example, a planar laser light may be used.
Here, the planar laser light refers to a laser light irradiated portion having an aspect ratio smaller than that of a linear laser light and having an area larger than that of the linear laser light.
[0014]
In addition, since the laser beam under the second condition has an energy distribution of ± 3% or less in the laser beam irradiating section, the laser beam under the laser beam is repeatedly shot to maintain a uniform energy distribution in the irradiating section (irradiation while maintaining a high overlap ratio). Therefore, the time required for the step of irradiating one substrate with laser light can be shortened (throughput can be improved).
[0015]
For example, the area is 30cm 2 When the present invention is used in a manufacturing process of the following small display device (about 2 inches: a display device used for a display portion of a mobile phone or a portable information device, a display device used for a projector, and the like), irradiation with laser light under the first condition is performed. After removing the oxide film on the surface of the crystalline semiconductor film obtained by using the laser light irradiation apparatus having the output energy of 15 J or more, the energy distribution in the laser light irradiation part is ± 3%, Light irradiation area is 30cm 2 By irradiating the laser light under the above second condition, a display device can be formed within one laser light irradiation area. A display device can be realized using a flattened favorable semiconductor film.
[0016]
In addition, according to the present invention, both the laser light under the first condition and the laser light under the second condition use a laser light irradiation device having an output energy of 15 J or more, and the energy distribution in the laser light irradiation portion is ± 3%, Laser irradiation area is 30cm 2 The above laser may be used. Thus, it is not necessary to perform the irradiation process while maintaining a high overlap ratio, so that the throughput can be improved.
[0017]
Further, the present invention does not depend on the type of laser, and if a large output is obtained, generally known excimer laser (typically, KrF laser or XeCl laser), solid-state laser (typically, Nd: YAG laser) Alternatively, any of a laser, a gas laser (typically, an argon laser or a helium-neon laser), a metal vapor laser (typically, a copper vapor laser or a helium-cadmium laser), and a semiconductor laser can be used.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
Referring to FIG. 1, the amorphous semiconductor film is irradiated with a first laser beam to be crystallized, and then the oxide film formed on the surface of the semiconductor film is removed. 2 A method for irradiating a planar laser beam having the above-described area to flatten a projection on the surface of a crystalline semiconductor film will be described.
[0019]
First, a base insulating film 11 and an amorphous semiconductor film 12 are formed on a glass substrate 10. As the semiconductor film, silicon or Si x Ge 1-x (0 <x <1) can be used. In this embodiment, a silicon film is used. Next, as a pretreatment for laser annealing, the amorphous semiconductor film is washed with ozone water to form an oxide film (not shown) on the surface of the amorphous semiconductor film.
[0020]
Next, laser light irradiation under the first condition is performed. As the laser under the first condition, a gas laser such as an excimer laser or a solid-state laser such as an Nd: YAG laser or a YLF laser may be used. The energy density is 400 to 600 mJ / cm. 2 , And the pulse width was 20 to 30 ns. The amorphous semiconductor film is crystallized by irradiating the laser beam under the first condition as described above to form the first crystalline semiconductor film 13. When laser light irradiation is performed in a state where an oxide film is present on the amorphous semiconductor film 12 or in a state where it is easily oxidized, a projection is formed on the surface when crystallized. In addition, it is known that the properties of the obtained crystalline semiconductor film are improved by performing a laser beam irradiation treatment such that a convex portion is formed on the surface of the crystalline semiconductor film. Therefore, the surface of the first crystalline semiconductor film 13 after the laser light irradiation treatment under the first condition has a convex portion. Note that the oxide film still remains on the first crystalline semiconductor film 13.
[0021]
After irradiating the laser light under the first condition, the oxide film 14 formed on the surface of the first crystalline semiconductor film 13 is removed.
[0022]
Next, using a laser beam irradiation apparatus in which a plurality of lasers of high output (15 J or more) are connected as the laser beam under the second condition, the energy distribution of the laser beam irradiation section is ± 3% or less, and the energy density is 430 to 700 mJ / cm 2 , (Beam irradiation area is 30cm 2 The above-mentioned planar laser light is applied. The energy density is the same as that of the laser beam under the first condition, or 30 to 300 mJ / cm. 2 About higher. Since the in-plane energy distribution of the beam is ± 3% or less, the overlap ratio can be 50% or less.
[0023]
The second crystalline semiconductor film 15 is formed by irradiating a laser beam under the second condition to flatten the surface of the first crystalline semiconductor film 13. In the laser light irradiation under the second condition, the first crystalline semiconductor film 13 and the second crystalline semiconductor film 15 show no change in characteristics except for the surface shape.
[0024]
Alternatively, the irradiation treatment may be performed at a predetermined energy density by using a planar laser beam as the laser beam under the first condition, similarly to the laser beam under the second condition. By doing so, the time required for laser light irradiation under the first condition can be reduced.
[0025]
By irradiating the first crystalline semiconductor film 13 having the projections with laser light (plane laser light) under the second condition, the surface of the crystalline semiconductor film can be planarized. . By using planar laser light, crystallization unevenness (horizontal stripes) can be suppressed in the crystalline semiconductor film, and it is not necessary to overlap and irradiate like a linear laser light. Throughput is improved.
[0026]
(Embodiment 2)
First, a base insulating film 21 is formed on a glass substrate 20, and an amorphous silicon film 22 is formed on the base insulating film 21. Subsequently, an amorphous silicon film is formed as the amorphous semiconductor film 22 on the base insulating film 21. The amorphous silicon film 22 is formed with a thickness of 10 to 100 nm by a plasma CVD method, a low pressure CVD method, or a sputtering method.
[0027]
Subsequently, a catalytic element for promoting crystallization is added to the amorphous silicon film 22. As the catalytic element, one or more selected from Fe, Ni, Co, Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au may be used. First, the surface of the amorphous silicon film 22 is coated with a nickel acetate solution containing 1 to 100 ppm by weight of a catalytic element (here, nickel) having a catalytic action to promote crystallization by a spinner to form a nickel-containing layer. 23 are formed (FIG. 2A). As a method other than the method of forming the nickel-containing layer 23 by coating, a method of forming an extremely thin film by a sputtering method, an evaporation method, or a plasma treatment may be used. Here, an example in which the coating is performed on the entire surface is described, but a nickel-containing layer may be selectively formed by forming a mask.
[0028]
Next, heat treatment is performed to crystallize the amorphous silicon film 22. In this case, in crystallization, silicide is formed in a portion of the semiconductor film in contact with a catalyst element that promotes crystallization of the semiconductor, and crystallization proceeds using the silicide as a nucleus. Thus, the first crystalline semiconductor film 24 shown in FIG. 2B is formed. Note that the concentration of oxygen contained in the first crystalline semiconductor film 24 is 5 × 10 18 / Cm 3 It is desirable to make the following. Here, after the heat treatment for dehydrogenation (450 ° C., 1 hour), the heat treatment for crystallization (550 to 650 ° C. for 4 to 24 hours) is performed. Crystallization can also be performed by irradiation with strong light.
[0029]
Next, in order to increase the crystallization rate (the ratio of the crystal component in the total volume of the film) and repair defects remaining in the crystal grains, the first crystalline semiconductor film 24 is irradiated with laser light (under the first condition). (Laser light) in air or oxygen atmosphere. Irregularities are formed and a thin oxide film 26 is formed on the surface of the second crystalline semiconductor film 25 obtained by irradiating the laser light under the first condition (FIG. 2C). As the laser light under the first condition, an excimer laser light having a wavelength of 400 nm or less, or a second or third harmonic of a YAG laser is used. Further, light emitted from an ultraviolet lamp may be used instead of the excimer laser light.
[0030]
In the second crystalline semiconductor film 25 thus obtained, the catalytic element (here, nickel) remains. Although it is not uniformly distributed in the film, the average concentration is 1 × 10 19 / Cm 3 At a concentration exceeding. Of course, various semiconductor elements including TFTs can be formed in such a state, but the elements are removed by a method described below.
[0031]
First, an oxide film (called a chemical oxide) is formed on the surface of the second crystalline semiconductor film 25 with an ozone-containing aqueous solution (typically, ozone water) to form a barrier layer 27 made of an oxide film having a total thickness of 1 to 10 nm. A semiconductor film (also referred to as a gettering region) 28 containing a rare gas element is formed over the barrier layer 27 (FIG. 2D). Note that here, the oxide film 25 formed when the first crystalline semiconductor film 24 is irradiated with laser light is also regarded as a part of the barrier layer. The barrier layer 27 functions as an etching stopper when selectively removing only the semiconductor film (gettering region) 28 in a later step. Alternatively, a chemical oxide can be similarly formed by treating with an aqueous solution obtained by mixing sulfuric acid, hydrochloric acid, nitric acid or the like with a hydrogen peroxide solution instead of the ozone-containing aqueous solution. As another method for forming the barrier layer 27, ozone may be generated by irradiation with ultraviolet light in an oxygen atmosphere to oxidize the surface of the semiconductor film having the crystal structure. As another method of forming the barrier layer 27, an oxide film of about 1 to 10 nm may be deposited as a barrier layer by a plasma CVD method, a sputtering method, an evaporation method, or the like. As another method of forming the barrier layer 27, a thin oxide film may be formed by heating to about 200 to 350 ° C. using a clean oven. Note that the barrier layer 27 is not particularly limited as long as the barrier layer 27 is formed by any one of the above methods or a combination of the above methods. It is necessary to have a film quality or film thickness that can move to the second semiconductor film.
[0032]
Next, a semiconductor film 28 containing a rare gas element is formed by a sputtering method to form a gettering site (FIG. 2D). Note that it is preferable to appropriately adjust sputtering conditions so that a rare gas element is not added to the second crystalline semiconductor film. As the rare gas element, one or more kinds selected from helium (He), neon (Ne), argon (Ar), krypton (Kr), and xenon (Xe) are used. Among them, argon (Ar), which is an inexpensive gas, is preferable. Here, the gettering region 28 is formed using a target made of silicon in an atmosphere containing a rare gas element. In the case where the gettering region is formed using a target containing phosphorus which is an impurity element of one conductivity type, gettering can be performed using Coulomb force of phosphorus in addition to gettering with a rare gas element.
[0033]
Further, at the time of gettering, since nickel tends to move to a region having a high oxygen concentration, the oxygen concentration contained in the gettering region 28 is higher than the oxygen concentration contained in the second crystalline semiconductor film 25. , For example, 5 × 10 18 / Cm 3 It is desirable to make the above.
[0034]
Next, heat treatment is performed to move the catalyst element (nickel) remaining in the second crystalline semiconductor film 25 to the gettering region 28, and perform gettering for reducing or removing the concentration (FIG. 2D). ). As the heat treatment for gettering, heat treatment or irradiation with strong light may be performed. Here, all of the nickel is moved to the gettering region 28 so as not to segregate in the second crystalline semiconductor film 25, and nickel contained in the second crystalline semiconductor film 25 hardly exists. Is 1 × 10 18 / Cm 3 Hereinafter, preferably 1 × 10 17 / Cm 3 Getter enough so that:
[0035]
Note that in this specification, gettering means that a catalyst element in a region to be gettered (here, a first semiconductor film) is released by thermal energy and moves to a gettering site by diffusion. Therefore, gettering depends on the processing temperature, and the higher the temperature, the faster the gettering proceeds.
[0036]
In the case of performing heat treatment, heat treatment may be performed in a nitrogen atmosphere at 450 to 800 ° C. for 1 to 24 hours, for example, at 550 ° C. for 14 hours. Further, strong light irradiation may be performed in addition to the heat treatment.
[0037]
Next, after only the gettering region 28 is selectively removed by etching using the barrier layer 27 as an etching stopper, the barrier layer 27 made of an oxide film is removed.
[0038]
Subsequently, the second crystalline semiconductor film is irradiated with laser light under the second condition by using a laser light irradiation device having an output energy of 15 J or more, the energy distribution of the laser light irradiation portion is ± 3% or less, and the energy density is Is 430 to 700 mJ / cm 2 , (Beam irradiation area is 30cm 2 The above-mentioned planar laser light is applied. Since the in-plane energy distribution of the beam is ± 3% or less, the overlap ratio can be 50% or less. By the laser light irradiation under the second condition, the surface of the second crystalline semiconductor film 29 to which the catalyst element is gettered is planarized, and the third crystalline semiconductor film 30 is formed.
[0039]
The planar laser light used as the laser light of the second condition may be formed by connecting a plurality of high-output excimer lasers of 15 J or more, for example, or by irradiating the planar laser light. (For example, an excimer laser having a maximum energy of 15 J / shot and a 27 × 67 mm plane beam) may be used. FIG. 9 shows a schematic view of a laser beam irradiation apparatus in the case of connecting a plurality of excimer lasers having a high output of 15 J or more. It should be noted that the present invention does not depend on the type of laser, and if a large output is obtained, generally known excimer laser (typically, KrF laser or XeCl laser), solid-state laser (typically, Nd: YAG laser) Alternatively, any of a gas laser (typically, an argon laser or a helium-neon laser), a metal vapor laser (typically, a copper vapor laser or a helium-cadmium laser), or a semiconductor laser can be used.
[0040]
The laser light under the second condition is the same as the energy density of the laser light under the first condition, or 30 to 300 mJ / cm. 2 To be high. Although the energy density differs between the laser light under the first condition and the laser light under the second condition, the crystallinity of the semiconductor (silicon) film hardly changes before and after the laser light irradiation step under the second condition. Further, no change was observed in the crystal state such as the particle size, and it is considered that only the planarization was performed.
[0041]
Note that gettering treatment of a catalyst element added to the amorphous semiconductor film may be performed after the second crystalline semiconductor film is flattened by irradiation with laser light under the second condition.
[0042]
Further, the laser beam under the first condition may be irradiated with a predetermined energy density using a planar laser beam similarly to the laser beam under the second condition.
[0043]
By irradiating the first crystalline semiconductor film formed by adding the catalytic element with the laser light under the first condition and the laser light under the second condition as described above, the surface is planarized. By the addition of the element, a favorable crystalline semiconductor film in which a large crystal grain size is collected can be formed. Further, since planar laser light is used as the laser light under the second condition, it is possible to suppress the occurrence of crystallization unevenness (horizontal stripes) in the crystalline semiconductor film, and furthermore, to overlap like linear laser light. Since there is no need to perform the irradiation, the throughput is improved.
[0044]
【Example】
(Example 1)
An embodiment of the present invention will be described with reference to FIGS. Here, a method for manufacturing a TFT serving as a switching element in a pixel portion and a TFT of a driver circuit (an n-channel TFT and a p-channel TFT) around the pixel portion over the same substrate will be described.
[0045]
First, a base insulating film 301 is formed over a glass substrate 300, and an amorphous silicon film 302 is formed over the base insulating film. As the base insulating film 301, an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film may be used. As a typical example, SiH 4 , NH 3 , And N 2 The first silicon oxynitride film formed using O as a reaction gas is 4 , And N 2 A second silicon oxynitride film formed with O as a reaction gas is formed to a thickness of 100 to 150 nm.
A two-layer structure is used. Further, as one layer of the base insulating film 101, a silicon nitride film (SiN film) having a thickness of 10 nm or less or a second silicon oxynitride film (SiN film). x O y ) It is preferable to use a film (X≫Y). At the time of gettering, nickel tends to easily move to a region having a high oxygen concentration. Therefore, it is extremely effective to use a silicon nitride film as a base insulating film in contact with a semiconductor film. Alternatively, a three-layer structure in which a first silicon oxynitride film, a second silicon oxynitride film, and a silicon nitride film are sequentially stacked may be used.
[0046]
Subsequently, an amorphous silicon film 302 is formed over the base insulating film as an amorphous semiconductor film. The amorphous silicon film 302 is formed with a thickness of 10 to 100 nm by a plasma CVD method, a low pressure CVD method, or a sputtering method. In order to obtain a good crystalline semiconductor film in a later crystallization treatment, 5 × 10 5 impurity elements such as oxygen and nitrogen contained in the amorphous silicon film are removed. 18 / Cm 3 It is preferable to set the following (secondary ion mass spectrometry: atomic concentration measured by SIMS). These impurity elements can be factors that hinder subsequent crystallization. Further, even after the crystallization treatment, it causes an increase in the density of the trapping center recombination centers. Therefore, it is desirable to use not only a high-purity material gas but also an ultra-high vacuum-compatible CVD apparatus provided with a mirror surface treatment (electropolishing treatment) in the reaction chamber and an oil-free vacuum exhaust system.
[0047]
Subsequently, a catalytic element that promotes crystallization is added to the amorphous silicon film 302 to form a catalytic element containing layer 303. First, a nickel acetate solution containing 1 to 100 ppm by weight of a catalytic element (here, nickel) for promoting crystallization is applied to the surface of the amorphous silicon film 302 by a spinner to form a nickel-containing layer 303. (FIG. 3 (A)). As means other than the method of forming the nickel-containing layer 303 by coating, a method of forming an extremely thin film by a sputtering method, an evaporation method, or a plasma treatment may be used. Here, an example in which the coating is performed on the entire surface is described, but a nickel-containing layer may be selectively formed by forming a mask.
[0048]
Next, heat treatment is performed to perform crystallization. In this case, in crystallization, silicide is formed in a portion of the semiconductor film in contact with a catalyst element that promotes crystallization of the semiconductor, and crystallization proceeds using the silicide as a nucleus. Thus, a first crystalline silicon film is formed. Note that the concentration of oxygen contained in the first crystalline semiconductor film is 5 × 10 18 / Cm 3 It is desirable to make the following. Here, after the heat treatment for dehydrogenation (450 ° C., 1 hour), the heat treatment for crystallization (550 to 650 ° C. for 4 to 24 hours) is performed. In the case where crystallization is performed by irradiation with strong light, any one of infrared light, visible light, or ultraviolet light or a combination thereof can be used. Typically, a halogen lamp, a metal halide, Light emitted from a lamp, a xenon arc lamp, a carbon arc lamp, a high-pressure sodium lamp, or a high-pressure mercury lamp is used. The lamp light source is turned on for 1 to 60 seconds, preferably 30 to 60 seconds, and is repeated once to ten times, and the semiconductor film may be heated to about 600 to 1000 ° C. instantaneously. Note that if necessary, heat treatment for releasing hydrogen contained in the first crystalline silicon film having an amorphous structure may be performed before irradiation with strong light. In addition, crystallization may be performed by simultaneously performing the heat treatment and the irradiation with strong light. In consideration of productivity, it is preferable that crystallization be performed by irradiation with strong light.
[0049]
Next, in order to increase the crystallization rate (the ratio of the crystal component in the total volume of the film) and repair defects remaining in the crystal grains, the first crystalline semiconductor film is irradiated with laser light (laser under the first condition). (Light) in air or oxygen atmosphere. The energy density of the laser beam under the first condition is 400 to 600 mJ / cm. 2 And The second crystalline silicon film 304 formed by irradiating the laser beam under the first condition has an uneven surface and a thin oxide film 305 (FIG. 3B). As the laser light under the first condition, an excimer laser light having a wavelength of 400 nm or less, or a second or third harmonic of a YAG laser is used. Further, light emitted from an ultraviolet lamp may be used instead of the excimer laser light.
[0050]
Subsequently, the oxide film 305 formed on the surface of the second crystalline silicon film 304 is removed, and the second crystalline silicon film 304 is irradiated with laser light under the second condition. The second crystalline silicon film 304 is irradiated with a laser beam under the second condition. The laser beam irradiated portion has an energy distribution of ± 3% or less and an energy density of 430 to 700 mJ / cm. 2 The beam irradiation area of the laser beam irradiation part is 30 cm 2 The above-described planar laser light is applied to form a second crystalline silicon film 306 having a planarized surface. Since the in-plane energy distribution of the beam is ± 3% or less, the overlap ratio can be 50% or less. In this embodiment, the planar laser light is obtained by connecting a plurality of (100a to 100c) excimer lasers (VEL (Very Large Excimer Laser from SOPRA)) having a high output of 15 J or more to an optical system (101a to 101d). ) To realize a high output laser by using the output three times, and by using the fly-eye lens (102, 103), the energy distribution of the laser beam irradiation part is uniform and the irradiation part 108 It is possible to increase the area. FIG. 8 is a schematic diagram of such a laser beam irradiation device. It should be noted that the present invention does not depend on the type of laser, and if a large output is obtained, generally known excimer laser (typically, KrF laser or XeCl laser), solid-state laser (typically, Nd: YAG laser) Alternatively, any of a gas laser (typically, an argon laser or a helium-neon laser), a metal vapor laser (typically, a copper vapor laser or a helium-cadmium laser), or a semiconductor laser can be used.
[0051]
The laser light under the second condition is the same as the energy density of the laser light under the first condition, or 30 to 300 mJ / cm. 2 To be high. Note that the laser light under the first condition and the laser light under the second condition have different energy densities, but before and after the laser light irradiation step under the second condition, the first crystalline semiconductor (silicon) film and the second crystalline The crystallinity with the silicon film hardly changes. Further, no change was observed in the crystal state such as the particle size, and it is considered that only the planarization was performed.
[0052]
Further, in the present embodiment, an example is shown in which laser light condensed linearly is used as the laser light under the first condition, but a planar laser light is used similarly to the laser light under the second condition. Alternatively, the irradiation treatment may be performed at a predetermined energy density.
[0053]
The energy density can be changed to a predetermined value by changing the laser irradiation area. By changing the distance d between the first fly-eye lens 102 and the second fly-eye lens 103, the laser irradiation area 108 is variable. The fly-eye lens is a lens in which small lenses are stuck vertically and horizontally. As the number of stuck small lenses increases, the variation in the energy distribution of the laser beam is averaged, and the energy distribution in the laser beam irradiating section becomes more uniform. Easily. Further, the shape of the small lens of the fly-eye lens and the shape of the irradiation beam have a similar relationship. In FIG. 9, the fly-eye lens is rectangular, but the shape of the fly-eye lens can be any figure that can be filled in a plane by parallel movement.
[0054]
In the second crystalline semiconductor film thus obtained, the catalytic element (here, nickel) remains. Although it is not uniformly distributed in the film, the average concentration is 1 × 10 19 / Cm 3 At a concentration exceeding. Of course, various semiconductor elements including TFTs can be formed in such a state, but the elements are removed by a method described below.
[0055]
First, an oxide film (called a chemical oxide) is formed on the surface of the third crystalline silicon film 306 with an aqueous solution containing ozone (typically, ozone water) to form a barrier layer 307 made of an oxide film having a total thickness of 1 to 10 nm. Then, a semiconductor film (also referred to as a gettering region) 308 containing a rare gas element is formed over the barrier layer 307 (FIG. 3D). The barrier layer 307 functions as an etching stopper when only the gettering region 308 is selectively removed in a later step. Alternatively, a chemical oxide can be similarly formed by treating with an aqueous solution obtained by mixing sulfuric acid, hydrochloric acid, nitric acid or the like with a hydrogen peroxide solution instead of the ozone-containing aqueous solution. As another method for forming the barrier layer 307, ozone may be generated by irradiation with ultraviolet light in an oxygen atmosphere to oxidize the surface of the semiconductor film having the crystal structure. As another method for forming the barrier layer 307, an oxide film of about 1 to 10 nm may be deposited by a plasma CVD method, a sputtering method, an evaporation method, or the like to form a barrier layer. As another method for forming the barrier layer 307, a thin oxide film may be formed by heating to about 200 to 350 ° C. using a clean oven. Note that the barrier layer 307 is not particularly limited as long as the barrier layer 307 is formed by any one of the above methods or a combination of these methods. It is necessary that the film quality or thickness be such that nickel can move to the semiconductor film (gettering region) 308.
[0056]
Here, a semiconductor film 308 containing a rare gas element is formed by a sputtering method to form a gettering site (FIG. 3D). Note that it is preferable to appropriately adjust sputtering conditions so that a rare gas element is not added to the third crystalline silicon film 306. As the rare gas element, one or more kinds selected from helium (He), neon (Ne), argon (Ar), krypton (Kr), and xenon (Xe) are used. Among them, argon (Ar), which is an inexpensive gas, is preferable. Here, the gettering region 308 is formed using a target made of silicon in an atmosphere containing a rare gas element. There are two meanings to include a rare gas element ion, which is an inert gas, in the film. One is to form a dangling bond to give a strain to the semiconductor film, and the other is to give a strain between lattices of the semiconductor film. Distortion between the lattices of the semiconductor film is remarkably obtained when an element having a larger atomic radius than silicon, such as argon (Ar), krypton (Kr), or xenon (Xe), is used. In addition, by containing a rare gas element in the film, not only lattice distortion but also dangling bonds are formed, which contributes to gettering action.
[0057]
In the case where the gettering region 308 is formed using a target containing phosphorus which is an impurity element of one conductivity type, gettering can be performed using Coulomb force of phosphorus in addition to gettering with a rare gas element. .
[0058]
Further, at the time of gettering, since nickel tends to easily move to a region having a high oxygen concentration, the oxygen concentration contained in the gettering region 308 is higher than the oxygen concentration contained in the third crystalline silicon film 306. , For example, 5 × 10 18 / Cm 3 It is desirable to make the above.
[0059]
Next, heat treatment is performed to perform gettering for reducing or removing the concentration of the catalyst element (nickel) in the third crystalline semiconductor film 306 (FIG. 3D). As the heat treatment for gettering, heat treatment or irradiation with strong light may be performed. By this gettering, the catalytic element moves in the direction of the arrow in FIG. 3D (that is, in the direction from the substrate side to the surface of the second semiconductor film), and the third crystalline material covered with the barrier layer 307 is formed. Removal of the catalyst element included in the semiconductor film 306 or reduction of the concentration of the catalyst element is performed. The distance that the catalyst element moves during gettering may be at least as long as the thickness of the third crystalline semiconductor film 306, and the gettering can be completed in a relatively short time. Here, all of the nickel is moved to the gettering region 308 so as not to segregate in the third crystalline semiconductor film 306, and nickel contained in the third crystalline semiconductor film 306 hardly exists, that is, the nickel concentration in the film is reduced. 1 × 10 18 / Cm 3 Hereinafter, preferably 1 × 10 17 / Cm 3 Getter enough so that:
[0060]
In addition, depending on the conditions of the heat treatment for the gettering, the crystallization rate of the third crystalline semiconductor film is increased at the same time as the gettering to repair defects remaining in crystal grains, that is, to improve the crystallinity. Can be.
[0061]
In this specification, the term “gettering” means that a catalytic element in a region to be gettered (here, the third crystalline semiconductor film) is released by thermal energy and moves to a gettering site by diffusion. Therefore, gettering depends on the processing temperature, and the higher the temperature, the faster the gettering proceeds.
[0062]
When a process of irradiating intense light is used as the heat treatment for the gettering, the lamp light source for heating is turned on for 1 to 60 seconds, preferably 30 to 60 seconds, and is turned on 1 to 10 times, preferably 2 to 60 times. Repeat ~ 6 times. Although the light emission intensity of the lamp light source is arbitrary, the semiconductor film is heated to about 600 to 1000 ° C., preferably about 700 to 750 ° C. instantaneously.
[0063]
In the case of performing heat treatment, heat treatment may be performed in a nitrogen atmosphere at 450 to 800 ° C. for 1 to 24 hours, for example, at 550 ° C. for 14 hours. Further, strong light irradiation may be performed in addition to the heat treatment.
[0064]
Next, after selectively removing only the gettering region 308 using the barrier layer 307 as an etching stopper, the barrier layer 307 made of an oxide film is removed. As a method for selectively etching only the second semiconductor film, ClF is used. 3 Etching without using plasma by hydrazine or tetraethylammonium hydroxide (chemical formula (CH 3 ) 4 It can be performed by wet etching using an alkaline solution such as an aqueous solution containing NOH). After the gettering region 308 was removed, the surface of the barrier layer was measured for nickel concentration by TXRF. Since nickel was detected at a high concentration, the barrier layer was desirably removed, and an etchant containing hydrofluoric acid was used. You only have to remove it.
[0065]
Through the above steps, a favorable crystalline silicon film having a reduced catalytic element concentration and a flat surface is formed.
[0066]
Next, after a thin oxide film is formed on the surface of the obtained crystalline silicon film (also called a polysilicon film) with ozone water, a mask made of a resist is formed, and is etched into a desired shape and separated into islands. The formed semiconductor layers 310 to 314 are formed. After the formation of the semiconductor layer, the resist mask is removed.
[0067]
After the semiconductor layer is formed, an impurity element imparting p-type or n-type may be added in order to control the threshold value (Vth) of the TFT. In addition, as the impurity element imparting p-type to the semiconductor, an element belonging to Group 13 of the periodic rule such as boron (B), aluminum (Al), and gallium (Ga) is known. As an impurity element that imparts n-type to a semiconductor, an element belonging to Group 15 of the periodic rule, typically, phosphorus (P) or arsenic (As) is known.
[0068]
Next, after removing the oxide film with an etchant containing hydrofluoric acid and cleaning the surface of the silicon film at the same time, an insulating film containing silicon as a main component and serving as the gate insulating film 307 is formed. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) is formed with a thickness of 115 nm by a plasma CVD method.
[0069]
Next, as shown in FIG. 4A, a first conductive film 316 having a thickness of 20 to 100 nm, a second conductive film 317 having a thickness of 100 to 400 nm, A third conductive film 318 having a thickness of 100 nm is formed by stacking. In this embodiment, a 50-nm-thick tungsten film, a 500-nm-thick alloy (Al-Ti) film of aluminum and titanium, and a 30-nm-thick titanium film are sequentially stacked on the gate insulating film 315.
[0070]
The conductive material for forming the first to third conductive films is formed of an element selected from Ta, W, Ti, Mo, Al, and Cu, or an alloy material or a compound material containing the element as a main component. Further, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used as the first to third conductive films. For example, tungsten nitride may be used instead of tungsten for the first conductive film, or an alloy of aluminum and silicon (Al-Si) instead of the alloy film of aluminum and titanium (Al-Ti) for the second conductive film. ) A film may be used, or a titanium nitride film may be used instead of the titanium film of the third conductive film. The structure is not limited to a three-layer structure, and may be, for example, a two-layer structure of a tantalum nitride film and a tungsten film.
[0071]
Next, as shown in FIG. 4B, masks 319 to 324 made of resist are formed by a light exposure process, and a first etching process for forming a gate electrode and a wiring is performed. The first etching process is performed under the first and second etching conditions. It is preferable to use an ICP (Inductively Coupled Plasma) etching method for the etching. The film is formed into a desired tapered shape by appropriately adjusting the etching conditions (the amount of power applied to the coil-type electrode, the amount of power applied to the electrode on the substrate side, the temperature of the electrode on the substrate side, etc.) using the ICP etching method. Can be etched. The etching gas used is Cl. 2 , BCl 3 , SiCl 4 , CCl 4 Such as chlorine-based gas or CF 4 , SF 6 , NF 3 Such as fluorine-based gas or O 2 Can be used as appropriate.
[0072]
Although the etching gas used is not limited, here, BCl 3 And Cl 2 And O 2 It is suitable to use Each gas flow ratio was set to 65/10/5 (sccm), 450 W RF (13.56 MHz) power was applied to the coil-type electrode at a pressure of 1.2 Pa to generate plasma, and etching was performed for 117 seconds. Do. A 300 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The Al film and the Ti film are etched under the first etching conditions to make the end of the first conductive layer tapered.
[0073]
Thereafter, the etching conditions are changed to the second etching condition, and the etching gas is CF. 4 And Cl 2 And O 2 And a gas flow ratio of 25/25/10 (sccm), 500 W RF (13.56 MHz) power is applied to the coil type electrode at a pressure of 1 Pa to generate plasma for about 30 seconds. Etching to the extent of A 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CF 4 And Cl 2 Is mixed, the Al film, the Ti film, and the W film are etched to the same extent. Note that in order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased by about 10 to 20%.
[0074]
In the first etching process, the first conductive layer, the second conductive layer, and the third conductive layer are formed by adjusting the shape of the resist mask to an appropriate shape, by the effect of the bias voltage applied to the substrate side. The ends of the layer are tapered. The angle of the tapered portion is 15 to 45 °. Thus, by the first etching process, the first shape conductive layers 325 to 330 (the first conductive layers 325 a to 330 a and the second conductive layer 325 a to 330 a) each including the first conductive layer, the second conductive layer, and the third conductive layer are formed. Of the conductive layers 325b to 330b and the third conductive layers 325c to 330c). Reference numeral 331 denotes a gate insulating film, and a region which is not covered with the first shape conductive layers 325 to 330 is etched by about 20 to 50 nm to form a thinned region.
[0075]
Next, a second etching process is performed without removing the resist masks 319 to 324 as shown in FIG. BCl for etching gas 3 And Cl 2 And a gas flow ratio of 20/60 (sccm), and a 600 W RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 1.2 Pa to generate plasma to perform etching. 100 W of RF (13.56 MHz) power is applied to the substrate side (sample stage). The second conductive layer and the third conductive layer are etched under the third etching condition. In this manner, the aluminum film and the titanium film containing a small amount of titanium are anisotropically etched under the third etching condition to form the second shape conductive layers 332 to 337 (the first conductive layers 332a to 337a and the second conductive layer 332a to 337a). The layers 332b to 337b and the third conductive layers 332c to 337c) are formed. Reference numeral 338 denotes a gate insulating film, and a region which is not covered with the second shape conductive layers 332 to 337 is slightly etched to form a thinned region.
[0076]
Then, a first doping process is performed without removing the resist mask, and an impurity element imparting n-type is added to the semiconductor layer. The doping treatment may be performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose amount is 1.5 × 10 14 atoms / cm 2 And an acceleration voltage of 60 to 100 keV. Typically, phosphorus (P) or arsenic (As) is used as an impurity element imparting n-type. In this case, the second shape conductive layers 332 to 336 serve as a mask for the impurity element imparting n-type, and first impurity regions 339 to 343 are formed in a self-aligned manner. The first impurity regions 339 to 343 have 1 × 10 16 ~ 1 × 10 17 / Cm 3 Is added within the concentration range of n.
[0077]
Although the first doping process is performed in this embodiment without removing the resist mask, the first doping process may be performed after removing the resist mask.
[0078]
Next, after removing the mask made of resist, as shown in FIG. 5A, masks 344 and 345 made of resist are formed and a second doping process is performed. The mask 344 is a mask that protects a channel formation region of a semiconductor layer forming one of the n-channel TFTs of the driver circuit and a peripheral region thereof. And a mask for protecting the peripheral area.
[0079]
The conditions of the ion doping method in the second doping treatment are as follows: Fifteen atoms / cm 2 And doping with phosphorus (P) at an acceleration voltage of 60 to 100 keV. Here, an impurity region is formed in each semiconductor layer by utilizing a difference in thickness between the second shape conductive layers 332 to 336 and the gate insulating film 338. Of course, phosphorus (P) is not added to the regions covered with the masks 344 and 345. Thus, second impurity regions 346 to 348 and third impurity regions 349 to 362 are formed. The third impurity regions 349 to 362 have 1 × 10 20 ~ 1 × 10 21 / Cm 3 Is added in the concentration range of n. Further, the second impurity region is formed at a lower concentration than the third impurity region due to a difference in thickness of the gate insulating film, and 1 × 10 18 ~ 1 × 10 19 / Cm 3 Is added in the concentration range of n.
[0080]
Next, after removing the resist masks 344 and 345, masks 363 to 365 are newly formed, and a third doping process is performed as shown in FIG. By the third doping treatment, a fourth impurity region 368 and a fifth impurity region 366 and 367 in which an impurity element imparting p-type conductivity is added to a semiconductor layer forming a p-channel TFT are formed. . The fourth impurity region is formed in a region overlapping with the second shape conductive layer, and has a size of 1 × 10 18 ~ 1 × 10 20 / Cm 3 The impurity element imparting p-type is added within the concentration range of. Further, 1 × 10 5 20 ~ 1 × 10 21 / Cm 3 The impurity element imparting p-type is added within the concentration range of. Although the fifth impurity region 346 is a region to which phosphorus (P) is added in the previous step, the concentration of the impurity element imparting p-type is 1.5 to 3 times that of the fifth impurity region 346, and the conductivity type is increased. Is p-type.
[0081]
Note that the fifth impurity regions 369 and 370 and the fourth impurity region 371 are formed in a semiconductor layer which forms a storage capacitor in the pixel portion.
[0082]
Through the above steps, impurity regions having n-type or p-type conductivity are formed in the respective semiconductor layers. The second shape conductive layers 332 to 335 serve as gate electrodes. Further, the second shape conductive layer 336 serves as one electrode forming a storage capacitor in the pixel portion. Further, the second shape conductive layer 337 forms a source wiring in the pixel portion.
[0083]
Next, an insulating film (not shown) covering almost the entire surface is formed. In this embodiment, a 50 nm-thick silicon oxide film is formed by a plasma CVD method. Of course, this insulating film is not limited to a silicon oxide film, and another insulating film containing silicon may be used as a single layer or a laminated structure.
[0084]
Next, a step of activating the impurity element added to each semiconductor layer is performed. This activation step is performed by a rapid thermal annealing method (RTA method) using a lamp light source, a method of irradiating a YAG laser or an excimer laser from the back surface, a heat treatment using a furnace, or a combination of any of these methods. Done by the method However, in this embodiment, since a material containing aluminum as a main component is used for the second conductive layer, it is important to set a heat treatment condition that the second conductive layer can withstand in the activation step.
[0085]
At the same time as the activation treatment, nickel used as a catalyst at the time of crystallization is gettered from the third impurity regions 349, 360, 361 and the fifth impurity regions 367, 370 containing high-concentration phosphorus. In addition, the concentration of nickel in the semiconductor layer serving as a channel formation region is reduced. As a result, a TFT having a channel formation region has a low off-current value and high crystallinity, so that high field-effect mobility can be obtained and favorable characteristics can be achieved. Note that in this example, the first gettering is performed by the method described in Embodiment 1 at the stage of forming the semiconductor layer, so that the gettering by phosphorus here is the second gettering. . In addition, when the gettering has been sufficiently performed by the first gettering, the second gettering need not be particularly performed.
[0086]
In this embodiment, the example in which the insulating film is formed before the activation is described. However, a step of forming the insulating film after the activation may be performed.
[0087]
Next, a first interlayer insulating film 372 made of a silicon nitride film is formed, heat treatment is performed (heat treatment at 300 to 550 ° C. for 1 to 12 hours), and a step of hydrogenating the semiconductor layer is performed (FIG. 5C )). In this step, dangling bonds in the semiconductor layer are terminated by hydrogen contained in the first interlayer insulating film 372. The semiconductor layer can be hydrogenated regardless of the presence of an insulating film (not shown) made of a silicon oxide film. However, in this embodiment, since a material containing aluminum as a main component is used for the second conductive layer, it is important to set heat treatment conditions under which the second conductive layer can withstand in the hydrogenation step. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
[0088]
Next, a second interlayer insulating film 373 made of an organic insulating material is formed over the first interlayer insulating film 372. In this embodiment, an acrylic resin film having a thickness of 1.6 μm is formed. Next, a contact hole reaching the source wiring 337 and a contact hole reaching each impurity region are formed. In this embodiment, a plurality of etching processes are sequentially performed. In this embodiment, after the second interlayer insulating film is etched using the first interlayer insulating film as an etching stopper, the first interlayer insulating film is etched using the insulating film (not shown) as an etching stopper, and then the insulating film (illustrated). No) was etched.
[0089]
After that, a wiring and a pixel electrode are formed using Al, Ti, Mo, W, or the like. It is desirable to use a material having excellent reflectivity, such as a film containing Al or Ag as a main component or a laminated film thereof, for the material of these electrodes and pixel electrodes. Thus, source or drain wirings 374 to 379, a gate wiring 381, a connection wiring 380, and a pixel electrode 382 are formed.
[0090]
As described above, the driver circuit 406 including the n-channel TFT 401, the p-channel TFT 402, and the n-channel TFT 403, and the pixel portion 407 including the n-channel TFT 404 and the storage capacitor 405 can be formed over the same substrate. Yes (Figure 6). In this specification, such a substrate is referred to as an active matrix substrate for convenience.
[0091]
An n-channel TFT 401 (a second n-channel TFT) of the driver circuit 406 includes a channel formation region 383, a second impurity region 346 which partially overlaps the second shape conductive layer 332 which forms a gate electrode, and a source region. Alternatively, a third impurity region 349 functioning as a drain region is provided. The p-channel TFT 402 includes a channel formation region 384, a fourth impurity region 368 partially overlapping the second shape conductive layer 333 forming a gate electrode, and a fourth impurity region 366 functioning as a source or drain region. Have. In the n-channel TFT 403 (a second n-channel TFT), a channel formation region 385, a second impurity region 347 partly overlapping with a second shape conductive layer 334 forming a gate electrode, and a source or drain region And has a third impurity region 360 functioning as a third impurity region. With such an n-channel TFT and a p-channel TFT, a shift register circuit, a buffer circuit, a level shifter circuit, a latch circuit, and the like can be formed. In particular, the structure of the n-channel TFT 401 or 403 is suitable for a buffer circuit with a high driving voltage for the purpose of preventing deterioration due to the hot carrier effect.
[0092]
In the pixel TFT 404 (first n-channel TFT) of the pixel portion 407, a channel formation region 386, a first impurity region 342 formed outside a second shape conductive layer 335 forming a gate electrode, and a source region Alternatively, a third impurity region 361 functioning as a drain region is provided. Further, a fourth impurity region 371 and a fifth impurity region 369 are formed in a semiconductor layer functioning as one electrode of the storage capacitor 405. The storage capacitor 405 includes a second shape electrode 336 and a semiconductor layer 314 using an insulating film (the same film as the gate insulating film) as a dielectric.
[0093]
Note that, in the pixel TFT of the pixel portion 407, off-current and variation are significantly reduced by laser light irradiation under the second condition as compared with the related art.
[0094]
In addition, when the pixel electrode is formed using a transparent conductive film, a transmissive display device can be formed although the number of photomasks is increased by one.
[0095]
(Example 2)
In this embodiment, steps of manufacturing an active matrix liquid crystal display device from the active matrix substrate manufactured in Embodiment 1 will be described below. FIG. 7 is used for the description.
[0096]
First, according to the first embodiment, after obtaining the active matrix substrate in the state shown in FIG. 6, an alignment film is formed on the active matrix substrate shown in FIG. 6, and a rubbing process is performed. In this example, before forming the alignment film, a columnar spacer for maintaining the substrate interval was formed at a desired position by patterning an organic resin film such as an acrylic resin film. Instead of the columnar spacers, spherical spacers may be scattered over the entire surface of the substrate.
[0097]
Next, a counter substrate is prepared. The opposite substrate is provided with a color filter in which a coloring layer and a light shielding layer are arranged corresponding to each pixel. Further, a light-shielding layer was provided also in a portion of the driving circuit. A flattening film covering the color filter and the light-shielding layer was provided. Next, a counter electrode made of a transparent conductive film was formed on the flattening film in the pixel portion, an alignment film was formed over the entire surface of the counter substrate, and rubbing treatment was performed.
[0098]
Then, the active matrix substrate on which the pixel portion and the driver circuit are formed and the counter substrate are attached with a sealant. A filler is mixed in the sealing material, and the two substrates are bonded together at a uniform interval by the filler and the columnar spacer. Thereafter, a liquid crystal material is injected between the two substrates, and completely sealed with a sealant (not shown). A known liquid crystal material may be used as the liquid crystal material. Thus, an active matrix type liquid crystal display device is completed. Then, if necessary, the active matrix substrate or the opposing substrate is cut into a desired shape. Further, a polarizing plate and the like were appropriately provided using a known technique. Then, an FPC was attached using a known technique.
[0099]
The configuration of the liquid crystal module thus obtained will be described with reference to the top view of FIG.
[0100]
At the center of the active matrix substrate 801, a pixel portion 804 is provided. Above the pixel portion 804, a source signal line driver circuit 802 for driving a source signal line is provided. On the left and right of the pixel portion 804, gate signal line driving circuits 803 for driving gate signal lines are arranged. In the example shown in this embodiment, the gate signal line driving circuit 803 is arranged symmetrically with respect to the pixel portion. However, it may be arranged on only one side, and the designer may consider the size of the substrate of the liquid crystal module. May be appropriately selected. However, considering the operation reliability and driving efficiency of the circuit, the symmetrical arrangement shown in FIG. 7 is desirable.
[0101]
Input of signals to each drive circuit is performed from a flexible printed circuit (FPC) 805. The FPC 805 forms a contact hole in the interlayer insulating film and the resin film so as to reach a wiring arranged to a predetermined position on the substrate 801, forms a connection electrode 809, and then press-bonds the same via an anisotropic conductive film or the like. Is done. In this embodiment, the connection electrode was formed using ITO.
[0102]
A sealant 807 is applied around the periphery of the driving circuit and the pixel portion along the outer periphery of the substrate, and a predetermined gap (a space between the substrate 801 and the counter substrate 806) is maintained by a spacer 810 formed in advance on the active matrix substrate. In this state, the counter substrate 806 is attached. After that, a liquid crystal element is injected from a portion where the sealant 807 is not applied, and is sealed with the sealant 808. Through the above steps, a liquid crystal module is completed.
[0103]
Although an example in which all the driving circuits are formed over a substrate is described here, several ICs may be used as a part of the driving circuit.
[0104]
(Example 3)
In this embodiment, another example of manufacturing a semiconductor device using the present invention will be described with reference to FIGS.
[0105]
According to the first embodiment, a base insulating film 41 and an amorphous silicon film 42 are formed on a glass substrate 40.
[0106]
Subsequently, a catalytic element is added to the amorphous silicon film 42 and heat treatment is performed to form a first crystalline semiconductor (silicon) film 44. Subsequently, the first crystalline silicon film 44 is irradiated with laser light under the first condition. As the catalytic element, one or more selected from Fe, Ni, Co, Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au may be used. The energy density of the laser beam under the first condition is 450 to 700 mJ / cm. 2 Irradiation treatment may be performed in the atmosphere using a laser having a repetition frequency of about 1 to 1000 Hz. In this embodiment, as the laser light under the first condition, the planar laser light is converted into an energy density of 650 mJ / cm by using the laser light irradiation apparatus as shown in the first embodiment. 2 Irradiation in air. Thus, a second crystalline semiconductor (silicon) film 45 is formed. Laser light having an energy density slightly higher than the energy density applied for crystallization is applied, and the second crystalline silicon film 45 is formed by aggregation of fine crystal grains.
[0107]
Of course, linear laser light may be applied as the laser light under the first condition.
[0108]
Next, the second crystalline silicon film 45 is irradiated with laser light under the second condition. The laser light under the second condition is 400 to 650 mJ / cm smaller than the energy density of the laser light under the first condition. 2 A laser having a repetition frequency of about 10 to 1000 Hz may be used. Here, a planar laser beam is used and the energy density is 600 mJ / cm. 2 Then, laser light irradiation under the second condition is performed in the air to form a third crystalline silicon film 46. On the surface of the third crystalline silicon film 46, a projection and an oxide film 47 are formed.
[0109]
Of course, linear laser light may be applied as the laser light under the second condition.
[0110]
After that, the oxide film 47 formed on the surface of the third crystalline silicon film 46 is removed, and the second crystalline silicon film 46 is irradiated with a laser beam under the third condition to thereby flatten the fourth crystalline silicon film 46. Is formed. The laser light of the third condition has an energy distribution of ± 3% or less and a laser light irradiation area of 30 cm using a laser light irradiation device having an output of 15 J or more. 2 As described above, the energy density is 430 to 700 mJ / cm 2 A laser having a repetition frequency of about 1 to 1000 Hz may be used. Note that since the energy distribution is ± 3% or less, the irradiation may be performed with the overlap ratio being 50% or less. Thus, the fourth crystalline semiconductor film 48 in which the surface of the third crystalline semiconductor film 46 is flattened is formed. The third crystalline semiconductor film 46 and the fourth crystalline semiconductor film 48 differ only in the presence or absence of surface irregularities, and the other semiconductor (silicon) films hardly change in crystallinity. Further, no change was observed in the crystal state such as the particle size, and it is considered that only the planarization was performed.
[0111]
After that, the catalyst element added to the amorphous silicon film 42 for crystallization is moved from the fourth crystalline silicon film to the gettering region and included in the fourth crystalline silicon film 48. The concentration of the catalytic element to be reduced. This step may follow the second embodiment or the first embodiment.
[0112]
The good crystalline semiconductor film obtained as described above forms a semiconductor layer which is separated into islands, and then a TFT manufacturing process may be performed according to the process of the first embodiment.
[0113]
In this embodiment, the amorphous silicon film is irradiated with laser light under the first condition after a catalytic element is added thereto and heat-treated to form a crystalline silicon film. After irradiating the laser beam under the first condition and the laser beam under the second condition to remove the oxide film, the laser beam under the third condition may be irradiated.
[0114]
This embodiment can be implemented in combination with the first embodiment and the first and second embodiments.
[0115]
(Example 4)
In this embodiment, an example of manufacturing a light-emitting display device including an EL (Electro Luminescence) element is shown in FIGS.
[0116]
FIG. 10A is a top view illustrating the EL module, and FIG. 10B is a cross-sectional view of FIG. 10A taken along a line AA ′. A pixel portion 902, a source driver circuit 901, and a gate driver circuit 903 are formed over a substrate 900 having an insulating surface (eg, a glass substrate, a crystallized glass substrate, or a plastic substrate). These pixel units and drive circuits can be obtained according to the above embodiment. Further, reference numeral 918 denotes a sealing material, and 919 denotes a DLC film. The pixel portion and the driving circuit portion are covered with a sealing material 918, and the sealing material is covered with a protective film 919. Further, it is sealed with a cover material 920 using an adhesive. The cover material 920 is preferably made of the same material as the substrate 900, for example, a glass substrate in order to withstand deformation due to heat, external force, or the like. . It is desirable to further process to form a concave portion (50 to 200 μm in depth) in which the desiccant 921 can be placed. In the case where an EL module is manufactured by multi-cavity bonding, a substrate and a cover material may be bonded to each other, and then cut using a CO2 laser or the like so that the end faces are aligned.
[0117]
Note that reference numeral 908 denotes wiring for transmitting signals input to the source driver circuit 901 and the gate driver circuit 903, and receives a video signal and a clock signal from an FPC (flexible print circuit) 909 serving as an external input terminal. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC. The light-emitting device in this specification includes not only the light-emitting device body but also a state in which an FPC or a PWB is attached thereto.
[0118]
Next, a cross-sectional structure is described with reference to FIG. An insulating film 910 is provided over a substrate 900, and a pixel portion 902 and a gate driver circuit 903 are formed over the insulating film 910. The pixel portion 902 is electrically connected to a current control TFT 911 and a drain thereof. And a plurality of pixels including the pixel electrode 912. The gate driver circuit 903 is formed using a CMOS circuit in which an n-channel TFT 913 and a p-channel TFT 714 are combined.
[0119]
These TFTs (including 911, 913, and 914) may be manufactured according to the above embodiment.
[0120]
The pixel electrode 912 functions as an anode of a light emitting element (EL element). A bank 915 is formed at both ends of the pixel electrode 912, and an EL layer 916 and a cathode 917 of a light emitting element are formed over the pixel electrode 912.
[0121]
As the EL layer 916, an EL layer (a layer for performing light emission and carrier movement therefor) may be formed by freely combining a light-emitting layer, a charge transport layer, or a charge injection layer. For example, a low molecular organic EL material or a high molecular organic EL material may be used. Further, as the EL layer, a thin film made of a light-emitting material (singlet compound) that emits light (fluorescence) by singlet excitation or a thin film made of a light-emitting material that emits light (phosphorescence) by triplet excitation can be used. Further, an inorganic material such as silicon carbide can be used for the charge transport layer and the charge injection layer. Known materials can be used for these organic EL materials and inorganic materials.
[0122]
The cathode 917 also functions as a common wiring for all pixels, and is electrically connected to the FPC 909 via the connection wiring 908. Further, elements included in the pixel portion 902 and the gate driver circuit 903 are all covered with a cathode 917, a sealant 918, and a protective film 919.
[0123]
Note that as the sealant 918, a material that is as transparent or translucent as possible to visible light is preferably used. It is preferable that the sealant 918 be a material that does not transmit moisture or oxygen as much as possible.
[0124]
After the light-emitting element is completely covered with the sealing material 918, a protective film 919 made of a DLC film or the like is preferably provided on at least the surface (exposed surface) of the sealing material 918 as shown in FIG. Further, a protective film may be provided on the entire surface including the back surface of the substrate. Here, care must be taken so that the protective film is not formed in a portion where the external input terminal (FPC) is provided. The protection film may not be formed using a mask, or the protection film may be prevented from being formed by covering the external input terminal portion with a tape used as a masking tape in a CVD apparatus.
[0125]
By enclosing the light-emitting element with the sealant 918 and the protective film with the above structure, the light-emitting element can be completely shut off from the outside and a substance which promotes deterioration of the EL layer due to oxidation of moisture or oxygen from the outside. Can be prevented from entering. Therefore, a highly reliable light-emitting device can be obtained.
[0126]
Further, the pixel electrode may be used as a cathode, and the EL layer and the anode may be stacked to emit light in a direction opposite to that in FIG. FIG. 10 shows an example. Note that the top views are the same, and thus are omitted.
[0127]
The cross-sectional structure shown in FIG. 11 will be described below. As the substrate 1000, a semiconductor substrate or a metal substrate can be used in addition to a glass substrate or a quartz substrate. An insulating film 1010 is provided over a substrate 1000, and a pixel portion 1002 and a gate driver circuit 1003 are formed above the insulating film 1010. The pixel portion 1002 is electrically connected to a current controlling TFT 1011 and a drain thereof. And a plurality of pixels including the pixel electrode 1012. The gate driver circuit 1003 is formed using a CMOS circuit in which an n-channel TFT 1013 and a p-channel TFT 1014 are combined.
[0128]
The pixel electrode 1012 functions as a cathode of the light emitting element. Banks 1015 are formed at both ends of the pixel electrode 1012, and an EL layer 1016 and an anode 1017 of a light emitting element are formed over the pixel electrode 1012.
[0129]
The anode 1017 also functions as a wiring common to all pixels, and is electrically connected to the FPC 1009 via the connection wiring 1008. Further, the elements included in the pixel portion 1002 and the gate side driver circuit 1003 are all covered with an anode 1017, a sealant 1018, and a protective film 1019 made of DLC or the like. Further, the cover material 1021 and the substrate 1000 were bonded with an adhesive. In addition, a concave portion is provided in the cover material, and a desiccant 1021 is provided.
[0130]
Note that as the sealant 1018, a material that is as transparent or translucent as possible to visible light is preferably used. It is preferable that the sealant 1018 be a material that does not transmit moisture or oxygen as much as possible.
[0131]
Further, in FIG. 11, since the pixel electrode is used as a cathode and the EL layer and the anode are stacked, the light emitting direction is the direction of the arrow shown in FIG.
[0132]
This embodiment can be implemented in combination with Embodiments 1 and 3.
[0133]
(Example 5)
A CMOS circuit or a pixel portion formed by implementing the present invention can be used for an active matrix liquid crystal display (liquid crystal display device). That is, the present invention can be applied to all electric appliances in which such a liquid crystal display device is incorporated in a display unit.
[0134]
Examples of such appliances include video cameras, digital cameras, projectors (rear or front type), head mounted displays (goggle type displays), personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.), etc. Is mentioned. Examples of these are shown in FIG. 12, FIG. 13 and FIG.
[0135]
FIG. 12A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, a keyboard 2004, and the like.
[0136]
FIG. 12B illustrates a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 2106, and the like.
[0137]
FIG. 12C illustrates a mobile computer (mobile computer), which includes a main body 2201, a camera unit 2202, an image receiving unit 2203, operation switches 2204, a display unit 2205, and the like.
[0138]
FIG. 12D illustrates a goggle-type display, which includes a main body 2301, a display portion 2302, an arm portion 2303, and the like. The present invention is particularly advantageous for a small display device, and is advantageous for a display device used for a display section of a goggle type display.
[0139]
FIG. 12E illustrates a player using a recording medium on which a program is recorded (hereinafter, referred to as a recording medium), and includes a main body 2401, a display portion 2402, a speaker portion 2403, a recording medium 2404, operation switches 2405, and the like. The player can use a DVD (Digital Versatile Disc), a CD, or the like as a recording medium, and can enjoy music, movies, games, and the Internet.
[0140]
FIG. 12F illustrates a digital camera, which includes a main body 2501, a display portion 2502, an eyepiece portion 2503, operation switches 2504, an image receiving portion (not shown), and the like.
[0141]
FIG. 13A illustrates a front type projector, which includes a projection device 2601, a screen 2602, and the like.
[0142]
FIG. 13B illustrates a rear projector, which includes a main body 2701, a projection device 2702, a mirror 2703, a screen 2704, and the like.
[0143]
Note that FIG. 13C is a diagram illustrating an example of the structure of the projection devices 2601 and 2702 in FIGS. 13A and 13B. The projection devices 2601 and 2702 include a light source optical system 2801, mirrors 2802 and 2804 to 2806, a dichroic mirror 2803, a prism 2807, a liquid crystal display device 2808, a phase difference plate 2809, and a projection optical system 2810. The projection optical system 2810 is configured by an optical system including a projection lens. In this embodiment, an example of a three-plate type is shown, but there is no particular limitation, and for example, a single-plate type may be used. Further, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarizing function, a film for adjusting a phase difference, and an IR film in the optical path indicated by the arrow in FIG. Good.
[0144]
FIG. 13D illustrates an example of the structure of the light source optical system 2801 in FIG. In this embodiment, the light source optical system 2801 includes a reflector 2811, a light source 2812, lens arrays 2813 and 2814, a polarization conversion element 2815, and a condenser lens 2816. Note that the light source optical system shown in FIG. 13D is an example and is not particularly limited. For example, a practitioner may appropriately provide an optical system such as an optical lens, a film having a polarizing function, a film for adjusting a phase difference, and an IR film in the light source optical system.
[0145]
However, in the projector shown in FIG. 13, a case where a transmission type electro-optical device is used is shown, and an application example of a reflection type liquid crystal display device is not shown.
[0146]
FIG. 14A illustrates a mobile phone, 3001 a display panel, and 3002 an operation panel. The display panel 3001 and the operation panel 3002 are connected at a connection portion 3003. The angle θ between the surface of the connection panel 3003 on which the display portion 3004 of the display panel 3001 is provided and the surface of the operation panel 3002 on which the operation keys 3006 are provided can be arbitrarily changed.
Further, a voice output unit 3005, operation keys 3006, a power switch 3007, and a voice input unit 3008 are provided.
The present invention is particularly advantageous for a small display device and is advantageous for a display device used for a display portion of a mobile phone.
[0147]
FIG. 14B illustrates a portable book (e-book) including a main body 3101, display portions 3102 and 3103, a storage medium 3104, operation switches 3105, an antenna 3106, and the like.
[0148]
FIG. 14C illustrates a display, which includes a main body 3201, a support 3202, a display portion 3203, and the like.
[0149]
As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electric appliances in all fields. Further, the electric appliance of this example can be realized by combining any one of the first and second embodiments and the first to third examples.
[0150]
(The invention's effect)
[0151]
According to the present invention, the flatness of a crystalline semiconductor film can be improved. In addition, since laser light irradiation uses planar laser light having a uniform energy distribution (± 3% or less), generation of crystallization unevenness (horizontal stripes) in the crystalline semiconductor film can be suppressed. In addition, since it is not necessary to irradiate while maintaining a high overlap ratio unlike a linear laser beam, the throughput is improved.
[0152]
Further, the semiconductor film crystallized by adding the catalytic element is irradiated with the laser light under the first condition and the laser light under the second condition, whereby the surface is flattened, and the addition of the catalytic element increases the crystal grain size. Can form a good crystalline semiconductor film. In addition, by manufacturing a TFT using such a crystalline semiconductor film, a semiconductor device having favorable characteristics can be realized.
[Brief description of the drawings]
FIG. 1 is a diagram showing an embodiment of the present invention.
FIG. 2 illustrates an embodiment of the present invention.
FIG. 3 is a diagram showing an embodiment of the present invention.
FIG. 4 is a diagram showing an example of an embodiment of the present invention.
FIG. 5 is a diagram showing an example of an embodiment of the present invention.
FIG. 6 is a diagram showing an example of an embodiment of the present invention.
FIG. 7 is a diagram showing an example of an embodiment of the present invention.
FIG. 8 is a diagram showing an example of an embodiment of the present invention.
FIG. 9 is a simplified diagram of a laser beam irradiation device used in the present invention.
FIG. 10 is a diagram showing an upper surface and a cross section of an EL module.
FIG. 11 is a diagram showing a cross section of an EL module.
FIG. 12 illustrates an example of an electric appliance.
FIG. 13 illustrates an example of an electric appliance.
FIG. 14 illustrates an example of an electric appliance.

Claims (1)

絶縁基板上に非晶質半導体膜を形成する第1の工程と、
酸素を含む雰囲気において、前記非晶質半導体膜に第1条件の線状のレーザ光を照射して第1の結晶質半導体膜を形成する第2の工程と、
酸素を含む雰囲気において、前記第1の結晶質半導体膜に前記第1の条件のレーザ光よりもエネルギー密度の小さな第2条件の線状のレーザ光を照射して第2の結晶質半導体膜を形成する第3の工程と、
前記第2の結晶質半導体膜上に形成された酸化膜を除去し、不活性雰囲気または真空雰囲気において、前記第2の結晶質半導体膜に出力エネルギーが15J以上のレーザ光照射装置を用いて、レーザ光照射部のエネルギー分布が±3%以下であって、レーザ光の照射面積が30cm以上の第3条件のレーザ光を照射する第4の工程と、
を含むことを特徴とする半導体装置の作製方法。
A first step of forming an amorphous semiconductor film on an insulating substrate;
A second step of irradiating the amorphous semiconductor film with a linear laser beam under a first condition in an atmosphere containing oxygen to form a first crystalline semiconductor film;
In an atmosphere containing oxygen, the first crystalline semiconductor film is irradiated with a linear laser beam under a second condition having an energy density smaller than that of the laser beam under the first condition, thereby forming a second crystalline semiconductor film. A third step of forming;
The oxide film formed on the second crystalline semiconductor film is removed, and the output energy of the second crystalline semiconductor film is 15 J or more in an inert atmosphere or a vacuum atmosphere by using a laser light irradiation apparatus. A fourth step of irradiating a laser beam under a third condition in which the energy distribution of the laser beam irradiation unit is ± 3% or less and the laser beam irradiation area is 30 cm 2 or more;
A method for manufacturing a semiconductor device, comprising:
JP2002232763A 2001-08-10 2002-08-09 Method for manufacturing semiconductor device Expired - Fee Related JP4357811B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002232763A JP4357811B2 (en) 2001-08-10 2002-08-09 Method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001244869 2001-08-10
JP2002232763A JP4357811B2 (en) 2001-08-10 2002-08-09 Method for manufacturing semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002232576A Division JP2003142402A (en) 2001-08-10 2002-08-09 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2004072033A true JP2004072033A (en) 2004-03-04
JP2004072033A5 JP2004072033A5 (en) 2007-10-25
JP4357811B2 JP4357811B2 (en) 2009-11-04

Family

ID=32018063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002232763A Expired - Fee Related JP4357811B2 (en) 2001-08-10 2002-08-09 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4357811B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327865A (en) * 2004-05-13 2005-11-24 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327865A (en) * 2004-05-13 2005-11-24 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4357811B2 (en) 2009-11-04

Similar Documents

Publication Publication Date Title
JP5393726B2 (en) Method for manufacturing semiconductor device
JP4926329B2 (en) Semiconductor device, method for manufacturing the same, and electric appliance
JP4850858B2 (en) Method for manufacturing semiconductor device
US7485586B2 (en) Laser irradiating apparatus and method of manufacturing semiconductor apparatus
US7759181B2 (en) Method of manufacturing a semiconductor device
US7459354B2 (en) Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor
US7998845B2 (en) Semiconductor device and method of manufacturing the same
JP4854866B2 (en) Method for manufacturing semiconductor device
JP2003051446A (en) Method for manufacturing semiconductor device
US7199027B2 (en) Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP4230160B2 (en) Method for manufacturing semiconductor device
JP4860055B2 (en) Method for manufacturing semiconductor device
JP2003142402A (en) Method for manufacturing semiconductor device
JP4216003B2 (en) Method for manufacturing semiconductor device
JP4176362B2 (en) Method for manufacturing semiconductor device
JP4357811B2 (en) Method for manufacturing semiconductor device
JP4212844B2 (en) Method for manufacturing semiconductor device
JP5005881B2 (en) Method for manufacturing semiconductor device
JP4326734B2 (en) Method for manufacturing semiconductor device
JP4397582B2 (en) Method for manufacturing semiconductor device
JP4342843B2 (en) Method for manufacturing semiconductor device
JP4176366B2 (en) Method for manufacturing semiconductor device
JP2008263218A (en) Method of manufacturing semiconductor device
JP4267253B2 (en) Method for manufacturing semiconductor device
JP4566504B2 (en) Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees