JP2004071874A - 半導体装置製造方法および半導体装置 - Google Patents
半導体装置製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2004071874A JP2004071874A JP2002230056A JP2002230056A JP2004071874A JP 2004071874 A JP2004071874 A JP 2004071874A JP 2002230056 A JP2002230056 A JP 2002230056A JP 2002230056 A JP2002230056 A JP 2002230056A JP 2004071874 A JP2004071874 A JP 2004071874A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- substrate
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H10P72/74—
-
- H10P90/1914—
-
- H10W10/181—
-
- H10P72/7426—
-
- H10P72/7432—
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】フレキシブルな半導体装置を下地基板に接することなく形成することができる半導体層地製造方法を提供する。
【解決手段】（ａ）下地基板１１上に絶縁膜１２を形成する工程と、（ｂ）絶縁膜１２上に半導体層１６を形成する工程と、（ｃ）半導体層１６上にフレキシブル基板１７を接着する工程と、（ｄ）下地基板１１と半導体層１６とを絶縁膜１２部分にて分離する工程とからなり、下地基板１１に接しないようにしてフレキシブルな半導体層１６を形成し、さらにフレキシブル基板１７を接着する。
【選択図】 図２
【解決手段】（ａ）下地基板１１上に絶縁膜１２を形成する工程と、（ｂ）絶縁膜１２上に半導体層１６を形成する工程と、（ｃ）半導体層１６上にフレキシブル基板１７を接着する工程と、（ｄ）下地基板１１と半導体層１６とを絶縁膜１２部分にて分離する工程とからなり、下地基板１１に接しないようにしてフレキシブルな半導体層１６を形成し、さらにフレキシブル基板１７を接着する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、フレキシブル性を有する半導体装置およびその製造方法に関し、さらに詳細には、曲げた状態で使用可能な半導体基板を利用した半導体装置に関する。本発明のフレキシブルな半導体装置は、例えば液晶表示装置のドライバに適用することができる。
【０００２】
【従来の技術】
携帯電話を始めとして、電子機器の小型化・携帯化の流れが一段と強くなってきている。最近では携帯性を追求した結果、ついにコンピュータを衣服に搭載したウェアラブルコンピュータ、即ち、「着るパソコン」が発表されるようになっている。
このウェアラブルコンピュータを実現するには、システムパッケージソリューションとして、曲げた状態での使用が可能なフレキシブル性が半導体装置に求められる。
【０００３】
フレキシブル性を備えた半導体装置を実現する方法のひとつに、例えばＵＳＰ４，７２７，０４７号に開示されているソーラーセル用チップ薄膜化技術の応用が提案されている。図９は、このソーラーセル用チップ薄膜化の方法を説明する図である。
【０００４】
まず、図９（ａ）に示すように下地基板となる基板３１を準備する。この基板３１は例えばＧａＡｓでできており、後に、この基板面にＧａＡｓの結晶成長が行われることになる。
次に、フォトリソグラフィ処理のためのレジスト塗布、露光、現像を行い、続いて４００℃で約１分間の熱処理を行う。これらの工程により図９（ｂ）に示すように結晶成長用のマスク層３３を選択的に形成することで、凹部３５を形成するとともに凹部３５内に基板３１の表面を露出させる。
【０００５】
次に、図９（ｃ）に示すとおりＡｓＣｌ３−Ｇａ−Ｈ２のベーパー雰囲気でＧａＡｓの結晶成長を行う。すると、まず凹部３５の基板３１表面より結晶成長し、さらにマスク層３３の側面を経て、マスク層３３の上部表面に沿って水平方向に進み、これにより、図９（ｄ）に示すように凹部３１内に成長ＧａＡｓ層３５が形成され、成長ＧａＡｓ層３５からマスク層３３上にかけて結晶ＧａＡｓ層３６が形成される。その後、結晶ＧａＡｓ層３６上に素子形成を行う。
【０００６】
次いでマスク層３３を劈開することにより、若しくはフッ酸エッチングによるマスク層３３の除去により、結晶ＧａＡｓ層３６を基板３１より離脱させる（図９（ｅ））。このような工程を経て、図９（ｆ）に示すようにフレキシブル性を有する半導体チップ３６ａが形成される。
【０００７】
また、液晶表示装置のフレキシブル化方策の一つとして、例えばＵＳＰ５，２５６，５６２号に開示されるようなＡＭＬＣＤ（アクティブマトリックスディスプレー）のＳｉチップ薄膜化方法がある。
【０００８】
この方法では、まずＳＯＩ基板を用いてリフトオフ法によりフレキシブルな半導体装置を形成する。即ち、Ｓｉ基板表面層、リフトオフの際にＳｉ基板表面層を保護するＳｉ緩和層、下層酸化物層、下層酸化物層よりエッチレートの遅いリリース層（被分離層として例えば酸窒化物層）、素子を形成する上層Ｓｉ層、をこの順で形成したＳＯＩ基板を形成する。
【０００９】
その後、上層Ｓｉ層にＴＦＴトランジスタ素子を公知の方法で形成し、リリース層よりも上部層を一時的に支持するための支持柱を、リリース層とＳｉ緩和層との間の下地酸化物層の一部を部分的に除去した領域に形成した状態で、リリース層とＳｉ緩和層との間にある下層酸化物層をエッチングするようにして空洞を形成し、続いて素子が形成された上層Ｓｉ層を樹脂で密封して、最後に支持柱を劈開することにより素子基板を離脱することでフレキシブルチップが形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、第１の従来例（ＵＳＰ４，７２７，１４７号）で用いられている下地基板３１は、本プロセスで使用後も再利用されるものである。そのため、成長ＧａＡｓ層３５の成長初期に、下地基板表面の影響を受けるため（成長層が下地基板上に直接形成されるため下地基板の表面のモフォロジーや汚染の影響を受けやすい）、均一な膜成長が困難であって不均一な膜が形成され、その結果、成長ＧａＡｓ層３５や結晶ＧａＡｓ層３６には、局部的に応力集中が生じ、フレキシブル性に欠けるとともにクラックが発生しやすい膜が形成される危惧がある。
【００１１】
また、第２の従来例（ＵＳＰ５，２５６，５６２号）では、素子形成層である上層Ｓｉ層をリリース層の直上に堆積するため、上層Ｓｉ層とリリース層との密着性により、上層Ｓｉ層が素子形成工程中に剥がれるおそれがあり（密着性は下層のリリース層のモフォロジーに依存する）、また半導体層の膜厚が比較的不均一なためフレキシブル性に欠けるという問題もある。
【００１２】
そこで、本発明は、フレキシブルな半導体装置を下地基板の影響を受けることなく形成することができる半導体装置の製造方法を提供することを目的する。また、この方法により製造された良質の半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の半導体装置製造方法は、（ａ）下地基板上に絶縁膜を形成する工程と、（ｂ）絶縁膜上に半導体層を形成する工程と、（ｃ）半導体層上にフレキシブル基板を接着する工程と、（ｄ）下地基板と半導体層とを絶縁膜部分にて分離する工程とからなる。
【００１４】
これによれば、下地基板上に絶縁膜、半導体層をこの順で形成し、半導体層上にフレキシブル基板を接着する。そして、半導体層にフレキシブル基板を接着後に、下地基板と半導体層とを絶縁膜部分にて分離することにより、下地基板の影響を受けることなく形成された半導体層とフレキシブル基板とによりフレキシブル性を有する半導体装置を形成することができる。
【００１５】
また、本発明の他の半導体装置製造方法は、（ｅ）下地基板上に絶縁膜を形成し、この絶縁膜に凹部をパターニングする工程と、（ｆ）絶縁膜に形成された凹部が厚膜部となり凹部に隣接する絶縁膜上が薄膜部となるように絶縁膜上に厚膜部と薄膜部とを有する半導体層を形成する工程と、（ｇ）下地基板と半導体層とを絶縁膜部分にて分離する工程と、（ｈ）分離した半導体層の下地基板側にフレキシブル基板を接着する工程とからなる。
【００１６】
この発明によれば、半導体層には厚膜部と薄膜部とが隣接して形成されているので、薄膜部が半導体層にフレキシブル性を与えることになる。また、半導体層は絶縁膜上に形成され、その後に絶縁膜が除去されフレキシブル基板が接着されるので下地基板に接触することがなくなり、良質の半導体層を形成することができる。また、厚膜部と薄膜部とからなる半導体層にフレキシブル基板が接着されるので、半導体層とフレキシブル基板とからなる半導体装置全体がフレキシブル性を有し、かつ、丈夫な構造にすることができる。さらには、厚膜部を有するので高耐圧性素子を形成することも可能となる。
【００１７】
【発明の実施の形態】
本発明の第一の半導体装置製造方法は、上述したように（ａ）下地基板上に絶縁膜を形成する工程と、（ｂ）絶縁膜上に半導体層を形成する工程と、（ｃ）半導体層上にフレキシブル基板を接着する工程と、（ｄ）下地基板と半導体層とを絶縁膜部分にて分離する工程とからなる。
【００１８】
ここで、（ａ）下地基板に絶縁膜を形成する工程では、下地基板に、たとえばＳｉ、Ｇｅ等の元素半導体基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体、ガラス基板等、種々の基板を用いることができる。一般的には単結晶Ｓｉ基板又は多結晶Ｓｉ基板が好ましい。
【００１９】
絶縁膜としては、Ｓｉ酸化膜、Ｓｉ窒化膜、ＳｉＯＮ膜などが好適であるが、これに限られず、後の工程で容易に劈開又はエッチングできる材料であればよい。
【００２０】
（ｂ）半導体層を形成する工程では、半導体層材料として、たとえば、元素半導体（Ｓｉ、Ｇｅなど）、化合物半導体（ＧａＡｓ、ＩｎＰ、ＺｎＳｅ、ＣｓＳなど）を用いることができるが、なかでもＳｉが好適である。
形成する半導体層の膜厚は、外力が加わった場合にフレキシブル性を有するようにするため、２５μｍ〜１００μｍの範囲、より好ましくは２５μｍ〜５０μｍの範囲とするのがよい。
【００２１】
半導体層を形成した後、この半導体層に半導体素子を形成するようにしてもよい。これによりフレキシブル性を有する半導体素子を作ることができる。素子の種類については特に限定されず、例えばＭＯＳトランジスタ、メモリ素子などを形成することができる。また、複数の素子を形成して回路を形成することもできる。
【００２２】
ここで半導体層としてＳｉを用いる場合、半導体層がＳｉの結晶層からなるものであってもよい。特に、ａ−Ｓｉ膜を形成し、触媒法によってこれをＳｉ結晶化するようにしてもよい。すなわち、ａ−Ｓｉ膜上に触媒層を形成して触媒反応によりＳｉ結晶化することにより結晶半導体層を容易に形成することができる。この場合の触媒層材料としてはニッケル、鉄、コバルト、白金などの金属、又はこれらの元素の少なくとも１つを含有する混合材料が好適である。また、触媒材料としてニッケル等の金属元素の代わりに、珪化ニッケルなどの珪化物を用いてもよい。
【００２３】
触媒法による結晶化を行う場合であって多数の素子を基板上に同時に形成する際には、ａ−Ｓｉ膜を形成した後にａ−Ｓｉ膜をパターニングして分離してからＳｉ結晶化するようにしてもよい。これにより、素子形成工程の早い段階で素子ごとに分離を行うことができるので、最終工程でのダイシングが不要になる。
【００２４】
また、触媒法による結晶化を行う場合に、あらかじめ触媒層をパターニングしてもよい。触媒層をパターニングすることにより、Ｓｉ結晶膜は横方向に成長させることができる。横方向に成長させた膜は、縦方向に成長させた膜に比較してより単結晶に近い膜構造（グレインサイズが横方向成長膜の方が大きく成長する）となるため、後段の素子形成の際により良質な膜質の素子を形成することができる。
【００２５】
（ｃ）半導体層上にフレキシブル基板を接着する工程では、基板材料としてフレキシブル性を有する樹脂を用いてもよい。樹脂材料としては、たとえばポリイミド系樹脂フィルム、ポリエステル系樹脂フィルム等が好適である。また、樹脂材料以外、たとえばステンレスフィルムをフレキシブル基板として用いることもできる。
半導体層とフレキシブル基板との接着には、接着剤を用いてもよいし、樹脂材料のように材料自身が接着性を有するものであればその材料自身で接着するようにしてもよい。
【００２６】
（ｄ）下地基板と半導体層とを絶縁膜部分にて分離する工程では、劈開により分離が行われてもよいし、エッチングにより分離が行われてもよい。エッチングによる分離を行う場合は、フレキシブル基板にはフッ酸などのエッチャントに対する耐薬品性が要求されることになる。そのため、フレキシブル基板には上述したようなステンレスフィルムや樹脂材料が用いられることになる。
【００２７】
また、本発明の第二の半導体装置製造方法では、上述したように（ｅ）下地基板上に絶縁膜を形成し、この絶縁膜に凹部をパターニングする工程と、（ｆ）絶縁膜に形成された凹部が厚膜部となり凹部に隣接する絶縁膜上が薄膜部となるように絶縁膜上に厚膜部と薄膜部とを有する半導体層を形成する工程と、（ｇ）下地基板と半導体層とを絶縁膜部分にて分離する工程と、（ｈ）分離した半導体層の下地基板側にフレキシブル基板を接着する工程とからなる。
【００２８】
（ｅ）下地基板上に絶縁膜を形成し、絶縁膜上に凹部をパターニングする工程では、下地基板に、たとえばＳｉ、Ｇｅ等の元素半導体基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体、ガラス基板等、種々の基板を用いることができる。一般的には単結晶Ｓｉ基板又は多結晶Ｓｉ基板を用いるのが好ましい。
【００２９】
絶縁膜としては、Ｓｉ酸化膜が好適であるが、これに限られず、Ｓｉ窒化膜、ＳｉＯＮ膜などであってもよい。ただし、フォトリソグラフィ技術によりパターニングできる絶縁膜であることが必要である。
【００３０】
凹部を形成するのは、後工程でこの凹部に半導体材料を埋め込むことにより厚膜部を形成するためである。すなわち、凹部の深さが薄膜部と厚膜部との段差となる。したがって凹部の深さにより厚膜部と薄膜部との段差を調整する。
【００３１】
凹部のパターンは、凹部により形成される厚膜部に隣接する薄膜部が、フレキシブル性を有することができる形状であればどのような形状でもよい。たとえば直線状に薄膜部が形成され、この薄膜部の両側に平行に直線状の厚膜部が形成されるように凹部パターンを形成してもよい。また、平面状の薄膜部に格子状に厚膜部が配列されるように凹部パターンを形成して、厚膜部の周囲に薄膜部が隣接するようにしてもよい。
【００３２】
なお、厚膜部に隣接するように薄膜部を少なくとも１つ設けることがフレキシブル性を有するために必要であるが、複数の厚膜部と複数の薄膜部とを交互に隣接するように設けて複数の薄膜部でフレキシブル性を有するようにしてもよい。
【００３３】
（ｆ）絶縁膜に形成された凹部が厚膜部となり凹部に隣接する絶縁膜上が薄膜部となるように絶縁膜上に厚膜部と薄膜部とを有する半導体層を形成する工程では、半導体層に外力が加わったときにフレキシブル性を有するようにするため、半導体層の薄膜部の厚みが２５μｍ〜１００μｍの範囲、より好ましくは２５μｍ〜５０μｍの範囲とするのがよい。
厚膜部の厚みについては、（薄膜部がフレキシブル性を有するため）フレキシブル性の観点からの制限はないが、薄膜部と厚膜部との厚みのバランスを考慮して １００μｍ〜３００μｍの範囲とするのが好ましく、たとえば１００μｍ程度にするのが好ましい。
【００３４】
半導体層の材料としては、厚膜部と薄膜部とを隣接して形成できる材料であれば何でもよい。たとえば、元素半導体（Ｓｉ、Ｇｅなど）、化合物半導体（ＧａＡｓ、ＩｎＰ、ＺｎＳｅ、ＣｓＳなど）を用いることができるが、なかでもＳｉが好適である。
【００３５】
ここで、半導体層材料としてＳｉ結晶を用いる場合に、触媒法により厚膜部と薄膜部とを形成するようにしてもよい。すなわち、（ｆ）工程で形成される半導体層がＳｉ結晶層であり、（ｆ）工程での厚膜部と薄膜部との形成が、（ｆ１）絶縁膜上にａ−Ｓｉ膜を形成する工程と、（ｆ２）ａ−Ｓｉ膜上に触媒層を形成する工程と、（ｆ３）凹部内のａ−Ｓｉ膜上に触媒層が残るように触媒層をパターニングする工程と、（ｆ４）ａ−Ｓｉ膜と触媒層とを反応させて結晶化することによりＳｉ結晶層を形成する工程と、（ｆ５）触媒層を除去する工程とからなるものであってもよい。
【００３６】
これによれば、凹部を含む絶縁膜上にａ−Ｓｉ膜が形成される。さらに、凹部内に触媒層が形成され、この触媒層とａ−Ｓｉ膜とを反応させることにより、ａ−Ｓｉ膜が結晶化され、凹部内にＳｉ結晶の厚膜部が形成されるとともに凹部でない絶縁膜部分にＳｉ結晶の薄膜部が形成されたＳｉ結晶層が形成される。続いて触媒材料を除去する。
この結果、下地基板表面の影響を受けることなくフレキシブル性を有するＳｉ結晶層半導体を形成することができる。
【００３７】
このときの触媒層材料としてはニッケル、鉄、コバルト、白金などの金属、又はこれらの元素の少なくとも１つを含有する混合材料が好適である。また、触媒材料としてニッケル等の金属元素の代わりに、珪化ニッケルなどの珪化物を用いてもよい。
【００３８】
（ｆ）工程での半導体層工程後に、厚膜部と薄膜部との少なくともいずれかに半導体素子が形成されるようにしてもよい。これにより、フレキシブル性を有する半導体素子を形成することができる。素子の種類については特に限定されず、例えばＭＯＳトランジスタ、メモリ素子など何でもよい。複数の素子を形成して回路を形成してもよい。
【００３９】
ただし、薄膜部は耐電圧特性が必ずしも良好ではないので、高耐圧素子を形成するときは厚膜部に形成するようにする。
したがって、液晶駆動回路のような高耐圧素子を含む回路を形成する場合には、薄膜部には高耐圧素子を含まないロジック回路用の素子、厚膜部にはＴＦＴトランジスタのような高耐圧素子を含むドライバ回路用の素子を形成するようにして半導体基板全体に素子を配置するのが好ましい。このようにすれば、フレキシブルでかつコンパクトな半導体装置を形成することができる。
【００４０】
（ｇ）下地基板と半導体層とを絶縁膜部分にて分離する工程では、絶縁膜部分を劈開することにより分離が行われてもよいし、エッチングにより分離が行われてもよい。
エッチングによる分離が行われる場合、絶縁膜の種類に応じてエッチャントが選択されるが、たとえばＳｉ酸化膜の場合にはフッ酸混合溶液が用いられる。
なお、エッチングの際に半導体基板を支持する目的で、半導体基板表面側に第２の支持基板を仮に接着するようにしてもよい。第２支持基板としてはエッチャントに耐性を有するものが用いられるが、たとえばステンレスフィルムが好適である。
【００４１】
（ｈ）分離した半導体層の下地基板側にフレキシブル基板を接着する工程では、厚膜部と薄膜部とに接着できるフレキシブル基板が用いられる。フレキシブル基板としては、たとえばポリイミド系樹脂フィルム、ポリエステル系樹脂フィルム等のフレキシブルな樹脂を用いることができる。これらは接着剤を用いないで直接凹凸がある半導体層に接着することができるので好適である。
また、材料自身が接着性を有しないフレキシブル基板の場合は、接着剤を用いて半導体層に貼り付けてもよい。
【００４２】
以下、図面を用いて本発明の実施の形態について説明する。
実施形態１
図１、図２は、本発明の一実施形態である半導体装置製造方法の製造工程を説明する図である。
半導体装置製造に使用する下地基板１１としては、単結晶Ｓｉ基板を用いる。まず、不純物濃度が５×１０１５ｃｍ−３程度のｐ型Ｓｉの下地基板１１（ｎ型Ｓｉ基板或いはｐ型Ｓｉ基板の表面にｐ型又はｎ型エピタキシャルＳｉ層を例えば１μｍ程度の膜厚に成長させたいわゆるエピタキシャル基板、あるいはガラス基板であってもよい）を用意する（図１（ａ））。
下地基板１１の上に、絶縁膜である厚さ２０００Åの下地Ｓｉ酸化膜１２（ＳｉＯ２）をプラズマＣＶＤ法によって形成する（図１（ｂ））。
【００４３】
次にプラズマＣＶＤ法によってａ−Ｓｉ膜１３を５００〜３０００Å、たとえば１５００Å堆積し、４３０℃の窒素雰囲気中で０．１〜２時間、たとえば、０．５時間加熱することにより、水素出しを行う（図１（ｃ））。
【００４４】
続いて、スパッタ法によって触媒としてのニッケルを厚さ１００〜１０００Å、例えば５００Å堆積してニッケル層１４を形成する（図１（ｄ））。ニッケル層１４の成膜時に、基板を１００〜５００℃、好ましくは１８０〜２５０℃に加熱しておくことにより、ａ−Ｓｉ膜１３とニッケル層１４との密着性を向上させることができ、後の触媒反応により良質な半導体層を得ることができる。なお、ニッケルの代わりに珪化ニッケルを用いてもよい。
【００４５】
その後、４５０〜５８０℃で１〜１０分だけ加熱する。これによりニッケル層１４とａ−Ｓｉ膜１３との触媒反応が生じ、界面に薄いＳｉ結晶層１５が形成される（図１（ｅ））。
このとき、図１（ｄ）に示すように、予めニッケル層１４をパターニングしておくのが好ましい。パターニングによってニッケル層１４とａ−Ｓｉ膜１３との接触面積を調整することによりＳｉ結晶層の膜厚制御（結晶化速度の制御）を行うことができる。これは堆積されたニッケルが熱処理により珪化ニッケルとなり、またニッケルが通過した部分がＳｉ結晶となるためである。
また、パターニングをしておくことにより、Ｓｉ結晶を横方向に成長させることができ、良質なＳｉ結晶を形成することができる。
この薄いＳｉ結晶層１５の厚さは反応温度、反応時間に依存するが、５５０℃、１０分の条件では、約３００Åほど形成される。
【００４６】
次いで、これを４５０〜５８０℃のアニール炉内で、例えば５５０℃の窒素雰囲気中にて８時間アニールする。この工程によってａ−Ｓｉ膜全体が結晶化されることにより、Ｓｉ結晶層１６を得ることができる（図２（ｆ）〜図２（ｇ））。
なお、Ｓｉ結晶層１６の厚みは２５μｍ〜１００μｍ、たとえば５０μｍとしてフレキシブル性を与えるようにしておく。
【００４７】
次に、ニッケル、および、ニッケルとの反応で生じた珪化ニッケルを５〜３０％の塩酸でエッチングする。このエッチングではａ−Ｓｉ膜と（珪化）ニッケルとの反応によって生じた結晶Ｓｉには影響がおよばない。（図２（ｇ））
【００４８】
続いてＳｉ結晶層１６に半導体素子１８を形成する。その後、フレキシブル基板である第２基板１７（耐フッ酸性のあるステンレスフィルム）を表面側に接着する（図２（ｈ））。この第２基板１７は、次のエッチング工程の際に半導体層を支持する機能も有する。
【００４９】
その後、フッ酸溶液に浸漬してＳｉ酸化膜１２をエッチング除去し、結晶Ｓｉ層１６を下地基板１１から離脱させる。あるいは、Ｓｉ酸化膜１２を劈開することにより除去してもよい。下地基板１１から研磨するようにしてもよい。これにより、フレキシブルな半導体層とフレキシブル基板とからなる半導体装置を得ることができる（図２（ｉ））。
なお、複数の半導体素子１８が一度に形成されている場合で、必要な場合にはこの状態でダイシングを行うことにより素子ごとに分離するようにする。
【００５０】
図３は上記製造方法により形成された半導体装置の構成を示す断面図である。本発明の半導体装置は、半導体層２１とフレキシブル基板２２と半導体素子２３とから構成される。
この半導体層２１はＳｉ結晶層からなり、その半導体層２１の表面は下地基板の影響を受けない工程で形成されているので、下地基板のモフォロジー等が現われていないものとなっている。半導体層２１の厚みは２５μｍ〜１００μｍの範囲になるようにしてフレキシブル性を有するようにしている。
【００５１】
半導体素子２３は、Ｓｉ結晶層を用いて形成できる素子であれば何でもよく、たとえばＭＯＳトランジスタなどが形成される。高耐圧素子を含む場合は、フレキシブル性を損なわない範囲でＳｉ結晶層の膜厚を厚くしている。
【００５２】
フレキシブル基板２２にはステンレスフィルムが用いられる。このステンレスフィルムは、上述したように第２基板１７をそのまま用いたものである。
【００５３】
実施形態２
次に、本発明の第２の実施形態について図面を用いて説明する。第１の実施形態では半導体装置の形成後にダイシング工程で素子分離を行うのに対し、第２の実施形態では、半導体装置製造工程の早い段階で先に素子分離を行うようするものである。
【００５４】
図４、図５は本発明の第２の実施形態である半導体装置製造方法の製造工程を説明する図である。
半導体装置製造に使用する下地基板１１としては、単結晶Ｓｉ基板を用いる。まず、不純物濃度５×１０１５ ｃｍ−３程度のｐ型Ｓｉの下地基板１１（ｎ型Ｓｉ基板或いはｐ型Ｓｉ基板の表面にｐ型又はｎ型エピタキシャルＳｉ層を例えば１μｍ程度の膜厚に成長させたいわゆるエピタキシャル基板でもあるいはガラス基板でもよい）を用意する（図４（ａ））。
下地基板１１の上に、厚さ２０００Åの下地Ｓｉ酸化膜（ＳｉＯ２）１２をプラズマＣＶＤ法によって形成する（図４（ｂ））。
【００５５】
次にプラズマＣＶＤ法によってａ−Ｓｉ膜１３を５００〜３０００Å、例えば１５００Å堆積し、４３０℃窒素雰囲気中で、０．１〜２時間、例えば０．５時間加熱することにより水素出しをおこなった後、フォトリソグラフィ技術を用いて素子分離形成のためのパターニングをａ−Ｓｉ膜１３に行い、ａ−Ｓｉ膜を分離しておく（図４（ｃ））。
【００５６】
続いてスパッタ法によって触媒としてニッケルを厚さ１００〜１０００Å、例えば５００Å堆積し、ニッケル層１４を形成する（図４（ｄ））。ニッケル層１４の成膜時に、基板を１００〜５００℃、好ましくは１８０〜２５０℃に加熱しておくことにより、ａ−Ｓｉ膜１３とニッケル層１４との密着性を向上させることができ、後の触媒反応により良質な半導体層を得ることができる。なお、ニッケルの代わりに珪化ニッケルを用いてもよい。
【００５７】
その後、４５０〜５８０℃で１〜１０分だけ加熱する。これによりニッケル層１４とａ−Ｓｉ膜１３との触媒反応が生じ、界面に薄いＳｉ結晶層１５が形成される（図５（ｅ））。
この薄いＳｉ結晶層１５の厚さは反応温度、時間に依存するが５５０℃、１０分の条件では約３００Åである。
このとき、ａ−Ｓｉ膜１３がすでに分離されているので、薄いＳｉ結晶膜１５も分離された形状で成長する。
【００５８】
次いで、これを４５０〜５８０℃のアニール炉内で、例えば５５０℃の窒素雰囲気中にて８時間アニールする。この工程によってａ−Ｓｉ膜１３全体が結晶化し、さらに横方向に成長し、予め分離されたＳｉ結晶層１６を得ることができる（図５（ｅ）〜図５（ｆ））。
なお、Ｓｉ結晶層１６の厚みは２５μｍ〜１００μｍ、たとえば５０μｍとしてフレキシブル性を与えるようにしておく。
次に、ニッケル、ニッケルと反応して生じた珪化ニッケル膜を５〜３０％の塩酸でエッチングする。このエッチングではａ−Ｓｉ膜と（珪化）ニッケルとの反応によって生じたＳｉ結晶には影響がおよばない（図５（ｆ））。
【００５９】
次に分離されたＳｉ結晶層１６ごとに半導体素子１８を形成する。その後、フレキシブル基板である第２基板１７（耐フッ酸性のあるステンレスフィルム）を表面側に接着する（図５（ｇ））。この第２基板１７は、次のエッチング工程の際に半導体層を支持する機能も有する。
【００６０】
その後、フッ酸溶液に浸漬してＳｉ酸化膜１２をエッチング除去し、結晶Ｓｉ層１６を下地基板１１から離脱させる。あるいは、Ｓｉ酸化膜１２を劈開することにより除去してもよい。これにより、フレキシブルな半導体層１６とフレキシブルな第２基板１７とからなる半導体装置を得ることができる（図２（ｈ））。この方法によれば、半導体装置は素子ごとに分離した状態で形成される。すなわちフレキシブルな第２基板１７上に素子ごとに完全に分離された半導体層１６が形成されるので、さらにフレキシブル性に優れた半導体装置とすることができる。
なお、必要であれば、この状態で第２基板１７をダイシングしてもよい。
【００６１】
実施形態３
次に、本発明の第３の実施形態について図面を用いて説明する。図６、図７は本発明の第３の実施形態である半導体装置製造方法の製造工程を説明する図である。
半導体装置製造に使用する下地基板１１としては、単結晶Ｓｉ基板を用いる。まず、不純物濃度５×１０１５ ｃｍ−３程度のｐ型Ｓｉの下地基板１１（ｎ型Ｓｉ基板或いはｐ型Ｓｉ基板の表面にｐ型又はｎ型エピタキシャルＳｉ層を例えば１μｍ程度の膜厚に成長させたいわゆるエピタキシャル基板でもあるいはガラス基板でもよい）を用意する（図６（ａ））。
下地基板１１の上に、厚さ２０００Åの下地Ｓｉ酸化膜（ＳｉＯ２）１２をプラズマＣＶＤ法によって形成する（図６（ｂ））。
【００６２】
次にフォトリソグラフィ技術によりレジストを用いてパターニングを行い、下地Ｓｉ酸化膜１２に対して約１０００Åのエッチングを行い、凹部７を形成する（図６（ｃ））。
【００６３】
次に、レジスト剥離後、プラズマＣＶＤ法によってａ−Ｓｉ膜１３を凹凸状の段差が形成されたＳｉ酸化膜１２上に５００〜３０００Å、例えば５００Å堆積する。そして窒素雰囲気中で、温度４３０℃、０．１〜２時間、例えば０．５時間の間ａ−Ｓｉ膜１３の水素出しを行う。
続いてスパッタ法によって触媒層となるニッケル層１４を厚さ１００〜１０００Å、例えば５００Å堆積する（図６（ｄ））。ここで、ニッケル層１４の成膜時に、基板を１００〜５００℃、好ましくは１８０〜２５０℃に加熱しておくことにより、ａ−Ｓｉ膜１３とニッケル層１４との密着性を向上させることができ、後の触媒反応により良質な半導体層を得ることができる。なお、ニッケルの代わりに珪化ニッケルを用いてもよい。
【００６４】
次に、ａ−Ｓｉ膜上のニッケル層１４のうち凹部７内に堆積したニッケル層１４を残すようにパターニングを行う（図６（ｅ））。
【００６５】
その後、４５０〜５８０℃、窒素雰囲気で１〜１０分だけ加熱して、上記ニッケル層１４とａ−Ｓｉ膜１３とを触媒反応させ、その界面に薄いＳｉ結晶層１９を形成する。このＳｉ結晶層１９の厚さは反応温度、時間に依存して定まるが、例えば５５０℃、１０分の条件では、約３００Åの膜厚のものが形成される（図６（ｆ））。
【００６６】
次いで、これをアニール炉中４５０〜５８０℃、例えば窒素雰囲気中５５０℃で８時間アニールする。これによってａ−Ｓｉ膜全体を結晶化させ、Ｓｉ結晶層２０を得る（図７（ｇ））。
【００６７】
なお、図７（ｇ）のようにＳｉ結晶層２０の表面がフラットになるのは島状ニッケルが珪化ニッケル膜として横方向に成長するためである。そして横方向に成長したＳｉ結晶層２０はグレインサイズが大きく膜質が良好となる。
したがって、横方向に成長することにより形成される薄膜部のみに素子を形成するようにして、特に良質の半導体層のみを用いて半導体装置を作るようにすることもできる。
【００６８】
次に、ニッケル、および、ニッケルと反応して生じた珪化ニッケルを５〜３０％の塩酸でエッチング除去する。このエッチングではａ−Ｓｉ膜と（珪化）ニッケルとの反応によって生じたＳｉ結晶には影響はおよばない（図７（ｇ））。
そして最終的に、薄膜部Ａ、厚膜部Ｂとなる部位のそれぞれの膜厚を、薄膜部は２５μｍ〜５０μｍ程度、厚膜部は１００μｍ程度にする。
【００６９】
次に上記Ｓｉ結晶膜２０の薄膜部Ａ、厚膜部Ｂに半導体素子を形成する（図６（ｈ））。液晶パネルを駆動させるための素子である液晶駆動回路を例にとると、シフトレジスタ等のような低電圧で動作させる素子のみで形成されるロジック回路部８は薄膜部Ａに、また、ＤＡ変換器や出力回路等の高電圧で動作させる（即ち高耐圧素子を含む）ドライバ回路部９は耐電圧性の観点から厚膜部Ｂに形成する（図７（ｈ））。
【００７０】
次に、第２基板１７として耐フッ酸性のあるステンレスフィルムを、接着剤を用いて結晶Ｓｉ層２０の表面側に接着する（図７（ｉ））。この第２基板１７は、次のエッチング工程の際に半導体層を支持するために接着されるものである。なお、本実施形態では、後の工程において第２基板１７とは別にフレキシブル基板を取り付けるので、第１、第２実施形態とは異なり、必ずしも第２基板１７がフレキシブル性を有する必要はない。
【００７１】
その後、フッ酸溶液に浸漬してＳｉ酸化膜１２をエッチング除去し、結晶Ｓｉ層２０を下地基板１１から離脱させる。なお、Ｓｉ酸化膜１２は、劈開により除去してもよい。下地基板１１から研磨するようにしてもよい。（図７（ｊ））。
【００７２】
次に樹脂１８（たとえばポリイミド系樹脂フィルム、ポリエステル系樹脂フィルム等）を用いてＳｉ結晶層２０の裏面側（凹凸面を有する下地基板側）を埋めるようにしてに接着する（図７（ｋ））。樹脂１８は流動性樹脂を流し込み、これを固めるようにして接着する。あるいは、接着剤により半導体基板２０にフィルム状のフレキシブル基板を接着するようにしてもよい。
その後、第２基板１７をＳｉ結晶層２０から離脱することにより、フレキシブルな半導体装置を完成する（図７（ｋ））。
その後、必要に応じて、ダイシングを行うことにより素子ごとに分離してもよい。（図７（ｌ））。
【００７３】
なお、実施形態３の変形実施態様としてＳＯＩ基板を用いてもよい。すなわち、ＳＯＩ基板のＳｉ層と絶縁層の界面近傍に部分的に酸素注入を行い、注入後にたとえば１３５０℃で４時間の窒素アニール処理を行うことにより、ＳＯＩ基板本来の絶縁層と注入によるＳｉ酸化膜層とからなる凹凸絶縁物層をＳＯＩ基板内に形成し、この凹凸絶縁層の上にＳｉ層の薄膜部と厚膜部とを形成するようにしてもよい。ただし、分離工程での容易さを考慮すると触媒を用いた製造方法の方が好ましい。
【００７４】
図８は実施形態３の方法により形成した半導体装置の構成を示す図であり、図８（ａ）は応力を加えていない通常状態の断面構成図、図８（ｂ）は応力を加えた状態の断面構成図である。
この半導体装置は半導体層１とフレキシブル基板２と半導体素子３、４とから構成される。
【００７５】
半導体層１には、Ｓｉ結晶層が用いられており、厚膜部Ａと薄膜部Ｂとが形成されている。
フレキシブル基板２には、樹脂基板（例えばポリイミド系樹脂フィルム、ポリエステル系樹脂フィルム等）が用いられている。フレキシブル基板２は、厚膜部Ａ、薄膜部Ｂがそれぞれ支持できるように接着される。
【００７６】
半導体素子３は薄膜部Ａに形成され、半導体素子４は厚膜部Ｂに形成される。このように薄膜部Ａ、厚膜部Ｂのいずれにも半導体素子３、４を形成することができるが、たとえば液晶ドライバを例にとると、薄膜部Ａには高耐圧素子を含まないロジック回路、厚膜部Ｂには高耐圧素子であるＴＦＴトランジスタを有するドライバ回路を形成するようにして耐電圧性を高めるようにしてある。
【００７７】
薄膜部Ａの厚みは、十分なフレキシブル性を発揮できるようにするため２５μｍ〜５０μｍの範囲としている。また、厚膜部Ｂの厚みは、薄膜部Ａとのバランスから１００μｍ程度にしている。
【００７８】
なお、この半導体装置では、図８に示すように両端に厚膜部Ｂ、中央に薄膜部Ａを形成するようにして中央の薄膜部Ａでフレキシブル性を発揮するようにしたが、形状はこれに限られない。例えば薄膜部Ａを両側に配置して中央に厚膜部Ｂを配置するようにしてもよい。また、薄膜部Ａと厚膜部Ｂとをそれぞれ２つ以上、交互に隣接配置するようにすることによりフレキシブル性を保持しつつ基板面積を拡大するようにしてもよい。
【００７９】
このようにして形成されたフレキシブルな半導体装置を、たとえばプラスチック液晶パネルに搭載した場合、半導体装置自身がフレキシブルであるため、液晶パネルに何らかの応力がかかった場合においても、安定に動作させることが可能となる。
【００８０】
【発明の効果】
本発明によれば、フレキシブル性を有する半導体装置を簡便な方法で製造することができる。
しかも、半導体層を製造する際に下地基板に直接には接しないようにして形成されるため、自由に基板を選定でき、下地基板の影響を受けずに半導体装置を製造することができる。
【００８１】
また半導体素子が形成されるＳｉ結晶半導体層をａ−Ｓｉ膜と触媒材料とを用いて触媒反応により形成する場合には、触媒材料の形成領域を制御することにより、選択的なＳｉ成長が可能であるため膜厚の制御を行いつつ最適な膜厚条件での製造が可能である。
【００８２】
また半導体層が厚膜部と薄膜部とを有する場合は、ロジック回路部を薄膜部に形成し、高耐圧トランジスタを有するドライバ回路を厚膜部に形成することによりフレキシブルな半導体装置を小さい面積にて形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である半導体装置製造方法の製造工程を説明する図。
【図２】本発明の第１の実施形態である半導体装置製造方法の製造工程を説明する図。
【図３】本発明の第１の実施形態である半導体装置製造方法により形成される半導体装置の断面構成図。
【図４】本発明の第２の実施形態である半導体装置製造方法の製造工程を説明する図。
【図５】本発明の第２の実施形態である半導体装置製造方法の製造工程を説明する図。
【図６】本発明の第３の実施形態である半導体装置製造方法の製造工程を説明する図。
【図７】本発明の第３の実施形態である半導体装置製造方法の製造工程を説明する図。
【図８】本発明の第３の実施形態である半導体装置製造方法により形成される半導体装置の断面構成図。
【図９】従来からの半導体装置製造方法の製造工程を説明する図。
【符号の説明】
１：半導体基板
２：フレキシブル基板
３：半導体素子（高耐圧素子を含まない）
４：半導体素子（高耐圧素子を含む）
７：凹部
８：ロジック回路
９：ドライバ回路
１１：下地基板（ｐ型Ｓｉ基板）
１２：絶縁膜（Ｓｉ酸化膜）
１３：ａ−Ｓｉ膜
１４：触媒層（ニッケル層）
１５：薄いＳｉ結晶層
１６：Ｓｉ結晶層
１７：第２基板
１８：樹脂
１９：薄いＳｉ結晶層
２０：Ｓｉ結晶層
【発明の属する技術分野】
本発明は、フレキシブル性を有する半導体装置およびその製造方法に関し、さらに詳細には、曲げた状態で使用可能な半導体基板を利用した半導体装置に関する。本発明のフレキシブルな半導体装置は、例えば液晶表示装置のドライバに適用することができる。
【０００２】
【従来の技術】
携帯電話を始めとして、電子機器の小型化・携帯化の流れが一段と強くなってきている。最近では携帯性を追求した結果、ついにコンピュータを衣服に搭載したウェアラブルコンピュータ、即ち、「着るパソコン」が発表されるようになっている。
このウェアラブルコンピュータを実現するには、システムパッケージソリューションとして、曲げた状態での使用が可能なフレキシブル性が半導体装置に求められる。
【０００３】
フレキシブル性を備えた半導体装置を実現する方法のひとつに、例えばＵＳＰ４，７２７，０４７号に開示されているソーラーセル用チップ薄膜化技術の応用が提案されている。図９は、このソーラーセル用チップ薄膜化の方法を説明する図である。
【０００４】
まず、図９（ａ）に示すように下地基板となる基板３１を準備する。この基板３１は例えばＧａＡｓでできており、後に、この基板面にＧａＡｓの結晶成長が行われることになる。
次に、フォトリソグラフィ処理のためのレジスト塗布、露光、現像を行い、続いて４００℃で約１分間の熱処理を行う。これらの工程により図９（ｂ）に示すように結晶成長用のマスク層３３を選択的に形成することで、凹部３５を形成するとともに凹部３５内に基板３１の表面を露出させる。
【０００５】
次に、図９（ｃ）に示すとおりＡｓＣｌ３−Ｇａ−Ｈ２のベーパー雰囲気でＧａＡｓの結晶成長を行う。すると、まず凹部３５の基板３１表面より結晶成長し、さらにマスク層３３の側面を経て、マスク層３３の上部表面に沿って水平方向に進み、これにより、図９（ｄ）に示すように凹部３１内に成長ＧａＡｓ層３５が形成され、成長ＧａＡｓ層３５からマスク層３３上にかけて結晶ＧａＡｓ層３６が形成される。その後、結晶ＧａＡｓ層３６上に素子形成を行う。
【０００６】
次いでマスク層３３を劈開することにより、若しくはフッ酸エッチングによるマスク層３３の除去により、結晶ＧａＡｓ層３６を基板３１より離脱させる（図９（ｅ））。このような工程を経て、図９（ｆ）に示すようにフレキシブル性を有する半導体チップ３６ａが形成される。
【０００７】
また、液晶表示装置のフレキシブル化方策の一つとして、例えばＵＳＰ５，２５６，５６２号に開示されるようなＡＭＬＣＤ（アクティブマトリックスディスプレー）のＳｉチップ薄膜化方法がある。
【０００８】
この方法では、まずＳＯＩ基板を用いてリフトオフ法によりフレキシブルな半導体装置を形成する。即ち、Ｓｉ基板表面層、リフトオフの際にＳｉ基板表面層を保護するＳｉ緩和層、下層酸化物層、下層酸化物層よりエッチレートの遅いリリース層（被分離層として例えば酸窒化物層）、素子を形成する上層Ｓｉ層、をこの順で形成したＳＯＩ基板を形成する。
【０００９】
その後、上層Ｓｉ層にＴＦＴトランジスタ素子を公知の方法で形成し、リリース層よりも上部層を一時的に支持するための支持柱を、リリース層とＳｉ緩和層との間の下地酸化物層の一部を部分的に除去した領域に形成した状態で、リリース層とＳｉ緩和層との間にある下層酸化物層をエッチングするようにして空洞を形成し、続いて素子が形成された上層Ｓｉ層を樹脂で密封して、最後に支持柱を劈開することにより素子基板を離脱することでフレキシブルチップが形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、第１の従来例（ＵＳＰ４，７２７，１４７号）で用いられている下地基板３１は、本プロセスで使用後も再利用されるものである。そのため、成長ＧａＡｓ層３５の成長初期に、下地基板表面の影響を受けるため（成長層が下地基板上に直接形成されるため下地基板の表面のモフォロジーや汚染の影響を受けやすい）、均一な膜成長が困難であって不均一な膜が形成され、その結果、成長ＧａＡｓ層３５や結晶ＧａＡｓ層３６には、局部的に応力集中が生じ、フレキシブル性に欠けるとともにクラックが発生しやすい膜が形成される危惧がある。
【００１１】
また、第２の従来例（ＵＳＰ５，２５６，５６２号）では、素子形成層である上層Ｓｉ層をリリース層の直上に堆積するため、上層Ｓｉ層とリリース層との密着性により、上層Ｓｉ層が素子形成工程中に剥がれるおそれがあり（密着性は下層のリリース層のモフォロジーに依存する）、また半導体層の膜厚が比較的不均一なためフレキシブル性に欠けるという問題もある。
【００１２】
そこで、本発明は、フレキシブルな半導体装置を下地基板の影響を受けることなく形成することができる半導体装置の製造方法を提供することを目的する。また、この方法により製造された良質の半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の半導体装置製造方法は、（ａ）下地基板上に絶縁膜を形成する工程と、（ｂ）絶縁膜上に半導体層を形成する工程と、（ｃ）半導体層上にフレキシブル基板を接着する工程と、（ｄ）下地基板と半導体層とを絶縁膜部分にて分離する工程とからなる。
【００１４】
これによれば、下地基板上に絶縁膜、半導体層をこの順で形成し、半導体層上にフレキシブル基板を接着する。そして、半導体層にフレキシブル基板を接着後に、下地基板と半導体層とを絶縁膜部分にて分離することにより、下地基板の影響を受けることなく形成された半導体層とフレキシブル基板とによりフレキシブル性を有する半導体装置を形成することができる。
【００１５】
また、本発明の他の半導体装置製造方法は、（ｅ）下地基板上に絶縁膜を形成し、この絶縁膜に凹部をパターニングする工程と、（ｆ）絶縁膜に形成された凹部が厚膜部となり凹部に隣接する絶縁膜上が薄膜部となるように絶縁膜上に厚膜部と薄膜部とを有する半導体層を形成する工程と、（ｇ）下地基板と半導体層とを絶縁膜部分にて分離する工程と、（ｈ）分離した半導体層の下地基板側にフレキシブル基板を接着する工程とからなる。
【００１６】
この発明によれば、半導体層には厚膜部と薄膜部とが隣接して形成されているので、薄膜部が半導体層にフレキシブル性を与えることになる。また、半導体層は絶縁膜上に形成され、その後に絶縁膜が除去されフレキシブル基板が接着されるので下地基板に接触することがなくなり、良質の半導体層を形成することができる。また、厚膜部と薄膜部とからなる半導体層にフレキシブル基板が接着されるので、半導体層とフレキシブル基板とからなる半導体装置全体がフレキシブル性を有し、かつ、丈夫な構造にすることができる。さらには、厚膜部を有するので高耐圧性素子を形成することも可能となる。
【００１７】
【発明の実施の形態】
本発明の第一の半導体装置製造方法は、上述したように（ａ）下地基板上に絶縁膜を形成する工程と、（ｂ）絶縁膜上に半導体層を形成する工程と、（ｃ）半導体層上にフレキシブル基板を接着する工程と、（ｄ）下地基板と半導体層とを絶縁膜部分にて分離する工程とからなる。
【００１８】
ここで、（ａ）下地基板に絶縁膜を形成する工程では、下地基板に、たとえばＳｉ、Ｇｅ等の元素半導体基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体、ガラス基板等、種々の基板を用いることができる。一般的には単結晶Ｓｉ基板又は多結晶Ｓｉ基板が好ましい。
【００１９】
絶縁膜としては、Ｓｉ酸化膜、Ｓｉ窒化膜、ＳｉＯＮ膜などが好適であるが、これに限られず、後の工程で容易に劈開又はエッチングできる材料であればよい。
【００２０】
（ｂ）半導体層を形成する工程では、半導体層材料として、たとえば、元素半導体（Ｓｉ、Ｇｅなど）、化合物半導体（ＧａＡｓ、ＩｎＰ、ＺｎＳｅ、ＣｓＳなど）を用いることができるが、なかでもＳｉが好適である。
形成する半導体層の膜厚は、外力が加わった場合にフレキシブル性を有するようにするため、２５μｍ〜１００μｍの範囲、より好ましくは２５μｍ〜５０μｍの範囲とするのがよい。
【００２１】
半導体層を形成した後、この半導体層に半導体素子を形成するようにしてもよい。これによりフレキシブル性を有する半導体素子を作ることができる。素子の種類については特に限定されず、例えばＭＯＳトランジスタ、メモリ素子などを形成することができる。また、複数の素子を形成して回路を形成することもできる。
【００２２】
ここで半導体層としてＳｉを用いる場合、半導体層がＳｉの結晶層からなるものであってもよい。特に、ａ−Ｓｉ膜を形成し、触媒法によってこれをＳｉ結晶化するようにしてもよい。すなわち、ａ−Ｓｉ膜上に触媒層を形成して触媒反応によりＳｉ結晶化することにより結晶半導体層を容易に形成することができる。この場合の触媒層材料としてはニッケル、鉄、コバルト、白金などの金属、又はこれらの元素の少なくとも１つを含有する混合材料が好適である。また、触媒材料としてニッケル等の金属元素の代わりに、珪化ニッケルなどの珪化物を用いてもよい。
【００２３】
触媒法による結晶化を行う場合であって多数の素子を基板上に同時に形成する際には、ａ−Ｓｉ膜を形成した後にａ−Ｓｉ膜をパターニングして分離してからＳｉ結晶化するようにしてもよい。これにより、素子形成工程の早い段階で素子ごとに分離を行うことができるので、最終工程でのダイシングが不要になる。
【００２４】
また、触媒法による結晶化を行う場合に、あらかじめ触媒層をパターニングしてもよい。触媒層をパターニングすることにより、Ｓｉ結晶膜は横方向に成長させることができる。横方向に成長させた膜は、縦方向に成長させた膜に比較してより単結晶に近い膜構造（グレインサイズが横方向成長膜の方が大きく成長する）となるため、後段の素子形成の際により良質な膜質の素子を形成することができる。
【００２５】
（ｃ）半導体層上にフレキシブル基板を接着する工程では、基板材料としてフレキシブル性を有する樹脂を用いてもよい。樹脂材料としては、たとえばポリイミド系樹脂フィルム、ポリエステル系樹脂フィルム等が好適である。また、樹脂材料以外、たとえばステンレスフィルムをフレキシブル基板として用いることもできる。
半導体層とフレキシブル基板との接着には、接着剤を用いてもよいし、樹脂材料のように材料自身が接着性を有するものであればその材料自身で接着するようにしてもよい。
【００２６】
（ｄ）下地基板と半導体層とを絶縁膜部分にて分離する工程では、劈開により分離が行われてもよいし、エッチングにより分離が行われてもよい。エッチングによる分離を行う場合は、フレキシブル基板にはフッ酸などのエッチャントに対する耐薬品性が要求されることになる。そのため、フレキシブル基板には上述したようなステンレスフィルムや樹脂材料が用いられることになる。
【００２７】
また、本発明の第二の半導体装置製造方法では、上述したように（ｅ）下地基板上に絶縁膜を形成し、この絶縁膜に凹部をパターニングする工程と、（ｆ）絶縁膜に形成された凹部が厚膜部となり凹部に隣接する絶縁膜上が薄膜部となるように絶縁膜上に厚膜部と薄膜部とを有する半導体層を形成する工程と、（ｇ）下地基板と半導体層とを絶縁膜部分にて分離する工程と、（ｈ）分離した半導体層の下地基板側にフレキシブル基板を接着する工程とからなる。
【００２８】
（ｅ）下地基板上に絶縁膜を形成し、絶縁膜上に凹部をパターニングする工程では、下地基板に、たとえばＳｉ、Ｇｅ等の元素半導体基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体、ガラス基板等、種々の基板を用いることができる。一般的には単結晶Ｓｉ基板又は多結晶Ｓｉ基板を用いるのが好ましい。
【００２９】
絶縁膜としては、Ｓｉ酸化膜が好適であるが、これに限られず、Ｓｉ窒化膜、ＳｉＯＮ膜などであってもよい。ただし、フォトリソグラフィ技術によりパターニングできる絶縁膜であることが必要である。
【００３０】
凹部を形成するのは、後工程でこの凹部に半導体材料を埋め込むことにより厚膜部を形成するためである。すなわち、凹部の深さが薄膜部と厚膜部との段差となる。したがって凹部の深さにより厚膜部と薄膜部との段差を調整する。
【００３１】
凹部のパターンは、凹部により形成される厚膜部に隣接する薄膜部が、フレキシブル性を有することができる形状であればどのような形状でもよい。たとえば直線状に薄膜部が形成され、この薄膜部の両側に平行に直線状の厚膜部が形成されるように凹部パターンを形成してもよい。また、平面状の薄膜部に格子状に厚膜部が配列されるように凹部パターンを形成して、厚膜部の周囲に薄膜部が隣接するようにしてもよい。
【００３２】
なお、厚膜部に隣接するように薄膜部を少なくとも１つ設けることがフレキシブル性を有するために必要であるが、複数の厚膜部と複数の薄膜部とを交互に隣接するように設けて複数の薄膜部でフレキシブル性を有するようにしてもよい。
【００３３】
（ｆ）絶縁膜に形成された凹部が厚膜部となり凹部に隣接する絶縁膜上が薄膜部となるように絶縁膜上に厚膜部と薄膜部とを有する半導体層を形成する工程では、半導体層に外力が加わったときにフレキシブル性を有するようにするため、半導体層の薄膜部の厚みが２５μｍ〜１００μｍの範囲、より好ましくは２５μｍ〜５０μｍの範囲とするのがよい。
厚膜部の厚みについては、（薄膜部がフレキシブル性を有するため）フレキシブル性の観点からの制限はないが、薄膜部と厚膜部との厚みのバランスを考慮して １００μｍ〜３００μｍの範囲とするのが好ましく、たとえば１００μｍ程度にするのが好ましい。
【００３４】
半導体層の材料としては、厚膜部と薄膜部とを隣接して形成できる材料であれば何でもよい。たとえば、元素半導体（Ｓｉ、Ｇｅなど）、化合物半導体（ＧａＡｓ、ＩｎＰ、ＺｎＳｅ、ＣｓＳなど）を用いることができるが、なかでもＳｉが好適である。
【００３５】
ここで、半導体層材料としてＳｉ結晶を用いる場合に、触媒法により厚膜部と薄膜部とを形成するようにしてもよい。すなわち、（ｆ）工程で形成される半導体層がＳｉ結晶層であり、（ｆ）工程での厚膜部と薄膜部との形成が、（ｆ１）絶縁膜上にａ−Ｓｉ膜を形成する工程と、（ｆ２）ａ−Ｓｉ膜上に触媒層を形成する工程と、（ｆ３）凹部内のａ−Ｓｉ膜上に触媒層が残るように触媒層をパターニングする工程と、（ｆ４）ａ−Ｓｉ膜と触媒層とを反応させて結晶化することによりＳｉ結晶層を形成する工程と、（ｆ５）触媒層を除去する工程とからなるものであってもよい。
【００３６】
これによれば、凹部を含む絶縁膜上にａ−Ｓｉ膜が形成される。さらに、凹部内に触媒層が形成され、この触媒層とａ−Ｓｉ膜とを反応させることにより、ａ−Ｓｉ膜が結晶化され、凹部内にＳｉ結晶の厚膜部が形成されるとともに凹部でない絶縁膜部分にＳｉ結晶の薄膜部が形成されたＳｉ結晶層が形成される。続いて触媒材料を除去する。
この結果、下地基板表面の影響を受けることなくフレキシブル性を有するＳｉ結晶層半導体を形成することができる。
【００３７】
このときの触媒層材料としてはニッケル、鉄、コバルト、白金などの金属、又はこれらの元素の少なくとも１つを含有する混合材料が好適である。また、触媒材料としてニッケル等の金属元素の代わりに、珪化ニッケルなどの珪化物を用いてもよい。
【００３８】
（ｆ）工程での半導体層工程後に、厚膜部と薄膜部との少なくともいずれかに半導体素子が形成されるようにしてもよい。これにより、フレキシブル性を有する半導体素子を形成することができる。素子の種類については特に限定されず、例えばＭＯＳトランジスタ、メモリ素子など何でもよい。複数の素子を形成して回路を形成してもよい。
【００３９】
ただし、薄膜部は耐電圧特性が必ずしも良好ではないので、高耐圧素子を形成するときは厚膜部に形成するようにする。
したがって、液晶駆動回路のような高耐圧素子を含む回路を形成する場合には、薄膜部には高耐圧素子を含まないロジック回路用の素子、厚膜部にはＴＦＴトランジスタのような高耐圧素子を含むドライバ回路用の素子を形成するようにして半導体基板全体に素子を配置するのが好ましい。このようにすれば、フレキシブルでかつコンパクトな半導体装置を形成することができる。
【００４０】
（ｇ）下地基板と半導体層とを絶縁膜部分にて分離する工程では、絶縁膜部分を劈開することにより分離が行われてもよいし、エッチングにより分離が行われてもよい。
エッチングによる分離が行われる場合、絶縁膜の種類に応じてエッチャントが選択されるが、たとえばＳｉ酸化膜の場合にはフッ酸混合溶液が用いられる。
なお、エッチングの際に半導体基板を支持する目的で、半導体基板表面側に第２の支持基板を仮に接着するようにしてもよい。第２支持基板としてはエッチャントに耐性を有するものが用いられるが、たとえばステンレスフィルムが好適である。
【００４１】
（ｈ）分離した半導体層の下地基板側にフレキシブル基板を接着する工程では、厚膜部と薄膜部とに接着できるフレキシブル基板が用いられる。フレキシブル基板としては、たとえばポリイミド系樹脂フィルム、ポリエステル系樹脂フィルム等のフレキシブルな樹脂を用いることができる。これらは接着剤を用いないで直接凹凸がある半導体層に接着することができるので好適である。
また、材料自身が接着性を有しないフレキシブル基板の場合は、接着剤を用いて半導体層に貼り付けてもよい。
【００４２】
以下、図面を用いて本発明の実施の形態について説明する。
実施形態１
図１、図２は、本発明の一実施形態である半導体装置製造方法の製造工程を説明する図である。
半導体装置製造に使用する下地基板１１としては、単結晶Ｓｉ基板を用いる。まず、不純物濃度が５×１０１５ｃｍ−３程度のｐ型Ｓｉの下地基板１１（ｎ型Ｓｉ基板或いはｐ型Ｓｉ基板の表面にｐ型又はｎ型エピタキシャルＳｉ層を例えば１μｍ程度の膜厚に成長させたいわゆるエピタキシャル基板、あるいはガラス基板であってもよい）を用意する（図１（ａ））。
下地基板１１の上に、絶縁膜である厚さ２０００Åの下地Ｓｉ酸化膜１２（ＳｉＯ２）をプラズマＣＶＤ法によって形成する（図１（ｂ））。
【００４３】
次にプラズマＣＶＤ法によってａ−Ｓｉ膜１３を５００〜３０００Å、たとえば１５００Å堆積し、４３０℃の窒素雰囲気中で０．１〜２時間、たとえば、０．５時間加熱することにより、水素出しを行う（図１（ｃ））。
【００４４】
続いて、スパッタ法によって触媒としてのニッケルを厚さ１００〜１０００Å、例えば５００Å堆積してニッケル層１４を形成する（図１（ｄ））。ニッケル層１４の成膜時に、基板を１００〜５００℃、好ましくは１８０〜２５０℃に加熱しておくことにより、ａ−Ｓｉ膜１３とニッケル層１４との密着性を向上させることができ、後の触媒反応により良質な半導体層を得ることができる。なお、ニッケルの代わりに珪化ニッケルを用いてもよい。
【００４５】
その後、４５０〜５８０℃で１〜１０分だけ加熱する。これによりニッケル層１４とａ−Ｓｉ膜１３との触媒反応が生じ、界面に薄いＳｉ結晶層１５が形成される（図１（ｅ））。
このとき、図１（ｄ）に示すように、予めニッケル層１４をパターニングしておくのが好ましい。パターニングによってニッケル層１４とａ−Ｓｉ膜１３との接触面積を調整することによりＳｉ結晶層の膜厚制御（結晶化速度の制御）を行うことができる。これは堆積されたニッケルが熱処理により珪化ニッケルとなり、またニッケルが通過した部分がＳｉ結晶となるためである。
また、パターニングをしておくことにより、Ｓｉ結晶を横方向に成長させることができ、良質なＳｉ結晶を形成することができる。
この薄いＳｉ結晶層１５の厚さは反応温度、反応時間に依存するが、５５０℃、１０分の条件では、約３００Åほど形成される。
【００４６】
次いで、これを４５０〜５８０℃のアニール炉内で、例えば５５０℃の窒素雰囲気中にて８時間アニールする。この工程によってａ−Ｓｉ膜全体が結晶化されることにより、Ｓｉ結晶層１６を得ることができる（図２（ｆ）〜図２（ｇ））。
なお、Ｓｉ結晶層１６の厚みは２５μｍ〜１００μｍ、たとえば５０μｍとしてフレキシブル性を与えるようにしておく。
【００４７】
次に、ニッケル、および、ニッケルとの反応で生じた珪化ニッケルを５〜３０％の塩酸でエッチングする。このエッチングではａ−Ｓｉ膜と（珪化）ニッケルとの反応によって生じた結晶Ｓｉには影響がおよばない。（図２（ｇ））
【００４８】
続いてＳｉ結晶層１６に半導体素子１８を形成する。その後、フレキシブル基板である第２基板１７（耐フッ酸性のあるステンレスフィルム）を表面側に接着する（図２（ｈ））。この第２基板１７は、次のエッチング工程の際に半導体層を支持する機能も有する。
【００４９】
その後、フッ酸溶液に浸漬してＳｉ酸化膜１２をエッチング除去し、結晶Ｓｉ層１６を下地基板１１から離脱させる。あるいは、Ｓｉ酸化膜１２を劈開することにより除去してもよい。下地基板１１から研磨するようにしてもよい。これにより、フレキシブルな半導体層とフレキシブル基板とからなる半導体装置を得ることができる（図２（ｉ））。
なお、複数の半導体素子１８が一度に形成されている場合で、必要な場合にはこの状態でダイシングを行うことにより素子ごとに分離するようにする。
【００５０】
図３は上記製造方法により形成された半導体装置の構成を示す断面図である。本発明の半導体装置は、半導体層２１とフレキシブル基板２２と半導体素子２３とから構成される。
この半導体層２１はＳｉ結晶層からなり、その半導体層２１の表面は下地基板の影響を受けない工程で形成されているので、下地基板のモフォロジー等が現われていないものとなっている。半導体層２１の厚みは２５μｍ〜１００μｍの範囲になるようにしてフレキシブル性を有するようにしている。
【００５１】
半導体素子２３は、Ｓｉ結晶層を用いて形成できる素子であれば何でもよく、たとえばＭＯＳトランジスタなどが形成される。高耐圧素子を含む場合は、フレキシブル性を損なわない範囲でＳｉ結晶層の膜厚を厚くしている。
【００５２】
フレキシブル基板２２にはステンレスフィルムが用いられる。このステンレスフィルムは、上述したように第２基板１７をそのまま用いたものである。
【００５３】
実施形態２
次に、本発明の第２の実施形態について図面を用いて説明する。第１の実施形態では半導体装置の形成後にダイシング工程で素子分離を行うのに対し、第２の実施形態では、半導体装置製造工程の早い段階で先に素子分離を行うようするものである。
【００５４】
図４、図５は本発明の第２の実施形態である半導体装置製造方法の製造工程を説明する図である。
半導体装置製造に使用する下地基板１１としては、単結晶Ｓｉ基板を用いる。まず、不純物濃度５×１０１５ ｃｍ−３程度のｐ型Ｓｉの下地基板１１（ｎ型Ｓｉ基板或いはｐ型Ｓｉ基板の表面にｐ型又はｎ型エピタキシャルＳｉ層を例えば１μｍ程度の膜厚に成長させたいわゆるエピタキシャル基板でもあるいはガラス基板でもよい）を用意する（図４（ａ））。
下地基板１１の上に、厚さ２０００Åの下地Ｓｉ酸化膜（ＳｉＯ２）１２をプラズマＣＶＤ法によって形成する（図４（ｂ））。
【００５５】
次にプラズマＣＶＤ法によってａ−Ｓｉ膜１３を５００〜３０００Å、例えば１５００Å堆積し、４３０℃窒素雰囲気中で、０．１〜２時間、例えば０．５時間加熱することにより水素出しをおこなった後、フォトリソグラフィ技術を用いて素子分離形成のためのパターニングをａ−Ｓｉ膜１３に行い、ａ−Ｓｉ膜を分離しておく（図４（ｃ））。
【００５６】
続いてスパッタ法によって触媒としてニッケルを厚さ１００〜１０００Å、例えば５００Å堆積し、ニッケル層１４を形成する（図４（ｄ））。ニッケル層１４の成膜時に、基板を１００〜５００℃、好ましくは１８０〜２５０℃に加熱しておくことにより、ａ−Ｓｉ膜１３とニッケル層１４との密着性を向上させることができ、後の触媒反応により良質な半導体層を得ることができる。なお、ニッケルの代わりに珪化ニッケルを用いてもよい。
【００５７】
その後、４５０〜５８０℃で１〜１０分だけ加熱する。これによりニッケル層１４とａ−Ｓｉ膜１３との触媒反応が生じ、界面に薄いＳｉ結晶層１５が形成される（図５（ｅ））。
この薄いＳｉ結晶層１５の厚さは反応温度、時間に依存するが５５０℃、１０分の条件では約３００Åである。
このとき、ａ−Ｓｉ膜１３がすでに分離されているので、薄いＳｉ結晶膜１５も分離された形状で成長する。
【００５８】
次いで、これを４５０〜５８０℃のアニール炉内で、例えば５５０℃の窒素雰囲気中にて８時間アニールする。この工程によってａ−Ｓｉ膜１３全体が結晶化し、さらに横方向に成長し、予め分離されたＳｉ結晶層１６を得ることができる（図５（ｅ）〜図５（ｆ））。
なお、Ｓｉ結晶層１６の厚みは２５μｍ〜１００μｍ、たとえば５０μｍとしてフレキシブル性を与えるようにしておく。
次に、ニッケル、ニッケルと反応して生じた珪化ニッケル膜を５〜３０％の塩酸でエッチングする。このエッチングではａ−Ｓｉ膜と（珪化）ニッケルとの反応によって生じたＳｉ結晶には影響がおよばない（図５（ｆ））。
【００５９】
次に分離されたＳｉ結晶層１６ごとに半導体素子１８を形成する。その後、フレキシブル基板である第２基板１７（耐フッ酸性のあるステンレスフィルム）を表面側に接着する（図５（ｇ））。この第２基板１７は、次のエッチング工程の際に半導体層を支持する機能も有する。
【００６０】
その後、フッ酸溶液に浸漬してＳｉ酸化膜１２をエッチング除去し、結晶Ｓｉ層１６を下地基板１１から離脱させる。あるいは、Ｓｉ酸化膜１２を劈開することにより除去してもよい。これにより、フレキシブルな半導体層１６とフレキシブルな第２基板１７とからなる半導体装置を得ることができる（図２（ｈ））。この方法によれば、半導体装置は素子ごとに分離した状態で形成される。すなわちフレキシブルな第２基板１７上に素子ごとに完全に分離された半導体層１６が形成されるので、さらにフレキシブル性に優れた半導体装置とすることができる。
なお、必要であれば、この状態で第２基板１７をダイシングしてもよい。
【００６１】
実施形態３
次に、本発明の第３の実施形態について図面を用いて説明する。図６、図７は本発明の第３の実施形態である半導体装置製造方法の製造工程を説明する図である。
半導体装置製造に使用する下地基板１１としては、単結晶Ｓｉ基板を用いる。まず、不純物濃度５×１０１５ ｃｍ−３程度のｐ型Ｓｉの下地基板１１（ｎ型Ｓｉ基板或いはｐ型Ｓｉ基板の表面にｐ型又はｎ型エピタキシャルＳｉ層を例えば１μｍ程度の膜厚に成長させたいわゆるエピタキシャル基板でもあるいはガラス基板でもよい）を用意する（図６（ａ））。
下地基板１１の上に、厚さ２０００Åの下地Ｓｉ酸化膜（ＳｉＯ２）１２をプラズマＣＶＤ法によって形成する（図６（ｂ））。
【００６２】
次にフォトリソグラフィ技術によりレジストを用いてパターニングを行い、下地Ｓｉ酸化膜１２に対して約１０００Åのエッチングを行い、凹部７を形成する（図６（ｃ））。
【００６３】
次に、レジスト剥離後、プラズマＣＶＤ法によってａ−Ｓｉ膜１３を凹凸状の段差が形成されたＳｉ酸化膜１２上に５００〜３０００Å、例えば５００Å堆積する。そして窒素雰囲気中で、温度４３０℃、０．１〜２時間、例えば０．５時間の間ａ−Ｓｉ膜１３の水素出しを行う。
続いてスパッタ法によって触媒層となるニッケル層１４を厚さ１００〜１０００Å、例えば５００Å堆積する（図６（ｄ））。ここで、ニッケル層１４の成膜時に、基板を１００〜５００℃、好ましくは１８０〜２５０℃に加熱しておくことにより、ａ−Ｓｉ膜１３とニッケル層１４との密着性を向上させることができ、後の触媒反応により良質な半導体層を得ることができる。なお、ニッケルの代わりに珪化ニッケルを用いてもよい。
【００６４】
次に、ａ−Ｓｉ膜上のニッケル層１４のうち凹部７内に堆積したニッケル層１４を残すようにパターニングを行う（図６（ｅ））。
【００６５】
その後、４５０〜５８０℃、窒素雰囲気で１〜１０分だけ加熱して、上記ニッケル層１４とａ−Ｓｉ膜１３とを触媒反応させ、その界面に薄いＳｉ結晶層１９を形成する。このＳｉ結晶層１９の厚さは反応温度、時間に依存して定まるが、例えば５５０℃、１０分の条件では、約３００Åの膜厚のものが形成される（図６（ｆ））。
【００６６】
次いで、これをアニール炉中４５０〜５８０℃、例えば窒素雰囲気中５５０℃で８時間アニールする。これによってａ−Ｓｉ膜全体を結晶化させ、Ｓｉ結晶層２０を得る（図７（ｇ））。
【００６７】
なお、図７（ｇ）のようにＳｉ結晶層２０の表面がフラットになるのは島状ニッケルが珪化ニッケル膜として横方向に成長するためである。そして横方向に成長したＳｉ結晶層２０はグレインサイズが大きく膜質が良好となる。
したがって、横方向に成長することにより形成される薄膜部のみに素子を形成するようにして、特に良質の半導体層のみを用いて半導体装置を作るようにすることもできる。
【００６８】
次に、ニッケル、および、ニッケルと反応して生じた珪化ニッケルを５〜３０％の塩酸でエッチング除去する。このエッチングではａ−Ｓｉ膜と（珪化）ニッケルとの反応によって生じたＳｉ結晶には影響はおよばない（図７（ｇ））。
そして最終的に、薄膜部Ａ、厚膜部Ｂとなる部位のそれぞれの膜厚を、薄膜部は２５μｍ〜５０μｍ程度、厚膜部は１００μｍ程度にする。
【００６９】
次に上記Ｓｉ結晶膜２０の薄膜部Ａ、厚膜部Ｂに半導体素子を形成する（図６（ｈ））。液晶パネルを駆動させるための素子である液晶駆動回路を例にとると、シフトレジスタ等のような低電圧で動作させる素子のみで形成されるロジック回路部８は薄膜部Ａに、また、ＤＡ変換器や出力回路等の高電圧で動作させる（即ち高耐圧素子を含む）ドライバ回路部９は耐電圧性の観点から厚膜部Ｂに形成する（図７（ｈ））。
【００７０】
次に、第２基板１７として耐フッ酸性のあるステンレスフィルムを、接着剤を用いて結晶Ｓｉ層２０の表面側に接着する（図７（ｉ））。この第２基板１７は、次のエッチング工程の際に半導体層を支持するために接着されるものである。なお、本実施形態では、後の工程において第２基板１７とは別にフレキシブル基板を取り付けるので、第１、第２実施形態とは異なり、必ずしも第２基板１７がフレキシブル性を有する必要はない。
【００７１】
その後、フッ酸溶液に浸漬してＳｉ酸化膜１２をエッチング除去し、結晶Ｓｉ層２０を下地基板１１から離脱させる。なお、Ｓｉ酸化膜１２は、劈開により除去してもよい。下地基板１１から研磨するようにしてもよい。（図７（ｊ））。
【００７２】
次に樹脂１８（たとえばポリイミド系樹脂フィルム、ポリエステル系樹脂フィルム等）を用いてＳｉ結晶層２０の裏面側（凹凸面を有する下地基板側）を埋めるようにしてに接着する（図７（ｋ））。樹脂１８は流動性樹脂を流し込み、これを固めるようにして接着する。あるいは、接着剤により半導体基板２０にフィルム状のフレキシブル基板を接着するようにしてもよい。
その後、第２基板１７をＳｉ結晶層２０から離脱することにより、フレキシブルな半導体装置を完成する（図７（ｋ））。
その後、必要に応じて、ダイシングを行うことにより素子ごとに分離してもよい。（図７（ｌ））。
【００７３】
なお、実施形態３の変形実施態様としてＳＯＩ基板を用いてもよい。すなわち、ＳＯＩ基板のＳｉ層と絶縁層の界面近傍に部分的に酸素注入を行い、注入後にたとえば１３５０℃で４時間の窒素アニール処理を行うことにより、ＳＯＩ基板本来の絶縁層と注入によるＳｉ酸化膜層とからなる凹凸絶縁物層をＳＯＩ基板内に形成し、この凹凸絶縁層の上にＳｉ層の薄膜部と厚膜部とを形成するようにしてもよい。ただし、分離工程での容易さを考慮すると触媒を用いた製造方法の方が好ましい。
【００７４】
図８は実施形態３の方法により形成した半導体装置の構成を示す図であり、図８（ａ）は応力を加えていない通常状態の断面構成図、図８（ｂ）は応力を加えた状態の断面構成図である。
この半導体装置は半導体層１とフレキシブル基板２と半導体素子３、４とから構成される。
【００７５】
半導体層１には、Ｓｉ結晶層が用いられており、厚膜部Ａと薄膜部Ｂとが形成されている。
フレキシブル基板２には、樹脂基板（例えばポリイミド系樹脂フィルム、ポリエステル系樹脂フィルム等）が用いられている。フレキシブル基板２は、厚膜部Ａ、薄膜部Ｂがそれぞれ支持できるように接着される。
【００７６】
半導体素子３は薄膜部Ａに形成され、半導体素子４は厚膜部Ｂに形成される。このように薄膜部Ａ、厚膜部Ｂのいずれにも半導体素子３、４を形成することができるが、たとえば液晶ドライバを例にとると、薄膜部Ａには高耐圧素子を含まないロジック回路、厚膜部Ｂには高耐圧素子であるＴＦＴトランジスタを有するドライバ回路を形成するようにして耐電圧性を高めるようにしてある。
【００７７】
薄膜部Ａの厚みは、十分なフレキシブル性を発揮できるようにするため２５μｍ〜５０μｍの範囲としている。また、厚膜部Ｂの厚みは、薄膜部Ａとのバランスから１００μｍ程度にしている。
【００７８】
なお、この半導体装置では、図８に示すように両端に厚膜部Ｂ、中央に薄膜部Ａを形成するようにして中央の薄膜部Ａでフレキシブル性を発揮するようにしたが、形状はこれに限られない。例えば薄膜部Ａを両側に配置して中央に厚膜部Ｂを配置するようにしてもよい。また、薄膜部Ａと厚膜部Ｂとをそれぞれ２つ以上、交互に隣接配置するようにすることによりフレキシブル性を保持しつつ基板面積を拡大するようにしてもよい。
【００７９】
このようにして形成されたフレキシブルな半導体装置を、たとえばプラスチック液晶パネルに搭載した場合、半導体装置自身がフレキシブルであるため、液晶パネルに何らかの応力がかかった場合においても、安定に動作させることが可能となる。
【００８０】
【発明の効果】
本発明によれば、フレキシブル性を有する半導体装置を簡便な方法で製造することができる。
しかも、半導体層を製造する際に下地基板に直接には接しないようにして形成されるため、自由に基板を選定でき、下地基板の影響を受けずに半導体装置を製造することができる。
【００８１】
また半導体素子が形成されるＳｉ結晶半導体層をａ−Ｓｉ膜と触媒材料とを用いて触媒反応により形成する場合には、触媒材料の形成領域を制御することにより、選択的なＳｉ成長が可能であるため膜厚の制御を行いつつ最適な膜厚条件での製造が可能である。
【００８２】
また半導体層が厚膜部と薄膜部とを有する場合は、ロジック回路部を薄膜部に形成し、高耐圧トランジスタを有するドライバ回路を厚膜部に形成することによりフレキシブルな半導体装置を小さい面積にて形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である半導体装置製造方法の製造工程を説明する図。
【図２】本発明の第１の実施形態である半導体装置製造方法の製造工程を説明する図。
【図３】本発明の第１の実施形態である半導体装置製造方法により形成される半導体装置の断面構成図。
【図４】本発明の第２の実施形態である半導体装置製造方法の製造工程を説明する図。
【図５】本発明の第２の実施形態である半導体装置製造方法の製造工程を説明する図。
【図６】本発明の第３の実施形態である半導体装置製造方法の製造工程を説明する図。
【図７】本発明の第３の実施形態である半導体装置製造方法の製造工程を説明する図。
【図８】本発明の第３の実施形態である半導体装置製造方法により形成される半導体装置の断面構成図。
【図９】従来からの半導体装置製造方法の製造工程を説明する図。
【符号の説明】
１：半導体基板
２：フレキシブル基板
３：半導体素子（高耐圧素子を含まない）
４：半導体素子（高耐圧素子を含む）
７：凹部
８：ロジック回路
９：ドライバ回路
１１：下地基板（ｐ型Ｓｉ基板）
１２：絶縁膜（Ｓｉ酸化膜）
１３：ａ−Ｓｉ膜
１４：触媒層（ニッケル層）
１５：薄いＳｉ結晶層
１６：Ｓｉ結晶層
１７：第２基板
１８：樹脂
１９：薄いＳｉ結晶層
２０：Ｓｉ結晶層
Claims (15)
- （ａ）下地基板上に絶縁膜を形成する工程と、
（ｂ）絶縁膜上に半導体層を形成する工程と、
（ｃ）半導体層上にフレキシブル基板を接着する工程と、
（ｄ）下地基板と半導体層とを絶縁膜部分にて分離する工程とからなることを特徴とする半導体装置の製造方法。 - （ｂ）工程で形成される半導体層がＳｉ結晶層であり、（ｂ）工程が、
（ｂ１）絶縁膜上にａ−Ｓｉ膜を形成する工程と、
（ｂ２）ａ−Ｓｉ膜上に触媒層を形成する工程と、
（ｂ３）ａ−Ｓｉ膜と触媒層とを反応させて結晶化することによりＳｉ結晶層を形成する工程と、
（ｂ４）触媒層を除去する工程とからなることを特徴とする請求項１に記載の半導体装置の製造方法。 - （ｂ）工程後に、半導体層に半導体素子を形成する工程をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- （ｂ１）工程は、ａ−Ｓｉ膜を形成した後にａ−Ｓｉ膜をパターニングして分離する工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
- （ｂ２）工程は、触媒層を形成した後、触媒層をパターニングする工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
- （ｄ）工程での分離が、絶縁膜の劈開又は絶縁膜のエッチングにより行われることを特徴とする請求項１に記載の半導体装置の製造方法。
- 請求項１に記載の工程で製造され、半導体層の膜厚が２５μｍ〜１００μｍであることを特徴とする半導体装置。
- 半導体層がＳｉ結晶層であることを特徴とする請求項７に記載の半導体装置。
- （ｅ）下地基板上に絶縁膜を形成し、この絶縁膜に凹部をパターニングする工程と、
（ｆ）絶縁膜に形成された凹部が厚膜部となり凹部に隣接する絶縁膜上が薄膜部となるように絶縁膜上に厚膜部と薄膜部とを有する半導体層を形成する工程と、（ｇ）下地基板と半導体層とを絶縁膜部分にて分離する工程と、
（ｈ）分離した半導体層の下地基板側にフレキシブル基板を接着する工程とからなることを特徴とする半導体装置の製造方法。 - （ｆ）工程で形成される半導体層がＳｉ結晶層であり、（ｆ）工程での厚膜部と薄膜部との形成が、
（ｆ１）絶縁膜上にａ−Ｓｉ膜を形成する工程と、
（ｆ２）ａ−Ｓｉ膜上に触媒層を形成する工程と、
（ｆ３）凹部内のａ−Ｓｉ膜上に触媒層が残るように触媒層をパターニングする工程と、
（ｆ４）ａ−Ｓｉ膜と触媒層とを反応させて結晶化することによりＳｉ結晶層を形成する工程と、
（ｆ５）触媒層を除去する工程とからなることを特徴とする請求項９に記載の半導体装置の製造方法。 - （ｆ）工程後に、厚膜部と薄膜部との少なくともいずれかに半導体素子を形成する工程をさらに含むことを特徴とする請求項９に記載の半導体装置の製造方法。
- （ｆ）工程後に、厚膜部に高耐圧素子を有する回路を形成し、薄膜部に高耐圧素子を含まない回路を形成する工程をさらに含むことを特徴とする請求項９に記載の半導体装置の製造方法。
- （ｇ）工程での分離が、絶縁膜の劈開又は絶縁膜のエッチングにより行われることを特徴とする請求項９に記載の半導体装置の製造方法。
- 請求項９に記載の工程で製造され、半導体層の薄膜部の膜厚が２５μｍ〜５０μｍであることを特徴とする半導体装置。
- 半導体層がＳｉ結晶層である請求項１４に記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002230056A JP2004071874A (ja) | 2002-08-07 | 2002-08-07 | 半導体装置製造方法および半導体装置 |
| CNB031525067A CN1258226C (zh) | 2002-08-07 | 2003-08-01 | 半导体装置的制造方法及半导体装置 |
| TW092121302A TWI285429B (en) | 2002-08-07 | 2003-08-04 | Semiconductor device production method |
| EP03017893A EP1396876A3 (en) | 2002-08-07 | 2003-08-05 | Method for transferring a semiconductor thin film on a flexible substrate |
| KR10-2003-0054440A KR100538678B1 (ko) | 2002-08-07 | 2003-08-06 | 반도체장치의 제조방법 및 반도체장치 |
| US10/635,645 US6908834B2 (en) | 2002-08-07 | 2003-08-07 | Semiconductor device production method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002230056A JP2004071874A (ja) | 2002-08-07 | 2002-08-07 | 半導体装置製造方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004071874A true JP2004071874A (ja) | 2004-03-04 |
Family
ID=31492315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002230056A Pending JP2004071874A (ja) | 2002-08-07 | 2002-08-07 | 半導体装置製造方法および半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6908834B2 (ja) |
| EP (1) | EP1396876A3 (ja) |
| JP (1) | JP2004071874A (ja) |
| KR (1) | KR100538678B1 (ja) |
| CN (1) | CN1258226C (ja) |
| TW (1) | TWI285429B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227875A (ja) * | 2006-01-24 | 2007-09-06 | Seiko Epson Corp | 薄膜半導体装置、電子機器及び製造方法 |
| JP2015133510A (ja) * | 2006-04-07 | 2015-07-23 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | ゴム基板上での高パフォーマンスエレクトロニクスのための伸縮性単結晶シリコン |
| US9450043B2 (en) | 2004-06-04 | 2016-09-20 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521292B2 (en) | 2004-06-04 | 2009-04-21 | The Board Of Trustees Of The University Of Illinois | Stretchable form of single crystal silicon for high performance electronics on rubber substrates |
| WO2007106502A2 (en) * | 2006-03-13 | 2007-09-20 | Nanogram Corporation | Thin silicon or germanium sheets and photovoltaics formed from thin sheets |
| KR20120042151A (ko) * | 2010-10-22 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 플렉서블 디스플레이 장치의 제조 방법 |
| US20130001657A1 (en) * | 2011-06-30 | 2013-01-03 | International Business Machines Corporation | Self-aligned iii-v mosfet diffusion regions and silicide-like alloy contact |
| US20140374151A1 (en) * | 2013-06-24 | 2014-12-25 | Jia Lin Yap | Wire bonding method for flexible substrates |
| WO2015100245A1 (en) * | 2013-12-23 | 2015-07-02 | University Of Houston System | Flexible single-crystalline semiconductor device and fabrication methods thereof |
| CN104103648B (zh) * | 2014-07-24 | 2017-12-05 | 上海天马微电子有限公司 | 柔性显示设备、柔性显示母板及其制作方法 |
| WO2016064004A1 (ko) * | 2014-10-23 | 2016-04-28 | 하나마이크론(주) | 집적회로 소자 패키지의 제조 방법 |
| CN105914135A (zh) * | 2016-05-31 | 2016-08-31 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0049286B1 (en) | 1980-04-10 | 1988-03-02 | Massachusetts Institute Of Technology | Methods of producing sheets of crystalline material and devices amde therefrom |
| US5376561A (en) | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
| KR100279217B1 (ko) * | 1994-04-13 | 2001-02-01 | 야마자끼 순페이 | 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법 |
| US6326280B1 (en) * | 1995-02-02 | 2001-12-04 | Sony Corporation | Thin film semiconductor and method for making thin film semiconductor |
| JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP0858110B1 (en) * | 1996-08-27 | 2006-12-13 | Seiko Epson Corporation | Separating method, method for transferring thin film device, and liquid crystal display device manufactured by using the transferring method |
| JPH1126733A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器 |
| JP3980159B2 (ja) * | 1998-03-05 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4884592B2 (ja) * | 2000-03-15 | 2012-02-29 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法及び表示装置の作製方法 |
| JP2001291850A (ja) * | 2000-04-10 | 2001-10-19 | Hitachi Cable Ltd | 結晶シリコン薄膜の製造方法 |
-
2002
- 2002-08-07 JP JP2002230056A patent/JP2004071874A/ja active Pending
-
2003
- 2003-08-01 CN CNB031525067A patent/CN1258226C/zh not_active Expired - Fee Related
- 2003-08-04 TW TW092121302A patent/TWI285429B/zh not_active IP Right Cessation
- 2003-08-05 EP EP03017893A patent/EP1396876A3/en not_active Withdrawn
- 2003-08-06 KR KR10-2003-0054440A patent/KR100538678B1/ko not_active Expired - Fee Related
- 2003-08-07 US US10/635,645 patent/US6908834B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9450043B2 (en) | 2004-06-04 | 2016-09-20 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9761444B2 (en) | 2004-06-04 | 2017-09-12 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9768086B2 (en) | 2004-06-04 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US10374072B2 (en) | 2004-06-04 | 2019-08-06 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US11088268B2 (en) | 2004-06-04 | 2021-08-10 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US12074213B2 (en) | 2004-06-04 | 2024-08-27 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| JP2007227875A (ja) * | 2006-01-24 | 2007-09-06 | Seiko Epson Corp | 薄膜半導体装置、電子機器及び製造方法 |
| JP2015133510A (ja) * | 2006-04-07 | 2015-07-23 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | ゴム基板上での高パフォーマンスエレクトロニクスのための伸縮性単結晶シリコン |
Also Published As
| Publication number | Publication date |
|---|---|
| US6908834B2 (en) | 2005-06-21 |
| KR100538678B1 (ko) | 2005-12-23 |
| KR20040014312A (ko) | 2004-02-14 |
| TW200406056A (en) | 2004-04-16 |
| CN1258226C (zh) | 2006-05-31 |
| EP1396876A2 (en) | 2004-03-10 |
| TWI285429B (en) | 2007-08-11 |
| EP1396876A3 (en) | 2004-10-27 |
| CN1480983A (zh) | 2004-03-10 |
| US20040029317A1 (en) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100737336B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7119365B2 (en) | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate | |
| JP3116085B2 (ja) | 半導体素子形成法 | |
| CN100573824C (zh) | 单晶硅及soi基板、半导体装置及其制造方法、显示装置 | |
| JP3939399B2 (ja) | 半導体装置の作製方法 | |
| KR100275828B1 (ko) | 석영 기판상의 단결정 실리콘 박막 트랜지스터 형성방법 | |
| JP2004071874A (ja) | 半導体装置製造方法および半導体装置 | |
| TW200832714A (en) | Fabricating method for low temperatyue polysilicon thin film | |
| US7579222B2 (en) | Manufacturing method of thin film device substrate | |
| JP2005136213A (ja) | 薄膜デバイス基板の製造方法 | |
| US20170317107A1 (en) | Novel silicon-based backplane structures and methods for display applications | |
| US6558988B1 (en) | Method for manufacturing crystalline semiconductor thin film and thin film transistor | |
| JP2000150835A (ja) | 非単結晶シリコン薄膜の製造方法 | |
| US20080132043A1 (en) | Method of manufacturing semiconductor device | |
| JP3198378B2 (ja) | 半導体装置の製造方法 | |
| US7625784B2 (en) | Semiconductor device and method for manufacturing thereof | |
| JP4545449B2 (ja) | 半導体装置の製造方法 | |
| JP2007079431A (ja) | 表示素子用アレイ基板及びその作製方法、これを用いた表示素子 | |
| JP2943006B2 (ja) | 半導体基板の製造方法 | |
| JP2001196598A (ja) | 半導体装置、その製造方法及び液晶表示装置 | |
| JP2006191102A (ja) | 局部的に単結晶シリコン層が集積された基板及びその製造方法 | |
| JPH07169969A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11297621A (ja) | 多結晶シリコン膜の成長方法 | |
| JPH0314224A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |