JP2004071630A - ジョセフソン回路用位相比較器及びこれを用いたｐｌｌ回路 - Google Patents
ジョセフソン回路用位相比較器及びこれを用いたｐｌｌ回路 Download PDFInfo
- Publication number
- JP2004071630A JP2004071630A JP2002224907A JP2002224907A JP2004071630A JP 2004071630 A JP2004071630 A JP 2004071630A JP 2002224907 A JP2002224907 A JP 2002224907A JP 2002224907 A JP2002224907 A JP 2002224907A JP 2004071630 A JP2004071630 A JP 2004071630A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- output
- closed loop
- current
- squid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
【課題】ジョセフソン回路系に適合する位相比較器を提供する。
【解決手段】極低温環境下に置かれる位相差検出ループ１１と位相差出力ＳＱＵＩＤ１２ とから位相比較器１０を構成する。位相差検出ループ１１を、永久環電流を流し得る超伝導閉ループと、超伝導閉ループに設けられた第一、第二の入力端子Ｉｎ１，Ｉｎ２ と、この閉ループ中に設けられた閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部Ｊ１と、同じくこの閉ループ中に設けられた第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部Ｊ２と、位相差出力ＳＱＵＩＤ１２ に磁気結合するためのインダクタ部Ｍ１，Ｍ２とから構成する。位相差出力ＳＱＵＩＤ１２ は非ラッチ型の直流ＳＱＵＩＤ とし、自身に設けられているインダクタ部Ｍａ，Ｍｂを位相差検出ループ１１のインダクタ部Ｍ１，Ｍ２に磁気結合させる。
【選択図】 図１
【解決手段】極低温環境下に置かれる位相差検出ループ１１と位相差出力ＳＱＵＩＤ１２ とから位相比較器１０を構成する。位相差検出ループ１１を、永久環電流を流し得る超伝導閉ループと、超伝導閉ループに設けられた第一、第二の入力端子Ｉｎ１，Ｉｎ２ と、この閉ループ中に設けられた閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部Ｊ１と、同じくこの閉ループ中に設けられた第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部Ｊ２と、位相差出力ＳＱＵＩＤ１２ に磁気結合するためのインダクタ部Ｍ１，Ｍ２とから構成する。位相差出力ＳＱＵＩＤ１２ は非ラッチ型の直流ＳＱＵＩＤ とし、自身に設けられているインダクタ部Ｍａ，Ｍｂを位相差検出ループ１１のインダクタ部Ｍ１，Ｍ２に磁気結合させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ジョセフソン回路（超伝導回路）用の位相比較器、及びその代表的な応用例としてのＰＬＬ回路（フェーズ・ロックド・ループ回路：位相同期ループ回路）に関する。
【０００２】
【従来の技術】
半導体系であるならば、二つの周波数信号の位相差を比較し、その差に応じた電気値出力（電圧出力や電流出力）を発する位相比較器は種々の構成のものが提案されている。しかし、ジョセフソン回路用としては、安定な動作が検証されたものは未だ、提示されていない。したがって、半導体系におけると同様、クロックの安定化のために極めて安定な周波数を発振する必要に駆られたときとか、或いは周波数シンセサイザとして任意所望の安定な周波数を発振するために必要なＰＬＬ回路もまた、未だ提案されていなかった。ＰＬＬ回路それ自体はそれこそ半導体系の出現以前から周知の回路構成であって、それだけにその応用範囲もきわめて広く、各種信号同期系には殆ど必須となってくるし、ジョセフソン・コンピュータではそのクロック信号の安定化にも重要な役割を果たす等、ジョセフソン回路系でも待望されてきたものである。
【０００３】
【発明が解決しようとする課題】
しかし、半導体系においては既に成熟した回路になっているとは言え、ジョセフソン回路では、スイッチング要素一つにしても、これに特有の、ほぼ純デジタル的動作をなす回路要素を用いねばならない制約から、そしてまた、一磁束量子Φｏ を一ビットとして取り扱うのを原則とする制約から、単純に既存の半導体系における位相比較器の構成を援用することはできない。
【０００４】
そこで本発明は、新たにジョセフソン回路に適当な位相比較器と、これを用いた代表的応用回路であるＰＬＬ回路を提案せんとするものである。
【０００５】
【課題を解決するための手段】
本発明ではまず、ジョセフソン回路用位相比較器として、
極低温環境下に置かれる位相差検出ループと位相差出力ＳＱＵＩＤ とを有し；
上記位相差検出ループは、
ａ 永久環電流を流し得る超伝導閉ループと；
ｂ 該超伝導閉ループに設けられた第一、第二の入力端子と；
ｃ 閉ループ中に設けられ、第一入力端子に第一の周波数信号の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部と；
ｄ 閉ループ中に設けられ、第二入力端子に第二の周波数信号の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部と；
ｅ 位相差出力ＳＱＵＩＤ に磁気結合するための相互インダクタンスの一方を形成し、かつ、閉ループ中に生じた永久環電流を保持する大きさのインダクタンスを形成するインダクタ部と；
を有し、
上記の位相差出力ＳＱＵＩＤ は非ラッチ型の直流ＳＱＵＩＤ であって、
ｆ 自身に設けられているインダクタ部を上記の一方のインダクタ部に相互インダクタンスを形成する関係で磁気結合する他方のインダクタ部とし、この相互インダクタンスを介し、位相差検出ループの閉ループ内の永久環電流の存在を抽出して、出力電流、または自身に印加されている ＳＱＵＩＤ電圧の変化分としての出力電圧を位相差検出出力信号として出力すること；
を特徴とするジョセフソン回路用位相比較器を提案する。
【０００６】
さらに本発明では、より実用的な下位構成として、
上記の位相差検出ループを複数個並設し、これに伴い、それぞれに上記相互インダクタンスを介して磁気結合する上記位相差出力ＳＱＵＩＤ も同じ数の複数個として；
これら複数個の位相差検出ループの各々の第一入力端子に並列に第一の周波数信号を、また、第二の入力端子にも並列に第二の周波数信号を印加する一方；
複数個の位相差出力ＳＱＵＩＤ は直列に接続することにより、検出感度を高めたこと；
を特徴とする位相比較器も提案する。
【０００７】
本発明ではまた、ジョセフソン回路用のＰＬＬ回路として、
基準周波数発振器の出力する基準周波数と、Ｎを１以上の整数として、電気値制御発振器の出力する発振周波数の１／Ｎとを比較し、それら両周波数の差に基づく位相差検出出力信号を出力する位相比較器と、この位相比較器の出力を積分し、交流成分を除去または低減した電流または電圧出力として制御電気値を出力するループフィルタとを含み、電気値制御発振器は、ループフィルタの出力する制御電気値を受けて、位相比較器における上記の両周波数の差がなくなる方向に自身の発振周波数を調整するＰＬＬ回路であって、
上記の位相比較器は、極低温環境下に置かれる位相差検出ループと、位相差出力ＳＱＵＩＤ とを有し；
位相差検出ループは、
ａ 永久環電流を流し得る超伝導閉ループと；
ｂ 超伝導閉ループに設けられた第一、第二の入力端子と；
ｃ 閉ループ中に設けられ、第一入力端子に第一の周波数信号としての基準周波数の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部と；
ｄ 閉ループ中に設けられ、第二入力端子に第二の周波数信号としての発振周波数の１／Ｎの周波数信号の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部と；
ｅ 位相差出力ＳＱＵＩＤ に磁気結合するための相互インダクタンスの一方のインダクタンスを形成するインダクタ部と；
を有し、
位相差出力ＳＱＵＩＤ は非ラッチ型の直流ＳＱＵＩＤ であって、
ｆ 自身に設けられているインダクタ部を上記の一方のインダクタ部に相互インダクタンスを形成する関係で磁気結合する他方のインダクタ部とし、この相互インダクタンスを介し、位相差検出ループの閉ループ内の永久環電流の存在を抽出して、出力電流、または自身に印加されている ＳＱＵＩＤ電圧の変化分としての出力電圧を位相差検出出力信号として出力すること；
を特徴とするジョセフソン回路用ＰＬＬ回路を提案する。
【０００８】
このＰＬＬ回路においても、既述した位相差検出ループと位相差出力ＳＱＵＩＤ の複数構成は援用できる。つまり、基準周波数信号も発振周波数の１／Ｎ周波数信号も、それぞれ分割して複数の第一、第二入力端子に与えれば良い。
【０００９】
また、上記の位相比較器からの出力をループフィルタであるローパスフィルタを介して制御電流として取り出す一方、上記の電気値制御発振器を、直流ＳＱＵＩＤ 構成を含む弛緩発振器と、この弛緩発振器に含まれるジョセフソンスイッチング部の臨界電流を変調する関係で、該弛緩発振器に含まれるインダクタに磁気結合し、上記の制御電流の流れるインダクタとから構成することで、電流制御発振器とした構成も提案する。
【００１０】
さらに、この場合、当該弛緩発振器のインダクタに磁気結合し、制御電流の流されるインダクタを、ローパスフィルタを構成するインダクタで流用すると、回路構成は一層簡略化し、好ましい。
【００１１】
【発明の実施の形態】
ＰＬＬ回路をジョセフソン回路系において実現する場合にも、その回路ブロック構成だけならば、既存の半導体系における基本構成に準ずることができ、例えば図１（Ａ） に示すようになる。すなわち、基準周波数発振器（ＯＳＣ）２０の出力する基準周波数ｆｓと、一般的には電圧値により発振周波数ｆｏが制御される電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）３０の当該発振周波数ｆｏの１／Ｎ（Ｎは１以上の整数）とを比較し、それら両周波数の差に基づく位相差出力信号Ｅｃを出力する位相比較器（ＰＤ：Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ）１０と、この位相比較器１０の出力を積分し、交流成分を除去または低減した電圧出力Ｖｃを出力するループフィルタ５０とが設けられ、電圧制御発振器３０はループフィルタ５０の出力する電圧値を制御電圧Ｖｃとして受けて、位相比較器１０における上記の両周波数ｆｓ，ｆｏ／Ｎの差がなくなる方向に自身の発振周波数ｆｏを調整する。
【００１２】
電圧制御発振器３０の周波数をＮ分周器４０でＮ分の一に分周するのは、一般に基準周波数ｆｓよりも高い出力周波数ｆｏを得たい場合や、Ｎの値を変えることで任意所望の出力周波数ｆｏを得るために、意図的に電圧制御発振器３０の方の発振周波数ｆｏを予め高めて置く場合が多いからで、もちろん、分周の必要の無いとき（Ｎ＝１のとき）には、Ｎ分周器４０は省略可能である。逆に、このＮ分周器４０を可変分周器として構成すれば周波数シンセサイザとなり、分周可能数に応じた所望の周波数間隔で任意の出力発振周波数ｆｏを得ることができる。さらに、ループフィルタ５０は交流成分を除去する積分器として構成されるのであるから、実質的にはローパスフィルタ（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）５０でもある。
【００１３】
しかるに、半導体系の場合には、上記のように出力発振周波数ｆｏは電圧制御発振器３０により得られることが多いが、本発明で対象としているジョセフソン回路系では、後述する本発明の一実施形態に認められるように、電圧制御ではなく、電流制御発振器（ＣＣＯ：Ｃｕｒｒｅｎｔ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）３０として構成することが便利な場合もある。従って、両者を総合して述べる場合には、電気値制御発振器（ＥＣＯ：Ｅｌｅｃｔｒｉｃ ｖａｌｕｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）と呼ぶこともできる。電流制御発振器の場合には、先の制御電圧Ｖｃは制御電流Ｉｃとなる。
【００１４】
さて、新たに考えねばならなかったのは、位相比較器１０である。他の回路要素は、既存の回路要素をそのまま、ないし少し改変すれば、用い得ない訳ではないからである。例えば基準周波数発振器２０は、極低温環境外で水晶発振子等を用いて構成した安定な周波数源から、極低温環境下に当該基準周波数信号を導いてくることで満足でき、極低温環境下では、例えば磁束量子列へのコンバータ等を介して安定な時間間隔で発生する磁束量子（ＳＦＱ：Ｓｉｎｇｌｅ−Ｆｌｕｘ−Ｑｕａｎｔｕｍ）のパルス列を生成できる。
【００１５】
また、電圧制御発振器３０も、バイアス電圧によって発振周波数の変わる、既存のジョセフソン弛緩発振器を用いて構成できるし、ローパスフィルタ５０はインダクタと抵抗、または抵抗とキャパシタ等の受動回路で構成できる。しかし、位相比較器１０に関しての具体的提案はこれまでに認めることができなかった。
【００１６】
そこで本発明では、ここで述べる実施形態に認められるように、ジョセフソン回路系に適応する位相比較器１０の提供を図った。なお、最近のジョセフソン回路系では、信号の伝搬に、以前の同期系の信号線路構成ではなく、高速動作を目論んで、非同期系の、いわゆるＲＳＦＱ回路（Ｒａｐｉｄ Ｓｉｎｇｌｅ−Ｆｌｕｘ−Ｑｕａｎｔｕｍ回路：高速一磁束量子回路） と呼ばれる方式に準ずることが多く、この方式に適合する必要もある。簡単に言えば、信号伝搬経路に介在するジョセフソン接合に非ラッチ型の接合、つまり信号（磁束量子ＳＦＱ）の到来と共に一旦電圧状態に遷移しても、信号の低下または消失と共に自動的に元の零電圧状態に戻るものが用いられる。
【００１７】
さて、通常、位相差を考える場合には、図１（Ｂ） に示すように、それは結局、普通は ｓｉｎ波で表される二つの信号の角度差Δθに対応する。しかし、ジョセフソン回路では、図１（Ｂ） に示すように、ある時刻ｔｎにて発生ないし到来し、次の発生時刻ないし到来時刻ｔｎ’までに時間差τを置く周期τの第一の ＳＦＱパルス列と、この ＳＦＱパルス列とは時間差Δτを置いて発生する（ないし到来する）第二の ＳＦＱパルス列との当該時間差Δτで位相差Δθを表すことができる。つまり、
Δθ＝２πΔτ／τ ．．．．．（１）
の関係にある。
【００１８】
位相差を求めるには、周期の差を求めれば良いのであるから、一方のパルス列が到来してから次のパルス列が来るまでに、何らかの電気的状態が異なる回路を極低温環境下で動作可能な回路系により実現できれば、そして、その電気的に異なる状態を後続の処理回路に電気信号として出力できれば、目的とする位相比較器１０が構成できることになる。本発明では、こうした観点から、例えば図１（Ｃ） に原理構成例を示す位相比較器１０を提供するに至った。
【００１９】
本発明に従う位相比較器１０は、位相差検出ループ１１と、位相差出力ＳＱＵＩＤ１２ を有している。「ＳＱＵＩＤ」は、この分野で周知の磁束量子干渉デバイス（スキッド）である。まず、前者に就き説明すると、二つの非ラッチ型のジョセフソンスイッチング部Ｊ１，Ｊ２と、原理的には一つで良いが、後述の位相差出力ＳＱＵＩＤ１２ との相互インダクタンスを介する磁気結合の関係で回路構成上は直列な二つとして示されているインダクタ部Ｍ１，Ｍ２を有し、永久環電流を流し得る超伝導閉ループがある。
【００２０】
非ラッチ型のジョセフソンスイッチング部Ｊ１，Ｊ２としては、既に公知の技術故に詳細は控えるが、例えば、いわゆるマイクロブリッジ型やエッジ接合型等、それ自体の構造的要因により、そもそもヒステリシスを持たない弱結合素子としたものや、ヒステリシスを有するラッチ型ジョセフソン接合に並列にオーバダンピング抵抗を付すこと等により、ヒステリシス特性を意図的に失わせて非ラッチ型にしたもの等がある。ラッチ型接合の方が素材上も構造上も、はたまた製法上も成熟しているため、一般には後者の構成が採用される。もちろん、本発明にとっては使用可能である限りどちらでも良く、このジョセフソンスイッチング部自体が非ラッチ型の ＳＱＵＩＤ構成となっていても良い。以下、特に断らなくても、ＲＳＦＱモードで動作するので、ここで述べる各スイッチング部ないしスイッチング回路系は、すべて非ラッチ型である。
【００２１】
二つのジョセフソンスイッチング部Ｊ１，Ｊ２の一端同士の間に入っているインダクタ部Ｍ１，Ｍ２のインダクタンスＬｍは、当該二つのジョセフソンスイッチング部の臨界電流をＩｍとした場合、一磁束量子Φｏ に対し、
Ｌｍ×Ｉｍ＞Φｏ ．．．．．（２）
なる関係を満たす大きさに選ばれる。
【００２２】
このような値にすると、超伝導閉ループに磁束を保持する条件が満たされ、一方のジョセフソンスイッチング部Ｊ１と一方のインダクタＭ１の接続部を第一の入力端子Ｉｎ１ とし、他方のジョセフソンスイッチング部Ｊ２と他方のインダクタＭ２との接続部を第二の入力端子Ｉｎ２ とすると、図中で左側に示している信号線路２１を介し、便宜上、「＋」記号を付した一磁束量子＋Φｏ が図中で左から右に向かって進んできて第一入力端子Ｉｎ１ に到来すると、第一ジョセフソンスイッチング部Ｊ１が一旦電圧状態に遷移した後に閉じて、当該一磁束量子Φｏ が捕捉され、対応する大きさの永久環電流Ｉｌｏｏｐ が閉ループ中に流れる状態となる。
【００２３】
同様に、図中で右側に示している信号線路３１を介し、便宜上、「−」記号を付した一磁束量子−Φｏ が図中で右から左に向かって進んできて第二入力端子Ｉｎ２ に到来すると、第二ジョセフソンスイッチング部Ｊ２が一旦電圧状態に遷移した後に閉じ、当該一磁束量子Φｏ が捕捉され、やはり、対応する大きさの永久環電流Ｉｌｏｏｐ が閉ループ中に流れる状態となる。
【００２４】
しかし、ここで特徴的なことは、第一入力端子Ｉｎ１ に一磁束量子＋Φｏ が到来したことで生ずる超伝導閉ループ中の永久環電流Ｉｌｏｏｐ のループ内循環方向と、第二入力端子Ｉｎ２ に一磁束量子−Φｏ が到来することで生じた永久環電流Ｉｌｏｏｐ のループ内循環方向は逆である，ということである。この事実を有効に利用するのが、本発明の位相比較器１０でもある。
【００２５】
つまり、図１（Ｂ） に戻って、周期τをおいて時刻ｔｎ，ｔｎ’．．．．で周期的に発生するパルス列が第一入力端子Ｉｎ１ に＋Φｏ として到来し、位相差検出ループ１１の超伝導閉ループ中に第一の方向の永久環電流Ｉｌｏｏｐ を生じさせた後、時間差Δτをおいて時刻ｔｎ＋ａ，ｔｎ＋ａ’．．．．で周期的に生ずるパルス列（一磁束量子）−Φｏ が第二入力端子Ｉｎ２ に到達すると、これは逆方向の永久環電流Ｉｌｏｏｐ を生じさせるため、先に発生していた永久環電流を＋Ｉｌｏｏｐ とするならば、同じ大きさで方向が逆の−Ｉｌｏｏｐ により前者が打ち消される関係となるため、実質的にそこで永久環電流は消失する。
【００２６】
こうしたことから、この位相差検出ループ１１では、到来する二つの周波数信号の位相差に応じた時間の間だけ流れる永久環電流を生じさせることができる。結局、一方の＋Φｏ を表す信号を基準周波数発振器２０からの基準周波数ｆｓであるパルス列信号とし、他方−Φｏ を電圧制御発振器３０からの発振周波数ｆｏまたはその１／Ｎの周波数であるパルス列とすれば、それらの位相差を検出できることになる。なお、図１（Ｃ） 中ではＮ分周器４０は省略しているが、もちろん、用いる場合には、電圧制御発振器３０と位相差検出ループのこの場合は第二入力端子Ｉｎ２ との間にこれを介在させる。
【００２７】
予め述べておくと、既存の回路として、トグル型のフリップフロップがジョセフソン回路系でも既に提案されており、これは二発の磁束量子パルスで一発の磁束量子パルスを生成する二分の一分周器として機能するので、これをカスケードに接続することにより、Ｎ分周器４０を構成することは簡単にできる。また、カスケードに接続したＮ分周器の各段のフリップフロップを任意選択的にバイパスするようにスイッチング線路を構成することも既存の回路で可能なので、結局、バイパスさせる線路数を選択することで、Ｎの値が可変な可変分周器を構成することができる。
【００２８】
さて、上述のように、位相差検出ループ１１が、二つの到来周波数信号ｆｏ／Ｎとｆｓの位相差を検出できるので、これを電気出力として後続回路に取り出すため、本発明では図示の通り、非ラッチ型の直流 ＳＱＵＩＤ構成による位相差出力ＳＱＵＩＤ１２ を設け、この回路に含まれるインダクタＭａ，Ｍｂを位相差検出ループ１１のインダクタＭ１，Ｍ２と相互インダクタンスを形成する関係で近接配置している。すなわち、インダクタＭａ，Ｍｂが相互インダクタンスを形成する一方のインダクタ部、インダクタＭ１，Ｍ２が他方のインダクタ部となっている。ＳＱＵＩＤ１２自体としての構成は既存構成そのままであって、特に改変を要する所はなく、超伝導閉ループ中に二つの非ラッチ型ジョセフソンスイッチング部Ｊａ，Ｊｂを有し、それらの一端の間に当該インダクタＭａ，Ｍｂがあって、これらインダクタＭａ，Ｍｂの間にバイアス電圧Ｖｐが印加され、一対のジョセフソンスイッチング部Ｊａ，Ｊｂの他端が共通電位（一般にグランドプレーン電位等の接地電位）に落とされている。
【００２９】
このような構成により、本発明による位相比較器１０は、基準周波数発振器２０の発振する基準周波数ｆｓと電圧制御発振器３０の発振する発振周波数ｆｏの１／Ｎの位相差を検出、出力できる。位相差出力ＳＱＵＩＤ１２ から実際に位相差に対応した変化幅を呈する信号としての出力電圧Ｖｃを取り出せるかどうかを知るには、ローパスフィルタ５０を付加すれば良く、ここでは直列な抵抗ＲとキャパシタＣとからなるローパスフィルタ５０を用いている。実際に検証の結果、位相差に応じて ＳＱＵＩＤ印加電圧Ｖｐに対応的な変動分を持つ出力電圧Ｖｃを得ることに成功した。
【００３０】
ただ、図２に示すように、ＳＱＵＩＤ印加電圧（バイアス電圧）Ｖｐが高いと、位相差Δτによって変動する電圧値である出力電圧Ｖｃの変化幅はかなり小さくなり、バイアス電圧Ｖｐを低くした方が位相差出力電圧Ｖｃの変化幅自体は大きく取れた。この図２の特性を取った実例においては、バイアス電圧Ｖｐを１００ｍＶ から低下させて行ったとき、４８ｍＶで最大となる０．２６ｍＶの電圧変化幅（電圧差）が得られた。従って、出力電圧Ｖｃは電圧制御発振回路３０の発振周波数ｆｏを制御する制御電圧Ｖｃとして用い得る。
【００３１】
しかし、実用回路を組む上では、位相差出力電圧Ｖｃの変化幅が小さく、使いづらいのは否めない。そこで、これを解消するためには、図３に示す構成を提案できる。つまり、基準周波数発振器２０の出力及び電圧制御発振器３０の出力をそれぞれｍ分割し、ｍ個の位相差検出ループ１１の対応する第一、第二入力端子に並列に入力する。既存の回路として、ジョセフソンパルスを二分割する回路、パルス・スプリッタがあるので、例えば８分割する場合には、このパルス・スプリッタをツリー上に三段用いれば良い。二分割したもののそれぞれを二分割し、さらにそれらを二分割すれば八分割となる。一方、これらｍ個の位相差検出ループ１１に対しては、それぞれに磁気結合させた位相差出力ＳＱＵＩＤ１２ を互いに直列に接続し、それら直列なＳＱＵＩＤ１２ の出力電圧の和として位相差出力電圧Ｖｃを得ることができる。もっとも、この図３に例示する構成では、ローパスフィルタ５０を先掲のＣＲ構成からインダクタＬと抵抗Ｒに変え、主として位相差出力電流Ｉｃを得るに適した回路に替えている。これは、電流出力Ｉｃとしても位相差情報を取り出し得るか否かを試したが故で、もちろんこれでも良く、実際、本出願人の実験の結果、図１（Ｃ） に示した単段構成の場合に比し、理論通り、ｍ＝８で略々８倍の変化幅を呈する出力電流Ｉｃを得ることができた。逆に、ＣＲのローパスフィルタ構成にして略々８倍の変化幅を呈する出力電圧Ｖｃを得ることも確認している。
【００３２】
次に考慮したのは、基準周波数発振器２０からの基準周波数信号ｆｓと、電気値制御発振器３０からの発振周波数信号ｆｏ／Ｎの進み遅れの関係の弁別である。位相差を検出した結果としての位相差出力電圧Ｖｃないし位相差出力電流Ｉｃは、結局は位相差出力ＳＱＵＩＤ１２ の臨界電流Ｉｏが変調を受けることに基づいて発生されている訳であるが、図４（Ａ） に示すように、対称型の直流ＳＱＵＩＤ では、位相差検出に利用する領域（図中、太線部分）は検出電流が正負どちらに触れても、絶対値において同じならば臨界電流Ｉｏの低下の程度も同じであるため、基準周波数発振器２０からの基準周波数信号と電気量制御発振器３０からの発振周波数信号のどちらが先に届いたのかは知ることができない。
【００３３】
そこで、これを弁別するためには、当該ＳＱＵＩＤ を非対称型にすることにし、第４図（Ｂ） に示すように、位相差検出に基づく臨界電流Ｉｏの変化の単調な変化傾向部分を位相差検出領域とするように図った。
【００３４】
図５にはこれを満たす回路例が示されている。ここでは、既に図３に関して説明したように、位相差出力ＳＱＵＩＤ１２ を複数個、直列接続して実質的に検出感度を上げるための回路例が例示されているが、一つ一つの位相差出力ＳＱＵＩＤ１２ は同じ構成で良いため、その一つに就き説明する。また、用いている符号は、これまで説明してきた回路において用いられていた対応する構成要素に付した符号と同じである。さらに、位相差検出ループ１１の方は、図の簡明化のため、その中のインダクタＭ１，Ｍ２をのみ抜き出して示しているが、今まで説明してきたと同様の構成であって良い。
【００３５】
対して、位相差出力ＳＱＵＩＤ１２ には、抵抗Ｒｄを介し、一方向に流れるバイアス電流Ｉｄを印加する。これにより、当然のことながら、位相差検出ループ１１に流れる永久環電流の方向によって、位相差出力ＳＱＵＩＤ１２ に相互インダクタンスを介して流れる電流の大きさが変化し、図４（Ｂ） に示す非対称性が得られる。また、基準周波数ｆｓを受ける側と電気値制御発振器３０からの発振周波数ｆｏを受ける側とで線路インピータンスが異なるようにすると、より大きな効果が得られるため、そのようにするため、この場合はインダクタＭ２の側に接続する線路中に、追加のインダクタＭ３を設けた。
【００３６】
こうした工夫により、ある特定の実験例で言えば、＋９０ｐｓから−９０ｐｓの位相差（磁束量子パルス到達時間差）範囲において、ローパスフィルタ５０を介する線路中に、０．１２６ｍＡの電流変化幅が得られた。理想的な直線変化にはならなかったが、電気値制御発振器に帰還を掛けるには十分な大きさで位相差変化の対応関係の取れる電流出力が得られた。なお、図４において、縦軸は臨界電流であるが、これを ＳＱＵＩＤ電圧軸にして表現した場合には、特性曲線が磁束軸に対し線対称になって、山谷が反転した格好になる。
【００３７】
位相比較器１０からローパスフィルタ５０を介して発せられる制御電圧Ｖｃにより発振周波数の制御される電圧制御発振器３０は、ジョセフソン回路系において既存の弛緩発振器を援用することができる。その構成は、後述の電流制御発振器を構成する場合に就き説明する図６（Ａ） において、図示されているインダクタＬ１，Ｌ２とそれらに直列な抵抗Ｒを含む信号線路を省き、かつ、基本的には、図中では超伝導閉ループ中に二つの非ラッチ型ジョセフソンスイッチング部Ｊｏ１，Ｊｏ２ と、それら一端同士の間に設けられたインダクタＭｏ１，Ｍｏ２ とを有し、当該閉ループにバイアス電圧印加に伴うバイアス電流Ｉｂ１ の与えられる直流ＳＱＵＩＤ となっている部分を単一のジョセフソンスイッチング部に置き換えた上で、これに並列に弛緩発振用ローパスフィルタ（抵抗ＲｆとインダクタＬｆを含む）を接続したもので、バイアス電圧の大きさに応じた周波数で磁束量子パルス列を発振する。つまり、バイアス電圧を可変することで発振周波数を可変できる。発振したパルスは、これも既知の構成のジョセフソントランスミッションライン（ＪＴＬ）を介して後続回路に伝達されて行く。当該ＪＴＬ は、図示のようにインダクタＬｔを介して磁束量子パルスを伝達した非ラッチ型ジョセフソンスイッチング部Ｊｔが、あらかじめバイアスＩｂ２ を与えられていることにより一旦電圧状態に遷移して後、再びゼロ電圧状態に戻ることでパルスを伝達して行く構成で、これがカスケードに接続されていることにより、次々に磁束量子パルスをバケツリレー的に伝搬させて行く。先に述べたように、本発明のＰＬＬ回路でも、必要とする線路部分にこの ＪＴＬ構成を任意に採用できる。
【００３８】
しかるに、弛緩発振器は、そのバイアス電流を可変することでも結局は発振周波数を可変できるし、さらに言えば、ジョセフソンスイッチング部Ｊｏ１，Ｊｏ２ およびインダクタＭｏ１，Ｍｏ２からなる直流ＳＱＵＩＤの臨界電流を変調することでも発振周波数を可変できる。そこで、本発明による位相比較器１０の出力をローパスフィルタ５０で電圧化し、これを制御電圧Ｖｃとしてこれを弛緩発振器のバイアス電圧に重畳しても良いのであるが、むしろ、電流出力Ｉｃとしてそのまま弛緩発振器に磁気結合させると簡単に済む。つまり、電気値制御発振器３０を電流制御発振器３０として構成すると、電流を電圧に変換するコンバータ段を省略できることにもなる。
【００３９】
そこでこの図６（Ａ） に示す回路では、望ましい構成として、既に説明したローパスフィルタ５０からの電流出力Ｉｃを弛緩発振器の直流ＳＱＵＩＤ 部に磁気結合を介して印加するようにし、ジョセフソンスイッチング部Ｊｏ１，Ｊｏ２ の臨界電流を変調することで発振周波数を可変制御するようにしている。そしてまた、このようにする場合は、当該直流ＳＱＵＩＤ のインダクタＭｏ１，Ｍｏ２ に磁気結合するインダクタＬ１，Ｌ２を別途独立な回路部品として設けるのではなく、これ自体を抵抗ＲとインダクタＬとから成る既述のローパスフィルタ５０の当該インダクタＬとして流用すると合理的であり、回路構成は一層、簡略化する。すなわち、それらインダクタＬ１，Ｌ２と、これに直列な抵抗Ｒが、図１，３，４，５で説明してきたループフィルタ（ローパスフィルタ）５０を構成している。
【００４０】
実際、本発明者の数値実験例によれば、図６（Ｂ） に具体的に得られた特性の一例を示すように、弛緩発振器へのバイアス電圧が１５ｍＶの場合に、制御電流Ｉｃをゼロから０．０７ｍＡの僅かな範囲内で変化させることで、結構大きな発振周期変化（発振周波数変化幅）を得ることができた。同図に併示するように、回路パラメータによって適当なバイアス電圧値は異なり、この実験例では２０ｍＶではあまり有効な結果は得られていない。逆に言えば、回路パラメータごとに適当なバイアス電圧値等は模索する必要があるかもしれないが、制御電流Ｉｃの可変によって満足な発振周波数変化幅を得られる設計は十分かつ確実に可能である。
【００４１】
【発明の効果】
以上のように、本発明によると、ジョセフソン回路系において有効に動作する位相比較器を始めて提供できる。その応用例は広く、種々考えられるが、最も有効な応用例の一つとしてのＰＬＬ回路を提供し得るに至ったことは大きな利点である。ＰＬＬ回路自体の応用使途も極めて広いため、結局、本発明がこの種の技術分野に貢献する所、大なるものがある。
【図面の簡単な説明】
【図１】本発明による位相比較器とＰＬＬ回路の回路構成例の説明図である。
【図２】本発明により構成された位相比較器にて得られた特性例の説明図である。
【図３】位相比較器の感度を高めるための回路構成の一例の説明図である。
【図４】位相差検出の態様を特性図に即して説明する説明図である。
【図５】位相比較器を非対称型の検出特性にする場合の回路例の説明図である。
【図６】電流制御発振器を構成する場合の望ましい回路構成例の説明図である。
【符号の説明】
１０ 本発明の位相比較器
１１ 位相差検出ループ
１２ 位相差出力ＳＱＵＩＤ
２０ 基準周波数発振器
３０ 電気値制御発振器
４０ Ｎ分周器
５０ ループフィルタ
【発明の属する技術分野】
本発明は、ジョセフソン回路（超伝導回路）用の位相比較器、及びその代表的な応用例としてのＰＬＬ回路（フェーズ・ロックド・ループ回路：位相同期ループ回路）に関する。
【０００２】
【従来の技術】
半導体系であるならば、二つの周波数信号の位相差を比較し、その差に応じた電気値出力（電圧出力や電流出力）を発する位相比較器は種々の構成のものが提案されている。しかし、ジョセフソン回路用としては、安定な動作が検証されたものは未だ、提示されていない。したがって、半導体系におけると同様、クロックの安定化のために極めて安定な周波数を発振する必要に駆られたときとか、或いは周波数シンセサイザとして任意所望の安定な周波数を発振するために必要なＰＬＬ回路もまた、未だ提案されていなかった。ＰＬＬ回路それ自体はそれこそ半導体系の出現以前から周知の回路構成であって、それだけにその応用範囲もきわめて広く、各種信号同期系には殆ど必須となってくるし、ジョセフソン・コンピュータではそのクロック信号の安定化にも重要な役割を果たす等、ジョセフソン回路系でも待望されてきたものである。
【０００３】
【発明が解決しようとする課題】
しかし、半導体系においては既に成熟した回路になっているとは言え、ジョセフソン回路では、スイッチング要素一つにしても、これに特有の、ほぼ純デジタル的動作をなす回路要素を用いねばならない制約から、そしてまた、一磁束量子Φｏ を一ビットとして取り扱うのを原則とする制約から、単純に既存の半導体系における位相比較器の構成を援用することはできない。
【０００４】
そこで本発明は、新たにジョセフソン回路に適当な位相比較器と、これを用いた代表的応用回路であるＰＬＬ回路を提案せんとするものである。
【０００５】
【課題を解決するための手段】
本発明ではまず、ジョセフソン回路用位相比較器として、
極低温環境下に置かれる位相差検出ループと位相差出力ＳＱＵＩＤ とを有し；
上記位相差検出ループは、
ａ 永久環電流を流し得る超伝導閉ループと；
ｂ 該超伝導閉ループに設けられた第一、第二の入力端子と；
ｃ 閉ループ中に設けられ、第一入力端子に第一の周波数信号の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部と；
ｄ 閉ループ中に設けられ、第二入力端子に第二の周波数信号の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部と；
ｅ 位相差出力ＳＱＵＩＤ に磁気結合するための相互インダクタンスの一方を形成し、かつ、閉ループ中に生じた永久環電流を保持する大きさのインダクタンスを形成するインダクタ部と；
を有し、
上記の位相差出力ＳＱＵＩＤ は非ラッチ型の直流ＳＱＵＩＤ であって、
ｆ 自身に設けられているインダクタ部を上記の一方のインダクタ部に相互インダクタンスを形成する関係で磁気結合する他方のインダクタ部とし、この相互インダクタンスを介し、位相差検出ループの閉ループ内の永久環電流の存在を抽出して、出力電流、または自身に印加されている ＳＱＵＩＤ電圧の変化分としての出力電圧を位相差検出出力信号として出力すること；
を特徴とするジョセフソン回路用位相比較器を提案する。
【０００６】
さらに本発明では、より実用的な下位構成として、
上記の位相差検出ループを複数個並設し、これに伴い、それぞれに上記相互インダクタンスを介して磁気結合する上記位相差出力ＳＱＵＩＤ も同じ数の複数個として；
これら複数個の位相差検出ループの各々の第一入力端子に並列に第一の周波数信号を、また、第二の入力端子にも並列に第二の周波数信号を印加する一方；
複数個の位相差出力ＳＱＵＩＤ は直列に接続することにより、検出感度を高めたこと；
を特徴とする位相比較器も提案する。
【０００７】
本発明ではまた、ジョセフソン回路用のＰＬＬ回路として、
基準周波数発振器の出力する基準周波数と、Ｎを１以上の整数として、電気値制御発振器の出力する発振周波数の１／Ｎとを比較し、それら両周波数の差に基づく位相差検出出力信号を出力する位相比較器と、この位相比較器の出力を積分し、交流成分を除去または低減した電流または電圧出力として制御電気値を出力するループフィルタとを含み、電気値制御発振器は、ループフィルタの出力する制御電気値を受けて、位相比較器における上記の両周波数の差がなくなる方向に自身の発振周波数を調整するＰＬＬ回路であって、
上記の位相比較器は、極低温環境下に置かれる位相差検出ループと、位相差出力ＳＱＵＩＤ とを有し；
位相差検出ループは、
ａ 永久環電流を流し得る超伝導閉ループと；
ｂ 超伝導閉ループに設けられた第一、第二の入力端子と；
ｃ 閉ループ中に設けられ、第一入力端子に第一の周波数信号としての基準周波数の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部と；
ｄ 閉ループ中に設けられ、第二入力端子に第二の周波数信号としての発振周波数の１／Ｎの周波数信号の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部と；
ｅ 位相差出力ＳＱＵＩＤ に磁気結合するための相互インダクタンスの一方のインダクタンスを形成するインダクタ部と；
を有し、
位相差出力ＳＱＵＩＤ は非ラッチ型の直流ＳＱＵＩＤ であって、
ｆ 自身に設けられているインダクタ部を上記の一方のインダクタ部に相互インダクタンスを形成する関係で磁気結合する他方のインダクタ部とし、この相互インダクタンスを介し、位相差検出ループの閉ループ内の永久環電流の存在を抽出して、出力電流、または自身に印加されている ＳＱＵＩＤ電圧の変化分としての出力電圧を位相差検出出力信号として出力すること；
を特徴とするジョセフソン回路用ＰＬＬ回路を提案する。
【０００８】
このＰＬＬ回路においても、既述した位相差検出ループと位相差出力ＳＱＵＩＤ の複数構成は援用できる。つまり、基準周波数信号も発振周波数の１／Ｎ周波数信号も、それぞれ分割して複数の第一、第二入力端子に与えれば良い。
【０００９】
また、上記の位相比較器からの出力をループフィルタであるローパスフィルタを介して制御電流として取り出す一方、上記の電気値制御発振器を、直流ＳＱＵＩＤ 構成を含む弛緩発振器と、この弛緩発振器に含まれるジョセフソンスイッチング部の臨界電流を変調する関係で、該弛緩発振器に含まれるインダクタに磁気結合し、上記の制御電流の流れるインダクタとから構成することで、電流制御発振器とした構成も提案する。
【００１０】
さらに、この場合、当該弛緩発振器のインダクタに磁気結合し、制御電流の流されるインダクタを、ローパスフィルタを構成するインダクタで流用すると、回路構成は一層簡略化し、好ましい。
【００１１】
【発明の実施の形態】
ＰＬＬ回路をジョセフソン回路系において実現する場合にも、その回路ブロック構成だけならば、既存の半導体系における基本構成に準ずることができ、例えば図１（Ａ） に示すようになる。すなわち、基準周波数発振器（ＯＳＣ）２０の出力する基準周波数ｆｓと、一般的には電圧値により発振周波数ｆｏが制御される電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）３０の当該発振周波数ｆｏの１／Ｎ（Ｎは１以上の整数）とを比較し、それら両周波数の差に基づく位相差出力信号Ｅｃを出力する位相比較器（ＰＤ：Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ）１０と、この位相比較器１０の出力を積分し、交流成分を除去または低減した電圧出力Ｖｃを出力するループフィルタ５０とが設けられ、電圧制御発振器３０はループフィルタ５０の出力する電圧値を制御電圧Ｖｃとして受けて、位相比較器１０における上記の両周波数ｆｓ，ｆｏ／Ｎの差がなくなる方向に自身の発振周波数ｆｏを調整する。
【００１２】
電圧制御発振器３０の周波数をＮ分周器４０でＮ分の一に分周するのは、一般に基準周波数ｆｓよりも高い出力周波数ｆｏを得たい場合や、Ｎの値を変えることで任意所望の出力周波数ｆｏを得るために、意図的に電圧制御発振器３０の方の発振周波数ｆｏを予め高めて置く場合が多いからで、もちろん、分周の必要の無いとき（Ｎ＝１のとき）には、Ｎ分周器４０は省略可能である。逆に、このＮ分周器４０を可変分周器として構成すれば周波数シンセサイザとなり、分周可能数に応じた所望の周波数間隔で任意の出力発振周波数ｆｏを得ることができる。さらに、ループフィルタ５０は交流成分を除去する積分器として構成されるのであるから、実質的にはローパスフィルタ（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）５０でもある。
【００１３】
しかるに、半導体系の場合には、上記のように出力発振周波数ｆｏは電圧制御発振器３０により得られることが多いが、本発明で対象としているジョセフソン回路系では、後述する本発明の一実施形態に認められるように、電圧制御ではなく、電流制御発振器（ＣＣＯ：Ｃｕｒｒｅｎｔ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）３０として構成することが便利な場合もある。従って、両者を総合して述べる場合には、電気値制御発振器（ＥＣＯ：Ｅｌｅｃｔｒｉｃ ｖａｌｕｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）と呼ぶこともできる。電流制御発振器の場合には、先の制御電圧Ｖｃは制御電流Ｉｃとなる。
【００１４】
さて、新たに考えねばならなかったのは、位相比較器１０である。他の回路要素は、既存の回路要素をそのまま、ないし少し改変すれば、用い得ない訳ではないからである。例えば基準周波数発振器２０は、極低温環境外で水晶発振子等を用いて構成した安定な周波数源から、極低温環境下に当該基準周波数信号を導いてくることで満足でき、極低温環境下では、例えば磁束量子列へのコンバータ等を介して安定な時間間隔で発生する磁束量子（ＳＦＱ：Ｓｉｎｇｌｅ−Ｆｌｕｘ−Ｑｕａｎｔｕｍ）のパルス列を生成できる。
【００１５】
また、電圧制御発振器３０も、バイアス電圧によって発振周波数の変わる、既存のジョセフソン弛緩発振器を用いて構成できるし、ローパスフィルタ５０はインダクタと抵抗、または抵抗とキャパシタ等の受動回路で構成できる。しかし、位相比較器１０に関しての具体的提案はこれまでに認めることができなかった。
【００１６】
そこで本発明では、ここで述べる実施形態に認められるように、ジョセフソン回路系に適応する位相比較器１０の提供を図った。なお、最近のジョセフソン回路系では、信号の伝搬に、以前の同期系の信号線路構成ではなく、高速動作を目論んで、非同期系の、いわゆるＲＳＦＱ回路（Ｒａｐｉｄ Ｓｉｎｇｌｅ−Ｆｌｕｘ−Ｑｕａｎｔｕｍ回路：高速一磁束量子回路） と呼ばれる方式に準ずることが多く、この方式に適合する必要もある。簡単に言えば、信号伝搬経路に介在するジョセフソン接合に非ラッチ型の接合、つまり信号（磁束量子ＳＦＱ）の到来と共に一旦電圧状態に遷移しても、信号の低下または消失と共に自動的に元の零電圧状態に戻るものが用いられる。
【００１７】
さて、通常、位相差を考える場合には、図１（Ｂ） に示すように、それは結局、普通は ｓｉｎ波で表される二つの信号の角度差Δθに対応する。しかし、ジョセフソン回路では、図１（Ｂ） に示すように、ある時刻ｔｎにて発生ないし到来し、次の発生時刻ないし到来時刻ｔｎ’までに時間差τを置く周期τの第一の ＳＦＱパルス列と、この ＳＦＱパルス列とは時間差Δτを置いて発生する（ないし到来する）第二の ＳＦＱパルス列との当該時間差Δτで位相差Δθを表すことができる。つまり、
Δθ＝２πΔτ／τ ．．．．．（１）
の関係にある。
【００１８】
位相差を求めるには、周期の差を求めれば良いのであるから、一方のパルス列が到来してから次のパルス列が来るまでに、何らかの電気的状態が異なる回路を極低温環境下で動作可能な回路系により実現できれば、そして、その電気的に異なる状態を後続の処理回路に電気信号として出力できれば、目的とする位相比較器１０が構成できることになる。本発明では、こうした観点から、例えば図１（Ｃ） に原理構成例を示す位相比較器１０を提供するに至った。
【００１９】
本発明に従う位相比較器１０は、位相差検出ループ１１と、位相差出力ＳＱＵＩＤ１２ を有している。「ＳＱＵＩＤ」は、この分野で周知の磁束量子干渉デバイス（スキッド）である。まず、前者に就き説明すると、二つの非ラッチ型のジョセフソンスイッチング部Ｊ１，Ｊ２と、原理的には一つで良いが、後述の位相差出力ＳＱＵＩＤ１２ との相互インダクタンスを介する磁気結合の関係で回路構成上は直列な二つとして示されているインダクタ部Ｍ１，Ｍ２を有し、永久環電流を流し得る超伝導閉ループがある。
【００２０】
非ラッチ型のジョセフソンスイッチング部Ｊ１，Ｊ２としては、既に公知の技術故に詳細は控えるが、例えば、いわゆるマイクロブリッジ型やエッジ接合型等、それ自体の構造的要因により、そもそもヒステリシスを持たない弱結合素子としたものや、ヒステリシスを有するラッチ型ジョセフソン接合に並列にオーバダンピング抵抗を付すこと等により、ヒステリシス特性を意図的に失わせて非ラッチ型にしたもの等がある。ラッチ型接合の方が素材上も構造上も、はたまた製法上も成熟しているため、一般には後者の構成が採用される。もちろん、本発明にとっては使用可能である限りどちらでも良く、このジョセフソンスイッチング部自体が非ラッチ型の ＳＱＵＩＤ構成となっていても良い。以下、特に断らなくても、ＲＳＦＱモードで動作するので、ここで述べる各スイッチング部ないしスイッチング回路系は、すべて非ラッチ型である。
【００２１】
二つのジョセフソンスイッチング部Ｊ１，Ｊ２の一端同士の間に入っているインダクタ部Ｍ１，Ｍ２のインダクタンスＬｍは、当該二つのジョセフソンスイッチング部の臨界電流をＩｍとした場合、一磁束量子Φｏ に対し、
Ｌｍ×Ｉｍ＞Φｏ ．．．．．（２）
なる関係を満たす大きさに選ばれる。
【００２２】
このような値にすると、超伝導閉ループに磁束を保持する条件が満たされ、一方のジョセフソンスイッチング部Ｊ１と一方のインダクタＭ１の接続部を第一の入力端子Ｉｎ１ とし、他方のジョセフソンスイッチング部Ｊ２と他方のインダクタＭ２との接続部を第二の入力端子Ｉｎ２ とすると、図中で左側に示している信号線路２１を介し、便宜上、「＋」記号を付した一磁束量子＋Φｏ が図中で左から右に向かって進んできて第一入力端子Ｉｎ１ に到来すると、第一ジョセフソンスイッチング部Ｊ１が一旦電圧状態に遷移した後に閉じて、当該一磁束量子Φｏ が捕捉され、対応する大きさの永久環電流Ｉｌｏｏｐ が閉ループ中に流れる状態となる。
【００２３】
同様に、図中で右側に示している信号線路３１を介し、便宜上、「−」記号を付した一磁束量子−Φｏ が図中で右から左に向かって進んできて第二入力端子Ｉｎ２ に到来すると、第二ジョセフソンスイッチング部Ｊ２が一旦電圧状態に遷移した後に閉じ、当該一磁束量子Φｏ が捕捉され、やはり、対応する大きさの永久環電流Ｉｌｏｏｐ が閉ループ中に流れる状態となる。
【００２４】
しかし、ここで特徴的なことは、第一入力端子Ｉｎ１ に一磁束量子＋Φｏ が到来したことで生ずる超伝導閉ループ中の永久環電流Ｉｌｏｏｐ のループ内循環方向と、第二入力端子Ｉｎ２ に一磁束量子−Φｏ が到来することで生じた永久環電流Ｉｌｏｏｐ のループ内循環方向は逆である，ということである。この事実を有効に利用するのが、本発明の位相比較器１０でもある。
【００２５】
つまり、図１（Ｂ） に戻って、周期τをおいて時刻ｔｎ，ｔｎ’．．．．で周期的に発生するパルス列が第一入力端子Ｉｎ１ に＋Φｏ として到来し、位相差検出ループ１１の超伝導閉ループ中に第一の方向の永久環電流Ｉｌｏｏｐ を生じさせた後、時間差Δτをおいて時刻ｔｎ＋ａ，ｔｎ＋ａ’．．．．で周期的に生ずるパルス列（一磁束量子）−Φｏ が第二入力端子Ｉｎ２ に到達すると、これは逆方向の永久環電流Ｉｌｏｏｐ を生じさせるため、先に発生していた永久環電流を＋Ｉｌｏｏｐ とするならば、同じ大きさで方向が逆の−Ｉｌｏｏｐ により前者が打ち消される関係となるため、実質的にそこで永久環電流は消失する。
【００２６】
こうしたことから、この位相差検出ループ１１では、到来する二つの周波数信号の位相差に応じた時間の間だけ流れる永久環電流を生じさせることができる。結局、一方の＋Φｏ を表す信号を基準周波数発振器２０からの基準周波数ｆｓであるパルス列信号とし、他方−Φｏ を電圧制御発振器３０からの発振周波数ｆｏまたはその１／Ｎの周波数であるパルス列とすれば、それらの位相差を検出できることになる。なお、図１（Ｃ） 中ではＮ分周器４０は省略しているが、もちろん、用いる場合には、電圧制御発振器３０と位相差検出ループのこの場合は第二入力端子Ｉｎ２ との間にこれを介在させる。
【００２７】
予め述べておくと、既存の回路として、トグル型のフリップフロップがジョセフソン回路系でも既に提案されており、これは二発の磁束量子パルスで一発の磁束量子パルスを生成する二分の一分周器として機能するので、これをカスケードに接続することにより、Ｎ分周器４０を構成することは簡単にできる。また、カスケードに接続したＮ分周器の各段のフリップフロップを任意選択的にバイパスするようにスイッチング線路を構成することも既存の回路で可能なので、結局、バイパスさせる線路数を選択することで、Ｎの値が可変な可変分周器を構成することができる。
【００２８】
さて、上述のように、位相差検出ループ１１が、二つの到来周波数信号ｆｏ／Ｎとｆｓの位相差を検出できるので、これを電気出力として後続回路に取り出すため、本発明では図示の通り、非ラッチ型の直流 ＳＱＵＩＤ構成による位相差出力ＳＱＵＩＤ１２ を設け、この回路に含まれるインダクタＭａ，Ｍｂを位相差検出ループ１１のインダクタＭ１，Ｍ２と相互インダクタンスを形成する関係で近接配置している。すなわち、インダクタＭａ，Ｍｂが相互インダクタンスを形成する一方のインダクタ部、インダクタＭ１，Ｍ２が他方のインダクタ部となっている。ＳＱＵＩＤ１２自体としての構成は既存構成そのままであって、特に改変を要する所はなく、超伝導閉ループ中に二つの非ラッチ型ジョセフソンスイッチング部Ｊａ，Ｊｂを有し、それらの一端の間に当該インダクタＭａ，Ｍｂがあって、これらインダクタＭａ，Ｍｂの間にバイアス電圧Ｖｐが印加され、一対のジョセフソンスイッチング部Ｊａ，Ｊｂの他端が共通電位（一般にグランドプレーン電位等の接地電位）に落とされている。
【００２９】
このような構成により、本発明による位相比較器１０は、基準周波数発振器２０の発振する基準周波数ｆｓと電圧制御発振器３０の発振する発振周波数ｆｏの１／Ｎの位相差を検出、出力できる。位相差出力ＳＱＵＩＤ１２ から実際に位相差に対応した変化幅を呈する信号としての出力電圧Ｖｃを取り出せるかどうかを知るには、ローパスフィルタ５０を付加すれば良く、ここでは直列な抵抗ＲとキャパシタＣとからなるローパスフィルタ５０を用いている。実際に検証の結果、位相差に応じて ＳＱＵＩＤ印加電圧Ｖｐに対応的な変動分を持つ出力電圧Ｖｃを得ることに成功した。
【００３０】
ただ、図２に示すように、ＳＱＵＩＤ印加電圧（バイアス電圧）Ｖｐが高いと、位相差Δτによって変動する電圧値である出力電圧Ｖｃの変化幅はかなり小さくなり、バイアス電圧Ｖｐを低くした方が位相差出力電圧Ｖｃの変化幅自体は大きく取れた。この図２の特性を取った実例においては、バイアス電圧Ｖｐを１００ｍＶ から低下させて行ったとき、４８ｍＶで最大となる０．２６ｍＶの電圧変化幅（電圧差）が得られた。従って、出力電圧Ｖｃは電圧制御発振回路３０の発振周波数ｆｏを制御する制御電圧Ｖｃとして用い得る。
【００３１】
しかし、実用回路を組む上では、位相差出力電圧Ｖｃの変化幅が小さく、使いづらいのは否めない。そこで、これを解消するためには、図３に示す構成を提案できる。つまり、基準周波数発振器２０の出力及び電圧制御発振器３０の出力をそれぞれｍ分割し、ｍ個の位相差検出ループ１１の対応する第一、第二入力端子に並列に入力する。既存の回路として、ジョセフソンパルスを二分割する回路、パルス・スプリッタがあるので、例えば８分割する場合には、このパルス・スプリッタをツリー上に三段用いれば良い。二分割したもののそれぞれを二分割し、さらにそれらを二分割すれば八分割となる。一方、これらｍ個の位相差検出ループ１１に対しては、それぞれに磁気結合させた位相差出力ＳＱＵＩＤ１２ を互いに直列に接続し、それら直列なＳＱＵＩＤ１２ の出力電圧の和として位相差出力電圧Ｖｃを得ることができる。もっとも、この図３に例示する構成では、ローパスフィルタ５０を先掲のＣＲ構成からインダクタＬと抵抗Ｒに変え、主として位相差出力電流Ｉｃを得るに適した回路に替えている。これは、電流出力Ｉｃとしても位相差情報を取り出し得るか否かを試したが故で、もちろんこれでも良く、実際、本出願人の実験の結果、図１（Ｃ） に示した単段構成の場合に比し、理論通り、ｍ＝８で略々８倍の変化幅を呈する出力電流Ｉｃを得ることができた。逆に、ＣＲのローパスフィルタ構成にして略々８倍の変化幅を呈する出力電圧Ｖｃを得ることも確認している。
【００３２】
次に考慮したのは、基準周波数発振器２０からの基準周波数信号ｆｓと、電気値制御発振器３０からの発振周波数信号ｆｏ／Ｎの進み遅れの関係の弁別である。位相差を検出した結果としての位相差出力電圧Ｖｃないし位相差出力電流Ｉｃは、結局は位相差出力ＳＱＵＩＤ１２ の臨界電流Ｉｏが変調を受けることに基づいて発生されている訳であるが、図４（Ａ） に示すように、対称型の直流ＳＱＵＩＤ では、位相差検出に利用する領域（図中、太線部分）は検出電流が正負どちらに触れても、絶対値において同じならば臨界電流Ｉｏの低下の程度も同じであるため、基準周波数発振器２０からの基準周波数信号と電気量制御発振器３０からの発振周波数信号のどちらが先に届いたのかは知ることができない。
【００３３】
そこで、これを弁別するためには、当該ＳＱＵＩＤ を非対称型にすることにし、第４図（Ｂ） に示すように、位相差検出に基づく臨界電流Ｉｏの変化の単調な変化傾向部分を位相差検出領域とするように図った。
【００３４】
図５にはこれを満たす回路例が示されている。ここでは、既に図３に関して説明したように、位相差出力ＳＱＵＩＤ１２ を複数個、直列接続して実質的に検出感度を上げるための回路例が例示されているが、一つ一つの位相差出力ＳＱＵＩＤ１２ は同じ構成で良いため、その一つに就き説明する。また、用いている符号は、これまで説明してきた回路において用いられていた対応する構成要素に付した符号と同じである。さらに、位相差検出ループ１１の方は、図の簡明化のため、その中のインダクタＭ１，Ｍ２をのみ抜き出して示しているが、今まで説明してきたと同様の構成であって良い。
【００３５】
対して、位相差出力ＳＱＵＩＤ１２ には、抵抗Ｒｄを介し、一方向に流れるバイアス電流Ｉｄを印加する。これにより、当然のことながら、位相差検出ループ１１に流れる永久環電流の方向によって、位相差出力ＳＱＵＩＤ１２ に相互インダクタンスを介して流れる電流の大きさが変化し、図４（Ｂ） に示す非対称性が得られる。また、基準周波数ｆｓを受ける側と電気値制御発振器３０からの発振周波数ｆｏを受ける側とで線路インピータンスが異なるようにすると、より大きな効果が得られるため、そのようにするため、この場合はインダクタＭ２の側に接続する線路中に、追加のインダクタＭ３を設けた。
【００３６】
こうした工夫により、ある特定の実験例で言えば、＋９０ｐｓから−９０ｐｓの位相差（磁束量子パルス到達時間差）範囲において、ローパスフィルタ５０を介する線路中に、０．１２６ｍＡの電流変化幅が得られた。理想的な直線変化にはならなかったが、電気値制御発振器に帰還を掛けるには十分な大きさで位相差変化の対応関係の取れる電流出力が得られた。なお、図４において、縦軸は臨界電流であるが、これを ＳＱＵＩＤ電圧軸にして表現した場合には、特性曲線が磁束軸に対し線対称になって、山谷が反転した格好になる。
【００３７】
位相比較器１０からローパスフィルタ５０を介して発せられる制御電圧Ｖｃにより発振周波数の制御される電圧制御発振器３０は、ジョセフソン回路系において既存の弛緩発振器を援用することができる。その構成は、後述の電流制御発振器を構成する場合に就き説明する図６（Ａ） において、図示されているインダクタＬ１，Ｌ２とそれらに直列な抵抗Ｒを含む信号線路を省き、かつ、基本的には、図中では超伝導閉ループ中に二つの非ラッチ型ジョセフソンスイッチング部Ｊｏ１，Ｊｏ２ と、それら一端同士の間に設けられたインダクタＭｏ１，Ｍｏ２ とを有し、当該閉ループにバイアス電圧印加に伴うバイアス電流Ｉｂ１ の与えられる直流ＳＱＵＩＤ となっている部分を単一のジョセフソンスイッチング部に置き換えた上で、これに並列に弛緩発振用ローパスフィルタ（抵抗ＲｆとインダクタＬｆを含む）を接続したもので、バイアス電圧の大きさに応じた周波数で磁束量子パルス列を発振する。つまり、バイアス電圧を可変することで発振周波数を可変できる。発振したパルスは、これも既知の構成のジョセフソントランスミッションライン（ＪＴＬ）を介して後続回路に伝達されて行く。当該ＪＴＬ は、図示のようにインダクタＬｔを介して磁束量子パルスを伝達した非ラッチ型ジョセフソンスイッチング部Ｊｔが、あらかじめバイアスＩｂ２ を与えられていることにより一旦電圧状態に遷移して後、再びゼロ電圧状態に戻ることでパルスを伝達して行く構成で、これがカスケードに接続されていることにより、次々に磁束量子パルスをバケツリレー的に伝搬させて行く。先に述べたように、本発明のＰＬＬ回路でも、必要とする線路部分にこの ＪＴＬ構成を任意に採用できる。
【００３８】
しかるに、弛緩発振器は、そのバイアス電流を可変することでも結局は発振周波数を可変できるし、さらに言えば、ジョセフソンスイッチング部Ｊｏ１，Ｊｏ２ およびインダクタＭｏ１，Ｍｏ２からなる直流ＳＱＵＩＤの臨界電流を変調することでも発振周波数を可変できる。そこで、本発明による位相比較器１０の出力をローパスフィルタ５０で電圧化し、これを制御電圧Ｖｃとしてこれを弛緩発振器のバイアス電圧に重畳しても良いのであるが、むしろ、電流出力Ｉｃとしてそのまま弛緩発振器に磁気結合させると簡単に済む。つまり、電気値制御発振器３０を電流制御発振器３０として構成すると、電流を電圧に変換するコンバータ段を省略できることにもなる。
【００３９】
そこでこの図６（Ａ） に示す回路では、望ましい構成として、既に説明したローパスフィルタ５０からの電流出力Ｉｃを弛緩発振器の直流ＳＱＵＩＤ 部に磁気結合を介して印加するようにし、ジョセフソンスイッチング部Ｊｏ１，Ｊｏ２ の臨界電流を変調することで発振周波数を可変制御するようにしている。そしてまた、このようにする場合は、当該直流ＳＱＵＩＤ のインダクタＭｏ１，Ｍｏ２ に磁気結合するインダクタＬ１，Ｌ２を別途独立な回路部品として設けるのではなく、これ自体を抵抗ＲとインダクタＬとから成る既述のローパスフィルタ５０の当該インダクタＬとして流用すると合理的であり、回路構成は一層、簡略化する。すなわち、それらインダクタＬ１，Ｌ２と、これに直列な抵抗Ｒが、図１，３，４，５で説明してきたループフィルタ（ローパスフィルタ）５０を構成している。
【００４０】
実際、本発明者の数値実験例によれば、図６（Ｂ） に具体的に得られた特性の一例を示すように、弛緩発振器へのバイアス電圧が１５ｍＶの場合に、制御電流Ｉｃをゼロから０．０７ｍＡの僅かな範囲内で変化させることで、結構大きな発振周期変化（発振周波数変化幅）を得ることができた。同図に併示するように、回路パラメータによって適当なバイアス電圧値は異なり、この実験例では２０ｍＶではあまり有効な結果は得られていない。逆に言えば、回路パラメータごとに適当なバイアス電圧値等は模索する必要があるかもしれないが、制御電流Ｉｃの可変によって満足な発振周波数変化幅を得られる設計は十分かつ確実に可能である。
【００４１】
【発明の効果】
以上のように、本発明によると、ジョセフソン回路系において有効に動作する位相比較器を始めて提供できる。その応用例は広く、種々考えられるが、最も有効な応用例の一つとしてのＰＬＬ回路を提供し得るに至ったことは大きな利点である。ＰＬＬ回路自体の応用使途も極めて広いため、結局、本発明がこの種の技術分野に貢献する所、大なるものがある。
【図面の簡単な説明】
【図１】本発明による位相比較器とＰＬＬ回路の回路構成例の説明図である。
【図２】本発明により構成された位相比較器にて得られた特性例の説明図である。
【図３】位相比較器の感度を高めるための回路構成の一例の説明図である。
【図４】位相差検出の態様を特性図に即して説明する説明図である。
【図５】位相比較器を非対称型の検出特性にする場合の回路例の説明図である。
【図６】電流制御発振器を構成する場合の望ましい回路構成例の説明図である。
【符号の説明】
１０ 本発明の位相比較器
１１ 位相差検出ループ
１２ 位相差出力ＳＱＵＩＤ
２０ 基準周波数発振器
３０ 電気値制御発振器
４０ Ｎ分周器
５０ ループフィルタ
Claims (6)
- ジョセフソン回路用の位相比較器であって；
極低温環境下に置かれる位相差検出ループと位相差出力ＳＱＵＩＤ とを有し、
上記位相差検出ループは、
ａ 永久環電流を流し得る超伝導閉ループと；
ｂ 該超伝導閉ループに設けられた第一、第二の入力端子と；
ｃ 該閉ループ中に設けられ、上記第一入力端子に第一の周波数信号の磁束量子が入力すると一旦スイッチングし、該閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部と；
ｄ 該閉ループ中に設けられ、上記第二入力端子に第二の周波数信号の磁束量子が入力すると一旦スイッチングし、該閉ループに上記第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部と；
ｅ 上記位相差出力ＳＱＵＩＤ に磁気結合するための相互インダクタンスの一方を形成し、かつ、該閉ループ中に生じた永久環電流を保持する大きさのインダクタンスを形成するインダクタ部と；
を有し、
上記位相差出力ＳＱＵＩＤ は非ラッチ型の直流ＳＱＵＩＤ であって、
ｆ 自身に設けられているインダクタ部を上記一方のインダクタ部に相互インダクタンスを形成する関係で磁気結合する他方のインダクタ部とし、該相互インダクタンスを介し、上記位相差検出ループの上記閉ループ内の永久環電流の存在を抽出して、出力電流、または自身に印加されている ＳＱＵＩＤ電圧の変化分としての出力電圧を位相差検出出力信号として出力すること；
を特徴とするジョセフソン回路用位相比較器。 - 請求項１記載の位相比較器であって；
上記位相差検出ループを複数個並設し、それぞれに上記相互インダクタンスを介して磁気結合する上記位相差出力ＳＱＵＩＤ も同じ数の複数個として；
該複数個の位相差検出ループの各々の上記第一入力端子に並列に上記第一の周波数信号を、また、上記第二の入力端子にも並列に上記第二の周波数信号を印加する一方；
上記複数個の位相差出力ＳＱＵＩＤ は直列に接続することにより、検出感度を高めたこと；
を特徴とする位相比較器。 - 基準周波数発振器の出力する基準周波数と、Ｎを１以上の整数として、電気値制御発振器の出力する発振周波数の１／Ｎとを比較し、それら両周波数の差に基づく位相差検出出力信号を出力する位相比較器と、この位相比較器の出力を積分し、交流成分を除去または低減した電流または電圧出力として制御電気値を出力するループフィルタとを含み、上記電気値制御発振器は、該ループフィルタの出力する制御電気値を受けて、上記位相比較器における上記両周波数の差がなくなる方向に自身の発振周波数を調整するジョセフソン回路用ＰＬＬ回路であって；
上記位相比較器は、極低温環境下に置かれる位相差検出ループと、位相差出力ＳＱＵＩＤ とを有し、
該位相差検出ループは、
ａ 永久環電流を流し得る超伝導閉ループと；
ｂ 該超伝導閉ループに設けられた第一、第二の入力端子と；
ｃ 該閉ループ中に設けられ、上記第一入力端子に第一の周波数信号としての上記基準周波数の磁束量子が入力すると一旦スイッチングし、該閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部と；
ｄ 該閉ループ中に設けられ、上記第二入力端子に第二の周波数信号としての上記発振周波数の１／Ｎの周波数信号の磁束量子が入力すると一旦スイッチングし、該閉ループに上記第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部と；
ｅ 上記位相差出力ＳＱＵＩＤ に磁気結合するための相互インダクタンスの一方のインダクタンスを形成するインダクタ部と；
を有し、
上記位相差出力ＳＱＵＩＤ は非ラッチ型の直流ＳＱＵＩＤ であって、
ｆ 自身に設けられているインダクタ部を上記一方のインダクタ部に相互インダクタンスを形成する関係で磁気結合する他方のインダクタ部とし、該相互インダクタンスを介し、上記位相差検出ループの上記閉ループ内の永久環電流の存在を抽出して、出力電流、または自身に印加されている ＳＱＵＩＤ電圧の変化分としての出力電圧を上記位相差検出出力信号として出力すること；
を特徴とするジョセフソン回路用ＰＬＬ回路。 - 請求項３記載のＰＬＬ回路であって；
上記位相差検出ループを複数個並設し、それぞれに上記相互インダクタンスを介して磁気結合する上記位相差出力ＳＱＵＩＤ も同じ数の複数個として；
該複数個の位相差検出ループの各々の上記第一入力端子に並列に上記第一の周波数信号を、また、上記第二の入力端子にも並列に上記第二の周波数信号を印加する一方；
上記複数個の位相差出力ＳＱＵＩＤ は直列に接続することにより、検出感度を高めたこと；
を特徴とするＰＬＬ回路。 - 請求項３記載のＰＬＬ回路であって；
上記位相比較器からの出力を上記ループフィルタとしてのローパスフィルタを介して制御電流として取り出し；
上記の電気値制御発振器を、直流ＳＱＵＩＤ 構成を含む弛緩発振器と、この弛緩発振器に含まれるジョセフソンスイッチング部の臨界電流を変調する関係で、該弛緩発振器に含まれるインダクタに磁気結合し、上記制御電流の流れるインダクタとから構成し、電流制御発振器としたこと；
を特徴とするＰＬＬ回路。 - 請求項５記載のＰＬＬ回路であって；
上記弛緩発振器のインダクタに磁気結合し、上記制御電流の流されるインダクタを、上記ローパスフィルタを構成するインダクタで流用したこと；
を特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002224907A JP2004071630A (ja) | 2002-08-01 | 2002-08-01 | ジョセフソン回路用位相比較器及びこれを用いたｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002224907A JP2004071630A (ja) | 2002-08-01 | 2002-08-01 | ジョセフソン回路用位相比較器及びこれを用いたｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004071630A true JP2004071630A (ja) | 2004-03-04 |
Family
ID=32012739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002224907A Pending JP2004071630A (ja) | 2002-08-01 | 2002-08-01 | ジョセフソン回路用位相比較器及びこれを用いたｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004071630A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017532841A (ja) * | 2014-09-18 | 2017-11-02 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 超伝導位相シフトシステム |
| JP2019525595A (ja) * | 2016-07-22 | 2019-09-05 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | レシプロカル量子論理（ｒｑｌ）シリアルデータ受信器システム |
| US10848241B2 (en) | 2013-12-18 | 2020-11-24 | Northrop Grumman Systems Corporation | Optical transceiver with variable data rate and sensitivity control |
| WO2022263704A1 (en) * | 2021-06-15 | 2022-12-22 | Iqm Finland Oy | Qubit clock signal generation |
-
2002
- 2002-08-01 JP JP2002224907A patent/JP2004071630A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10848241B2 (en) | 2013-12-18 | 2020-11-24 | Northrop Grumman Systems Corporation | Optical transceiver with variable data rate and sensitivity control |
| US11601197B2 (en) | 2013-12-18 | 2023-03-07 | Northrop Grumman Systems Corporation | Optical transceiver with variable data rate and sensitivity control |
| JP2017532841A (ja) * | 2014-09-18 | 2017-11-02 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 超伝導位相シフトシステム |
| JP2019525595A (ja) * | 2016-07-22 | 2019-09-05 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | レシプロカル量子論理（ｒｑｌ）シリアルデータ受信器システム |
| WO2022263704A1 (en) * | 2021-06-15 | 2022-12-22 | Iqm Finland Oy | Qubit clock signal generation |
| US12401351B2 (en) | 2021-06-15 | 2025-08-26 | Iqm Finland Oy | Qubit clock signal generation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101828732B1 (ko) | 큐비트 판독을 위한 상호 양자 로직 비교기 | |
| KR101901166B1 (ko) | 초전도 위상 시프트 시스템 | |
| US6480049B2 (en) | Multiphase clock generator | |
| Savoj et al. | High-speed CMOS circuits for optical receivers | |
| AU2016357098B2 (en) | Josephson transmission line (JTL) system | |
| EP3577761B1 (en) | Superconducting circuits based devices and methods | |
| EP1303046B1 (en) | Inject synchronous narrowband reproducible phase locked loop | |
| Cawthorne et al. | Synchronized oscillations in Josephson junction arrays: The role of distributed coupling | |
| Pottbaker et al. | An 8 GHz silicon bipolar clock-recovery and data-regenerator IC | |
| JPH04507333A (ja) | 位相検波器 | |
| JP2004071630A (ja) | ジョセフソン回路用位相比較器及びこれを用いたｐｌｌ回路 | |
| US6104326A (en) | Bit synchronization apparatus for recovering high speed NRZ data | |
| KR20000017276A (ko) | 클럭 재생장치 | |
| EP3970272A1 (en) | Superconducting clock conditioning system | |
| WO2024052585A1 (en) | Methods and arrangements for generating signals with aqfp logic | |
| JPS6229236A (ja) | 局部クロック信号と受信データ信号とを再同期させる機構 | |
| KR102401674B1 (ko) | 푸쉬-풀 튜닝가능한 커플링 | |
| McNeill et al. | A 150 mW, 155 MHz phase locked loop with low jitter VCO | |
| KR102582329B1 (ko) | 초전도 전송선 드라이버 시스템 | |
| RU2395899C1 (ru) | Синтезатор частот | |
| US8067966B2 (en) | Voltage controlled delay loop and method with injection point control | |
| JPH0221724A (ja) | 位相同期回路 | |
| JP4126782B2 (ja) | 位相同期回路及びこれを具備した電子機器 | |
| EP1611674B1 (en) | Linear phase detector with multiplexed latches | |
| US12206413B2 (en) | SFQ-based pulse-conserving logic gates |