[go: up one dir, main page]

JP2004062164A - Electro-optical devices and electronic equipment - Google Patents

Electro-optical devices and electronic equipment Download PDF

Info

Publication number
JP2004062164A
JP2004062164A JP2003157393A JP2003157393A JP2004062164A JP 2004062164 A JP2004062164 A JP 2004062164A JP 2003157393 A JP2003157393 A JP 2003157393A JP 2003157393 A JP2003157393 A JP 2003157393A JP 2004062164 A JP2004062164 A JP 2004062164A
Authority
JP
Japan
Prior art keywords
electrode
electro
power supply
effective area
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003157393A
Other languages
Japanese (ja)
Inventor
Koji Aoki
青木　幸司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003157393A priority Critical patent/JP2004062164A/en
Publication of JP2004062164A publication Critical patent/JP2004062164A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】狭額縁化がに適した電気光学装置を提供する。
【解決手段】複数の電源線１０３Ｒ，１０３Ｇ，及び１０３Ｂのうちの少なくとも１つの電源線の少なくとも１部を第１配線層１３５に設けられた導電膜と第２配線層１３６に設けられた導電膜とにより構成することにより、電源線の線幅を狭くする。
【選択図】　　　図３An electro-optical device suitable for narrowing a frame is provided.
A conductive film provided on a first wiring layer and a conductive film provided on a second wiring layer include at least a portion of at least one of a plurality of power lines. With this configuration, the line width of the power supply line is reduced.
[Selection diagram] FIG.

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、画素電極が形成された基板と共通電極との間に、有機発光材料を用いた発光素子を備えた有機ＥＬ（エレクトロルミネッセンス）表示装置が注目を集めている（例えば、特許文献１参照）。
【０００３】
有機ＥＬ表示装置では、発光素子に電流が供給されることにより発光素子は発光する。その際、発光素子の輝度は基本的に供給される電流の電流量により決定される。
【０００４】
【特許文献１】
特開平５−３０８０号公報
【０００５】
【発明が解決しようとする課題】
上記のように、発光素子の輝度は、基本的に供給される電流の電流量により決定されるため、電流量が所望の値となるよう、正確に設定する必要がある。
【０００６】
また、十分な電流量を確保しようとすると、電流を供給するための配線の幅が増大して、額縁領域が大きくなり、種々の電子機器に搭載する際に支障を来すことがある。
【０００７】
本発明は、上記事情に鑑みてなされたものであって、十分な電流量を確保し、あるいは、電源電圧の変動による発光素子の輝度の変動を抑制することが第１の目的である。さらには、上記の要請を満たすとともに、狭額縁化を可能とすることができる発光装置および電子機器を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために本発明は、以下の構成を採用している。
【０００９】
本発明の第１の電気光学装置は、複数の発光用電源配線が基板上の第一の層に配置され、発光用電源配線を対応する電極に接続させる複数の接続用配線が第一の層と電気的に絶縁された第二の層に配置された電気光学装置であって、複数の発光用電源配線のうち、最も外側に位置する発光用電源配線が第一の層及び第二の層の双方に設けられることを特徴とするものである。
【００１０】
最も外側に位置する発光用電源配線は、平面的には接続用配線と重ならないため、第二の層にも設けることができる。これにより、本発明では、第一の層及び第二の層に設けられた発光用電源配線を電気的に接続すれば、一層のみに設けた場合に比較して各層における発光用電源配線の幅を減ずることができる。従って、本発明では、発光用電源配線の幅が減少した分、パネルの額縁を小さくすることが可能になる。
【００１１】
上記の電気光学装置において、複数の発光用電源配線のうち、少なくとも、最も内側に位置する発光用電源配線に接続される接続用配線が第一の層に設けられることが好ましい。
【００１２】
最も内側に位置する発光用電源配線に接続される接続用配線は、この発光用電源配線以外とは重ならないため、第一の層に設けることが可能である。
【００１３】
そのため、本発明では、この接続用配線の幅分、第二の層に設けられた他の接続用配線を太くすることができ、接続用配線の製造を容易化できる。また、最も外側及び内側の発光用電源配線と接続用配線とのコンタクトが不要になり、コンタクト抵抗の依存性を小さくすることができる。
【００１４】
電極上には、正孔注入／輸送層と、該正孔注入／輸送層に隣接して形成される有機エレクトロルミネッセンス材料からなる発光層とが設けられる構成を採用可能である。
【００１５】
従って、本発明では、発光用電源配線及び接続用配線を介して電極に駆動電流を印加することにより発光する、小型でコンタクト抵抗依存性が小さいパネルを得ることができる。
【００１６】
本発明の第２の電気光学装置は、　第１電極が基板上にマトリックス状に配置された第１電極領域の周囲に、前記第１電極に接続される発光用電源配線と、前記第１電極との間に機能層を挟む第２電極に接続される第２電極用配線とが配置された電気光学装置であって、前記発光用電源配線と前記第２電極用配線とは、平面視したときに少なくとも一部が互いに重なり合って配置されることを特徴とする。
【００１７】
上記の電気光学装置において、前記発光用電源配線と前記第２電極用配線との間には、層間絶縁層が配置されることが好ましい。これにより上記の電気光学装置において、発光用電源配線と第２電極用配線とが平面視で重なり合う分、これらの配線による専有面積を低減することができ、パネルの額縁を狭くすることが可能になる。また、発光用電源配線と第２電極用配線との少なくとも一部が重なることにより静電容量が形成されることになり、駆動電流の電位変動をより小さくして画像表示を安定して行うことができる。
【００１８】
上記の電気光学装置において、発光用電源配線と第２電極用配線との間に層間絶縁層を配置することが好ましい。これにより、発光用電源配線と第２電極用配線とを絶縁することができる。
【００１９】
上記の電気光学装置において、発光用電源配線と第２電極用配線とのいずれか一方を他方が占有する領域内に配置する構成も採用可能である。
【００２０】
これにより、本発明では、発光用電源配線と第２電極用配線とのいずれか一方を配置する領域を、平面視で別途設ける必要がなくなり、狭額縁化に一層寄与できる。
【００２１】
機能層としては、正孔注入／輸送層と、該正孔注入／輸送層に隣接して形成される有機エレクトロルミネッセンス材料からなる発光層とが設けられる構成を採用可能である。
【００２２】
従って、本発明では、発光用電源配線を介して第１電極に駆動電流を印加することにより発光する、小型のパネルを得ることができる。
【００２３】
本発明の第３電気光学装置は、基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、前記有効領域の外側で前記第２の電極に接続された電極用配線と、前記第１の電極と能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、前記接続用配線と前記有効領域の外側で接続された電源線と、を含み、前記電源線の少なくとも１部は、層間絶縁膜により隔てられた複数の導電膜と前記複数の導電膜を互いに電気的に接続する導電材料とにより形成されていることを特徴とする。
【００２４】
本発明の第４の電気光学装置は、基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、前記有効領域の外側で前記第２の電極に接続された電極用配線と、前記第１の電極と能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、前記接続用配線と前記有効領域の外側で接続された電源線と、を含み、前記電源線は、前記有効領域の外側に複数設けられており、前記電源線のうち、前記有効領域から最も離れた位置に設けられた電源線の少なくとも１部は、層間絶縁膜により隔てられた複数の導電膜と前記複数の導電膜を互いに電気的に接続する導電材料とにより形成されていることを特徴とする。
【００２５】
上記の電気光学装置のように電源線を多層化することにより、一層当たりの線幅を、電源線を一つの配線層のみで構成したときに比べ、減ずることができる。これにより、十分な電流量を確保しつつ、狭額縁化が可能となる。
【００２６】
本発明の第５の電気光学装置は、基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、前記有効領域の外側で前記第２の電極に接続された電極用配線と、前記第１の電極と能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、前記接続用配線と前記有効領域の外側で接続された電源線と、を含み、前記電源線は、前記有効領域の外側に複数設けられており、前記電源線のうち、前記有効領域に最も近い位置に設けられた電源線は、一つの配線層のみに設けられた導電膜により形成されていることを特徴とする。
【００２７】
本発明の第６の電気光学装置は、基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、前記有効領域の外側で前記第２の電極に接続された電極用配線と、前記第１の電極に能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、前記接続用配線と前記有効領域の外側で接続された電源線と、を含み、前記第１の電極と、前記有効領域に設けられた接続用配線を介して、前記有効領域の外側で接続された電源線と、を含み、前記接続用配線の線幅は、当該接続用配線が接続する前記電源線の幅とは、異なっていることを特徴とする。
【００２８】
有効領域内においては、画素ピッチに応じて前記接続用配線の線幅を狭くする必要となる場合があるが、一方、前記接続用配線を介して画素に供給される電流量を十分に確保する必要がある。そこで、上記の電気光学装置においては、前記電源線の線幅を前記接続用配線の線幅より大とすることにより、画素ピッチに対応し、かつ、電流量の確保するということが可能となる。
【００２９】
本発明の第７の電気光学装置は、基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、前記有効領域の外側で前記第２の電極に接続された電極用配線と、前記第１の電極に能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、　前記接続用配線と前記有効領域の外側で接続された電源線と、を含み、前記接続用配線の第１の部分の線幅と第２の部分の線幅とは、互いに異なっていることを特徴とする。
【００３０】
上記の電気光学装置において、前記第１の部分とは、例えば、前記接続用配線のうち、前記接続用配線が前記電源線と接続するコンタクト部近傍であり、前記第２の部分とは、例えば、前記第１の部分より前記有効領域に近いか、あるいは前記有効領域にある部分である。この場合、前記第１の部分の線幅は前記第２の部分の線幅より大とすることが好ましい。
このように、前記接続用配線のような同一の配線に線幅が互いに異なる部分を設けることにより、コンタクト部などにおける線幅や材質の差違等に由来する電圧降下や抵抗増加等による供給電流量の変動や不安定化を緩和することができる。
【００３１】
本発明の第８の電気光学装置は、基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、前記有効領域の外側で前記第２の電極に接続された電極用配線と、前記第１の電極に能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、前記接続用配線と前記有効領域の外側で接続された電源線と、を含み、前記接続用配線は複数設けられており、前記複数の接続用配線のうち、少なくとも１つは、異なる複数の配線層のそれぞれに設けられた導電膜及び前記導電膜を互いに接続する導電材料により構成されていることを特徴とする。
【００３２】
前記有効領域上では、前記接続用配線は、基本的に全て同一層に設けられていることが好ましい。一方、前記接続用配線の前記電源線とのコンタクト部近傍には、多数のコンタクト部も存在することが多いため、少なくとも前記接続用配線の前記電源線とのコンタクト部近傍では、前記接続用配線の全てを同一層に設けることは、限られた空間を有効利用には不利である。そこで、上記の電気光学装置のように、前記接続用配線のうち少なくとも１つを異なる配線層を利用して構成することにより、上述の２つの要請を満たすことができる。
【００３３】
本発明の第９の電気光学装置は、基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、前記有効領域の外側で前記第２の電極に接続された電極用配線と、前記第１の電極と能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、前記接続用配線と前記有効領域の外側で接続された電源線と、を含み、前記電極用配線の少なくとも１部分を構成する第１の導電膜と前記基板との間には、前記電源線の少なくとも１部分を構成する第２の導電膜が形成されており、前記第１の導電膜と前記第２の導電膜とは、層間絶縁膜により互いに隔てられて形成されており、前記第１の導電膜の少なくとも１部分と前記第２の導電膜の少なくとも１部分とは、重なって配置されていることを特徴とする。
【００３４】
上記の電気光学装置のように、前記電源線と前記電極用配線とを層間絶縁膜を介して積層することにより、額縁領域を減ずることができる。さらに、前記電源線と前記電極用配線との間に容量を形成することができるので、電圧変動の緩和という効果も奏する。
【００３５】
上記の電気光学装置において、前記第２の導電膜は、前記層間絶縁膜に設けられたコンタクト部を介して前記接続用配線に接続されていることが好ましい。
【００３６】
上記の電気光学装置において、前記機能層は、有機エレクトロルミネッセンス材料から構成されていてもよい。
【００３７】
本発明の電子機器は、上記の電気光学装置を備えることを特徴としている。
【００３８】
【発明の実施の形態】
［第１実施形態］
以下、本発明の電気光学装置及び電子機器の実施形態を図１ないし図１０を参照して説明する。なお、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
【００３９】
図１に本発明にかかる電気光学装置の配線構造の平面模式図を示す。
図１に示すように、本実施形態の表示装置（電気光学装置）１は、複数の走査線１０１と、走査線１０１に対して交差する方向に延びる複数のデータ線１０２と、データ線１０２に並列に延びる複数の接続用配線９９とがそれぞれ配線された構成を有するとともに、走査線１０１及びデータ線１０２の交差部に対応して、画素領域Ａが設けられている。
【００４０】
データ線１０２には、シフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチ等を備えるデータ側駆動回路１０４が接続されている。また、走査線１０１には、シフトレジスタ及びレベルシフタ等を備える走査側駆動回路１０５が接続されている。更に、画素領域Ａの各々には、走査線１０１を介して走査信号がゲート電極に供給されるスイッチング用の薄膜トランジスタ１１２と、このスイッチング用の薄膜トランジスタ１１２を介してデータ線１０２から共有される画素信号を保持する保持容量ｃａｐと、該保持容量ｃａｐによって保持された画素信号が電圧としてゲート電極に供給される駆動用の薄膜トランジスタ１２３と、この駆動用薄膜トランジスタ１２３及び接続用配線９９（９９Ｒ、９９Ｇ、９９Ｂ）を介して電源線（発光用電源配線）１０３に電気的に接続したときに当該電源線１０３から駆動電流が流れ込む画素電極（電極）１１１と、この画素電極１１１と共通電極（陰極）１２との間に挟み込まれた機能層１１０とが設けられている。画素電極１１１と共通電極１２と機能層１１０により、発光素子が構成されている。
【００４１】
係る構成によれば、走査線１０１が駆動されてスイッチング用の薄膜トランジスタ１１２がオンになると、そのときのデータ線１０２の電位が保持容量ｃａｐに保持され、該保持容量ｃａｐに状態に応じて、駆動用の薄膜トランジスタ１２３の導通状態が決まる。そして、駆動用の薄膜トランジスタ１２３のチャネルを介して、電源線１０３から接続用配線９９と薄膜トランジスタ１２３とを介して画素電極１１１に電流が流れ、更に機能層１１０を介して共通電極１２に電流が流れる。機能層１１０は、これを流れる電流量に応じて発光する。
【００４２】
図２には本実施形態の電気光学装置の平面模式図を示す。
【００４３】
基板２は、例えばガラス等の透明基板であり、基板２の中央に位置する表示領域（電極領域）２ａと、基板２の周縁に位置して有効領域２ａの外側に配置された非有効領域２ｂとに区画されている。有効領域２ａは、マトリックス状に配置された発光素子を備えた画素Ｒ、画素Ｇ、及び画素Ｂによって形成される領域であり、表示に実際に寄与する表示領域である。画素Ｒ、画素Ｇ、及び画素Ｂのそれぞれは、赤、緑、及び青の画素に対応している。
【００４４】
共通電極１２に接続される共通電極用配線１２ａは、有効領域２ａの外周をなす４辺のうち３辺を取り囲むようにコの字に形成されている。
【００４５】
電源線１０３は、有効領域２ａと共通電極用配線１２ａとの間に設けられている。電源線１０３Ｒ、電源線１０３Ｇ、及び電源線１０３Ｂはそれぞれ、図１に示した接続用配線９９Ｒ、９９Ｇ、及び９９Ｂを介して、画素Ｒ、画素Ｇ、及び画素Ｂに電源電圧を供給している。
【００４６】
電源線１０３Ｒ、１０３Ｇ、１０３Ｂのうち、有効領域２ａから最も離れた位置にある電源線１０３Ｂは、２重配線構造を有しており、コンタクトホール１０３Ｂ３は、上下導通を行うために設けられている。
【００４７】
有効領域２ａと電源線１０３のうち有効領域２ａと最も近接した電源線１０３Ｒと有効領域２ａとの間には検査回路１０６が設けられている。この検査回路１０６は、製造過程や出荷時において、表示装置の品質、欠陥等の検査を行うために用いられる。
【００４８】
有効領域２ａに対して検査回路１０６の反対側の基板２の辺側には、駆動ＩＣ６を備えたフレキシブル基板５が取り付けられている。上述の共通電極用配線１２ａ及び電源線１０３は、ともに配線５ａを介して駆動ＩＣ６に接続されている。
【００４９】
基板２のフレキシブル基板５の取り付けられた辺側から、基板２の当該辺に対向する方向で、有効領域２ａと電源線１０３Ｒとの間の領域、及び有効領域２ａと電源線１０３Ｇとの間の領域には、それぞれ走査線駆動回路１０５が設けられている。走査線駆動回路１０５に制御信号及び電源電圧を供給するための制御駆動回路用制御信号配線１０５ａ及び駆動回路用電源配線１０５ｂが、走査線駆動回路１０５と電源線１０３Ｒとの間の領域、及び走査線駆動回路１０５と電源線１０３Ｇとの間の領域に設けられている。
【００５０】
図３には、図２におけるＡ−Ａ’断面模式図を示す。図３に示すように、有効領域２ａに対応して設けられた発光素子及びバンク部からなる発光素子部１１と基板２との間には能動素子層１４が備えられ、この能動素子層１４に前述の走査線、データ線、保持容量、スイッチング用の薄膜トランジスタ１１２、駆動用の薄膜トランジスタ１２３等が備えられている。
【００５１】
また、能動素子層１４の非有効領域２ｂに対応して、前述の電源線１０３（１０３Ｒ、１０３Ｇ、１０３Ｂ）が配線されている。非有効領域２ｂの一部をダミー領域２ｄとして使用している。ダミー領域２ｄは、主にインクジェットプロセスを用いて発光素子１１０を形成するのに先だって、発光素子を形成する材料の吐出量を安定化するために用いられる領域であって、言うなれば、試し打ちするための領域である。
【００５２】
前述の走査側駆動回路１０５、駆動回路用制御信号配線１０５ａ、及び駆動回路用電源配線１０５ｂは、ダミー領域２ｄの下方の能動素子層１４内に設けられている。図３には図示されていないが、検査回路１０６の上方にダミー領域２ｄを設けてもよい。
【００５３】
電源線１０３Ｒは、第１配線層１３５に設けられた導電膜を用いて形成されている。同様に電源線１０３Ｇも、第１配線層１３５に設けられた導電膜を用いて形成されている。それに対して、電源線１０３Ｂは、前述のように２重配線構造を有している。具体的には、第１配線層１３５に設けられた導電膜と第２配線層１３６に設けられた導電膜とにより構成されている。上記の２つの導電膜の間には、第１層間絶縁膜１４４ａが設けられているとともに、第１層間絶縁膜１４４ａに設けられたコンタクトホール（図２に示したコンタクトホール１０３Ｂ３に対応）を介して上記の２つの導電膜は電気的に接続される。
【００５４】
共通電極用配線１２ａは、具体的には、第１配線層１３５に設けられた導電膜と第２配線層１３６に設けられた導電膜とにより構成されている。
【００５５】
発光素子部１１上には封止部３により覆われている。この封止部３は、能動素子層１４上に設けられた封止樹脂６０３と、封止基板６０４とから構成されている。封止樹脂６０３は、熱硬化樹脂あるいは紫外線硬化樹脂等からなり、特に、熱硬化樹脂の１種であるエポキシ樹脂よりなることが好ましい。この封止樹脂６０３は、基板の外周に沿って配置されており、例えば、マイクロディスペンサ等により形成されたものである。この封止樹脂６０３は、能動素子層１４と封止缶６０４を接合するもので、能動素子層１４と封止基板６０４の間から発光素子部１１とにより形成された空間への水又は酸素の侵入を防いで、共通電極１２または発光素子部１１内に形成された図示略の発光層の劣化を防止する。
【００５６】
封止基板６０４は、例えば、ガラス、プラスチック、金属等からなるもので、、その内側には発光素子部１１を収納する凹部６０４ａが設けられている。また凹部６０４ａには水、酸素等を吸収するゲッター剤６０５が配置されており、封止基板６０４と発光素子部１１とにより形成された空間に侵入した水又は酸素を吸収できるようになっている。なお、このゲッター剤６０５は省略しても良い。
【００５７】
共通電極１２を形成するアルミニウムは、発光層１１０ｂから発した光を基板２側に反射させるもので、Ａｌ膜の他、Ａｇ膜、ＡｌとＡｇの積層膜等からなることが好ましい。また、その厚さは、例えば１００〜１０００ｎｍの範囲が好ましく、特に２００ｎｍ程度がよい。
【００５８】
更にアルミニウム上にＳｉＯ、ＳｉＯ２、ＳｉＮ等からなる共通電極１２等を保護するための保護層１５を設けても良い。
【００５９】
保護層１５は共通電極１２を覆うとともに、共通電極用配線１２ａと共通電極１２との接続部を保護している。さらに、保護層１５が封止樹脂６０３の下方まで延在しており、封止樹脂６０３と能動素子層１４との間に介在している構造となっている。
次に図４に、表示装置における表示領域の断面構造を拡大した図を示す。この図４には３つの画素領域Ａが図示されている。この表示装置１は、基板２上に、ＴＦＴなどの回路等が形成された能動素子層１４と、機能層１１０が形成された発光素子部１１とが順次積層されて構成されている。
【００６０】
この表示装置１においては、機能層１１０から基板２側に発した光が、能動素子層１４及び基板２を透過して基板２の下側（観測者側）に出射されるとともに、機能層１１０から基板２の反対側に発した光が共通電極１２により反射されて、能動素子層１４及び基板２を透過して基板２の下側（観測者側）に出射されるようになっている。なお、共通電極１２として、透明な材料を用いることにより共通電極側から発光する光を出射させることができる。透明な材料としては、例えば、ＩＴＯ、Ｐｔ、Ｉｒ、Ｎｉ、もしくはＰｄを用いる事ができる。膜厚としては７５ｎｍほどの膜厚にする事が好ましく、この膜厚よりも薄くした方がより好ましい。
【００６１】
能動素子層１４には、基板２上にシリコン酸化膜からなる下地保護膜２ｃが形成され、この下地保護膜２ｃ上に多結晶シリコンからなる島状の半導体膜１４１が形成されている。尚、半導体膜１４１には、ドレイン領域１４１ａ及びソース領域１４１ｂが高濃度Ｂイオン打ち込みにより形成されている。なお、Ｂが導入されなかった部分がチャネル領域１４１ｃとなっている。
【００６２】
更に能動素子層１４には、下地保護膜２ｃ及び半導体膜１４１を覆う透明なゲート絶縁膜１４２が形成され、ゲート絶縁膜１４２上にはＡｌ、Ｍｏ、Ｔａ、Ｔｉ、Ｗ等からなるゲート電極１４３（走査線１０１）が形成され、ゲート電極１４３及びゲート絶縁膜１４２上には透明な第１層間絶縁膜１４４ａと第２層間絶縁膜１４４ｂが形成されている。ゲート電極１４３は半導体膜１４１のチャネル領域１４１ｃに対応する位置に設けられている。
【００６３】
また、第１、第２層間絶縁膜１４４ａ、１４４ｂを貫通して、半導体膜１４１のドレイン、ソース領域１４１ａ、１４１ｂにそれぞれ接続されるコンタクトホール１４５，１４６が形成されている。そして、第２層間絶縁膜１４４ｂ上には、ＩＴＯ等からなる透明な画素電極１１１が所定の形状にパターニングされて形成され、ドレイン領域１４１ａは、コンタクトホール１４５を介して画素電極１１１に接続されている。また、ソース領域１４１ｂは、コンタクトホール１４６を介して接続用配線９９に接続されている。このようにして、能動素子層１４には、各画素電極１１１に接続された駆動用の薄膜トランジスタ１２３が形成されている。尚、能動素子層１４には、前述した保持容量ｃａｐ及びスイッチング用の薄膜トランジスタ１１２も形成されているが、図４ではこれらの図示を省略している。
【００６４】
次に図４に示すように、発光素子部１１は、複数の画素電極１１１上の各々に積層された機能層１１０と、各機能層１１０を区画するバンク部１１２と、機能層１１０上に形成された共通電極１２とを主体として構成されている。これら画素電極１１１、機能層１１０及び共通電極１２によって発光素子が構成されている。ここで、画素電極１１１は、例えばＩＴＯにより形成されてなり、平面視略矩形にパターニングされて形成されている。この画素電極１１１の厚さは、５０〜２００ｎｍの範囲が好ましく、特に１５０ｎｍ程度がよい。バンク部１１２は、基板２側に位置する無機物バンク層１１２ａと基板２から離れて位置する有機物バンク層１１２ｂとが積層されて構成されている。
【００６５】
無機物バンク層１１２ａ、有機物バンク層１１２ｂは、画素電極１１１の周縁部上に乗上げるように形成されている。平面的には、画素電極１１１の周囲と無機物バンク層１１２ａとが平面的に重なるように配置された構造となっている。また、有機物バンク層１１２ｂも同様であり、画素電極１１１の一部と平面的に重なるように配置されている。また無機物バンク層１１２ａは、有機物バンク層１１２ｂよりも画素電極１１１の中央側に更に形成されている。このようにして、無機物バンク層１１２ａの各第１積層部１１２ｅが画素電極１１１の内側に形成されることにより、画素電極１１１の形成位置に対応する下部開口部１１２ｃが設けられている。
【００６６】
また、有機物バンク層１１２ｂには、上部開口部１１２ｄが形成されている。
【００６７】
この上部開口部１１２ｄは、画素電極１１１の形成位置及び下部開口部１１２ｃに対応するように設けられている。上部開口部１１２ｄは、図４に示すように、下部開口部１１２ｃより広く、画素電極１１１より狭く形成されている。また、上部開口部１１２ｄの上部の位置と、画素電極１１１の端部とがほぼ同じ位置になるように形成される場合もある。この場合は、図４に示すように、有機物バンク層１１２ｂの上部開口部１１２ｄの断面が傾斜する形状となる。
【００６８】
また、無機物バンク層１１２ａは、例えば、ＳｉＯ２、ＴｉＯ２等の無機材料からなることが好ましい。この無機物バンク層１１２ａの膜厚は、５０〜２００ｎｍの範囲が好ましく、特に１５０ｎｍがよい。
更に、有機物バンク層１１２ｂは、アクリル樹脂、ポリイミド樹脂等の耐熱性、耐溶媒性のある材料から形成されている。この有機物バンク層１１２ｂの厚さは、０．１〜３．５μｍの範囲が好ましい。有機物バンク層１１２ｂの厚さを２μｍ以上にすれば、データ線１０２、あるいは走査線１０１など、信号を供給する信号配線と共通電極１２とを十分離間することができるので信号配線と共通電極１２との間に生ずる寄生容量を減ずることができるので、信号の遅延、鈍り等の問題を軽減することができる。
【００６９】
また、バンク部１１２には、親液性を示す領域と、撥液性を示す領域が形成されている。親液性を示す領域は、無機物バンク層１１２ａの第１積層部１１２ｅ及び画素電極１１１の電極面１１１ａであり、これらの領域は、酸素を処理ガスとするプラズマ処理によって親液性に表面処理されている。また、撥液性を示す領域は、上部開口部１１２ｄの壁面及び有機物バンク層１１２の上面１１２ｆであり、これらの領域は、４フッ化メタンを前駆物質とするプラズマ処理によって表面がフッ化処理（撥液性に処理）されている。尚、有機物バンク層は、フッ素ポリマーを含有する材料により形成しても良い。
【００７０】
機能層１１０は、画素電極１１１上に積層された正孔注入／輸送層１１０ａと、正孔注入／輸送層１１０ａ上に隣接して形成された有機エレクトロルミネッセンス材料からなる発光層１１０ｂとから構成されている。なお、発光層１１０ｂに隣接して電子注入輸送層などの機能を有する他の機能層を更に形成しても良い。
【００７１】
正孔注入／輸送層１１０ａは、正孔を発光層１１０ｂに注入する機能を有するとともに、正孔を正孔注入／輸送層１１０ａ内部において輸送する機能を有する。このような正孔注入／輸送層１１０ａを画素電極１１１と発光層１１０ｂの間に設けることにより、発光層１１０ｂの発光効率、寿命等の素子特性が向上する。また、発光層１１０ｂでは、正孔注入／輸送層１１０ａから注入された正孔と、共通電極１２から注入される電子が発光層で再結合し、発光が得られる。
【００７２】
正孔注入／輸送層１１０ａは、下部開口部１１２ｃ内に位置して画素電極面１１１ａ上に形成される平坦部１１０ａ１と、上部開口部１１２ｄ内に位置して無機物バンク層の第１積層部１１２ｅ上に形成される周縁部１１０ａ２から構成されている。また、正孔注入／輸送層１１０ａは、構造によっては、画素電極１１１上であって、且つ無機物バンク層１１０ａの間（下部開口部１１０ｃ）にのみ形成されている（前述に記載した平坦部にのみ形成される形態もある）。この平坦部１１０ａ１は、その厚さが一定で例えば５０〜７０ｎｍの範囲に形成される。
【００７３】
周縁部１１０ａ２が形成される場合においては、周縁部１１０ａ２は、第１積層部１１２ｅ上に位置するとともに上部開口部１１２ｄの壁面、即ち有機物バンク層１１２ｂに密着している。また、周縁部１１０ａ２の厚さは、電極面１１１ａに近い側で薄く、電極面１１１ａから離れる方向に沿って増大し、下部開口部１１２ｄの壁面近くで最も厚くなっている。
【００７４】
周縁部１１０ａ２が上記の様な形状を示す理由としては、正孔注入／輸送層１１０ａが、正孔注入／輸送層形成材料及び極性溶媒を含む第１組成物を開口部１１２内に吐出してから極性溶媒を除去して形成されたものであり、極性溶媒の揮発が主に無機物バンク層の第１積層部１１２ｅ上で起こり、正孔注入／輸送層形成材料がこの第１積層部１１２ｅ上に集中的に濃縮・析出されたためである。
【００７５】
また発光層１１０ｂは、正孔注入／輸送層１１０ａの平坦部１１０ａ１及び周縁部１１０ａ２上に渡って形成されており、平坦部１１２ａ１上での厚さが５０〜８０ｎｍの範囲とされている。発光層１１０ｂは、赤色（Ｒ）に発光する赤色発光層１１０ｂ１、緑色（Ｇ）に発光する緑色発光層１１０ｂ２、及び青色（Ｂ）に発光する青色発光層１１０ｂ３、の３種類を有し、各発光層１１０ｂ１〜１１０ｂ３がストライプ配置されている。尚、正孔注入／輸送層形成材料としては、例えば、ポリエチレンジオキシチオフェン等のポリチオフェン誘導体とポリスチレンスルホン酸等の混合物を用いることができる。また、発光層１１０ｂの材料としては、例えば、ポリフルオレン誘導体、ポリフェニレン誘導体、ポリビニルカルバゾール、ポリチオフェン誘導体、またはこれらの高分子材料にペリレン系色素、クマリン系色素、ローダミン系色素、例えばルブレン、ペリレン、９，１０−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドン等をドープして用いることができる。
【００７６】
次に共通電極１２は、発光素子部１１の全面に形成されており、画素電極１１１と対になって機能層１１０に電流を流す役割を果たす。この共通電極１２が陰極である場合は、例えば、カルシウム層やアルミニウム層などの金属層が積層したものであってもよい。このとき、発光層に近い側の陰極には仕事関数が低いものを設けることが好ましく、特にこの形態においては発光層１１０ｂに直接に接して発光層１１０ｂに電子を注入する役割を果たす。また、フッ化リチウムは発光層の材料によっては効率よく発光させるために、発光層１１０と共通電極１２との間にＬｉＦを形成する場合もある。
【００７７】
尚、赤色及び緑色の発光層１１０ｂ１、１１１０ｂ２にはフッ化リチウムに限らず、他の材料を用いても良い。従ってこの場合は青色（Ｂ）発光層１１０ｂ３のみにフッ化リチウムからなる層を形成し、他の赤色及び緑色の発光層１１０ｂ１、１１０ｂ２にはフッ化リチウム以外のものを積層しても良い。また、赤色及び緑色の発光層１１０ｂ１、１１０ｂ２上にはフッ化リチウムを形成せず、カルシウムのみを形成しても良い。尚、フッ化リチウムの厚さは、例えば２〜５ｎｍの範囲が好ましく、特に２ｎｍ程度がよい。またカルシウムのの厚さは、例えば２〜５０ｎｍの範囲が好ましく、特に２０ｎｍ程度がよい。
【００７８】
図５は、有効領域２ａの上側領域における電源線１０３Ｒ、１０３Ｇ、１０３Ｂ及び各電源線に接続される接続用配線９９Ｒ、９９Ｇ、９９Ｂの拡大図である。接続用配線９９Ｒ、９９Ｇ、及び９９Ｂは、第１配線層１３５及び第２配線層１３６に形成された導電膜を利用して構成されており、本実施形態では、有効領域２ａに最も近い位置にある電源線１０３Ｒに接続された接続用配線９９Ｒは、第１配線層１３５に設けられた導電膜により構成されており、有効領域２ａに最も遠い位置にある電源線１０３Ｂに接続された接続用配線９９Ｂは、第２配線層１３６に設けられた導電膜を利用して形成されている。電源線１０３Ｒと電源線１０３Ｂに挟まれた電源線１０３Ｇに接続された接続用配線９９Ｇは、第１層間絶縁膜１１４ａを貫通するコンタクト１００Ｇで電源線１０３Ｇに接続されている。コンタクト１００Ｇにおいて、第１配線層１３５に設けられた導電膜と第２配線層１３６に設けられた導電膜との導通が確保されている。
【００７９】
本実施形態では、接続用配線９９Ｒ、９９Ｇ、及び９９Ｂを、第１配線層１３５及び第２配線層１３６を利用して形成しているので、１００Ｇなどのようなコンタクト部を可能な限り設けないようにしている。このように、コンタクト部を少なくすることにより、断線等の不具合を低減することができる。
【００８０】
接続用配線９９Ｒ、９９Ｇ、及び９９Ｂは有効領域２ａに向かって略平行に延在しており、接続用配線９９Ｒ、９９Ｇ、及び９９Ｂのそれぞれの、少なくとも１部分の幅を異ならせている。これは、安定的に電源電圧を供給するため、接続用配線９９Ｒ、９９Ｇ、及び９９Ｂ、電源線１０３Ｒ、１０３Ｇ、１０３Ｂの十分な線幅を確保しておくと同時に、有効領域２ａの画素のピッチに適合させて、接続用配線９９Ｒ、９９Ｇ、及び９９Ｂのそれぞれの線幅を狭くしているためである。
【００８１】
なお、図３に示しているように、有効領域２ａ内では、接続用配線９９Ｒ、９９Ｇ、及び９９Ｂは基本的に、全て同一の配線層にある導電膜を利用して形成されていることが望ましく、本実施形態では、第２配線層１３６に設けられた導電膜を利用して形成されている。一方、接続用配線９９Ｒは、電源線１０３Ｒとのコンタクト部近傍では、図５に示したように第１配線層１３５を利用して形成されているので、接続用配線９９Ｒは、上記のコンタクト部から有効領域２ａに至る間の領域において、第１配線層１３５に設けられた導電膜から第２配線層１３６に設けられた導電膜への接続を行う必要がある。
【００８２】
次に本実施形態の表示装置の製造方法を図面を参照して説明する。
【００８３】
まず、図６ないし図８を参照して、基板２上に能動素子層１４を形成する方法について説明する。なお、図６ないし図８に示す各断面図は、図２中のＡ−Ａ’線のに沿う断面に対応している。なお、以下の説明において、不純物濃度は、いずれも活性化アニール後の不純物として表される。
【００８４】
まず、図６（ａ）に示すように、基板２上に、シリコン酸化膜などからなる下地保護層２ｃを形成する。次に、ＩＣＶＤ法、プラズマＣＶＤ法などを用いてアモルファスシリコン層を形成した後、レーザアニール法又は急速加熱法により結晶粒を成長させてポリシリコン層５０１とする。
【００８５】
次に図６（ｂ）に示すように、ポリシリコン層５０１をフォトリソグラフィ法によりパターニングして島状のシリコン層２４１，２５１及び２６１を形成し、更にシリコン酸化膜からなるゲート絶縁膜１４２を形成する。
【００８６】
シリコン層２４１は、有効領域２ａに対応する位置に形成されて画素電極１１１に接続される薄膜トランジスタ１２３（以下、「画素用ＴＦＴ」と表記する場合がある）を構成するものであり、シリコン層２５１，２６１は、走査線駆動回路１０５内のＰチャネル型及びＮチャネル型の薄膜トランジスタ（以下、「駆動回路用ＴＦＴ」と表記する場合がある）をそれぞれ構成するものである。
【００８７】
ゲート絶縁層１４２の形成は、プラズマＣＶＤ法、熱酸化法などにより、各シリコン層２４１、２５１、２６１及び下地保護層２ｃを覆う厚さ約３０ｎｍ〜２００ｎｍのシリコン酸化膜を形成することにより行う。ここで、熱酸化法を利用してゲート絶縁層１４２を形成する際には、シリコン層２４１，２５１及び２６１の結晶化も行い、これらのシリコン層をポリシリコン層とすることができる。チャネルドープを行う場合には、例えば、このタイミングで約１×１０１２ｃｍ−２のドーズ量でボロンイオンを打ち込む。その結果、シリコン層２４１，２５１及び２６１は、不純物濃度が約１×１０１７ｃｍ−３の低濃度Ｐ型のシリコン層となる。
【００８８】
次に図６（ｃ）に示すように、シリコン層２４１、２６１の一部にイオン注入選択マスクＭ１を形成し、この状態でリンイオンを約１×１０１５ｃｍ−２のドーズ量でイオン注入する。その結果、イオン注入選択マスクＭ１に対してセルフアライン的に高濃度不純物が導入され、シリコン層２４１及び２６１中に高濃度ソース領域２４１Ｓ及び２６１Ｓ並びに高濃度ドレイン領域２４１Ｄ及び２６１Ｄが形成される。
【００８９】
次に図６（ｄ）に示すように、イオン注入選択マスクＭ１を除去した後に、ゲート絶縁層１４２上にドープドシリコン、シリサイド膜、或いはアルミニウム膜やクロム膜、タンタル膜といった厚さ約５００ｎｍ程度の金属膜を第１配線層１３５として形成し、更にこの金属膜をパターニングすることにより、Ｐチャネル型の駆動回路用ＴＦＴのゲート電極２５２、画素用ＴＦＴのゲート電極２４２、Ｎチャネル型の駆動回路用ＴＦＴのゲート電極２６２を形成する。また、上記パターニングにより、走査線駆動回路用信号配線１０５ａ、電源線１０３Ｒ、１０３Ｇ，１０３Ｂ、接続用配線９９Ｒ、共通電極用配線１２ａの一部を同時に形成する。
【００９０】
更に、ゲート電極２４２，２５２及び２６２をマスクとし、シリコン層２４１，２５１及び２６１に対してリンイオンを約４×１０１３ｃｍ−２のドープ量でイオン注入する。その結果、ゲート電極２４２，２５２及び２６２に対してセルフアライン的に低濃度不純物が導入され、図６（ｄ）に示すように、シリコン層２４１及び２６１中に低濃度ソース領域２４１ｂ及び２６１ｂ、並びに低濃度ドレイン領域２４１ｃ及び２６１ｃが形成される。また、シリコン層２５１中に低濃度不純物領域２５１Ｓ及び２５１Ｄが形成される。
【００９１】
次に図７（ａ）に示すように、ゲート電極２５２の周辺を除く全面にイオン注入選択マスクＭ２を形成する。このイオン注入選択マスクＭ２を用いて、シリコン層２５１に対してボロンイオンを約１．５×１０１５ｃｍ−２のドープ量でイオン注入する。結果として、ゲート電極２５２もマスクとして機能し、シリコン層２５２中にセルフアライン的に高濃度不純物がドープされる。これにより２５１Ｓ及び２５１Ｄがカウンタードープされ、Ｐ型チャネル型の駆動回路用ＴＦＴのソース領域及びドレイン領域となる。
【００９２】
次に図７（ｂ）に示すように、イオン注入選択マスクＭ２を除去した後に、基板２の全面に第１層間絶縁膜１４４ａを形成し、更にフォトリソグラフィ法により第１層間絶縁膜１４４ａをパターニングして、各ＴＦＴのソース電極及びドレイン電極並びに共通電極用配線１２ａに対応する位置にコンタクトホール形成用の孔Ｈ１を設ける。
【００９３】
次に図７（ｃ）に示すように、第１層間絶縁膜１４４ａを覆うように、アルミニウム、クロム、タンタル等の金属からなる厚さ約２００ｎｍないし８００ｎｍ程度の導電層５０４を形成することにより、先に形成した孔Ｈ１にこれらの金属を埋め込んでコンタクトホールを形成する。更に導電層５０４上にパターニング用マスクＭ３を形成する。
【００９４】
次に図８（ａ）に示すように、導電層５０４をパターニング用マスクＭ３によってパターニングし、各ＴＦＴのソース電極２４３，２５３，２６３、ドレイン電極２４４及び２５４、電源線１０３Ｂ、接続用配線９９Ｇ、９９Ｂ、走査線回路用電源配線１０５ｂ及び共通電極用配線１２ａを第２配線層１３６として形成する。
【００９５】
次に図８（ｂ）に示すように、第１層間絶縁膜１４４ａを覆う第２層間絶縁膜１４４ｂを、例えばアクリル系などの樹脂材料によって形成する。この第２層間絶縁膜１４４ｂは、約１〜２μｍ程度の厚さに形成されることが望ましい。
【００９６】
次に図８（ｃ）に示すように、第２層間絶縁膜１４４ｂのうち、画素用ＴＦＴのドレイン電極２４４に対応する部分をエッチングによって除去してコンタクトホール形成用の孔Ｈ２を形成する。このとき、同時に共通電極用配線１２ａ上の第２層間絶縁膜１４４ｂも除去する。このようにして、基板２上に能動素子層１４が形成される。
【００９７】
次に、図９を参照して、能動素子層１４上に発光素子部１１を形成することにより表示装置１を得る手順について説明する。図９に示す断面図は、図２中のＡ−Ａ’線に沿う断面に対応している。
【００９８】
まず図９（ａ）に示すように、基板２の全面を覆うようにＩＴＯ等の透明電極材料からなる薄膜を形成し、当該薄膜をパターニングすることにより、第２層間絶縁膜１４４ｂに設けた孔Ｈ２を埋めてコンタクトホール１１１ａを形成するとともに画素電極１１１及びダミー画素電極１１１’を形成する。画素電極１１１は、薄膜トランジスタ１２３の形成部分のみに形成され、コンタクトホール１１１ａを介してカレント薄膜トランジスタ１２３（スイッチング素子）に接続される。尚、ダミー電極１１１’は島状に配置される。
【００９９】
次に、図９（ｂ）に示すように、第２層間絶縁膜１４４ｂ及び画素電極１１１及びダミー画素電極１１１’上に無機物バンク層１１２ａ及びダミー無機物バンク層２１２ａを形成する。無機物バンク層１１２ａは、画素電極１１１の一部が開口する態様にて形成し、ダミー無機物バンク層２１２ａはダミー画素電極１１１’を完全に覆うように形成する。無機物バンク層１１２ａ及びダミー無機物バンク層２１２ａは、例えばＣＶＤ法、ＴＥＯＳ法、スパッタ法、蒸着法等によって第２層間絶縁膜１４４ｂ及び画素電極１１１の全面にＳｉＯ２、ＴｉＯ２、ＳｉＮ等の無機質膜を形成した後に、当該無機質膜をパターニングすることにより形成する。
【０１００】
更に図９（ｂ）に示すように、無機物バンク層１１２ａ及びダミー無機物バンク層２１２ａ上に、有機物バンク層１１２ｂ及びダミー有機物バンク層２１２ｂを形成する。有機物バンク層は１１２ｂは、無機物バンク層１１２ａを介して画素電極１１１の一部が開口する態様にて形成し、ダミー有機物バンク層２１２ｂはダミー無機物バンク層２１２ａの一部が開口する態様にて形成する。このようにして、第２層間絶縁膜１４４ｂ上にバンク１１２を形成する。
【０１０１】
続いて、バンク１１２の表面に、親液性を示す領域と、撥液性を示す領域を形成する。本実施例においてはプラズマ処理工程により、各領域を形成するものとしている。具体的に該プラズマ処理工程は、画素電極１１１、無機物バンク層１１２ａ及びダミー無機物バンク層２１２ａを親液性にする親液化工程と、有機物バンク層１１２ｂ及びダミー有機物バンク層２１２ｂを撥液性にする撥液化工程とを少なくとも具備している。
【０１０２】
すなわち、バンク１１２を所定温度（例えば７０〜８０℃程度）に加熱し、次いで親液化工程として大気雰囲気中で酸素を反応ガスとするプラズマ処理（Ｏ２プラズマ処理）を行う。続いて、撥液化工程として大気雰囲気中で４フッ化メタンを反応ガスとするプラズマ処理（ＣＦ４プラズマ処理）を行い、プラズマ処理のために加熱されたバンク１１２を室温まで冷却することで、親液性及び撥液性が所定箇所に付与されることとなる。
【０１０３】
更に、画素電極１１１上及びダミー無機物バンク層２１２ａ上にそれぞれ、機能層１１０並びにダミー機能層２１０をインクジェット法により形成する。機能層１１０並びにダミー機能層２１０は、正孔注入／輸送層材料を含む組成物インクを吐出・乾燥した後に、発光層材料を含む組成物インクを吐出・乾燥することにより形成される。なお、この機能層１１０及びダミー機能層２１０の形成工程以降は、正孔注入／輸送層及び発光層の酸化を防止すべく、窒素雰囲気、アルゴン雰囲気等の不活性ガス雰囲気で行うことが好ましい。
【０１０４】
次に、図９（ｃ）に示すように、バンク１１２及び機能層１１０並びにダミー機能層２１０を覆う共通電極１２を形成する。共通電極１２は、バンク１１２及び機能層１１０並びにダミー機能層２１０上に第１共通電極層１２ｂを形成した後に、第１共通電極層１２ｂを覆って基板２上の共通電極用配線１２ａに接続される第２共通電極層１２ｃを形成することにより得られる。
【０１０５】
最後に、基板２にエポキシ樹脂等の封止樹脂６０３を塗布し、この封止樹脂６０３を介して基板２に封止基板６０４を接合する。このようにして、図１〜図３に示すような表示装置１が得られる。
【０１０６】
このように、有効領域２ａに対して最も外側の電源線１０３Ｂは、他の電源線１０３Ｒ、１０３Ｇに接続する接続用配線９９Ｒ、９９Ｇと平面的に重ならないので、第１配線層１３５及び第２配線層１３６の双方に設けることが可能である。そのため、本実施の形態では、電源線１０３Ｂを第１配線層１３５及び第２配線層１３６のいずれか一方の層に設けた場合に比較して略半分の幅で形成することができ、電源線１０３Ｂの幅が減少した分、パネルの額縁を小さくすることができる。
【０１０７】
また、有効領域２ａに対して最も内側の電源線１０３Ｒに接続する接続用配線９９Ｒは、他の電源線１０３Ｇ、１０３Ｂと平面的に重ならないため、第１配線層１３５に形成することが可能である。そのため、本実施の形態では、接続用配線９９Ｒの幅分、第２配線層１３６に設けた接続用配線９９Ｇ、９９Ｂの幅を太くすることができ、マスクの製作等、表示装置の製造を容易化できる。さらに、本実施の形態では、電源線と接続用配線とを電気的に接続するためのコンタクトが１００Ｇの一カ所だけなので、コンタクト抵抗の依存性を低減することも可能になる。
【０１０８】
［第２実施形態］
次に、第２実施形態について述べる。図１０に示した第２実施形態にかかる表示装置のレイアウトの、図２に示した第１実施形態のレイアウトとの主な相違点は、共通電極用配線１２ａの少なくとも１部分が、有効領域２ａの周囲に設けられた電源線１０３Ｒ、１０３Ｇ、１０３Ｂのうち少なくとも一つの少なくとも１部分と平面視したときに重なる点である。共通電極用配線１２ａは、フレキシブル基板５が取り付けられた辺の側から、当該辺に対向する辺に向かって延在しており、基板２の外周をなす４辺のうち互いに対向する２辺と有効領域２ａとの間に、それぞれ設けられており、
一方の共通電極用配線１２ａは、電源線１０３Ｒと重なって配置されており、他方の共通電極用配線１２ａは、１０３Ｇ及び１０３Ｂの少なくとも１部分と重なって配置されている。
【０１０９】
これに対応した断面図を図１１に示す。共通電極用配線１２ａは、第２配線層１３６に設けられた導電膜により構成されており、共通電極１２と接続されている。
【０１１０】
電源線１０３Ｒ、１０３Ｇ、及び１０３Ｂは、第２配線層１３６の下方の第１配線層１３５に設けられた導電膜により形成されている。共通電極用配線１２ａと電源線１０３Ｒ、１０３Ｇ、及び１０３Ｂとは第１層間絶縁層１４４ａにより隔てられており、電気的に絶縁されている。共通電極用配線１２ａと共通電極１２との接続には、例えば、ＩＴＯ等からなる導電層１２ｄが介在している。
【０１１１】
上述のように、共通電極用配線１２ａは　　電源線１０３Ｒ、１０３Ｇ、１０３Ｂの少なくとも１部分が重なるように形成されているが、これにより、共通電極用配線１２ａと電源線１０３Ｒ、１０３Ｇ及び１０３Ｂとの間に容量が形成され、電源電圧の変動を緩和され、電気光学素子の安定的な駆動が可能となる。
【０１１２】
電源線１０３Ｒ、１０３Ｇ、及び１０３Ｂは、有効領域２ａとフレキシブル基板が取り付けられた辺に対向する辺との間の領域で、図１２に示したように、それぞれ、コンタクト１００Ｒ、１００Ｇ、及び１００Ｂを介して接続用配線９９Ｒ、９９Ｇ、及び９９Ｂに接続されている。コンタクト１００Ｒ、１００Ｇ、及び１００Ｂにおいて、第一配線層１３５に設けられた導電膜と第二配線層１３６に設けられた導電膜とが接続されている。接続用配線９９Ｒ、９９Ｇ、及び９９Ｂは、第二配線層１３６に設けられた導電膜を用いて構成されている。接続用配線９９Ｒ、９９Ｇ、及び９９Ｂの線幅は、対応する電源線１０３Ｒ、１０３Ｇ、及び１０３Ｂの線幅よりも小さくなっている。
【０１１３】
なお、前述のように、有効領域２ａ内では、接続用配線９９Ｒ、９９Ｇ、及び９９Ｂは基本的に、全て同一の配線層にある導電膜を利用して形成されていることが望ましく、本実施形態では、第２配線層１３６に設けられた導電膜を利用して形成されている。一方、接続用配線９９Ｒ、９９Ｇ、及び９９Ｂは、第２配線層１３６に設けられた導電膜を利用して形成されている。したがって、図５に示した場合とは異なり、接続用配線９９Ｒ、９９Ｇ、及び９９Ｂは、コンタクト部から有効領域２ａに至る間の領域において、第１配線層１３５に設けられた導電膜から第２配線層１３６に設けられた導電膜への接続を行う必要は特にはない。
【０１１４】
次に、上記実施の形態の表示装置１を備えた電子機器の例について説明する。
【０１１５】
図１３（ａ）は、携帯電話の一例を示した斜視図である。図１０（ａ）において、符号１０００は携帯電話本体を示し、符号１００１は上記の有機ＥＬ装置１を用いた表示部を示している。
【０１１６】
図１３（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図１０（ｂ）において、符号１１００は時計本体を示し、符号１１０１は上記の有機ＥＬ装置１を用いた表示部を示している。
【０１１７】
図１３（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１３（ｃ）において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は情報処理装置本体、符号１２０６は上記の有機ＥＬ装置１を用いた表示部を示している。
【０１１８】
なお、本発明の技術範囲は、上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【０１１９】
例えば、上記実施の形態では、電源線１０３Ｂを二層構造としたが、有効領域２ａに対して最も外側に配置されている電源線であれば、他の電源線であってもよい。また、第１配線層１３５と第２配線層１３６に設けられる電源線、接続用配線等を逆に配置する構成としてもよい。
【０１２０】
また、上記実施の形態では、発光素子部１１の構成として基板２側から画素電極１１１、正孔注入／輸送層１１０ａ、発光層１１０ｂ、共通電極１２の順序で形成するものとしたが、これに限定されるものではなく、逆の順序で配置する構成も採用可能である。さらに、上記実施の形態では、発光素子部１１の発光が透明基板２を介して外面側に出射される形式の例を用いて説明したが、発光素子部１１の発光が透明基板２と逆側から封止部３を介して出射される形式であっても適用可能である。この場合、上述したように優れた光透過性（透明性）を有する共通電極及び封止層を設ければよい。
【０１２１】
また、上記の実施形態においては、Ｒ、Ｇ、Ｂの各発光層をストライプ配置した場合について説明したが、本発明はこれに限られず、様々な配置構造を採用しても良い。例えばストライプ配置の他、モザイク配置や、デルタ配置とすることができる。
【０１２２】
以上説明したように、本発明では狭額縁化を実現した小型で、且つ製造が容易で高品質の電気光学装置及び電子機器を得ることができる。
【０１２３】
なお、上述の本実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す図であって、表示装置の配線構造の平面模式図である。
【図２】第１実施形態の表示装置の平面模式図である。
【図３】図２におけるＡ−Ａ’線視断面図である。
【図４】図３に示した断面図の拡大図である。
【図５】第１実施形態におけるおける電源線及び各電源線に接続される接続用配線の拡大図である。
【図６】（ａ）〜（ｄ）は本発明の実施形態の表示装置の製造方法を説明する工程図である。
【図７】（ａ）〜（ｃ）は本発明の実施形態の表示装置の製造方法を説明する工程図である。
【図８】（ａ）〜（ｃ）は本発明の実施形態の表示装置の製造方法を説明する工程図である。
【図９】（ａ）〜（ｃ）は本発明の実施形態の表示装置の製造方法を説明する工程図である。
【図１０】第２実施形態の表示装置の平面模式図である。
【図１１】図１０におけるＡ−Ａ’線視断面図である。
【図１２】第２実施形態におけるおける電源線及び各電源線に接続される接続用配線の拡大図である。
【図１３】有機ＥＬ表示装置を備えた電子機器の一例を示す図であり、（ａ）は携帯電話、（ｂ）は腕時計型電子機器、（ｃ）は携帯型情報処理装置のそれぞれ斜視図である。
【符号の説明】
１　表示装置（有機ＥＬ表示装置、電気光学装置）
２　基板
２ａ　有効領域（表示領域）
９９Ｒ、９９Ｇ、９９Ｂ　接続用配線
１０３、１０３Ｒ、１０３Ｇ、１０３Ｂ　電源線（発光用電源配線）
１１０ａ　正孔注入／輸送層
１１０ｂ　発光層
１１１　画素電極（電極）
１３５　第１配線層（第一の層）
１３６　第２配線層（第二の層）
１４４ａ　第１層間絶縁膜（絶縁層）[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electro-optical device and an electronic device.
[0002]
[Prior art]
In recent years, an organic EL (electroluminescence) display device including a light-emitting element using an organic light-emitting material between a substrate on which a pixel electrode is formed and a common electrode has attracted attention (for example, see Patent Document 1). .
[0003]
In the organic EL display device, the light emitting element emits light when a current is supplied to the light emitting element. At that time, the luminance of the light emitting element is basically determined by the amount of the supplied current.
[0004]
[Patent Document 1]
JP-A-5-3080
[0005]
[Problems to be solved by the invention]
As described above, the luminance of the light-emitting element is basically determined by the amount of the supplied current. Therefore, it is necessary to accurately set the current amount to a desired value.
[0006]
Also, if a sufficient amount of current is to be ensured, the width of the wiring for supplying the current increases, and the frame area increases, which may hinder mounting on various electronic devices.
[0007]
The present invention has been made in view of the above circumstances, and it is a first object of the present invention to secure a sufficient amount of current or suppress a change in luminance of a light emitting element due to a change in power supply voltage. It is still another object of the present invention to provide a light emitting device and an electronic device which can satisfy the above-mentioned requirements and enable a narrow frame.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the present invention employs the following configuration.
[0009]
In the first electro-optical device according to the present invention, the plurality of light-emitting power supply wires are arranged on a first layer on the substrate, and the plurality of connection wires for connecting the light-emitting power supply wires to corresponding electrodes are formed on the first layer. An electro-optical device disposed on a second layer electrically insulated from the first layer and the second layer; Are provided in both of them.
[0010]
The outermost light-emitting power supply wiring does not overlap with the connection wiring in a plan view, and thus can be provided also in the second layer. Accordingly, in the present invention, when the light-emitting power supply wires provided in the first layer and the second layer are electrically connected to each other, the width of the light-emitting power supply wire Can be reduced. Therefore, according to the present invention, the frame of the panel can be reduced by the reduced width of the power supply wiring for light emission.
[0011]
In the above-described electro-optical device, it is preferable that at least a connection wiring connected to the innermost light-emitting power supply wire among the plurality of light-emitting power supply wires is provided in the first layer.
[0012]
The connection wiring connected to the innermost light-emitting power supply wiring does not overlap with the light-emitting power supply wiring, and thus can be provided in the first layer.
[0013]
Therefore, in the present invention, the other connection wiring provided in the second layer can be made thicker by the width of the connection wiring, and the manufacturing of the connection wiring can be facilitated. In addition, the contact between the outermost and innermost light-emitting power supply wirings and the connection wirings becomes unnecessary, and the dependency of the contact resistance can be reduced.
[0014]
It is possible to adopt a configuration in which a hole injection / transport layer and a light emitting layer formed of an organic electroluminescent material formed adjacent to the hole injection / transport layer are provided on the electrode.
[0015]
Therefore, according to the present invention, it is possible to obtain a small panel which emits light by applying a driving current to the electrode through the power supply wiring for light emission and the wiring for connection, and has small dependency on contact resistance.
[0016]
A second electro-optical device according to the present invention includes: a light-emitting power supply wiring connected to the first electrode around a first electrode region in which the first electrode is arranged in a matrix on a substrate; And a second electrode wiring connected to a second electrode sandwiching a functional layer between the light emitting power supply wiring and the second electrode wiring in a plan view. It is characterized in that at least some of them are sometimes arranged so as to overlap each other.
[0017]
In the above electro-optical device, it is preferable that an interlayer insulating layer is disposed between the light emitting power supply wiring and the second electrode wiring. Accordingly, in the above-described electro-optical device, since the power supply wiring for light emission and the wiring for the second electrode overlap in plan view, the area occupied by these wirings can be reduced, and the frame of the panel can be reduced. Become. In addition, at least a part of the power supply wiring for light emission and the wiring for the second electrode overlap each other, thereby forming a capacitance, thereby stabilizing the image display by reducing the potential fluctuation of the driving current. Can be.
[0018]
In the above electro-optical device, it is preferable that an interlayer insulating layer is disposed between the power supply wiring for light emission and the wiring for the second electrode. Thus, the power supply wiring for light emission and the wiring for the second electrode can be insulated.
[0019]
In the above-described electro-optical device, a configuration in which one of the power supply wiring for light emission and the wiring for the second electrode is arranged in a region occupied by the other may be adopted.
[0020]
Thus, in the present invention, it is not necessary to separately provide a region in which one of the light-emitting power supply wiring and the second electrode wiring is arranged in a plan view, which can further contribute to narrowing of the frame.
[0021]
As the functional layer, a configuration in which a hole injection / transport layer and a light emitting layer made of an organic electroluminescent material formed adjacent to the hole injection / transport layer can be adopted.
[0022]
Therefore, in the present invention, it is possible to obtain a small panel that emits light by applying a drive current to the first electrode via the power supply wiring for light emission.
[0023]
A third electro-optical device according to the present invention includes a plurality of pixels each including an electro-optical element provided in an effective area on a substrate and having a functional layer sandwiched between a first electrode and a second electrode. An electrode wiring connected to the second electrode outside the effective area, a connection wiring connected to the first electrode via an active element, and provided at least in the effective area; A connection line and a power supply line connected outside the effective region; at least a part of the power supply line electrically connects a plurality of conductive films separated by an interlayer insulating film and the plurality of conductive films to each other; And a conductive material connected thereto.
[0024]
A fourth electro-optical device according to the present invention includes a plurality of electro-optical devices each including an electro-optical element provided in an effective area on a substrate and having a functional layer sandwiched between a first electrode and a second electrode. A pixel, an electrode wiring connected to the second electrode outside the effective area, a connection wiring connected to the first electrode via an active element, and provided at least in the effective area; A power supply line connected outside of the effective region, wherein a plurality of the power supply lines are provided outside the effective region, and among the power supply lines, the power supply line is furthest from the effective region. At least a part of the power supply line provided at the separated position is formed of a plurality of conductive films separated by an interlayer insulating film and a conductive material electrically connecting the plurality of conductive films to each other. I do.
[0025]
By forming the power supply lines into multiple layers as in the above-described electro-optical device, the line width per layer can be reduced as compared with the case where the power supply lines are configured with only one wiring layer. This makes it possible to narrow the frame while securing a sufficient amount of current.
[0026]
A fifth electro-optical device according to the present invention includes a plurality of electro-optical devices each including an electro-optical element provided in an effective area on a substrate and having a functional layer sandwiched between a first electrode and a second electrode. A pixel, an electrode wiring connected to the second electrode outside the effective area, a connection wiring connected to the first electrode via an active element, and provided at least in the effective area; A power supply line connected outside the effective region, wherein a plurality of the power supply lines are provided outside the effective region, and the power supply line is closest to the effective region among the power supply lines. The power supply line provided at the position is formed using a conductive film provided only in one wiring layer.
[0027]
A sixth electro-optical device according to the present invention includes a plurality of electro-optical devices each including an electro-optical element provided in an effective area on a substrate and having a functional layer sandwiched between a first electrode and a second electrode. A pixel, an electrode wiring connected to the second electrode outside the effective area, and a connection wiring connected to the first electrode via an active element and provided at least in the effective area; A power supply line connected outside the effective region, the power supply line being connected to the first electrode, and connected to the outside of the effective region via a connection wire provided in the effective region. And a line width of the connection wiring is different from a width of the power supply line connected to the connection wiring.
[0028]
In the effective area, it may be necessary to reduce the line width of the connection wiring according to the pixel pitch. On the other hand, the amount of current supplied to the pixel via the connection wiring is sufficiently ensured. There is a need. Therefore, in the above-described electro-optical device, by setting the line width of the power supply line to be larger than the line width of the connection wiring, it is possible to correspond to a pixel pitch and secure a current amount. .
[0029]
A seventh electro-optical device according to the present invention includes a plurality of electro-optical devices each including an electro-optical element provided in an effective area on a substrate and having a functional layer sandwiched between a first electrode and a second electrode. A pixel, an electrode wiring connected to the second electrode outside the effective area, and a connection wiring connected to the first electrode via an active element and provided at least in the effective area; The connection line and a power supply line connected outside the effective region, wherein a line width of a first portion and a line width of a second portion of the connection line are different from each other. Features.
[0030]
In the above-described electro-optical device, the first portion is, for example, a portion near the contact portion where the connection wiring is connected to the power supply line in the connection wiring, and the second portion is, for example, , A portion closer to the effective region than the first portion or in the effective region. In this case, it is preferable that the line width of the first portion is larger than the line width of the second portion.
Thus, by providing portions having different line widths on the same wiring such as the connection wiring, the amount of supply current due to a voltage drop or an increase in resistance due to a difference in line width or material in a contact portion or the like. Fluctuation and instability can be mitigated.
[0031]
An eighth electro-optical device according to the present invention includes a plurality of electro-optical devices each including an electro-optical element provided in an effective area on a substrate and having a functional layer sandwiched between a first electrode and a second electrode. A pixel, an electrode wiring connected to the second electrode outside the effective area, and a connection wiring connected to the first electrode via an active element and provided at least in the effective area; A plurality of connection wirings, wherein the connection wirings and a power supply line connected outside the effective area are provided, and at least one of the plurality of connection wirings is a plurality of different wirings It is characterized by comprising a conductive film provided in each of the layers and a conductive material connecting the conductive films to each other.
[0032]
On the effective region, it is preferable that the connection wirings are basically provided in the same layer. On the other hand, since there are often many contact portions near the contact portion of the connection wiring with the power supply line, at least in the vicinity of the contact portion of the connection wiring with the power supply line, the connection wiring Is disadvantageous for effective use of the limited space. Therefore, as in the above-described electro-optical device, by configuring at least one of the connection wirings using a different wiring layer, the above two requirements can be satisfied.
[0033]
A ninth electro-optical device according to the present invention includes a plurality of electro-optical elements each including an electro-optical element provided in an effective area on a substrate and having a functional layer sandwiched between a first electrode and a second electrode. A pixel, an electrode wiring connected to the second electrode outside the effective area, a connection wiring connected to the first electrode via an active element, and provided at least in the effective area; A power supply line connected outside the effective region, the power supply line including a first conductive film constituting at least a portion of the electrode wiring and the substrate; A second conductive film forming at least one portion is formed, and the first conductive film and the second conductive film are formed so as to be separated from each other by an interlayer insulating film, At least one portion of the conductive film and at least one portion of the second conductive film; , Characterized in that it is arranged to overlap.
[0034]
As in the above-described electro-optical device, the frame region can be reduced by laminating the power supply line and the electrode wiring via an interlayer insulating film. Further, since a capacitor can be formed between the power supply line and the electrode wiring, the effect of reducing voltage fluctuation is also achieved.
[0035]
In the above electro-optical device, it is preferable that the second conductive film is connected to the connection wiring through a contact portion provided in the interlayer insulating film.
[0036]
In the above electro-optical device, the functional layer may be made of an organic electroluminescent material.
[0037]
According to another aspect of the invention, an electronic apparatus includes the above-described electro-optical device.
[0038]
BEST MODE FOR CARRYING OUT THE INVENTION
[First Embodiment]
Hereinafter, an embodiment of an electro-optical device and an electronic apparatus according to the present invention will be described with reference to FIGS. In each of the drawings described below, the scale of each layer and each member is different so that each layer and each member have a size recognizable in the drawings.
[0039]
FIG. 1 is a schematic plan view of a wiring structure of an electro-optical device according to the present invention.
As shown in FIG. 1, a display device (electro-optical device) 1 of the present embodiment includes a plurality of scanning lines 101, a plurality of data lines 102 extending in a direction intersecting the scanning lines 101, and a plurality of data lines 102. It has a configuration in which a plurality of connection wires 99 extending in parallel are wired, and a pixel region A is provided corresponding to the intersection of the scanning line 101 and the data line 102.
[0040]
The data line 102 is connected to a data drive circuit 104 including a shift register, a level shifter, a video line, an analog switch, and the like. Further, the scanning line 101 is connected to a scanning side driving circuit 105 including a shift register, a level shifter, and the like. Further, in each of the pixel regions A, a switching thin film transistor 112 to which a scanning signal is supplied to a gate electrode via the scanning line 101 and a pixel signal shared from the data line 102 via the switching thin film transistor 112 , A driving thin film transistor 123 for supplying a pixel signal held by the storage capacitor cap to the gate electrode as a voltage, a driving thin film transistor 123 and a connection wiring 99 (99R, 99G, 99B). ), A pixel electrode (electrode) 111 into which a drive current flows from the power supply line 103 when electrically connected to a power supply line (power supply wiring for light emission) 103, the pixel electrode 111 and the common electrode (cathode) 12. And a functional layer 110 interposed therebetween. The pixel electrode 111, the common electrode 12, and the functional layer 110 form a light emitting element.
[0041]
According to this configuration, when the scanning line 101 is driven and the switching thin film transistor 112 is turned on, the potential of the data line 102 at that time is held in the storage capacitor cap, and the driving is performed according to the state of the storage capacitor cap. Conduction state of the thin film transistor 123 is determined. Then, a current flows from the power supply line 103 to the pixel electrode 111 via the connection wiring 99 and the thin film transistor 123 via the channel of the driving thin film transistor 123, and further, a current flows to the common electrode 12 via the functional layer 110. . The functional layer 110 emits light according to the amount of current flowing therethrough.
[0042]
FIG. 2 is a schematic plan view of the electro-optical device according to the present embodiment.
[0043]
The substrate 2 is, for example, a transparent substrate such as glass, and has a display region (electrode region) 2a located at the center of the substrate 2 and a non-effective region 2b located at the periphery of the substrate 2 and arranged outside the effective region 2a. It is divided into and. The effective area 2a is an area formed by the pixels R, G, and B having the light emitting elements arranged in a matrix, and is a display area that actually contributes to display. Pixel R, pixel G, and pixel B correspond to red, green, and blue pixels, respectively.
[0044]
The common electrode wiring 12a connected to the common electrode 12 is formed in a U-shape so as to surround three of the four sides forming the outer periphery of the effective region 2a.
[0045]
The power supply line 103 is provided between the effective region 2a and the common electrode wiring 12a. The power supply line 103R, the power supply line 103G, and the power supply line 103B supply a power supply voltage to the pixel R, the pixel G, and the pixel B via the connection wirings 99R, 99G, and 99B shown in FIG. 1, respectively. .
[0046]
Of the power lines 103R, 103G, and 103B, the power line 103B farthest from the effective area 2a has a double wiring structure, and has a contact hole 103B. 3 Is provided for performing vertical conduction.
[0047]
The inspection circuit 106 is provided between the effective area 2a and the power supply line 103R closest to the effective area 2a and the effective area 2a. The inspection circuit 106 is used for inspecting the quality and defects of the display device during the manufacturing process or shipping.
[0048]
On the side of the substrate 2 opposite to the inspection circuit 106 with respect to the effective area 2a, a flexible substrate 5 having a drive IC 6 is attached. The above-described common electrode wiring 12a and power supply line 103 are both connected to the driving IC 6 via the wiring 5a.
[0049]
The area between the effective area 2a and the power supply line 103R and the area between the effective area 2a and the power supply line 103G in a direction facing the side of the substrate 2 from the side of the substrate 2 where the flexible substrate 5 is attached. The scanning line driving circuit 105 is provided in each area. The control signal wiring 105a for the control driving circuit and the power supply wiring 105b for the driving circuit for supplying the control signal and the power supply voltage to the scanning line driving circuit 105 are provided in the region between the scanning line driving circuit 105 and the power supply line 103R, and the scanning. It is provided in a region between the line drive circuit 105 and the power supply line 103G.
[0050]
FIG. 3 is a schematic cross-sectional view taken along the line AA ′ in FIG. As shown in FIG. 3, an active element layer 14 is provided between the substrate 2 and the light emitting element section 11 including the light emitting element and the bank section provided corresponding to the effective region 2a. The above-described scanning line, data line, storage capacitor, thin film transistor 112 for switching, thin film transistor 123 for driving, and the like are provided.
[0051]
Further, the above-described power supply lines 103 (103R, 103G, 103B) are wired corresponding to the non-effective area 2b of the active element layer 14. A part of the non-effective area 2b is used as a dummy area 2d. The dummy region 2d is a region used for stabilizing the discharge amount of the material for forming the light emitting element prior to forming the light emitting element 110 mainly using an ink jet process. It is an area for doing.
[0052]
The above-described scanning side drive circuit 105, drive circuit control signal wiring 105a, and drive circuit power supply wiring 105b are provided in the active element layer 14 below the dummy region 2d. Although not shown in FIG. 3, a dummy region 2d may be provided above the inspection circuit 106.
[0053]
The power supply line 103R is formed using a conductive film provided in the first wiring layer 135. Similarly, the power supply line 103 </ b> G is formed using a conductive film provided in the first wiring layer 135. On the other hand, the power supply line 103B has a double wiring structure as described above. Specifically, it is composed of a conductive film provided in the first wiring layer 135 and a conductive film provided in the second wiring layer 136. A first interlayer insulating film 144a is provided between the two conductive films, and a contact hole (contact hole 103B shown in FIG. 2) provided in the first interlayer insulating film 144a is provided. 3 The above two conductive films are electrically connected to each other.
[0054]
More specifically, the common electrode wiring 12a includes a conductive film provided on the first wiring layer 135 and a conductive film provided on the second wiring layer 136.
[0055]
The light emitting element section 11 is covered with the sealing section 3. The sealing portion 3 includes a sealing resin 603 provided on the active element layer 14 and a sealing substrate 604. The sealing resin 603 is made of a thermosetting resin or an ultraviolet curable resin, and is particularly preferably made of an epoxy resin which is one kind of the thermosetting resin. The sealing resin 603 is arranged along the outer periphery of the substrate, and is formed by, for example, a microdispenser. The sealing resin 603 joins the active element layer 14 and the sealing can 604, and supplies water or oxygen from the space between the active element layer 14 and the sealing substrate 604 to the space formed by the light emitting element section 11. By preventing intrusion, deterioration of a light emitting layer (not shown) formed in the common electrode 12 or the light emitting element portion 11 is prevented.
[0056]
The sealing substrate 604 is made of, for example, glass, plastic, metal, or the like. Inside the sealing substrate 604, a concave portion 604a for housing the light emitting element unit 11 is provided. A getter agent 605 that absorbs water, oxygen, and the like is arranged in the concave portion 604a, so that water or oxygen that has entered the space formed by the sealing substrate 604 and the light emitting element portion 11 can be absorbed. . Note that the getter agent 605 may be omitted.
[0057]
The aluminum forming the common electrode 12 reflects the light emitted from the light emitting layer 110b toward the substrate 2, and is preferably made of an Ag film, a stacked film of Al and Ag, or the like, in addition to the Al film. The thickness is preferably in the range of, for example, 100 to 1000 nm, and particularly preferably about 200 nm.
[0058]
Furthermore, SiO, SiO on aluminum 2 , A protective layer 15 for protecting the common electrode 12 and the like made of SiN or the like may be provided.
[0059]
The protective layer 15 covers the common electrode 12 and protects a connection between the common electrode wiring 12 a and the common electrode 12. Further, the protective layer 15 extends below the sealing resin 603, and has a structure interposed between the sealing resin 603 and the active element layer 14.
Next, FIG. 4 shows an enlarged view of a cross-sectional structure of a display area in the display device. FIG. 4 shows three pixel areas A. The display device 1 is configured by sequentially laminating an active element layer 14 on which a circuit such as a TFT is formed on a substrate 2 and a light emitting element section 11 on which a functional layer 110 is formed.
[0060]
In the display device 1, light emitted from the functional layer 110 to the substrate 2 side passes through the active element layer 14 and the substrate 2 and is emitted to the lower side (observer side) of the substrate 2, and The light emitted from the substrate 2 to the opposite side of the substrate 2 is reflected by the common electrode 12, passes through the active element layer 14 and the substrate 2, and is emitted to the lower side (observer side) of the substrate 2. Note that by using a transparent material as the common electrode 12, light emitted from the common electrode side can be emitted. As the transparent material, for example, ITO, Pt, Ir, Ni, or Pd can be used. The thickness is preferably about 75 nm, more preferably less than this thickness.
[0061]
In the active element layer 14, a base protective film 2c made of a silicon oxide film is formed on the substrate 2, and an island-shaped semiconductor film 141 made of polycrystalline silicon is formed on the base protective film 2c. In the semiconductor film 141, a drain region 141a and a source region 141b are formed by high-concentration B ion implantation. The portion where B was not introduced is the channel region 141c.
[0062]
Further, a transparent gate insulating film 142 covering the underlying protective film 2c and the semiconductor film 141 is formed on the active element layer 14, and a gate electrode 143 made of Al, Mo, Ta, Ti, W or the like is formed on the gate insulating film 142. (Scan line 101) is formed, and a transparent first interlayer insulating film 144a and a second interlayer insulating film 144b are formed on the gate electrode 143 and the gate insulating film 142. The gate electrode 143 is provided at a position corresponding to the channel region 141c of the semiconductor film 141.
[0063]
Also, contact holes 145 and 146 connected to the drain and source regions 141a and 141b of the semiconductor film 141 are formed through the first and second interlayer insulating films 144a and 144b. On the second interlayer insulating film 144b, a transparent pixel electrode 111 made of ITO or the like is formed by patterning in a predetermined shape, and the drain region 141a is connected to the pixel electrode 111 via the contact hole 145. I have. The source region 141b is connected to the connection wiring 99 via the contact hole 146. In this manner, the thin film transistor 123 for driving connected to each pixel electrode 111 is formed on the active element layer 14. Note that the above-described storage capacitor cap and the switching thin film transistor 112 are also formed in the active element layer 14, but these are not shown in FIG.
[0064]
Next, as shown in FIG. 4, the light emitting element portion 11 is formed on the functional layers 110 stacked on each of the plurality of pixel electrodes 111, the bank portion 112 for partitioning each functional layer 110, and the functional layer 110. And the common electrode 12 thus formed. The pixel electrode 111, the functional layer 110, and the common electrode 12 constitute a light emitting element. Here, the pixel electrode 111 is formed of, for example, ITO, and is patterned into a substantially rectangular shape in plan view. The thickness of the pixel electrode 111 is preferably in the range of 50 to 200 nm, and particularly preferably about 150 nm. The bank portion 112 is formed by laminating an inorganic bank layer 112a located on the substrate 2 side and an organic bank layer 112b located away from the substrate 2.
[0065]
The inorganic bank layer 112a and the organic bank layer 112b are formed so as to ride on the periphery of the pixel electrode 111. In plan view, the structure is such that the periphery of the pixel electrode 111 and the inorganic bank layer 112a are arranged so as to overlap in plan. The same applies to the organic bank layer 112b, and the organic bank layer 112b is arranged to partially overlap the pixel electrode 111 in a plane. Further, the inorganic bank layer 112a is further formed closer to the center of the pixel electrode 111 than the organic bank layer 112b. In this manner, the first opening 112e of the inorganic bank layer 112a is formed inside the pixel electrode 111, so that the lower opening 112c corresponding to the position where the pixel electrode 111 is formed is provided.
[0066]
An upper opening 112d is formed in the organic bank layer 112b.
[0067]
The upper opening 112d is provided so as to correspond to the formation position of the pixel electrode 111 and the lower opening 112c. The upper opening 112d is formed wider than the lower opening 112c and narrower than the pixel electrode 111, as shown in FIG. In some cases, the upper part of the upper opening 112d and the end of the pixel electrode 111 are formed at substantially the same position. In this case, as shown in FIG. 4, the cross section of the upper opening 112d of the organic bank layer 112b is inclined.
[0068]
The inorganic bank layer 112a is made of, for example, SiO 2 2 , TiO 2 And the like. The thickness of the inorganic bank layer 112a is preferably in the range of 50 to 200 nm, and particularly preferably 150 nm.
Further, the organic bank layer 112b is formed of a heat-resistant and solvent-resistant material such as an acrylic resin and a polyimide resin. The thickness of the organic bank layer 112b is preferably in the range of 0.1 to 3.5 μm. When the thickness of the organic bank layer 112b is 2 μm or more, the signal line for supplying a signal such as the data line 102 or the scanning line 101 can be sufficiently separated from the common electrode 12, so that the signal line and the common electrode 12 are separated. Since the parasitic capacitance generated during the period can be reduced, problems such as signal delay and dullness can be reduced.
[0069]
In the bank portion 112, a region showing lyophilicity and a region showing lyophobicity are formed. The lyophilic regions are the first stacked portion 112e of the inorganic bank layer 112a and the electrode surface 111a of the pixel electrode 111. These regions are subjected to lyophilic surface treatment by plasma treatment using oxygen as a processing gas. ing. The regions exhibiting liquid repellency are the wall surface of the upper opening 112d and the upper surface 112f of the organic bank layer 112. The surfaces of these regions are fluorinated by plasma treatment using tetrafluoromethane as a precursor. Liquid-repellent). The organic bank layer may be formed of a material containing a fluoropolymer.
[0070]
The functional layer 110 includes a hole injection / transport layer 110a stacked on the pixel electrode 111, and a light emitting layer 110b made of an organic electroluminescent material formed adjacent to the hole injection / transport layer 110a. ing. Note that another functional layer having a function such as an electron injection transport layer may be further formed adjacent to the light emitting layer 110b.
[0071]
The hole injection / transport layer 110a has a function of injecting holes into the light emitting layer 110b and a function of transporting holes inside the hole injection / transport layer 110a. By providing such a hole injection / transport layer 110a between the pixel electrode 111 and the light emitting layer 110b, the device characteristics such as the light emitting efficiency and the life of the light emitting layer 110b are improved. In the light emitting layer 110b, holes injected from the hole injection / transport layer 110a and electrons injected from the common electrode 12 are recombined in the light emitting layer, and light emission is obtained.
[0072]
The hole injection / transport layer 110a is located in the lower opening 112c and formed on the pixel electrode surface 111a. The flat portion 110a1 is located in the upper opening 112d. It is composed of a peripheral portion 110a2 formed above. Further, depending on the structure, the hole injection / transport layer 110a is formed only on the pixel electrode 111 and between the inorganic bank layers 110a (the lower opening 110c) (in the flat portion described above). Only in some cases). The flat portion 110a1 has a constant thickness and is formed, for example, in a range of 50 to 70 nm.
[0073]
When the peripheral portion 110a2 is formed, the peripheral portion 110a2 is located on the first laminated portion 112e and is in close contact with the wall surface of the upper opening 112d, that is, the organic bank layer 112b. The thickness of the peripheral portion 110a2 is thinner on the side closer to the electrode surface 111a, increases along the direction away from the electrode surface 111a, and is the largest near the wall surface of the lower opening 112d.
[0074]
The reason that the peripheral portion 110a2 has the above-described shape is that the hole injection / transport layer 110a discharges the first composition including the hole injection / transport layer forming material and the polar solvent into the opening 112. Is formed by removing the polar solvent from the organic solvent, the volatilization of the polar solvent mainly occurs on the first stacked portion 112e of the inorganic bank layer, and the hole injection / transport layer forming material is formed on the first stacked portion 112e. This is because they were concentrated and precipitated intensively.
[0075]
The light emitting layer 110b is formed over the flat portion 110a1 and the peripheral portion 110a2 of the hole injection / transport layer 110a, and has a thickness on the flat portion 112a1 in the range of 50 to 80 nm. The light emitting layer 110b has three types of a red light emitting layer 110b1 emitting red (R), a green light emitting layer 110b2 emitting green (G), and a blue light emitting layer 110b3 emitting blue (B). The light emitting layers 110b1 to 110b3 are arranged in stripes. As a material for forming the hole injection / transport layer, for example, a mixture of a polythiophene derivative such as polyethylene dioxythiophene and polystyrene sulfonic acid can be used. As a material of the light emitting layer 110b, for example, a polyfluorene derivative, a polyphenylene derivative, a polyvinyl carbazole, a polythiophene derivative, or a polymer material such as a perylene dye, a coumarin dye, or a rhodamine dye such as rubrene, perylene, 9 , 10-diphenylanthracene, tetraphenylbutadiene, Nile Red, coumarin 6, quinacridone and the like can be used.
[0076]
Next, the common electrode 12 is formed on the entire surface of the light emitting element portion 11 and plays a role of flowing a current to the functional layer 110 in a pair with the pixel electrode 111. When the common electrode 12 is a cathode, for example, it may be a laminate of metal layers such as a calcium layer and an aluminum layer. At this time, it is preferable to provide a cathode having a low work function on the cathode near the light emitting layer. In this embodiment, it plays a role of injecting electrons into the light emitting layer 110b in direct contact with the light emitting layer 110b. LiF may be formed between the light emitting layer 110 and the common electrode 12 in order to make lithium fluoride emit light efficiently depending on the material of the light emitting layer.
[0077]
The red and green light emitting layers 110b1 and 1110b2 are not limited to lithium fluoride, and may be made of another material. Therefore, in this case, a layer made of lithium fluoride may be formed only on the blue (B) light emitting layer 110b3, and a layer other than lithium fluoride may be stacked on the other red and green light emitting layers 110b1 and 110b2. Further, only calcium may be formed on the red and green light emitting layers 110b1 and 110b2 without forming lithium fluoride. The thickness of the lithium fluoride is preferably, for example, in the range of 2 to 5 nm, and particularly preferably about 2 nm. The thickness of calcium is preferably, for example, in the range of 2 to 50 nm, and particularly preferably about 20 nm.
[0078]
FIG. 5 is an enlarged view of the power supply lines 103R, 103G, and 103B and the connection wires 99R, 99G, and 99B connected to the power supply lines in the upper area of the effective area 2a. The connection wirings 99R, 99G, and 99B are configured using conductive films formed in the first wiring layer 135 and the second wiring layer 136. In the present embodiment, the connection wirings 99R, 99G, and 99B are located at positions closest to the effective region 2a. The connection wiring 99R connected to a certain power supply line 103R is made of a conductive film provided in the first wiring layer 135, and is connected to the power supply line 103B farthest from the effective region 2a. 99B is formed using a conductive film provided in the second wiring layer 136. The connection wiring 99G connected to the power supply line 103G sandwiched between the power supply line 103R and the power supply line 103B is connected to the power supply line 103G by a contact 100G penetrating the first interlayer insulating film 114a. In the contact 100G, conduction between the conductive film provided in the first wiring layer 135 and the conductive film provided in the second wiring layer 136 is ensured.
[0079]
In the present embodiment, since the connection wirings 99R, 99G, and 99B are formed using the first wiring layer 135 and the second wiring layer 136, contact portions such as 100G are not provided as much as possible. Like that. As described above, by reducing the number of contact portions, it is possible to reduce problems such as disconnection.
[0080]
The connection wirings 99R, 99G, and 99B extend substantially parallel to the effective area 2a, and the widths of at least one portion of each of the connection wirings 99R, 99G, and 99B are different. This is because, in order to stably supply the power supply voltage, a sufficient line width of the connection wirings 99R, 99G, and 99B and the power supply lines 103R, 103G, and 103B is secured, and at the same time, the pixel pitch of the effective area 2a is maintained. This is because the line width of each of the connection wirings 99R, 99G, and 99B is reduced in conformity with the above.
[0081]
Note that, as shown in FIG. 3, in the effective region 2a, the connection wirings 99R, 99G, and 99B are basically formed using conductive films all in the same wiring layer. Desirably, in the present embodiment, it is formed using a conductive film provided on the second wiring layer 136. On the other hand, the connection wiring 99R is formed using the first wiring layer 135 as shown in FIG. 5 in the vicinity of the contact portion with the power supply line 103R. It is necessary to make a connection from the conductive film provided on the first wiring layer 135 to the conductive film provided on the second wiring layer 136 in a region from the first region to the effective region 2a.
[0082]
Next, a method for manufacturing the display device of the present embodiment will be described with reference to the drawings.
[0083]
First, a method of forming the active element layer 14 on the substrate 2 will be described with reference to FIGS. Each of the cross-sectional views shown in FIGS. 6 to 8 corresponds to a cross section taken along line AA ′ in FIG. In the following description, each impurity concentration is expressed as an impurity after activation annealing.
[0084]
First, as shown in FIG. 6A, a base protective layer 2c made of a silicon oxide film or the like is formed on the substrate 2. Next, an amorphous silicon layer is formed by an ICVD method, a plasma CVD method, or the like, and crystal grains are grown by a laser annealing method or a rapid heating method to form a polysilicon layer 501.
[0085]
Next, as shown in FIG. 6B, the polysilicon layer 501 is patterned by photolithography to form island-shaped silicon layers 241, 251 and 261 and further a gate insulating film 142 made of a silicon oxide film is formed. I do.
[0086]
The silicon layer 241 is formed at a position corresponding to the effective region 2 a and forms a thin film transistor 123 (hereinafter, may be referred to as “pixel TFT”) connected to the pixel electrode 111. , 261 respectively constitute P-channel and N-channel thin film transistors (hereinafter sometimes referred to as “TFTs for driving circuits”) in the scanning line driving circuit 105.
[0087]
The gate insulating layer 142 is formed by forming a silicon oxide film having a thickness of about 30 nm to 200 nm which covers the silicon layers 241, 251, 261 and the base protective layer 2c by a plasma CVD method, a thermal oxidation method, or the like. Here, when the gate insulating layer 142 is formed using a thermal oxidation method, the silicon layers 241, 251 and 261 are also crystallized, and these silicon layers can be used as polysilicon layers. When channel doping is performed, for example, about 1 × 10 12 cm at this timing -2 Boron ions are implanted at a dose of. As a result, the silicon layers 241, 251 and 261 have an impurity concentration of about 1 × 10 17 cm. -3 Becomes a low-concentration P-type silicon layer.
[0088]
Next, as shown in FIG. 6C, an ion implantation selection mask M1 is formed on a part of the silicon layers 241 and 261 and, in this state, phosphorus ions are added to about 1 × 10 15 cm. -2 Is implanted at a dose of. As a result, high-concentration impurities are introduced into the ion implantation selection mask M1 in a self-aligned manner, and high-concentration source regions 241S and 261S and high-concentration drain regions 241D and 261D are formed in the silicon layers 241 and 261.
[0089]
Next, as shown in FIG. 6D, after removing the ion implantation selection mask M1, a thickness of about 500 nm such as a doped silicon, a silicide film, or an aluminum film, a chromium film, or a tantalum film is formed on the gate insulating layer 142. Is formed as a first wiring layer 135, and the metal film is patterned to form a gate electrode 252 of a P-channel type driving circuit TFT, a gate electrode 242 of a pixel TFT, and an N-channel type driving circuit. The gate electrode 262 of the TFT for use is formed. Further, by the above patterning, a part of the scanning line drive circuit signal wiring 105a, the power supply lines 103R, 103G and 103B, the connection wiring 99R, and a part of the common electrode wiring 12a are formed at the same time.
[0090]
Further, using the gate electrodes 242, 252 and 262 as a mask, phosphorus ions are applied to the silicon layers 241, 251 and 261 by about 4 × 10 13 cm. -2 Is implanted with a doping amount of. As a result, low-concentration impurities are introduced into the gate electrodes 242, 252 and 262 in a self-aligned manner, and as shown in FIG. 6D, the low-concentration source regions 241b and 261b and Lightly doped drain regions 241c and 261c are formed. Further, low-concentration impurity regions 251S and 251D are formed in the silicon layer 251.
[0091]
Next, as shown in FIG. 7A, an ion implantation selection mask M2 is formed on the entire surface except for the periphery of the gate electrode 252. Using this ion implantation selection mask M2, boron ions are applied to the silicon layer 251 by about 1.5 × 10 15 cm. -2 Is implanted with a doping amount of. As a result, the gate electrode 252 also functions as a mask, and the silicon layer 252 is doped with a high concentration impurity in a self-aligned manner. As a result, 251S and 251D are counter-doped, and become a source region and a drain region of a P-channel channel drive circuit TFT.
[0092]
Next, as shown in FIG. 7B, after removing the ion implantation selection mask M2, a first interlayer insulating film 144a is formed on the entire surface of the substrate 2, and the first interlayer insulating film 144a is patterned by photolithography. Then, a hole H1 for forming a contact hole is provided at a position corresponding to the source electrode and the drain electrode of each TFT and the wiring 12a for the common electrode.
[0093]
Next, as shown in FIG. 7C, a conductive layer 504 having a thickness of about 200 nm to 800 nm made of a metal such as aluminum, chromium, or tantalum is formed so as to cover the first interlayer insulating film 144a. These metals are buried in the previously formed hole H1 to form a contact hole. Further, a patterning mask M3 is formed over the conductive layer 504.
[0094]
Next, as shown in FIG. 8A, the conductive layer 504 is patterned using a patterning mask M3, and the source electrode 243, 253, 263, the drain electrodes 244 and 254 of each TFT, the power supply line 103B, the connection wiring 99G, 99B, the power supply wiring 105b for the scanning line circuit and the wiring 12a for the common electrode are formed as the second wiring layer 136.
[0095]
Next, as shown in FIG. 8B, a second interlayer insulating film 144b covering the first interlayer insulating film 144a is formed of, for example, an acrylic resin material. The second interlayer insulating film 144b is desirably formed to a thickness of about 1-2 μm.
[0096]
Next, as shown in FIG. 8C, a portion of the second interlayer insulating film 144b corresponding to the drain electrode 244 of the pixel TFT is removed by etching to form a hole H2 for forming a contact hole. At this time, the second interlayer insulating film 144b on the common electrode wiring 12a is also removed at the same time. Thus, the active element layer 14 is formed on the substrate 2.
[0097]
Next, a procedure for obtaining the display device 1 by forming the light emitting element unit 11 on the active element layer 14 will be described with reference to FIG. The cross-sectional view shown in FIG. 9 corresponds to a cross section taken along line AA ′ in FIG.
[0098]
First, as shown in FIG. 9A, a thin film made of a transparent electrode material such as ITO is formed so as to cover the entire surface of the substrate 2, and the thin film is patterned to form holes formed in the second interlayer insulating film 144b. The contact holes 111a are formed by filling H2, and the pixel electrodes 111 and the dummy pixel electrodes 111 'are formed. The pixel electrode 111 is formed only in the portion where the thin film transistor 123 is formed, and is connected to the current thin film transistor 123 (switching element) via the contact hole 111a. Note that the dummy electrodes 111 'are arranged in an island shape.
[0099]
Next, as shown in FIG. 9B, an inorganic bank layer 112a and a dummy inorganic bank layer 212a are formed on the second interlayer insulating film 144b, the pixel electrode 111, and the dummy pixel electrode 111 '. The inorganic bank layer 112a is formed so that a part of the pixel electrode 111 is opened, and the dummy inorganic bank layer 212a is formed so as to completely cover the dummy pixel electrode 111 '. The inorganic bank layer 112a and the dummy inorganic bank layer 212a are formed by forming an inorganic film such as SiO2, TiO2, and SiN on the entire surface of the second interlayer insulating film 144b and the pixel electrode 111 by, for example, a CVD method, a TEOS method, a sputtering method, an evaporation method, or the like. After that, the inorganic film is formed by patterning.
[0100]
Further, as shown in FIG. 9B, an organic bank layer 112b and a dummy organic bank layer 212b are formed on the inorganic bank layer 112a and the dummy inorganic bank layer 212a. The organic bank layer 112b is formed so that a part of the pixel electrode 111 is opened through the inorganic bank layer 112a, and the dummy organic bank layer 212b is formed so that a part of the dummy inorganic bank layer 212a is opened. I do. Thus, the bank 112 is formed on the second interlayer insulating film 144b.
[0101]
Subsequently, a region showing lyophilicity and a region showing lyophobicity are formed on the surface of the bank 112. In this embodiment, each region is formed by a plasma processing step. Specifically, the plasma processing step includes a lyophilic step of making the pixel electrode 111, the inorganic bank layer 112a, and the dummy inorganic bank layer 212a lyophilic, and a lyophobic property of the organic bank layer 112b and the dummy organic bank layer 212b. At least a liquid-repellent step.
[0102]
That is, the bank 112 is heated to a predetermined temperature (for example, about 70 to 80 ° C.), and then a plasma treatment (O 2 plasma treatment) using oxygen as a reaction gas in an air atmosphere is performed as a lyophilic process. Subsequently, a plasma treatment (CF4 plasma treatment) using methane tetrafluoride as a reaction gas is performed in an air atmosphere as a liquid repellent process, and the bank 112 heated for the plasma treatment is cooled to room temperature, whereby lyophilicity is obtained. The property and the lyophobic property are given to predetermined places.
[0103]
Further, the functional layer 110 and the dummy functional layer 210 are formed on the pixel electrode 111 and the dummy inorganic bank layer 212a, respectively, by an inkjet method. The functional layer 110 and the dummy functional layer 210 are formed by discharging and drying a composition ink containing a hole injection / transport layer material, and then discharging and drying a composition ink containing a light emitting layer material. Note that the steps after the formation of the functional layer 110 and the dummy functional layer 210 are preferably performed in an inert gas atmosphere such as a nitrogen atmosphere or an argon atmosphere in order to prevent oxidation of the hole injection / transport layer and the light emitting layer.
[0104]
Next, as shown in FIG. 9C, the common electrode 12 that covers the bank 112, the functional layer 110, and the dummy functional layer 210 is formed. The common electrode 12 is connected to the common electrode wiring 12a on the substrate 2 over the first common electrode layer 12b after forming the first common electrode layer 12b on the bank 112, the functional layer 110, and the dummy functional layer 210. It is obtained by forming the second common electrode layer 12c.
[0105]
Finally, a sealing resin 603 such as an epoxy resin is applied to the substrate 2, and the sealing substrate 604 is bonded to the substrate 2 via the sealing resin 603. Thus, the display device 1 as shown in FIGS. 1 to 3 is obtained.
[0106]
As described above, since the outermost power supply line 103B with respect to the effective region 2a does not overlap the connection wirings 99R and 99G connected to the other power supply lines 103R and 103G in a planar manner, the first wiring layer 135 and the second It can be provided on both of the wiring layers 136. Therefore, in this embodiment, the power supply line 103B can be formed to have a width approximately half as compared with the case where the power supply line 103B is provided in any one of the first wiring layer 135 and the second wiring layer 136. The frame width of the panel can be reduced by the reduced width of 103B.
[0107]
Further, the connection wiring 99R connected to the innermost power supply line 103R with respect to the effective area 2a does not overlap with the other power supply lines 103G and 103B in a plan view, and thus can be formed in the first wiring layer 135. is there. Therefore, in the present embodiment, the width of the connection wirings 99G and 99B provided in the second wiring layer 136 can be increased by the width of the connection wiring 99R, and the manufacturing of the display device such as the manufacture of a mask can be facilitated. Can be Further, in the present embodiment, the contact for electrically connecting the power supply line and the connection wiring is provided at only one location of 100G, so that the dependency of the contact resistance can be reduced.
[0108]
[Second embodiment]
Next, a second embodiment will be described. The main difference between the layout of the display device according to the second embodiment shown in FIG. 10 and the layout of the first embodiment shown in FIG. 2 is that at least one portion of the common electrode wiring 12a is This is a point that overlaps with at least one portion of at least one of the power supply lines 103R, 103G, and 103B provided around when viewed in plan. The common electrode wiring 12a extends from the side on which the flexible board 5 is attached to the side opposite to the side, and is connected to two sides facing each other among the four sides forming the outer periphery of the substrate 2. Between the effective area 2a,
One common electrode wiring 12a is arranged so as to overlap with the power supply line 103R, and the other common electrode wiring 12a is arranged so as to overlap at least one portion of 103G and 103B.
[0109]
A sectional view corresponding to this is shown in FIG. The common electrode wiring 12 a is made of a conductive film provided in the second wiring layer 136, and is connected to the common electrode 12.
[0110]
The power lines 103R, 103G, and 103B are formed of a conductive film provided in the first wiring layer 135 below the second wiring layer 136. The common electrode wiring 12a and the power supply lines 103R, 103G, and 103B are separated by a first interlayer insulating layer 144a and are electrically insulated. The connection between the common electrode wiring 12a and the common electrode 12 is provided with a conductive layer 12d made of, for example, ITO.
[0111]
As described above, the common electrode wiring 12a is formed so that at least a part of the power supply lines 103R, 103G, and 103B overlaps, so that the common electrode wiring 12a and the power supply lines 103R, 103G, and 103B are connected to each other. Capacitors are formed between them, fluctuations in the power supply voltage are reduced, and stable driving of the electro-optical element becomes possible.
[0112]
The power supply lines 103R, 103G, and 103B are areas between the effective area 2a and the side opposite to the side on which the flexible substrate is mounted, and as shown in FIG. It is connected to the connection wirings 99R, 99G, and 99B through the connection. In the contacts 100R, 100G, and 100B, the conductive film provided in the first wiring layer 135 and the conductive film provided in the second wiring layer 136 are connected. The connection wirings 99R, 99G, and 99B are formed using a conductive film provided in the second wiring layer 136. The line widths of the connection wires 99R, 99G, and 99B are smaller than the line widths of the corresponding power supply lines 103R, 103G, and 103B.
[0113]
As described above, in the effective region 2a, it is preferable that the connection wirings 99R, 99G, and 99B are basically formed using conductive films that are all in the same wiring layer. In the embodiment, the second wiring layer 136 is formed using a conductive film. On the other hand, the connection wires 99R, 99G, and 99B are formed using a conductive film provided in the second wiring layer 136. Therefore, unlike the case shown in FIG. 5, the connection wires 99R, 99G, and 99B are formed from the conductive film provided in the first wiring layer 135 in the region from the contact portion to the effective region 2a. There is no particular need to make a connection to the conductive film provided in the wiring layer 136.
[0114]
Next, an example of an electronic apparatus including the display device 1 according to the above embodiment will be described.
[0115]
FIG. 13A is a perspective view illustrating an example of a mobile phone. In FIG. 10A, reference numeral 1000 denotes a mobile phone main body, and reference numeral 1001 denotes a display unit using the organic EL device 1 described above.
[0116]
FIG. 13B is a perspective view illustrating an example of a wristwatch-type electronic device. In FIG. 10B, reference numeral 1100 denotes a watch main body, and reference numeral 1101 denotes a display unit using the organic EL device 1 described above.
[0117]
FIG. 13C is a perspective view showing an example of a portable information processing device such as a word processor or a personal computer. In FIG. 13C, reference numeral 1200 denotes an information processing device, reference numeral 1202 denotes an input unit such as a keyboard, reference numeral 1204 denotes an information processing device main body, and reference numeral 1206 denotes a display unit using the organic EL device 1 described above.
[0118]
Note that the technical scope of the present invention is not limited to the above embodiment, and various changes can be made without departing from the spirit of the present invention.
[0119]
For example, in the above embodiment, the power supply line 103B has a two-layer structure, but any other power supply line may be used as long as the power supply line is disposed on the outermost side with respect to the effective region 2a. Further, the power supply lines and the connection wirings provided in the first wiring layer 135 and the second wiring layer 136 may be arranged in reverse.
[0120]
Further, in the above-described embodiment, as the configuration of the light emitting element portion 11, the pixel electrode 111, the hole injection / transport layer 110a, the light emitting layer 110b, and the common electrode 12 are formed in this order from the substrate 2 side. The configuration is not limited, and a configuration in which the components are arranged in the reverse order can be adopted. Further, in the above-described embodiment, the example in which the light emission of the light emitting element unit 11 is emitted to the outer surface side through the transparent substrate 2 has been described, but the light emission of the light emitting element unit 11 is opposite to the transparent substrate 2. It is also applicable to a form in which the light is emitted through the sealing portion 3 from the. In this case, a common electrode and a sealing layer having excellent light transmittance (transparency) may be provided as described above.
[0121]
Further, in the above embodiment, the case where the R, G, and B light emitting layers are arranged in stripes has been described. However, the present invention is not limited to this, and various arrangement structures may be adopted. For example, in addition to the stripe arrangement, a mosaic arrangement or a delta arrangement can be adopted.
[0122]
As described above, according to the present invention, it is possible to obtain a small-sized, easy-to-manufacture, high-quality electro-optical device and electronic apparatus with a reduced frame.
[0123]
Note that the above-described embodiment shows one aspect of the present invention, and does not limit the present invention, and can be arbitrarily changed within the technical idea of the present invention.
[Brief description of the drawings]
FIG. 1 is a diagram showing an embodiment of the present invention, and is a schematic plan view of a wiring structure of a display device.
FIG. 2 is a schematic plan view of the display device of the first embodiment.
FIG. 3 is a sectional view taken along line AA ′ in FIG. 2;
FIG. 4 is an enlarged view of the sectional view shown in FIG. 3;
FIG. 5 is an enlarged view of a power supply line and connection wiring connected to each power supply line in the first embodiment.
FIGS. 6A to 6D are process diagrams illustrating a method for manufacturing a display device according to an embodiment of the present invention.
FIGS. 7A to 7C are process diagrams illustrating a method for manufacturing a display device according to an embodiment of the present invention.
FIGS. 8A to 8C are process diagrams illustrating a method for manufacturing a display device according to an embodiment of the present invention.
FIGS. 9A to 9C are process diagrams illustrating a method for manufacturing a display device according to an embodiment of the present invention.
FIG. 10 is a schematic plan view of a display device according to a second embodiment.
FIG. 11 is a sectional view taken along line AA ′ in FIG. 10;
FIG. 12 is an enlarged view of a power supply line and connection wiring connected to each power supply line in the second embodiment.
13A and 13B are diagrams illustrating an example of an electronic device including an organic EL display device, where FIG. 13A is a perspective view of a mobile phone, FIG. 13B is a perspective view of a wristwatch-type electronic device, and FIG. It is.
[Explanation of symbols]
1 display device (organic EL display device, electro-optical device)
2 Substrate
2a Effective area (display area)
99R, 99G, 99B Wiring for connection
103, 103R, 103G, 103B Power line (power line for light emission)
110a Hole injection / transport layer
110b light emitting layer
111 pixel electrode (electrode)
135 first wiring layer (first layer)
136 second wiring layer (second layer)
144a first interlayer insulating film (insulating layer)

Claims (14)

複数の発光用電源配線が基板上の第一の層に配置され、前記発光用電源配線を対応する電極に接続させる複数の接続用配線が前記第一の層と電気的に絶縁された第二の層に配置された電気光学装置であって、
前記複数の発光用電源配線のうち、最も外側に位置する発光用電源配線は、前記第一の層及び前記第二の層の双方に設けられることを特徴とする電気光学装置。A plurality of light-emitting power wirings are arranged in a first layer on a substrate, and a plurality of connection wirings for connecting the light-emitting power wirings to corresponding electrodes are electrically insulated from the first layer. An electro-optical device arranged in a layer of
The electro-optical device according to claim 1, wherein an outermost light-emitting power supply line among the plurality of light-emitting power supply lines is provided in both the first layer and the second layer. 請求項１記載の電気光学装置において、
前記複数の発光用電源配線のうち、最も内側に位置する発光用電源配線に接続される前記接続用配線は、前記第一の層に設けられることを特徴とする電気光学装置。The electro-optical device according to claim 1,
The electro-optical device, wherein the connection wiring connected to the innermost light-emitting power supply wiring among the plurality of light-emitting power supply wirings is provided in the first layer. 第１電極が基板上にマトリックス状に配置された第１電極領域の周囲に、前記第１電極に接続される発光用電源配線と、前記第１電極との間に機能層を挟む第２電極に接続される第２電極用配線とが配置された電気光学装置であって、
前記発光用電源配線と前記第２電極用配線とは、平面視したときに少なくとも一部が互いに重なり合って配置されることを特徴とする電気光学装置。A first electrode region in which a first electrode is arranged in a matrix on a substrate, a light-emitting power supply line connected to the first electrode, and a second electrode sandwiching a functional layer between the first electrode and the first electrode region And a second electrode wiring connected to the electro-optical device,
The electro-optical device according to claim 1, wherein the light-emitting power supply wiring and the second electrode wiring are at least partially overlapped with each other when viewed in a plan view. 請求項３記載の電気光学装置において、
前記発光用電源配線と前記第２電極用配線との間には、層間絶縁層が配置されることを特徴とする電気光学装置。The electro-optical device according to claim 3,
An electro-optical device, wherein an interlayer insulating layer is disposed between the light emitting power supply wiring and the second electrode wiring. 基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、
前記有効領域の外側で前記第２の電極に接続された電極用配線と、
前記第１の電極に能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、
前記接続用配線と前記有効領域の外側で接続された電源線と、を含み、
前記電源線の少なくとも１部は、層間絶縁膜により隔てられた複数の導電膜と前記複数の導電膜を互いに電気的に接続する導電材料とにより形成されていること、
を特徴とする電気光学装置。A plurality of pixels provided with an electro-optical element having a functional layer sandwiched between a first electrode and a second electrode, provided in an effective area on the substrate;
An electrode wiring connected to the second electrode outside the effective area;
A connection wiring connected to the first electrode via an active element, and provided at least in the effective area;
Including a power line connected outside the effective area and the connection wiring,
At least a portion of the power supply line is formed of a plurality of conductive films separated by an interlayer insulating film and a conductive material that electrically connects the plurality of conductive films to each other;
An electro-optical device comprising: 基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、
前記有効領域の外側で前記第２の電極に接続された電極用配線と、
前記第１の電極に能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、
前記接続用配線と前記有効領域の外側で接続された電源線と、を含み、
前記電源線は、前記有効領域の外側に複数設けられており、
前記電源線のうち、前記有効領域から最も離れた位置に設けられた電源線の少なくとも１部は、層間絶縁膜により隔てられた複数の導電膜と前記複数の導電膜を互いに電気的に接続する導電材料とにより形成されていること、
を特徴とする電気光学装置。A plurality of pixels provided with an electro-optical element having a functional layer sandwiched between a first electrode and a second electrode, provided in an effective area on the substrate;
An electrode wiring connected to the second electrode outside the effective area;
A connection wiring connected to the first electrode via an active element, and provided at least in the effective area;
Including a power line connected outside the effective area and the connection wiring,
A plurality of the power supply lines are provided outside the effective area,
At least a portion of the power supply line provided at a position farthest from the effective region among the power supply lines electrically connects the plurality of conductive films separated by an interlayer insulating film and the plurality of conductive films to each other. Being formed of a conductive material,
An electro-optical device comprising: 基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、
前記有効領域の外側で前記第２の電極に接続された電極用配線と、
前記第１の電極に能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、
前記接続用配線と前記有効領域の外側で接続された電源線と、を含み、
前記電源線は、前記有効領域の外側に複数設けられており、
前記電源線のうち、前記有効領域に最も近い位置に設けられた電源線は、一つの配線層のみに設けられた導電膜により形成されていること、
を特徴とする電気光学装置。A plurality of pixels provided with an electro-optical element having a functional layer sandwiched between a first electrode and a second electrode, provided in an effective area on the substrate;
An electrode wiring connected to the second electrode outside the effective area;
A connection wiring connected to the first electrode via an active element, and provided at least in the effective area;
Including a power line connected outside the effective area and the connection wiring,
A plurality of the power supply lines are provided outside the effective area,
Of the power supply lines, a power supply line provided at a position closest to the effective region is formed of a conductive film provided only in one wiring layer;
An electro-optical device comprising: 基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、
前記有効領域の外側で前記第２の電極に接続された電極用配線と、
前記第１の電極に能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、
前記接続用配線と、前記有効領域の外側で接続された電源線と、を含み、
前記接続用配線の線幅は、当該接続用配線が接続する前記電源線の線幅とは、異なっていること、
を特徴とする電気光学装置。A plurality of pixels provided with an electro-optical element having a functional layer sandwiched between a first electrode and a second electrode, provided in an effective area on the substrate;
An electrode wiring connected to the second electrode outside the effective area;
A connection wiring connected to the first electrode via an active element, and provided at least in the effective area;
The connection wiring, and a power supply line connected outside the effective area,
The line width of the connection wiring is different from the line width of the power supply line connected to the connection wiring,
An electro-optical device comprising: 基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、
前記有効領域の外側で前記第２の電極に接続された電極用配線と、
前記第１の電極に能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、
前記接続用配線と、前記有効領域の外側で接続された電源線と、を含み、
前記接続用配線の第１の部分の線幅と第２の部分の線幅とは、互いに異なっていること、
を特徴とする電気光学装置。A plurality of pixels provided with an electro-optical element having a functional layer sandwiched between a first electrode and a second electrode, provided in an effective area on the substrate;
An electrode wiring connected to the second electrode outside the effective area;
A connection wiring connected to the first electrode via an active element, and provided at least in the effective area;
The connection wiring, and a power supply line connected outside the effective area,
A line width of a first portion and a line width of a second portion of the connection wiring are different from each other;
An electro-optical device comprising: 基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、
前記有効領域の外側で前記第２の電極に接続された電極用配線と、
前記第１の電極に能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、
前記接続用配線と、前記有効領域の外側で接続された電源線と、を含み、
前記接続用配線は複数設けられており、前記複数の接続用配線のうち、少なくとも１つは、
異なる複数の配線層のそれぞれに設けられた導電膜及び前記導電膜を互いに接続する導電材料により構成されていること、
を特徴とする電気光学装置。A plurality of pixels provided with an electro-optical element having a functional layer sandwiched between a first electrode and a second electrode, provided in an effective area on the substrate;
An electrode wiring connected to the second electrode outside the effective area;
A connection wiring connected to the first electrode via an active element, and provided at least in the effective area;
The connection wiring, and a power supply line connected outside the effective area,
A plurality of the connection wires are provided, and at least one of the plurality of connection wires is
A conductive film provided in each of a plurality of different wiring layers and a conductive material connecting the conductive films to each other;
An electro-optical device comprising: 基板上の有効領域に設けられた、第１の電極と第２の電極との間に挟まれた機能層を有する電気光学素子を備えた、複数の画素と、
前記有効領域の外側で前記第２の電極に接続された電極用配線と、
前記第１の電極と能動素子を介して接続され、少なくとも前記有効領域に設けられた接続用配線と、
前記接続用配線に前記有効領域の外側で接続された電源線と、を含み、
前記電極用配線の少なくとも１部分を構成する第１の導電膜と前記基板との間には、前記電源線の少なくとも１部分を構成する第２の導電膜が形成されており、
前記第１の導電膜と前記第２の導電膜とは、層間絶縁膜により互いに隔てられて形成されており、
前記第１の導電膜の少なくとも１部分と前記第２の導電膜の少なくとも１部分とは、重なって配置されていること、
を特徴とする電気光学装置。A plurality of pixels provided with an electro-optical element having a functional layer sandwiched between a first electrode and a second electrode, provided in an effective area on the substrate;
An electrode wiring connected to the second electrode outside the effective area;
A connection wiring connected to the first electrode via an active element and provided at least in the effective area;
A power supply line connected to the connection wiring outside the effective area,
A second conductive film forming at least a portion of the power supply line is formed between a first conductive film forming at least a portion of the electrode wiring and the substrate,
The first conductive film and the second conductive film are formed separated from each other by an interlayer insulating film;
At least a portion of the first conductive film and at least a portion of the second conductive film are arranged so as to overlap;
An electro-optical device comprising: 請求項１１に記載の電気光学装置において、
前記第２の導電膜は、前記層間絶縁膜に設けられたコンタクト部を介して前記接続用配線に接続されていること、
を特徴とする電気光学装置。The electro-optical device according to claim 11,
The second conductive film is connected to the connection wiring via a contact portion provided in the interlayer insulating film;
An electro-optical device comprising: 請求項５乃至１２のいずれかに記載の電気光学装置において、
前記機能層は、有機エレクトロルミネッセンス材料から構成されていること、
を特徴とする電気光学装置。
を特徴とする電気光学装置。The electro-optical device according to any one of claims 5 to 12,
The functional layer is made of an organic electroluminescent material,
An electro-optical device comprising:
An electro-optical device comprising: 請求項１から１３のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。An electronic apparatus comprising the electro-optical device according to claim 1.
JP2003157393A 2002-06-07 2003-06-02 Electro-optical devices and electronic equipment Withdrawn JP2004062164A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003157393A JP2004062164A (en) 2002-06-07 2003-06-02 Electro-optical devices and electronic equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002167773 2002-06-07
JP2002167774 2002-06-07
JP2003157393A JP2004062164A (en) 2002-06-07 2003-06-02 Electro-optical devices and electronic equipment

Publications (1)

Publication Number Publication Date
JP2004062164A true JP2004062164A (en) 2004-02-26

Family

ID=31950439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003157393A Withdrawn JP2004062164A (en) 2002-06-07 2003-06-02 Electro-optical devices and electronic equipment

Country Status (1)

Country Link
JP (1) JP2004062164A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700656B1 (en) 2005-03-11 2007-03-27 삼성에스디아이 주식회사 Organic electroluminescent device and manufacturing method thereof
KR100700643B1 (en) 2004-11-29 2007-03-27 삼성에스디아이 주식회사 An organic light emitting display device having an auxiliary electrode line and a manufacturing method thereof
KR100712111B1 (en) 2004-12-14 2007-04-27 삼성에스디아이 주식회사 An organic light emitting display device having an auxiliary electrode line and a manufacturing method thereof
JP2011228315A (en) * 2004-09-17 2011-11-10 Semiconductor Energy Lab Co Ltd Light emitting device
JP2012124175A (en) * 2004-03-16 2012-06-28 Semiconductor Energy Lab Co Ltd Light-emitting device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124175A (en) * 2004-03-16 2012-06-28 Semiconductor Energy Lab Co Ltd Light-emitting device
JP2016085990A (en) * 2004-03-16 2016-05-19 株式会社半導体エネルギー研究所 Light emitting device
JP2016076502A (en) * 2004-03-16 2016-05-12 株式会社半導体エネルギー研究所 Light emitting device
JP2015109285A (en) * 2004-03-16 2015-06-11 株式会社半導体エネルギー研究所 Light emitting device
JP2013008694A (en) * 2004-03-16 2013-01-10 Semiconductor Energy Lab Co Ltd Light-emitting device
US9030094B2 (en) 2004-09-17 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2011228315A (en) * 2004-09-17 2011-11-10 Semiconductor Energy Lab Co Ltd Light emitting device
JP2016042494A (en) * 2004-09-17 2016-03-31 株式会社半導体エネルギー研究所 Light-emitting device, module, and electronic apparatus
US10622580B2 (en) 2004-09-17 2020-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US10673011B2 (en) 2004-09-17 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US10971697B2 (en) 2004-09-17 2021-04-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US11417856B2 (en) 2004-09-17 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US11711936B2 (en) 2004-09-17 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7701132B2 (en) 2004-11-29 2010-04-20 Samsung Mobile Display Co., Ltd. Organic electroluminescence display device having auxiliary electrode line and method of manufacturing the same
KR100700643B1 (en) 2004-11-29 2007-03-27 삼성에스디아이 주식회사 An organic light emitting display device having an auxiliary electrode line and a manufacturing method thereof
US7728510B2 (en) 2004-12-14 2010-06-01 Samsung Mobile Display Co., Ltd. Organic light emitting display with auxiliary electrode line and method of fabricating the same
KR100712111B1 (en) 2004-12-14 2007-04-27 삼성에스디아이 주식회사 An organic light emitting display device having an auxiliary electrode line and a manufacturing method thereof
KR100700656B1 (en) 2005-03-11 2007-03-27 삼성에스디아이 주식회사 Organic electroluminescent device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3901127B2 (en) Electro-optical device and electronic apparatus
JP4001066B2 (en) Electro-optical device, wiring board, and electronic equipment
JP5218604B2 (en) Display device and electronic device
JP3778176B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP3818261B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP2009163272A (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP5999218B2 (en) Electro-optical device and electronic apparatus
JP3726803B2 (en) Organic EL display device and electronic device
JP2004062164A (en) Electro-optical devices and electronic equipment
JP4325595B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP4297094B2 (en) Electro-optical device and electronic apparatus
JP2004102246A (en) Electro-optical device, wiring board and electronic equipment
CN100418221C (en) Electro-optical devices and electronic instruments
JP4301217B2 (en) Electro-optical device and electronic apparatus
JP2003288987A (en) Light emitting device and electronic equipment
JP2006195317A (en) Display device, display device manufacturing method, and electronic apparatus
JP2011210541A (en) Light-emitting panel, method for manufacturing the same, light-emitting device, and electronic equipment

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905