JP2004055694A - Manufacturing method for semiconductor substrate including insulated silicon single crystal layer - Google Patents
Manufacturing method for semiconductor substrate including insulated silicon single crystal layer Download PDFInfo
- Publication number
- JP2004055694A JP2004055694A JP2002208858A JP2002208858A JP2004055694A JP 2004055694 A JP2004055694 A JP 2004055694A JP 2002208858 A JP2002208858 A JP 2002208858A JP 2002208858 A JP2002208858 A JP 2002208858A JP 2004055694 A JP2004055694 A JP 2004055694A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- ion implantation
- silicon single
- simox
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 239000013078 crystal Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 title abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 44
- 239000010703 silicon Substances 0.000 title abstract description 44
- 239000004065 semiconductor Substances 0.000 title description 3
- 239000001301 oxygen Substances 0.000 claims abstract description 38
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 38
- -1 oxygen ions Chemical class 0.000 claims abstract description 25
- 238000000137 annealing Methods 0.000 claims abstract description 18
- 230000007547 defect Effects 0.000 claims abstract description 8
- 230000001133 acceleration Effects 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 46
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000001816 cooling Methods 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 18
- 238000002513 implantation Methods 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 7
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000572 ellipsometry Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000391 spectroscopic ellipsometry Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明はSOI基板の製造方法、詳しくは低ドーズSIMOX(Separation by IMplanted OXygen)基板の製造方法に関する。
【0002】
【従来の技術】
低ドーズSIMOX基板は、当初、埋め込み酸化膜の絶縁性などの品質に問題があった。しかし、単結晶シリコン基板に酸素イオンを注入し、不活性ガス雰囲気中で高温熱処理するアニール処理を行って埋め込み酸化膜を形成した後に、高温酸素雰囲気中で酸化処理を施すことで、埋め込み酸化膜を厚膜化できるようになった(特許第3036619号)ことにより、実用化への道が開かれた。
しかしながら、この技術においては、表面のシリコン単結晶層と埋め込み酸化膜との界面から発生する転位の密度が高いという問題があった。この転位密度は、上記界面からシリコン単結晶層表面に向かうにつれて急激に減少するため、シリコン単結晶層膜厚が厚い場合には、このSIMOX基板を用いて作製するデバイスへの影響は非常に小さく、実用上問題とならなかった。
しかしながら、近年のシリコン単結晶層薄膜化の進展に伴って、上記界面から表面まで突き抜ける転位の密度が高くなるため実用上問題となってきた。
これに対し、埋め込み酸化膜を効率的に強化するとともに、シリコン単結晶層の転位密度を大幅に低減する低ドーズSIMOX製造方法が開発された(米国特許第5930643号、同第6259137B1、同第6090689号、同第6222253B1、同第6043166号、同第6204546B1)。
【0003】
【発明が解決しようとする課題】
しかしながら、この新しい低ドーズSIMOX製造方法においても、埋め込み酸化膜品質や転位密度以外の面で、明解に解決されていない3つの問題がある。第1の問題は、シリコン単結晶層表面に観察されるストライプパターン(ドーズむらによるシリコン単結晶層不均一)、第2の問題は、主にSIMOX基板外周部に見られるシリコン単結晶層膜厚異常(イオン注入中のウェーハ温度むらによるシリコン単結晶層不均一)、第3の問題は、SIMOX基板製造におけるプロセス再現性の低さである。
第1の問題であるストライプパターンは、イオン注入機のイオンビーム面積が、注入すべきシリコン基板面積より小さいことに遠因がある。シリコン基板全面に均一にイオンを注入するために、通常、イオンビームとシリコン基板とを相対的にスキャンする方法が用いられているが、完全に均一な注入を実現するのは難しい。特に、スキャン回数が少ない場合にはスキャン方向にストライプパターンが発生することになる。
第2の問題である膜厚異常は、膜厚がイオン注入中の基板温度に敏感であることが主要因である(詳細後述)。イオン注入機の加熱方法や基板ホルダ構造を最適化すれば、イオン注入中の基板内温度分布を略均一にできるが、酸素イオン用注入装置の基板支持は、通常、基板エッジを部分的に保持する構造となっており、その保持部から熱が逃げるため保持部の基板温度が局所的に低下することになる。この場合、その保持部周辺領域で膜厚異常が発生する。
第3の問題であるプロセス再現性の低さは、プロセス変動が大きい条件を使用することに原因がある。
そこで、本発明者らは鋭意研究の結果、上記のイオン注入機起因の問題を最小化でき、かつ、変動が小さなプロセスを開発した。これにより、ストライプパターンが全く無く、膜厚均一性が良く、さらに再現性も良好な低ドーズSIMOX基板の製造方法を確立した。
【0004】
【発明の目的】
本発明は、ストライプパターンが無く、かつ、膜厚が均一なシリコン単結晶層を形成するSIMOX基板の製造方法を提供することを、その目的としている。
また、本発明は、シリコン単結晶層の膜厚の管理が容易となるSIMOX基板の製造方法を提供することを、その目的としている。
【0005】
【課題を解決するための手段】
イオン注入工程におけるドーズ量は製造されるSIMOXの品質に直接影響する。よって、基板面内でのドーズ量のムラは、製造されるSIMOXの面内均質性の観点から重要であることが知られている。
一方、大口径SIMOXウエーハ製造用酸素イオン注入装置においては、ビームスキャン型を採用するのが一般的である。また、コスト上の問題から一般にSIMOX製造用酸素注入装置においては、高スループットを目標に高イオン電流化の開発が進められてきた。
上記の低ドーズSIMOX製造の改良法(米国特許第5930643号、同第6259137B1、同第6090689号、同第6222253B1、同第6043166号、同第6204546B1)は、比較的高温に基板を加熱して高ドーズ量の酸素イオンを注入した後に、基板温度を下げて更に低ドーズ量の酸素イオンを注入することが特徴である。ところが、この後半の少ないドーズ量の注入を基板全面で均一に注入するというのは、高イオン電流のスキャン方式の場合、スキャン回数が少なくなるため、特に上記の低ドーズの改良法ではSIMOX基板のシリコン単結晶層の膜厚均一性が悪化し、ビームスキャン方向にストライプパターンを生じるという不具合があった。
また、SIMOX製造の酸素イオン注入中の基板温度は、例えばランプヒーターによって加熱して調整することが一般的である。ところが、熱伝導により基板を保持している周辺部では、熱伝導により保持部から熱が散逸するため、温度が下がることに起因する均一性劣化を生じるという不具合があった。
発明者らは、上記ドーズ量と基板温度とに関して検討を行い、以下の知見を得た。図1に第2のイオン注入工程のドーズ量とシリコン単結晶層膜厚との関係と、その基板温度依存性を示す。なお、ここでの基板温度とは、イオン注入を開始する前にPID制御等により温度調節を行いながら基板を加熱する場合の設定値である。イオン注入は、基板加熱を始めて十分に温度が安定したことを確認してから開始した。設定温度0℃では、実際のイオン注入直前の基板温度は室温である。なお、イオン注入時の基板温度は、酸素イオンビームによる加熱によりその基板温度が上昇しているものと考えられるが、一般に真空中の正確な測定は困難である。
この図より、第2のイオン注入工程でのドーズ量が2×1015cm−2以上では、2×1015cm−2未満の場合よりも、ドーズ量に対するシリコン単結晶層膜厚の依存性が小さくなることがわかる。このことは、本工程での各目的のドーズ量におけるウェーハ面内のドーズ量の小さなムラが、ドーズ量が2×1015cm−2以上では、2×1015cm−2未満の場合よりも、シリコン単結晶層膜厚のムラとして大きく顕在化しやすいことを示している。
また、本工程での基板温度の小さなムラが、ドーズ量が2×1015cm−2以上では、2×1015cm−2未満の場合よりも、シリコン単結晶層膜厚のムラとして大きく顕在化しやすいことを示している(図1の0℃,100℃,150℃の場合の各膜厚の差を参照;なお図中膜厚は相対値である)。
一方、上記の米国特許第5930643号及び同第6259137B1では、上記第2のイオン注入工程のドーズ量を約1×1014cm−2以上で約1×1016cm−2以下と述べた上で、望ましくは約3×1014cm−2以上で約2×1015cm−2以下としている。また、米国特許第6090689号及び同第6222253B1では、請求項において上記第2のイオン注入工程のドーズ量を約1×1014cm−2以上で約1×1016cm−2以下としているが、Rutherford Backscattered Spectroscopy(RBS)Spectrumの分析結果も本文中に引用しており、そこで第2のイオン注入工程のドーズ量としては1×1015cm−2から2×1015cm−2の間がもっとも最適値に近いと結論している。また、米国特許第6043166及び同第6204546B1では、上記第2のイオン注入工程のドーズ量を約1×1014cm−2以上で約2×1015cm−2以下と述べている。
しかしながら、本発明者らは上述したように、上記の低ドーズSIMOX製造の改良法(米国特許第5930643号、同第6259137B1、同第6090689号、同第6222253B1、同第6043166号、同第6204546B1)におけるシリコン単結晶層の不均一やストライプの原因を検討し、このシリコン単結晶層の不均一やストライプは、上記第2のイオン注入工程のドーズ量が2×1015cm−2未満では不充分なために生じていることを知見したものである。
そこで、請求項1に記載の発明は、半導体単結晶基板を加熱して酸素をイオン注入する第1のイオン注入工程と、第1のイオン注入工程後に基板温度が300℃以下へ冷却してから行うイオン注入によりアモルファス層を形成する第2のイオン注入工程と、このアモルファス層をアニールにより多結晶又は欠陥を有する単結晶とする工程と、更なるアニールによりこの多結晶又は欠陥を有する単結晶の位置する所に連続する酸化膜を形成する工程とを備えたSIMOX基板の製造方法において、上記第2のイオン注入工程では、上記単結晶基板の表面から、50〜245keVのエネルギーで、ドーズ量が2×1015cm−2〜1×1017cm−2の条件で酸素イオンを注入するSIMOX基板の製造方法である。
【0006】
請求項2に記載の発明は、上記第1のイオン注入工程で、酸素イオンを加速エネルギー50〜245keV、イオン注入量1×1016〜2×1018cm−2の条件で注入する請求項1に記載のSIMOX基板の製造方法である。
【作用】
請求項1に記載の発明によれば、まず、第1のイオン注入により単結晶基板の所定深さ位置に埋込ダメージ層を形成する。次に、第2のイオン注入によりアモルファス層を形成する。次に、このアモルファス層を酸化(アニール;例えば800〜1200℃)することにより、連続した埋込酸化層またはこの埋込酸化層を作製するための中間構造層を形成する。さらにアニール(例えば1100℃〜1420℃:シリコンの融点)することで中間構造層を連続した埋込酸化層とする。すなわち、一連のアニールは連続して行うこともできる。
そして、この第2のイオン注入では、上記単結晶基板の表面から、50〜245keVのエネルギーで、ドーズ量を2×1015cm−2〜1×1017cm−2の条件で酸素イオンを注入する。この結果、表面から所定深さ位置に埋込酸化層が形成されたSIMOX基板が製造される。これにより、転位密度を増加させること無く、ストライプパターンの問題が解消され、かつ膜厚の均一なシリコン単結晶層を有したSIMOX基板を得ることができる。また、本製造方法は、SIMOX製造におけるドーズ量や酸素注入時の基板温度マージンが広く、再現性にも優れる。また、酸素イオンのドーズ量が1×1017cm−2を越えた場合は、第1のイオン注入条件と近似し、コストメリットが図れない。
請求項2に記載の発明によれば、上記第1のイオン注入工程では、酸素イオンを加速エネルギー50〜245keV、注入量1×1016〜2×1018cm−2を注入する。
【0007】
【発明の実施の形態】
以下、この発明の実施例を図2を参照して説明する。
まず、所定厚さの半導体単結晶基板10を準備する。この基板上には、シリコンやシリコンゲルマニウムなどのエピ単結晶層が成長されていても良い。なお、基板の厚さ、口径などは不問であり、その表面はベア単結晶層であっても、酸化されていてもよい。
次に、第1のイオン注入により単結晶基板10の所定深さ位置に酸素イオンを打ちこむ。(A)はこの状態を示す。この第1のイオン注入に際して単結晶基板10を加熱する(例えば480〜650℃)ことで、埋め込まれた、Siダメージクラスタや格子間SiとSi原子の空孔を多量に含む、埋込ダメージ層11を形成する。第1のイオン注入工程では、完成するSIMOX基板のシリコン単結晶厚さを200nm以下にする場合、通常酸素イオンが加速エネルギー50〜245keV、注入量1×1016〜2×1018cm−2を注入する。図中12はシリコン単結晶層となるべき部分を示す。245keVより高いエネルギーで打ち込むことで所望の厚さより厚くできたシリコン単結晶に対し、SIMOX完成後に薄くする工程を加えることは技術的に可能であるが、大半のシリコン単結晶をSIMOX完成後に薄くすることはコスト的に有利ではない。なお、使用するイオン注入装置は公知のものを使用する。
次に、第2のイオン注入によりアモルファス層13を形成する。このアモルファス層13は、第1及び第2注入を同一エネルギーの酸素イオン注入で実施した場合、第1のイオン注入工程で形成される埋込ダメージ層11に隣接してその上方に所定厚さに形成される。具体的には、第1のイオン注入後に単結晶シリコン基板10を300℃以下まで冷却し、上記単結晶シリコン基板10の表面から、50〜245keVのエネルギーで注入を行う。酸素イオンの注入量は2×1015〜1×1017cm−2である。また、使用するイオン注入装置は公知のものを使用する。(B)はこの状態を示す。
次に、このアモルファス層13は熱的に不安定であるため、比較的低温のアニールにより(例えば800〜1200℃)、多結晶層又は欠陥を多く含んだ単結晶を含む中間層14へと容易に変化する。また、注入された酸素イオンはこのアニールにより連続する埋め込み酸化膜11を形成し始める。(C)はこの状態を示す。アニール装置及びアニール条件については公知のものを使用する。なお、これらの変化は次に述べる高温アニールの室温からの昇温中にも進行する。
さらに、この単結晶基板10を酸素雰囲気で上記低温アニールよりは高温のアニールを施す(例えば1100℃以上でシリコンの融点未満)ことで、雰囲気から上記中間構造層14を通した酸素の拡散により埋め込み酸化膜が厚膜化し、上記中間層を埋め込み酸化膜11側から酸化していき、最終的に一体化した連続埋込酸化層11となる。(D)はこの状態を示す。使用装置及びこの酸化条件については公知のものを使用する。なお、この酸化条件は、コスト上の見地より通常、完成させるSIMOXのシリコン単結晶層膜厚を考慮して決定される。
【0008】
以下、実験例を示す。
「シリコンウェーハ1」
通常のp型鏡面ウェーハを使用した。また、各工程では公知のイオン注入装置、アニール装置を使用した。ウェーハ2,3についても同じ条件である。その他についても上記米国特許において公知の工程等を用いている。
第1注入工程:163keV、プレヒート加熱設定:380℃、2.76E17/cm2の条件で酸素イオンを注入する。
第2注入工程:第1注入工程後に一度室温まで冷却した後、
163keV、プレヒート加熱設定:120℃、3.00E15/cm2の条件で酸素イオンを注入する。
アニール工程:酸素雰囲気中、1320℃、15時間
以上の条件で作製したSIMOX基板について、以下の検査を行った。
ストライプ(蛍光灯下目視):確認されず。
シリコン単結晶膜厚測定(300mmウェーハ面内121点分光エリプソ測定):
膜厚平均値:607.7A(オングストローム)、膜厚Range(最大値−最小値):34.0A(オングストローム)、
Secco欠陥密度:2E1cm−2
「シリコンウェーハ2」
第1注入工程:163keV、プレヒート加熱設定:380℃、2.76E17/cm2の条件で酸素イオンを注入する。
第2注入工程:第1注入後に一度室温まで冷却後
163keV、プレヒート加熱設定:120℃、4.00E15/cm2の条件で酸素イオンを注入する。
アニール工程:酸素雰囲気中、1320℃、15時間
以上の条件で作製したSIMOX基板について、以下の検査を行った。
ストライプ(蛍光灯下目視):確認されず
シリコン単結晶膜厚測定(300mmウェーハ面内121点分光エリプソ測定):
膜厚平均値:622.2A(オングストローム)、膜厚Range(最大値−最小値):34.0A(オングストローム)、
「比較例(シリコンウェーハ3)」
第1注入工程:163keV、プレヒート加熱設定:380℃、2.76E17/cm2の条件で酸素イオンを注入する。
第2注入:第1注入後に一度室温まで冷却後、
163keV、プレヒート加熱設定:120℃、1.50E15/cm2の条件で酸素イオンを注入する。
モニター基板実測温度:約178℃
アニール工程:酸素雰囲気中、1320℃、15時間
以上の条件で作製したSIMOX基板について、以下の検査を行った。
ストライプ(蛍光灯下目視):あり
シリコン単結晶膜厚測定(300mmウェーハ面内121点分光エリプソ測定):膜厚平均値:509.5A、膜厚Range(最大値−最小値):226.7A
Secco欠陥密度(典型値):1E1〜1E5cm−2
【0009】
【効果】
この発明によれば、シリコン単結晶層における転位密度を増加させること無く、ストライプパターンの問題が解消され、膜厚の均一なシリコン単結晶層を有したSIMOX基板が得られる。
【図面の簡単な説明】
【図1】この発明の根拠となる第2の注入工程におけるドーズ量とシリコン単結晶層膜厚との関係およびその基板温度依存性についての実験データである。
【図2】この発明の一実施例に係るSIMOX基板の製造方法を示すフローシートである。
【符号の説明】
10 単結晶基板、
11 埋込ダメージ層、
13 アモルファス層、
14 中間層。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing an SOI substrate, and more particularly, to a method for manufacturing a low-dose SIMOX (Separation by IMplanted Oxygen) substrate.
[0002]
[Prior art]
The low-dose SIMOX substrate initially had a problem with the quality of the buried oxide film, such as the insulating property. However, by implanting oxygen ions into the single crystal silicon substrate, performing an annealing process of performing a high-temperature heat treatment in an inert gas atmosphere to form a buried oxide film, and then performing an oxidation process in a high-temperature oxygen atmosphere, the buried oxide film is formed. Has become possible (Japanese Patent No. 3036619), which has opened the way to practical use.
However, this technique has a problem that the density of dislocations generated from the interface between the silicon single crystal layer on the surface and the buried oxide film is high. Since the dislocation density decreases rapidly from the interface to the surface of the silicon single crystal layer, when the thickness of the silicon single crystal layer is large, the influence on the device manufactured using this SIMOX substrate is very small. It was not a practical problem.
However, with the recent progress of thinning of a silicon single crystal layer, the density of dislocations penetrating from the interface to the surface has been increased, which has been a practical problem.
On the other hand, a low-dose SIMOX manufacturing method has been developed in which the buried oxide film is efficiently strengthened and the dislocation density of the silicon single crystal layer is significantly reduced (US Pat. Nos. 5,930,643, 6,259,137 B1, and 6,090,689). No. 62222253B1, No. 6043166 and No. 6204546B1).
[0003]
[Problems to be solved by the invention]
However, even in this new low-dose SIMOX manufacturing method, there are three problems that are not clearly solved in aspects other than the quality of the buried oxide film and the dislocation density. The first problem is a stripe pattern (non-uniformity of the silicon single crystal layer due to uneven dose) observed on the surface of the silicon single crystal layer, and the second problem is the thickness of the silicon single crystal layer mainly observed on the outer periphery of the SIMOX substrate. Abnormality (non-uniform silicon single crystal layer due to uneven wafer temperature during ion implantation). The third problem is low process reproducibility in SIMOX substrate manufacturing.
The first problem, the stripe pattern, is due to the fact that the ion beam area of the ion implanter is smaller than the area of the silicon substrate to be implanted. In order to uniformly implant ions over the entire surface of the silicon substrate, a method of relatively scanning the ion beam and the silicon substrate is usually used, but it is difficult to achieve completely uniform implantation. In particular, when the number of scans is small, a stripe pattern is generated in the scan direction.
The second problem, the abnormal film thickness, is mainly due to the fact that the film thickness is sensitive to the substrate temperature during ion implantation (details will be described later). By optimizing the heating method of the ion implanter and the substrate holder structure, the temperature distribution in the substrate during ion implantation can be made substantially uniform, but the substrate support of the oxygen ion implanter usually holds the substrate edge partially. Since the heat escapes from the holding portion, the substrate temperature of the holding portion is locally lowered. In this case, a film thickness abnormality occurs in the region around the holding portion.
The third problem, poor process reproducibility, is due to the use of conditions with large process variations.
Therefore, the present inventors have made intensive studies and have developed a process that can minimize the above-mentioned problems caused by the ion implanter and has small fluctuations. As a result, a method for manufacturing a low-dose SIMOX substrate having no stripe pattern, good film thickness uniformity, and good reproducibility was established.
[0004]
[Object of the invention]
An object of the present invention is to provide a method of manufacturing a SIMOX substrate that forms a silicon single crystal layer having no stripe pattern and a uniform film thickness.
It is another object of the present invention to provide a method for manufacturing a SIMOX substrate that facilitates control of the thickness of a silicon single crystal layer.
[0005]
[Means for Solving the Problems]
The dose in the ion implantation process directly affects the quality of the manufactured SIMOX. Therefore, it is known that the unevenness of the dose amount in the substrate surface is important from the viewpoint of the in-plane uniformity of the manufactured SIMOX.
On the other hand, in an oxygen ion implantation apparatus for manufacturing a large-diameter SIMOX wafer, a beam scan type is generally adopted. In addition, development of high ion current has been generally promoted in a SIMOX production oxygen implanter with a goal of high throughput due to cost problems.
The above-mentioned improved low dose SIMOX manufacturing method (U.S. Pat. It is characterized in that after implanting a dose of oxygen ions, the substrate temperature is lowered to further implant a lower dose of oxygen ions. However, the uniform implantation of the small dose in the latter half of the whole substrate means that the number of scans is reduced in the case of the high ion current scanning method. There is a problem that the uniformity of the thickness of the silicon single crystal layer is deteriorated and a stripe pattern is generated in the beam scanning direction.
In addition, the substrate temperature during the implantation of oxygen ions in SIMOX production is generally adjusted by heating with, for example, a lamp heater. However, in the peripheral portion where the substrate is held by heat conduction, heat is dissipated from the holding portion due to heat conduction, so that there has been a problem that the uniformity is deteriorated due to a decrease in temperature.
The inventors studied the dose and the substrate temperature and obtained the following findings. FIG. 1 shows the relationship between the dose in the second ion implantation step and the thickness of the silicon single crystal layer, and its substrate temperature dependence. Here, the substrate temperature is a set value when heating the substrate while performing temperature adjustment by PID control or the like before starting ion implantation. Ion implantation was started after confirming that the temperature was sufficiently stabilized after starting the substrate heating. At the set temperature of 0 ° C., the substrate temperature immediately before the actual ion implantation is room temperature. The substrate temperature at the time of ion implantation is considered to have risen due to heating by an oxygen ion beam, but it is generally difficult to measure accurately in a vacuum.
From this figure, the dependency of the thickness of the silicon single crystal layer on the dose is larger when the dose in the second ion implantation step is 2 × 10 15 cm −2 or more than when the dose is less than 2 × 10 15 cm −2 . Is smaller. This small village of dose in the wafer surface at a dose of each object in this step, the dose amount is 2 × 10 15 cm -2 or higher, than in the case of less than 2 × 10 15 cm -2 This indicates that the thickness of the silicon single crystal layer tends to be large and uneven.
Further, the small unevenness in the substrate temperature in this step is more pronounced as a silicon single crystal layer thickness unevenness when the dose amount is 2 × 10 15 cm −2 or more than when the dose amount is less than 2 × 10 15 cm −2. (See the difference between the film thicknesses at 0 ° C., 100 ° C., and 150 ° C. in FIG. 1; the film thickness in the figure is a relative value.)
On the other hand, in the above-mentioned US Pat. Nos. 5,930,643 and 6,259,137 B1, the dose in the second ion implantation step is set to about 1 × 10 14 cm −2 or more and about 1 × 10 16 cm −2 or less. Preferably, the thickness is about 3 × 10 14 cm −2 or more and about 2 × 10 15 cm −2 or less. In U.S. Pat. Nos. 6,090,689 and 6,222,253 B1, in the claims, the dose of the second ion implantation step is set to about 1 × 10 14 cm −2 or more and about 1 × 10 16 cm −2 or less. The analysis result of Rutherford Backscattered Spectroscopy (RBS) Spectrum is also cited in the text, and the dose in the second ion implantation step is most preferably between 1 × 10 15 cm −2 and 2 × 10 15 cm −2. We conclude that it is close to the optimal value. Also, US Pat. Nos. 6,043,166 and 6,204,546 B1 state that the dose in the second ion implantation step is about 1 × 10 14 cm −2 or more and about 2 × 10 15 cm −2 or less.
However, as described above, the present inventors have improved the aforementioned low-dose SIMOX manufacturing method (U.S. Pat. The cause of the non-uniformity of the silicon single crystal layer and the stripe in the above-mentioned is examined. The non-uniformity of the silicon single crystal layer and the stripe are insufficient when the dose amount in the second ion implantation step is less than 2 × 10 15 cm −2. What we have learned is what is happening.
Therefore, the invention according to claim 1 provides a first ion implantation step of heating a semiconductor single crystal substrate to implant ions of oxygen, and cooling the substrate temperature to 300 ° C. or less after the first ion implantation step. A second ion implantation step of forming an amorphous layer by performing ion implantation, a step of annealing the amorphous layer into a polycrystal or a single crystal having defects, and a step of annealing the polycrystal or the single crystal having defects. Forming a continuous oxide film at a position where the SIMOX substrate is located. In the second ion implantation step, the dose is increased from the surface of the single crystal substrate with energy of 50 to 245 keV. This is a method for manufacturing a SIMOX substrate in which oxygen ions are implanted under the conditions of 2 × 10 15 cm −2 to 1 × 10 17 cm −2 .
[0006]
According to a second aspect of the present invention, in the first ion implantation step, oxygen ions are implanted under the conditions of an acceleration energy of 50 to 245 keV and an ion implantation amount of 1 × 10 16 to 2 × 10 18 cm −2. 3. A method for manufacturing a SIMOX substrate according to (1).
[Action]
According to the first aspect of the present invention, first, the buried damage layer is formed at a predetermined depth position in the single crystal substrate by the first ion implantation. Next, an amorphous layer is formed by second ion implantation. Next, the amorphous layer is oxidized (annealed; for example, at 800 to 1200 ° C.) to form a continuous buried oxide layer or an intermediate structure layer for producing the buried oxide layer. Further, annealing (for example, 1100 ° C. to 1420 ° C .: the melting point of silicon) makes the intermediate structure layer a continuous buried oxide layer. That is, a series of annealing can be performed continuously.
In the second ion implantation, oxygen ions are implanted from the surface of the single crystal substrate with energy of 50 to 245 keV and a dose of 2 × 10 15 cm −2 to 1 × 10 17 cm −2. I do. As a result, a SIMOX substrate having a buried oxide layer formed at a predetermined depth from the surface is manufactured. Thereby, the problem of the stripe pattern can be solved without increasing the dislocation density, and a SIMOX substrate having a silicon single crystal layer with a uniform film thickness can be obtained. In addition, this manufacturing method has a wide dose amount in SIMOX manufacturing and a wide substrate temperature margin at the time of oxygen implantation, and is excellent in reproducibility. Further, when the dose amount of oxygen ions exceeds 1 × 10 17 cm −2 , the condition is close to the first ion implantation condition, and cost merit cannot be achieved.
According to the second aspect of the present invention, in the first ion implantation step, oxygen ions are implanted at an acceleration energy of 50 to 245 keV and an implantation amount of 1 × 10 16 to 2 × 10 18 cm −2 .
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIG.
First, a semiconductor
Next, oxygen ions are implanted at a predetermined depth position in the
Next, the
Next, since the
Further, the single-
[0008]
Hereinafter, experimental examples will be described.
"Silicon wafer 1"
A normal p-type mirror surface wafer was used. In each step, a known ion implantation apparatus and annealing apparatus were used. The same conditions apply to wafers 2 and 3. The other steps are the same as those known in the aforementioned U.S. Patent.
First implantation step: 163 keV, preheat heating setting: 380 ° C., oxygen ions are implanted under the conditions of 2.76E17 / cm 2 .
Second injection step: After once cooling to room temperature after the first injection step,
Oxygen ions are implanted under the conditions of 163 keV, preheat heating setting: 120 ° C., and 3.00E15 / cm 2 .
Annealing step: The following inspection was performed on a SIMOX substrate manufactured at 1320 ° C. for 15 hours or more in an oxygen atmosphere.
Stripe (visible under fluorescent light): not confirmed.
Silicon single crystal film thickness measurement (121-point spectral ellipsometry in 300 mm wafer plane):
Average film thickness: 607.7 A (angstrom), film thickness Range (maximum value-minimum value): 34.0 A (angstrom),
Secco defect density: 2E1 cm −2
"Silicon wafer 2"
First implantation step: 163 keV, preheat heating setting: 380 ° C., oxygen ions are implanted under the conditions of 2.76E17 / cm 2 .
Second implantation step: Oxygen ions are implanted under the conditions of once cooling to room temperature after the first implantation, 163 keV, preheat heating setting: 120 ° C., 4.00E15 / cm 2 .
Annealing step: The following inspection was performed on a SIMOX substrate manufactured at 1320 ° C. for 15 hours or more in an oxygen atmosphere.
Stripe (visual observation under a fluorescent lamp): not confirmed Measurement of silicon single crystal film thickness (measurement of 121 points in a 300 mm wafer plane by spectral ellipsometry):
Film thickness average value: 622.2 A (angstrom), film thickness Range (maximum value-minimum value): 34.0 A (angstrom),
"Comparative example (silicon wafer 3)"
First implantation step: 163 keV, preheat heating setting: 380 ° C., oxygen ions are implanted under the conditions of 2.76E17 / cm 2 .
Second injection: once cooled to room temperature after the first injection,
Oxygen ions are implanted under the conditions of 163 keV, preheat heating setting: 120 ° C. and 1.50E15 / cm 2 .
Monitor board measured temperature: about 178 ° C
Annealing step: The following inspection was performed on a SIMOX substrate manufactured at 1320 ° C. for 15 hours or more in an oxygen atmosphere.
Stripe (visual observation under a fluorescent lamp): Yes Silicon single crystal film thickness measurement (spectroscopic ellipsometry at 121 points in a 300 mm wafer plane): Average film thickness: 509.5 A, Film thickness Range (maximum value-minimum value): 226.7 A
Secco defect density (typical value): 1E1 to 1E5 cm −2
[0009]
【effect】
According to the present invention, the problem of the stripe pattern is solved without increasing the dislocation density in the silicon single crystal layer, and a SIMOX substrate having a silicon single crystal layer having a uniform film thickness can be obtained.
[Brief description of the drawings]
FIG. 1 shows experimental data on the relationship between the dose and the thickness of a silicon single crystal layer in a second implantation step, which is the basis of the present invention, and its substrate temperature dependence.
FIG. 2 is a flow sheet showing a method for manufacturing a SIMOX substrate according to one embodiment of the present invention.
[Explanation of symbols]
10 single crystal substrate,
11 embedded damage layer,
13 amorphous layer,
14 Middle layer.
Claims (2)
第1のイオン注入工程後にこの単結晶基板の温度を300℃以下へ冷却してから行うイオン注入によりアモルファス層を形成する第2のイオン注入工程と、
このアモルファス層をアニールにより多結晶又は欠陥を有する単結晶とする工程と、
更なるアニールによりこの多結晶又は欠陥を有する単結晶の位置する所に連続する酸化膜を形成する工程とを備えたSIMOX基板の製造方法において、
上記第2のイオン注入工程では、上記単結晶基板の表面から、50〜245keVのエネルギーで、イオン注入量が2×1015cm−2〜1×1017cm−2の条件で酸素イオンを注入するSIMOX基板の製造方法。A first ion implantation step of heating the single crystal substrate to implant oxygen ions;
A second ion implantation step of forming an amorphous layer by ion implantation performed after cooling the temperature of the single crystal substrate to 300 ° C. or lower after the first ion implantation step;
A step of annealing the amorphous layer into a polycrystal or a single crystal having defects,
Forming a continuous oxide film at a position where the polycrystal or the single crystal having a defect is located by further annealing.
In the second ion implantation step, oxygen ions are implanted from the surface of the single crystal substrate with an energy of 50 to 245 keV and an ion implantation amount of 2 × 10 15 cm −2 to 1 × 10 17 cm −2. Of manufacturing a SIMOX substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002208858A JP2004055694A (en) | 2002-07-17 | 2002-07-17 | Manufacturing method for semiconductor substrate including insulated silicon single crystal layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002208858A JP2004055694A (en) | 2002-07-17 | 2002-07-17 | Manufacturing method for semiconductor substrate including insulated silicon single crystal layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004055694A true JP2004055694A (en) | 2004-02-19 |
Family
ID=31932896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002208858A Pending JP2004055694A (en) | 2002-07-17 | 2002-07-17 | Manufacturing method for semiconductor substrate including insulated silicon single crystal layer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004055694A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005563A (en) * | 2005-06-23 | 2007-01-11 | Sumco Corp | SIMOX wafer manufacturing method |
| JP2007227424A (en) * | 2006-02-21 | 2007-09-06 | Sumco Corp | SIMOX wafer manufacturing method |
| JP2007281120A (en) * | 2006-04-05 | 2007-10-25 | Sumco Corp | SIMOX wafer manufacturing method and SIMOX wafer obtained by the method |
| JP2007281316A (en) * | 2006-04-11 | 2007-10-25 | Sumco Corp | SIMOX wafer manufacturing method |
| JP2010016167A (en) * | 2008-07-03 | 2010-01-21 | Sumco Corp | Method of manufacturing simox wafer |
-
2002
- 2002-07-17 JP JP2002208858A patent/JP2004055694A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005563A (en) * | 2005-06-23 | 2007-01-11 | Sumco Corp | SIMOX wafer manufacturing method |
| EP1744357A2 (en) | 2005-06-23 | 2007-01-17 | Sumco Corporation | Method for manufacturing SIMOX wafer and SIMOX wafer |
| EP1744357A3 (en) * | 2005-06-23 | 2007-09-26 | Sumco Corporation | Method for manufacturing SIMOX wafer and SIMOX wafer |
| US7410877B2 (en) | 2005-06-23 | 2008-08-12 | Sumco Corporation | Method for manufacturing SIMOX wafer and SIMOX wafer |
| JP2007227424A (en) * | 2006-02-21 | 2007-09-06 | Sumco Corp | SIMOX wafer manufacturing method |
| JP2007281120A (en) * | 2006-04-05 | 2007-10-25 | Sumco Corp | SIMOX wafer manufacturing method and SIMOX wafer obtained by the method |
| JP2007281316A (en) * | 2006-04-11 | 2007-10-25 | Sumco Corp | SIMOX wafer manufacturing method |
| JP2010016167A (en) * | 2008-07-03 | 2010-01-21 | Sumco Corp | Method of manufacturing simox wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101423367B1 (en) | Fabrication method for silicon wafer | |
| US11753741B2 (en) | Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size | |
| TWI553173B (en) | An annealing wafer, an annealing wafer, and a method of manufacturing the device | |
| JPH10275905A (en) | Silicon wafer manufacturing method and silicon wafer | |
| CN1533599A (en) | Method for producing silicon-on-insulator structures with intrinsic gettering by ion implantation | |
| JP5938969B2 (en) | Epitaxial wafer manufacturing method and solid-state imaging device manufacturing method | |
| JP2004055694A (en) | Manufacturing method for semiconductor substrate including insulated silicon single crystal layer | |
| JP5569392B2 (en) | Silicon wafer manufacturing method | |
| US6538285B2 (en) | Silicon wafer | |
| US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| TWI241657B (en) | Manufacturing method for semiconductor device | |
| TWI733905B (en) | Device forming method | |
| JP2626502B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7906443B2 (en) | Controlling oxygen precipitates in silicon wafers using infrared irradiation and heating | |
| JP2009107905A (en) | Manufacturing method of silicon wafer | |
| US20250293073A1 (en) | Reclaimable donor substrates for use in preparing multiple silicon-on-insulator structures | |
| JP2020004989A (en) | Silicon bonded wafer | |
| JP2010129918A (en) | Method of highly reinforcing surface layer of semiconductor wafer | |
| WO1992005896A1 (en) | Method and apparatus for doping silicon wafers using a solid dopant source and rapid thermal processing | |
| EP1577932A2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JP2004056132A (en) | Manufacturing method of semiconductor wafer | |
| JP2000232142A (en) | Temperature measuring method, preparation of sample for temperature measurement and fabrication of semiconductor device | |
| JPH0729845A (en) | Method for manufacturing semiconductor device | |
| US20220148925A1 (en) | Wafer evaluation method | |
| JP2004356456A (en) | Oxygen infused silicon wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |