【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、また、半導体パッケージを含めた電子部品を実装する、実装用基板も小型化してきている。さらには電子機器への収納性を高めるため、リジット基板とフレキシブル基板を積層し一体化して、折り曲げを可能としたリジットフレックス基板が、実装用基板として使われるようになってきている。
【０００３】
半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）等の、エリア実装型の新しいパッケージ方式が提案されている。これらの半導体パッケージにおいて、半導体チップの電極と従来型半導体パッケージのリードフレームの機能を有する、半導体パッケージ用基板と呼ばれる、プラスチックやセラミックス等各種材料を使って構成される、サブストレートの端子との電気的接続方法として、ワイヤーボンディング方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式、さらにはＦＣ（Ｆｒｉｐ Ｃｈｉｐ）方式などが知られているが、最近では、半導体パッケージの小型化に有利なＦＣ接続方式を用いた、ＢＧＡやＣＳＰの構造が盛んに提案されている。しかし、これらのパッケージは半導体チップを個片化した後に、１つ１つパッケージング及びテストを実施しなくてはならず、コストを押し上げる要因となっていた。
【０００４】
このため、半導体チップを個片化する前に、一括してパッケージング及びテストする方法が各社より提案されている。その中でも、ウェハー上に応力緩和機能を持つ絶縁層を樹脂により形成し、その上に設けた再配線用回路と半導体素子を電気的に接合したのち個片化する方法が、最も高い次元で信頼性とコストを両立させ得る手法であるとして注目を集めている。
【０００５】
【発明が解決しようとする課題】
従来より提案されている様な、接着剤付き樹脂フィルム上に、半田ボールを搭載するためのパッド、チップとの接続のためのボンドフィンガー、および両者をつなぐための回路を、ウェハー上の各チップに対応して反復して形成し、チップと該回路との接続のためのワイヤーボンディング用の開口部を形成し、これをウェハーに貼り付ける方法では、上記構造を有する半導体装置を作ることは可能であるが、コストダウンのために有用なウェハーの大径化には、貼り付け位置精度の問題があり、歩留まり低下が予測されている。
【０００６】
また、ルーター加工は加工コストが高く、プレス加工の場合は、チップデザインによりワイヤーボンディングパッドの配置が変更された場合、その度に開口部形成用の打ち抜き金型を新調する必要があり、コストを押し上げる要因になると予測されているのに加え、ワイヤーボンド法による半導体素子と再配線用回路の接続では、半導体素子の高速化に対応できないとの指摘もされていた。
【０００７】
そこで、本発明では、半導体素子の入出力端子と再配線用回路を最短距離で効率良く確実に接続され、ウェハーが大径化した際にも低コストで信頼性に優れ半導体の高速化にも対応できる半導体装置とその製造方法を提供する。
【０００８】
【課題を解決するための手段】
即ち、本発明は、
（１） 半導体チップが形成された半導体ウェハー表面全体に形成された絶縁樹脂層上に、半田ボールを搭載するためのボンディングパッド、該半導体チップを接続するためのボンドフィンガー、及び再配線用回路が、各半導体チップに配置され、該半導体チップの入出力端子と該再配線用回路とが、該入出力端子上に配置されたスタッドバンプを介して接続され、半導体ウェハーを個片化されてなる半導体装置において、前記絶縁樹脂層が、樹脂ベースフィルム上に絶縁樹脂層と、金属層とが形成された状態で供給される半導体装置、
（２）金属層が、スタッドバンプで貫通されてなる、（１）記載の半導体装置。
（３） 金属層が、０．０１〜５μｍの厚みを有し、樹脂フィルムが２０〜１００μｍの厚みを有する（１）又は（２）記載の半導体装置、
（４）半導体ウェハーのスタッドバンプが形成された面と、樹脂ベースフィルム上に絶縁樹脂層と、金属層が形成されたドライフィルムの絶縁樹脂層面とを相対向させて貼り合わせる工程と、スタッドバンプをドライフィルムの絶縁樹脂層及び金属層を貫通させる工程と、樹脂ベースフィルムを剥離する工程と、金属層を給電層とし、金属層の表面に電解銅メッキ層を形成する工程と、電解銅メッキ層上に、エッチングレジスト層を形成する工程と、エッチング液により、電解銅メッキ層及び金属層をエッチングして、再配線用回路を形成する工程とからなる半導体装置の製造方法、
（５）半導体ウェハーのスタッドバンプが形成された面と、樹脂ベースフィルム上に絶縁樹脂層と、金属層が形成されたドライフィルムの絶縁樹脂層面とを相対向させて貼り合わせる工程と、スタッドバンプをドライフィルムの絶縁樹脂層及び金属層を貫通させる工程と、樹脂ベースフィルムを剥離する工程と、金属層上にメッキレジスト層を形成し、所定の部位を開口する工程と、金属層を給電層とし、電解メッキを用いて、メッキレジスト開口部に銅層を形成する工程と、メッキレジスト層を除去し、更にフラッシュエッチングにより金属層を除去することにより、再配線用回路を形成する工程とからなる半導体装置の製造方法、
である。
【０００９】
【発明の実施の形態】
本発明で用いられる樹脂ベースフィルム上に絶縁樹脂層と、金属層が形成されたドライフィルムは、図１のように樹脂フィルムの片面に、金属をスパッター又は蒸着するか、若しくは極薄金属箔を粘着剤により貼り付けることにより、樹脂ベースフィルム（２）上に金属導電層（１）を形成し、次いで金属導電層上に絶縁樹脂（３）を所定の量を塗布して得ることが出来る。
【００１０】
また、形成される金属導電層の厚みはスタッドバンプを貫通させるためと、後の工程で給電層として用いるために、０．０１〜５μｍの範囲であることが好ましく、更に好ましくは０．０５〜１μｍである。０．５μｍ以下の厚みの導電層は、蒸着若しくはスパッタの技術により、また、０．１μｍ以上の導電層を得るためには、三井金属鉱山製のＭｉｃｒｏ Ｔｈｉｎ（登録商標）銅箔のような銅箔を粘着剤で貼り付けることにより得ることができる。絶縁樹脂は熱硬化樹脂、熱可塑樹脂のいずれも用いることが可能であるが、その厚みは半導体素子上に設けられたスタッドバンプ高さの６０乃至９０％であることが、作業性の上で望ましい。
【００１１】
本発明の半導体装置の製造方法の例を説明する。
上記条件を満たす導電層内蔵ドライフィルムは、図１に示したように入出力端子上にスタッドバンプ（５）を形成された半導体素子の集合体である、半導体ウェハー上（６）に貼りつけられるが、まず、半導体ウェハーのスタッドバンプが形成された面と、導電層上に形成された絶縁樹脂層面とを相対向させて貼り合わせる。
次いで、貼り合わせながらスタッドバンプを導電層に貫通させる。この時、スタッドバンプの先端は、導電層を貫通する前に、絶縁樹脂層を貫通させる。
【００１２】
また、貼り合わせには、プレス・ラミネートなど既知の貼り合わせ方法から自由に選択することができ、導電層内蔵ドライフィルムのベースフィルムを、樹脂貼り付け温度より低い軟化点を持つ材質とすることにより、貼り付け時に樹脂を貫通したスタッドバンプの先端がベースフィルム内部まで到達することにより、導電層を貫通し、これと接触する。
樹脂層に硬化性樹脂を用いる場合は、貫通させる工程において、未硬化又は半硬化としておき、スタッドバンプを導電層に貫通させた後、加熱することにより樹脂を硬化させる。
【００１３】
次いで、ベースフィルムを剥離することにより、導電層およびスタッドバンプ先端を露出させる。しかし、このままでは、スタッドバンプと導電層は接触しているのみであり、温度サイクル試験等の半導体パッケージ信頼性試験に投入された場合、充分な接続信頼性を得ることが出来ない。そこで、導電層を給電層としてスタッドバンプ先端部と導電層上に電解メッキを施し、両者を電気的に接続する。
【００１４】
図２に示したように、、導電層を給電層とし、導電層の表面全面に電解銅メッキ層（７）を形成する。また、電解銅メッキ層上に、エッチングレジスト層（８）を形成し、更に、エッチング液により、電解銅メッキ層をエッチングして、再配線用回路を形成する。
【００１５】
導電層の表面全面に電解銅メッキ層を形成する方法を用いない場合は、図３に示したように、まず、導電層上にメッキレジスト層（９）を形成し、所定の部位を開口する。次いで、導電層を給電層とし、電解メッキを用いて、メッキレジスト開口部に銅層を形成し、次いで、メッキレジスト層を除去し、更にフラッシュエッチングにより導電層を除去することにより、再配線用回路を形成する。
【００１６】
これら回路形成の際に必要となるアライメントマークは、それをあらかじめウェハー上に形成しておくことにより、所定の位置に非常に精度良く回路を形成することが可能となる。
【００１７】
このようにして調製された、表面にスタッドバンプを介して電気的に接合された再配線用回路を有する半導体ウエハーは、ソルダーレジスト層を形成され、ワイヤーボンディング、半田ボールマウントなどの後工程に供し、電気テストなど終了した後、個片化され独立した半導体装置となる。
【００１８】
【実施例】
次いで、更に詳細に説明するため、実施例を示す。
［実施例１］
５０μｍ厚の離型処理を施したＰＥＴフィルム上（三菱樹脂製フルオロージュＲＬ）に銅を０．１μｍの厚みとなるよう蒸着させ、更にポリイミド樹脂及びエポキシ樹脂からなる厚さ３５μｍの絶縁樹脂層（住友ベークライト製ＩＢＦ３０２０）を塗工し、導電層内蔵ドライフィルムを得た。
このドライフィルムの絶縁樹脂層面を、真空ラミネーターにより高さ４２μｍのスタッドバンプが形成された半導体ウェハーに１６０℃で貼り付け加圧、スタッドバンプを絶縁樹脂層及び導体層を貫通させ、樹脂層を加熱硬化させた後、ＰＥＴフィルムを引き剥がし、導体層を貫通したスタッドバンプ先端を露出させた。次に導体層を給電層として、導体層上全面に導体厚みが２０μｍとなるよう電解銅メッキを行い、スタッドバンプと電解銅箔を接続した。この後、銅上に感光性エッチングレジスト層を形成し、エッチングすることにより半導体素子と電気的に接続された再配線用回路を得た。
次に、回路上にソルダーレジスト層を設け、プリント配線板との接続に用いる端子部を開口させた後、端子部に半田ボールを形成したのち、個片化することにより、独立した半導体装置を得た。このようにして得られた半導体装置は、半導体装置として問題なく動作することが確認された。
【００１９】
［実施例２］
５０μｍ厚のＰＥＴＧフィルム（三菱樹脂製ディアフィクス（Ｒ））に銅を０．２μｍの厚みとなるよう蒸着させ、ノボラック樹脂（スミライトレジンＰＲ−５１４７０、住友ベークライト（株）製）３１ｗｔ％、エポキシ樹脂（ＥＰＩＣＬＯＮ Ｎ−６７０、大日本インキ化学工業（株）製）２５ｗｔ％、フェノキシ樹脂（東都化成製ＦＸ−２８０）１２ｗｔ％、シリカフィラー３２ｗｔ％、からなる熱硬化性絶縁樹脂をＭＥＫに溶解しワニスとし、コンマコーターにより塗工乾燥し、樹脂厚み３８μｍである樹脂付銅箔を得た。
このドライフィルムの絶縁樹脂樹脂層面を、真空ラミネーターにより高さ４１μｍのスタッドバンプが形成された半導体ウェハーに１１５℃で貼り付け加圧、スタッドバンプを絶縁樹脂及び導体層を貫通させ、絶縁樹脂層を加熱硬化させた後、ＰＥＴＧフィルムを引き剥がし、導体層を貫通したスタッドバンプ先端を露出させた。次に導体層上に感光性メッキレジスト層を形成し、所定の部位を開口させた後、導体層を給電層として用い、開口部に厚さ１８μｍとなるように電解銅メッキを施し、感光性メッキレジスト層を剥離し導電層をフラッシュエッチングにより除去することにより半導体素子と電気的に接続された再配線用回路を得た。
次に、回路上にソルダーレジスト層を設け、プリント配線板との接続に用いる端子部を開口させた後、端子部に半田ボールを形成したのち、個片化することにより、独立した半導体装置を得た。このようにして得られた半導体装置は、半導体装置として問題なく動作することが確認された。
【００２０】
【発明の効果】
本発明によれば、半導体チップの集合体である半導体ウェハー上で容易に且つ安価に再配線用回路を形成でき、確実な半導体素子−再配線用回路の接続が可能となり、ウェハーレベルパッケージの信頼性向上と低コスト化を図ることが出来る。
【図面の簡単な説明】
【図１】導体層内蔵ドライフィルムの製造方法及びスタッドバンプの樹脂・導体層貫通プロセスを示す概略図。
【図２】サブトラクティブ法による再配線回路形成プロセスを示す概略図
【図３】セミアディティブ法による再配線回路形成プロセスを示す概略図
【符号の説明】
▲１▼導体層（金属導電層）
▲２▼ベースフィルム
▲３▼絶縁樹脂
▲４▼導体層内蔵ドライフィルム
▲５▼スタッドバンプ
▲６▼半導体ウェハー
▲７▼電解銅メッキ層
▲８▼エッチングレジスト
▲９▼ メッキレジスト[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the demand for higher functionality and lighter, thinner and smaller electronic devices, high-density integration and high-density mounting of electronic components have been advanced. Semiconductor packages used in these electronic devices have become smaller and have more pins, and mounting substrates for mounting electronic components including the semiconductor packages have also become smaller. Furthermore, in order to enhance the storage in electronic devices, a rigid-flex board, in which a rigid board and a flexible board are laminated and integrated to be bent, has been used as a mounting board.
[0003]
As the size of a semiconductor package has been reduced, the size of a conventional package using a lead frame has reached its limit in miniaturization. Recently, a BGA (Ball Grid) has been used as a package mounted on a circuit board. A new area-mounting type packaging system such as an array (Array) or a CSP (Chip Scale Package) has been proposed. In these semiconductor packages, the electrical connection between the electrodes of the semiconductor chip and the terminals of the substrate made of various materials such as plastics and ceramics, which are called semiconductor package substrates and have the function of the lead frame of the conventional semiconductor package. As a typical connection method, a wire bonding method, a TAB (Tape Automated Bonding) method, an FC (Flip Chip) method, and the like are known. Recently, an FC connection method that is advantageous for miniaturization of a semiconductor package is used. , BGA and CSP structures have been actively proposed. However, these packages have to be individually packaged and tested after singulating the semiconductor chips, which is a factor that increases the cost.
[0004]
For this reason, before packaging the semiconductor chips into individual pieces, a method of packaging and testing all at once has been proposed by each company. Among them, a method of forming an insulating layer having a stress relaxation function on a wafer with a resin, electrically connecting a rewiring circuit provided thereon and a semiconductor element, and then separating the semiconductor element is the most reliable method. It has been attracting attention as a method that can balance both performance and cost.
[0005]
[Problems to be solved by the invention]
Each chip on the wafer is equipped with a pad for mounting solder balls, a bond finger for connection with the chip, and a circuit for connecting both, as conventionally proposed, on a resin film with an adhesive. It is possible to produce a semiconductor device having the above structure by repeatedly forming a wire bonding opening for connecting a chip to the circuit and bonding the opening to a wafer. However, increasing the diameter of a wafer that is useful for cost reduction involves a problem of the bonding position accuracy, and it is predicted that the yield will decrease.
[0006]
In addition, router processing has a high processing cost.In the case of press processing, when the arrangement of wire bonding pads is changed due to chip design, it is necessary to newly prepare a punching die for opening formation every time, and the cost is reduced. In addition to being predicted to be a factor for boosting, it has also been pointed out that connection of the semiconductor element and the rewiring circuit by the wire bonding method cannot cope with an increase in the speed of the semiconductor element.
[0007]
Therefore, in the present invention, the input / output terminals of the semiconductor element and the rewiring circuit are connected efficiently and securely at the shortest distance, and even when the diameter of the wafer is increased, the reliability is excellent at low cost and the speed of the semiconductor is increased. Provided are a semiconductor device and a method of manufacturing the same.
[0008]
[Means for Solving the Problems]
That is, the present invention
(1) A bonding pad for mounting a solder ball, a bond finger for connecting the semiconductor chip, and a circuit for rewiring are formed on an insulating resin layer formed on the entire surface of the semiconductor wafer on which the semiconductor chip is formed. The input / output terminals of the semiconductor chip and the rewiring circuit are connected to each other via stud bumps disposed on the input / output terminals, and the semiconductor wafer is singulated. A semiconductor device, wherein the insulating resin layer is supplied in a state where an insulating resin layer and a metal layer are formed on a resin base film;
(2) The semiconductor device according to (1), wherein the metal layer is penetrated by stud bumps.
(3) The semiconductor device according to (1) or (2), wherein the metal layer has a thickness of 0.01 to 5 μm, and the resin film has a thickness of 20 to 100 μm.
(4) a step in which the surface of the semiconductor wafer on which the stud bumps are formed, the insulating resin layer on the resin base film, and the insulating resin layer surface of the dry film on which the metal layer is formed, are bonded to each other; A step of penetrating the insulating resin layer and the metal layer of the dry film, a step of peeling the resin base film, a step of forming an electrolytic copper plating layer on the surface of the metal layer using the metal layer as a power supply layer, and a step of electrolytic copper plating. A method of manufacturing a semiconductor device, comprising the steps of: forming an etching resist layer on a layer; and etching an electrolytic copper plating layer and a metal layer with an etchant to form a rewiring circuit.
(5) a step of bonding the surface of the semiconductor wafer on which the stud bumps are formed, the insulating resin layer on the resin base film and the insulating resin layer surface of the dry film on which the metal layer is formed, and bonding the stud bumps; A step of penetrating the insulating resin layer and the metal layer of the dry film, a step of peeling the resin base film, a step of forming a plating resist layer on the metal layer and opening a predetermined portion, and a step of feeding the metal layer to the power supply layer. From the step of forming a copper layer in the plating resist opening using electrolytic plating, and the step of forming a circuit for rewiring by removing the plating resist layer and further removing the metal layer by flash etching. Semiconductor device manufacturing method,
It is.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
A dry film in which an insulating resin layer and a metal layer are formed on a resin base film used in the present invention, a metal is sputtered or vapor-deposited on one side of the resin film as shown in FIG. By sticking with an adhesive, a metal conductive layer (1) is formed on the resin base film (2), and then a predetermined amount of the insulating resin (3) is applied on the metal conductive layer to obtain the resin.
[0010]
Further, the thickness of the formed metal conductive layer is preferably in the range of 0.01 to 5 μm, more preferably 0.05 to 5 μm, in order to penetrate the stud bump and to use it as a power supply layer in a later step. 1 μm. The conductive layer having a thickness of 0.5 μm or less is formed by a technique of vapor deposition or sputtering, and in order to obtain a conductive layer having a thickness of 0.1 μm or more, copper such as Micro Thin (registered trademark) copper foil manufactured by Mitsui Kinzoku Mining is used. It can be obtained by attaching a foil with an adhesive. As the insulating resin, any of a thermosetting resin and a thermoplastic resin can be used, but the thickness thereof is 60 to 90% of the height of the stud bump provided on the semiconductor element. desirable.
[0011]
An example of a method for manufacturing a semiconductor device according to the present invention will be described.
The dry film with a built-in conductive layer that satisfies the above conditions is attached to a semiconductor wafer (6), which is an aggregate of semiconductor elements having stud bumps (5) formed on input / output terminals as shown in FIG. First, the surface of the semiconductor wafer on which the stud bumps are formed and the surface of the insulating resin layer formed on the conductive layer are opposed to each other and bonded.
Next, the stud bump is made to penetrate the conductive layer while being bonded. At this time, the tip of the stud bump penetrates the insulating resin layer before penetrating the conductive layer.
[0012]
In addition, the lamination can be freely selected from known lamination methods such as press lamination, and the base film of the dry film with a built-in conductive layer is made of a material having a softening point lower than the resin lamination temperature. When the tip of the stud bump penetrating the resin at the time of attachment reaches the inside of the base film, the stud bump penetrates the conductive layer and comes into contact therewith.
When a curable resin is used for the resin layer, it is left uncured or semi-cured in the step of penetrating, and after the stud bump is penetrated through the conductive layer, the resin is cured by heating.
[0013]
Next, by peeling the base film, the conductive layer and the tip of the stud bump are exposed. However, in this state, only the stud bumps and the conductive layer are in contact with each other, and when the semiconductor package is subjected to a semiconductor package reliability test such as a temperature cycle test, sufficient connection reliability cannot be obtained. Then, electrolytic plating is applied to the tip of the stud bump and the conductive layer using the conductive layer as a power supply layer, and both are electrically connected.
[0014]
As shown in FIG. 2, the conductive layer is used as a power supply layer, and an electrolytic copper plating layer (7) is formed on the entire surface of the conductive layer. Further, an etching resist layer (8) is formed on the electrolytic copper plating layer, and further, the electrolytic copper plating layer is etched with an etchant to form a circuit for rewiring.
[0015]
When the method of forming an electrolytic copper plating layer on the entire surface of the conductive layer is not used, first, as shown in FIG. 3, a plating resist layer (9) is formed on the conductive layer, and a predetermined portion is opened. . Next, by using the conductive layer as a power supply layer and forming a copper layer in the plating resist opening using electrolytic plating, and then removing the plating resist layer, and further removing the conductive layer by flash etching, for rewiring. Form a circuit.
[0016]
By forming the alignment marks necessary for forming these circuits on the wafer in advance, it is possible to form the circuits at predetermined positions with high accuracy.
[0017]
The semiconductor wafer thus prepared, having a rewiring circuit electrically bonded to the surface via stud bumps, has a solder resist layer formed thereon, and is subjected to subsequent processes such as wire bonding and solder ball mounting. After the completion of the electrical test and the like, individual semiconductor devices are obtained.
[0018]
【Example】
Next, an example will be described in order to describe in more detail.
[Example 1]
Copper is vapor-deposited to a thickness of 0.1 μm on a 50 μm-thick release-treated PET film (Mitsubishi Fluorouge RL), and a 35 μm-thick insulating resin layer (Sumitomo) made of polyimide resin and epoxy resin Bakelite IBF3020) was applied to obtain a dry film with a built-in conductive layer.
The insulating resin layer surface of this dry film is adhered to a semiconductor wafer on which a stud bump having a height of 42 μm is formed at 160 ° C. by a vacuum laminator, and the pressure is applied. The stud bump penetrates the insulating resin layer and the conductor layer, and the resin layer is heated. After curing, the PET film was peeled off, exposing the tip of the stud bump penetrating the conductor layer. Next, using the conductor layer as a power supply layer, electrolytic copper plating was performed on the entire surface of the conductor layer so that the conductor thickness became 20 μm, and the stud bumps and the electrolytic copper foil were connected. Thereafter, a photosensitive etching resist layer was formed on copper and etched to obtain a circuit for rewiring electrically connected to the semiconductor element.
Next, after providing a solder resist layer on the circuit, opening a terminal portion used for connection with the printed wiring board, forming a solder ball on the terminal portion, and then separating the device, an independent semiconductor device is formed. Obtained. It was confirmed that the semiconductor device obtained in this manner operated without problem as a semiconductor device.
[0019]
[Example 2]
Copper is vapor-deposited to a thickness of 0.2 μm on a 50 μm-thick PETG film (Diafix® made by Mitsubishi Plastics), 31% by weight of novolak resin (Sumilite Resin PR-51470, manufactured by Sumitomo Bakelite Co., Ltd.), epoxy A thermosetting insulating resin composed of 25 wt% of resin (EPICLON N-670, manufactured by Dainippon Ink and Chemicals, Inc.), 12 wt% of phenoxy resin (FX-280 manufactured by Toto Kasei), and 32 wt% of silica filler is dissolved in MEK. A varnish was applied and dried using a comma coater to obtain a resin-coated copper foil having a resin thickness of 38 μm.
The insulating resin layer surface of the dry film is adhered to a semiconductor wafer on which a stud bump having a height of 41 μm is formed at 115 ° C. by a vacuum laminator and pressed, and the stud bump is made to penetrate the insulating resin and the conductor layer to form an insulating resin layer. After heat curing, the PETG film was peeled off, exposing the tip of the stud bump penetrating the conductor layer. Next, a photosensitive plating resist layer is formed on the conductor layer, a predetermined portion is opened, and then the conductor layer is used as a power supply layer, and the opening is plated with electrolytic copper so as to have a thickness of 18 μm. By removing the plating resist layer and removing the conductive layer by flash etching, a circuit for rewiring electrically connected to the semiconductor element was obtained.
Next, after providing a solder resist layer on the circuit, opening a terminal portion used for connection with the printed wiring board, forming a solder ball on the terminal portion, and then separating the device, an independent semiconductor device is formed. Obtained. It was confirmed that the semiconductor device obtained in this manner operated without problem as a semiconductor device.
[0020]
【The invention's effect】
According to the present invention, a rewiring circuit can be easily and inexpensively formed on a semiconductor wafer, which is an aggregate of semiconductor chips, and a reliable connection between a semiconductor element and a rewiring circuit can be achieved. It is possible to improve the performance and reduce the cost.
[Brief description of the drawings]
FIG. 1 is a schematic view showing a method for manufacturing a dry film with a built-in conductor layer and a process of penetrating a resin / conductor layer of a stud bump.
FIG. 2 is a schematic diagram showing a process of forming a redistribution circuit by a subtractive method. FIG. 3 is a schematic diagram showing a process of forming a redistribution circuit by a semi-additive method.
(1) Conductive layer (metal conductive layer)
(2) Base film (3) Insulating resin (4) Dry film with built-in conductor layer (5) Stud bump (6) Semiconductor wafer (7) Electrolytic copper plating layer (8) Etching resist (9) Plating resist