[go: up one dir, main page]

JP2003328180A - 有底孔のめっき充填方法 - Google Patents

有底孔のめっき充填方法

Info

Publication number
JP2003328180A
JP2003328180A JP2002142548A JP2002142548A JP2003328180A JP 2003328180 A JP2003328180 A JP 2003328180A JP 2002142548 A JP2002142548 A JP 2002142548A JP 2002142548 A JP2002142548 A JP 2002142548A JP 2003328180 A JP2003328180 A JP 2003328180A
Authority
JP
Japan
Prior art keywords
plating
concentration
bottomed
filling
bottomed hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002142548A
Other languages
English (en)
Inventor
Manabu Tomisaka
学 富坂
Kazuo Kondo
和夫 近藤
Kengun Son
建軍 孫
Kenji Takahashi
健司 高橋
Masataka Hoshino
雅孝 星野
Hitoshi Yonemura
均 米村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Fujitsu Ltd
Denso Corp
Sony Corp
Original Assignee
Toshiba Corp
Fujitsu Ltd
Denso Corp
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Fujitsu Ltd, Denso Corp, Sony Corp filed Critical Toshiba Corp
Priority to JP2002142548A priority Critical patent/JP2003328180A/ja
Publication of JP2003328180A publication Critical patent/JP2003328180A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】アスペクト比が大きな有底孔であっても、内部
に発生する空洞を減少させることが可能な有底孔のめっ
き充填方法を提供すること。 【解決手段】CuSO・5HOの濃度を130(g
/L)〜180(g/L)、HSOの濃度を180
(g/L)〜220(g/L)、Cl-の濃度を100
(mg/L)〜1000(mg/L)、硫黄を含む促進
剤の濃度を0.1(mg/L)〜7.5(mg/L)、ポ
リマーからなる抑制剤の濃度を400(mg/L)〜2
000(mg/L)としためっき液を使用しつつ、めっ
き電流を直流とし、かつ有底孔23の開口面積に対する
電流密度を0.1mA/cm〜3mA/cmとし
た。これにより、有底ビアホール23開口部でのCuめ
っきの生成を抑制しつつ、有底孔底面及び側面からCu
めっきを堆積させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば半導体基板
に基板貫通電極を形成する際に適用可能な有底孔のめっ
き充填方法に関するものである。
【0002】
【従来の技術】半導体基板を多層化する場合、積層され
る相互の基板の電気的な接続を確保する必要がある。こ
のため、積層される各半導体基板には、その基板を貫通
する基板貫通電極が形成される。
【0003】この基板貫通電極をめっき技術を用いて形
成する場合、例えば、図5に示すようにビアホール3の
底部に給電部2を設け、この給電部2を電極として電気
めっきを行なうことが考えられる。このビアホール3の
底部に給電部2を設けた電気めっき方式によれば、開口
径に対して深さが深いビアホール3にもめっきを充填す
ることが可能であると考えられる。
【0004】しかしながら、この方式では、プロセス
上、主に2つの問題点がある。1つ目の点は、めっき充
填を行なうべきビアホール3を形成する前に2枚の半導
体基板1,4の間に給電層2を形成しておく必要がある
ため、半導体基板の製造プロセスが複雑になってしまう
ことである。また、2つ目の点は、ビアホール3をめっ
き充填した後に、必要な配線ごとに給電層2を切り離
し、電気的に独立させる必要があり、この点からも製造
工程の増加してしまうことである。
【0005】従って、底部が塞がれた有底ビアホールを
Cuめっきによって充填する技術として、図6に示すよ
うに、ビアホールの底部のみに給電層を形成するのでは
なく、有底ビアホール13の内壁全面とその有底ビアホ
ール13が形成された基材11の表面に給電層14を形
成してこれを電極として電気めっきを行なうことによ
り、例えばLSIの多層配線基板の直径1μm以下の開
口径及び1μm程度の深さの有底ビアホールを充填する
技術や、多層配線のプリント回路基板において直径10
0μm以上の開口径及び深さ300μm以下の有底ビア
ホールを充填する技術がある。これらの技術において
は、めっき液に、銅の析出を促進する促進材や有底孔以
外での銅の析出を抑制する抑制材等の添加剤の添加量を
適宜調節することにより、それぞれの上述した開口径や
深さを有する有底ビアホール13をCuめっきで充填し
ている。
【0006】
【発明が解決しようとする課題】しかし、それらの技術
を用いて、特に開口径(d)に対して深さ(w)が深
い、すなわちアスペクト比(w/d)が従来の有底ビア
ホールよりも大きな有底ビアホールを充填しようとする
と、有底ビアホール13内部に大きな空洞が残ってしま
う。具体的には、開口径1μm以下の有底ビアホール1
3をめっき充填する技術によれば、図7(a)に示すよ
うに、めっき生成の促進作用が強いためビアホール13
の開口部から近い位置に厚くめっきされ、そのめっきさ
れたCuでビアホール13が閉じられてしまい、内部に
空洞17が残ってしまう。一方、開口径100μm以上
の有底孔をめっき充填する技術では、上述した開口径1
μm以下の有底ビアホール13をめっきする場合に比較
して促進作用が抑えられているので、有底ビアホール1
3の底部及び側面からめっきされていく。しかしなが
ら、図7(b)に示すように、内部が完全に充填される
前に有底ビアホール13の開口部が閉じてしまい、有底
ビアホール13の中心付近に開口部から底部にかけて細
長い空洞18が残ってしまう。
【0007】本発明は、上記の点に鑑みてなされたもの
であり、特にアスペクト比が大きな有底孔であっても、
内部に発生する空洞を減少させることが可能な有底孔の
めっき充填方法を提供することを目的とするものであ
る。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の有底孔のめっき充填方法は、有底
孔内をCuめっきで充填する有底孔のめっき充填方法で
あって、 CuSO・5HO 130(g/L)〜180(g/L) HSO 180(g/L)〜220(g/L) Cl- 100(mg/L)〜1000(mg/L) 硫黄を含む促進剤 0.1(mg/L)〜7.5(mg/L) ポリマーからなる抑制剤 400(mg/L)〜2000(mg/L) を含むめっき液を使用しつつ、めっき電流を直流とし、
かつ有底孔の開口面積に対する電流密度を0.1mA/
cm〜3mA/cmとしたことを特徴とする。
【0009】上述した組成のめっき浴を使用することに
より、有底孔開口部近傍でのCuめっきの析出を抑制
し、有底孔底面及び側面からCuめっきを堆積させるこ
とができる。そして、本発明では、めっき電流を直流と
し、かつ有底孔の開口面積に対する電流密度を0.1〜
3mA/cmとしたため、有底孔内部が充填される前
に開口部に析出したCuめっきによって開口部が塞がれ
る事態を回避することができる。
【0010】すなわち、開口部においては、有底孔内部
よりもめっき電流密度が高くなるため、その内部よりも
先にCuめっきが堆積され、その開口部を閉じてしまう
傾向にある。このような問題に対して、本願発明者らが
鋭意研究した結果、めっき電流の電流密度を上述した低
い範囲の値とすることにより、開口部における電流密度
の上昇が抑制でき、有底孔内部において空洞の発生を最
小限にすることができることを突き止めた。ここで、電
流密度が0.1mA/cmよりも小さいと、Cuめっ
きの生成に非常に長い時間を要してしまう。一方、電流
密度が3mA/cmよりも大きいと、有底孔内部が充
填される前に、開口部に堆積しためっきにより有底孔が
塞がれて内部に空洞が残ってしまうのである。
【0011】請求項2に記載したように、窒素を含む添
加剤が0.1(mg/L)〜100(mg/L)の濃度
で、めっき浴に添加されることが好ましい。これによ
り、有底孔内においてポリマーからなる抑制剤の抑制効
果が発揮されにくくなり、有底孔内のCuめっきの生成
を促進することができる。なお、その窒素を含む添加剤
として、具体的には、請求項3に記載したように、3-(d
iethylamino)-7-((p-(dimethylamino)phenylazo)-5-phe
nylphenazinium chloride)を用いることができる。
【0012】請求項4に記載したように、有底孔は、そ
の開口部の径(w)が1μmよりも大きく、かつ開口部
の径(w)に対する有底孔の深さ(d)のアスペクト比
(d/w)が3よりも大きいものである。このように、
開口部の径に対する深さのアスペクト比が大きい場合、
特に有底孔内部に空洞が生じ易いため、本発明によるめ
っき充填方法を用いる意義が大きい。
【0013】請求項5に記載したように、硫黄を含む促
進剤として、bis(3-sulfopropyl)disulfidesodiumを
用いることができる。
【0014】請求項6に記載したように、めっき浴のC
の濃度を300(mg/L)〜500(mg/L)
とし、かつbis(3-sulfopropyl)disulfidesodiumの濃
度を2.0〜5.0mg/Lとすると、特に有底孔内の
空洞(ボイド)の大きさを極微小にすることができる、
もしくは完全にCuめっきで充填することができるため
好ましい。
【0015】また、請求項7に記載したように、ポリマ
ーからなる抑制剤として、分子量2000〜40000
のポリエチレングリコールを用いることが好ましい。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。
【0017】図1(a)〜(d)は、めっき充填される
べき有底ビアホールが形成された半導体基板に貫通電極
を形成するための各工程を示す工程別断面図である。図
1(a)〜(d)に示す貫通電極の形成方法について説
明すると、まず、図1(a)に示すように、シリコンウ
エハ基板21両面に熱酸化膜22を約5μm形成する。
次に、反応性イオンエッチング(RIE)により、熱酸
化膜22とシリコンウエハ基板21をエッチングし、有
底ビアホール23を形成する。このとき、有底ビアホー
ル23は、例えば、1辺10μmの正方形からなる開口
部を有し、そのシリコンウエハ基板21におけるエッチ
ング深さは例えば70μmとされる。
【0018】その後、図1(b)に示すように、プラズ
マCVDにより、絶縁膜としてTEOS膜24を形成す
る。このとき、例えば基板表面には約1.5μmのTE
OS膜24が形成され、有底ビアホール23の側壁表面
及び底面にはそれぞれ、0.2μm及び0.5μmのT
EOS膜24が形成される。このTEOS膜24上に、
バリアメタルとして10nmのTiN層25とシード層
として100nmのCuシード層26をCVDにより形
成する。このCuシード層26は、基板21の表面から
有底ビアホール23の底面にかけて、有底ビアホール2
3内表面を全て覆うように形成される。
【0019】このようにして基板21に有底ビアホール
23及びその内面にCuシード層26が形成されると、
図2に示すめっき装置を用いて有底ビアホール23内に
Cuめっき27が充填される(図1(c)参照)。有底
ビアホール23内にCuめっき27が充填された後に
は、図1(d)に示すように、基板21の有底ビアホー
ル23の開口部が形成された面と反対側の面から基板2
1が機械的に削られ、その厚さが約50μmまで薄肉化
される。これにより、基板21の表裏両面において、ビ
アホール23内のCuめっき23が露出し、貫通電極を
もった基板21となる。この基板21は、同様の工程に
よって貫通電極が形成された他の基板21と積層され
る。
【0020】図2は、めっき装置の概略の構成を示す構
成図である。めっき装置は、基板21を保持する保持部
31を有する回転部32を備える。保持部31は、基板
21の有底ビアホール23の形成面側から、基板21を
めっき液35中に浸漬させる。回転部32は、めっき処
理中、基板21を保持する保持部31を約1000rp
mで回転させる。これにより、めっき液35が攪拌さ
れ、めっき液35中における各成分の濃度を均一にする
ことができる。
【0021】めっき装置は、電流制御部33を有し、め
っき液35中に配置されたアノード電極34と、基板2
1の有底ビアホール23内に形成されたCuシード層2
6をカソード電極として、所定の電流値の電流を通電す
る。このとき、電流制御部33は、有底ビアホール23
の開口部の面積に対して、電流密度が0.1mA/cm
〜3mA/cmとなるように、通電電流を制御す
る。
【0022】なお、上述しためっき装置によってめっき
処理を行なう前に、めっき装置において使用されるめっ
き液35と同様のめっき液中に基板21を浸漬し、超音
波振動を加えることにより、めっきすべき面において清
浄なCu面を露出させるようにしても良い。
【0023】次に、上記めっき装置において使用される
めっき液35について説明する。
【0024】めっき液35は、CuSO・5H
(硫酸銅)、HSO(硫酸)、Cl(塩素イオ
ン)、硫黄を含む促進剤、ポリマーからなる抑制剤、及
び窒素を含む添加剤を含むものである。
【0025】CuSO・5HO(硫酸銅)の濃度
は、130g/L〜180g/Lが適当である。硫酸銅
濃度が例えば130g/Lよりも少ないと、被めっき物
である有底ビアホール23への銅イオン供給が不充分と
なり十分なCuめっきを生成することが困難になる。一
方、その濃度が180g/Lを越えると、銅イオン濃度
が飽和してしまい、それ以上溶解させても銅が再結晶化
してしまう。
【0026】HSO(硫酸)の濃度は、180g/
L〜220g/Lが適当である。硫酸濃度が180g/
L以下であるとめっき液の導電性が低下するため、めっ
き液に通電することが困難になる。一方、220g/L
を越えると、電気めっきを行なうための下地層であるC
uシード層26を溶解してしまう場合がある。
【0027】Cl(塩素イオン)の濃度は、100m
g/L〜1000mg/Lが適当である。この塩素イオ
ンは、めっき液に水溶性塩素化合物を添加することによ
り、めっき液中に含まれることとなる。水溶性塩素化合
物としては、例えば、塩酸、塩化ナトリウム、塩化カリ
ウム、塩化アンモニウム等を使用することができる。水
溶性塩素化合物は、上述の化合物の1種類のみを使用し
ても2種類以上を混合して使用してもよい。
【0028】塩素イオン濃度が100mg/L以下であ
ると、各種の添加剤が正常に作用しにくくなる。
【0029】硫黄を含む促進剤は、電解中に被めっき物
表面に吸着し、Cuめっきの成長を助ける作用をもつ物
質である。具体的には、硫黄を含む促進剤としてbis(3
-sulfopropyl)disulfidesodiumを使用することができ
る。
【0030】この硫黄を含む促進剤の濃度は、0.1m
g/L〜7.5mg/Lが適当である。促進剤の濃度が
0.1mg/Lよりも少ないと、Cuめっき27の成長
を助ける効果が十分に得られない。
【0031】ポリマーからなる抑制剤は、めっき液中で
抑制剤として作用し、特に基板21表面におけるCuめ
っき27の生成を抑制するために働く物質であり、好ま
しくは、分子量2000〜40000のポリエチレング
リコールが用いられる。ポリマーからなる抑制剤の濃度
は、400〜2000mg/Lの範囲が適当である。め
っき液中の濃度が400mg/L以下では、基板21表
面におけるCuめっき27生成の抑制効果が不十分とな
って、Cuめっき27にボイドが生じたりする。一方、
その濃度が2000mg/Lを越えると、それに見合う
効果の向上はほとんど得られない。
【0032】窒素を含む添加剤は、有底ビアホール23
内において、抑制剤によるCuめっき27生成の抑制効
果を抑える働きをするものであり、これにより有底ビア
ホール23内におけるCuめっき27の生成を促進する
ことができる。この窒素を含む添加剤の濃度は、0.1
(mg/L)〜100(mg/L)であることが好まし
い。濃度が0.1mg/Lよりも小さいと、ポリマーか
らなる抑制剤の抑制効果を抑える効果が発揮されにくく
なってしまう。一方、100mg/Lを超えて添加して
も効果の向上は得られない。なお、その窒素を含む添加
剤として、具体的には、3-(diethylamino)-7-((p-(dime
thylamino)phenylazo)-5- phenylphenazinium chlorid
e)を用いることができる。
【0033】上述しためっき液を用いて、有底ビアホー
ル内にCuめっきを充填した結果について説明する。
【0034】まず、図3は、電気めっきを行なうための
通電電流の電流密度と、有底ビアホール23内に充填さ
れるCuめっきに生ずるボイドのサイズとの関係を示す
グラフである。図3に示されるように、電流密度が高く
なるほど、ボイドのサイズが大きくなることがわかる。
ボイドサイズは、めっき液を構成する各種成分の濃度に
よっても変化する。従って、およそ電流密度が3mA/
cm以下であれば、有底ビアホール23内に形成され
るボイドのサイズを十分に低減することができるといえ
る。電流密度が3mA/cmよりも大きい場合には、
各種成分の濃度を変更しても、有底ビアホール23の開
口部における電流密度が大きく、内部の充填よりも先に
開口部が生成されたCuめっきによって閉じられてしま
うのである。一方、電流密度が0.1mA/cmより
も小さいと、Cuめっきの生成に非常に長い時間がかか
り、実用上問題がある。
【0035】なお、図3に示す結果は、CuSO・5
O(硫酸銅)の濃度を130g/L、HSO
(硫酸)の濃度を200g/L、Cl(塩素イオ
ン)を100mg/L、ポリマーからなる抑制剤の濃度
を600mg/L、硫黄を含む促進剤の濃度を2mg/
L、及び窒素を含む添加剤の濃度を4mg/Lとした条
件で得られたものである。また、ボイドサイズとして、
有底ビアホール23の断面における開口部側から約50
μmの深さにおけるボイドサイズを観察した。
【0036】次に、図4に、Cl-の濃度及び硫黄を含
む促進剤の濃度を変化させた場合のボイドサイズの変化
の様子を示す。なお、図4に示す結果は、CuSO
5H O(硫酸銅)の濃度を150g/L、HSO
(硫酸)の濃度を200g/L、ポリマーからなる抑制
剤の濃度を600mg/L、窒素を含む添加剤の濃度を
10mg/L、及び電流密度を1mA/cmとした条
件で得られたものである。また、Cl-は、メッキ液に
塩酸を添加することによって生成した。
【0037】ここで、Cl-は各種の添加剤の作用に影
響を及ぼすものであり、その濃度の変化に対してボイド
サイズが大きく変化することが事前に確認できた。この
ため、ボイドサイズを低減するための最適な濃度範囲を
調べることとした。また、Cl-とともに硫黄を含む促
進剤の濃度を変化させると、ボイドサイズの変化が大き
くなることも確認できたので、硫黄を含む促進剤の濃度
も併せて変化させた(2mg/L〜7.5mg/L)。
【0038】その結果、図4に示すように、塩酸(HC
l)の濃度が500mg/Lであるとき、硫黄を含む促
進剤の濃度が2mg/L〜5mg/Lであると、最もボ
イドサイズが減少できることが確認できた。ただし、塩
酸(HCl)の濃度が500mg/Lを超え、特に75
0mg/L以上となると、有底ビアホール23の開口部
におけるCuメッキの生成が十分に抑制されず、有底ビ
アホール23内にCuメッキが十分に充填される前にそ
の開口部が閉じられる傾向がある。このため、塩酸、す
なわちCl-の濃度は500mg/L以下が望ましく、
一方、ボイドサイズの低減効果を得るためには300m
g/L以上であることが必要である。したがって、Cl
-の望ましい範囲は300mg/L〜500mg/Lで
あり、このとき、硫黄を含む促進剤の濃度が2mg/L
〜5mg/Lであると、ボイドのサイズを十分に小さく
することができる。
【0039】なお、上記した実施形態においては、半導
体基板にCuめっきによって貫通電極を形成する場合
に、有底ビアホール23をCuめっきで充填したが、こ
のような用途に限らず、アスペクト比の高い有底孔にC
uめっきを行なう場合、本発明によるめっき充填方法を
好適に用いることができる。
【図面の簡単な説明】
【図1】(a)〜(d)はめっき充填されるべき有底ビ
アホールが形成された半導体基板に貫通電極を形成する
ための各工程を示す工程別断面図である。
【図2】めっき装置の概略の構成を示す構成図である。
【図3】電気めっきを行なうための通電電流の電流密度
と、有底ビアホール内に充填されるCuめっきに生ずる
ボイドのサイズとの関係を示すグラフである。
【図4】Cl-の濃度及び硫黄を含む促進剤の濃度を変
化させた場合のボイドサイズの変化の様子を示すグラフ
である。
【図5】従来の有底ビアホールに対するめっき方法を説
明するための説明図である。
【図6】従来の有底ビアホールに対する他のめっき方法
を説明するための説明図である。
【図7】(a),(b)は、図6に示すめっき方法の問
題点を説明するための説明図である。
【符号の説明】
21 シリコンウエハ基板 22 熱酸化膜 23 有底ビアホール 24 TEOS膜 25 TiN層 26 Cuシード層 27 貫通電極
フロントページの続き (71)出願人 000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川6丁目7番35号 (72)発明者 富坂 学 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 近藤 和夫 岡山県岡山市津島福居1丁目7番1号 (72)発明者 孫 建軍 岡山県岡山市伊島町3丁目6番23号 (72)発明者 高橋 健司 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 星野 雅孝 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 米村 均 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 4K023 AA19 BA06 BA08 CB09 CB13 CB21 DA02 DA06 DA07 4K024 AA09 AB08 BB12 BC10 CA01 CA02 CA06 GA16 4M104 BB04 BB30 DD52 FF01 HH16 5F033 HH11 HH33 JJ11 JJ33 MM30 NN05 NN07 PP06 PP27 QQ47 SS04 TT07 WW00 WW04 WW08 XX04 XX10

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 有底孔内をCuめっきで充填する有底孔
    のめっき充填方法であって、 CuSO・5HO 130(g/L)〜180(g/L) HSO 180(g/L)〜220(g/L) Cl- 100(mg/L)〜1000(mg/L) 硫黄を含む促進剤 0.1(mg/L)〜7.5(mg/L) ポリマーからなる抑制剤 400(mg/L)〜2000(mg/L) を含むめっき液を使用しつつ、めっき電流を直流とし、
    かつ有底孔の開口面積に対する電流密度を0.1mA/
    cm〜3mA/cmとしたことを特徴とする有底孔
    のめっき充填方法。
  2. 【請求項2】 窒素を含む添加剤を0.1(mg/L)
    〜100(mg/L)の濃度で、前記めっき液に添加し
    たことを特徴とする請求項1に記載の有底孔のめっき充
    填方法。
  3. 【請求項3】 前記窒素を含む添加剤として、3-(dieth
    ylamino)-7-((p-(dimethylamino)phenylazo)-5-phenylp
    henazinium chloride)を用いたことを特徴とする請求項
    2に記載の有底孔のめっき充填方法。
  4. 【請求項4】 前記有底孔は、その開口部の幅(w)が
    1μmよりも大きく、かつ開口部の幅(w)に対する有
    底孔の深さ(d)の比(d/w)が3よりも大きいこと
    を特徴とする請求項1乃至請求項3のいずれかに記載の
    有低孔の充填めっき方法。
  5. 【請求項5】 前記硫黄を含む促進剤として、bis(3-s
    ulfopropyl)disulfidesodiumを用いたことを特徴とす
    る請求項1乃至請求項4のいずれかに記載の有低孔のめ
    っき充填方法。
  6. 【請求項6】 前記めっき液のClの濃度を300
    (mg/L)〜500(mg/L)とし、かつ前記bis
    (3-sulfopropyl)disulfidesodiumの濃度を2.0〜
    5.0mg/Lとしたことを特徴とする請求項5に記載
    の有底孔のめっき充填方法。
  7. 【請求項7】 ポリマーからなる抑制剤として、分子量
    2000〜40000のポリエチレングリコールを用い
    たことを特徴とする請求項1乃至請求項6のいずれかに
    記載の有底孔のめっき充填方法。
JP2002142548A 2002-05-17 2002-05-17 有底孔のめっき充填方法 Pending JP2003328180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002142548A JP2003328180A (ja) 2002-05-17 2002-05-17 有底孔のめっき充填方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002142548A JP2003328180A (ja) 2002-05-17 2002-05-17 有底孔のめっき充填方法

Publications (1)

Publication Number Publication Date
JP2003328180A true JP2003328180A (ja) 2003-11-19

Family

ID=29702803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002142548A Pending JP2003328180A (ja) 2002-05-17 2002-05-17 有底孔のめっき充填方法

Country Status (1)

Country Link
JP (1) JP2003328180A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100628239B1 (ko) 2004-12-30 2006-09-26 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
JP2010157552A (ja) * 2008-12-26 2010-07-15 Canon Inc 導電層形成方法及び半導体装置
US7800229B2 (en) 2006-02-14 2010-09-21 Nec Electronics Corporation Semiconductor device and method for manufacturing same
JP2010255028A (ja) * 2009-04-22 2010-11-11 Ebara Corp めっき方法及びめっき装置
JP2010535289A (ja) * 2007-08-02 2010-11-18 エントン インコーポレイテッド シリコン貫通ビア(throughsiliconvia)の銅金属被膜
US7918983B2 (en) 2006-03-28 2011-04-05 Ebara Corporation Substrate plating method and apparatus
JP2013168679A (ja) * 2013-05-27 2013-08-29 Ebara Corp 導電材料構造体の形成方法
CN103510105A (zh) * 2012-06-14 2014-01-15 三菱综合材料株式会社 高纯度电解铜及其电解提纯方法
JP2014029028A (ja) * 2013-08-20 2014-02-13 Ebara Corp めっき方法
JP2014505167A (ja) * 2010-12-21 2014-02-27 ビーエーエスエフ ソシエタス・ヨーロピア レベリング剤を含有する金属電解めっき組成物
JP2015035445A (ja) * 2013-08-07 2015-02-19 大日本印刷株式会社 金属充填方法
CN104762643A (zh) * 2014-12-17 2015-07-08 安捷利电子科技(苏州)有限公司 一种通孔、盲孔和线路共镀的镀铜药水
JP2015168866A (ja) * 2014-03-10 2015-09-28 住友金属鉱山株式会社 硫酸系銅電解液、及びこの電解液を用いた粒状銅粉の製造方法
US9512534B2 (en) 2009-05-18 2016-12-06 Osaka Prefecture University Public Corporation Copper filling-up method
JP2019102813A (ja) * 2017-12-04 2019-06-24 ローム株式会社 半導体装置およびその製造方法
KR20220024438A (ko) 2019-06-18 2022-03-03 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100628239B1 (ko) 2004-12-30 2006-09-26 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
US7800229B2 (en) 2006-02-14 2010-09-21 Nec Electronics Corporation Semiconductor device and method for manufacturing same
US7918983B2 (en) 2006-03-28 2011-04-05 Ebara Corporation Substrate plating method and apparatus
JP2010535289A (ja) * 2007-08-02 2010-11-18 エントン インコーポレイテッド シリコン貫通ビア(throughsiliconvia)の銅金属被膜
JP2010157552A (ja) * 2008-12-26 2010-07-15 Canon Inc 導電層形成方法及び半導体装置
JP2010255028A (ja) * 2009-04-22 2010-11-11 Ebara Corp めっき方法及びめっき装置
US9512534B2 (en) 2009-05-18 2016-12-06 Osaka Prefecture University Public Corporation Copper filling-up method
JP2014505167A (ja) * 2010-12-21 2014-02-27 ビーエーエスエフ ソシエタス・ヨーロピア レベリング剤を含有する金属電解めっき組成物
CN103510105A (zh) * 2012-06-14 2014-01-15 三菱综合材料株式会社 高纯度电解铜及其电解提纯方法
JP2013168679A (ja) * 2013-05-27 2013-08-29 Ebara Corp 導電材料構造体の形成方法
JP2015035445A (ja) * 2013-08-07 2015-02-19 大日本印刷株式会社 金属充填方法
JP2014029028A (ja) * 2013-08-20 2014-02-13 Ebara Corp めっき方法
JP2015168866A (ja) * 2014-03-10 2015-09-28 住友金属鉱山株式会社 硫酸系銅電解液、及びこの電解液を用いた粒状銅粉の製造方法
CN104762643A (zh) * 2014-12-17 2015-07-08 安捷利电子科技(苏州)有限公司 一种通孔、盲孔和线路共镀的镀铜药水
JP2019102813A (ja) * 2017-12-04 2019-06-24 ローム株式会社 半導体装置およびその製造方法
US10651374B2 (en) 2017-12-04 2020-05-12 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
JP7230462B2 (ja) 2017-12-04 2023-03-01 ローム株式会社 半導体装置およびその製造方法
KR20220024438A (ko) 2019-06-18 2022-03-03 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US11781215B2 (en) 2019-06-18 2023-10-10 Tokyo Electron Limited Substrate processing method of forming a plating film in a recess

Similar Documents

Publication Publication Date Title
JP2003328180A (ja) 有底孔のめっき充填方法
CN1316570C (zh) 平面金属电加工
US8197662B1 (en) Deposit morphology of electroplated copper
US6224737B1 (en) Method for improvement of gap filling capability of electrochemical deposition of copper
KR102312018B1 (ko) 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰
KR102206291B1 (ko) 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스
JP2002527621A (ja) 変調電場を使用する小さい凹部での金属の電着
JP2008541433A (ja) 無欠陥の導体で深く広い開口部を埋め込む方法
US10883185B2 (en) Copper electrodeposition solution and process for high aspect ratio patterns
TWI513863B (zh) 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法
JP7273170B2 (ja) コバルト又は銅合金の電着、及びマイクロエレクトロニクスにおける使用
US20020074242A1 (en) Seed layer recovery
JP2004250791A (ja) 電気めっき組成物
JPWO2011001847A1 (ja) Ulsi微細銅配線埋め込み用電気銅めっき液
US6797146B2 (en) Seed layer repair
JP7244533B2 (ja) コバルト電着プロセス
US20020090484A1 (en) Plating bath
TWI850331B (zh) 電鍍鈷或銅合金及其在微電子領域之用途
TW202018126A (zh) 包含溴離子的銅電沉積用電解質溶液及利用該溶液的銅電沉積方法
KR20240036450A (ko) 유리관통전극의 선택적 충진 방법
US20050092616A1 (en) Baths, methods, and tools for superconformal deposition of conductive materials other than copper
US6664633B1 (en) Alkaline copper plating
CN1181530C (zh) 集成电路芯片上的电镀互连结构
JP3827677B2 (ja) 半導体装置の製造方法及びメッキ液
US8114770B2 (en) Pre-treatment method to increase copper island density of CU on barrier layers

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050426

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20060630

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306