[go: up one dir, main page]

JP2003318178A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2003318178A
JP2003318178A JP2002121901A JP2002121901A JP2003318178A JP 2003318178 A JP2003318178 A JP 2003318178A JP 2002121901 A JP2002121901 A JP 2002121901A JP 2002121901 A JP2002121901 A JP 2002121901A JP 2003318178 A JP2003318178 A JP 2003318178A
Authority
JP
Japan
Prior art keywords
hole
semiconductor device
manufacturing
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002121901A
Other languages
English (en)
Inventor
Ikuya Miyazawa
郁也 宮沢
Tadayoshi Ikehara
忠好 池原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002121901A priority Critical patent/JP2003318178A/ja
Priority to US10/417,190 priority patent/US6873054B2/en
Priority to KR1020030025725A priority patent/KR100564284B1/ko
Priority to TW092109481A priority patent/TWI227923B/zh
Priority to CNB031240216A priority patent/CN1241252C/zh
Publication of JP2003318178A publication Critical patent/JP2003318178A/ja
Priority to KR1020060006497A priority patent/KR100641696B1/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H10W72/20—
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K1/00—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces
    • F16K1/16—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces with pivoted closure-members
    • F16K1/18—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces with pivoted closure-members with pivoted discs or flaps
    • F16K1/22—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces with pivoted closure-members with pivoted discs or flaps with axis of rotation crossing the valve member, e.g. butterfly valves
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K25/00—Details relating to contact between valve members and seats
    • F16K25/005—Particular materials for seats or closure elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K37/00—Special means in or on valves or other cut-off apparatus for indicating or recording operation thereof, or for enabling an alarm to be given
    • H10P34/42—
    • H10W20/023—
    • H10W20/0238—
    • H10W20/0242—
    • H10W20/20—
    • H10W20/2125—
    • H10W74/129—
    • H10W90/00—
    • H10W72/221—
    • H10W72/248—
    • H10W72/251—
    • H10W72/922—
    • H10W72/9226—
    • H10W72/923—
    • H10W72/9415—
    • H10W72/942—
    • H10W72/944—
    • H10W90/26—
    • H10W90/297—
    • H10W90/722—

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 貫通電極を簡単に形成することにある。 【解決手段】 集積回路１２が形成された半導体基板１
０に、開口から深さ方向に先細りになるテーパが付けら
れた貫通穴３０を形成する。貫通穴３０に開口から絶縁
材料を供給して、貫通穴３０の内面に絶縁層３２を形成
する。絶縁層３２が形成された貫通穴３０に、開口から
導電材料を供給して、絶縁層３２の内側に導電部４４を
形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】３次元的実装形態の半導体装置が開発さ
れている。また、３次元的実装を可能にするため、半導
体チップに貫通電極を形成することが知られている。詳
しくは、半導体チップに貫通穴を形成し、貫通穴の内面
に絶縁層を形成し、その内側に貫通電極を形成する。こ
の場合、小さな貫通穴の内面に絶縁層を形成することが
難しく、その内側に導電電極を形成することも難しかっ
た。
【０００３】本発明は、従来の問題点を解決するもので
あり、その目的は、貫通電極を簡単に形成することにあ
る。
【０００４】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、（ａ）集積回路が形成された半導
体基板に、開口から深さ方向に先細りになるテーパが付
けられた貫通穴を形成し、（ｂ）前記貫通穴に前記開口
から絶縁材料を供給して、前記貫通穴の内面に絶縁層を
形成し、（ｃ）前記絶縁層が形成された前記貫通穴に、
前記開口から導電材料を供給して、前記絶縁層の内側に
導電部を形成することを含む。
【０００５】本発明によれば、貫通穴の開口が大きくな
っており、絶縁材料や導電材料を供給しやすいので、貫
通電極を簡単に形成することができる。
【０００６】（２）この半導体装置の製造方法におい
て、前記貫通穴を、サンドブラスト加工を含む方法で形
成してもよい。
【０００７】（３）この半導体装置の製造方法におい
て、前記半導体基板に、前記サンドブラスト加工によっ
てテーパが付けられた凹部を形成し、前記凹部の底面に
レーザ加工を行って前記貫通穴を形成してもよい。
【０００８】（４）この半導体装置の製造方法におい
て、前記半導体基板は、第１の面に電極を有し、前記貫
通穴を、前記半導体基板の前記電極が形成された前記第
１の面とは反対側の第２の面から形成してもよい。
【０００９】（５）この半導体装置の製造方法におい
て、前記貫通穴を、前記電極を貫通するように形成して
もよい。
【００１０】（６）この半導体装置の製造方法におい
て、前記半導体基板の表面と前記貫通穴の内壁面との角
度が７０°以上９０°未満の角度になるように、前記貫
通穴を形成してもよい。
【００１１】（７）この半導体装置の製造方法におい
て、前記半導体基板は、半導体ウエハであり、複数の前
記集積回路が形成され、それぞれの前記集積回路に対応
して前記導電部を形成し、前記（ｃ）工程後に、前記半
導体基板を切断することをさらに含んでもよい。
【００１２】（８）本発明に係る半導体装置の製造方法
は、上記方法により製造された複数の半導体装置を積層
し、前記導電部を通して電気的接続を図ることを含む。
【００１３】（９）本発明に係る半導体装置は、上記方
法によって製造されてなる。
【００１４】（１０）本発明に係る半導体装置は、集積
回路を有し、開口から深さ方向に先細りになるテーパが
付けられた貫通穴が形成されてなる半導体基板と、前記
貫通穴の内面に設けられた絶縁層と、前記絶縁層の内側
に設けられた導電部と、を有する。
【００１５】（１１）本発明に係る半導体装置は、上記
複数の半導体装置を有し、前記複数の半導体は、積層さ
れて前記導電部を通して電気的接続が図られてなる。
【００１６】（１２）本発明に係る回路基板は、上記半
導体装置が実装されてなる。
【００１７】（１３）本発明に係る電子機器は、上記半
導体装置を有する。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。図１（Ａ）〜図３（Ｄ）は、本
発明を適用した実施の形態に係る半導体装置の製造方法
を説明する図である。本実施の形態では、半導体基板１
０を使用する。図１（Ａ）に示す半導体基板１０は、半
導体ウエハであるが半導体チップであってもよい。半導
体基板１０には、少なくとも１つの（半導体ウエハには
複数の、半導体チップには１つの）集積回路（例えばト
ランジスタやメモリを有する回路）１２が形成されてい
る。半導体基板１０には、複数の電極（例えばパッド）
１４が形成されている。各電極１４は、集積回路１２に
電気的に接続されている。各電極１４は、アルミニウム
で形成されていてもよい。電極１４の表面の形状は特に
限定されないが矩形であることが多い。半導体基板１０
が半導体ウエハである場合、複数の半導体チップとなる
領域のそれぞれに、２つ以上（１グループ）の電極１４
が形成される。
【００１９】半導体基板１０には、１層又はそれ以上の
層のパッシベーション膜１６，１８が形成されている。
パッシベーション膜１６，１８は、例えば、ＳｉＯ2、
ＳｉＮ、ポリイミド樹脂などで形成することができる。
図１（Ａ）に示す例では、パッシベーション膜１６上
に、電極１４と、集積回路１２と電極１４を接続する配
線（図示せず）とが形成されている。また、他のパッシ
ベーション膜１８が電極１４の表面の少なくとも一部を
避けて形成されている。パッシベーション膜１８は、電
極１４の表面を覆って形成した後、その一部をエッチン
グして電極１４の一部を露出させてもよい。エッチング
にはドライエッチング及びウェットエッチングのいずれ
を適用してもよい。パッシベーション膜１８のエッチン
グのときに、電極１４の表面がエッチングされてもよ
い。
【００２０】本実施の形態では、半導体基板１０に貫通
穴３０（図１（Ｄ）参照）を形成する。そのために、例
えば、図１（Ｂ）に示すように、半導体基板１０にレジ
スト２０を形成してもよい。レジスト２０は、電極１４
が形成された第１の面とは反対側の第２の面に形成して
もよい。レジスト２０は、開口２２を有するようにパタ
ーニングする。開口２２は、少なくとも部分的に電極１
４とオーバーラップするように形成してもよい。開口２
２内に貫通穴３０を形成する。
【００２１】貫通穴３０を形成するため、図１（Ｃ）に
示すように、半導体基板１０に凹部２４を形成してもよ
い。凹部２４は、開口から深さ方向に先細りになるテー
パが付くように形成する。すなわち、凹部２４は、底面
よりも開口が大きくなっている。半導体基板１０の表面
（第２の面）と凹部２４の内壁面との角度αは、７０°
以上９０°未満であってもよい。このような形状の凹部
２４は、サンドブラスト加工で形成してもよい。
【００２２】図１（Ｄ）に示すように、凹部２４の底面
に貫通孔２６を形成する。その形成には、例えばレーザ
（ＹＡＧレーザ、ＣＯ２レーザ、エキシマレーザなど）
を使用してもよいし、エッチング（ドライエッチング又
はウェットエッチング）を適用してもよい。貫通孔２６
は、電極１４を貫通するように形成してもよい。凹部２
４及び貫通孔２６によって、半導体基板１０に貫通穴３
０を形成する。貫通穴３０の一部の内壁面は、凹部２４
の内壁面である。したがって、貫通穴３０には、開口か
ら深さ方向に先細りになるテーパが付けられてなる。貫
通穴３０は、電極１４を貫通している。
【００２３】図１（Ｅ）に示すように、貫通穴３０の内
面に絶縁層３２を形成する。絶縁層３２は、半導体基板
１０の電極１４とは反対側の面（第２の面）に至るよう
に形成してもよい。貫通穴３０が電極１４を貫通する場
合、電極１４に形成された穴の内面にも絶縁層３２が形
成されてもよい。ただし、絶縁層３２は、電極１４の少
なくとも一部（例えば表面）が露出するように形成す
る。絶縁層３２は、絶縁材料を貫通穴３０に供給して形
成する。絶縁材料は、貫通穴３０のテーパが付けられた
開口（凹部２４の開口）から供給する。こうすること
で、広い開口から絶縁材料を供給することができ、絶縁
層３２を形成しやすい。絶縁材料は、スクリーン印刷方
式、インクジェットプリンタ方式、化学気相堆積（ＣＶ
Ｄ）、スプレー方式又はディスペンサーによる塗布など
で設けることができる。
【００２４】図２（Ａ）に示すように、絶縁層３２上に
導電層３４を形成する。導電層３４は、少なくとも貫通
穴３０内に形成する。導電層３４の形成は、貫通穴３０
内に導電材料を供給することを含む。導電材料は、スク
リーン印刷方式、インクジェットプリンタ方式、化学気
相堆積（ＣＶＤ）、スプレー方式又はディスペンサーに
よる塗布などで設けることができる。導電層３４は、少
なくともバリア層を含んでもよい。バリア層は、その上
に設けられる材料が、半導体基板１０（例えばＳｉ）に
拡散することを防止するものである。バリア層は、その
上の材料とは異なる材料（例えばＴｉＷ、ＴｉＮ）で形
成してもよい。導電層３４は、シード層を含んでもよ
い。シード層は、バリア層を形成した後に形成する。シ
ード層は、その上に設けられる材料と同じ材料（例えば
Ｃｕ）で形成してもよい。導電層３４は、貫通穴３０内
を埋めないように設けてもよい。すなわち、貫通穴３０
内で、導電層３４によって囲まれた貫通孔が形成されて
もよい。導電層３４を絶縁層３２上のみに形成する場
合、導電層３４は電極１４と電気的に接続されていな
い。
【００２５】図２（Ｂ）に示すように、導電層（第１の
導電層）３４及び電極１４上に導電層（第２の導電層）
３６を形成する。導電層３６の内容は、導電層３４の内
容が該当する。導電層３６は、パッシベーション膜１８
上に至るように形成してもよい。導電層３６は、貫通穴
３０を塞がないように形成してもよい。すなわち、導電
層３６に、貫通穴３０と連通する穴が形成されていても
よい。
【００２６】図２（Ｃ）に示すように、レジスト４０を
形成する。レジスト４０は、開口４２を有するようにパ
ターニングする。開口４２は、貫通穴３０とオーバーラ
ップするように形成する。レジスト４０は、貫通穴３０
内の領域を除き、導電層３４，３６を覆ってもよい。
【００２７】図２（Ｄ）に示すように、貫通穴３０内に
導電材料を供給して、導電層（第３の導電層）３８を形
成する。導電層３８は、例えばＣｕで形成してもよい。
導電層３８は、無電解メッキやインクジェット方式によ
って形成してもよい。導電層３８は、半導体基板１０の
電極１４が形成された第１の面とは反対側の第２の面
（例えば絶縁層３２又は導電層３４の表面）よりも突出
していてもよい。
【００２８】以上の工程により、導電部４４を形成する
ことができる。導電部４４は、半導体基板１０の両面の
電気的な接続を図るためのものである。本実施の形態で
は、導電層３４，３６，３８によって導電部４４が構成
される。貫通電極４４は、絶縁層３２が形成された貫通
穴３０に、テーパが付けられた開口から導電材料を供給
して形成する。これによれば、広い開口から導電材料を
供給するので導電部４４を形成しやすい。
【００２９】図３（Ａ）に示すように、レジスト４０を
除去し、図３（Ｂ）に示すように、他のレジスト５０を
形成してもよい。レジスト５０は、開口５２を有するよ
うにパターニングする。開口５２は、電極１４と少なく
とも部分的にオーバーラップするように形成する。レジ
スト５０は、電極１４の少なくとも一部を除き、導電層
３４，３６，３８を覆ってもよい。開口５２内（電極１
４上又はその上に形成された導電層３６上）に導電層
（第４の導電層）５４を形成する。導電層５４は、無電
解メッキやインクジェット方式によって形成してもよ
い。導電層５４は、半導体基板１０の電極１４が形成さ
れた第１の面（例えばパッシベーション膜１８又は導電
層３６の表面）よりも突出していてもよい。
【００３０】図３（Ｃ）に示すように、レジスト５０を
除去する。また、導電層３８をマスクとして、その下に
形成された導電層３４の一部（導電層３８の外側の部
分）を除去（例えばエッチング）してもよい。同様に、
導電層５４をマスクとして、その下に形成された導電層
３６の一部（導電層５４の外側の部分）を除去（例えば
エッチング）してもよい。
【００３１】図３（Ｄ）に示すように、導電部４４（あ
るいは導電層３８）上にはろう材（軟ろう又は硬ろう）
５６を設けてもよい。ろう材５６は、電極１４側の導電
層５４上にも設けてよい。
【００３２】以上の工程により、貫通電極６０を形成す
ることができる。本実施の形態では、貫通電極６０は、
導電部４４（導電層３４，３６，３８）及び導電層５４
を有しており、さらにろう材５６を有してもよい。貫通
電極６０は、半導体基板１０を貫通して、電極１４が形
成された第１の面と、その反対側の第２の面との間で電
気的接続を図ることができる。貫通電極６０は、半導体
基板１０の両面から突出していてもよい。貫通電極６０
は、電極１４を貫通し、電極１４に電気的に接続されて
いる。貫通電極６０は、半導体基板１０の貫通穴３０
（図１（Ｄ）参照）の内側に設けられている。半導体基
板１０の基材と貫通電極６０との間は、絶縁層３２によ
って電気的に絶縁されている。
【００３３】図４に示すように、半導体基板１０が半導
体ウエハである場合、それぞれの集積回路１２（図１
（Ａ）参照）に対応して貫通穴３０を形成し、貫通電極
６０を形成し、半導体基板１０を切断（例えばダイシン
グ）してもよい。切断には、カッタ（例えばダイサ）７
０またはレーザ（例えばＣＯ２レーザ、ＹＡＧレーザ
等）を使用してもよい。
【００３４】以上の工程により、半導体装置を製造する
ことができる。半導体装置は、半導体基板１０を有す
る。半導体基板１０には、開口から深さ方向に先細りに
なるテーパが付けられた貫通穴３０が形成されてなる。
貫通穴３０の内面には絶縁層３２が形成されている。絶
縁層３２の内側には導電部４４が形成されている。その
他の構成は、上述した製造方法によって得られる内容で
ある。
【００３５】また、図５に示すように、上述した方法に
より製造した複数の半導体装置を積層し、貫通電極６０
を通してそれぞれの電気的接続を図ってもよい。本実施
の形態は、このような三次元実装を行うときに効果的で
ある。図５に示す半導体装置は、複数の半導体基板１０
を有する。電極１４（第１の面）の方向に最も外側（図
５では最も下）に位置する半導体基板１０は、外部端子
（例えばハンダボール）６２を有する。外部端子６２
は、樹脂層（例えば応力緩和層）６４上に形成された配
線６６上に設けられている。配線６６は、電極１４の側
で、貫通電極６０に接続されている。
【００３６】図６には、複数の半導体チップが積層され
てなる半導体装置１が実装された回路基板１０００が示
されている。複数の半導体チップは、上述した貫通電極
６０によって電気的に接続されている。上述した半導体
装置を有する電子機器として、図７にはノート型パーソ
ナルコンピュータ２０００が示され、図８には携帯電話
３０００が示されている。
【００３７】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｅ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を説明する図で
ある。
【図２】図２（Ａ）〜図２（Ｄ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を説明する図で
ある。
【図３】図３（Ａ）〜図３（Ｄ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を説明する図で
ある。
【図４】図４は、本発明を適用した実施の形態に係る半
導体装置の製造方法を説明する図である。
【図５】図５は、本発明を適用した実施の形態に係る半
導体装置を説明する図である。
【図６】図６は、本発明の実施の形態に係る回路基板を
示す図である。
【図７】図７は、本発明の実施の形態に係る電子機器を
示す図である。
【図８】図８は、本発明の実施の形態に係る電子機器を
示す図である。
【符号の説明】
１０ 半導体基板 １２ 集積回路 １４ 電極 ２４ 凹部 ３０ 貫通穴 ３２ 絶縁層 ３４，３６，３８ 導電層 ４４ 導電部 ６０ 貫通電極

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）集積回路が形成された半導体基板
    に、開口から深さ方向に先細りになるテーパが付けられ
    た貫通穴を形成し、 （ｂ）前記貫通穴に前記開口から絶縁材料を供給して、
    前記貫通穴の内面に絶縁層を形成し、 （ｃ）前記絶縁層が形成された前記貫通穴に、前記開口
    から導電材料を供給して、前記絶縁層の内側に導電部を
    形成することを含む半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記貫通穴を、サンドブラスト加工を含む方法で形成す
    る半導体装置の製造方法。
  3. 【請求項３】 請求項２記載の半導体装置の製造方法に
    おいて、 前記半導体基板に、前記サンドブラスト加工によってテ
    ーパが付けられた凹部を形成し、前記凹部の底面にレー
    ザ加工を行って前記貫通穴を形成する半導体装置の製造
    方法。
  4. 【請求項４】 請求項１から請求項３のいずれかに記載
    の半導体装置の製造方法において、 前記半導体基板は、第１の面に電極を有し、 前記貫通穴を、前記半導体基板の前記電極が形成された
    前記第１の面とは反対側の第２の面から形成する半導体
    装置の製造方法。
  5. 【請求項５】 請求項４記載の半導体装置の製造方法に
    おいて、 前記貫通穴を、前記電極を貫通するように形成する半導
    体装置の製造方法。
  6. 【請求項６】 請求項１から請求項５のいずれかに記載
    の半導体装置の製造方法において、 前記半導体基板の表面と前記貫通穴の内壁面との角度が
    ７０°以上９０°未満の角度になるように、前記貫通穴
    を形成する半導体装置の製造方法。
  7. 【請求項７】 請求項１から請求項６のいずれかに記載
    の半導体装置の製造方法において、 前記半導体基板は、半導体ウエハであり、複数の前記集
    積回路が形成され、それぞれの前記集積回路に対応して
    前記導電部を形成し、 前記（ｃ）工程後に、前記半導体基板を切断することを
    さらに含む半導体装置の製造方法。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    の方法により製造された複数の半導体装置を積層し、前
    記導電部を通して電気的接続を図ることを含む半導体装
    置の製造方法。
  9. 【請求項９】 請求項１から請求項８のいずれかに記載
    の方法によって製造されてなる半導体装置。
  10. 【請求項１０】 集積回路を有し、開口から深さ方向に
    先細りになるテーパが付けられた貫通穴が形成されてな
    る半導体基板と、 前記貫通穴の内面に設けられた絶縁層と、 前記絶縁層の内側に設けられた導電部と、 を有する半導体装置。
  11. 【請求項１１】 請求項１０記載の複数の半導体装置を
    有し、 前記複数の半導体は、積層されて前記導電部を通して電
    気的接続が図られてなる半導体装置。
  12. 【請求項１２】 請求項１０又は請求項１１記載の半導
    体装置が実装されてなる回路基板。
  13. 【請求項１３】 請求項１０から請求項１１記載の半導
    体装置を有する電子機器。
JP2002121901A 2002-04-24 2002-04-24 半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2003318178A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002121901A JP2003318178A (ja) 2002-04-24 2002-04-24 半導体装置及びその製造方法、回路基板並びに電子機器
US10/417,190 US6873054B2 (en) 2002-04-24 2003-04-17 Semiconductor device and a method of manufacturing the same, a circuit board and an electronic apparatus
KR1020030025725A KR100564284B1 (ko) 2002-04-24 2003-04-23 반도체 장치 제조방법
TW092109481A TWI227923B (en) 2002-04-24 2003-04-23 Semiconductor device and its manufacturing method, circuit substrate and electronic machine
CNB031240216A CN1241252C (zh) 2002-04-24 2003-04-24 半导体装置及其制造方法、电路基片和电子仪器
KR1020060006497A KR100641696B1 (ko) 2002-04-24 2006-01-20 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002121901A JP2003318178A (ja) 2002-04-24 2002-04-24 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2003318178A true JP2003318178A (ja) 2003-11-07

Family

ID=29267422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002121901A Withdrawn JP2003318178A (ja) 2002-04-24 2002-04-24 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (5)

Country Link
US (1) US6873054B2 (ja)
JP (1) JP2003318178A (ja)
KR (2) KR100564284B1 (ja)
CN (1) CN1241252C (ja)
TW (1) TWI227923B (ja)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294534A (ja) * 2004-03-31 2005-10-20 Sharp Corp 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法
JP2006066412A (ja) * 2004-08-24 2006-03-09 Mitsubishi Electric Corp 半導体装置および半導体装置製造方法
JP2006351968A (ja) * 2005-06-17 2006-12-28 Shinko Electric Ind Co Ltd 貫通電極を有する半導体装置の製造方法
JP2007005403A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体基板への貫通配線の形成方法
JP2007005402A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体基板への貫通配線の形成方法
JP2007053149A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体ウエハ及びその製造方法
JP2007103521A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
WO2007061062A1 (ja) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. ウェハレベルパッケージ構造体の製造方法
JP2007294821A (ja) * 2006-04-27 2007-11-08 Fujikura Ltd 配線基板およびその製造方法
JP2009004730A (ja) * 2007-06-22 2009-01-08 Ind Technol Res Inst 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
KR100980096B1 (ko) 2008-03-14 2010-09-07 박태석 다이싱 공정을 이용한 집적소자의 웨이퍼 레벨 칩 사이즈패키지 및 그 제조방법
JP2010532562A (ja) * 2007-07-05 2010-10-07 オー・アー・セー・マイクロテック・アクチボラゲット 低抵抗のウエハ貫通ビア
JP2010535427A (ja) * 2007-07-31 2010-11-18 テッセラ，インコーポレイテッド 貫通シリコンビアを使用する半導体実装プロセス
US8026594B2 (en) 2005-11-25 2011-09-27 Panasonic Electric Works Co., Ltd. Sensor device and production method therefor
US8080869B2 (en) 2005-11-25 2011-12-20 Panasonic Electric Works Co., Ltd. Wafer level package structure and production method therefor
JP2012505557A (ja) * 2008-10-16 2012-03-01 マイクロン テクノロジー， インク． 一体型ビア及びビア端子を有する半導体回路基板、並びに関連するシステム及び方法
JP2012175024A (ja) * 2011-02-24 2012-09-10 Seiko Epson Corp 半導体装置、センサーおよび電子デバイス
JP2012248703A (ja) * 2011-05-27 2012-12-13 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
WO2013103136A1 (ja) * 2012-01-06 2013-07-11 凸版印刷株式会社 半導体装置およびその製造方法
JP2013538467A (ja) * 2010-09-17 2013-10-10 テッセラ，インコーポレイテッド チップの両側からの段階的ビア形成
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8704347B2 (en) 2006-11-22 2014-04-22 Tessera, Inc. Packaged semiconductor chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8735205B2 (en) 2007-03-05 2014-05-27 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
JP2015002299A (ja) * 2013-06-17 2015-01-05 株式会社ザイキューブ 漏斗状の貫通電極およびその製造方法
US9070678B2 (en) 2006-11-22 2015-06-30 Tessera, Inc. Packaged semiconductor chips with array
JP2016001759A (ja) * 2015-09-16 2016-01-07 凸版印刷株式会社 半導体装置
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
JP2023130626A (ja) * 2022-03-08 2023-09-21 セイコーエプソン株式会社 回路基板、回路基板の製造方法、及び振動デバイス

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902872B2 (en) * 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP4072677B2 (ja) * 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
EP1515364B1 (en) * 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US7081411B2 (en) * 2003-10-18 2006-07-25 Northrop Grumman Corporation Wafer etching techniques
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7425499B2 (en) * 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US20060043534A1 (en) * 2004-08-26 2006-03-02 Kirby Kyle K Microfeature dies with porous regions, and associated methods and systems
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7279407B2 (en) 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
TWI240397B (en) * 2004-11-15 2005-09-21 Advanced Semiconductor Eng BGA package having substrate with exhaust function for molding
JP4016984B2 (ja) * 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
DE102005006280B4 (de) * 2005-02-10 2006-11-16 Infineon Technologies Ag Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
DE102005042072A1 (de) * 2005-06-01 2006-12-14 Forschungsverbund Berlin E.V. Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP4758712B2 (ja) * 2005-08-29 2011-08-31 新光電気工業株式会社 半導体装置の製造方法
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US8154105B2 (en) * 2005-09-22 2012-04-10 International Rectifier Corporation Flip chip semiconductor device and process of its manufacture
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
US20080319902A1 (en) * 2005-11-18 2008-12-25 Mark Mervyn Chazan Method and Apparatus for Facilitating a Secure Transaction
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) * 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US8021981B2 (en) * 2006-08-30 2011-09-20 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
JP5269799B2 (ja) * 2006-10-17 2013-08-21 キューファー アセット リミテッド． エル．エル．シー． ウエハのバイア形成
JP4312786B2 (ja) * 2006-11-02 2009-08-12 Ｏｋｉセミコンダクタ株式会社 半導体チップの製造方法
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US7804175B2 (en) * 2007-01-31 2010-09-28 Hewlett-Packard Development Company, L.P. Semiconductor structures including conductive vias continuously extending therethrough and methods of making the same
DK1962344T3 (da) * 2007-02-25 2012-07-02 Samsung Electronics Co Ltd Emballager til elektroniske indretninger og fremgangsmåder til fremstilling
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
DE102008024443A1 (de) 2007-05-18 2008-12-18 Samsung Electronics Co., Ltd., Suwon Integrierte Halbleiterschaltkreispackung, Herstellungsverfahren, optisches Bauelementmodul und elektronisches System
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
WO2009020572A2 (en) 2007-08-03 2009-02-12 Tessera Technologies Hungary Kft. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8034702B2 (en) * 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
KR20090047776A (ko) * 2007-11-08 2009-05-13 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
US7843072B1 (en) * 2008-08-12 2010-11-30 Amkor Technology, Inc. Semiconductor package having through holes
KR20100020718A (ko) * 2008-08-13 2010-02-23 삼성전자주식회사 반도체 칩, 그 스택 구조 및 이들의 제조 방법
US7872332B2 (en) * 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
US8742588B2 (en) * 2008-10-15 2014-06-03 ÅAC Microtec AB Method for making via interconnection
KR20100042021A (ko) * 2008-10-15 2010-04-23 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
US7843052B1 (en) 2008-11-13 2010-11-30 Amkor Technology, Inc. Semiconductor devices and fabrication methods thereof
US8513119B2 (en) * 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
TW201114003A (en) * 2008-12-11 2011-04-16 Xintec Inc Chip package structure and method for fabricating the same
US7786008B2 (en) * 2008-12-12 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US20100171197A1 (en) 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
JP5330065B2 (ja) 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
JP2010272737A (ja) * 2009-05-22 2010-12-02 Elpida Memory Inc 半導体装置の製造方法
US8587129B2 (en) * 2009-07-31 2013-11-19 Stats Chippac Ltd. Integrated circuit packaging system with through silicon via base and method of manufacture thereof
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
US8466059B2 (en) 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8362515B2 (en) 2010-04-07 2013-01-29 Chia-Ming Cheng Chip package and method for forming the same
US8202797B2 (en) 2010-06-22 2012-06-19 Stats Chippac Ltd. Integrated circuit system with recessed through silicon via pads and method of manufacture thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
CN102592982B (zh) * 2011-01-17 2017-05-03 精材科技股份有限公司 晶片封装体的形成方法
US20120193809A1 (en) * 2011-02-01 2012-08-02 Nanya Technology Corp. Integrated circuit device and method for preparing the same
US8853857B2 (en) 2011-05-05 2014-10-07 International Business Machines Corporation 3-D integration using multi stage vias
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US8487425B2 (en) 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV
CN102891120B (zh) * 2011-07-22 2016-06-08 精材科技股份有限公司 晶片封装体及其形成方法
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
CN102881644B (zh) * 2012-10-12 2014-09-03 江阴长电先进封装有限公司 一种圆片级芯片封装方法
CN102903671A (zh) * 2012-10-12 2013-01-30 江阴长电先进封装有限公司 一种新型的芯片背面硅通孔结构的成形方法
KR20140104778A (ko) 2013-02-21 2014-08-29 삼성전자주식회사 관통전극을 갖는 반도체 소자의 제조방법
US10115693B2 (en) * 2013-03-14 2018-10-30 Longitude Licensing Limited Solder layer of a semiconductor chip arranged within recesses
JP5826782B2 (ja) * 2013-03-19 2015-12-02 株式会社東芝 半導体装置の製造方法
JP6177639B2 (ja) 2013-09-20 2017-08-09 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
US9401323B1 (en) * 2015-04-03 2016-07-26 International Business Machines Corporation Protected through semiconductor via (TSV)
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
KR20190083054A (ko) * 2018-01-03 2019-07-11 삼성전자주식회사 반도체 패키지
US11652036B2 (en) * 2018-04-02 2023-05-16 Santa Clara Via-trace structures
DE102018108611B4 (de) * 2018-04-11 2019-12-12 RF360 Europe GmbH Gehäuse für elektrische Vorrichtung und Verfahren zum Herstellen des Gehäuses
MY203745A (en) * 2018-07-31 2024-07-17 Intel Corp Micro through-silicon via for transistor density scaling
US11309285B2 (en) * 2019-06-13 2022-04-19 Micron Technology, Inc. Three-dimensional stacking semiconductor assemblies and methods of manufacturing the same
KR102725780B1 (ko) 2019-11-04 2024-11-04 삼성전자주식회사 반도체 패키지
US11393791B2 (en) 2020-01-28 2022-07-19 Micron Technology, Inc. Three-dimensional stacking semiconductor assemblies with near zero bond line thickness

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162459A (ja) * 1994-12-08 1996-06-21 Nec Corp 半導体基板及びその製造方法
JP2002050738A (ja) * 2000-08-04 2002-02-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6693358B2 (en) * 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162459A (ja) * 1994-12-08 1996-06-21 Nec Corp 半導体基板及びその製造方法
JP2002050738A (ja) * 2000-08-04 2002-02-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294534A (ja) * 2004-03-31 2005-10-20 Sharp Corp 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法
JP2006066412A (ja) * 2004-08-24 2006-03-09 Mitsubishi Electric Corp 半導体装置および半導体装置製造方法
JP2006351968A (ja) * 2005-06-17 2006-12-28 Shinko Electric Ind Co Ltd 貫通電極を有する半導体装置の製造方法
JP2007005403A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体基板への貫通配線の形成方法
JP2007005402A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体基板への貫通配線の形成方法
JP2007053149A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体ウエハ及びその製造方法
JP2007103521A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US7521807B2 (en) 2005-09-30 2009-04-21 Oki Semiconductor Co., Ltd. Semiconductor device with inclined through holes
US8026594B2 (en) 2005-11-25 2011-09-27 Panasonic Electric Works Co., Ltd. Sensor device and production method therefor
WO2007061062A1 (ja) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. ウェハレベルパッケージ構造体の製造方法
US8080869B2 (en) 2005-11-25 2011-12-20 Panasonic Electric Works Co., Ltd. Wafer level package structure and production method therefor
US8067769B2 (en) * 2005-11-25 2011-11-29 Panasonic Electric Works Co., Ltd. Wafer level package structure, and sensor device obtained from the same package structure
JP2007294821A (ja) * 2006-04-27 2007-11-08 Fujikura Ltd 配線基板およびその製造方法
US9548254B2 (en) 2006-11-22 2017-01-17 Tessera, Inc. Packaged semiconductor chips with array
US8704347B2 (en) 2006-11-22 2014-04-22 Tessera, Inc. Packaged semiconductor chips
US9070678B2 (en) 2006-11-22 2015-06-30 Tessera, Inc. Packaged semiconductor chips with array
US8735205B2 (en) 2007-03-05 2014-05-27 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
JP2012015551A (ja) * 2007-06-22 2012-01-19 Ind Technol Res Inst 自己整合ウェハまたはチップ構造の製造方法
US7969016B2 (en) 2007-06-22 2011-06-28 Industrial Technology Research Institute Self-aligned wafer or chip structure, and self-aligned stacked structure
JP2009004730A (ja) * 2007-06-22 2009-01-08 Ind Technol Res Inst 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
US8871641B2 (en) 2007-07-05 2014-10-28 ÅAC Microtec AB Low resistance through-wafer via
JP2010532562A (ja) * 2007-07-05 2010-10-07 オー・アー・セー・マイクロテック・アクチボラゲット 低抵抗のウエハ貫通ビア
JP2010535427A (ja) * 2007-07-31 2010-11-18 テッセラ，インコーポレイテッド 貫通シリコンビアを使用する半導体実装プロセス
US8735287B2 (en) 2007-07-31 2014-05-27 Invensas Corp. Semiconductor packaging process using through silicon vias
JP2013175764A (ja) * 2007-07-31 2013-09-05 Invensys Corp 貫通シリコンビアを使用する半導体実装プロセス
KR100980096B1 (ko) 2008-03-14 2010-09-07 박태석 다이싱 공정을 이용한 집적소자의 웨이퍼 레벨 칩 사이즈패키지 및 그 제조방법
US8629057B2 (en) 2008-10-16 2014-01-14 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
JP2012505557A (ja) * 2008-10-16 2012-03-01 マイクロン テクノロジー， インク． 一体型ビア及びビア端子を有する半導体回路基板、並びに関連するシステム及び方法
US9508628B2 (en) 2008-10-16 2016-11-29 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US9935085B2 (en) 2008-10-16 2018-04-03 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
JP2013538467A (ja) * 2010-09-17 2013-10-10 テッセラ，インコーポレイテッド チップの両側からの段階的ビア形成
US9362203B2 (en) 2010-09-17 2016-06-07 Tessera, Inc. Staged via formation from both sides of chip
US10354942B2 (en) 2010-09-17 2019-07-16 Tessera, Inc. Staged via formation from both sides of chip
KR101855216B1 (ko) 2010-09-17 2018-05-08 테세라, 인코포레이티드 칩의 양 측면들로부터의 스테이징된 비아 형성
US9847277B2 (en) 2010-09-17 2017-12-19 Tessera, Inc. Staged via formation from both sides of chip
US9355948B2 (en) 2010-09-17 2016-05-31 Tessera, Inc. Multi-function and shielded 3D interconnects
US8809190B2 (en) 2010-09-17 2014-08-19 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US9099296B2 (en) 2010-12-02 2015-08-04 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages with plural active chips
US9620437B2 (en) 2010-12-02 2017-04-11 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages and carrier above chip
JP2013544445A (ja) * 2010-12-02 2013-12-12 テッセラ，インコーポレイテッド 段状に形成されたシリコン貫通電極を有する複数の積層能動チップを備えた超小型電子アセンブリ
US9269692B2 (en) 2010-12-02 2016-02-23 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages and carrier above chip
US9368476B2 (en) 2010-12-02 2016-06-14 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8796828B2 (en) 2010-12-08 2014-08-05 Tessera, Inc. Compliant interconnects in wafers
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US9224649B2 (en) 2010-12-08 2015-12-29 Tessera, Inc. Compliant interconnects in wafers
JP2012175024A (ja) * 2011-02-24 2012-09-10 Seiko Epson Corp 半導体装置、センサーおよび電子デバイス
JP2012248703A (ja) * 2011-05-27 2012-12-13 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US9520322B2 (en) 2012-01-06 2016-12-13 Toppan Printing Co., Ltd. Semiconductor device and method for manufacturing same
JP2013140916A (ja) * 2012-01-06 2013-07-18 Toppan Printing Co Ltd 半導体装置及びその製造方法
WO2013103136A1 (ja) * 2012-01-06 2013-07-11 凸版印刷株式会社 半導体装置およびその製造方法
JP2015002299A (ja) * 2013-06-17 2015-01-05 株式会社ザイキューブ 漏斗状の貫通電極およびその製造方法
JP2016001759A (ja) * 2015-09-16 2016-01-07 凸版印刷株式会社 半導体装置
JP2023130626A (ja) * 2022-03-08 2023-09-21 セイコーエプソン株式会社 回路基板、回路基板の製造方法、及び振動デバイス

Also Published As

Publication number Publication date
KR20030084701A (ko) 2003-11-01
KR100564284B1 (ko) 2006-03-29
CN1241252C (zh) 2006-02-08
US6873054B2 (en) 2005-03-29
TW200403765A (en) 2004-03-01
TWI227923B (en) 2005-02-11
US20040016942A1 (en) 2004-01-29
KR20060009407A (ko) 2006-01-31
CN1453847A (zh) 2003-11-05
KR100641696B1 (ko) 2006-11-13

Similar Documents

Publication Publication Date Title
KR100641696B1 (ko) 반도체 장치 제조방법
KR100512817B1 (ko) 반도체 장치와 그 제조방법, 회로 기판 및 전자 기기
KR100552987B1 (ko) 반도체 장치와 그 제조방법, 회로 기판 및 전자 기기
JP3918935B2 (ja) 半導体装置の製造方法
KR100830581B1 (ko) 관통전극을 구비한 반도체 소자 및 그 형성방법
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
JP2004296488A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
CN106206409A (zh) 堆叠电子装置及其制造方法
KR20090013417A (ko) 반도체 패키지, 이를 이용한 웨이퍼 스택 패키지 및 이의제조방법
JP2005051149A (ja) 半導体装置の製造方法
CN100481416C (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
US7375007B2 (en) Method of manufacturing a semiconductor device
JP2005033105A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2013058525A (ja) 半導体装置、及びその製造方法
KR101011931B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2004296854A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004296894A (ja) 半導体装置の製造方法
KR20110065674A (ko) 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050803

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050930