JP2003228320A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置Info
- Publication number
- JP2003228320A JP2003228320A JP2002027843A JP2002027843A JP2003228320A JP 2003228320 A JP2003228320 A JP 2003228320A JP 2002027843 A JP2002027843 A JP 2002027843A JP 2002027843 A JP2002027843 A JP 2002027843A JP 2003228320 A JP2003228320 A JP 2003228320A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- plasma display
- circuit
- sustain
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 プラズマディスプレイ装置において、スイッ
チング素子の個数が少なく放熱機構の小さい簡単な構成
のサステイン回路を提供することを目的とする。 【解決手段】 プラズマディスプレイパネルの電極にサ
ステインパルス電圧を供給するサステイン回路を備え、
このサステイン回路に、シリコン半導体に比べてバンド
ギャップが広いシリコンカーバイト（ＳｉＣ）、ダイヤ
モンド、窒化ガリウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）
などのワイドバンドギャップ半導体で作られたスイッチ
ング素子を用いる。
チング素子の個数が少なく放熱機構の小さい簡単な構成
のサステイン回路を提供することを目的とする。 【解決手段】 プラズマディスプレイパネルの電極にサ
ステインパルス電圧を供給するサステイン回路を備え、
このサステイン回路に、シリコン半導体に比べてバンド
ギャップが広いシリコンカーバイト（ＳｉＣ）、ダイヤ
モンド、窒化ガリウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）
などのワイドバンドギャップ半導体で作られたスイッチ
ング素子を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、大画面で、薄型、
軽量のディスプレイ装置として知られているプラズマデ
ィスプレイ装置に関するものである。
軽量のディスプレイ装置として知られているプラズマデ
ィスプレイ装置に関するものである。
【０００２】
【従来の技術】プラズマディスプレイ装置は、液晶パネ
ルに比べて高速の表示が可能であり視野角が広いこと、
大型化が容易であること、自発光型であるため表示品質
が高いことなどの理由から、フラットパネルディスプレ
イの中で最近特に注目を集めている。
ルに比べて高速の表示が可能であり視野角が広いこと、
大型化が容易であること、自発光型であるため表示品質
が高いことなどの理由から、フラットパネルディスプレ
イの中で最近特に注目を集めている。
【０００３】このプラズマディスプレイ装置は、プラズ
マディスプレイパネルとその駆動回路から構成され、そ
してプラズマディスプレイパネルは、放電空間として作
られた２枚の基板の隙間に希ガスを封入するとともに、
隔壁で区画された複数の表示セルに蛍光体層を形成した
構成を有する。
マディスプレイパネルとその駆動回路から構成され、そ
してプラズマディスプレイパネルは、放電空間として作
られた２枚の基板の隙間に希ガスを封入するとともに、
隔壁で区画された複数の表示セルに蛍光体層を形成した
構成を有する。
【０００４】このような、プラズマディスプレイパネル
の駆動回路は、アドレス回路、スキャン回路、サステイ
ン回路、放電制御タイミング発生回路、電源回路、Ａ／
Ｄコンバータ、走査線変換部、サブフィールド変換部な
どを備えている。このうち、サステイン回路はプラズマ
ディスプレイパネルの電極にサステインパルス電圧波形
を供給して、表示発光を行わせるための駆動回路であ
る。
の駆動回路は、アドレス回路、スキャン回路、サステイ
ン回路、放電制御タイミング発生回路、電源回路、Ａ／
Ｄコンバータ、走査線変換部、サブフィールド変換部な
どを備えている。このうち、サステイン回路はプラズマ
ディスプレイパネルの電極にサステインパルス電圧波形
を供給して、表示発光を行わせるための駆動回路であ
る。
【０００５】図８は、対角４２インチクラスのプラズマ
ディスプレイ装置のサステイン回路の一例を示す図であ
る。図８において、スイッチング素子１００〜１１３は
パワーＭＯＳＦＥＴで構成され、スイッチング素子１１
４〜１１９はダイオードで構成される。そして、スイッ
チング素子１００〜１０７はプラズマディスプレイパネ
ルを表示発光させる放電電流の経路を形成するためのも
のであり、スイッチング素子１０８〜１１９はスイッチ
ング損失低減のため、プラズマディスプレイパネルの電
極が持つコンデンサ成分とインダクタンス１２０との共
振電流の経路を形成するためのものである。
ディスプレイ装置のサステイン回路の一例を示す図であ
る。図８において、スイッチング素子１００〜１１３は
パワーＭＯＳＦＥＴで構成され、スイッチング素子１１
４〜１１９はダイオードで構成される。そして、スイッ
チング素子１００〜１０７はプラズマディスプレイパネ
ルを表示発光させる放電電流の経路を形成するためのも
のであり、スイッチング素子１０８〜１１９はスイッチ
ング損失低減のため、プラズマディスプレイパネルの電
極が持つコンデンサ成分とインダクタンス１２０との共
振電流の経路を形成するためのものである。
【０００６】並列接続されたスイッチング素子１００〜
１０３は、出力の一端が電源ラインＶｓｕｓに接続さ
れ、他端はサステイン回路の出力ＳＵＳに接続されてい
る。並列接続されたスイッチング素子１０４〜１０７
は、出力の一端がサステイン回路の出力ＳＵＳに、他端
がグランドに接続されている。
１０３は、出力の一端が電源ラインＶｓｕｓに接続さ
れ、他端はサステイン回路の出力ＳＵＳに接続されてい
る。並列接続されたスイッチング素子１０４〜１０７
は、出力の一端がサステイン回路の出力ＳＵＳに、他端
がグランドに接続されている。
【０００７】また、コンデンサ１２１の一端はグランド
に接続され、他端は並列接続されたスイッチング素子１
０８〜１１０の出力の一端及び並列接続されたスイッチ
ング素子１１１〜１１３の出力の一端に接続されてい
る。並列接続されたスイッチング素子１０８〜１１０の
出力の他端は並列接続されたスイッチング素子１１４〜
１１６の一端に接続され、並列接続されたスイッチング
素子１１１〜１１３の出力の他端は並列接続されたスイ
ッチング素子１１７〜１１９の一端に接続されている。
に接続され、他端は並列接続されたスイッチング素子１
０８〜１１０の出力の一端及び並列接続されたスイッチ
ング素子１１１〜１１３の出力の一端に接続されてい
る。並列接続されたスイッチング素子１０８〜１１０の
出力の他端は並列接続されたスイッチング素子１１４〜
１１６の一端に接続され、並列接続されたスイッチング
素子１１１〜１１３の出力の他端は並列接続されたスイ
ッチング素子１１７〜１１９の一端に接続されている。
【０００８】並列接続されたスイッチング素子１１４〜
１１６の他端と並列接続されたスイッチング素子１１７
〜１１９の他端はインダクタンス１２０の一端に接続さ
れ、インダクタンス１２０の他端はサステイン回路の出
力ＳＵＳに接続されている。並列接続されたスイッチン
グ素子１００〜１０３のゲート端子にはゲート駆動回路
１２２が、並列接続されたスイッチング素子１０４〜１
０７のゲート端子にはゲート駆動回路１２３が、並列接
続されたスイッチング素子１０８〜１１０のゲート端子
にはゲート駆動回路１２４が、並列接続されたスイッチ
ング素子１１１〜１１３のゲート端子にはゲート駆動回
路１２５がそれぞれ接続され、それぞれの制御信号をス
イッチング素子１００〜１１３に供給している。
１１６の他端と並列接続されたスイッチング素子１１７
〜１１９の他端はインダクタンス１２０の一端に接続さ
れ、インダクタンス１２０の他端はサステイン回路の出
力ＳＵＳに接続されている。並列接続されたスイッチン
グ素子１００〜１０３のゲート端子にはゲート駆動回路
１２２が、並列接続されたスイッチング素子１０４〜１
０７のゲート端子にはゲート駆動回路１２３が、並列接
続されたスイッチング素子１０８〜１１０のゲート端子
にはゲート駆動回路１２４が、並列接続されたスイッチ
ング素子１１１〜１１３のゲート端子にはゲート駆動回
路１２５がそれぞれ接続され、それぞれの制御信号をス
イッチング素子１００〜１１３に供給している。
【０００９】また、スイッチング素子の冷却のため、ヒ
ートシンク１２６、１２７がスイッチング素子１００〜
１１９に取り付けられている。
ートシンク１２６、１２７がスイッチング素子１００〜
１１９に取り付けられている。
【００１０】図９に、プラズマディスプレイ装置のサス
テイン回路の出力波形を示す。４２インチクラスのプラ
ズマディスプレイの場合、サステイン回路の出力電圧波
形は電圧が１７０Ｖ、１周期が５μｓ程度である。ま
た、サステイン回路の出力電流波形は、並列接続された
スイッチング素子１０８〜１１０、１１１〜１１３、１
１４〜１１６、１１７〜１１９の各並列ブロックを流れ
るピーク電流は５０（Ａ）程度、並列接続されたスイッ
チング素子１００〜１０３、１０４〜１０７の各並列ブ
ロックを流れるピーク電流は２００（Ａ）程度である。
テイン回路の出力波形を示す。４２インチクラスのプラ
ズマディスプレイの場合、サステイン回路の出力電圧波
形は電圧が１７０Ｖ、１周期が５μｓ程度である。ま
た、サステイン回路の出力電流波形は、並列接続された
スイッチング素子１０８〜１１０、１１１〜１１３、１
１４〜１１６、１１７〜１１９の各並列ブロックを流れ
るピーク電流は５０（Ａ）程度、並列接続されたスイッ
チング素子１００〜１０３、１０４〜１０７の各並列ブ
ロックを流れるピーク電流は２００（Ａ）程度である。
【００１１】ここで、図８のサステイン回路において、
スイッチング素子を並列にしている理由は、上記の大き
なピーク電流に対処すると同時に電力損失を抑えるため
である。これらのスイッチング素子のうちパワーＭＯＳ
ＦＥＴを使用している部分には、大電流に適したＩＧＢ
Ｔを用いることも考えられるが、上記のような１周期が
５μｓ程度の高速動作ではスイッチングスピードが遅く
実用的でない。したがって電流能力は劣るが高速動作に
適したパワーＭＯＳＦＥＴを並列接続して使用してい
る。また、ダイオードは高速動作に適したファースト・
リカバリ・ダイオードを使用しているが、フォワード電
圧がやや高く電力損失が大きいので並列接続している。
また、当然のことながら現時点においてはこれらのスイ
ッチング素子は、安価に入手できるシリコン半導体が用
いられている。
スイッチング素子を並列にしている理由は、上記の大き
なピーク電流に対処すると同時に電力損失を抑えるため
である。これらのスイッチング素子のうちパワーＭＯＳ
ＦＥＴを使用している部分には、大電流に適したＩＧＢ
Ｔを用いることも考えられるが、上記のような１周期が
５μｓ程度の高速動作ではスイッチングスピードが遅く
実用的でない。したがって電流能力は劣るが高速動作に
適したパワーＭＯＳＦＥＴを並列接続して使用してい
る。また、ダイオードは高速動作に適したファースト・
リカバリ・ダイオードを使用しているが、フォワード電
圧がやや高く電力損失が大きいので並列接続している。
また、当然のことながら現時点においてはこれらのスイ
ッチング素子は、安価に入手できるシリコン半導体が用
いられている。
【００１２】
【発明が解決しようとする課題】しかし、このような従
来のプラズマディスプレイ装置のサステイン回路は、ス
イッチング素子を並列接続して使用しているため、多数
のスイッチング素子が必要であった。また、並列接続し
たスイッチング素子間の特性や配線にインピーダンス差
があると、インピーダンスの低いスイッチング素子に電
流が集中する。特に、サステインパルス電流はｄｉ／ｄ
ｔが大きいので、わずかなインピーダンスの差でも電流
集中を起こしやすい。このような電流集中を考慮すれ
ば、トータルの電流能力に余裕をとる必要があり、その
分だけ余計にスイッチング素子の並列個数を増す必要が
あった。
来のプラズマディスプレイ装置のサステイン回路は、ス
イッチング素子を並列接続して使用しているため、多数
のスイッチング素子が必要であった。また、並列接続し
たスイッチング素子間の特性や配線にインピーダンス差
があると、インピーダンスの低いスイッチング素子に電
流が集中する。特に、サステインパルス電流はｄｉ／ｄ
ｔが大きいので、わずかなインピーダンスの差でも電流
集中を起こしやすい。このような電流集中を考慮すれ
ば、トータルの電流能力に余裕をとる必要があり、その
分だけ余計にスイッチング素子の並列個数を増す必要が
あった。
【００１３】また、サステイン回路の出力電流はピーク
値が大きいため、スイッチング素子の電力損失が大きく
ヒートシンクなどの放熱機構を備える必要があった。
値が大きいため、スイッチング素子の電力損失が大きく
ヒートシンクなどの放熱機構を備える必要があった。
【００１４】さらに、プラズマディスプレイの電極が持
つコンデンサ成分とサステイン回路が持つインダクタン
スとの共振電流の経路を形成するスイッチング素子は、
電力損失を抑えるためパワーＭＯＳＦＥＴと高速ダイオ
ードを直列接続にする必要があり、スイッチング素子の
個数を増やしていた。
つコンデンサ成分とサステイン回路が持つインダクタン
スとの共振電流の経路を形成するスイッチング素子は、
電力損失を抑えるためパワーＭＯＳＦＥＴと高速ダイオ
ードを直列接続にする必要があり、スイッチング素子の
個数を増やしていた。
【００１５】本発明はこのようなプラズマディスプレイ
装置において、スイッチング素子の個数が少なく放熱機
構の小さい簡単な構成のサステイン回路を提供すること
を目的とするものである。
装置において、スイッチング素子の個数が少なく放熱機
構の小さい簡単な構成のサステイン回路を提供すること
を目的とするものである。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に本発明のプラズマディスプレイ装置は、プラズマディ
スプレイパネルの電極にサステインパルス電圧を供給す
るサステイン回路に、ワイドバンドギャップ半導体で作
られたスイッチング素子を用いた構成としている。
に本発明のプラズマディスプレイ装置は、プラズマディ
スプレイパネルの電極にサステインパルス電圧を供給す
るサステイン回路に、ワイドバンドギャップ半導体で作
られたスイッチング素子を用いた構成としている。
【００１７】
【発明の実施の形態】すなわち、本発明においては、プ
ラズマディスプレイパネルの電極にサステインパルス電
圧を供給するサステイン回路を備え、このサステイン回
路に、シリコン半導体に比べてバンドギャップが広いシ
リコンカーバイト（ＳｉＣ）、ダイヤモンド、窒化ガリ
ウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）などのワイドバン
ドギャップ半導体で作られたスイッチング素子を用いた
構成としている。また、本発明では、スイッチング素子
のジャンクション温度を、１５０℃を超える温度にして
使用することを特徴とする。
ラズマディスプレイパネルの電極にサステインパルス電
圧を供給するサステイン回路を備え、このサステイン回
路に、シリコン半導体に比べてバンドギャップが広いシ
リコンカーバイト（ＳｉＣ）、ダイヤモンド、窒化ガリ
ウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）などのワイドバン
ドギャップ半導体で作られたスイッチング素子を用いた
構成としている。また、本発明では、スイッチング素子
のジャンクション温度を、１５０℃を超える温度にして
使用することを特徴とする。
【００１８】さらに、本発明では、スイッチング素子の
うち、プラズマディスプレイパネルの電極が持つコンデ
ンサ成分とサステイン回路に備えられたインダクタンス
との共振電流の経路を形成するスイッチング素子に、双
方向の電流制御が可能なスイッチング素子を用いたこと
を特徴とする。すなわち、プラズマディスプレイパネル
の電極にサステインパルス電圧を供給するサステイン回
路のうち、プラズマディスプレイパネルの電極が持つコ
ンデンサ成分とサステイン回路に備えられたインダクタ
ンスとの共振電流の経路を形成するスイッチング素子
に、ワイドバンドギャップ半導体で作られ、かつ双方向
の電流制御が可能な構造を持つスイッチング素子を用い
た構成としている。
うち、プラズマディスプレイパネルの電極が持つコンデ
ンサ成分とサステイン回路に備えられたインダクタンス
との共振電流の経路を形成するスイッチング素子に、双
方向の電流制御が可能なスイッチング素子を用いたこと
を特徴とする。すなわち、プラズマディスプレイパネル
の電極にサステインパルス電圧を供給するサステイン回
路のうち、プラズマディスプレイパネルの電極が持つコ
ンデンサ成分とサステイン回路に備えられたインダクタ
ンスとの共振電流の経路を形成するスイッチング素子
に、ワイドバンドギャップ半導体で作られ、かつ双方向
の電流制御が可能な構造を持つスイッチング素子を用い
た構成としている。
【００１９】また、双方向の電流制御が可能なスイッチ
ング素子が有するボディーダイオードに順方向の電流が
流れている期間において、双方向の電流制御が可能なス
イッチング素子をオン状態にして使用することを特徴と
する。
ング素子が有するボディーダイオードに順方向の電流が
流れている期間において、双方向の電流制御が可能なス
イッチング素子をオン状態にして使用することを特徴と
する。
【００２０】以下、本発明のプラズマディスプレイ装置
の第一の実施の形態について、図１〜図６を用いて説明
する。
の第一の実施の形態について、図１〜図６を用いて説明
する。
【００２１】まず、プラズマディスプレイ装置における
プラズマディスプレイパネルの構造について図１を用い
て説明する。図１に示すように、ガラス基板などの透明
な前面側の基板１上には、スキャン電極２ａとサステイ
ン電極２ｂとで対をなすストライプ状の表示電極が複数
列形成され、そしてその電極群を覆うように誘電体層３
が形成され、その誘電体層３上には保護膜４が形成され
ている。
プラズマディスプレイパネルの構造について図１を用い
て説明する。図１に示すように、ガラス基板などの透明
な前面側の基板１上には、スキャン電極２ａとサステイ
ン電極２ｂとで対をなすストライプ状の表示電極が複数
列形成され、そしてその電極群を覆うように誘電体層３
が形成され、その誘電体層３上には保護膜４が形成され
ている。
【００２２】また、前記前面側の基板１に対向配置され
る背面側の基板５上には、スキャン電極２ａ及びサステ
イン電極２ｂと交差するように、オーバーコート層６で
覆われた複数列のストライプ状のアドレス電極７が形成
されている。このアドレス電極７間のオーバーコート層
６上には、アドレス電極７と平行に複数の隔壁８が配置
され、この隔壁８間の側面及びオーバーコート層６の表
面に蛍光体層９が設けられている。
る背面側の基板５上には、スキャン電極２ａ及びサステ
イン電極２ｂと交差するように、オーバーコート層６で
覆われた複数列のストライプ状のアドレス電極７が形成
されている。このアドレス電極７間のオーバーコート層
６上には、アドレス電極７と平行に複数の隔壁８が配置
され、この隔壁８間の側面及びオーバーコート層６の表
面に蛍光体層９が設けられている。
【００２３】これらの基板１と基板５とは、スキャン電
極２ａ及びサステイン電極２ｂとアドレス電極７とがほ
ぼ直交するように、微小な放電空間を挟んで対向配置さ
れるとともに、周囲が封止され、そして前記放電空間に
は、ヘリウム、ネオン、アルゴン、キセノンのうちの一
種または混合ガスが放電ガスとして封入されている。ま
た、放電空間は、隔壁８によって複数の区画に仕切るこ
とにより、スキャン電極２ａ及びサステイン電極２ｂと
アドレス電極７との交点が位置する複数の放電セルが設
けられ、その各放電セルには、赤色、緑色及び青色とな
るように蛍光体層９が一色ずつ順次配置されている。
極２ａ及びサステイン電極２ｂとアドレス電極７とがほ
ぼ直交するように、微小な放電空間を挟んで対向配置さ
れるとともに、周囲が封止され、そして前記放電空間に
は、ヘリウム、ネオン、アルゴン、キセノンのうちの一
種または混合ガスが放電ガスとして封入されている。ま
た、放電空間は、隔壁８によって複数の区画に仕切るこ
とにより、スキャン電極２ａ及びサステイン電極２ｂと
アドレス電極７との交点が位置する複数の放電セルが設
けられ、その各放電セルには、赤色、緑色及び青色とな
るように蛍光体層９が一色ずつ順次配置されている。
【００２４】図２にこのプラズマディスプレイパネルの
電極配列を示す。スキャン電極及びサステイン電極とア
ドレス電極とは、Ｍ行×Ｎ列のマトリックス構成であ
り、行方向にはＭ行のスキャン電極ＳＣＮ１〜ＳＣＮＭ
及びサステイン電極ＳＵＳ１〜ＳＵＳＭが配列され、列
方向にはＮ列のアドレス電極Ｄ１〜ＤＮが配列されてい
る。
電極配列を示す。スキャン電極及びサステイン電極とア
ドレス電極とは、Ｍ行×Ｎ列のマトリックス構成であ
り、行方向にはＭ行のスキャン電極ＳＣＮ１〜ＳＣＮＭ
及びサステイン電極ＳＵＳ１〜ＳＵＳＭが配列され、列
方向にはＮ列のアドレス電極Ｄ１〜ＤＮが配列されてい
る。
【００２５】図３にこのプラズマディスプレイ装置の駆
動回路のタイミングチャートの一例を示す。まず、書き
込み期間において、アドレス電極にアドレスパルス電圧
５０をスキャン電極にスキャンパルス電圧５１を順次印
加して、アドレス電極とスキャン電極の間でアドレス放
電を行って放電セルを選択する。その後、維持期間にお
いて、スキャン電極とサステイン電極との間に交互に反
転するサステインパルス電圧５２を周期的に印加するこ
とにより、前記で選択した放電セルのスキャン電極とサ
ステイン電極との間でサステイン放電を行い表示発光さ
せる。続く消去期間において、サステイン電極に消去パ
ルス電圧５３を印加してサステイン放電を消滅させる。
動回路のタイミングチャートの一例を示す。まず、書き
込み期間において、アドレス電極にアドレスパルス電圧
５０をスキャン電極にスキャンパルス電圧５１を順次印
加して、アドレス電極とスキャン電極の間でアドレス放
電を行って放電セルを選択する。その後、維持期間にお
いて、スキャン電極とサステイン電極との間に交互に反
転するサステインパルス電圧５２を周期的に印加するこ
とにより、前記で選択した放電セルのスキャン電極とサ
ステイン電極との間でサステイン放電を行い表示発光さ
せる。続く消去期間において、サステイン電極に消去パ
ルス電圧５３を印加してサステイン放電を消滅させる。
【００２６】このような書き込み期間、維持期間、消去
期間からなるサブフィールドを複数個組み合わせて１フ
ィールドを作り、各サブフィールドのサステインパルス
電圧の数を変えて輝度に重み付けをすることで階調表示
が得られる。
期間からなるサブフィールドを複数個組み合わせて１フ
ィールドを作り、各サブフィールドのサステインパルス
電圧の数を変えて輝度に重み付けをすることで階調表示
が得られる。
【００２７】図４はプラズマディスプレイ装置の構成を
示しており、プラズマディスプレイパネル１０と、アド
レス回路１１、スキャン回路１２、サステイン回路１
３、１５、消去回路１４、放電制御タイミング発生回路
１６、Ａ／Ｄコンバータ（アナログ・デジタル変換器）
１７、走査数変換部１８、サブフィールド変換部１９及
び電源回路２０からなる駆動回路とを備えている。
示しており、プラズマディスプレイパネル１０と、アド
レス回路１１、スキャン回路１２、サステイン回路１
３、１５、消去回路１４、放電制御タイミング発生回路
１６、Ａ／Ｄコンバータ（アナログ・デジタル変換器）
１７、走査数変換部１８、サブフィールド変換部１９及
び電源回路２０からなる駆動回路とを備えている。
【００２８】図４の駆動回路において、まず、映像信号
ＶＩＤＥＯは、Ａ／Ｄコンバータ１７に入力される。ま
た、水平同期信号Ｈ及び垂直同期信号Ｖは放電制御タイ
ミング発生回路１６、Ａ／Ｄコンバータ１７、走査数変
換部１８、サブフィールド変換部１９に与えられる。Ａ
／Ｄコンバータ１７は、映像信号ＶＩＤＥＯをデジタル
信号に変換し、その画像データを走査数変換部１８に与
える。走査数変換部１８は、画像データをプラズマディ
スプレイパネル１０の画素数に応じたライン数の画像デ
ータに変換し、各ラインごとの画像データをサブフィー
ルド変換部１９に与える。サブフィールド変換部１９
は、各ラインごとの画像データの各画素データを複数の
サブフィールドに対応する複数のビットに分割し、各サ
ブフィールドごとに各画素データの各ビットをアドレス
回路１１にシリアルに出力する。
ＶＩＤＥＯは、Ａ／Ｄコンバータ１７に入力される。ま
た、水平同期信号Ｈ及び垂直同期信号Ｖは放電制御タイ
ミング発生回路１６、Ａ／Ｄコンバータ１７、走査数変
換部１８、サブフィールド変換部１９に与えられる。Ａ
／Ｄコンバータ１７は、映像信号ＶＩＤＥＯをデジタル
信号に変換し、その画像データを走査数変換部１８に与
える。走査数変換部１８は、画像データをプラズマディ
スプレイパネル１０の画素数に応じたライン数の画像デ
ータに変換し、各ラインごとの画像データをサブフィー
ルド変換部１９に与える。サブフィールド変換部１９
は、各ラインごとの画像データの各画素データを複数の
サブフィールドに対応する複数のビットに分割し、各サ
ブフィールドごとに各画素データの各ビットをアドレス
回路１１にシリアルに出力する。
【００２９】アドレス回路１１は、サブフィールド変換
部１９から各サブフィールドごとにシリアルに与えられ
るデータをパラレルデータに変換し、そのパラレルデー
タに基づいてアドレス電極にアドレスパルス電圧を供給
する。放電制御タイミング発生回路１６は、水平同期信
号Ｈ及び垂直同期信号Ｖを基準として、放電制御タイミ
ング信号を発生し、それぞれアドレス回路１１、スキャ
ン回路１２、サステイン回路１３、消去回路１４、サス
テイン回路１５に与える。
部１９から各サブフィールドごとにシリアルに与えられ
るデータをパラレルデータに変換し、そのパラレルデー
タに基づいてアドレス電極にアドレスパルス電圧を供給
する。放電制御タイミング発生回路１６は、水平同期信
号Ｈ及び垂直同期信号Ｖを基準として、放電制御タイミ
ング信号を発生し、それぞれアドレス回路１１、スキャ
ン回路１２、サステイン回路１３、消去回路１４、サス
テイン回路１５に与える。
【００３０】スキャン回路１２は、放電制御タイミング
発生回路１６から与えられる放電制御タイミング信号に
応答してスキャン電極に順に走査パルス電圧を供給す
る。サステイン回路１３は、放電制御タイミング発生回
路１６から与えられる放電制御タイミング信号に基づい
て、スキャン回路を介してスキャン電極にサステインパ
ルス電圧を供給する。消去回路１４は放電制御タイミン
グ発生回路１６から与えられる放電制御信号に基づい
て、スキャン回路１２を介してスキャン電極に消去パル
ス電圧を供給する。サステイン回路１５は、放電制御タ
イミング発生回路１６から与えられる放電制御タイミン
グ信号に基づいて、サステイン電極にサステインパルス
電圧を供給する。
発生回路１６から与えられる放電制御タイミング信号に
応答してスキャン電極に順に走査パルス電圧を供給す
る。サステイン回路１３は、放電制御タイミング発生回
路１６から与えられる放電制御タイミング信号に基づい
て、スキャン回路を介してスキャン電極にサステインパ
ルス電圧を供給する。消去回路１４は放電制御タイミン
グ発生回路１６から与えられる放電制御信号に基づい
て、スキャン回路１２を介してスキャン電極に消去パル
ス電圧を供給する。サステイン回路１５は、放電制御タ
イミング発生回路１６から与えられる放電制御タイミン
グ信号に基づいて、サステイン電極にサステインパルス
電圧を供給する。
【００３１】そして、電源回路２０は、所定の電圧を上
記各回路ブロックに供給する。
記各回路ブロックに供給する。
【００３２】図５に、本実施の形態における対角４２イ
ンチクラスのプラズマディスプレイ装置のサステイン回
路１３、１５の詳細図を示す。図５において、スイッチ
ング素子２１〜２４はシリコンカーバイト（ＳｉＣ）半
導体で作られたパワーＭＯＳＦＥＴにより構成され、ス
イッチング素子２５、２６はシリコンカーバイト（Ｓｉ
Ｃ）半導体で作られたショットキー・バリア・ダイオー
ドにより構成されている。
ンチクラスのプラズマディスプレイ装置のサステイン回
路１３、１５の詳細図を示す。図５において、スイッチ
ング素子２１〜２４はシリコンカーバイト（ＳｉＣ）半
導体で作られたパワーＭＯＳＦＥＴにより構成され、ス
イッチング素子２５、２６はシリコンカーバイト（Ｓｉ
Ｃ）半導体で作られたショットキー・バリア・ダイオー
ドにより構成されている。
【００３３】スイッチング素子２１の出力の一端は電源
ラインＶｓｕｓに接続され、他端はサステイン回路の出
力ＳＵＳに接続されている。スイッチング素子２２の出
力の一端はサステイン回路の出力ＳＵＳに接続され、他
端はグランドに接続されている。スイッチング素子２３
及びスイッチング素子２４は、出力の一端がコンデンサ
２８に接続され、またコンデンサ２８の他端はグランド
に接続されている。また、スイッチング素子２３の出力
の他端はスイッチング素子２５の一端に接続され、スイ
ッチング素子２４の出力の他端はスイッチング素子２６
の一端に接続されている。スイッチング素子２５の他端
とスイッチング素子２６の他端はインダクタンス２７の
一端に接続され、インダクタンス２７の他端はサステイ
ン回路の出力ＳＵＳに接続されている。
ラインＶｓｕｓに接続され、他端はサステイン回路の出
力ＳＵＳに接続されている。スイッチング素子２２の出
力の一端はサステイン回路の出力ＳＵＳに接続され、他
端はグランドに接続されている。スイッチング素子２３
及びスイッチング素子２４は、出力の一端がコンデンサ
２８に接続され、またコンデンサ２８の他端はグランド
に接続されている。また、スイッチング素子２３の出力
の他端はスイッチング素子２５の一端に接続され、スイ
ッチング素子２４の出力の他端はスイッチング素子２６
の一端に接続されている。スイッチング素子２５の他端
とスイッチング素子２６の他端はインダクタンス２７の
一端に接続され、インダクタンス２７の他端はサステイ
ン回路の出力ＳＵＳに接続されている。
【００３４】放電制御タイミング発生回路１６からの制
御信号は、ゲート駆動回路２９〜３２を介してスイッチ
ング素子２１〜２４のゲート端子に印加されている。
御信号は、ゲート駆動回路２９〜３２を介してスイッチ
ング素子２１〜２４のゲート端子に印加されている。
【００３５】図６にサステイン回路１３、１５からの出
力電圧波形及びサステイン回路１３からの出力電流波形
を示す。以下に、サステイン回路１３の動作について説
明する。
力電圧波形及びサステイン回路１３からの出力電流波形
を示す。以下に、サステイン回路１３の動作について説
明する。
【００３６】ｔ１において、サステイン回路１５の出力
電圧が０（Ｖ）よりも少し高い電圧から０（Ｖ）に立ち
下がると、スイッチング素子２２のボディーダイオード
に出力電流ｉ１ａが流れる。そして、ｔ１において同時
にサステイン回路１３のスイッチング素子２３がオンす
ると、コンデンサ２８の１／２・Ｖｓｕｓ（Ｖ）の電圧
にＡ点の電圧が引き上げられ、インダクタンス２７とス
キャン電極の持つコンデンサ成分とが共振を起こす。そ
して、サステイン回路１３の出力電圧は０（Ｖ）からＶ
ｓｕｓ（Ｖ）よりも少し低い電圧まで立ち上がる。
電圧が０（Ｖ）よりも少し高い電圧から０（Ｖ）に立ち
下がると、スイッチング素子２２のボディーダイオード
に出力電流ｉ１ａが流れる。そして、ｔ１において同時
にサステイン回路１３のスイッチング素子２３がオンす
ると、コンデンサ２８の１／２・Ｖｓｕｓ（Ｖ）の電圧
にＡ点の電圧が引き上げられ、インダクタンス２７とス
キャン電極の持つコンデンサ成分とが共振を起こす。そ
して、サステイン回路１３の出力電圧は０（Ｖ）からＶ
ｓｕｓ（Ｖ）よりも少し低い電圧まで立ち上がる。
【００３７】このときスイッチング素子２３、２５には
出力電流ｉ１ｂが流れる。そして出力電流ｉ１ａ、ｉ１
ｂが流れることで、スイッチング素子２３のオン抵抗、
スイッチング素子２５のフォワード電圧による電力損失
が発生する。共振電流が終了すると同時にＡ点の電圧は
出力電圧と同じ電圧まで急峻に立ち上がり、スイッチン
グ素子２５はオフになる。このときスイッチング素子２
５にはリカバリ損失が発生する。
出力電流ｉ１ｂが流れる。そして出力電流ｉ１ａ、ｉ１
ｂが流れることで、スイッチング素子２３のオン抵抗、
スイッチング素子２５のフォワード電圧による電力損失
が発生する。共振電流が終了すると同時にＡ点の電圧は
出力電圧と同じ電圧まで急峻に立ち上がり、スイッチン
グ素子２５はオフになる。このときスイッチング素子２
５にはリカバリ損失が発生する。
【００３８】次に、ｔ２においてスイッチング素子２１
がオンすると、プラズマディスプレイパネル１０を表示
発光させる放電電流と、サステイン回路１３の出力電圧
をＶｓｕｓ（Ｖ）よりも少し低い電圧からＶｓｕｓ
（Ｖ）に引き上げる電流とを複合した出力電流ｉ２がス
イッチング素子２１に流れる。そしてサステイン回路１
３の出力電圧はＶｓｕｓ（Ｖ）に引き上げられる。この
とき、スイッチング素子２１にはオン抵抗による電力損
失が発生する。
がオンすると、プラズマディスプレイパネル１０を表示
発光させる放電電流と、サステイン回路１３の出力電圧
をＶｓｕｓ（Ｖ）よりも少し低い電圧からＶｓｕｓ
（Ｖ）に引き上げる電流とを複合した出力電流ｉ２がス
イッチング素子２１に流れる。そしてサステイン回路１
３の出力電圧はＶｓｕｓ（Ｖ）に引き上げられる。この
とき、スイッチング素子２１にはオン抵抗による電力損
失が発生する。
【００３９】次に、ｔ３において、スイッチング素子２
１、２３がオフとなり、スイッチング素子２４がオンす
ると、コンデンサ２８の１／２・Ｖｓｕｓ（Ｖ）の電圧
にＡ点の電圧が引き下げられ、インダクタンス２７とス
キャン電極の持つコンデンサ成分とが共振を起こし、サ
ステイン回路１３の出力電圧はＶｓｕｓ（Ｖ）から０
（Ｖ）よりも少し高い電圧まで立ち下がる。このときス
イッチング素子２４、２６には出力電流ｉ３が流れ、ス
イッチング素子２４のオン抵抗、スイッチング素子２６
のフォワード電圧による電力損失が発生する。共振電流
が終了すると同時にＡ点の電圧は出力電圧と同じ電圧ま
で急峻に立ち下がり、スイッチング素子２６はオフにな
る。このときスイッチング素子２６にはリカバリ損失が
発生する。
１、２３がオフとなり、スイッチング素子２４がオンす
ると、コンデンサ２８の１／２・Ｖｓｕｓ（Ｖ）の電圧
にＡ点の電圧が引き下げられ、インダクタンス２７とス
キャン電極の持つコンデンサ成分とが共振を起こし、サ
ステイン回路１３の出力電圧はＶｓｕｓ（Ｖ）から０
（Ｖ）よりも少し高い電圧まで立ち下がる。このときス
イッチング素子２４、２６には出力電流ｉ３が流れ、ス
イッチング素子２４のオン抵抗、スイッチング素子２６
のフォワード電圧による電力損失が発生する。共振電流
が終了すると同時にＡ点の電圧は出力電圧と同じ電圧ま
で急峻に立ち下がり、スイッチング素子２６はオフにな
る。このときスイッチング素子２６にはリカバリ損失が
発生する。
【００４０】次に、ｔ４においてスイッチング素子２２
がオンすると、サステイン回路１３の出力電圧を０
（Ｖ）よりも少し高い電圧から０（Ｖ）に引き下げる出
力電流ｉ４ａがスイッチング素子２２に流れる。そして
サステイン回路１３の出力電圧は０（Ｖ）に引き下げら
れる。そしてｔ４において同時に、サステイン回路１５
の出力電圧波形の立ち上がりによって生じる出力電流ｉ
４ｂがスイッチング素子２２に流れる。
がオンすると、サステイン回路１３の出力電圧を０
（Ｖ）よりも少し高い電圧から０（Ｖ）に引き下げる出
力電流ｉ４ａがスイッチング素子２２に流れる。そして
サステイン回路１３の出力電圧は０（Ｖ）に引き下げら
れる。そしてｔ４において同時に、サステイン回路１５
の出力電圧波形の立ち上がりによって生じる出力電流ｉ
４ｂがスイッチング素子２２に流れる。
【００４１】次に、ｔ５においてスイッチング素子２２
のオン状態は継続され、プラズマディスプレイパネルを
表示発光させる放電電流と、サステイン回路の出力電圧
を０（Ｖ）よりも少し高い電圧から０（Ｖ）に引き下げ
る電流とを複合した出力電流ｉ５がスイッチング素子２
２に流れる。
のオン状態は継続され、プラズマディスプレイパネルを
表示発光させる放電電流と、サステイン回路の出力電圧
を０（Ｖ）よりも少し高い電圧から０（Ｖ）に引き下げ
る電流とを複合した出力電流ｉ５がスイッチング素子２
２に流れる。
【００４２】次に、ｔ６においてスイッチング素子２２
のオン状態は継続され、サステイン回路１５の出力電圧
波形の立ち下がりによって生じる出力電流ｉ６がスイッ
チング素子２２のボディーダイオードに流れる。
のオン状態は継続され、サステイン回路１５の出力電圧
波形の立ち下がりによって生じる出力電流ｉ６がスイッ
チング素子２２のボディーダイオードに流れる。
【００４３】ところで、ｔ４〜ｔ６の間、スイッチング
素子２２にはオン抵抗による電力損失が発生する。対角
４２インチクラスのプラズマディスプレイ装置の場合、
上記のサステイン回路の出力電圧波形は電圧が１７０
（Ｖ）（＝Ｖｓｕｓ）、１周期が５（μｓ）程度であ
る。また、ｉ１ｂ、ｉ３、ｉ４ｂ、ｉ６はピークで５０
（Ａ）程度、ｉ２、ｉ５はピークで２００（Ａ）程度の
大きさである。上記サステイン回路のスイッチング素子
の電力損失は、スイッチング素子２１〜２４のオン抵抗
及びスイッチング時間、スイッチング素子２５、２６の
フォワード電圧、リカバリ電流及びリカバリ時間で決ま
る。
素子２２にはオン抵抗による電力損失が発生する。対角
４２インチクラスのプラズマディスプレイ装置の場合、
上記のサステイン回路の出力電圧波形は電圧が１７０
（Ｖ）（＝Ｖｓｕｓ）、１周期が５（μｓ）程度であ
る。また、ｉ１ｂ、ｉ３、ｉ４ｂ、ｉ６はピークで５０
（Ａ）程度、ｉ２、ｉ５はピークで２００（Ａ）程度の
大きさである。上記サステイン回路のスイッチング素子
の電力損失は、スイッチング素子２１〜２４のオン抵抗
及びスイッチング時間、スイッチング素子２５、２６の
フォワード電圧、リカバリ電流及びリカバリ時間で決ま
る。
【００４４】本実施の形態では、これらのスイッチング
素子にシリコンカーバイト半導体で作られたスイッチン
グ素子を使用する構成にしている。シリコンカーバイト
半導体で作られたスイッチング素子は、高耐電圧、高電
流密度、低オン抵抗、高速動作、高温動作など多くの優
れた特長を持つことが知られている。
素子にシリコンカーバイト半導体で作られたスイッチン
グ素子を使用する構成にしている。シリコンカーバイト
半導体で作られたスイッチング素子は、高耐電圧、高電
流密度、低オン抵抗、高速動作、高温動作など多くの優
れた特長を持つことが知られている。
【００４５】すなわち、スイッチング素子２１〜２４は
オン抵抗が小さくスイッチング時間の小さいものを使用
できる。また、スイッチング素子２５、２６はシリコン
カーバイト半導体を用いることで、高耐電圧のショット
キー・バリア・ダイオードが可能となるので、フォワー
ド電圧、リカバリ電流、リカバリ時間の小さいものを使
用できる。また、スイッチング素子２１〜２６は、シリ
コン半導体の上限であったジャンクション温度１５０℃
を超える条件で使用できるようになり、ジャンクション
温度４００℃以上の高温で使用できるものも実現可能で
ある。
オン抵抗が小さくスイッチング時間の小さいものを使用
できる。また、スイッチング素子２５、２６はシリコン
カーバイト半導体を用いることで、高耐電圧のショット
キー・バリア・ダイオードが可能となるので、フォワー
ド電圧、リカバリ電流、リカバリ時間の小さいものを使
用できる。また、スイッチング素子２１〜２６は、シリ
コン半導体の上限であったジャンクション温度１５０℃
を超える条件で使用できるようになり、ジャンクション
温度４００℃以上の高温で使用できるものも実現可能で
ある。
【００４６】したがって、スイッチング素子２１〜２６
の電力損失を小さくできるとともにジャンクション温度
の制約がほとんどなくなるので、全体のスイッチング素
子及び回路のサイズを小さくでき、並列個数を大幅に削
減できると同時に、スイッチング素子の放熱機構を大幅
に簡略化できることになる。シリコンカーバイト半導体
で作られたスイッチング素子は、並列で用いても温度上
昇による電流集中が起こらないという優れた特性を有す
るが、特に各スイッチを単一のスイッチング素子にでき
る場合は、スイッチング素子間にある特性や配線のイン
ピーダンス差による電流集中の問題もなくなり、スイッ
チング素子の電流能力をより効率的に小さくできる。
の電力損失を小さくできるとともにジャンクション温度
の制約がほとんどなくなるので、全体のスイッチング素
子及び回路のサイズを小さくでき、並列個数を大幅に削
減できると同時に、スイッチング素子の放熱機構を大幅
に簡略化できることになる。シリコンカーバイト半導体
で作られたスイッチング素子は、並列で用いても温度上
昇による電流集中が起こらないという優れた特性を有す
るが、特に各スイッチを単一のスイッチング素子にでき
る場合は、スイッチング素子間にある特性や配線のイン
ピーダンス差による電流集中の問題もなくなり、スイッ
チング素子の電流能力をより効率的に小さくできる。
【００４７】このように、プラズマディスプレイパネル
のサステイン回路に用いるスイッチング素子に、シリコ
ンカーバイト半導体で作られたスイッチング素子を用い
れば、スイッチング素子の電力損失を小さくでき、並列
個数が少なく放熱機構が簡略なサステイン回路を実現で
きる。
のサステイン回路に用いるスイッチング素子に、シリコ
ンカーバイト半導体で作られたスイッチング素子を用い
れば、スイッチング素子の電力損失を小さくでき、並列
個数が少なく放熱機構が簡略なサステイン回路を実現で
きる。
【００４８】図７に、本発明のプラズマディスプレイ装
置における第二の実施の形態において、対角４２インチ
クラスのプラズマディスプレイ装置に使われるサステイ
ン回路１３、１５の詳細図を示す。なお、サステイン回
路１３、１５以外の部分については、第一の実施の形態
と同じであるので、説明を省略する。
置における第二の実施の形態において、対角４２インチ
クラスのプラズマディスプレイ装置に使われるサステイ
ン回路１３、１５の詳細図を示す。なお、サステイン回
路１３、１５以外の部分については、第一の実施の形態
と同じであるので、説明を省略する。
【００４９】図７において、スイッチング素子４０〜４
３は、シリコンカーバイト半導体で作られたパワーＭＯ
ＳＦＥＴで構成されている。スイッチング素子４０の出
力の一端は電源ラインＶｓｕｓに接続され、他端はサス
テイン回路の出力ＳＵＳに接続されている。スイッチン
グ素子４１の出力の一端はサステイン回路の出力ＳＵＳ
に、他端はグランドに接続されている。スイッチング素
子４２の出力の一端は、コンデンサ４５の一端に接続さ
れ、このコンデンサ４５の他端はグランドに接続されて
いる。また、スイッチング素子４２の出力の他端は、ス
イッチング素子４３の一端に接続され、スイッチング素
子４３の出力の他端はインダクタンス４４の一端に接続
されている。スイッチング素子４２とスイッチング素子
４３は導通方向が逆方向を向いて直列接続されており、
ボディーダイオードを利用した双方向の電流制御が可能
なスイッチを構成している。また、インダクタンス４４
の他端はサステイン回路の出力ＳＵＳに接続されてい
る。
３は、シリコンカーバイト半導体で作られたパワーＭＯ
ＳＦＥＴで構成されている。スイッチング素子４０の出
力の一端は電源ラインＶｓｕｓに接続され、他端はサス
テイン回路の出力ＳＵＳに接続されている。スイッチン
グ素子４１の出力の一端はサステイン回路の出力ＳＵＳ
に、他端はグランドに接続されている。スイッチング素
子４２の出力の一端は、コンデンサ４５の一端に接続さ
れ、このコンデンサ４５の他端はグランドに接続されて
いる。また、スイッチング素子４２の出力の他端は、ス
イッチング素子４３の一端に接続され、スイッチング素
子４３の出力の他端はインダクタンス４４の一端に接続
されている。スイッチング素子４２とスイッチング素子
４３は導通方向が逆方向を向いて直列接続されており、
ボディーダイオードを利用した双方向の電流制御が可能
なスイッチを構成している。また、インダクタンス４４
の他端はサステイン回路の出力ＳＵＳに接続されてい
る。
【００５０】放電制御タイミング発生回路１６からの制
御信号は、ゲート駆動回路４６〜４９を介してスイッチ
ング素子４０〜４３のゲート端子に印加されている。
御信号は、ゲート駆動回路４６〜４９を介してスイッチ
ング素子４０〜４３のゲート端子に印加されている。
【００５１】図７に示すサステイン回路からの出力電圧
波形及び出力電流波形は、図５に示すサステイン回路と
同様、図６に示す波形となる。図７に示すサステイン回
路の動作が図５と異なる点はダイオードの役割をパワー
ＭＯＳＦＥＴのボディーダイオードで代用させたことで
ある。以下、図７に示すサステイン回路の動作について
図６を用いて説明する。
波形及び出力電流波形は、図５に示すサステイン回路と
同様、図６に示す波形となる。図７に示すサステイン回
路の動作が図５と異なる点はダイオードの役割をパワー
ＭＯＳＦＥＴのボディーダイオードで代用させたことで
ある。以下、図７に示すサステイン回路の動作について
図６を用いて説明する。
【００５２】ｔ１において、サステイン回路１５の出力
電圧が０（Ｖ）よりも少し高い電圧から０（Ｖ）に立ち
下がると、スイッチング素子４１のボディーダイオード
に出力電流ｉ１ａが流れる。そして、ｔ１において、同
時にサステイン回路１３のスイッチング素子４２がオン
すると、コンデンサ４５の１／２・Ｖｓｕｓ（Ｖ）の電
圧がスイッチング素子４２、スイッチング素子４３のボ
ディーダイオードを介してＡ点に供給されてＡ点の電圧
が引き上げられ、インダクタンス４４とスキャン電極の
持つコンデンサ成分とが共振を開始する。そして、サス
テイン回路１３の出力電圧は０（Ｖ）からＶｓｕｓ
（Ｖ）よりも少し低い電圧まで立ち上がる。
電圧が０（Ｖ）よりも少し高い電圧から０（Ｖ）に立ち
下がると、スイッチング素子４１のボディーダイオード
に出力電流ｉ１ａが流れる。そして、ｔ１において、同
時にサステイン回路１３のスイッチング素子４２がオン
すると、コンデンサ４５の１／２・Ｖｓｕｓ（Ｖ）の電
圧がスイッチング素子４２、スイッチング素子４３のボ
ディーダイオードを介してＡ点に供給されてＡ点の電圧
が引き上げられ、インダクタンス４４とスキャン電極の
持つコンデンサ成分とが共振を開始する。そして、サス
テイン回路１３の出力電圧は０（Ｖ）からＶｓｕｓ
（Ｖ）よりも少し低い電圧まで立ち上がる。
【００５３】このときスイッチング素子４２、４３には
出力電流ｉ１ｂが流れる。そして出力電流ｉ１ａ、ｉ１
ｂが流れることで、スイッチング素子４２のオン抵抗、
スイッチング素子４３のボディーダイオードのフォワー
ド電圧による電力損失が発生する。ここでスイッチング
素子４３のボディーダイオードのフォワード電圧による
電力損失が問題になる場合は、ボディーダイオードに電
流が流れている期間の少なくとも一部の期間、スイッチ
ング素子４３のＦＥＴ部分をオンにして使用すればよ
い。共振電流が終了すると同時にＡ点の電圧は出力電圧
と同じ電圧まで急峻に立ち上がり、スイッチング素子４
３のボディーダイオードはオフになる。このときスイッ
チング素子４３にはリカバリ損失が発生する。このリカ
バリは、シリコン半導体で作られたスイッチング素子に
比べて早く損失が非常に小さい。
出力電流ｉ１ｂが流れる。そして出力電流ｉ１ａ、ｉ１
ｂが流れることで、スイッチング素子４２のオン抵抗、
スイッチング素子４３のボディーダイオードのフォワー
ド電圧による電力損失が発生する。ここでスイッチング
素子４３のボディーダイオードのフォワード電圧による
電力損失が問題になる場合は、ボディーダイオードに電
流が流れている期間の少なくとも一部の期間、スイッチ
ング素子４３のＦＥＴ部分をオンにして使用すればよ
い。共振電流が終了すると同時にＡ点の電圧は出力電圧
と同じ電圧まで急峻に立ち上がり、スイッチング素子４
３のボディーダイオードはオフになる。このときスイッ
チング素子４３にはリカバリ損失が発生する。このリカ
バリは、シリコン半導体で作られたスイッチング素子に
比べて早く損失が非常に小さい。
【００５４】次に、ｔ２においてスイッチング素子４０
がオンすると、プラズマディスプレイパネル１０を表示
発光させる放電電流と、サステイン回路１３の出力電圧
をＶｓｕｓ（Ｖ）よりも少し低い電圧からＶｓｕｓ
（Ｖ）に引き上げる電流とを複合した出力電流ｉ２がス
イッチング素子４０に流れる。そしてサステイン回路１
３の出力電圧はＶｓｕｓ（Ｖ）に引き上げられる。この
とき、スイッチング素子４０にはオン抵抗による電力損
失が発生する。
がオンすると、プラズマディスプレイパネル１０を表示
発光させる放電電流と、サステイン回路１３の出力電圧
をＶｓｕｓ（Ｖ）よりも少し低い電圧からＶｓｕｓ
（Ｖ）に引き上げる電流とを複合した出力電流ｉ２がス
イッチング素子４０に流れる。そしてサステイン回路１
３の出力電圧はＶｓｕｓ（Ｖ）に引き上げられる。この
とき、スイッチング素子４０にはオン抵抗による電力損
失が発生する。
【００５５】次にｔ３において、スイッチング素子４
０、４２がオフとなり、スイッチング素子４３がオンす
ると、コンデンサ４５の１／２・Ｖｓｕｓ（Ｖ）の電圧
がスイッチング素子４２のボディーダイオード、スイッ
チング素子４３を介してＡ点に供給されてＡ点の電圧が
引き下げられ、インダクタンス４４とスキャン電極の持
つコンデンサ成分とが共振を開始する。そして、サステ
イン回路１３の出力電圧はＶｓｕｓ（Ｖ）から０（Ｖ）
よりも少し高い電圧まで立ち下がる。
０、４２がオフとなり、スイッチング素子４３がオンす
ると、コンデンサ４５の１／２・Ｖｓｕｓ（Ｖ）の電圧
がスイッチング素子４２のボディーダイオード、スイッ
チング素子４３を介してＡ点に供給されてＡ点の電圧が
引き下げられ、インダクタンス４４とスキャン電極の持
つコンデンサ成分とが共振を開始する。そして、サステ
イン回路１３の出力電圧はＶｓｕｓ（Ｖ）から０（Ｖ）
よりも少し高い電圧まで立ち下がる。
【００５６】このときスイッチング素子４２、４３には
出力電流ｉ３が流れ、スイッチング素子４３のオン抵
抗、スイッチング素子４２のボディーダイオードのフォ
ワード電圧による電力損失が発生する。ここで、スイッ
チング素子４２のボディーダイオードのフォワード電圧
による電力損失が問題になる場合は、ボディーダイオー
ドに電流が流れている期間の少なくとも一部の期間、ス
イッチング素子４２のＦＥＴ部分をオンにして使用すれ
ばよい。
出力電流ｉ３が流れ、スイッチング素子４３のオン抵
抗、スイッチング素子４２のボディーダイオードのフォ
ワード電圧による電力損失が発生する。ここで、スイッ
チング素子４２のボディーダイオードのフォワード電圧
による電力損失が問題になる場合は、ボディーダイオー
ドに電流が流れている期間の少なくとも一部の期間、ス
イッチング素子４２のＦＥＴ部分をオンにして使用すれ
ばよい。
【００５７】共振電流が終了すると同時にＡ点の電圧は
出力電圧と同じ電圧まで急峻に立ち下がり、スイッチン
グ素子４２のボディーダイオードはオフになる。このと
きスイッチング素子４２にはリカバリ損失が発生する。
出力電圧と同じ電圧まで急峻に立ち下がり、スイッチン
グ素子４２のボディーダイオードはオフになる。このと
きスイッチング素子４２にはリカバリ損失が発生する。
【００５８】次に、ｔ４においてスイッチング素子４１
がオンすると、サステイン回路１３の出力電圧を０
（Ｖ）よりも少し高い電圧から０（Ｖ）に引き下げる出
力電流ｉ４ａがスイッチング素子４１に流れる。そして
サステイン回路１３の出力電圧は０（Ｖ）に引き下げら
れる。そしてｔ４において同時に、相手側にあるサステ
イン回路１５の出力電圧波形の立ち上がりによって生じ
る出力電流ｉ４ｂがスイッチング素子４１に流れる。
がオンすると、サステイン回路１３の出力電圧を０
（Ｖ）よりも少し高い電圧から０（Ｖ）に引き下げる出
力電流ｉ４ａがスイッチング素子４１に流れる。そして
サステイン回路１３の出力電圧は０（Ｖ）に引き下げら
れる。そしてｔ４において同時に、相手側にあるサステ
イン回路１５の出力電圧波形の立ち上がりによって生じ
る出力電流ｉ４ｂがスイッチング素子４１に流れる。
【００５９】次に、ｔ５においてスイッチング素子４１
のオン状態は継続され、プラズマディスプレイパネルを
表示発光させる放電電流と、サステイン回路の出力電圧
を０（Ｖ）よりも少し高い電圧から０（Ｖ）に引き下げ
る電流とを複合した出力電流ｉ５がスイッチング素子４
１に流れる。
のオン状態は継続され、プラズマディスプレイパネルを
表示発光させる放電電流と、サステイン回路の出力電圧
を０（Ｖ）よりも少し高い電圧から０（Ｖ）に引き下げ
る電流とを複合した出力電流ｉ５がスイッチング素子４
１に流れる。
【００６０】次に、ｔ６においてスイッチング素子４１
のオン状態は継続され、相手側にあるサステイン回路１
５の出力電圧波形の立ち下がりによって生じる出力電流
ｉ６がスイッチング素子４１のボディーダイオードに流
れる。
のオン状態は継続され、相手側にあるサステイン回路１
５の出力電圧波形の立ち下がりによって生じる出力電流
ｉ６がスイッチング素子４１のボディーダイオードに流
れる。
【００６１】ところで、ｔ４〜ｔ６の間、スイッチング
素子４１にはオン抵抗による電力損失が発生する。対角
４２インチクラスのプラズマディスプレイ装置の場合、
上記のサステイン回路の出力電圧波形は電圧が１７０
（Ｖ）（＝Ｖｓｕｓ）、１周期が５（μｓ）程度であ
る。また、ｉ１ｂ、ｉ３、ｉ４ｂ、ｉ６はピークで５０
（Ａ）程度、ｉ２、ｉ５はピークで２００（Ａ）程度の
大きさである。上記サステイン回路のスイッチング素子
の電力損失は、スイッチング素子４０〜４３のオン抵抗
及びスイッチング時間、スイッチング素子４２、４３の
ボディーダイオードのフォワード電圧、リカバリ電流及
びリカバリ時間で決まる。
素子４１にはオン抵抗による電力損失が発生する。対角
４２インチクラスのプラズマディスプレイ装置の場合、
上記のサステイン回路の出力電圧波形は電圧が１７０
（Ｖ）（＝Ｖｓｕｓ）、１周期が５（μｓ）程度であ
る。また、ｉ１ｂ、ｉ３、ｉ４ｂ、ｉ６はピークで５０
（Ａ）程度、ｉ２、ｉ５はピークで２００（Ａ）程度の
大きさである。上記サステイン回路のスイッチング素子
の電力損失は、スイッチング素子４０〜４３のオン抵抗
及びスイッチング時間、スイッチング素子４２、４３の
ボディーダイオードのフォワード電圧、リカバリ電流及
びリカバリ時間で決まる。
【００６２】本実施の形態では、これらのスイッチング
素子にシリコンカーバイト半導体で作られたスイッチン
グ素子を使用しており、このようにシリコンカーバイト
半導体で作られたスイッチング素子をサステイン回路に
使用して構成することにより、スイッチング素子４０〜
４３はオン抵抗が小さくスイッチング時間の小さいもの
を使用できる。したがって、これらスイッチング素子の
電力損失を小さくできるとともにジャンクション温度の
制約がほとんどなくなり、全体の素子及び回路サイズを
小さくでき、並列個数を削減できると同時にスイッチン
グ素子の放熱機構を大幅に簡略化できることになる。
素子にシリコンカーバイト半導体で作られたスイッチン
グ素子を使用しており、このようにシリコンカーバイト
半導体で作られたスイッチング素子をサステイン回路に
使用して構成することにより、スイッチング素子４０〜
４３はオン抵抗が小さくスイッチング時間の小さいもの
を使用できる。したがって、これらスイッチング素子の
電力損失を小さくできるとともにジャンクション温度の
制約がほとんどなくなり、全体の素子及び回路サイズを
小さくでき、並列個数を削減できると同時にスイッチン
グ素子の放熱機構を大幅に簡略化できることになる。
【００６３】また、シリコンカーバイト半導体で作られ
たスイッチング素子は、並列で用いても温度上昇による
電流集中が起こらないという優れた特性を有するが、特
に各スイッチを単一のスイッチング素子にできる場合
は、スイッチング素子間にある特性や配線のインピーダ
ンス差による電流集中の問題もなくなり、スイッチング
素子の電流能力を効率的に小さくできる。
たスイッチング素子は、並列で用いても温度上昇による
電流集中が起こらないという優れた特性を有するが、特
に各スイッチを単一のスイッチング素子にできる場合
は、スイッチング素子間にある特性や配線のインピーダ
ンス差による電流集中の問題もなくなり、スイッチング
素子の電流能力を効率的に小さくできる。
【００６４】さらに、本実施の形態の構成にすること
で、スイッチング素子４２、４３のボディーダイオード
が高速のダイオードとして有効に働くので、第一の実施
の形態では必要であったダイオード２５、２６が不要に
なり、サステイン回路をより簡略化できる。
で、スイッチング素子４２、４３のボディーダイオード
が高速のダイオードとして有効に働くので、第一の実施
の形態では必要であったダイオード２５、２６が不要に
なり、サステイン回路をより簡略化できる。
【００６５】また、本実施の形態において、スイッチン
グ素子４２、４３のボディーダイオードのフォワード電
圧による電力損失が問題になる場合は、ボディーダイオ
ードに電流が流れているｔ１、ｔ３の期間の少なくとも
一部の期間だけ、ボディーダイオードに順方向の電流が
流れているスイッチング素子４２または４３のＦＥＴ部
分をオン状態にして使用しているので、その期間は電流
がＦＥＴ部分のオン抵抗に分流することになって、スイ
ッチング素子４２、４３のボディーダイオードのフォワ
ード電圧による電力損失も低減させることができる。
グ素子４２、４３のボディーダイオードのフォワード電
圧による電力損失が問題になる場合は、ボディーダイオ
ードに電流が流れているｔ１、ｔ３の期間の少なくとも
一部の期間だけ、ボディーダイオードに順方向の電流が
流れているスイッチング素子４２または４３のＦＥＴ部
分をオン状態にして使用しているので、その期間は電流
がＦＥＴ部分のオン抵抗に分流することになって、スイ
ッチング素子４２、４３のボディーダイオードのフォワ
ード電圧による電力損失も低減させることができる。
【００６６】なお、上記第二の実施の形態では、図７に
示すように、双方向の電流制御が可能なスイッチング素
子として、スイッチング素子４２、４３を直列接続にし
たものを使用しているが、この部分は１素子で双方向の
電流制御が可能なスイッチング素子であってもよい。シ
リコンカーバイト半導体を用いれば、空乏層の寸法の小
さい横型のスイッチング素子を作れるので、１素子で双
方向の電流制御が可能なスイッチング素子を実現でき
る。
示すように、双方向の電流制御が可能なスイッチング素
子として、スイッチング素子４２、４３を直列接続にし
たものを使用しているが、この部分は１素子で双方向の
電流制御が可能なスイッチング素子であってもよい。シ
リコンカーバイト半導体を用いれば、空乏層の寸法の小
さい横型のスイッチング素子を作れるので、１素子で双
方向の電流制御が可能なスイッチング素子を実現でき
る。
【００６７】また、本発明の第一及び第二の実施の形態
では、各スイッチを単一のスイッチング素子にした場合
を示したが、プラズマディススプレイパネルがさらに大
型でスイッチング素子の電流能力を超えるような場合に
は、複数個のスイッチング素子を並列接続すればよく、
形態はこれに限定されるものではない。
では、各スイッチを単一のスイッチング素子にした場合
を示したが、プラズマディススプレイパネルがさらに大
型でスイッチング素子の電流能力を超えるような場合に
は、複数個のスイッチング素子を並列接続すればよく、
形態はこれに限定されるものではない。
【００６８】また、本発明の第一及び第二の実施の形態
では、シリコンカーバイト半導体で作られたスイッチン
グ素子を例にして説明したが、ダイヤモンド、窒化ガリ
ウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）などのシリコンカ
ーバイト以外のワイドバンドギャップ半導体であっても
よい。
では、シリコンカーバイト半導体で作られたスイッチン
グ素子を例にして説明したが、ダイヤモンド、窒化ガリ
ウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）などのシリコンカ
ーバイト以外のワイドバンドギャップ半導体であっても
よい。
【００６９】
【発明の効果】以上の説明から明らかなように、本発明
によるプラズマディスプレイ装置によれば、サステイン
回路のスイッチング素子の個数を削減できるとともに放
熱機構の小型化ができるので、サステイン回路を簡略に
できる効果が得られる。
によるプラズマディスプレイ装置によれば、サステイン
回路のスイッチング素子の個数を削減できるとともに放
熱機構の小型化ができるので、サステイン回路を簡略に
できる効果が得られる。
【図１】本発明の一実施の形態によるプラズマディスプ
レイ装置のパネルの概略構成を示す斜視図
レイ装置のパネルの概略構成を示す斜視図
【図２】同プラズマディスプレイ装置のパネルの電極配
列を示す説明図
列を示す説明図
【図３】同プラズマディスプレイ装置の駆動方法の一例
を示す波形図
を示す波形図
【図４】同プラズマディスプレイ装置の表示駆動回路の
一例を示すブロック回路図
一例を示すブロック回路図
【図５】同プラズマディスプレイ装置のサステイン回路
の一例を示す回路図
の一例を示す回路図
【図６】同プラズマディスプレイ装置のサステイン回路
の出力波形の一例を示す波形図
の出力波形の一例を示す波形図
【図７】同プラズマディスプレイ装置のサステイン回路
の一例を示す回路図
の一例を示す回路図
【図８】従来のプラズマディスプレイ装置のサステイン
回路の一例を示す回路図
回路の一例を示す回路図
【図９】従来のプラズマディスプレイ装置のサステイン
回路の出力波形の一例を示す波形図
回路の出力波形の一例を示す波形図
１ 基板
２ａ スキャン電極
２ｂ サステイン電極
３ 誘電体層
４ 保護膜
５ 基板
６ オーバーコート層
７ アドレス電極
８ 隔壁
９ 蛍光体層
１０ プラズマディスプレイパネル
１１ アドレス回路
１２ スキャン回路
１３ サステイン回路
１４ 消去回路
１５ サステイン回路
１６ 放電制御タイミング発生回路
１７ Ａ／Ｄコンバータ
１８ 走査線数変換部
１９ サブフィールド変換部
２０ 電源回路
２１〜２６ スイッチング素子
２７ インダクタンス
２８ コンデンサ
２９〜３２ ゲート駆動回路
４０〜４３ スイッチング素子
４４ インダクタンス
４５ コンデンサ
４６〜４９ ゲート駆動回路
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/47 Ｇ０９Ｇ 3/28 Ｊ
29/872 Ｅ
Ｈ０４Ｎ 5/66 １０１ Ｈ０１Ｌ 29/48 Ｄ
(72)発明者 隈本 重實
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 笠原 光弘
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 4M104 AA03 AA04 AA06 AA10 CC03
GG03 GG09 GG10 GG14 HH20
5C058 AA11 AB01 BA01 BA23 BA26
BB25
5C080 AA05 BB05 DD20 DD22 DD28
HH04 HH05 JJ02 JJ03 JJ04
JJ06
5G435 AA18 BB06 GG44
Claims (7)
- 【請求項１】 プラズマディスプレイパネルの電極にサ
ステインパルス電圧を供給するサステイン回路を備え、
このサステイン回路に、ワイドバンドギャップ半導体で
作られたスイッチング素子を用いたことを特徴とするプ
ラズマディスプレイ装置。 - 【請求項２】 ワイドバンドギャップ半導体がシリコン
カーバイト半導体であることを特徴とする請求項１に記
載のプラズマディスプレイ装置。 - 【請求項３】 スイッチング素子のジャンクション温度
を、１５０℃を超える温度にして使用することを特徴と
する請求項１に記載のプラズマディスプレイ装置。 - 【請求項４】 サステイン回路の各スイッチが単一のス
イッチング素子であることを特徴とする請求項１に記載
のプラズマディスプレイ装置。 - 【請求項５】 サステイン回路のスイッチング素子のう
ち、プラズマディスプレイパネルの電極が持つコンデン
サ成分とサステイン回路に備えられたインダクタンスと
の共振電流の経路を形成するスイッチング素子に、双方
向の電流制御が可能なスイッチング素子を用いたことを
特徴とする請求項１に記載のプラズマディスプレイ装
置。 - 【請求項６】 プラズマディスプレイパネルの電極にサ
ステインパルス電圧を供給しかつ複数個のスイッチング
素子を有するサステイン回路を備え、このサステイン回
路のスイッチング素子のうち、プラズマディスプレイパ
ネルの電極が持つコンデンサ成分とサステイン回路に備
えられたインダクタンスとの共振電流の経路を形成する
スイッチング素子に、ワイドバンドギャップ半導体で作
られ、かつ双方向の電流制御が可能な構造を持つスイッ
チング素子を用いたことを特徴とするプラズマディスプ
レイ装置。 - 【請求項７】 双方向の電流制御が可能なスイッチング
素子が有するボディーダイオードに順方向の電流が流れ
ている期間において、双方向の電流制御が可能なスイッ
チング素子をオン状態にして使用することを特徴とする
請求項５または６に記載のプラズマディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002027843A JP2003228320A (ja) | 2002-02-05 | 2002-02-05 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002027843A JP2003228320A (ja) | 2002-02-05 | 2002-02-05 | プラズマディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003228320A true JP2003228320A (ja) | 2003-08-15 |
Family
ID=27749244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002027843A Pending JP2003228320A (ja) | 2002-02-05 | 2002-02-05 | プラズマディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003228320A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005316360A (ja) * | 2004-03-31 | 2005-11-10 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動装置 |
| WO2006022387A1 (ja) * | 2004-08-26 | 2006-03-02 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びそれを用いたモジュール |
| JP2006322976A (ja) * | 2005-05-17 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| WO2007023744A1 (ja) * | 2005-08-23 | 2007-03-01 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置 |
| JP2007163920A (ja) * | 2005-12-15 | 2007-06-28 | Pioneer Electronic Corp | 表示パネルの駆動装置 |
| WO2008062800A1 (en) | 2006-11-20 | 2008-05-29 | Panasonic Corporation | Semiconductor device and its drive method |
| US7486257B2 (en) | 2003-11-10 | 2009-02-03 | Samsung Sdi Co., Ltd. | Plasma display panel and driving method thereof |
| JP2009042256A (ja) * | 2007-08-06 | 2009-02-26 | Hitachi Ltd | プラズマディスプレイ装置 |
| US7550781B2 (en) | 2004-02-12 | 2009-06-23 | International Rectifier Corporation | Integrated III-nitride power devices |
| JP2010044415A (ja) * | 2009-11-13 | 2010-02-25 | Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| CN104170254A (zh) * | 2012-03-16 | 2014-11-26 | 德克萨斯仪器股份有限公司 | 用于保护氮化镓场效应晶体管的栅极的驱动器电路的系统和设备 |
| US9437724B2 (en) | 2014-04-21 | 2016-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04155379A (ja) * | 1990-10-19 | 1992-05-28 | Hitachi Ltd | 画像表示装置 |
| JPH04301676A (ja) * | 1991-03-29 | 1992-10-26 | Nec Corp | 多値出力駆動装置 |
| JPH06130914A (ja) * | 1992-06-09 | 1994-05-13 | Nec Corp | プラズマディスプレイの駆動装置 |
| JPH0766704A (ja) * | 1993-08-30 | 1995-03-10 | Nec Corp | パルス回路 |
| JPH08152865A (ja) * | 1994-09-28 | 1996-06-11 | Nec Corp | プラズマディスプレイパネルの駆動回路 |
| JPH1012565A (ja) * | 1996-06-20 | 1998-01-16 | Kobe Steel Ltd | ダイヤモンド半導体装置及びその製造方法 |
| JPH1025975A (ja) * | 1996-05-07 | 1998-01-27 | Masanobu Kujirada | 窓装置 |
| JPH11214396A (ja) * | 1998-01-23 | 1999-08-06 | Kobe Steel Ltd | ダイヤモンドトランジスタ |
| JP2000132140A (ja) * | 1998-10-22 | 2000-05-12 | Mitsubishi Electric Corp | 表示装置 |
| EP1065650A2 (en) * | 1999-06-30 | 2001-01-03 | Fujitsu Limited | Driving apparatus and method for a plasma display panel |
| JP2001177110A (ja) * | 1999-12-21 | 2001-06-29 | Sumitomo Electric Ind Ltd | 横型接合型電界効果トランジスタ |
| JP2001244464A (ja) * | 2000-03-02 | 2001-09-07 | Sanyo Electric Works Ltd | 金属酸化物トランジスタの製造方法 |
| WO2001086727A2 (en) * | 2000-05-10 | 2001-11-15 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors and methods of fabricating silicon carbide metal-semiconductor field effect transistors |
| JP2001320042A (ja) * | 2000-05-02 | 2001-11-16 | Furukawa Electric Co Ltd:The | ＧａＮ系トランジスタ |
| JP2001352065A (ja) * | 2000-04-06 | 2001-12-21 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
| JP2002016262A (ja) * | 2000-04-25 | 2002-01-18 | Furukawa Electric Co Ltd:The | 縦型電界効果トランジスタ |
-
2002
- 2002-02-05 JP JP2002027843A patent/JP2003228320A/ja active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04155379A (ja) * | 1990-10-19 | 1992-05-28 | Hitachi Ltd | 画像表示装置 |
| JPH04301676A (ja) * | 1991-03-29 | 1992-10-26 | Nec Corp | 多値出力駆動装置 |
| JPH06130914A (ja) * | 1992-06-09 | 1994-05-13 | Nec Corp | プラズマディスプレイの駆動装置 |
| JPH0766704A (ja) * | 1993-08-30 | 1995-03-10 | Nec Corp | パルス回路 |
| JPH08152865A (ja) * | 1994-09-28 | 1996-06-11 | Nec Corp | プラズマディスプレイパネルの駆動回路 |
| JPH1025975A (ja) * | 1996-05-07 | 1998-01-27 | Masanobu Kujirada | 窓装置 |
| JPH1012565A (ja) * | 1996-06-20 | 1998-01-16 | Kobe Steel Ltd | ダイヤモンド半導体装置及びその製造方法 |
| JPH11214396A (ja) * | 1998-01-23 | 1999-08-06 | Kobe Steel Ltd | ダイヤモンドトランジスタ |
| JP2000132140A (ja) * | 1998-10-22 | 2000-05-12 | Mitsubishi Electric Corp | 表示装置 |
| EP1065650A2 (en) * | 1999-06-30 | 2001-01-03 | Fujitsu Limited | Driving apparatus and method for a plasma display panel |
| JP2001177110A (ja) * | 1999-12-21 | 2001-06-29 | Sumitomo Electric Ind Ltd | 横型接合型電界効果トランジスタ |
| JP2001244464A (ja) * | 2000-03-02 | 2001-09-07 | Sanyo Electric Works Ltd | 金属酸化物トランジスタの製造方法 |
| JP2001352065A (ja) * | 2000-04-06 | 2001-12-21 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
| JP2002016262A (ja) * | 2000-04-25 | 2002-01-18 | Furukawa Electric Co Ltd:The | 縦型電界効果トランジスタ |
| JP2001320042A (ja) * | 2000-05-02 | 2001-11-16 | Furukawa Electric Co Ltd:The | ＧａＮ系トランジスタ |
| WO2001086727A2 (en) * | 2000-05-10 | 2001-11-15 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors and methods of fabricating silicon carbide metal-semiconductor field effect transistors |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7486257B2 (en) | 2003-11-10 | 2009-02-03 | Samsung Sdi Co., Ltd. | Plasma display panel and driving method thereof |
| US7550781B2 (en) | 2004-02-12 | 2009-06-23 | International Rectifier Corporation | Integrated III-nitride power devices |
| JP2005316360A (ja) * | 2004-03-31 | 2005-11-10 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動装置 |
| WO2006022387A1 (ja) * | 2004-08-26 | 2006-03-02 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びそれを用いたモジュール |
| US7436031B2 (en) | 2004-08-26 | 2008-10-14 | Matsushita Electric Industrial Co., Ltd. | Device for implementing an inverter having a reduced size |
| JP2006322976A (ja) * | 2005-05-17 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| WO2007023744A1 (ja) * | 2005-08-23 | 2007-03-01 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置 |
| JP2007163920A (ja) * | 2005-12-15 | 2007-06-28 | Pioneer Electronic Corp | 表示パネルの駆動装置 |
| US8077119B2 (en) | 2005-12-15 | 2011-12-13 | Panasonic Corporation | Display panel drive apparatus having a noise reducing driver |
| US8203376B2 (en) | 2006-11-20 | 2012-06-19 | Panasonic Corporation | Semiconductor device and method for driving the same |
| WO2008062800A1 (en) | 2006-11-20 | 2008-05-29 | Panasonic Corporation | Semiconductor device and its drive method |
| USRE45989E1 (en) | 2006-11-20 | 2016-04-26 | Panasonic Corporation | Semiconductor device and method for driving the same |
| JP2009042256A (ja) * | 2007-08-06 | 2009-02-26 | Hitachi Ltd | プラズマディスプレイ装置 |
| JP2010044415A (ja) * | 2009-11-13 | 2010-02-25 | Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| CN104170254A (zh) * | 2012-03-16 | 2014-11-26 | 德克萨斯仪器股份有限公司 | 用于保护氮化镓场效应晶体管的栅极的驱动器电路的系统和设备 |
| CN104170254B (zh) * | 2012-03-16 | 2017-04-05 | 德克萨斯仪器股份有限公司 | 用于保护氮化镓场效应晶体管的栅极的驱动器电路的系统和设备 |
| US9437724B2 (en) | 2014-04-21 | 2016-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7852289B2 (en) | Plasma display panel driving circuit and plasma display apparatus | |
| JP4114216B2 (ja) | 表示装置及びその駆動方法 | |
| US6794823B2 (en) | Planar display panel controller | |
| JP2003228320A (ja) | プラズマディスプレイ装置 | |
| JP2001042827A (ja) | ディスプレイ装置及びディスプレイパネルの駆動回路 | |
| US6111555A (en) | System and method for driving a flat panel display and associated driver circuit | |
| US20050231440A1 (en) | Plasma display panel driver and plasma display | |
| US7880689B2 (en) | Drive circuit | |
| JP2005122183A (ja) | エレクトロルミネセンス表示装置 | |
| US7319441B2 (en) | Supply device for electrodes of a plasma display panel | |
| JP5076042B2 (ja) | ディスプレイパネル駆動回路 | |
| JP2003066902A (ja) | ディスプレイパネル駆動回路 | |
| US5966107A (en) | Method for driving a plasma display panel | |
| US7768481B2 (en) | Plasma display apparatus | |
| US7352343B2 (en) | Energy recovering apparatus and method for plasma display panel | |
| EP0829846A2 (en) | Driving method and circuit for display and display apparatus using thereof | |
| US7777694B2 (en) | Plasma display apparatus and method for driving the same | |
| US20090179829A1 (en) | Plasma display panel driving circuit and plasma display apparatus | |
| KR100882636B1 (ko) | 평판 표시 소자 및 그 구동 방법 | |
| US20110084957A1 (en) | Plasma display panel drive circuit and plasma display device | |
| US20110090211A1 (en) | Circuit for driving plasma display panel and plasma display device | |
| JP2008197426A (ja) | プラズマディスプレイ装置およびプラズマディスプレイ装置用駆動回路 | |
| JPWO2009004685A1 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| KR100547978B1 (ko) | 에너지 회수방법 | |
| US20080061704A1 (en) | Plasma Display Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |