JP2003204294A - Transmission diversity delay correction system - Google Patents
Transmission diversity delay correction systemInfo
- Publication number
- JP2003204294A JP2003204294A JP2002001688A JP2002001688A JP2003204294A JP 2003204294 A JP2003204294 A JP 2003204294A JP 2002001688 A JP2002001688 A JP 2002001688A JP 2002001688 A JP2002001688 A JP 2002001688A JP 2003204294 A JP2003204294 A JP 2003204294A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- signal
- input
- output
- distributor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 52
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 23
- 230000003111 delayed effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000032683 aging Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Radio Transmission System (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、移動通信に用いら
れるダイバーシチ方式の送信機に関し、特に2つの送信
部から同じ変調波を送信して、受信点においてそれらの
変調波を受信することによりダイバーシチ利得を得る送
信ダイバーシチ方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a diversity type transmitter used in mobile communication, and more particularly, to transmitting the same modulated waves from two transmitters and receiving the modulated waves at a receiving point. The present invention relates to a transmission diversity method for obtaining a gain.
【0002】[0002]
【従来の技術】従来、同時に2つの送信部から同じ変調
波を送信して、受信点においてそれらの変調タイミング
が一致することでダイバーシチ利得を得るような送信ダ
イバーシチ方式においては、送信出力端において変調タ
イミングが一致している(少なくとも許容範囲内であ
る)必要がある。したがってこのような目的で使用する
ダイバーシチ方式の送信部はそれぞれの変調波データの
遅延時間差を許容範囲内に抑える必要がある。2. Description of the Related Art Conventionally, in a transmission diversity system in which the same modulated wave is transmitted from two transmitting sections at the same time and their modulation timings are matched at a receiving point to obtain a diversity gain, modulation is performed at a transmission output end. Timings must match (at least within acceptable limits). Therefore, the transmitter of the diversity system used for such a purpose needs to suppress the delay time difference of each modulated wave data within an allowable range.
【0003】これらの変調部の遅延時間に差を生じる原
因としては、回路部品の遅延時間にばらつきがあること
が挙げられる。特にRF周波数に変換される前の中間周
波数(IF)に実装されるIFフィルタにおける遅延量
のばらつきの影響が大きい。そのためダイバーシチ方式
の送信機を実現するためには、それぞれの送信部におけ
る遅延時間の制御が必要になってくる。The cause of the difference in the delay times of these modulators is that the delay times of the circuit parts vary. Especially, the influence of the variation in the delay amount in the IF filter mounted on the intermediate frequency (IF) before being converted into the RF frequency is large. Therefore, in order to realize a diversity transmitter, it is necessary to control the delay time in each transmitter.
【0004】そこで、従来、遅延量を制御するために実
際に使用する送信部の遅延量を測定し、生産時に遅延補
正するという方式がとられていた。しかしこの方式の場
合、生産時に遅延量を測定する必要があるので生産効率
が悪い。また、生産時のみ設定されるだけであるため、
運用中に温度変動や経年変化によって遅延量の差に変化
があった場合には、期待通りのダイバーシチ利得が得ら
れなくなる場合があるという問題点があった。Therefore, conventionally, there has been adopted a method of measuring the delay amount of the transmitter actually used to control the delay amount and correcting the delay at the time of production. However, in this method, it is necessary to measure the delay amount at the time of production, so that the production efficiency is poor. Also, since it is only set during production,
There is a problem that the expected diversity gain may not be obtained if the difference in delay amount changes due to temperature fluctuations or aging changes during operation.
【0005】このような問題を解決する送信ダイバーシ
チ遅延補正方式の一例が、特願2000−177110
号として出願されている。図7は、該出願において提案
されている送信ダイバーシチ遅延補正方式を示すブロッ
ク図である。An example of a transmission diversity delay correction method that solves such a problem is Japanese Patent Application No. 2000-177110.
It has been filed as an issue. FIG. 7 is a block diagram showing a transmission diversity delay correction method proposed in the application.
【0006】図7において、ベースバンド信号発生器1
01で生成されたベースバンド信号は、2つの送信部1
00a,100bに入力される。それぞれの送信部に入
力されたベースバンド信号は、遅延回路102a,10
2bを通って変調器103a、103bに入力される。
変調器103a、103bは、ベースバンド信号から変
調波を生成する。変調波は周波数変換器104a、10
4bでRF信号に変換され、増幅器105a、105b
で規定の電力まで増幅され、分配器106a,106b
を経由して送信部から出力される。In FIG. 7, the baseband signal generator 1
The baseband signal generated in 01 is transmitted by the two transmitters 1
00a, 100b. The baseband signals input to the respective transmission units are delayed by the delay circuits 102a and 10a.
It is input to the modulators 103a and 103b through 2b.
The modulators 103a and 103b generate a modulated wave from the baseband signal. The modulated waves are frequency converters 104a, 10
4b is converted into an RF signal, and the amplifiers 105a and 105b
Is amplified to the specified power by the distributors 106a and 106b.
It is output from the transmission unit via.
【0007】一方、分配器106a,106bで分配さ
れた各送信出力の一部は、検波器109a,109bで
検波されて比較器113に出力される。比較器113で
は、分配器106a,106bの検波出力を比較し、比
較信号を遅延量制御回路110へ出力する。遅延量制御
回路110は、入力された比較信号に基づいて、各送信
部100a,100bから出力されるRF信号a,bの
遅延時間の差が許容値内に収まるように各送信部の遅延
回路102a,102bの遅延量を自動的に制御する。On the other hand, a part of each transmission output distributed by the distributors 106a and 106b is detected by the detectors 109a and 109b and output to the comparator 113. The comparator 113 compares the detection outputs of the distributors 106 a and 106 b and outputs the comparison signal to the delay amount control circuit 110. The delay amount control circuit 110 uses the delay circuit of each transmission unit so that the difference between the delay times of the RF signals a and b output from each transmission unit 100a and 100b falls within an allowable value based on the input comparison signal. The delay amounts of 102a and 102b are automatically controlled.
【0008】[0008]
【発明が解決しようとする課題】図7に示す送信ダイバ
ーシチ遅延補正方式では、分配器106a,106bに
より分配されたRF信号を検波器109a,109bに
入力して検波電圧に変換し、次に検波電圧を比較器11
3に入力して相互の比較を行い、両者の差を比較信号と
して遅延量制御回路110に入力し、送信出力端にて変
調タイミングが一致するように二つの送信部の遅延回路
をリアルタイムで制御しているので、運用中に温度変動
や経年変化によって遅延量の差に変化が生じた場合であ
っても自動的にその遅延量が補正され、期待通りのダイ
バーシチ利得を得ることができる。In the transmission diversity delay correction method shown in FIG. 7, the RF signals distributed by the distributors 106a and 106b are input to the detectors 109a and 109b to be converted into detected voltages, and then detected. Voltage comparator 11
3 and performs mutual comparison, inputs the difference between the two as a comparison signal to the delay amount control circuit 110, and controls the delay circuits of the two transmission units in real time so that the modulation timings match at the transmission output end. Therefore, even if the difference in delay amount changes due to temperature fluctuation or aging change during operation, the delay amount is automatically corrected, and the expected diversity gain can be obtained.
【0009】しかしながら、この方式の場合、送信部毎
に検波器109a,109bを具備する必要がある。検
波器109a,109bの一例としてダイオード検波が
あるが、温度による変動が大きいためそれぞれに温度補
償回路を設ける必要がある。またダイオード自身のばら
つきも大きく、それぞれの検波器回路の特性を一致させ
るのは容易ではない。However, in the case of this method, it is necessary to provide the detectors 109a and 109b for each transmitting section. Diode detection is an example of the detectors 109a and 109b, but since temperature fluctuations are large, it is necessary to provide a temperature compensation circuit for each. Further, the diodes themselves have large variations, and it is not easy to match the characteristics of the respective detector circuits.
【0010】また、ダイオード以外の能動素子によって
構成した場合であっても、能動素子であることにより温
度変動あるいはばらつきを生じ、故障の可能性も大きく
なる。さらに比較器113の一例としてOPアンプによ
る比較があるが、これも能動素子であることにより温度
変動、ばらつきを生じ、故障の可能性も大きくなる。Further, even if the active element other than the diode is used, the active element causes temperature fluctuation or variation, and the possibility of failure increases. Further, as an example of the comparator 113, there is a comparison using an OP amplifier, but since this is also an active element, temperature fluctuations and variations occur, and the possibility of failure increases.
【0011】本発明の目的は、上記問題点に鑑み、生産
効率を改善すると共に、運用中に温度変動や経年変化が
あった場合でも期待通りのダイバーシチ利得を得ること
ができ、且つ、簡易、高精度、高信頼性の送信ダイバー
シチ遅延補正ができる無線装置を提供することにある。In view of the above problems, an object of the present invention is to improve the production efficiency, obtain the expected diversity gain even when there is a temperature change or a secular change during operation, and it is simple and It is an object of the present invention to provide a wireless device capable of highly accurate and highly reliable transmission diversity delay correction.
【0012】[0012]
【課題を解決するための手段】本発明の送信ダイバーシ
チ方式を具備する無線装置は、片系統のみ遅延線を通過
させた後、相互の送信信号を合成器にて合成し、合成さ
れた送信信号を検波回路で検出し、合成した送信信号が
所定の電力になるまで制御することにより、簡易な構成
で、高精度、高信頼性且つリアルタイムに送信ダイバー
シチ遅延補正を行うことを特徴とする。A radio apparatus equipped with a transmission diversity system of the present invention allows only one system to pass through a delay line, and then synthesizes mutual transmission signals by a synthesizer, and synthesizes the synthesized transmission signals. Is detected by a detection circuit and controlled until the combined transmission signal reaches a predetermined power, so that the transmission diversity delay correction is performed with high accuracy, high reliability and in real time with a simple configuration.
【0013】具体的には、本発明の送信ダイバーシチ遅
延補正方式は、ベースバンド信号を出力するベースバン
ド信号発生器と、ベースバンド信号を入力とし所定の信
号に変換して外部に出力する第1及び第2の送信部と、
第1の送信部はベースバンド信号と制御信号を入力と
し、第2の送信部はベースバンド信号を入力とし、ベー
スバンド信号を遅延させる遅延回路と、遅延回路を経由
したベースバンド信号を入力とし変調波を生成する変調
器と、変調波を入力としRF信号に変換する周波数変換
器と、RF信号を入力とし所定の電力まで増幅する増幅
器と、増幅されたRF信号を入力とし、一方を第1及び
第2の送信部の外部出力用、他方を遅延補正用として分
配する分配器からなり、また、第2の送信部から出力さ
れた遅延補正用のRF信号を入力とし遅延させる遅延線
と、遅延線を経由した遅延補正用のRF信号と第1の送
信部から出力された遅延補正用のRF信号を入力とし合
成する合成器と、合成されたRF信号を入力とし検波電
圧に変換する検波器と、検波電圧とベースバンド信号を
入力とし両者を比較し制御信号を第1の送信部の遅延回
路に出力する遅延量制御回路から構成されていることを
特徴とする。More specifically, the transmission diversity delay correction method of the present invention is a baseband signal generator for outputting a baseband signal, and a first for outputting a baseband signal as an input and converting it into a predetermined signal for output to the outside. And a second transmitter,
The first transmitter receives the baseband signal and the control signal as input, the second transmitter receives the baseband signal as input, the delay circuit for delaying the baseband signal, and the baseband signal via the delay circuit as input. A modulator that generates a modulated wave, a frequency converter that receives the modulated wave and converts it into an RF signal, an amplifier that receives the RF signal as an input and amplifies it to a predetermined power, and an amplified RF signal as an input, and one of the A first and a second transmitter for external output, and a distributor for distributing the other for delay correction, and a delay line for delaying the delay correction RF signal output from the second transmitter as an input. , A combiner for combining the RF signal for delay correction via the delay line and the RF signal for delay correction output from the first transmitter as inputs, and a combined RF signal as an input for conversion into a detection voltage Detector , Characterized in that it is composed of a delay amount control circuit for outputting a control signal by comparing the two inputs the detection voltage and the baseband signal to the delay circuit of the first transmission unit.
【0014】[0014]
【発明の実施の形態】図1は、本発明の実施形態を示す
ブロック図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing an embodiment of the present invention.
【0015】図1において、ベースバンド信号発生器1
01で生成されたベースバンド信号は、送信部100a
と100bと遅延量制御回路110に入力される。送信
部100aに入力されたベースバンド信号と遅延量制御
回路110から出力される制御信号は、遅延回路102
aに入力される。送信部100bに入力されたベースバ
ンド信号は、遅延回路102bに入力される。In FIG. 1, a baseband signal generator 1
The baseband signal generated in 01 is transmitted by the transmitter 100a.
And 100b and the delay amount control circuit 110 are input. The baseband signal input to the transmitter 100 a and the control signal output from the delay amount control circuit 110 are the delay circuit 102.
Input to a. The baseband signal input to the transmitter 100b is input to the delay circuit 102b.
【0016】それぞれ遅延回路102a、102bを経
由したベースバンド信号は、変調器103a,103b
に入力される。変調器103a,103bは、ベースバ
ンド信号から変調波を生成する。変調波は周波数変換器
104a,104bでRF信号に変換される。RF信号
は、増幅器105a,105bで所定の電力まで増幅さ
れる。The baseband signals passed through the delay circuits 102a and 102b, respectively, are modulated by the modulators 103a and 103b.
Entered in. The modulators 103a and 103b generate a modulated wave from the baseband signal. The modulated wave is converted into an RF signal by the frequency converters 104a and 104b. The RF signal is amplified by the amplifiers 105a and 105b to a predetermined power.
【0017】増幅器105a,105bで増幅されたR
F信号は、分配器106a,106bで分配され、一方
は送信部100a、100bから出力され、他方は、分
配器106a側ではそのまま合成器108に入力され、
分配器106b側では遅延線107を経由した後に合成
器108に入力される。合成器108に入力されたそれ
ぞれのRF信号は合成された後、検波器109に入力さ
れ、検波電圧に変換される。検波電圧は遅延量制御回路
110に入力されてベースバンド信号と比較され、該比
較出力が制御信号として遅延回路102aに出力され
る。R amplified by the amplifiers 105a and 105b
The F signal is distributed by the distributors 106a and 106b, one of which is output from the transmission units 100a and 100b, and the other of which is directly input to the combiner 108 on the distributor 106a side.
On the side of the distributor 106b, it is input to the combiner 108 after passing through the delay line 107. The respective RF signals input to the combiner 108 are combined and then input to the detector 109 and converted into a detection voltage. The detected voltage is input to the delay amount control circuit 110 and compared with the baseband signal, and the comparison output is output to the delay circuit 102a as a control signal.
【0018】次に、本実施形態を、W−CDMAの変調
方式(チップレート3.84MHz)で、精度±1/1
6chip、調整範囲±1/2chipが要求されてい
る送信機に適用した実施例について説明する。Next, the present embodiment uses the W-CDMA modulation method (chip rate 3.84 MHz) and has an accuracy of ± 1/1.
An embodiment applied to a transmitter which requires 6 chips and an adjustment range of ± 1/2 chip will be described.
【0019】図1において、ベースバンド信号発生器1
01で生成されたベースバンド信号は、送信部100
a,100bに入力される。それぞれの送信部に入力さ
れたベースバンド信号は、遅延回路102a、102b
に入力される。ここで遅延回路102a、102bはあ
らかじめ1/2chip遅延させておく。理由は、1/
2chip遅延させておくことにより、遅延回路102
aの位相調整において位相を遅れさせるだけでなく進め
させることもできるため、遅延回路102a側のみの調
整で遅延補正が可能となり、回路を簡易化できるからで
ある。In FIG. 1, a baseband signal generator 1
The baseband signal generated in 01 is transmitted by the transmitter 100.
a, 100b. The baseband signals input to the respective transmission units are delayed by the delay circuits 102a and 102b.
Entered in. Here, the delay circuits 102a and 102b are previously delayed by 1/2 chip. The reason is 1 /
By delaying by 2 chips, the delay circuit 102
This is because, in the phase adjustment of a, not only the phase can be delayed but also the phase can be advanced, so that the delay can be corrected by adjusting only the delay circuit 102a side and the circuit can be simplified.
【0020】次にベースバンド信号は、変調器103
a,103bに入力され、変調波を生成する。この変調
波は、周波数変換器104a,104bでRF信号に変
換される。このRF信号は、増幅器105a,105b
で規定の電力まで増幅される。増幅器105a,105
bで増幅されたRF信号は、分配器106a,106b
で分配され、一方は送信部100a,100bから出力
され、他方は、分配器106a側はそのまま合成器10
8に入力され、分配器106b側は遅延線107を経由
した後に合成器108に入力される。Next, the baseband signal is transmitted to the modulator 103.
a and 103b are input to generate a modulated wave. This modulated wave is converted into an RF signal by the frequency converters 104a and 104b. This RF signal is transmitted to the amplifiers 105a and 105b.
It is amplified up to the specified power at. Amplifiers 105a, 105
The RF signal amplified by b is distributed to the distributors 106a and 106b.
, And one is output from the transmitting units 100a and 100b, and the other is directly on the side of the distributor 106a.
8 and the distributor 106b side is input to the combiner 108 after passing through the delay line 107.
【0021】ここで、遅延線107は、1/2波長の長
さにしておく。尚、1/2波長の求め方は、例えばRF
周波数が2150MHz、遅延線を実現する基板の比誘
電率が4.8の場合は以下の計算式となる。
1/2波長=光速/((√比誘電率)×RF周波数×2)
=(3×10^8)/((√4.8)×(2150×10^6)×2)
=0.0318[m]
となる。尚、この遅延線107は受動素子のため、故
障、ばらつきが少ないというメリットがある。Here, the delay line 107 has a length of ½ wavelength. Note that the method of obtaining the 1/2 wavelength is, for example, RF
When the frequency is 2150 MHz and the relative permittivity of the substrate that realizes the delay line is 4.8, the following formula is used. 1/2 wavelength = speed of light / ((√ relative permittivity) × RF frequency × 2) = (3 × 10 ^ 8) / ((√4.8) × (2150 × 10 ^ 6) × 2) = 0.0318 [m] Becomes Since the delay line 107 is a passive element, there is an advantage that there are few failures and variations.
【0022】図2は、合成器108での送信部100a
と100bのチップずれ(位相ずれ)と出力電力の関係
を示した表である。ここではチップずれは、送信部10
0aを基準として考える。また、chipと位相と波長
の関係は、1chip=360°=1波長である。FIG. 2 shows a transmitter 100a in the synthesizer 108.
2 is a table showing the relationship between the chip shift (phase shift) of 100b and the output power. Here, the chip shift is caused by the transmission unit 10
Consider 0a as a reference. The relationship between chip, phase, and wavelength is 1 chip = 360 ° = 1 wavelength.
【0023】まず始めに送信部100a、100bにて
遅延差がない場合を考える。合成器108に入力される
RF信号は、送信部100b側は遅延線107で1/2
波長遅延(−180°)させているので、送信部100
a側と送信部100b側のRF信号の位相差(θ)は1
80°となる。よって合成器108の出力電力は、
1/√2×(sin(ωt)+sin(ωt+180°))
=1/√2×(2×sin((2ωt+θ)/2)×cos(-θ/2))
=2/√2×(sin(ωt+θ/2)×cos(-90°))
=0
となり、合成器108の入力電力に関わらず出力電力は
0(入出力電力比で∞)となる。First, consider a case where there is no delay difference between the transmission units 100a and 100b. The RF signal input to the combiner 108 is halved by the delay line 107 on the transmitting unit 100b side.
Since the wavelength is delayed (−180 °), the transmitter 100
The phase difference (θ) between the RF signals on the a side and the transmitter 100b side is 1
It becomes 80 °. Therefore, the output power of the combiner 108 is 1 / √2 × (sin (ωt) + sin (ωt + 180 °)) = 1 / √2 × (2 × sin ((2ωt + θ) / 2) × cos ( -θ / 2)) = 2 / √2 × (sin (ωt + θ / 2) × cos (-90 °)) = 0, and the output power is irrespective of the input power of the combiner 108.
It becomes 0 (∞ in the input / output power ratio).
【0024】次に送信部100a、100bにて遅延差
がある場合を考える。例えば送信部100aのみ180
°位相進み(8/16のチップずれ)があった場合は、
合成器108に入力されるRF信号は、送信部100b
側は遅延線107で1/2波長遅延(−180°)させ
ているので、送信部100a側と送信部101b側の位
相差(θ)は360°となる。よって合成器108の出
力電力は、
1/√2×(sin(ωt)+sin(ωt+180°))
=2/√2×(sin(ωt+θ/2)×cos(360°))
=2/√2×(sin(ωt+θ/2)
なので、
20×log(2/√2)≒3.01dB
となり、合成器108の入力電力に対して出力電力は+
3.01dBとなる。Next, consider a case where there is a delay difference between the transmission units 100a and 100b. For example, only the transmitter 100a is 180
° If there is a phase advance (8/16 chip shift),
The RF signal input to the combiner 108 is transmitted by the transmitter 100b.
Since the delay line 107 delays the wavelength by ½ wavelength (−180 °), the phase difference (θ) between the transmitting unit 100a side and the transmitting unit 101b side is 360 °. Therefore, the output power of the combiner 108 is 1 / √2 × (sin (ωt) + sin (ωt + 180 °)) = 2 / √2 × (sin (ωt + θ / 2) × cos (360 °)) = 2 / √2 × (sin (ωt + θ / 2), so 20 × log (2 / √2) ≈3.01dB, and the output power is +
It becomes 3.01 dB.
【0025】また、送信部100aのみ22.5°位相
遅れ(1/16のチップずれ)があった場合は、合成器
108に入力されるRF信号は、送信部100b側は遅
延線107で1/2波長遅延(−180°)させている
ので、送信部100a側と送信部101b側の位相差
(θ)は157.5°となる。よって合成器108の出
力電力は、
1/√2×(sin(ωt)+sin(ωt+180°))
=2/√2×(sin(ωt+θ/2)×cos(-78.75°))
≒0.2759×(sin(ωt+θ/2)
なので、
20×log(0.2759)≒-11.18dB
となり、合成器108の入力電力に対して出力電力は−
11.18dBとなる。尚、合成器108はウイルキン
ソン型などが用いられ、受動素子のため、故障、ばらつ
きが少ないというメリットがある。If only the transmitter 100a has a phase delay of 22.5 ° (chip displacement of 1/16), the RF signal input to the combiner 108 is 1 by the delay line 107 on the transmitter 100b side. Since the wavelength is delayed by 1/2 wavelength (−180 °), the phase difference (θ) between the transmitting unit 100a side and the transmitting unit 101b side is 157.5 °. Therefore, the output power of the combiner 108 is 1 / √2 × (sin (ωt) + sin (ωt + 180 °)) = 2 / √2 × (sin (ωt + θ / 2) × cos (-78.75 °) ) ≈ 0.2759 × (sin (ωt + θ / 2), so 20 × log (0.2759) ≈ -11.18 dB, and the output power is-
It becomes 11.18 dB. A Wilkinson type or the like is used as the synthesizer 108, and since it is a passive element, there is an advantage that there are few failures and variations.
【0026】図3は、検波器109の入力電力と、出力
される検波電圧の関係の一例を示している。合成器10
8を出力する合成されたRF信号は検波器109に入力
され、検波器109で入力電力が検波電圧に変換され
る。検波器109の一例としてはダイオード検波があ
る。ダイオードにより半波整流を行ない、時定数により
平滑化し電力を電圧に変換する方法である。実施例のよ
うなシステムの場合、図2の表に示すチップずれの±1
/16chip内に収束できればよいので、合成器10
8の入力電力に対して出力電力が11.18dB以下で
あるかどうかを判断すればよい。FIG. 3 shows an example of the relationship between the input power of the detector 109 and the output detection voltage. Synthesizer 10
The combined RF signal that outputs 8 is input to the detector 109, and the detector 109 converts the input power into a detection voltage. An example of the detector 109 is diode detection. This is a method of performing half-wave rectification with a diode and smoothing with a time constant to convert electric power into a voltage. In the case of the system like the embodiment, the chip misalignment of ± 1 shown in the table of FIG.
Since it only needs to be converged within / 16 chips, the combiner 10
It may be determined whether the output power is 11.18 dB or less with respect to the input power of 8.
【0027】よって、検出器109に要求される絶対精
度は入力電力が1/16chipに近いか2/16ch
ipに近いか判断できればよい。判断するためには、
1.5/16chipずれ時の合成電力(-7.73)-1/16chipずれ時の
合成電力(-11.18)=3.45dB
であるから±3.45dB以内の精度であれば、1/1
6chipを2/16chipと誤検出する恐れがない
ので、精度を向上させるために高精度の部品あるいは回
路を用いる必要はない。Therefore, the absolute accuracy required for the detector 109 is that the input power is close to 1/16 chip or 2/16 ch.
It suffices to be able to determine whether it is close to ip. In order to judge, the combined power at 1.5 / 16 chip deviation (-7.73) -1/16 chip difference (-11.18) = 3.45 dB, so if the accuracy is within ± 3.45 dB, 1 / 1
Since 6 chips are not erroneously detected as 2/16 chips, it is not necessary to use high-precision parts or circuits in order to improve accuracy.
【0028】また、検波器109での誤差は既に送信部
100a側と送信部100b側の合成されたRF信号な
ので送信部100a,100bの位相差検出のための誤
差はここでは生じない。次に検波器109を出力した検
波電圧は遅延量制御回路110に入力される。また、ベ
ースバンド信号も遅延量制御回路110に入力される。Since the error in the detector 109 is already the combined RF signal on the transmitting unit 100a side and the transmitting unit 100b side, the error for detecting the phase difference between the transmitting units 100a and 100b does not occur here. Next, the detection voltage output from the detector 109 is input to the delay amount control circuit 110. The baseband signal is also input to the delay amount control circuit 110.
【0029】尚、ベースバンド信号の電力と合成器10
8の入力電力の関係は相対的な関係であり、且つ合成器
108の入力電力と出力電力の関係は送信部100a,
100bの遅延量に依存するため、遅延量制御回路11
0は、あらかじめベースバンド信号の電力と合成器10
8の入力電力の関係を覚えておくことにより、以下の数
式を満足するか常に計算することにより、リアルタイム
に遅延量がわかる。
(ヘ゛ースハ゛ント゛信号の電力[dBm])-(検波器109の入力電力[dB
m]+11.18dB)>0
もし、送信部100aと100bの遅延差が1/16c
hip以上ある場合は、上記計算式を満足しない。よっ
てこの場合は遅延回路102aに制御信号を出力し、遅
延補正をする。The power of the baseband signal and the combiner 10
8 is a relative relationship between the input power of 8 and the relationship between the input power and the output power of the combiner 108 is the transmitter 100a,
Since it depends on the delay amount of 100b, the delay amount control circuit 11
0 is the power of the baseband signal and the combiner 10 in advance.
By remembering the relationship of the input power of No. 8, the delay amount can be known in real time by satisfying the following formula or constantly calculating. (Power of baseband signal [dBm])-(Input power of detector 109 [dB
m] + 11.18dB)> 0 If the delay difference between the transmitters 100a and 100b is 1 / 16c
If there are more than hip, the above formula is not satisfied. Therefore, in this case, a control signal is output to the delay circuit 102a to perform delay correction.
【0030】図4は、遅延制御回路110の動作の一例
を示すフローチャートである。遅延量制御回路110
は、検波器109から入力される検波電圧Pn及びベー
スバンド信号の電力Pmを求める。(ステップS1)次
に、Pm-(Pn+11.18dB)>0を満足するか計算する。(ステ
ップS2)もし計算式を満足すれば特に制御を行わず、
ステップS1に戻って再度Pn及びPmを求める。FIG. 4 is a flow chart showing an example of the operation of the delay control circuit 110. Delay amount control circuit 110
Calculates the detection voltage Pn input from the detector 109 and the power Pm of the baseband signal. (Step S1) Next, it is calculated whether Pm- (Pn + 11.18 dB)> 0 is satisfied. (Step S2) If the calculation formula is satisfied, no particular control is performed,
Returning to step S1, Pn and Pm are obtained again.
【0031】従って計算式を満足する限り、ステップS
1とS2を繰り返すことになり、遅延量の制御は行なわ
ない。もし計算式を満足しない場合は、まず遅延回路1
00aの遅延量を1/16chip増やす。(ステップ
S3)そして再度PnとPmを求め(ステップS4)、
Pm-(Pn+11.18dB)が大きくなったか計算する(ステップ
S5)。Therefore, as long as the formula is satisfied, step S
Since 1 and S2 are repeated, the delay amount is not controlled. If the calculation formula is not satisfied, first delay circuit 1
The delay amount of 00a is increased by 1/16 chip. (Step S3) Then, Pn and Pm are obtained again (Step S4),
It is calculated whether Pm- (Pn + 11.18 dB) has increased (step S5).
【0032】もし大きくなったとすれば、ステップS2
に戻ってPm-(Pn+11.18dB)>0を満足するか判断する。計
算式を満足すればステップS1に戻り、遅延制御をひと
まず終了し、ステップS1,S2を繰り返す。計算式が
満足しなければステップS3で、再度遅延制御をするこ
とになる。また、もしステップS5で計算式を満足しな
かった場合は、今度は遅延回路100aの遅延量を1/
16chip減らす(ステップS6)。If it becomes larger, step S2
Return to and judge whether Pm- (Pn + 11.18dB)> 0 is satisfied. If the calculation formula is satisfied, the process returns to step S1, the delay control is temporarily terminated, and steps S1 and S2 are repeated. If the calculation formula is not satisfied, delay control is performed again in step S3. If the calculation formula is not satisfied in step S5, the delay amount of the delay circuit 100a is reduced to 1 /.
Decrease by 16 chips (step S6).
【0033】そして再度PnとPmを求め(ステップS
7)、Pm-(Pn+11.18dB)>0を満足するか判断する。(ス
テップS8)もし計算式を満足すれば、ステップS1に
戻り、計算式が満足しなければステップS6で、再度遅
延制御をすることになる。結果、自動的に送信部100
a,100bの遅延時間差が図2の収束許容範囲内にな
るように制御されることになる。Then, Pn and Pm are obtained again (step S
7), it is determined whether Pm- (Pn + 11.18dB)> 0 is satisfied. (Step S8) If the calculation formula is satisfied, the process returns to step S1. If the calculation formula is not satisfied, delay control is performed again in step S6. As a result, the transmission unit 100 is automatically
The delay time difference between a and 100b is controlled to fall within the convergence allowable range of FIG.
【0034】図5は、本発明の他の実施形態を示すブロ
ック図である。上記の実施形態では、送信部100aと
100bのベースバンド信号の電力が等しいことを前提
としているのに対して、本実施形態では、送信部100
aと100bのベースバンド信号の電力が異なる場合を
想定しており、送信部100aと100bのベースバン
ド信号の電力が異なる場合は、合成器108にそのまま
RF信号を入力させると図2に示す関係が得られなくな
るため、遅延線107の前に可変減衰器ATT112を
挿入して電力調整をし、合成器108に入力されるRF
信号を同電力にする手段を付加したことを特徴としてい
る。FIG. 5 is a block diagram showing another embodiment of the present invention. In the above embodiment, it is assumed that the powers of the baseband signals of the transmission units 100a and 100b are equal, whereas in the present embodiment, the transmission unit 100 is used.
It is assumed that the powers of the baseband signals of a and 100b are different, and if the powers of the baseband signals of the transmitters 100a and 100b are different, if the RF signal is directly input to the combiner 108, the relationship shown in FIG. Therefore, the variable attenuator ATT112 is inserted in front of the delay line 107 to adjust the power, and the RF input to the combiner 108 is obtained.
The feature is that a means for making the signals the same power is added.
【0035】図5において、ベースバンド信号発生器1
01を出力した送信部100a側のベースバンド信号の
うち、第1のベースバンド信号は遅延回路102aに入
力され、以降の送信部100a内では図1と同様に処理
される。また、第2のベースバンド信号は遅延量制御回
路110に入力され、以降は図1と同様に処理される。
また、第3のベースバンド信号は可変ATT制御回路1
11に入力される。また、分配器106aを出力する一
方のRF信号は、図1の例では合成器108に直接入力
していたが、ATT113を経由させてから入力させ
る。In FIG. 5, the baseband signal generator 1
Of the baseband signals on the transmission unit 100a side that output 01, the first baseband signal is input to the delay circuit 102a, and the subsequent transmission unit 100a processes the same as in FIG. Further, the second baseband signal is input to the delay amount control circuit 110, and thereafter, processed in the same manner as in FIG.
Also, the third baseband signal is the variable ATT control circuit 1
11 is input. Further, one RF signal output from the distributor 106a is directly input to the combiner 108 in the example of FIG. 1, but is input after being passed through the ATT 113.
【0036】次に、ベースバンド信号発生器を出力した
送信部100b側のベースバンド信号は、一方は遅延回
路102bに入力され、以降の送信部100b内では図
1と同様に処理される。また、他方は可変ATT制御回
路111に入力される。可変ATT制御回路111は、
送信部100a、100bそれぞれのベースバンド信号
の電力を比較し、差分を可変ATT制御電圧として可変
ATT112に出力する。図6は可変ATT112の制
御量と、制御電圧の関係の一例を示す。Next, one of the baseband signals output from the baseband signal generator on the side of the transmitter 100b is input to the delay circuit 102b, and is processed in the transmitter 100b thereafter in the same manner as in FIG. The other is input to the variable ATT control circuit 111. The variable ATT control circuit 111 is
The powers of the baseband signals of the transmitters 100a and 100b are compared, and the difference is output to the variable ATT 112 as a variable ATT control voltage. FIG. 6 shows an example of the relationship between the control amount of the variable ATT 112 and the control voltage.
【0037】例えば可変ATT112とATT113を
あらかじめ20dBとしておき、可変ATT制御回路1
11で比較した電力が送信部100a側の電力が3dB
低かった場合は、制御量が17dBとなるように制御電
圧を下げる。また、可変ATT制御回路111で比較し
た電力が送信部100a側の電力が3dB高かった場合
は、制御量が23dBとなるように制御電圧を上げる。
この制御により、合成器108に入力される送信部10
0aと100bのRF信号が同電力となり、図2に示す
遅延量調整が可能となる。For example, the variable ATT 112 and ATT 113 are set to 20 dB in advance, and the variable ATT control circuit 1
The power compared at 11 is 3 dB at the transmitter 100a side.
If it is low, the control voltage is lowered so that the control amount becomes 17 dB. If the power compared by the variable ATT control circuit 111 is 3 dB higher on the transmitting unit 100a side, the control voltage is increased so that the control amount becomes 23 dB.
By this control, the transmission unit 10 input to the synthesizer 108
The RF signals of 0a and 100b have the same power, and the delay amount shown in FIG. 2 can be adjusted.
【0038】なお、図5では、可変ATT112を分配
器106bと遅延線107の間に挿入し、ATT113
を分配器106aと合成器108の間に挿入している
が、可変ATT112を分配器106aと合成器108
の間に挿入し、ATT113を分配器106bと遅延線
107の間に挿入して構成することも可能である。In FIG. 5, the variable ATT 112 is inserted between the distributor 106b and the delay line 107, and the ATT 113 is
Is inserted between the distributor 106a and the combiner 108, but the variable ATT 112 is connected to the distributor 106a and the combiner 108.
, And the ATT 113 may be inserted between the distributor 106b and the delay line 107.
【0039】[0039]
【発明の効果】本発明によれば、遅延補正対象であるR
F信号同士を比較するまで、能動素子を含まない回路に
より実現可能であるため、故障が少なく、温度変動ある
いはばらつきのない高精度の位相検出が可能となり、簡
易、高精度、高信頼性の送信ダイバーシチ遅延補正をリ
アルタイムで行うことができる。According to the present invention, the delay correction target R
Until the F signals are compared with each other, it can be realized by a circuit that does not include an active element. Therefore, it is possible to perform highly accurate phase detection with few failures and without temperature fluctuation or variation, and simple, highly accurate, and highly reliable transmission. Diversity delay correction can be performed in real time.
【0040】また、遅延補正対象であるRF信号同士の
比較を、一方の系にのみ遅延線を経由させ位相を反転さ
せた後、合成して位相を検出する手段を採用しているの
で、検波回路は一つで済み、高精度の位相検出が可能と
なる。Further, the means for detecting the phase by comparing the RF signals to be delay-corrected with each other is adopted because the phase is inverted only through one system through the delay line and then the phase is inverted. Only one circuit is required, which enables highly accurate phase detection.
【図1】本発明の実施形態における送信ダイバーシチ遅
延補正方式の構成ブロック図である。FIG. 1 is a configuration block diagram of a transmission diversity delay correction method in an embodiment of the present invention.
【図2】送信部100a,100bの位相ずれと合成器
108出力電力の関係を示した図である。FIG. 2 is a diagram showing a relationship between phase shifts of transmitters 100a and 100b and output power of combiner 108.
【図3】検波器109の入力電力と検波電圧の関係を示
した図である。FIG. 3 is a diagram showing a relationship between an input power of a detector 109 and a detection voltage.
【図4】遅延量制御回路110の動作を示すフローチャ
ート図である。FIG. 4 is a flowchart showing the operation of the delay amount control circuit 110.
【図5】本発明の実施形態における送信ダイバーシチ遅
延補正方式の他の構成ブロック図である。FIG. 5 is another configuration block diagram of a transmission diversity delay correction method in the embodiment of the present invention.
【図6】可変ATT112の制御量と制御電圧の関係を
示した図である。FIG. 6 is a diagram showing a relationship between a control amount of a variable ATT 112 and a control voltage.
【図7】従来例の構成を示すブロック図である。FIG. 7 is a block diagram showing a configuration of a conventional example.
100a,100b 送信部 101 ベースバンド信号発生器 102a,102b 遅延回路 103a,103b 変調器 104a,104b 周波数変換器 105a,105b 増幅器 106a,106b 分配器 107 遅延線 108 合成器 109,109a,109b 検波器 110 遅延量制御回路 111 可変ATT制御回路 112 可変減衰器 113 減衰器 114 比較器 100a, 100b transmitter 101 Baseband signal generator 102a, 102b delay circuit 103a, 103b modulator 104a, 104b frequency converter 105a, 105b amplifier 106a, 106b distributor 107 delay line 108 synthesizer 109, 109a, 109b Detector 110 Delay amount control circuit 111 Variable ATT control circuit 112 Variable attenuator 113 attenuator 114 comparator
Claims (6)
ド信号発生器と、 前記ベースバンド信号を入力し、その遅延量を調整して
出力可能な可変遅延回路と、該可変遅延回路を経由した
ベースバンド信号により変調波を生成する第1の変調器
と、該変調波をRF信号に変換する第1の周波数変換器
と、該RF信号を所定の電力まで増幅する第1の増幅器
と、該増幅されたRF信号を外部送信出力用信号と遅延
補正用信号に分配する第1の分配器を具備する第1の送
信部と、 前記ベースバンド信号を入力し、所定の遅延を与える遅
延回路と、該遅延回路を経由したベースバンド信号によ
り変調波を生成する第2の変調器と、該変調波をRF信
号に変換する第2の周波数変換器と、該RF信号を所定
の電力まで増幅する第2の増幅器と、該増幅されたRF
信号を外部送信出力用信号と遅延補正用信号に分配する
第2の分配器を具備する第2の送信部と、 前記第2の分配器から出力される前記遅延補正用信号に
対して所定の遅延を与える遅延線と、 前記第1の分配器から出力される前記遅延補正用信号と
前記遅延線により遅延された前記第2の分配器から出力
される前記遅延補正用信号とを合成する合成器と、 前記合成器の出力を検波する検波器と前記ベースバンド
信号と前記検波器の検波出力とを入力して、前記可変遅
延回路の遅延量を制御するための制御信号を出力する遅
延量制御回路と、を備えていることを特徴とする送信ダ
イバーシチ遅延補正方式。1. A baseband signal generator for outputting a baseband signal, a variable delay circuit capable of inputting the baseband signal, adjusting a delay amount thereof and outputting the same, and a baseband via the variable delay circuit. A first modulator that generates a modulated wave by a signal; a first frequency converter that converts the modulated wave into an RF signal; a first amplifier that amplifies the RF signal to a predetermined power; A first transmitter having a first distributor for distributing the RF signal to an external transmission output signal and a delay correction signal; a delay circuit for inputting the baseband signal and giving a predetermined delay; A second modulator that generates a modulated wave by the baseband signal that has passed through the delay circuit, a second frequency converter that converts the modulated wave into an RF signal, and a second amplifier that amplifies the RF signal to a predetermined power. Amplifier and the amplified RF was
A second transmitter having a second distributor that distributes the signal to an external transmission output signal and a delay correction signal; and a predetermined value for the delay correction signal output from the second distributor. A delay line that gives a delay, a combination that combines the delay correction signal output from the first distributor and the delay correction signal output from the second distributor delayed by the delay line , A detector for detecting the output of the combiner, the baseband signal, and the detection output of the detector, and a delay amount for outputting a control signal for controlling the delay amount of the variable delay circuit. A transmission diversity delay correction method comprising: a control circuit.
DMA変調方式による送信を行っており、前記遅延回路
および前記可変遅延回路は、前記ベースバンド信号をあ
らかじめ1/2chip遅延する状態に設定されている
ことを特徴とする請求項1記載の送信ダイバーシチ遅延
補正方式。2. The first and second transmitters are WC
2. The transmission diversity delay according to claim 1, wherein transmission is performed by a DMA modulation method, and the delay circuit and the variable delay circuit are set in a state of delaying the baseband signal by 1/2 chip in advance. Correction method.
入された減衰量一定の減衰器と、前記第2の分配器と前
記遅延線の間に挿入された可変減衰器と、前記第1及び
第2の送信部に入力される各ベースバンド信号を入力
し、その入力信号レベルを比較することにより前記合成
器に入力される第1及び第2の送信部から出力されたR
F信号が同電力となるように前記可変減衰器の減衰量を
制御する制御電圧を出力する可変ATT制御回路とを有
していることを特徴とする請求項1または2記載の送信
ダイバーシチ遅延補正方式。3. An attenuator having a constant attenuation amount inserted between the first distributor and the combiner, and a variable attenuator inserted between the second distributor and the delay line. The baseband signals input to the first and second transmission units are input, and the R output from the first and second transmission units input to the combiner by comparing the input signal levels.
3. The transmission diversity delay correction according to claim 1, further comprising a variable ATT control circuit that outputs a control voltage that controls the amount of attenuation of the variable attenuator so that the F signal has the same power. method.
入された可変減衰器と、前記第2の分配器と前記遅延線
の間に挿入された減衰量一定の減衰器と、前記第1及び
第2の送信部に入力される各ベースバンド信号を入力
し、その入力信号レベルを比較することにより前記合成
器に入力される第1及び第2の送信部から出力されたR
F信号が同電力となるように前記可変減衰器の減衰量を
制御する制御電圧を出力する可変ATT制御回路とを有
していることを特徴とする請求項1または2記載の送信
ダイバーシチ遅延補正方式。4. A variable attenuator inserted between the first distributor and the combiner, and an attenuator having a constant attenuation amount inserted between the second distributor and the delay line. The baseband signals input to the first and second transmission units are input, and the R output from the first and second transmission units input to the combiner by comparing the input signal levels.
3. The transmission diversity delay correction according to claim 1, further comprising a variable ATT control circuit that outputs a control voltage that controls the amount of attenuation of the variable attenuator so that the F signal has the same power. method.
信号に対して、その位相を反転するように構成されてい
ることを特徴とする請求項1〜4のいずれかに記載の送
信ダイバーシチ遅延補正方式。5. The delay line is the RF of the second transmitter.
The transmission diversity delay correction method according to any one of claims 1 to 4, wherein the phase of the signal is inverted.
ド信号レベルと前記検波器の出力レベルの差が、所定の
レベル以上か以下かに応じて、前記可変遅延回路の遅延
量を制御することを特徴とする請求項1〜5のいずれか
に記載の送信ダイバーシチ遅延補正方式。6. The delay amount control circuit controls the delay amount of the variable delay circuit according to whether the difference between the baseband signal level and the output level of the detector is above or below a predetermined level. The transmission diversity delay correction method according to any one of claims 1 to 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001688A JP2003204294A (en) | 2002-01-08 | 2002-01-08 | Transmission diversity delay correction system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001688A JP2003204294A (en) | 2002-01-08 | 2002-01-08 | Transmission diversity delay correction system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003204294A true JP2003204294A (en) | 2003-07-18 |
Family
ID=27641756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002001688A Pending JP2003204294A (en) | 2002-01-08 | 2002-01-08 | Transmission diversity delay correction system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003204294A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017085789A1 (en) * | 2015-11-17 | 2017-05-26 | 三菱電機株式会社 | Digital transmitter |
| JP2020108002A (en) * | 2018-12-27 | 2020-07-09 | 株式会社デンソー | Transmit channel phase difference detector |
-
2002
- 2002-01-08 JP JP2002001688A patent/JP2003204294A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017085789A1 (en) * | 2015-11-17 | 2017-05-26 | 三菱電機株式会社 | Digital transmitter |
| JPWO2017085789A1 (en) * | 2015-11-17 | 2017-12-21 | 三菱電機株式会社 | Digital transmitter |
| JP2020108002A (en) * | 2018-12-27 | 2020-07-09 | 株式会社デンソー | Transmit channel phase difference detector |
| JP7159860B2 (en) | 2018-12-27 | 2022-10-25 | 株式会社デンソー | Transmit channel phase detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8280324B2 (en) | Method and system for closed loop power control in wireless systems | |
| US7072420B2 (en) | Communications systems | |
| US20150103955A1 (en) | Envelope Path Processing for Envelope Tracking Amplification Stage | |
| US8731005B2 (en) | Absolute timing and Tx power calibration of the Tx path in a distributed system | |
| KR20090036670A (en) | Envelope tracking power amplification transmission apparatus and method in wireless communication system | |
| US9231624B2 (en) | Time alignment for an amplification stage | |
| EP2707947B1 (en) | Time and amplitude alignment in envelope tracking amplification stage | |
| US9112697B2 (en) | Systems and methods of transmitter protection for wireless communications | |
| KR100758309B1 (en) | RF Path Error Correction Device and Method for Wireless Communication System with Multiple Antennas | |
| JP3402363B2 (en) | Transmission diversity system Delay time control system in the transmitter. | |
| JP2002353724A (en) | Method for calibrating antenna transmission pattern | |
| JP2003204294A (en) | Transmission diversity delay correction system | |
| US8792579B2 (en) | Continuous open loop control to closed loop control transition | |
| JP2013152135A (en) | Phased array antenna calibration route measurement device | |
| US8189708B2 (en) | System and method for accurate downlink power control of composite QPSK modulated signals | |
| US6859101B1 (en) | Frequency-selective phase/delay control for an amplifier | |
| US8060007B2 (en) | Adaptive crosspole technique | |
| KR100223365B1 (en) | Apparatas and method for tracking transmission power in cdma communication system | |
| JP2008227708A (en) | Transmitter using direct conversion method | |
| US20240353460A1 (en) | Method and system for inline calibration of multiple radio frequency signals fed to the same device under test | |
| KR20030045242A (en) | Apparatus and method for control of receiving signal of mobile communication base station | |
| WO2005099212A1 (en) | Gain measurement device for on line calibration and thereof method | |
| JP2025070160A (en) | Six-port measuring instrument and measuring device | |
| JP2020180788A (en) | Signal processing device and antenna system | |
| WO2017216988A1 (en) | Phase control apparatus and array antenna system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040527 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041001 |